FI76462B - Kommunikationsmultiplexer med ett variabelt prioritetsschema. - Google Patents
Kommunikationsmultiplexer med ett variabelt prioritetsschema. Download PDFInfo
- Publication number
- FI76462B FI76462B FI812854A FI812854A FI76462B FI 76462 B FI76462 B FI 76462B FI 812854 A FI812854 A FI 812854A FI 812854 A FI812854 A FI 812854A FI 76462 B FI76462 B FI 76462B
- Authority
- FI
- Finland
- Prior art keywords
- channel number
- channel
- register
- signal
- counter
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/22—Handling requests for interconnection or transfer for access to input/output bus using successive scanning, e.g. polling
- G06F13/225—Handling requests for interconnection or transfer for access to input/output bus using successive scanning, e.g. polling with priority control
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Communication Control (AREA)
- Bus Control (AREA)
- Small-Scale Networks (AREA)
Claims (10)
1. Databehandlingssystem som omfattar ett huvudminne (4), en systembuss (16), en kommunikationsmultiplexor (10) och ett flertal apparater (18, 20, 21, 22, 24), vilka var och en är anslutna tili den nämnda multiplexorn över en respektive kommunikationslinje, vilken tjänar saväl som sändar- som mot-tagarkanal för att möjliggöra kommunikation med nämnda huvudminne, varvid nämnda system sänder databitgrupper mellan nämnda apparater och nämnda huvudminne, vilken multiplexor omfattar en avfragningsanordning (64) för selektiv sändning av signaler genom nämnda kanaler tili nämnda apparater sa att de kan kommunicera genom systemet och motta beställnings-signaler fran en av apparaterna da den sistnämnda begär be-tjäning efter att ha mottagit nämnda signaler fran avfrag-ningsanordningen (64), kännetecknat därav, att nämnda avfragningsanordning (64) sänder förutbestämda sek-venser av kanalnummer motsvarande mottagar- eller sändarka-naler över nämnda kommunikationslinjer, och omfattar en räknar/registeranordning (504) för att generera en första sekvens kanalnummer under en initialseringsoperation, en första multiplexoranordning (502) vilken i ett första tillstand är kopplad tili nämnda räknar/registeranordning 36 76462 (504) för att motta varje nummer av nämnda första sekvens av kanalnummer, ett kominne (FIFO, 500) , vilket är kopplat för att lagra varje kanalmunner av nämnda första sekvens av kanalnummer, varvid nämnda FIFO-anordning är kopplad tili nämnda räk-nar/registeranordning (504) för omcirkulering av nämnda första sekvens av kanalnummer under en avfragning, varvid nämnda apparater är kopplade tili nämnda räknar/registeranordning och svarande mot nämnda omcirkulerade mottagar- och sändar-kanalnummer genererar nämnda beställnigssignal da en av nämnda kanalnumror som begär betjäning mottar ett för detta re-serverat kanalnummer i nämnda första kanalnummersekvens.
2. System enligt patentkravet 2, kännetecknat därav, att nämnda räknar/registeranordning (504) lagrar nämnda reserverade kanalnummer svarande mot nämnda beställnins-signal, varvid nämnda FIFO-anordning (500) kopplas tili nämnda första multiplexoranordning (502) för omcirkulering av de resterande kanalnumren av nämnda sekvens av kanalnummer för att generera en andra sekvens av kanalnummer för lagring i nämnda FIFO-anordning, varvid nämnda första multiplexoranordning (502) är kopplade för att motta varje av nämnda första sekvens av kanalnummer fran nämnda räknar/registeranordning , att nämnda första sekvens av kanalnummer lagras i nämnda FIFO-anordning sa att nämnda mottagarkanalnummer har en första prioritet och nämnda sändarkanalnumror har en andra prio-ritet, att nämnda andra sekvens av kanalnummer lagras i nämnda FIFO-anordning och nämnda reserverade kanalnummer lagras i nämnda räknar/registeranordning, varvid nämnda reserverade kanalnummer är en av nämnda mottagarkanalnummer och har nämnda första prioritet, nämnda mottagarkanalnummer av nämnda andra sekvens av kanalnummer har nämnda andra prioritet och nämnda sändarkanalnummer av nämnda andra sekvens av kanalnummer har en tredje prioritet, och att nämnda reserverade kanalnummer är ett av nämnda sän- II 37 7 6 4 6 2 darkanalnummer och har nämnda tredje prioritet, nämnda mot-tagarkanalnummer av nämnda andra sekvens av kanalnummer har nämnda första prioritet och nämnda sändarkanalnummer av nämnda andra sekvens av kanalnummer har nämnda andra prioritet, varvid nämnda avfrägningsanordning (64) ger nämnda första prioritet at den senast använda av nämnda mottagarkanal-nummer och lika prioritet at nämnda sändarkanalnummer.
3. System enligt patentkravet 2,kännetecknat därav, att nämnda FIFO-anordning omfattar: ett kominne (FIFO) med ett flertal minnesplatser inklu-derande en ingangs- och en utgangsplats för att motta och lagra nämnda mottagar- och sändarkanalnummeri en förutbestämd ordning, och för att överföra nämnda mottagar- och sändarka-nalnummei nämnda förutbestämda ordning, varvid nämnda FIFO genererar en första signal, vilken indikerar att nämnda in-gangsplats är tom, och en andra signal, som indikerar att nämnda utgangsplats är full, en andra multiplexor (506) vilken är kopplad att motta nämnda första och andra signaler under nämnda initialise-ringsoperation för att generera en skiftsignal när nämnda första signal indikerar att den nämnda ingangsplatsen är tom, och genererar nämnda skiftsignal under nämnda avfrag-ning och vid genereringen av nämnda andra sekvens av kanalnummer da nämnda första signal indikerar att nämnda ingangs-plats är tom och nämnda andra signal indikerar att nämnda utgängsplats är full, och en skiftpulsvippa (508) vilken är kopplad att motta nämnda skiftsignal för generering av en skiftpulssignal för att motta nämnda kanalnummer i nämnda ingangsplats och för att överföra nämnda kanalnummer fran nämnda utgangsplats.
4. System enligt patentkravet 3, kännetecknat därav, att nämnda räknar/registeranordning omfattar: en räknare/register vilken är kopplad tili nämnda skift-pulsvippa (508) och vilken svarar mot en sekvens av nämnda skiftpulssignaler för att generera nämnda första sekvens av kanalnummer under nämnda initialiseringsoperation, och kopp- 38 76462 lat för att lagra varje kanalmunner av nämnda första och andra sekvens av kanalnummer vilka mottagits fran nämnda ut-gangsplats av nämnda FIFO under nämnda avfragning för över-föring till nämnda apparater, varvid nämnda räknare/register svarar mot nämnda beställ-ningssignal lagrar nämnda reserverade kanalnummer under den tid da nämnda databitgrupp överförs mellan nämnda huvudminne och en av apparaterna.
5. System enligt patentkravet 4,kännetecknat därav, att nämnda första multiplexoranordning omfattar: en första multiplexor som i ett första tillstand är kopp-lad till nämnda räknare/register för att motta varje av nämnda första sekvens av kanalnummer för att överföra till nämnda ingängsplatser av nämnda FIFO under nämnda initialise-ringsoperation och nämnda avfragningsoperation, och varvid nämnda första multiplexor i ett andra tillstand är kopplad till nämnda FIFO för att motta nämnda kanalnummer fran nämnda utgangsplats för överföring till nämnda ingangsplats vid genereringen av nämnda andra sekvens av kanalnummer.
6. System enligt patentkravet 5, kännetecknat därav, att nämnda förutbestämda ordning innefattar att nämnda FIFO mottar och lagrar nämnda mottagarkanalnummer före nämnda sändarkanalnummer.
7. System enligt patentkravet 6, kännetecknat därav, att nämnda räknare/register, vilket lagrar ett av nämnda sändarkanalnummer som nämnda reserverade kanalnummer, överför svarande mot nämnda skiftpulssignal nämnda ena sändarkanalnummer över nämnda första multiplexor i nämnda första tillstand tili nämnda ingangsplats i nämnda FIFO och överför ett första av nämnda mottagarkanalnummer lagrat i nämnda utgangsminnesplats tili nämnda räknare/register för överföring tili nämnda apparater under nämnda avfragningsoperation.
8. System enligt patentkravet 7, kännetecknat därav, att nämnda räknare/register, vilket lagrar ett av nämnda sändarkanalnummer som nämnda reserverade kanalnummer, överför nämnda ena av nämnda mottagarkanalnummer tili nämnda
Applications Claiming Priority (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US06/191,629 US4380065A (en) | 1980-09-29 | 1980-09-29 | Communication multiplexer variable priority scheme |
US19162980 | 1980-09-29 | ||
US19187580 | 1980-09-29 | ||
US06/191,875 US4385382A (en) | 1980-09-29 | 1980-09-29 | Communication multiplexer having a variable priority scheme using a read only memory |
US19158080 | 1980-09-29 | ||
US06/191,580 US4405981A (en) | 1980-09-29 | 1980-09-29 | Communication multiplexer having an apparatus for establishing a single line priority |
Publications (3)
Publication Number | Publication Date |
---|---|
FI812854L FI812854L (fi) | 1982-03-30 |
FI76462B true FI76462B (fi) | 1988-06-30 |
FI76462C FI76462C (sv) | 1988-10-10 |
Family
ID=27392912
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
FI812854A FI76462C (sv) | 1980-09-29 | 1981-09-14 | Kommunikationsmultiplexer med ett variabelt prioritetsschema |
Country Status (3)
Country | Link |
---|---|
EP (1) | EP0049157A3 (sv) |
ES (1) | ES505787A0 (sv) |
FI (1) | FI76462C (sv) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4608685A (en) * | 1984-04-30 | 1986-08-26 | Northern Telecom Limited | Packet and circuit switched communications network |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3863226A (en) * | 1973-01-02 | 1975-01-28 | Honeywell Inf Systems | Configurable communications controller having shared logic for providing predetermined operations |
US4100533A (en) * | 1976-12-06 | 1978-07-11 | Bell Telephone Laboratories, Incorporated | Multipoint polling technique |
US4188665A (en) * | 1977-11-29 | 1980-02-12 | International Business Machines Corporation | Programmable communications subsystem |
-
1981
- 1981-09-14 FI FI812854A patent/FI76462C/sv not_active IP Right Cessation
- 1981-09-25 ES ES505787A patent/ES505787A0/es active Granted
- 1981-09-29 EP EP81304500A patent/EP0049157A3/en not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
FI76462C (sv) | 1988-10-10 |
ES8303744A1 (es) | 1983-02-01 |
EP0049157A3 (en) | 1984-04-25 |
EP0049157A2 (en) | 1982-04-07 |
FI812854L (fi) | 1982-03-30 |
ES505787A0 (es) | 1983-02-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4385382A (en) | Communication multiplexer having a variable priority scheme using a read only memory | |
US4075691A (en) | Communication control unit | |
US3828325A (en) | Universal interface system using a controller to adapt to any connecting peripheral device | |
US4488231A (en) | Communication multiplexer having dual microprocessors | |
US4418382A (en) | Information exchange processor | |
US4015243A (en) | Multi-processing computer system | |
US4133030A (en) | Control system providing for the transfer of data in a communications processing system employing channel dedicated control blocks | |
US3673576A (en) | Programmable computer-peripheral interface | |
US4261034A (en) | Remote distributed interrupt control for computer peripherals | |
US4188665A (en) | Programmable communications subsystem | |
US4426679A (en) | Communication multiplexer using a random access memory for storing an acknowledge response to an input/output command from a central processor | |
US3665415A (en) | Data processing system with program interrupt priority apparatus utilizing working store for multiplexing interrupt requests | |
US4060849A (en) | Data input and output controller | |
US4495571A (en) | Data processing system having synchronous bus wait/retry cycle | |
US4065810A (en) | Data transfer system | |
US3766526A (en) | Multi-microprogrammed input-output processor | |
US4359731A (en) | Communication link contention resolution system | |
US3848233A (en) | Method and apparatus for interfacing with a central processing unit | |
CA1169158A (en) | Communication multiplexer variable priority scheme | |
US5640602A (en) | Transferring digital data in units of 2 bytes to increase utilization of a 2-byte-wide bus | |
GB1597202A (en) | Communications processor architecture | |
US4482982A (en) | Communication multiplexer sharing a free running timer among multiple communication lines | |
US3483522A (en) | Priority apparatus in a computer system | |
CA1272295A (en) | Multi-channel shared resource processor | |
FI76462B (fi) | Kommunikationsmultiplexer med ett variabelt prioritetsschema. |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM | Patent lapsed |
Owner name: HONEYWELL INFORMATION SYSTEMS INC. |