FI117955B - High efficiency semiconductor light source and process for its manufacture - Google Patents
High efficiency semiconductor light source and process for its manufacture Download PDFInfo
- Publication number
- FI117955B FI117955B FI20010878A FI20010878A FI117955B FI 117955 B FI117955 B FI 117955B FI 20010878 A FI20010878 A FI 20010878A FI 20010878 A FI20010878 A FI 20010878A FI 117955 B FI117955 B FI 117955B
- Authority
- FI
- Finland
- Prior art keywords
- semiconductor
- light source
- energy threshold
- semiconductor light
- layers
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims description 115
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 238000000034 method Methods 0.000 title claims description 11
- 230000008569 process Effects 0.000 title claims description 3
- 239000000758 substrate Substances 0.000 claims description 21
- 239000002800 charge carrier Substances 0.000 claims description 11
- 239000010410 layer Substances 0.000 description 68
- 235000012431 wafers Nutrition 0.000 description 10
- 230000004888 barrier function Effects 0.000 description 6
- 230000005684 electric field Effects 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 241000880493 Leptailurus serval Species 0.000 description 2
- ILVGMCVCQBJPSH-WDSKDSINSA-N Ser-Val Chemical compound CC(C)[C@@H](C(O)=O)NC(=O)[C@@H](N)CO ILVGMCVCQBJPSH-WDSKDSINSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000012364 cultivation method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000003304 gavage Methods 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
- H01L33/105—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector with a resonant cavity structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
- H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
- H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
- H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
- H01L33/465—Reflective coating, e.g. dielectric Bragg reflector with a resonant cavity structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/30—Structure or shape of the active region; Materials used for the active region
- H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
- H01S5/3211—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures characterised by special cladding layers, e.g. details on band-discontinuities
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Semiconductor Lasers (AREA)
Description
117955117955
JJ
Suuren hyötysuhteen omaava puolijohdevalolähde ja menetelmä sen valmistamiseksiHigh efficiency semiconductor light source and process for its manufacture
Nyt esillä oleva keksintö kohdistuu pintaemittoivaan puolijohdevalo-5 lähteeseen, joka käsittää substraatin, substraatin päälle kasvatetun ainakin ensimmäisen ja toisen puolijohdepeilipinon, joissa kukin puoli-johdepeili käsittää suuren energiavallikerroksen sekä ainakin yhden pienemmän energiavallikerroksen ja ainakin yhdessä puolijohdepeilis-sä pienemmät energiavallikerrokset on muodostettu vain yhdelle puo-10 lelle suurta energiavallikerrosta, sekä menetelmään pintaemittoivan puolijohdevalolähteen valmistamiseksi, jossa menetelmässä substraatin päälle kasvatetaan ainakin ensimmäinen ja toinen puolijohdepeili-pino, joissa kuhunkin puolijohdepeiliin muodostetaan suuri energiavallikerroksen sekä ainakin yksi pienempi energiavallikerros, ja ainakin 15 yhteen puolijohdepeiliin pienemmät energiavallikerrokset muodostetaan vain yhdelle puolelle suurta energiavallikerrosta.The present invention relates to a surface emitting semiconductor light source 5 comprising a substrate, at least first and second semiconductor mirror stacks raised on a substrate, wherein each semiconductor mirror comprises a high energy field layer and at least one smaller energy field layer and only one energy field layer is formed. And a method for manufacturing a surface emitting semiconductor light source, wherein at least one first and second semiconductor mirror stacks are superimposed on the substrate, each of the semiconductor mirrors forming a high energy layer and at least one smaller semiconductor mirror .
Punaisella aallonpituudella valoa emittoivia resonanssikaviteetti-LED (RC-LED) valolähteitä ja vertikaalisesti emittoivia laservalolähteitä 20 (VCSEL) voidaan käyttää monissa eri sovelluksissa, kuten tiedonvälitysjärjestelmissä, integroiduissa piireissä optisena liitäntärajapintana, .. optisissa tietojenkäsittelylaitteissa jne. Mainituille ’;v on ominaista, että ne emittoivat valoa vertikaalisesti, eli olennaisesti * \ kohtisuorassa suunnassa puolijohteen pintaan nähden. Tällaisella ver- \v 25 tikaalisesti emittoivilla puolijohdevalolähteillä on monia etuja horison-Red Wavelength Light Emitting Resonance Cavity (RC-LED) Light Sources and Vertically Emitting Laser Light Sources 20 (VCSEL) can be used in many applications such as data communication systems, integrated circuits as optical interfaces, etc .; emitted light vertically, i.e. substantially * \ perpendicular to the surface of the semiconductor. Such vertically emitting semiconductor light sources have many advantages over horizontal
Ml taalisesti eli puolijohteen reunoista emittoiviin puolijohdevalolähteisiin nähden. Useita tällaisia vertikaalisesti emittoivia puolijohdevalolähteitä voidaan sijoittaa matriisimuotoon ilman valon suuntaamisessa tarvitta- • · * via erityisjärjestelyjä. Lisäksi vertikaalisesti emittoiva puolijohdevalo- ! 30 lähde muodostaa olennaisesti ympyrämäisen valokeilan, mikä on optimaalinen ajatellen erityisesti valon kytkemistä optiseen kuituun.Ml, that is, relative to the emitting semiconductor light sources at the edges of the semiconductor. Several such vertically emitting semiconductor light sources can be arranged in a matrix form without any special arrangements required to direct light. In addition, vertically emitting semiconductor light! The source 30 forms a substantially circular beam of light, which is optimal with particular reference to the coupling of light to the optical fiber.
• * * * «• * * * «
Resonanssikaviteetti-LED-valolähteillä ja vertikaalisesti emittoivilla la- *···. servalolähteillä on hyvin samankaltainen rakenne. Tällainen puolijoh- :T 35 devalolähde sisältää n- ja p-tyyppisesti (Si tai Be) seostettuja :*'*.* ΑΙχΘβγΙΠι.χ.γΑθζΡνζ—Distributed Bragg-puolijohdepeilejä (DBR). Näi- • * den puolijohdepeilien avulla saadaan kvanttikaivokomponentti emittoi- «·· « · • · · .With resonance cavity LED light sources and vertically emitting la- * ···. serval sources have a very similar structure. Such a semiconductor: T 35 deval source contains n-type and p-type (Si or Be) doped: * '*. * ΑΙχΘβγΙΠι.χ.γΑθζΡνζ — Distributed Bragg Semiconductor Mirrors (DBR). These semiconductor mirrors provide a quantum well component for emitting «··« · • · ·.
• ·* • * 1 117955 2 maan valoa olennaisesti kohtisuoraan pintaansa nähden. Puolijohde-valolähde koostuu kahden DBR-peilipinon väliin sijoitetusta aktiivialu-eesta, johon on muodostettu onkalo, josta valo emittoituu. Tämän aktii-vialueen yli muodostuu puolijohderajapinta (p-n- tai p-i-n-liitos). Aktii-5 vialue voi vielä käsittää yhden tai useamman kvanttikaivokerroksen. Puolijohteen ylä- ja alapintaan muodostetaan elektrodikerrokset sähkön johtamiseksi puolijohde valolähteeseen. Tällöin toisessa elektrodissa on ainakin yksi aukko aktiivialueen kohdalla, jotta emittoituva valo pääsee säteilemään puolijohdevalolähteestä. Esimerkiksi patenttijul-10 kaisussa US-5,493,577 on esitetty eräs tällainen puolijohdevalolähde-rakenne ja menetelmä sen valmistamiseksi. Oheisissa kuvissa 1a—1d on esitetty tällaisten tunnetun tekniikan mukaisten puolijohdevaloläh-teiden energiavallirakennetta. Kuvista voidaan havaita, että DBR-puo-lijohdepeilien rakenne on symmetrinen siten, että suuren energiavalli-15 kerroksen (high bandgap layer) molemmille puolille on muodostettu energiavara kaventavat kerrokset (barrier reduction layers). Näiden energiavara kaventavien kerrosten tarkoituksena on helpottaa varauk-senkuljettajien siirtymistä suuren energiavallin yli.• · * • * 1 117955 2 Earth light substantially perpendicular to its surface. The semiconductor light source consists of an active region sandwiched between two DBR mirror piles and formed with a cavity from which light is emitted. A semiconductor interface (p-n or p-i-n junction) is formed over this active region. The active-5 defect region may further comprise one or more quantum well layers. Electrode layers are formed on the upper and lower surfaces of the semiconductor to conduct electricity to the light source of the semiconductor. Thereby, the second electrode has at least one opening at the active region so that the emitted light can be emitted from the semiconductor light source. For example, U.S. Pat. No. 5,493,577 discloses one such semiconductor light source structure and a method for making it. Figures 1a to 1d in the accompanying drawings show the energy shear structure of such prior art semiconductor light sources. From the figures, it can be seen that the structure of the DBR semiconductor mirrors is symmetrical in that barrier reduction layers are formed on both sides of the high bandgap layer. The purpose of these energy barrier layers is to facilitate the passage of the charge carriers over the high energy margin.
20 Resonanssikaviteetti-LED-valolähteitä ja vertikaalisesti emittoivia la- servalolähteitä voidaan valmistaa siten, että puolijohdesubstraatille tVt kasvatetaan epitaksiaalinen kerroksellinen kaivorakenne esimerkiksi ',:v molekyylisuihkuepitaksiaalimenetelmällä (MBE-menetelmä ja sen ' y muunnelmat, kuten solid-source MBE eli SSMBE). Substraatti on joko :.v 25 galliumarsenidiä tai indiumfosfidia. Tälle substraatille kasvatettuun kai- • * vorakenteeseen prosessoidaan valoa lähettävä komponentti (RC-LED '**·: tai VCSEL) erilaisilla komponentin prosessointiin liittyvillä syövytys- ja j* * kasvatusmenetelmillä. Puolijohdesubstraatille muodostettavien kalvo- • 4 · jen lukumäärä voi eri sovelluksissa vaihdella. Tyypillisesti yhdelle 30 substraattina käytettävälle puolijohdekiekolle muodostetaan useita komponentteja kerrallaan, jotka valmistuksen loppuvaiheessa irrote-. taan ja koteloidaan, jolloin niiden käsittely on helpompaa ja komponen- *;.! tit ovat paremmin suojattuja ympäristöolosuhteita ja mekaanisia rasi- **: , tuksia vastaan.Resonance cavity LED light sources and vertically emitting laser light sources can be made by growing an epitaxial layered film structure on a semiconductor substrate tVt, for example by the ',: v molecular beam epitaxial (MBE) method or its' y sourceE, e.g. The substrate is either: .v 25 gallium arsenide or indium phosphide. The light-emitting component (RC-LED '** or VCSEL) is processed into the ent * structure grown on this substrate by various etching and j * * cultivation methods associated with component processing. The number of films formed on a semiconductor substrate may vary • 4 · in different applications. Typically, one semiconductor wafer used as a substrate 30 is formed with several components at a time, which are released at the final stage of manufacture. and encapsulated for easier handling and component *;.! They are better protected against environmental conditions and mechanical stress.
:*:* 35 ·" Eräänä ongelmana tunnetun tekniikan mukaisissa resonanssikaviteetti- »· · LED-valolähteissä ja vertikaalisesti pintaemittoivissa laservalolähteissä • * · • · « · « ···.· • · 117955 3 on se, että niiden hyötysuhde on suhteellisen huono. Tällöin suuri osa puolijohdevalolähteeseen johdettavasta sähkötehosta muuttuu lämmöksi, mikä rajoittaa puolijohdevalolähteeseen johdettavan sähkötehon määrää tai edellyttää erityisiä jäähdytysjärjestelmä, ettei puolijohdeva-5 lolähteen suurinta sallittua lämpötilaa ylitetä. Lisäksi riittävän valotehon aikaansaamiseksi tunnetun tekniikan mukaisessa puolijohdevaloläh-teissä on käytettävä useita puolijohdepeilejä, mikä käytännössä tarkoittaa sitä, että puolijohdevalolähteen valmistuksessa on useita kasvatusvaiheita tarvittavan kerrosrakenteen aikaansaamiseksi.: *: * 35 · "One problem with prior art resonance cavity» · · LED light sources and vertical surface emitting laser light sources is that their efficiency is relatively poor In this case, much of the electrical power supplied to the semiconductor light source is converted into heat, which limits the amount of electrical power delivered to the semiconductor light source or requires a specific cooling system to not exceed the maximum temperature of the semiconductor power source. that a semiconductor light source has several stages of growth to obtain the necessary layer structure.
1010
Nyt esillä olevan keksinnön tarkoituksena on mm. aikaansaada suuren hyötysuhteen omaava ja korkeita lämpötiloja nykyistä paremmin kestäviä resonanssikaviteetti-LED-valolähde ja vertikaalisesti emittoiva la-servalolähde punaiselle aallonpituusalueelle 620—690 nm (nanomet-15 riä) ja infrapuna-alueelle 800—1600 nm, ja kehittää menetelmä tällaisten puolijohdevalolähteiden valmistamiseksi. Keksintö perustuu siihen ajatukseen, että puolijohdepeilien rakenne muodostetaan epäsymmetriseksi siten, että energiavara kaventavat kerrokset on sijoitettu suuren energiavallikerroksen yhdelle puolelle, enemmistövarauksenkuljettajien 20 kulkusuunnassa ennen mainittua suurta energiavallikerrosta. Nyt esillä olevan keksinnön mukaiselle puolijohdevalolähteelle on pääasiassa tunnusomaista se, että pienemmät energiavallikerrokset on muodos- v. tettu enemmistövarauksenkuljettajien kulkusuunnassa ennen suurta • · : ** energiavallikerrosta. Nyt esillä olevan keksinnön mukaiselle menetel- 0/ 25 mälle on pääasiassa tunnusomaista se, että pienemmät energiavalli- kerrokset muodostetaan enemmistövarauksenkuljettajien kulkusuun-····; nassa ennen suurta energiavallikerrosta. Lisäksi rakenne voi sisältää ,· · ns. Distributed Bragg Reflector (DBR)-peilejä, joissa seostettujen epä- puhtausatomien pitoisuudet eivät ole tasaisesti jakautuneet DBR-pei-30 leissä, vaan siten kuin jäljempänä selostetaan.The object of the present invention is e.g. to provide a high efficiency and higher temperature resonance cavity LED light source and a vertically emitting la serval source for red wavelengths of 620-690 nm (nanometers) and infrared range 800-1600 nm, and to develop a method for producing such semiconductors. The invention is based on the idea that the structure of semiconductor mirrors is made asymmetric so that the energy reserve tapering layers are located on one side of a large energy power layer, in the direction of travel of the majority of charge carriers before said large energy power layer. The semiconductor light source of the present invention is mainly characterized in that smaller energy margin layers are formed in the direction of travel of the majority of the charge carriers before the large • ·: ** energy margin layer. The method of the present invention is essentially characterized in that smaller energy margin layers are formed in the direction of the majority of charge carriers; ····; before the big layer of energy power. In addition, the structure may include, · · so-called. Distributed Bragg Reflector (DBR) mirrors in which the contents of doped impurity atoms are not evenly distributed in DBR mirrors but as described below.
Nyt esillä olevalla keksinnöllä saavutetaan merkittäviä etuja tunnetun '·'1 tekniikan mukaisiin RC-LED- ja VCSEL-puolijohdevalolähteisiin ja nii- den valmistusmenetelmiin verrattuna. Keksinnön mukaisilla puolijohde- * · :1:1 35 valolähteillä on merkittävässä määrin suurempi hyötysuhde ja parempi .···. lämmön kestävyys kuin tunnetun tekniikan mukaisissa pintaemittoivis- *·]· sa puolijohdevalolähteissä. Paremmalla lämmönkestävyydellä tarkoi- t * lii » • · · * ·1 • 1 117955 4 tetaan, että valoteho korkeissa lämpötiloissa laskee vähemmän kuin vastaava valoteho tunnetun tekniikan mukaisissa RC-LED- ja VCSEL-puolijohdevalolähteissä. Lisäksi keksinnön mukainen pintaemittoiva puolijohdevalolähde on rakenteeltaan yksinkertaisempi kuin vastaavan 5 valotehon muodostava tunnetun tekniikan mukainen pintaemittoiva puolijohdevalolähde. Keksinnön mukaisen puolijohdevalolähteen yksinkertaisempi rakenne vähentää myös valmistuksessa tarvittavia eri vaiheita ja näin ollen nopeuttaa valmistusprosessia, jolloin myös keksinnön mukaisen puolijohdevalolähteen valmistuskustannukset ovat 10 pienemmät kuin tunnetun tekniikan mukaisten puolijohdevalolähteiden valmistuskustannukset.The present invention provides significant advantages over prior art RC-LED and VCSEL semiconductor light sources and their manufacturing methods. The semiconductor * ·: 1: 1 35 light sources according to the invention have a significantly higher efficiency and better. ···. heat resistance compared to prior art surface-emitting semiconductor light sources. By means of improved heat resistance, it is meant that the luminous efficacy at high temperatures is reduced less than that of the prior art RC LED and VCSEL semiconductor light sources. Furthermore, the surface emitting semiconductor light source according to the invention is of simpler construction than the prior art surface emitting semiconductor light source which produces the corresponding luminous power. The simpler construction of the semiconductor light source according to the invention also reduces the various steps required for manufacturing and thus speeds up the manufacturing process, whereby the manufacturing cost of the semiconductor light source according to the invention is also lower than that of prior art semiconductor light sources.
Nyt esillä olevaa keksintöä selostetaan seuraavassa tarkemmin viitaten samalla oheisiin piirustuksiin, joissa 15 kuvat 1a-1d esittävät tyypillisiä tunnetun tekniikan mukaisia pintaemittoivien puolijohdevalolähteiden energiavalli-rakenteita, 20 kuvat 2a ja 2b esittävät keksinnön eräiden edullisten suoritusmuotojen mukaisia puolijohdevalolähteiden energiavallirakenteita, :.v kuvat 3a-3d esittävät eräitä heteroliitosten vyösidoksia kahden j1v kerroksen välisten seossuhteiden funktiona, : : 25 * 1 kuva 4a esittää keksinnön erään edullisen suoritusmuodon mukaisen puolijohdevalolähteen ontelorakennetta, jossa ,· · on ohuita suuria energiavallikerroksia, • · 30 kuva 4b havainnollistaa ontelorakenteen ja puolijohdevalolähteen emittoivan valon aallonpituuden välisiä suhteita pelkistettynä kaaviona, I » e 1 • * 1 1 kuvat 5a ja 5b esittävät eräitä edullisia elektrodirakenteita käytettäväksi • » ,·:1 35 keksinnön mukaisissa puolijohdevalolähteissä, ja * • > 1 ♦ * • · · .The present invention will now be described in more detail with reference to the accompanying drawings, in which Figs. 1a-1d show typical energy-gap structures of surface-emitting semiconductor light sources according to prior art, Figs. 2a and 2b show 3d-energy structures of semiconductor light sources. illustrate some of the belt bonds of the heterogeneous joints as a function of the mixture ratios between the two layers,. 5A and 5B show some preferred electrode structures for use in the semiconductor light sources of the present invention. , ja * •> 1 ♦ * • · ·.
• ·• ·
IMIM
* * » « 1 » »·· • · 117955 5 kuva 6 esittää pelkistettynä poikkileikkauksena keksinnön erään edullisen suoritusmuodon puolijohdevalolähteen rakennetta.Figure 6 illustrates, in reduced cross-section, the structure of a semiconductor light source according to a preferred embodiment of the invention.
5 Puolijohdekiekkojen valmistuksessa käytetään tunnetusti puolijohde-tankoa, joka on muodostettu halutusta puolijohdemateriaalista, kuten galliumarsenidista. Puolijohdetangon tulee olla mahdollisimman puhdas, jotta lopputuloksena saatavasta komponentista tulisi mahdollisimman hyvälaatuinen. Puolijohdetangosta leikataan puolijohdekiekkoja 10 joko kidesuuntaan [100], tai siten, että kidesuunta poikkeaa suunnasta [100], Leikattaessa puolijohdetanko vinoon, leikkausjälki ei mikro-skooppisesti tarkasteltuna ole tasainen, vaan siinä on selkeä porrastus, joka määräytyy kidesuuntien mukaan. Leikatut puolijohdekiekot siirretään ensimmäiseen valmistusvaiheeseen, jossa suoritetaan epitaksiaa-15 linen kalvojen kasvatus puolijohdekiekkojen pintaan. Tässä keksinnössä käytetään (all)~SSMBE-menetelmää. Kasvatusvaiheessa puoli-johdekiekon pintaan muodostetaan tarvittava määrä kerroksia. Se, kuinka monta kerrosta kasvatetaan, riippuu mm. siitä, minkä tyyppistä komponenttia valmistetaan. Kerroksia voi olla kymmeniä tai jopa sa-20 toja. Osa näistä kerroksista voidaan muodostaa ns. kvanttikaivokerrok-siksi (kvanttikaivoiksi). Tällaisen kvanttikaivokerroksen molemmille puolille muodostetaan vielä kvanttivallikerros (potentiaalivalli). Kun tar-In the manufacture of semiconductor wafers, it is known to use a semiconductor bar formed of a desired semiconductor material, such as gallium arsenide. The semiconductor rod should be as clean as possible to ensure the highest quality of the resulting component. From the semiconductor bar, the semiconductor wafers 10 are cut either in the crystal direction [100] or in such a way that the crystal direction differs from the direction [100]. The cut semiconductor wafers are transferred to a first manufacturing step, whereby epitaxial membrane growth is performed on the surface of the semiconductor wafers. The present invention uses the (all) ~ SSMBE method. During the growth step, the required number of layers are formed on the surface of the semiconductor wafer. How many layers are grown depends on e.g. the type of component that is made. There may be dozens or even hundreds to hundreds of layers. Some of these layers may be formed by so-called "sandwich". quantum well layers (quantum wells). Further, a quantum wall (potential wall) is formed on both sides of such a quantum well layer. When
I II I
:.v vittavat kerrokset on kasvatettu puolijohdekiekon pintaan, siirretään fv puolijohdekiekko toiseen vaiheeseen, jossa muodostetaan varsinainen tV-· 25 komponenttirakenne. Sinänsä tunnettua on, että yhdelle puolijohdekie-kolle muodostetaan useita komponentteja. Tässä toisessa vaiheessa .III puolijohdekiekon pintaan erilaisten maskien avulla lisätään eri puoli- ,· ·. johteita ja syövytetään osa kerroksista pois halutun sähköisen kytken- ’ * nän aikaansaamiseksi.The .v layers are grown on the surface of the semiconductor wafer, the fv semiconductor wafer is moved to the second step to form the actual tV · 25 component structure. It is known per se that multiple components are formed on a single semiconductor wafer. In this second step, various semiconductors, · ·, are added to the surface of the .III semiconductor wafer by means of various masks. guides and etching a portion of the layers to provide the desired electrical coupling.
3030
Selostetaan seuraavaksi keksinnön edullisen suoritusmuodon mukaista puolijohdevalolähdettä 1 (kuva 6) ja menetelmää sen valmistamiseksi.Next, a semiconductor light source 1 according to a preferred embodiment of the invention (Figure 6) and a method for making it will be described.
*\v Substraatin 2 päälle muodostetaan ensimmäinen DBR-puolijohdepeili- L" pino 16, joka käsittää useita puolijohdekerroksia 3, 4, 5, 6, edullisesti n- ,‘i'’ 35 tyyppisiksi seostettuja puolijohdekerroksia. Nämä kerrokset muodos tetaan all-SSMBE-menetelmää käyttäen. Näille kerroksille 3-6 seos- suhteet ja kerroksissa käytettävä puolijohdemateriaali valitaan siten, • · * * » 9 * * 4 * 117955 6 että muodostuu kuvassa 2b esitetty energiavallirakenne. Kerrosten 3— 6 energiavalli kasvaa siirryttäessä substraatista ylöspäin, kunnes saavutetaan suurin energiavallikerros 6. Tämän jälkeen seuraa yksi tai useampi pienin energiavallikerros 21. Seuraava DBR-peili koostuu jäl-5 leen asteittaisesti kasvavista energiavallikerroksista 3, 4, 5 ja 6. Tällainen joukko eri energiavallin omaavia kerroksia 3—6 muodostaa DBR-puolijohdepeilirakenteen.A first DBR semiconductor mirror L "stack 16 is formed on the substrate 2, comprising a plurality of semiconductor layers 3, 4, 5, 6, preferably n-, 'i' '35 doped semiconductor layers. These layers are formed by an all-SSMBE- For these layers, 3-6 alloy ratios and the semiconductor material used in the layers are selected such that the energy barrier structure shown in Figure 2b is formed. The energy barrier of the layers 3-6 increases as the substrate moves up until the maximum is reached. The energy DB 6. The next DBR mirror is again composed of 5 gradually increasing energy gap layers 3, 4, 5 and 6. Such a set of different energy layers 3 to 6 forms a DBR semiconductor mirror structure.
Kun tarvittava määrä DBR-puolijohdepeilirakenteita on muodostettu 10 substraatin 2 päälle, aloitetaan aktiivialueen 17 muodostus. Aktiivialue 17 voi koostua esim. yhdestä tai useammasta kvanttikaivokerroksesta 18 ja potentiaalivallikerroksista 19. Tämän aktiivialueen 17 yläpuolelle muodostetaan vastaavantyyppinen toinen DBR-puolijohdepeilipino 20, joka koostuu joukosta DBR-peilirakenteita. Tämän toisen DBR-puoli- 15 johdepeilipinon 20 muodostuksessa on käytetty p-tyyppisesti seostettuja puolijohdekerroksia 7, 8, 9, 10. Tällöin muodostuu kuvan 6 kaltainen puolijohdevalolähde 1. Kuvassa 6 paksuilla viivoilla on havainnollistettu ensimmäisen puolijohdepeilipinon 16 ja aktiivialueen 17 sekä aktiivialueen 17 ja toisen puolijohdepeilipinon 20 välistä rajapintaa.Once the required number of DBR semiconductor mirror structures are formed on substrate 2, formation of the active region 17 is initiated. The active region 17 may consist, for example, of one or more quantum well layers 18 and potential barrier layers 19. Above this active area 17 is formed another DBR semiconductor mirror stack 20 of the same type consisting of a plurality of DBR mirror structures. This second DBR semiconductor mirror stack 20 is formed by p-doped semiconductor layers 7, 8, 9, 10. This produces a semiconductor light source 1 similar to Figure 6. The thick lines in Figure 6 illustrate the first semiconductor mirror stack 16 and active region 17 and second an interface between a semiconductor mirror stack 20.
2020
Keksinnön mukaisessa puolijohdevalolähteessä käytetään epäsymmetristä energiavallirakennetta, mikä aikaansaa sen, että saavutetaan erittäin hyvät valon emittoitumisominaisuudet ja kerrosten kokonais- • 1 2 ’··' määrää voidaan vähentää verrattuna tunnetun tekniikan mukaisiin puo- i 25 lijohdevalolähteisiin. DBR-peilirakenteissa käytettävien pienempien • t \v energiavallikerrosten paksuudet valitaan siten, että näiden kerrosten yhteispaksuus mukaan lukien suuren energiavallikerroksen paksuus on ····: huomattavasti pienempi kuin emittoituvan valon aallonpituus, edullisesti :3: n. neljäsosa emittoituvan valon aallonpituudesta (λο/4). Vastaavasti 30 DBR-peilirakenteiden välissä oleva yhden tai useamman pienimmän energiavallikerroksen 21 paksuus on edullisesti n. λο/4.The semiconductor light source according to the invention employs an asymmetric energy gap structure which provides very good light emitting properties and can reduce the total number of layers of the semiconductor light sources according to the prior art. The thicknesses of the smaller • t \ v energy gap layers used in DBR mirror structures are chosen such that the total thickness of these layers, including the high energy barrier layer, is ····: significantly less than the wavelength of emitted light, preferably: 3/4 of the emitted light wavelength (λο ). Correspondingly, the thickness of one or more of the smallest energy gap layers 21 between the DBR mirror structures is preferably about λο / 4.
, Enemmistövarauksenkuljettajien virran tasoittamiseksi energiavalliraja- *;./ pintojen yli valitaan seostusprofiilii DBR-peilirakenteissa siten, että mitä :··/ 35 suurempi energiavalli saman tyyppisesti seostettujen puolijohdekerros- :T ten 3—6; 7—10 väliin muodostuvassa heteroliitosrajapinnassa on, sitä pienempi on seostustaso (n+, p+). Tällöin DBR-peilirakenteiden hete- 2 • 9 3 • · 1 * » 117955 7 roliitosrajapinnoissa sidokset ovat kuvien 3a ja 3c kaltaisia, jolloin voidaan välttyä kuvien 3b ja 3d kaltaisilta sidoksilta. Kuvissa + ja - ilmaisevat avaruusvarausta heteroliitoksessa diffuusion jälkeen ja E ilmaisee liitokseen muodostuvaa sähkökenttää, joka balansoi varauksen-5 kuljettajien diffuusion. Merkintä ΔΕ kuvaa heteroliitoksen eri puolilla olevien energiavallikerrosten sähkökenttien voimakkuuksien eroa kauempana heteroliitosrajapinnasta.To balance the current across the bulk charge carriers, the doping profile across DBR mirror structures is selected such that: ·· / 35 greater energy band for the same type of doped semiconductor layers: 3-6; In a heterologous junction formed from 7 to 10, the lower the doping level (n +, p +). In this case, the bonding at the instantaneous interfaces of the DBR mirror structures 2 · 9 3 • · 1 * »117955 7 is similar to Figures 3a and 3c, thus avoiding the bonding of Figures 3b and 3d. In the figures, + and - indicate the space charge in the heterocouple after diffusion, and E indicates the electric field formed at the junction, which balances the diffusion of charge-5 drivers. The notation ΔΕ denotes the difference in the electric field strengths of the energy fields of the heterogeneous link further away from the heterogeneous interface.
Energiavallikerrosten ja niiden välisten heteroliitosrajapintojen seostus-10 profiilien muodostaminen toteutetaan edullisesti seuraavasti. Heteroliitoksen eri puolilla olevien energiavallikerrosten sähkökenttien voimakkuuksia voidaan pienentää siten, että seostustaso on sitä suurempi, mitä suurempi on energiavalli. Kun tämä yhdistetään edellä mainittuun sääntöön, jossa seostustaso on suurempi sillä puolella heteroliitosta, 15 jossa energiavalli on pienempi, saadaan optimaalinen seostusprofiili.Preferably, the formation of doping profiles of the energy gap layers and the heterogeneous junctions between them is accomplished as follows. The electric field strengths of the energy gap layers on different sides of the heterocouple can be reduced such that the higher the doping level, the greater the energy gap. When combined with the above rule, where the doping level is higher on the side of the heterocouple with a lower energy gap, an optimal doping profile is obtained.
Kuvassa 2a on esitetty keksinnön erään toisen edullisen suoritusmuodon mukaisen puolijohdevalolähteen energiavallirakennetta. Erona tässä on kuvan 2b rakenteeseen lähinnä se, että kukin DBR-puolijoh-20 depeili käsittää yhden pienemmän energiavallikerroksen 3 ja yhden suuren energiavallikerroksen 6.Figure 2a shows the energy gap structure of a semiconductor light source according to another preferred embodiment of the invention. The difference here is mainly in the structure of Fig. 2b, in that each DBR semiconductor depole comprises one smaller energy field layer 3 and one large energy field layer 6.
KoSihityyppistä onkaloa käytettäessä puolijohdevalolähdekomponentin \v 1 alempi DBR-peilirakenne käsittää N+1/2 jaksoa pienen refraktiivi-in- • · • 25 deksin takaamiseksi onkalossa sekä substraatissa (jos substraatilla on :V: korkea refraktiivi-indeksi). Tällöin substraatin päälle muodostetaan en- t“’1: simmäisenä suuren energiavallin ja matalan refraktiivisen indeksin omaava kerros.When using a KoShi type cavity, the lower DBR mirror structure of the semiconductor light source component \ v 1 comprises N + 1/2 cycles to provide a low refractive index in the cavity as well as in the substrate (if the substrate has: V: high refractive index). Then, a layer having a high energy spacing and a low refractive index is formed on the substrate before the first one.
• · • « > 30 Keksinnön edullisen suoritusmuodon mukaisessa puolijohdevaloläh- teessä substraatin 2 päälle kasvatettujen puolijohdekerrosten ja substraatin 2 välisen rajapinnan sähköiseksi optimoimiseksi on substraatin 2 päälle muodostettu ensimmäiseksi sellainen DBR-puolijohdepeilira-kenne, jossa energiavalli on pienin. Tämän DBR-puolijohdepeiliraken- * · · 35 teen paksuus on sopivimmin puolet emittoituvan valon aallonpituudesta · .·:1 (λο/2) vaihesovituksen aikaansaamiseksi. Tämän DBR-puolijohdepeili- • · • · • · · • · *·· • · • · 1 · * · 1 • · · • · 1 s 117955 8 rakenteen päälle on muodostettu N jaksoa DBR-puolijohdepeiliraken-teita.In a semiconductor light source according to a preferred embodiment of the invention, for the electrical optimization of the interface between the semiconductor layers deposited on the substrate 2 and the substrate 2, a DBR semiconductor mirror structure having the lowest energy gap is first formed on the substrate 2. The thickness of this DBR semiconductor mirror structure * · · 35 is preferably half the wavelength · · ·: 1 (λο / 2) of the emitted light to achieve phase matching. This section of the DBR Semiconductor Mirror Mirror is constructed over N 8 DBR semiconductor mirror structures.
Tarvittaessa voidaan n- ja p-kerrosten väliseen rajapintaan muodostaa 5 vielä yksi tai useampia suuren energiavallin omaavia ohuita väliontelo-kerroksia (thin high -bandgap intra-gavity barriers, kuva 4a). Nämä ohuet kerrokset 11, 12 sijoitetaan lähelle ontelokerroksia (kvanttikaivo-ja) 13, 14, 15. Ohuet kerrokset 11, 12 sijoitetaan minimiamplitudikohtiin (node) silloin, kun kvanttikaivorakenteena 13, 14, 15 käytetään kosi-10 ni U-kaviteettia. Tämä tarkoittaa sitä, että kvanttikaivorakenteen paksuus on 1λ ja ensimmäinen ohut kerros 11 sijoitetaan ontelossa kohtaan %X ja toinen ohut kerros 12 sijoitetaan ontelossa kohtaan 3AX.If necessary, one or more high-energy thin-bandgap intra-gavage barriers (Figure 4a) may be formed at the interface between the n and p layers. These thin layers 11, 12 are positioned near the cavity layers (quantum wells) 13, 14, 15. Thin layers 11, 12 are placed at minimum amplitude points (node) when cos-10 ni U-cavity is used as the quantum well structure 13, 14, 15. This means that the quantum well structure has a thickness of 1λ and the first thin layer 11 is placed in the cavity at% X and the second thin layer 12 is placed in the cavity at 3AX.
Nämä kerrokset 11, 12 ovat niin ohuita, että kvanttimekaanisen tunne-loitumisen johdosta varauksenkuljettajat läpäisevät ne siirtyessään 15 DBR-peilirakenteesta kohti kvanttikaivorakennetta. Ohuet kerrokset 11, 12 estävät kuitenkin varauksenkuljettajien vuotamisen takaisinpäin, jolloin varauksenkuljettajien pysyvyys kvanttikaivossa paranee verrattuna rakenteeseen, jossa näitä ohuita kerroksia 11, 12 ei käytetä. Ainakin yksi kvanttikaivo on sijoitettu maksimiamplitudikohtaan (anti-20 node), jossa aallon amplitudi on maksimissa. Kosini U-kaviteetilla tämä on kohdassa VzX. Kuvassa 4b on vielä havainnollistettu tätä 1λ-kaviteettia sekä minimi- ja maksimiamplitudikohtia. Tällöin nämä ohuet väliontelokerrokset 11,12 vähentävät varauksen kuljettajien vuotamista :.v kvanttikaivoalueen ulkopuolelle. Väliontelokerrokset 11, 12 eivät kui- #* : *· 25 tenkaan vaikuta ontelon optisiin ominaisuuksiin, koska ne sijaitsevat '•V* kohdissa, joissa aallon amplitudi on nolla.These layers 11, 12 are so thin that, due to quantum mechanical sensing, charge carriers pass through them as they move from the 15 DBR mirror structures toward the quantum well structure. However, the thin layers 11, 12 prevent the charge carriers from leaking back, thereby improving the stability of the charge carriers in the quantum well compared to the structure where these thin layers 11, 12 are not used. At least one quantum well is located at the maximum amplitude point (anti-20 node) where the wave amplitude is at its maximum. For cosine U cavity this is at VzX. Figure 4b further illustrates this 1λ cavity and the minimum and maximum amplitude points. Then, these thin tapering layers 11,12 reduce the leakage of charge drivers: .v outside the quantum well area. The interlayer layers 11, 12, however, do not affect the optical properties of the cavity since they are located at 'V * locations where the wave amplitude is zero.
«t* • * • * »*· ····: Toisen DBR-puolijohdepeillpinon 20 DBR-peilin rajallinen p-seostettu- ··-·; jen energiavallikerrosten lukumäärä sekä seostustaso aiheuttavat sen, 30 että virran jakautuminen ei ole tasaista sillä alueella, josta valoa emittoituu. Seostustasoa rajoittaa mm. se, että AIGaAs-kerroksien p-seos-taminen on vaikeaa, sekä se, että vapaiden varauksenkuljettajien absorboituminen tulisi minimoida. Tätä tilannetta voidaan jonkin verran • · · *·’· parantaa muodostamalla päällimmäisen DBR-puolijohdepeilin päälle 35 virtaa levittävä kerros ja suunnittelemalla elektrodikerros sellaiseksi, « · .·:* että se varjostaa mahdollisimman vähän ja tasoittaa virran jakautu- .···. mistä päällimmäisessä DBR-puolijohdepeilissä.«T * • * • *» * · · · · · · · · · · · · · ·: · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · the number of layers of energy energy and the doping level cause the distribution of the current to be uneven in the region from which light is emitted. The doping level is limited by e.g. the difficulty of p-blending the AIGaAs layers, and the fact that the absorption of free charge carriers should be minimized. This situation can be somewhat improved by · · · * · '· forming a 35 current-spreading layer on the top DBR semiconductor mirror and designing the electrode layer with a minimum of shading and smoothing of the current distribution ···. from top DBR semiconductor mirror.
* * •»· * « • * * i I ( * » * * *· · · • · 9 117955* * • »· *« • * * i I {* »* * * · · · • · 9 117955
Kuvissa 5a ja 5b on esitetty vielä eräitä edullisia elektrodikerrosraken-teita 22, joita käytetään siinä pinnassa, josta puolijohdevalolähdekom-ponentti 1 emittoi valoa. Tämä elektrodikerros sijoitetaan sopivimmin p-5 tyypin puolijohdekerrosten päälle. Tämä elektrodikerroksen rakenne on optimoitu siten, että se takaa mahdollisimman hyvän sähkön johtavuuden puolijohdekomponenttiin ja toisaalta absorboi mahdollisimman vähän puolijohdekomponentin emittoimaa valoa.Figures 5a and 5b further show some preferred electrode layer structures 22 used on the surface from which light is emitted by the semiconductor light source component 1. This electrode layer is preferably placed on a p-5 type semiconductor layer. This structure of the electrode layer is optimized to provide optimum conductivity to the semiconductor component and, on the other hand, to minimize the light emitted by the semiconductor component.
10 On selvää, että nyt esillä olevaa keksintöä ei ole rajoitettu ainoastaan edellä esitettyihin suoritusmuotoihin, vaan sitä voidaan muunnella oheisten patenttivaatimusten puitteissa.It will be understood that the present invention is not limited to the above embodiments, but may be modified within the scope of the appended claims.
• · • · 1 • » · • « • 1 • · * 1 1 • · • » • · • 1 t « * · · 1 1 · • 1 * · • · ♦ • · • · · • 1 • · · *·1 • · • · · • · · *·· • 1 • ·· t .• • • 1 1 • »· •« • 1 • · * 1 1 • • • • • • • 1 t «* · · 1 1 · • 1 * · • • ♦ • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • 1 1 · · * · 1 • · • · · • · * ·· • 1 • ·· t.
· · * 1 • » 1 « Il * 1· · * 1 • »1« Il * 1
Claims (9)
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FI20010878A FI117955B (en) | 2001-04-27 | 2001-04-27 | High efficiency semiconductor light source and process for its manufacture |
| PCT/FI2002/000366 WO2002089275A1 (en) | 2001-04-27 | 2002-04-29 | A semiconductor light source with a high efficiency and a method for its manufacture |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FI20010878A FI117955B (en) | 2001-04-27 | 2001-04-27 | High efficiency semiconductor light source and process for its manufacture |
| FI20010878 | 2001-04-27 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| FI20010878A0 FI20010878A0 (en) | 2001-04-27 |
| FI20010878A FI20010878A (en) | 2002-10-28 |
| FI117955B true FI117955B (en) | 2007-04-30 |
Family
ID=8561072
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FI20010878A FI117955B (en) | 2001-04-27 | 2001-04-27 | High efficiency semiconductor light source and process for its manufacture |
Country Status (2)
| Country | Link |
|---|---|
| FI (1) | FI117955B (en) |
| WO (1) | WO2002089275A1 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2726777B1 (en) | 2011-06-29 | 2020-03-11 | Harman Professional Denmark ApS | Color mixing illumination device |
| WO2024043316A1 (en) * | 2022-08-25 | 2024-02-29 | 国立大学法人京都大学 | Two-dimensional photonic crystal laser |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2646799B2 (en) * | 1989-12-21 | 1997-08-27 | 日本電気株式会社 | Semiconductor multilayer film |
| US5530715A (en) * | 1994-11-29 | 1996-06-25 | Motorola, Inc. | Vertical cavity surface emitting laser having continuous grading |
-
2001
- 2001-04-27 FI FI20010878A patent/FI117955B/en not_active IP Right Cessation
-
2002
- 2002-04-29 WO PCT/FI2002/000366 patent/WO2002089275A1/en not_active Application Discontinuation
Also Published As
| Publication number | Publication date |
|---|---|
| FI20010878A0 (en) | 2001-04-27 |
| WO2002089275A1 (en) | 2002-11-07 |
| FI20010878A (en) | 2002-10-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10622512B2 (en) | Light emitting diode with reflective part for UVA and blue wavelengths | |
| Takeuchi et al. | GaN-based vertical-cavity surface-emitting lasers with AlInN/GaN distributed Bragg reflectors | |
| US6855959B2 (en) | Nitride based semiconductor photo-luminescent device | |
| US7126160B2 (en) | II-VI/III-V layered construction on InP substrate | |
| EP2618388B1 (en) | Light-emitting diode chip | |
| JPH10321952A (en) | Surface-emitting semiconductor laser | |
| KR101550117B1 (en) | Photoelectric element and manufaturing method thereof | |
| US6097041A (en) | Light-emitting diode with anti-reflector | |
| US10020421B2 (en) | Optoelectronic component | |
| CN102882129A (en) | Method for preparing multi-wavelength silica-based hybrid laser array by changing width of silicon waveguide | |
| JP2010157735A (en) | Semiconductor light-emitting device | |
| US8526480B2 (en) | Semiconductor laser device | |
| JPH04225588A (en) | Semiconductor laser structure | |
| CN114122913B (en) | High-brightness high-power semiconductor light-emitting device and preparation method thereof | |
| KR102358403B1 (en) | A light emitting diode comprising at least one wider bandgap interlayer located within at least one barrier layer of the light emitting region. | |
| US20070034858A1 (en) | Light-emitting diodes with quantum dots | |
| FI117955B (en) | High efficiency semiconductor light source and process for its manufacture | |
| US20070158662A1 (en) | Two-dimensional photonic crystal LED | |
| WO2013152231A1 (en) | Light emitting devices with embedded void-gap structures through techniques of closure of voids | |
| JP2008103498A (en) | Light-emitting element | |
| US20230006426A1 (en) | Group iii-n light emitter electrically injected by hot carriers from auger recombination | |
| US20040013146A1 (en) | Laser diode with a low absorption diode junction | |
| DE112021001893T5 (en) | LIGHT EMISSION ELEMENT, LIGHT EMISSION ELEMENT UNIT, ELECTRONIC DEVICE, LIGHT EMISSION DEVICE, DETECTION DEVICE AND COMMUNICATION DEVICE | |
| JP7413599B1 (en) | III-V group compound semiconductor light emitting device and method for manufacturing the III-V group compound semiconductor light emitting device | |
| WO2021078657A1 (en) | Fabricating a semiconductor structure with multiple quantum wells |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FG | Patent granted |
Ref document number: 117955 Country of ref document: FI |
|
| MA | Patent expired |