FI112884B - Kuvan käsittely rinnakkaisprosessoriverkossa, sekä siihen soveltuva verkko ja solu - Google Patents

Description

112884

KUVAN KÄSITTELY RINNAKKAISPROSESSORIVERKOSSA, SEKÄ SIIHEN SOVELTUVA VERKKO JA SOLU

Keksinnön ala

Keksintö liittyy menetelmään kuvan käsittelemiseksi analogisella toteutusperiaatteella rinnakkaisprosessoriverkossa ja kuvan käsittelyyn analogisella toteutusperiaatteella soveltuvaan rinnakkaisprosessoriverkkoon ja sen soluun.

Keksinnön tausta

Rinnakkaisprosessoriverkko koostuu yksittäisistä, identtisistä prosessoreista (kutsutaan soluiksi), jotka on järjestetty säännölliseen muotoon. Jokaisella.solulla on yksi tu-losignaali, dynaaminen tila ja lähtösignaali.

Rinnakkaisprosessoriverkon ideana kuvan käsittelyssä on yksinkertaistettuna se, että jokaista kuvayksikköä (pikseliä) vastaa yksi prosessori, eli solu, jolloin saadaan aikaan rinnakkaisprosessoriverkko, joka yltää teoriassa erittäin nopeaan prosessointiin. Ongelmana tällaisen rinnakkaisprosesso-rin integroimisessa on se, että yhden prosessorin kokoa ei : ole onnistuttu tekemään niin pieneksi, että niitä mahtuisi : ·,· kymmeniä tai satoja tuhansia samalle piisirulle ilman, että luotettavuus alenisi virhetiheyden kasvaessa piirin pinta-alan kasvaessa.

Rinnakkaisprosessoriverkossa solut ovat yhteydessä lähimpiin naapureihinsa (voivat olla myös yhteydessä esim. kaikkiin muihin soluihin rinnakkaisprosessoriverkossa), eli ne vaikut-, h tavat naapurisolujensa dynaamiseen tilaan. Tämä vaikutus on suoraan verrannollinen solun tuloon ja sen omaan dynaamiseen lähtöön. Nämä ominaisuudet mahdollistavat reaaliaikaisen sig- 112884 2 naaliprosessoinnin, koska tiedonkäsittely tapahtuu samanaikaisesti kaikissa soluissa.

US 5,519,811 kuvaa feed-forward-tyyppisen analogisen hermoverkon transistoritason ratkaisun kuvan tunnistamiseksi.

Feed-forward-topologiassa tietty ryhmä tulosuureita kerrotaan vastaavilla painokertoimilla ja kertolaskujen tulokset summataan yhteen. Nämä summat puolestaan muodostavat tulosuureet seuraavalle laskenta-asteelle. Tässä topologiassa laskenta-asteiden tulokset etenevät ainoastaan seuraavalle laskenta-asteelle. Feed-forward-rakenteessa (tai -topologiassa) kertolasku- ja summausoperaatioita voidaan alkaa suorittamaan periaatteessa heti, kun kaikki kyseiseen operaatioon tarvittavat tulotermit ovat saatavilla. Kuitenkin se, että kaikki toisen laskenta-asteen yksiköt tarvitsevat tulotietoinaan kaikki ensimmäisen asteen lähdöt, merkitsee sitä, että toinen laskenta-aste voi aloittaa evaluoinnin vasta sitten, kun kaikki ensimmäisen asteen tulot ovat olleet saatavilla. Eräs feed-forward-rakenteinen neuroverkko on esitetty julkaisussa 1993 International Symposium on Circuits and Systems,

Chicago, Illinois, USA, 3.-6. toukokuuta 1993, N. Yazdi et ai., "Pipelined Analog Multi-layer Feedforward Neural . Networks", ss. 2768-2771.

' : Koska feed-forward-tyyppisessä topologiassa kaikki toisen as- . : teen kertolasku- ja summausoperaatiot soluissa voidaan aloit- j taa vasta sitten, kun kaikki ensimmäisen asteen tulot ovat olleet saatavilla, voi rinnakkaisprosessoriratkaisu olla hankala toteuttaa, koska jokaisen solun tarvitsema fyysinen muisti vie suhteellisen paljon tilaa piisirun pinta-alasta.

; Digitaalisessa toteutuksessa laskennan tarkkuus määräytyy di gitaalisen sanan pituudesta, eli laskennan tarkkuutta voidaan nostaa lisäämällä diskreettien tilojen määrää. Tämä vastaa digitaalisen sananieveyden kasvattamista kertoja- ja summain-rakenteissa. Kertoja- ja summainrakenteiden pinta-ala puolestaan riippuu niiden sisäisestä sananieveydestä eli laskennan ί tarkkuuden asettamista vaatimuksista. Digitaalisen toteutuk- ! sen laskennan nopeus riippuu käytetystä kellotaajuudesta. Mi käli laskentarakenne on recurrent-tyyppinen, on tarvittavien laskutoimitusten määrä erittäin suuri.

3 112884

Analogisessa toteutuksessa laskennan tarkkuutta voidaan kertolaskun osalta lisätä tiettyyn rajaan asti esimerkiksi kasvattamalla transistorien kokoja tai käyttämällä jonkin verran monimutkaisia kompensointimenetelmiä. Yksinkertaisilla analogisilla kerroinrakenteilla saavutetaan suunnilleen sama tarkkuus kuin noin kuuden-seitsemän bitin digitaalisella toteutuksella. Analogisen laskennan nopeus riippuu piirissä olevista aikavakioista. Analoginen jatkuva-aikainen evaluointi on huomattavan paljon nopeampaa kuin digitaalinen diskreettiaikainen toteutus.

Julkaisussa 1998 IEEE International Workshop on Cellular Neural Networks and their Applications, Lontoo, Englanti, 14.-17. huhtikuuta 1998, K. Wiehler et ai., "Dynamic Circular Cellular Networks for Adaptive Smoothing of Multi-Dimensional Signals", ss. 313-318, esitetään yksiulotteinen, analoginen neuroverkkorakenne, jossa verkon solut ovat yhdistetty toisiinsa kehämuotoon.

Artikkelissaan M. Anguita, F. J. Pelayo, E. Ros, D. Palomar ja A. Prieto, "Focal-Plane and Multiple Chip VLSI Approaches to CNN's", Analog Intergrated Circuits and Signal Processing, . Vol. 15, sivut 263-275, 1998, esittävät soluneuroverkon ra kenteen pohjaksi kuviossa 1 olevaa kytkentää virtapeiliraken-; teen toteuttamiseksi. Kuvatussa kytkennässä solun virrat ; (IsumO) summataan virtapeilin 101, jossa on kaksi transisto- ria 102 ja 103, tulossa. Tämä virtapeili 101 on toteutettu peilaussuhteella 1:1, ja lähtövirta (IsumO) johdetaan virran-rajoitinrakenteeseen 104. Virranrajoitinrakenteen 104 tran-, * sistorin 105 hilajännite VL asetetaan siten, että transistori 105 rajoittaa sen läpi kulkevan virran tiettyyn maksimiarvoon. Summavirta (IsumO) rajoitetaan taas välille, jossa IsumO on suurempi kuin 0, mutta pienempi kuin virran maksimiarvo. Transistorin 106 läpi kulkeva virta on solun lähtö-virta, joka kopioidaan soluneuroverkon templaten esittämällä tavalla naapurisoluihin siten, että positiiviset kertoimet I toteutetaan virtapeilirakenteen 107 mukaisesti, jossa on : kaksi transistoria 106 ja 108, jossa peilaussuhteena on 1:K1, j ja K1 on soluneuroverkon kertoimen suuruinen. Negatiiviset kertoimet toteutetaan kopioimalla ensin lähtövirta peilira- 112884 4 kenteella 109, jossa on kaksi transistoria 106 ja 110 (pei-laussuhde 1:1), ja tämä virta (10) johdetaan puolestaan virtapeiliin 111, jonka muodostavat kaksi transistoria 112 ja 113, jonka peilaussuhde on 1:K2, jossa K2 on soluneuroverkon kertoimen suuruinen.

Solun useat virtapeilit kasvattavat kukin solun kokonaispinta-alaa, joka puolestaan kasvattaa verkon vaatimaa kokonaispinta-alaa piisirulla.

Keksinnön yhteenveto

Keksinnön tavoitteena on saada aikaan menetelmä ja laite, jolla yksittäisten solujen pinta-alaa voidaan pienentää. Tämä pinta-alan pienentäminen tuo etuja varsinkin, kun halutaan integroida lukuisia prosessoreja samalle piisirulle rinnak-kaisprosessoriverkon muodostamiseksi.

Keksinnön perusajatuksen mukaisesti aikaansaadaan menetelmä kuvan käsittelemiseksi analogisella toteutusperiaatteella rinnakkaisprosessoriverkossa, menetelmän käsittäessä: a) rivin tulotietojen lukemisen rinnakkaisprosessoriverk-;..j koon; : b) aiemmin rinnakkaisprosessoriverkkoon luetun rivin ·, : prosessoinnin aloittamisen olennaisen samanaikaisesti; c) ainakin yhden jo prosessoidun rivin lähtötietojen ulos lukemisen olennaisen samanaikaisesti kohtien a) ja b) kanssa.

Edullisesti, menetelmässä rivin tulotiedot luetaan osittain rivin solujen muistista. Edullisesti, rinnakkaisprosessori-verkon jokainen solu muodostaa yhden kuvayksikön eli pikse-lin.

112884 5

Edullisesti, tulotiedot luetaan rinnakkaisprosessoriverkkoon, jossa tulotiedon prosessoinnissa suoritetaan lineaarinen kaksiulotteinen alipäästösuodatus.

Edullisesti, rivin tulotietojen lukeminen rinnakkaisprosessoriverkkoon toteutetaan syöttämällä tulovirta rivin jokaisen solun tulopisteeseen, rinnakkaisprosessoriverkkoon luetun rivin prosessointi toteutetaan johtamalla kyseenomaisen rivin jokaisen solun tulopisteen lähtövirta ensimmäiseen kahdesta virtapeilistä, skaalaamalla virta ensimmäisessä virtapeilissä, johtamalla ensimmäisen virtapeilin lähtövirta solun toiseen virtapeiliin, ja skaalaamalla virta toisessa virtapeilissä, ja prosessoidun rivin lähtötietojen ulos lukeminen toteutetaan johtamalla rivin jokaisen solun lähtövirta solun lähtöpisteeseen ja johtamalla lähtövirta edelleen seuraavalle prosessointirakenteelle.

Keksinnön perusajatuksen mukaisesti aikaansaadaan rinnakkais-prosessoriverkko, joka soveltuu kuvan käsittelyyn analogisella toteutusperiaatteella, rinnakkaisprosessoriverkon käsittäessä : lukuisia naapurisoluihinsa kytkettyjä, piisiruun integ-roituja soluja, joista jokaisessa on tulopiste tulovirran ,·, ; vastaanottamiseksi, lukumäärältään kaksi virtapeiliä, joista ; ensimmäinen virtapeili on sovitettu skaalaamaan tulopisteen lähtövirran, ja toinen virtapeili on sovitettu skaalaamaan ·_ ensimmäisen virtapeilin lähtövirran, ja ainakin yksi lähtöpiste lähtövirran johtamiseksi ainakin yhden naapurisolun tulopisteeseen.

Edullisesti, rinnakkaisprosessoriverkon jokainen solu on sovitettu vastaanottamaan virtoja useammasta naapurisolusta ja/tai lähettämään virtoja useampaan naapurisoluun.

112884 6

Keksinnön perusajatuksen mukaisesti aikaansaadaan rinnakkais-prosessoriverkon solu, joka soveltuu kuvan käsittelyyn analogisella toteutusperiaatteella, solun ollessa integroituna piisiruun, ja rinnakkaisprosessoriverkon solun käsittäessä: tulopisteen tulovirran vastaanottamiseksi; lukumäärältään kaksi virtapeiliä, joista ensimmäinen virtapeili on sovitettu skaalaamaan tulopisteen lähtövirran, ja toinen virtapeili on sovitettu skaalaamaan ensimmäisen virtapeilin lähtövirran; ja ainakin yhden lähtöpisteen lähtövirran johtamiseksi ainakin yhden naapurisolun tulopisteeseen.

Edullisesti, rinnakkaisprosessoriverkon solu on sovitettu toteuttamaan alipäästösuodatus.

Edullisesti, rinnakkaisprosessoriverkon solun ensimmäisen virtapeilin lähtöpiste on suoraan yhdistetty toisen virtapeilin tulopisteeseen. Edullisesti, rinnakkaisprosessoriverkon solussa toisen virtapeilin lähtöpiste on suoraan yhdistetty toisen prosessointirakenteen ensimmäisen virtapeilin tulopisteeseen.

. ; Edullisesti, rinnakkaisprosessoriverkon solun virtapeilissä t . on vähintään kaksi transistoria. Vielä edullisemmin, virta-’ ! peilissä olevat vähintään kaksi transistoria ovat NMOS-tran- ! sistoreja tai virtapeilissä olevat vähintään kaksi transisto ria ovat PMOS-transistoreja.

Edullisesti, rinnakkaisprosessoriverkon solun ensimmäinen virtapeili lisäksi käsittää kolmannen transistorin, joka sovitettu välittämään virtamuotoinen tulos ensimmäisen virta-peilin skaalaamasta tulovirrasta.

1 Edullisesti, rinnakkaisprosessoriverkon solun tulopisteen : vastaanottama tulovirta on naapurisolujen ja solun muistin 112884 7 lähtövirran sumina. Solun muisti on edullisesti integroituna piisiruun.

Edullisesti, rinnakkaisprosessoriverkossa lähtövirran johtaminen solun lähtöpisteestä on sovitettu suoritettavaksi jokaiselle naapurisolulle toisistaan erillisistä transistoreista .

Edullisesti, rinnakkaisprosessorin solun virtapeilien peilaussuhteet ovat kiinteät. Vaihtoehtoisesti, virtapeilien peilaussuhteet ovat ohjelmoitavat.

Keksinnön avulla saavutetaan huomattavia etuja tunnettuun tekniikkaan nähden, joista mainittakoon tässä yhteydessä mm. pieni tehonkulutus, pieni pinta-alatarve integroinnissa sekä laskennan nopeus.

Piirrosten lyhyt selitys

Keksintöä ja sen kohteita ja etuja kuvataan seuraavassa esimerkin omaisesti viittaamalla samalla oheisiin piirustuksiin.

;·: Kuvio 1 esittää tekniikan tason mukaista virtapeilikytkentää soluneuroverkossa solun toteuttamiseksi.

Kuvio 2 esittää keksinnön yhden suoritusmuodon mukaisen verkon periaatekuvan.

Kuvio 3 esittää keksinnön yhden suoritusmuodon mukaisen menetelmän lohkokaaviona.

Kuviot 4a ja 4b esittävät keksinnön yhden suoritusmuodon mu-kaisen menetelmän taulukkomuodossa.

Kuvio 5 esittää tunnetun tekniikan mukaisen virtapeilin.

„ 112884

O

Kuvio 6 esittää keksinnön yhden suoritusmuodon mukaisen vir-tapeilirakenteen.

Kuvio 7 esittää keksinnön toisen suoritusmuodon mukaisen vir-tapeilirakenteen.

Kuvio 8 esittää keksinnön kolmannen suoritusmuodon mukaisen virtapeilirakenteen.

Kuvio 9a ja 9b esittävät symmetristä tilannetta solun naapureihin nähden kuvaavaa matriisia, ja siitä skaalauksen avulla saatavaa matriisia.

Kuvio 10 esittää vastusverkon osan.

Keksinnön yksityiskohtainen selitys

Keksinnön mukaisessa menetelmässä toteutetaan recurrent-topo-logiaa, jossa laskenta-asteen tulona on sekä feed-forward-tyyppiset tulot että myös määrätyt saman asteen lähtötiedot eli kertolaskuista saatavat summat. Tällaisen recurrent-tyyp-pisen verkon stabiilisuus sekä yleensäkin asettuminen lopul-; liseen arvoonsa ovat paljon vaikeampia analysoida takaisin-1 ; kytkennän takia. Yleensä recurrent-topologiassa ensimmäinen t t laskenta-aste on ainoa, ja siten laskenta-asteen lähtö on koko rakenteen lähtö. Eräs keksinnön mukainen etu tunnettuun i l <_ tekniikkaan nähden on, että recurrent-rakenteessa laskenta voidaan aloittaa silloin, kun laskentayksikölle kaikki tarpeellinen tulotieto on saatavilla.

Ennen kuin kuvan käsittely rinnakkaisprosessoriverkossa voi i alkaa, sen soluihin pitää ladata alkuarvot, jotka vastaavat prosessoitavan kuvan jotain ominaisuutta (esim. luminanssi). Eräs alkuarvojen lataustapa on käyttää erillistä anturiyksik- 112884 9 köä ja erillistä prosessorirakennetta, ja hoitaa informaation siirto näiden välillä leveillä väyläratkaisuilla. Eniten käytetty tapa ladata kuvainformaatio prosessoriverkkoon on kirjoittaa tämä tieto soluihin rivi kerrallaan. Kun kuva ladataan prosessoriverkkoon riveittäin tai vastaavasti, voidaan prosessoinnin nopeuttamiseen käyttää keksinnön mukaista ns. rullausta. Keksinnön mukaan kuvan alkuosan prosessointi tapahtuu samanaikaisesti kun loppuosaa kuvasta vielä ladataan prosessoriverkkoon.

Eräs segmentoinnin toteuttava algoritmi, jota voidaan käyttää keksinnön mukaisessa menetelmässä on esitetty artikkelissa A. Stoffels, T. Roska, L. 0. Chua, "Object-Oriented Image Analysis for Very-Low-Bitrate Video-Coding Systems Using the CNN Universal Machine", International Journal of Circuit Theory and Applications, Voi. 25, sivut 235-258, 1997, jonka sisältö katsotaan liitetyksi tähän selitykseen.

Segmentointialgoritmi alkaa kuvan alipäästösuodatuksella, jolla voidaan poistaa siirtolinjoilla yms. tulleita virheitä. Käsiteltävästä kuvasta voidaan poistaa tietyn tyyppistä kohinaa keksinnön mukaisella lineaarisella kaksiulotteisella ali- ’ ’· päästösuodattimella.

» » ' ’ Eräs keksinnön mukaiseen ratkaisuun soveltuva rinnakkaispro- ··’ sessoriverkko on täyden kuvan levyinen, mutta korkeus on vain ···' murto-osa kuvan korkeudesta. Rinnakkaisprosessoriverkko on esitetty esimerkin omaisesti kuviossa 2. Alan ammattilaiselle on selvää, että keksinnön mukainen kuvan käsittely voidaan toteuttaa myös muun rakenteen omaavalla verkolla samalla pe-J; riaatteella, esimerkiksi vastustyyppisellä (resistiivisellä) verkolla.

; Rinnakkaisprosessorirakenteen korkeuteen vaikuttaa se, kuinka monta 'aktiivista riviä' 201 (eli solurivit, joilta luetaan 112884 10 laskennan lopputulos) toteutetaan ja kuinka monta naapu-risoluriviä 202 vaikuttaa merkittävästi lopputulokseen. Naa-purisolurivien tarkoituksena on luoda aktiivisille soluri-veille samanlainen ympäristö kuin niillä olisi täydessä rin-nakkaisprosessoriverkossa. Näiden naapurisolurivien solut ovat identtisiä aktiivisten solurivien solujen kanssa. Kuinka monta naapurisoluriviä tarvitaan, on tapauskohtainen ja riippuu käytettävistä rinnakkaisprosessoriverkon painokertoi-mista. Kuvion mukaisessa ratkaisussa on käytetty naapurisolurivien lukumääränä 5 riviä, ja aktiivisten solurivien lukumääränä on käytetty 24 riviä. Aktiivisten solujen määrään vaikuttaa lähinnä ohjauksen toteuttaminen (mitä enemmän on rivejä, sitä vähemmän tarvitsee tehdä kirjoitusoperaatioita). Aktiivisten solurivien lisäksi rinnakkaisprosessoriverkkoa ympäröi joka puolella reunasolut, joiden tarkoituksena on tuottaa rinnakkaisprosessoriverkolle esimerkiksi ns. zero-flux ympäristö, jossa reunimmaisten solujen tulotiedot ja tilat on kopioitu reunasolujen vastaaviksi arvoiksi ja näin saadaan aikaan reunimmaisillekin soluille täysi naapuristo.

Keksinnön mukaisen rinnakkaisprosessoriverkon toiminta voidaan kuvata kiertävänä prosessina, jonka osan kuvaus tässä ; "* tapauksessa on esitetty kuvion 3 lohkokaaviossa. Kuvaus alkaa '* tilanteessa, jossa luetaan tulotiedot 11 ensimmäiselle ri- ; ‘ ville 301. Tulotiedot luetaan ainakin osittain rivin solujen fyysisestä muistista. Riippuen siitä, ollaanko käsiteltävän ...· kuvan alussa vai keskivaiheilla, viiteen ensimmäiseen riviin kirjoitetaan tulotiedot eri paikasta. Jos prosessi on kuvan ,,,· alussa, viidelle ensimmäiselle riville tulee sama informaatio kuin kuudennelle riville (eli kuvan ensimmäinen rivi). Jos taas prosessi on kuvan keskivaiheilla, näille ensimmäisille J". riveille tulee edellisellä kierroksella saadut lopputulokset , viideltä viimeiseltä aktiiviselta soluriviltä.

112884 11

Samanaikaisesti kun luetaan 12. rivin tulotiedot rinnakkais-prosessoriverkkoon, aloitetaan kuudennen rivin lopputuloksen evaluointi (eli laskenta) 302, joka tarkoittaa, että rivien 1-11 solujen laskenta aloitetaan, jolloin niiden tiloihin alkaa vaikuttaa naapuriston tilat. Tämän jälkeen seuraavalla latauksen kellonjaksolla luetaan 13. rivin tulotiedot ja aloitetaan 12. rivin laskenta 303, jolloin rivit 1-12 ovat mukana evaluoinnissa. Seuraavalla kellonjaksolla taas luetaan tulotiedot seuraavasta rivistä (eli rivi 14) ja aloitetaan 13. rivin laskenta 304. Samalla luetaan myös rivien 6, 7, 8 lähtötiedot seuraavaan vaiheeseen 304. Luettaessa tulotietoa 15. riville aloitetaan laskenta 14. riville, lopetetaan laskenta 1. riville ja luetaan seuraavaan vaiheeseen rivien 7, 8, 9 lähtötiedot 305. Tämä toiminta on myös esitetty kuviossa 4. Kuvion mukainen rullaus pyörii kuusi kertaa (kun kuvan korkeutena käytetään 144 pikseliä, ja kun käytetään 24 aktiivista soluriviä), kunnes ollaan kuvan lopussa, jolloin luetaan viimeisen rivin tulotiedot kuvasta viimeisen aktiivisen rivin lisäksi myös viiteen naapurisoluriviin (vastaa kuvan alussa suoritettua toimenpidettä).

Koska keksinnön mukaisen alipäästösuodatuksen tulos tulee '· ’·’ valmiiksi rivi kerrallaan, voidaan seuraava vaihe algoritmis-'· '! sa suorittaa samanaikaisesti kuin alipäästösuodatus. Tämä on • ’ mahdollista, mikäli operaatio tässä seuraavassa vaiheessa on ’...· sellainen, että vain lähimmät naapurit vaikuttavat lopputu- i « · ...’ lokseen. Alipäästöosasta luetaan kolme riviä yhtäaikaa seuraavaan vaiheeseen, jolloin saadaan seuraavan vaiheen loppu-tulos valmiiksi miltei saman aikaisesti kuin alipäästösuoda-tus on suoritettu.

"*. Kuviossa 5 on esitetty tekniikan tason mukainen virtapeili, , joka on rakenne, jonka tulo- ja lähtösuure on virta. Kuviossa NMOS-transistorit 501 ja 502 muodostavat kyseisen virtapei- ·' Iin. Peilin lähtövirta 14 riippuu tulovirrasta kaavan K*I4 = 112884 12 13 mukaan. Tässä 13 on peilin tulovirta ja K on peilaussuhde, joka saadaan transistorien (501 ja 502) dimensioiden suhteesta K = (W2*L1)/(L2*W1), jossa W1 ja W2 ovat vastaavien transistorien (501 ja 502) leveydet ja LI ja L2 ovat pituudet. Virtapeilillä voi olla useita lähtövirtoja, joista jokainen toteutetaan erillisellä komponentilla. Kuviossa NMOS-virtapeilillä on kaksi lähtövirtaa (14 ja 15), transistorien 502 ja 503 nieluvirrat. Virtapeili voidaan toteuttaa myös PMOS-transistoreilla.

Kuviossa 6 esitetään keksinnön mukainen virtapeilirakenne, jolla voidaan toteuttaa alipäästösuodatus yhden pikselin osalta. Keksinnön mukaisessa rakenteessa on vain kaksi virta-peiliä, joista ensimmäinen virtapeili 601 koostuu transistoreista 602 ja 603, ja toinen virtapeili 604 transistoreista 605 ja 606. Virtapeileissä olevat transistorit voivat olla esim. NMOS-transistoreita tai PMOS-transistoreita. Keksinnön mukaisen ratkaisun kannalta ei ole väliä onko ensimmäisessä ja toisessa virtapeilissä kaksi NMOS- vai PMOS-transistoria, vaan että nämä virtapeilit käsittävät erilaiset transistorit. Jos ensimmäinen virtapeili käsittää kaksi (tai useampia) NMOS-transistoreita, tulisi toisessa virtapeilissä olla kaksi ’· (tai useampia) PMOS-transistoreita, ja päinvastoin. Ensimmäi- '· '·' sessä virtapeilissä 601 peilaussuhde on K3:1.

Solun tulopiste 607 vastaanottaa tulovirran, joka on naapu- risoluilta ja solun muistista tulevien lähtövirtojen summa (Iin). Solun muistista tulevaa tietoa on merkitty I6:lla. So-...· lun muisti voi olla joko integroitu piisirulle tai solulla voi olla ns. ulkoinen muisti. Transistorin 602 nielu toimii solun tulopisteen 607 kautta saatavan lähtövirran ensimmäisen ; ··. virtapeilin 601 tulopisteenä. Ensimmäinen virtapeili on sovi-. tettu skaalaamaan tulopisteen lähtövirran, jonka jälkeen ensimmäisen virtapeilin 601 lähtövirta johdetaan mainittuun ' 1 toiseen virtapeiliin 604, jonka peilaussuhteena on 1:K4. En- 112884 13 simmäisen virtapeilin 601 lähtöpiste on yhdistetty suoraan toisen virtapeilin 604 tulopisteeseen.

Toinen virtapeili on sovitettu skaalaankaan ensimmäisen virta-peilin lähtövirta. Virtapeilin 604 lähtövirta (lout), joka on transistorin 606 nieluvirta, johdetaan vastaaviin naapuripro-sessorien (ei esitetty kuviossa) tulopisteisiin. Keksinnön mukaisesti ensimmäisen prosessointirakenteen toisen virtapeilin lähtöpiste on edullisesti yhdistetty suoraan toisen prosessointirakenteen ensimmäisen virtapeilin tulopisteeseen. Toisella virtapeilillä 604 on useita lähtötransistoreita, joista yksi 606 on esitetty kuviossa 6, joiden lähtövirrat (lout) johdetaan vastaaviin naapuriprosessorien tulopisteisiin. Lähtöpisteiden lukumäärä on (N).

Keksinnön mukaista rinnakkaisprosessoriverkkoa (ja sen solua) verrataan laskuissa vastusverkkoon, joka on alan ammattimiehen tuntema, ja jossa RO tarkoittaa vakiopotentiaalin (maa) vastusta, Rl tarkoittaa naapurisolujen vastuksien suuruutta, G0 tarkoittaa vakiopotentiaalin vastusta vastaavaa konduk-tanssia, ja G1 tarkoittaa naapurisolujen vastusta vastaavaa konduktanssia. Virtapeilirakenteen suodattimen siirtofunktio ; määrätään peilaussuhteilla K3 ja K4. Mikäli (K3-N*K4)/K4 = • '· G0/G1 = R1/R0 virtapeilisuodattimen siirtofunktio paikan suh- ‘ teen vastaa vastusverkon siirtofunktiota. Kun käytetään keksinnön mukaista edullista virtapeilirakennetta saadaan virta-··' muotoinen tulos 608, jonka ensimmäinen virtapeili on skaalannut tulovirrasta, ja joka on luettavissa transistorin 609 nielusta. Tämä on eräs keksinnön etu tekniikan tasoon nähden. Peilaussuhteet K3 ja K4 voivat olla joko kiinteitä tai ne voivat olla ohjelmoitavia riippuen siitä vaatiiko algoritmi yhden vai useamman eri suodatusoperaation. Kiinteitä peilaus-T . suhteita käytettäessä, laskentakertoimen suuruus perustuu ! transistorien geometrioiden suhteeseen. Rinnankytkentäraken- teen voi myös tehdä ohjelmoitavaksi, jolloin ohjaussignaalit 14 Ί12884 ovat digitaalisia päälle/pois-logiikalla toimivia. Nämä kont-rollisuureet määräävät kytkinten avulla, mitkä rinnankytketyistä rakenteista vaikuttavat rakenteen lähtöön.

Keksinnön etuina on, että se sallii myös paikan suhteen epäsymmetriset rakenteet (edellä on esitetty ainoastaan symmetrinen) sekä negatiivisten konduktanssien korvaamisen virta-peilirakenteella.

Keksinnön mukaisesti rinnakkaisprosessoriverkon solut edullisesti integroidaan piisirulle siten, että jokainen solu on sovitettu vastaanottamaan virtoja useammasta naapurisolusta ja/tai lähettämään virtoja useampaan naapurisoluun.

Kuviossa 7 on esitetty keksinnön toisen suoritusmuodon mukainen virtapeilirakenne, jossa oletetaan että konduktanssit ovat positiivisia. NMOS-virtapeiliin 701, joka koostuu transistoreista 702 ja 703, tuleva virta Isum on kolmen virran summa ja voidaan ilmaista lausekkeella Isum = l8*Ka + I9*Kb + 16, jossa virrat 18 ja 19 vastaavat jännitteitä VI ja V2 vas-tusverkkotapauksessa. Kolmen virran summa muodostetaan kuvion 7 mukaisessa rakenteessa virroista 18, joka johdetaan virta-; "· peilistä 705 (joka käsittää transistorit 706 ja 707), 19, • joka johdetaan virtapeilistä 708 (joka käsittää transistorit : ’ 709 ja 710), ja 16, joka voidaan johtaa joko piisirulle in- ···’ tegroidusta muistista tai ulkoisesta muistista. Tilasuure 17 ...‘ on NMOS-virtapeilin 710 lähtövirta, joka voidaan johtaa kuvion 7 tapauksessa kahden transistorin lähtöpisteistä (tran-,,,· sistorit 703 ja 704) seuraavien laitteiden tulopisteisiin (voivat olla joko seuraava virtapeili tai seuraava solu), joka voidaan myös kirjoittaa muotoon 17 = Isum/K5 = (I8*Ka + ”. I9*Kb + 16)/K5. Tästä havaitaan, että kyseisen lähtövirran ’ , muoto on samaa muotoa kuin vastaavanlaisessa vastusverkossa (VO = (V1*G1 + V2*G2 + I)/(G0 + G1 + G2)).

112884 15

Jotta virta 17 vastaisi arvoltaan vastusverkon laskennan tulosta VO, tulisi virtapeilien vastussuhteet valita sopivasti. Tässä tapauksessa valitaan Ka = Gl, Kb = G2, K5 = GO + G1 + G2. Koska konduktanssien Gl ja G2 suhteet konduktanssiin GO määräävät vastusverkon siirtofunktion paikan suhteen, pitää määritellä peilaussuhteet konduktanssisuhteiden avulla. Tämän toteuttamiseksi oletetaan, että Gl = G2, jolloin saadaan Ka = Kb = Gl, K5 = GO + 2*G1.

Tämän jälkeen jälkimmäisestä yhtälöstä ratkaistaan GO ja tulokseksi saadaan G0/G1 = (K5 - 2*G1)/G1 = (K5 - 2*Ka)/Ka. Samalla periaatteella virtapeilejä voidaan säätää vastaamaan vastusverkon kytkentätopologiaa, ja muuttamalla peilaussuh-teita voidaan virtapeilitoteutuksen siirtofunktio virittää vastaamaan vastusverkon siirtofunktiota.

Edellä esitetyssä suoritusmuodossa oletettiin, että kaikki vastusverkon konduktanssiarvot ovat positiivisia. Kuitenkin joissakin sovelluksissa tarvitaan negatiivisia konduktansseja yhdistämään solmupisteitä. Kuviossa 8 on esitetty virtapeili-kaavio, jossa edellä esitetyn suoritusmuodon tapauksessa kon-duktanssi Gl on negatiivinen, jolloin konduktanssin GO läpi ' '· kulkeva virta voidaan kirjoittaa muodossa V0*G0 = (VO - J VI)*|Gl| + (V2 - V0)*G2 + I, josta voidaan ratkaista VO, joka : ’: on VO = (-V1*|Gl| + V2*G2 + I)/(G0 - |Gl| + G2) . Tässä tapauksessa negatiivisen konduktanssin vaikutus toteutetaan ...· johtamalla naapuritilan 110 vaikutus tilaan 17 virtapeilin 801, joka käsittää 3 transistoria (802, 803 ja 804), kautta. Tällöin, koska summa Isum2 = K6*I10 = (Κβ/Kal) *I10_1 saadaan I10_l = Kal*I10. Tällöin Isum3 = -I10*Kal + Ill*Kbl + 16, ja 17 = Isum3/K6 = (-I10*Kal + Ill*Kbl + 16)/K6. Tämä viimeisin yhtälö voidaan taas sovittaa yhteen vastusverkon yhtälön ‘ , kanssa. Kuviossa 8 virtapeili 805, ja siihen liittyvät tran-) sistorit 806, 807 ja 808, vastaavat kuviossa 7 esitettyä vir- * tapeiliä 701, ja vastaavasti siihen liittyviä transistoreja 112884 16 702, 703 ja 704. Kuviossa 8 virtapeili 809, ja siihen liittyvät transistorit 810 ja 811, vastaavat kuviossa 7 esitettyä virtapeiliä 708, ja vastaavasti siihen liittyviä transistoreja 709 ja 710.

Kun soluneuroverkon kertoimet takaavat sen, että prosessoinnin aikana kaikki tilat pysyvät lineaarisella alueella, keksinnön mukaista virtapeilirakennetta voidaan käyttää so-luneuroverkkorakenteen toteuttamiseen. Tällainen soluneuro-verkkorakenne voidaan kuvata vastusverkkona, josta vastaavat peilaussuhteet lasketaan edellä esitettyjen periaatteiden mukaisesti .

Koska vastusverkon siirtofunktio paikan suhteen riippuu ainoastaan konduktanssisuhteista, konduktanssiarvot voidaan skaalata siten, että jokin konduktanssiarvo on aina vakio, jolloin sitä ei tarvitse pystyä ohjelmoimaan. Tämä puolestaan merkitsee kiinteitä peilaussuhteita vastaavissa rakenteissa virtapeilitoteutuksessa, joka vähentää rakenteen ohjelmoita-vuustarvetta huomattavasti, mikäli siirtofunktio on paikan suhteen symmetrinen. Eräs yleinen suodatintopologia rinnak-kaisprosessoriverkon kertoimilla ilmaistuna on esitetty ku-; ’·' vion 9a matriisissa. Tämän matriisin kertoimet voidaan skaa-• lata vastaamaan kuviossa 9b esitettyä matriisia. Mikäli siis : ’ kerroinmatriisi on symmetrinen, voidaan naapureihin vaikuttavat kertoimet skaalata aina arvoltaan yhdeksi, ja tällöin, yhtä kerrointa, itsetakaisinkytkentää, säätämällä voidaan toteuttaa ohjelmoitavuuden rajoissa olevat kaikki siirtofunktiot.

Edellä esitetyissä suoritusmuodoissa on oletettu, että tulos ; on stabiloituneen rinnakkaisprosessoriverkon antama tulos.

Kuitenkin, koska keksinnön yhden suoritusmuodon mukaisen rin-\ nakkaisprosessoriverkon lähtösuureet ovat koko ajan saatavilla virtamuodossa, voidaan rinnakkaisprosessoriverkon ti- 112884 17 lasta ottaa näytteitä myös laskennan aikana. Tulos ei tällöin välttämättä vastaa tunnetun tekniikan mukaisen lineaarisen vastusverkon antamaa tulosta, mutta silti tämäkin virtapeili-rakenteesta saatava tulos voi joissain sovelluksissa olla riittävä.

Keksinnön mukaisen menetelmän alipäästösuodatus voidaan toteuttaa myös esim. vastusverkolla, jonka osa on esitetty kuviossa 10. Vastusverkossa jokaista kuvayksikköä (pikseliä) vastaa yksi solmupiste, eli solu. Nämä solmupisteet on yhdistetty vakiopotentiaaliin (maa) vastuksilla, joiden suuruus on RO, ja vastaava konduktanssi G0 saadaan vastusarvon käänteis-lukuna GO = 1/R0. Lisäksi solmupisteet on yhdistetty naapu-risolmuihin vastuksilla joiden suuruus on Rl, ja vastaava konduktanssi G1 = 1/R1. Kuvainformaatio tuodaan solmupisteisiin esim. virtana, joka on verrannollinen kuvayksikön intensiteettiin. Säätämällä vastussuhdetta R0/R1, voidaan kontrolloida suodatuksen siirtofunktiota paikan suhteen. Normaalisti oletetaan, että kuvainformaatio pysyy samana tietyn ajan, jolloin vastusverkko ehtii asettua stabiiliin tilaan, jolloin , solmupisteiden jännitteet (Vx) on prosessoinnin tulos. Suoda- . t tus tapahtuu siis vain paikan suhteen, ei ajan. Kun suodatuk- * r ; * sen tulos on luettu muistiin, voidaan uusi kuvainformaatio • ’· tuoda suodattimeen muuttamalla virtalähteiden virrat vastaa-;t>’ maan uutta kuvainformaatiota.

Claims (19)

112884 18

1. Menetelmä kuvan käsittelemiseksi analogisella toteutusperiaatteella rinnakkaisprosessoriverkossa, jossa rinnakkaisprosessoriverkon solut on järjestetty riveittäin, tunnettu siitä, että menetelmä käsittää: a) rivin tulotietojen lukemisen rinnakkaisprosessoriverk-koon syöttämällä tulovirta, joka on naapurisolujen ja solun muistin summa, rivin jokaisen solun tulopisteeseen; b) aiemmin rinnakkaisprosessoriverkkoon luetun rivin prosessoinnin aloittamisen olennaisen samanaikaisesti, jossa rivin prosessointi toteutetaan johtamalla kyseenomaisen rivin jokaisen solun tulopisteen lähtövirta ensimmäiseen kahdesta virtapeilistä, skaalaamalla virta ensimmäisessä virtapeilissä, johtamalla ensimmäisen virtapeilin lähtövirta solun toiseen virtapeiliin, ja skaalaamalla virta toisessa virtapeilissä; c) ainakin yhden jo prosessoidun rivin lähtötietojen ulos lukemisen olennaisen samanaikaisesti kohtien a) ja b) kanssa, * · jossa jo prosessoidun rivin lähtötietojen ulos lukeminen toteutetaan johtamalla rivin jokaisen solun lähtövirta solun i lähtöpisteeseen ja johtamalla lähtövirta edelleen seuraavalle : '·· prosessointirakenteelle.

2. Patenttivaatimuksen 1 mukainen menetelmä, tunnettu siitä, että rivin tulotiedot luetaan osittain rivin solujen "! muistista.

3. Patenttivaatimuksen 2 mukainen menetelmä, tunnettu : siitä, että rinnakkaisprosessoriverkon jokainen solu muodos taa yhden kuvayksikön eli pikselin.

4. Jonkin patenttivaatimuksista 1-3 mukainen menetelmä, tunnettu siitä, että tulotiedot luetaan rinnakkaisprosessori- 19 11000/ I I L U Ö ‘f verkkoon, jossa tulotiedon prosessoinnissa suoritetaan lineaarinen kaksiulotteinen alipäästösuodatus.

5. Rinnakkaisprosessoriverkko, joka soveltuu kuvan käsittelyyn analogisella toteutusperiaatteella, tunnettu siitä, että se käsittää: lukuisia naapurisoluihinsa kytkettyjä, piisiruun integroituja soluja, joista jokaisessa on tulopiste tulovirran, joka on solun naapurisolujen ja solun muistin lähtövirran summa, vastaanottamiseksi, lukumäärältään kaksi virtapeiliä, joista ensimmäinen virtapeili on sovitettu skaalaamaan tulopisteen lähtövirran, ja toinen virtapeili on sovitettu skaalaamaan ensimmäisen virtapeilin lähtövirran, ja ainakin yksi lähtöpiste lähtövirran johtamiseksi ainakin yhden naapurisolun tulopisteeseen.

6. Patenttivaatimuksen 5 mukainen rinnakkaisprosessoriverkko, tunnettu siitä, että jokainen solu on sovitettu vastaanottamaan virtoja useammasta naapurisolusta ja/tai lähet- ‘ ‘ tämään virtoja useampaan naapurisoluun.

: 7. Rinnakkaisprosessoriverkon solu, joka soveltuu kuvan kä sittelyyn analogisella toteutusperiaatteella, tunnettu siitä, että solu on integroitu piisiruun ja että se käsittää: tulopisteen tulovirran, joka on solun naapurisolujen ja solun muistin lähtövirran summa, vastaanottamiseksi; lukumäärältään kaksi virtapeiliä, joista ensimmäinen virtapeili on sovitettu skaalaamaan tulopisteen lähtövirran, ja toinen virtapeili on sovitettu skaalaamaan ensimmäisen virtapeilin lähtövirran; ja ainakin yhden lähtöpisteen lähtövirran johtamiseksi ainakin yhden naapurisolun tulopisteeseen. 112884 20

8. Patenttivaatimuksen 7 mukainen rinnakkaisprosessoriver-kon solu, tunnettu siitä, että se on sovitettu toteuttamaan alipäästösuodatus.

9. Patenttivaatimuksen 7 tai 8 mukainen rinnakkaisproses-soriverkon solu, tunnettu siitä, että ensimmäisen virtapeilin lähtöpiste on suoraan yhdistetty toisen virtapeilin tulopis-teeseen.

10. Patenttivaatimuksen 7 tai 8 mukainen rinnakkaisproses-soriverkon solu, tunnettu siitä, että toisen virtapeilin lähtöpiste on suoraan yhdistetty toisen prosessointirakenteen ensimmäisen virtapeilin tulopisteeseen.

11. Jonkin patenttivaatimuksista 7-9 mukainen rinnakkais-prosessoriverkon solu, tunnettu siitä, että virtapeilissä on vähintään kaksi transistoria.

12. Patenttivaatimuksen 11 mukainen rinnakkaisprosessoriver- • « « · * » . # kon solu, tunnettu siitä, että virtapeilissä olevat vähintään | kaksi transistoria ovat NMOS-transistoreja.

13. Patenttivaatimuksen 11 mukainen rinnakkaisprosessoriver- ;;; kon solu, tunnettu siitä, että virtapeilissä olevat vähintään ’·' kaksi transistoria ovat PMOS-transistoreja.

14. Jonkin patenttivaatimuksista 7-13 mukainen rinnakkais-prosessoriverkon solu, tunnettu siitä, että ensimmäinen vir-tapeili lisäksi käsittää kolmannen transistorin.

, : 15. Patenttivaatimuksen 14 mukainen rinnakkaisprosessoriver- kon solu, tunnettu siitä, että kolmas transistori on sovitettu välittämään virtamuotoinen tulos ensimmäisen virtapeilin skaalaamasta tulovirrasta. 112884 21

16. Jonkin patenttivaatimuksista 7-15 mukainen rinnakkaisprosessoriverkon solu, tunnettu siitä, että solun muisti on integroituna piisiruun.

17. Jonkin patenttivaatimuksista 7-16 mukainen rinnakkaisprosessoriverkon solu, tunnettu siitä, että lähtövirran johtaminen solun lähtöpisteestä on sovitettu suoritettavaksi jokaiselle naapurisolulle toisistaan erillisistä transistoreista .

18. Jonkin patenttivaatimuksista 7-17 mukainen rinnakkaisprosessoriverkon solu, tunnettu siitä, että virtapeilien peilaussuhteet ovat kiinteät.

19. Jonkin patenttivaatimuksista 7-17 mukainen rinnakkaisprosessoriverkon solu, tunnettu siitä, että virtapeilien peilaussuhteet ovat ohjelmoitavat. 112884 22