ES3033772T3 - Synchronization for backplane communication - Google Patents

Synchronization for backplane communication

Info

Publication number
ES3033772T3
ES3033772T3 ES21306240T ES21306240T ES3033772T3 ES 3033772 T3 ES3033772 T3 ES 3033772T3 ES 21306240 T ES21306240 T ES 21306240T ES 21306240 T ES21306240 T ES 21306240T ES 3033772 T3 ES3033772 T3 ES 3033772T3
Authority
ES
Spain
Prior art keywords
primary
control module
communication line
module
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
ES21306240T
Other languages
English (en)
Inventor
Assane Sarr
Maxime Sobocinski
Patrice Jaraudias
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Schneider Electric Industries SAS
Original Assignee
Schneider Electric Industries SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Schneider Electric Industries SAS filed Critical Schneider Electric Industries SAS
Application granted granted Critical
Publication of ES3033772T3 publication Critical patent/ES3033772T3/es
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
    • H04J3/0647—Synchronisation among TDM nodes
    • H04J3/065—Synchronisation among TDM nodes using timestamps
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
    • H04J3/0652—Synchronisation among time division multiple access [TDMA] nodes, e.g. time triggered protocol [TTP]
    • H04J3/0655—Synchronisation among time division multiple access [TDMA] nodes, e.g. time triggered protocol [TTP] using timestamps
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
    • H04J3/0658—Clock or time synchronisation among packet nodes
    • H04J3/0661—Clock or time synchronisation among packet nodes using timestamps
    • H04J3/0667—Bidirectional timestamps, e.g. NTP or PTP for compensation of clock drift and for compensation of propagation delays
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0685—Clock or time synchronisation in a node; Intranode synchronisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/403—Bus networks with centralised control, e.g. polling
    • H04L12/4035—Bus networks with centralised control, e.g. polling in which slots of a TDMA packet structure are assigned based on a contention resolution carried out at a master unit
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/35—Switches specially adapted for specific applications
    • H04L49/354—Switches specially adapted for specific applications for supporting virtual local area networks [VLAN]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/46—Interconnection of networks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L2012/4026—Bus for use in automation systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Communication Control (AREA)
  • Small-Scale Networks (AREA)
  • Information Transfer Systems (AREA)

Abstract

La invención se refiere a un sistema industrial para controlar la comunicación de la placa base, que comprende: un gestor de clúster (CM) que comprende un conmutador principal (PS) vinculado a un módulo de control principal (PCM), al menos un módulo de entrada/salida, E/S (IOM) que comprende un conmutador secundario (SS) vinculado a un módulo de control secundario (SCM), una línea de comunicación unidireccional (UCL) que vincula el gestor de clúster (CM) al menos a un módulo de E/S (IOM) a través de placas base pasivas (BP), donde el gestor de clúster (CM) comprende un puerto de transmisión (TPC) y un puerto de recepción (RPC) en la línea de comunicación unidireccional y el al menos un módulo de entrada/salida (IOM) comprende un puerto de recepción (RPM) en la línea de comunicación unidireccional, donde el módulo de control principal está configurado para generar un pulso a través del puerto de transmisión (TPC) en la línea de comunicación unidireccional, donde, tras la recepción del pulso, el módulo de control principal (PCM) está configurado para crear una marca de tiempo primaria a partir de un reloj primario del conmutador principal y el módulo de control secundario (SCM) es configurado para crear una marca de tiempo secundaria a partir de un reloj secundario del conmutador secundario, en donde el módulo de control primario (PCM) está configurado para enviar un mensaje a través del puerto de transmisión en la línea de comunicación unidireccional al módulo de control secundario, comprendiendo el mensaje la marca de tiempo primaria, en donde, tras la recepción del mensaje, el módulo de control secundario (SCM) está configurado para sincronizar el reloj secundario con el reloj primario basándose en la marca de tiempo primaria recibida y la marca de tiempo secundaria. (Traducción automática con Google Translate, sin valor legal)

Description

DESCRIPCIÓN
Sincronización para comunicación backplane
Campo de la invención
La presente divulgación se relaciona en general con las redes industriales y, más particularmente, a los sistemas que soportan múltiples protocolos industriales Ethernet, protocolos de bus de campo, y el procesamiento de aplicaciones industriales, y proporcionan un alto rendimiento para la comunicación backplane para el controlador lógico programable en la arquitectura industrial.
Antecedentes
Los sistemas de automatización/control industrial se emplean para controlar el funcionamiento de una amplia variedad de sistemas, incluidos procesos, máquinas, etc., y suelen adaptarse a diferentes aplicaciones de control por medio de la configuración e interconexión de múltiples componentes o dispositivos del sistema de control, como módulos de control, módulos de entrada/salida (E/S), dispositivos de E/S, etc. Los sistemas de control industrial existentes suelen incluir un procesador que ejecuta o ejecuta un programa de control para interactuar con un sistema de E/S (por ejemplo, típicamente uno o más módulos o dispositivos de E/S) para recibir información del sistema en forma de entradas analógicas y/o digitales procedentes de sensores de campo y para proporcionar salidas (analógicas y/o digitales) a uno o más actuadores. Los sistemas de control industrial están cada vez más interconectados con la información de gestión y otros sistemas en una instalación de fabricación, y pueden estar conectados operativamente a cualquier número de redes de comunicaciones para facilitar varias funciones de gestión empresarial, tales como el control de inventario, contabilidad, control de fabricación, etc., además de la funcionalidad de control de proceso/máquina.
El deseo de integrar las estructuras de red empresarial y de control para interconectar los sistemas de control industrial con los sistemas de propósito general, junto con la evolución y el desarrollo de Ethernet rápida (por ejemplo, en modo conmutador con capacidad full dúplex), ha permitido que las redes Ethernet industriales (por ejemplo, como las redes Ethernet/IP que permiten la conexión directa de dispositivos de campo a una red Ethernet) se utilicen ampliamente en aplicaciones industriales. De hecho, Ethernet industrial se está convirtiendo en la tecnología dominante (si no incumbente) en la automatización industrial.
En una arquitectura de E/S en rodajas, una isla de E/S autónoma está conectada a un dispositivo de control como un controlador lógico programable PLC con un bus de campo como Ethernet/IP y contiene un cabezal que controla clústeres de módulos de E/S respectivamente a través de gestores de clústeres. Un clúster es un conjunto de módulos de E/S, hasta 32 módulos, conectados físicamente entre sí a través de un backplane y un módulo de E/S es un módulo de automatización habitual que convierte las señales eléctricas en valores digitales. En un clúster, el gestor de clúster y los distintos módulos pueden comunicarse por medio de sus respectivos conmutadores a través de una línea de comunicación multipunto.
Por ejemplo, un puerto de un conmutador puede estar configurado para enviar una trama específica en una ventana de tiempo programada, especialmente si los conmutadores comparten un mismo reloj y están sincronizados. Las cabezas y los gestores de clúster pueden sincronizarse por medio de un Protocolo de Tiempo de Precisión Generalizado (gPTP) que emplea mensajes de capa 2 (Ethernet) para establecer una jerarquía de relojes y sincronizar el tiempo en un dominio gPTP al que pertenecen las cabezas y los gestores de clúster. Para la comunicación en tiempo real con límites temporales no negociables para las latencias de transmisión de extremo a extremo, todos los conmutadores deben tener una referencia temporal común, ya que sus relojes están sincronizados entre sí.
Sin embargo, los módulos de E/S no pueden transmitir antes de ser sincronizados y una pila estándar en un conmutador de un módulo de E/S necesita transmitir antes de iniciar el algoritmo de sincronización.
Por lo tanto, es necesario permitir una sincronización eficaz de un gestor de clúster y de los módulos de E/S, respetando las limitaciones de fiabilidad y de tiempo real, y siendo resistente a los errores de medición.
El documento LEYRER THOMAS ET AL "Analysis and implementation of multi-protocol gigabit Ethernet switch for realtime control systems", 2021 IEEE INTERNATIONAL CONFERENCE ON COMMUNICATIONS WORKSHOPS (ICC WORKSHOPS), describe un sistema de control en tiempo real que comprende una unidad de control central que distribuye datos de E/S a través de Ethernet a múltiples dispositivos de E/S..
El documento EP1717978 Al dispone la sincronización entre un controlador industrial y una pluralidad de módulos de E/S mediante el uso del protocolo IEEE 1588 PTP.
Sumario
Este sumario se proporciona para introducir conceptos relacionados con la presente materia inventiva. Este sumario no pretende identificar las características esenciales de la materia reivindicada ni su uso para determinar o limitar el ámbito de la materia reivindicada.
En una realización, se proporciona un sistema industrial para controlar la comunicación backplane, que comprende:
un gestor de clúster que comprende un conmutador primario vinculado a un módulo de control primario,
al menos un módulo de Entrada/Salida, E/S, que comprende un conmutador secundario vinculado a un módulo de control secundario,
una línea de comunicación unidireccional que une el gestor del clúster con el al menos un módulo ES a través de placas base pasivas,
donde el gestor de clúster comprende un puerto de transmisión y un puerto de recepción en la línea de comunicación unidireccional y el al menos un módulo de Entrada/Salida comprende un puerto de recepción en la línea de comunicación unidireccional,
en el que el módulo de control primario está configurado para generar un impulso a través del puerto de transmisión en la línea de comunicación unidireccional,
en el que, tras la recepción del impulso, recibido simultáneamente por el gestor de clúster y el al menos un módulo de E/S, el módulo de control primario está configurado para crear una marca de tiempo primaria a partir de un reloj primario del conmutador primario y el módulo de control secundario está configurado para crear una marca de tiempo secundaria a partir de un reloj secundario del conmutador secundario,
en el que el módulo de control primario está configurado para enviar un mensaje a través del puerto de transmisión en la línea de comunicación unidireccional al módulo de control secundario, mensaje que comprende el sello de tiempo primario,
en el que, tras la recepción del mensaje, el módulo de control secundario está configurado para sincronizar el reloj secundario con el reloj primario basándose en la marca de tiempo primaria y la marca de tiempo secundaria recibidas.
Ventajosamente, el sistema industrial permite sincronizar los módulos de E/S con el gestor de clúster sin implicar un conmutador ni un centro y permite la comunicación entre los módulos de E/S y el gestor de clúster respetando la restricción de tiempo real y los productos de bajo coste mediante el uso de placas base pasivas y la línea de comunicación unidireccional. El uso de la línea de comunicación unidireccional en placas base pasivas permite un alto nivel de fiabilidad al no haber ningún componente activo en la placa base y minimizar el riesgo de fallos, además de ofrecer una solución de bajo coste al no ser necesario un conmutador externo.
Además, para la sincronización, se elimina el mecanismo relacionado con un retardo de camino por medio del impulso recibido al mismo tiempo por el gestor de clúster y los módulos de E/S a través de la línea de comunicación unidireccional. El retardo del camino se considera nulo o despreciable, por lo que su cálculo puede eliminarse de un algoritmo servo de reloj para la sincronización.
En una realización, la marca de tiempo primaria y la marca de tiempo secundaria se crean simultáneamente, considerándose nulo o despreciable el retardo del camino entre el puerto de recepción del gestor de clúster y el puerto de recepción del al menos un módulo de Entrada/Salida.
En una realización, el gestor de clúster está además vinculado al menos un módulo ES a través de una línea de comunicación multipunto que permite al gestor de clúster transmitir datos en tramas en la línea de comunicación multipunto en ventanas de tiempo programadas al menos un módulo ES cuando el reloj primario y el reloj secundario están sincronizados.
En una realización, el conmutador primario y el conmutador secundario son conmutadores de red sensibles al tiempo.
En una realización, el conmutador primario y el conmutador secundario se implementan con el estándar IEEE 802.
1Qbv programador consciente del tiempo para programar ventanas de tiempo estáticas y ventanas de tiempo dinámicas.
En una realización, el reloj primario y el reloj secundario están sincronizados en base al Protocolo de Tiempo de Precisión.
En una realización, el reloj primario es capaz de sincronizarse en el tiempo basándose en un Protocolo de Tiempo de Precisión Generalizado en un dominio de tiempo al que pertenecen otros gestores de clúster.
En una realización, el mensaje comprende además un código de detección de errores para determinar si el mensaje contiene errores.
En otra realización, se proporciona un procedimiento para controlar la comunicación backplane de un sistema industrial que comprende:
un gestor de clúster que comprende un conmutador primario vinculado a un módulo de control primario,
al menos un módulo de Entrada/Salida, E/S, que comprende un conmutador secundario vinculado a un módulo de control secundario,
una línea de comunicación unidireccional que une el gestor del clúster con el al menos un módulo ES a través de placas base pasivas,
donde el gestor de clúster comprende un puerto de transmisión y un puerto de recepción en la línea de comunicación unidireccional y el al menos un módulo de Entrada/Salida comprende un puerto de recepción en la línea de comunicación unidireccional,
el procedimiento comprende:
generar, mediante el módulo de control primario, un impulso a través del puerto de transmisión en la línea de comunicación unidireccional,
crear, por el módulo de control primario, tras la recepción del impulso, recibido simultáneamente por el gestor de clúster y el al menos un módulo de E/S, un sello de tiempo primario a partir de un reloj primario del conmutador primario y el módulo de control secundario está configurado para crear un sello de tiempo secundario a partir de un reloj secundario del conmutador secundario,
envío, por el módulo de control primario, de un mensaje a través del puerto de transmisión de la línea de comunicación unidireccional al módulo de control secundario, mensaje que incluye la marca de tiempo primaria,
sincronizar, por medio del módulo de control secundario, tras la recepción del mensaje, el reloj secundario con el reloj primario basándose en la marca horaria primaria y la marca horaria secundaria recibidas.
En otra realización se proporciona un medio legible por ordenador que tiene incorporado en el mismo un programa informático que cuando se ejecuta por un ordenador hace que el ordenador lleve a cabo el procedimiento de acuerdo con la invención.
Breve descripción de las figuras
La descripción detallada se describe con referencia a las figuras adjuntas. En las figuras, el(los) dígito(s) más a la izquierda de un número de referencia identifica(n) la figura en la cual el número de referencia aparece por primera vez. En todas las figuras se utilizan los mismos números para referirse a características y componentes similares. Algunas realizaciones del sistema y/o procedimientos de acuerdo con las realizaciones de la presente materia se describen ahora, a modo de ejemplo únicamente, y con referencia a las figuras adjuntas, en las cuales:
La Figura 1 muestra un diagrama esquemático de bloques de un sistema de comunicación industrial que utiliza una línea de comunicación unidireccional entre un gestor de clúster y módulos de E/S;
La Figura 2 es un diagrama de flujo de un procedimiento para controlar la comunicación backplane de un sistema industrial de acuerdo con una realización.
El mismo número de referencia representa el mismo elemento o el mismo tipo de elemento en todos los dibujos.
Los expertos en la técnica apreciarán que los diagramas de bloques representan en la presente memoria vistas conceptuales de sistemas ilustrativos que incorporan los principios de la presente materia. Del mismo modo, se apreciará que cualquier diagrama de flujo, diagramas de flujo, diagramas de transición de estado, pseudocódigo, y similares representan diversos procedimientos los cuales pueden ser sustancialmente representados en un medio legible por ordenador y así ejecutados por un ordenador o procesador, independientemente de que dicho ordenador o procesador se muestre explícitamente o no.
Descripción de realizaciones
Las figuras y la siguiente descripción ilustran realizaciones ejemplares específicas de la invención. Por lo tanto, se apreciará que los expertos en la técnica podrán idear diversas disposiciones que, aunque no se describan o muestren explícitamente en la presente memoria, incorporan los principios de la invención y se incluyen dentro del ámbito de la invención. Además, todos los ejemplos descritos en la presente memoria tienen por objetivo ayudar a comprender los principios de la invención y deben interpretarse sin limitación a tales ejemplos y condiciones específicamente mencionados. Como resultado, la invención no se limita a las realizaciones o ejemplos específicos descritos más adelante, sino a las reivindicaciones y sus equivalentes.
Con el fin de proporcionar el soporte de red y comunicación necesario para los sistemas de control automatizados, la red sensible al tiempo (RST) IEE<e>802.1 ha surgido como una tecnología popular. RST hace referencia a la tecnología estándar definida por IEEE 802.1Q para proporcionar mensajería determinista en Ethernet estándar. RST es una tecnología de Capa 2 que se gestiona de forma centralizada y ofrece garantías de entrega y alteración minimizada mediante programación horaria para aquellas aplicaciones en tiempo real que requieren determinismo.
Los estándares IEEE 802.1Q funcionan en la capa 2 de OSI. RST es una norma Ethernet, no una norma de Protocolo de Internet (IP). Las decisiones de reenvío tomadas por los puentes RST utilizan el contenido de la cabecera Ethernet, no la dirección IP Las cargas útiles de las tramas Ethernet pueden ser de cualquier tipo y no se limitan a IP Esto significa que RST puede utilizarse en cualquier entorno y transportar la carga útil de cualquier aplicación industrial.
En referencia a la FIG. 1, un sistema de comunicación industrial comprende un gestor de clúster GC, un conjunto de módulos de E/S MES, placas base PB y una línea de comunicación unidireccional LCU. Además, el sistema de comunicación industrial comprende una línea de comunicación multipunto LCM que enlaza el gestor de clúster GC y el conjunto de módulos de e /s MES.
El gestor de clúster GC es capaz de gestionar la comunicación con un conjunto de módulos de E/S MES, hasta 32, a través de la línea de comunicación multipunto como un bus multipunto de señalización diferencial de baja tensión (MSDBT), y opcionalmente con otro gestor de clúster a través de Ethernet y bus RCA (Red de Controlador de Área). El gestor de clúster GC es manejado por un cabezal que puede manejar otros gestores de clúster. En una realización, el gestor de clúster está incluido en el cabezal conectado por medio de un bus de campo a un dispositivo de control como un PLC. En una realización, el cabezal también está incluido en el PLC.
Un módulo de E/S MES puede incluir un convertidor analógico-digital (CAD) y un convertidor digital-analógico (CDA) para conectarse a sensores y al mundo real, módulos de comunicaciones, entradas y salidas digitales, relés, etc. Un módulo de E/S se comunica con el gestor de control GC a través del bus de comunicación con formatos de paquetes adaptados.
Las placas base PB se asocian respectivamente a los módulos de E/S que se enchufan en ellas. Las placas base PB pueden estar diseñadas para formar una placa base para el conjunto de módulos de E/S, formando cada combinación de placa base y módulo de E/S asociado una porción de la placa base.
Cada placa base es una placa base pasiva que no ofrece ningún circuito activo de conducción de bus, cualquier lógica de arbitraje deseada se coloca en el módulo de E/S. Por tanto, se espera que una placa base pasiva no tenga un único punto de fallo (UPDF).
La línea de comunicación unidireccional LCU es un medio físico configurado para acoplarse a múltiples módulos de E/S y al gestor de clúster y proporciona una capacidad multipunto desde el gestor de clúster. Más concretamente, el gestor de clúster comprende un puerto de transmisión TPC y un puerto de recepción RPC en la línea de comunicación unidireccional y cada módulo de Entrada/Salida comprende un puerto de recepción RPM en la línea de comunicación unidireccional. La línea de comunicación unidireccional es una línea de señalización que permite al gestor de clúster enviar datos que son recibidos simultáneamente por el propio gestor de clúster y los módulos de E/S, suponiendo que el tiempo de propagación en la línea de comunicación unidireccional es despreciable.
El gestor de clúster GC comprende un conmutador primario CP y un módulo de control primario MCP El módulo de control primario MCP controla el puerto de transmisión y el puerto de recepción en la línea de comunicación unidireccional, para transmitir y recibir datos en esta última.
Un módulo de entrada/salida MES comprende un conmutador secundario CS y un módulo de control secundario MCS. El módulo de control secundario MCS controla el puerto de recepción en la línea de comunicación unidireccional, para recibir datos en esta última.
El conmutador primario CP y el conmutador secundario CS se definen como conmutadores RST que permiten una comunicación entre el gestor de clúster y un módulo de E/S sin ninguna colisión en el tráfico de datos. Como ya se ha mencionado, la RST es una tecnología centrada en el tiempo, desarrollada para garantizar que la información pueda viajar del punto A al punto B en un tiempo fijo y predecible. El conmutador primario CP y el conmutador secundario CS implementan respectivamente un reloj primario y un reloj secundario.
El conmutador primario CP es un relé consciente del tiempo e implementa, por ejemplo, el estándar 802.1AS-Rev, y puede sincronizarse en el tiempo en un dominio gPTP al que pertenecen los jefes y otros administradores de clúster.
El conmutador primario CP es capaz de ejecutar una pila gPTP en modo esclavo en el dominio gPTP y es capaz de ejecutar una pila PTP, denominada sPTP, en modo maestro en un dominio de tiempo, denominado dominio sPTP, al que pertenecen el gestor de clúster y los módulos de E/S. De este modo, se puede crear un dominio sPTP para cada clúster de módulos de E/S.
El conmutador primario CP está configurado para utilizar la línea de comunicación unidireccional LCU para enviar un pulso que active una marca de tiempo en cualquiera de los elementos (módulos de E/S) del backplane con el fin de sincronizar el reloj primario con los relojes secundarios de los módulos de E/S. La línea de comunicación unidireccional se utiliza para transportar la hora del reloj primario a todos los módulos de E/S.
Para ello, el conmutador secundario CS puede ejecutar una pila sPTP en modo esclavo para sincronizarse con el conmutador primario CP que ejecuta una pila sPTP en modo maestro que puede actualizarse en el dominio gPTP En esta arquitectura, todos los elementos de un sistema industrial completo pueden actualizarse y sincronizarse en el tiempo: en el dominio gPTP abarcando una red hacia el norte y sincronizando todos los gestores de clúster con cabezales, y en el dominio sPTP abarcando una red hacia el sur en cada clúster de módulos de E/S y sincronizando todos los gestores de módulos de E/S con su respectivo gestor de clúster.
Más concretamente, el módulo de control primario MCP es capaz de generar un impulso periódico a través del puerto de transmisión en la línea de comunicación unidireccional. A continuación, el impulso se recibe en el puerto de recepción RPC del gestor de clúster y en el puerto de recepción RPM de cada módulo E/S.
Tras la recepción del impulso, el módulo de control primario MCP es capaz de crear un sello de tiempo primario a partir del reloj primario del conmutador primario y cada módulo de control secundario MCS está configurado para crear un sello de tiempo secundario a partir del reloj secundario del conmutador secundario correspondiente.
El módulo de control primario MCP transmite un mensaje a través del puerto de transmisión en la línea de comunicación unidireccional, el mensaje es recibido por todos los módulos de E/S vinculados a la línea de comunicación unidireccional y comprende el sello de tiempo primario. El mensaje puede incluir además un código de detección de errores, como una comprobación de redundancia cíclica (CRC), para determinar si el mensaje que contiene la marca de tiempo primaria contiene errores o ha sido corrompido.
Tras la recepción del mensaje, cada módulo de E/S es capaz de sincronizar el reloj secundario con el reloj primario basándose en la marca de tiempo primaria recibida y la marca de tiempo secundaria creada previamente.
Como el sello de tiempo primario se generó al mismo tiempo que el secundario, tras la recepción del impulso, este mecanismo permite la sincronización del reloj secundario con el primario y elimina el retardo de la línea: ya no es necesario medir ni compensar el retardo en comparación con las secuencias de mensajes de eventos PTP clásicas que se producen durante la sincronización.
Una vez sincronizados todos los relojes, en el dominio sPTP y, por tanto, en el dominio gPTP, todos los conmutadores tienen una referencia temporal común para la comunicación en tiempo real con límites temporales no negociables para las latencias de transmisión de extremo a extremo. De este modo, el gestor de clúster GC está sincronizado en el tiempo con el conjunto de módulos de E/S y puede comunicarse con el conjunto de módulos de E/S a través de la línea de comunicación multipunto LCM.
El gestor de clúster GC contiene además un procesador de paquetes que gestiona las tramas de datos, como las tramas Ethernet, procedentes de los módulos de E/S a través del conmutador primario CP por medio de la línea de comunicación multipunto LCM. Por ejemplo, el procesador de paquetes es capaz de extraer la carga útil de cada trama Ethernet, verificar la firma de cada carga útil, concatenar todas las cargas útiles en una sola trama Ethernet concatenada, calcular una nueva firma y enviar la trama Ethernet concatenada a una unidad de procesamiento.
El conmutador primario y el conmutador secundario definen qué puertos están configurados para enviar o recibir datos. Por ejemplo, un puerto del conmutador puede configurarse para enviar una trama específica en una ventana de tiempo programada. En concreto, un conmutador gestiona diferentes colas de tráfico de acuerdo con el concepto de Formación Consciente del Tiempo (FCT) introducido por el estándar IEEE 802.1Qbv. La Formación Consciente del Tiempo permite el determinismo dividiendo el tráfico en diferentes franjas horarias preconfiguradas en una Lista de Control de Puertas (LCP). El formador consciente del tiempo consta de diferentes colas de tráfico. Cada cola está asociada a una puerta y tiene un algoritmo de selección de transmisión que selecciona el siguiente paquete transmitido desde la cola. La cola puede organizarse en FIFO (primero en entrar, primero en salir). El estado de una puerta puede ser abierto o cerrado, y sólo las puertas abiertas pueden transmitir paquetes. Una puerta temporizada se abre y se cierra en función de la hora configurada. La programación de los estados de las puertas se especifica en la LCP Cada entrada de la lista consiste en un conjunto de estados de puerta y su duración.
En cada ciclo de tiempo, el conmutador ordena la apertura de una compuerta durante una ventana de tiempo programada para transmitir los datos de la cola asociada a dicha compuerta, permaneciendo cerradas las demás compuertas. En cada ciclo temporal, un conmutador puede enviar datos en una ventana de tiempo estática, datos de control en otra ventana de tiempo estática y, potencialmente, datos de servicio en una ventana de tiempo dinámica programada por el gestor del clúster.
Gracias a los relojes sincronizados de los conmutadores de los módulos de E/S, todos los módulos de E/S pueden compartir la línea de comunicación multipunto LCM para transmitir datos de E/S en las respectivas ventanas de tiempo estáticas programadas con latencia determinista en cada ciclo de tiempo. Gracias al programador consciente del tiempo IEEE 802.1Qbv, al menos un módulo de E/S puede transmitir datos de servicio en el bus de comunicación en una ventana de tiempo dinámica programada de la mejor manera posible.
Con referencia a la Figura 2, un procedimiento para gestionar la comunicación backplane de acuerdo con una realización de la invención comprende las etapas E1 a E4.
En el paso S1, el módulo de control primario MCP genera un impulso a través del puerto de transmisión TPC en la línea de comunicación unidireccional LCU. El pulso es recibido por cada módulo de E/S en su puerto de recepción RPM y por el propio gestor de clúster en el puerto de recepción RPC.
En el paso S2, tras la recepción del impulso, el módulo de control primario MCP crea un sello de tiempo primario a partir del reloj primario del conmutador primario CP Para ello, el módulo de control primario MCP interroga y captura la base de tiempo PTP maestra correspondiente al reloj primario del conmutador primario CP El valor de la base de tiempo PTP maestro capturado por el módulo de control primario MCP se muestrea para crear la marca de tiempo primaria.
Al mismo tiempo, tras la recepción del impulso en cada módulo de E/S, dado que el retardo del trayecto se considera nulo o despreciable, el módulo de control secundario MCS crea un sello de tiempo secundario a partir del reloj secundario del conmutador secundario CS correspondiente. Del mismo modo, el módulo de control secundario MCS interroga y captura la base de tiempo PTP maestra correspondiente al reloj secundario del conmutador secundario CS.
En el paso S3, el módulo de control primario MCP transmite un mensaje a través del puerto de transmisión en la línea de comunicación unidireccional, el mensaje comprende el sello de tiempo primario y un código de detección de errores. El mensaje es recibido por cada módulo de E/S en su puerto de recepción RPM y por el propio gestor de clúster en el puerto de recepción RPC.
En la etapa S4, tras la recepción del mensaje, el módulo de control secundario MCS de cada módulo de E/S es capaz de sincronizar el reloj secundario con el reloj primario basándose en la marca de tiempo primaria recibida y la marca de tiempo secundaria creada previamente.
En una realización, el gestor de clúster implementa dos componentes que operan el conmutador primario CP Un primer componente funciona como se ha descrito antes, con la pila gPTP en modo esclavo y la pila sPTP en modo maestro. Un segundo componente ejecuta sólo una pila sPTP en modo esclavo de forma similar a un conmutador secundario de un módulo de E/S.
Además de los módulos de E/S, tras la recepción del mensaje, el gestor de clúster es capaz de sincronizar un reloj auxiliar con el reloj primario basándose en la marca de tiempo primaria recibida y una marca de tiempo secundaria creada previamente por el reloj auxiliar en la etapa S2 tras la recepción del pulso.
Aunque la presente invención se ha descrito anteriormente con referencia a realizaciones específicas, no pretende limitarse a la forma específica expuesta en la presente memoria descriptiva. Más bien, la invención está limitada únicamente por las reivindicaciones adjuntas y, otras realizaciones que las específicas anteriores son igualmente posibles dentro del ámbito de estas reivindicaciones adjuntas.
Además, aunque las realizaciones ejemplares se han descrito anteriormente en alguna combinación ejemplar de componentes y/o funciones, se debe apreciar que, las realizaciones alternativas pueden ser proporcionadas por diferentes combinaciones de miembros y/o funciones sin apartarse del ámbito de la presente divulgación. Además, se contempla específicamente que una característica particular descrita, ya sea individualmente o como parte de una realización, puede combinarse con otras características descritas individualmente, o partes de otras realizaciones

Claims (10)

REIVINDICACIONES
1. Un sistema industrial para controlar la comunicación de placa base, que comprende:
un gestor de clúster (GC) que comprende un conmutador primario (CP) vinculado a un módulo de control primario (MCP),
al menos un módulo de entrada/salida (MES) que incluye un conmutador secundario (CS) conectado a un módulo de control secundario (MCS),
una línea de comunicación unidireccional (LCU) que enlaza el gestor de clúster (GC) con el al menos un módulo de E/S (MES) a través de placas base pasivas (PB),
donde el gestor de clúster (GC) comprende un puerto de transmisión (TPC) y un puerto de recepción (RPC) en la línea de comunicación unidireccional y el al menos un módulo de Entrada/Salida (MES) comprende un puerto de recepción (RPM) en la línea de comunicación unidireccional,
en el que el módulo de control primario está configurado para generar un impulso a través del puerto de transmisión (TPC) en la línea de comunicación unidireccional,
en el que, tras la recepción del impulso, recibido simultáneamente por el gestor de clúster y el al menos un módulo de E/S, el módulo de control primario (MCP) está configurado para crear una marca de tiempo primaria a partir de un reloj primario del conmutador primario y el módulo de control secundario (MCS) está configurado para crear una marca de tiempo secundaria a partir de un reloj secundario del conmutador secundario,
donde el módulo de control primario (MCP) está configurado para enviar un mensaje a través del puerto de transmisión (TPC) en la línea de comunicación unidireccional al módulo de control secundario, el mensaje que comprende el sello de tiempo primario,
en el que, tras la recepción del mensaje, el módulo de control secundario (MCS) está configurado para sincronizar el reloj secundario con el reloj primario basándose en la marca horaria primaria y la marca horaria secundaria recibidas.
2. Un sistema industrial de acuerdo con la reivindicación 1, en el que la marca de tiempo primaria y la marca de tiempo secundaria se crean simultáneamente, considerándose nulo o despreciable el retardo de camino entre el puerto de recepción (RPC) del gestor de clúster (GC) y el puerto de recepción (RPM) del al menos un módulo de Entrada/Salida (MES).
3. Un sistema industrial de acuerdo con cualquiera de las reivindicaciones anteriores, en el que el gestor de clúster (GC) está además conectado al menos un módulo ES (MES) a través de una línea de comunicación multipunto (LCM) que permite al gestor de clúster transmitir datos en tramas en la línea de comunicación multipunto (LCM) en ventanas de tiempo programadas al menos un módulo ES (MES) cuando el reloj primario y el reloj secundario están sincronizados.
4. Un sistema industrial de acuerdo con cualquiera de las reivindicaciones anteriores, en el que el conmutador primario y el conmutador secundario son conmutadores de red sensibles al tiempo.
5. Un sistema industrial de acuerdo con cualquiera de las reivindicaciones anteriores, en el que el conmutador primario y el conmutador secundario se implementan con el programador consciente del tiempo IEEE 802.1Qbv para programar ventanas de tiempo estáticas y ventanas de tiempo dinámicas.
6. Un sistema industrial de acuerdo con cualquiera de las reivindicaciones anteriores, en el que el reloj primario y el reloj secundario están sincronizados en base al Protocolo de Tiempo de Precisión.
7. Un sistema industrial de acuerdo con cualquiera de las reivindicaciones anteriores, en el que el reloj primario es capaz de sincronizarse en el tiempo basándose en un Protocolo de Tiempo de Precisión Generalizado en un dominio de tiempo al que pertenecen otros gestores de clúster.
8. Un sistema industrial de acuerdo con cualquiera de las reivindicaciones anteriores, en el que el mensaje comprende además un código de detección de errores para determinar si el mensaje contiene errores.
9. Un procedimiento para controlar la comunicación backplane de un sistema industrial que comprende:
un gestor de clúster (GC) que comprende un conmutador primario (CP) vinculado a un módulo de control primario (MCP),
al menos un módulo de entrada/salida (MES) que incluye un conmutador secundario (CS) conectado a un módulo de control secundario (MCS),
una línea de comunicación unidireccional (LCU) que enlaza el gestor de clúster (GC) con el al menos un módulo ES (MES) a través de placas base pasivas (PB),
en el que el gestor de clúster (GC) comprende un puerto de transmisión (TPC) y un puerto de recepción (RPC) en la línea de comunicación unidireccional y el al menos un módulo de Entrada/Salida (MES) comprende un puerto de recepción (RPM) en la línea de comunicación unidireccional,
el procedimiento comprende:
generar, por medio del módulo de control primario (MCP), un impulso a través del puerto de transmisión (TPC) en la línea de comunicación unidireccional,
crear, por el módulo de control primario (MCP), tras la recepción del impulso, recibido simultáneamente por el gestor de clúster y el al menos un módulo de E/S, un sello de tiempo primario a partir de un reloj primario del conmutador primario y el módulo de control secundario (MCS) está configurado para crear un sello de tiempo secundario a partir de un reloj secundario del conmutador secundario,
envío, por el módulo de control primario (MCP), de un mensaje a través del puerto de transmisión de la línea de comunicación unidireccional al módulo de control secundario, mensaje que comprende el sello de tiempo primario, sincronizar, mediante el módulo de control secundario (MCS), tras la recepción del mensaje, el reloj secundario con el reloj primario basándose en la marca horaria primaria y la marca horaria secundaria recibidas.
10. Un medio legible por ordenador que comprende instrucciones las cuales, cuando son ejecutadas por un ordenador, hacen que el ordenador lleve a cabo el procedimiento para controlar la comunicación backplane de un sistema industrial de acuerdo con la reivindicación 9.
ES21306240T 2021-09-10 2021-09-10 Synchronization for backplane communication Active ES3033772T3 (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
EP21306240.9A EP4149028B1 (en) 2021-09-10 2021-09-10 Synchronization for backplane communication

Publications (1)

Publication Number Publication Date
ES3033772T3 true ES3033772T3 (en) 2025-08-07

Family

ID=78000648

Family Applications (1)

Application Number Title Priority Date Filing Date
ES21306240T Active ES3033772T3 (en) 2021-09-10 2021-09-10 Synchronization for backplane communication

Country Status (5)

Country Link
US (1) US20230078505A1 (es)
EP (1) EP4149028B1 (es)
CN (1) CN115801162A (es)
BR (1) BR102022011489A2 (es)
ES (1) ES3033772T3 (es)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7649912B2 (en) * 2005-04-27 2010-01-19 Rockwell Automation Technologies, Inc. Time synchronization, deterministic data delivery and redundancy for cascaded nodes on full duplex ethernet networks
US12464041B2 (en) * 2019-02-13 2025-11-04 Telefonaktiebolaget Lm Ericsson (Publ) Industrial automation with 5G and beyond
US11503557B2 (en) * 2020-06-18 2022-11-15 Kabushiki Kaisha Toshiba Time synchronization in integrated 5G wireless and time-sensitive networking systems
US11575599B2 (en) * 2021-02-24 2023-02-07 Nokia Solutions And Networks Oy Multi-tier deterministic networking
WO2022255932A1 (en) * 2021-06-04 2022-12-08 Telefonaktiebolaget Lm Ericsson (Publ) Improving time synchronization accuracy in a wireless network
EP4371295A4 (en) * 2021-07-15 2025-04-30 Dolby Intellectual Property Licensing, LLC System and method for configuring network slices for time-sensitive networks

Also Published As

Publication number Publication date
CN115801162A (zh) 2023-03-14
EP4149028B1 (en) 2025-05-28
EP4149028A1 (en) 2023-03-15
US20230078505A1 (en) 2023-03-16
BR102022011489A2 (pt) 2023-03-14

Similar Documents

Publication Publication Date Title
Bello et al. A perspective on IEEE time-sensitive networking for industrial communication and automation systems
US12362899B2 (en) Time synchronization in industrial system
US9705700B2 (en) Sparse graph coding scheduling for deterministic Ethernet
US20150103832A1 (en) Switch for Scheduled Data Egress
Cummings et al. Exploring use of Ethernet for in-vehicle control applications: AFDX, TTEthernet, EtherCAT, and AVB
CN102237718A (zh) 具有改进的数据传送协议的运行风力电场动力电网的方法和设备
WO2022052609A1 (zh) 时延补偿方法、装置、设备及计算机可读存储介质
EP4016935B1 (en) Multipoint ethernet bus
Nasrallah et al. Ultra-low latency (ULL) networks: A comprehensive survey covering the IEEE TSN standard and related ULL research
Pahlevan et al. Evaluation of tsn dynamic configuration model for safety-critical applications
Abuteir et al. Simulation environment for time-triggered ethernet
Chaine et al. Comparative study of Ethernet technologies for next-generation satellite on-board networks
ES3033772T3 (en) Synchronization for backplane communication
WO2025072221A1 (en) High-precision time-sensitive network (tsn)-based 5g system
Schmidt et al. A Deterministic, Versatile and Time-Synchronized Data Network Infrastructure for Next Generation Modular Avionics
US20150103849A1 (en) System and Method for Synchronizing a Master Clock Between Networks
Hantel et al. The integration of time-sensitive networking into EtherNet/IP technologies
US9703734B2 (en) Input/output device transferring receiving data to control device over physical ethernet connection using frame construction with UDP/IP and MAC transmission layers
Ademaj et al. Fault-tolerant time-triggered ethernet configuration with star topology
Toufik et al. Chorus-line algorithm for clock synchronization
Loschmidt On enhanced clock synchronization performance through dedicated ethernet hardware support
Tang et al. Online schedule of sporadic life-critical traffic in ttethernet
Elshuber et al. Dependable and predictable time-triggered Ethernet networks with COTS components
Ethernet AS6802™
Fu et al. Delay characteristics and synchronization architecture of networked control system