ES2960314T3 - Un chip de radio segura definida por software - Google Patents

Un chip de radio segura definida por software Download PDF

Info

Publication number
ES2960314T3
ES2960314T3 ES18811780T ES18811780T ES2960314T3 ES 2960314 T3 ES2960314 T3 ES 2960314T3 ES 18811780 T ES18811780 T ES 18811780T ES 18811780 T ES18811780 T ES 18811780T ES 2960314 T3 ES2960314 T3 ES 2960314T3
Authority
ES
Spain
Prior art keywords
module
programmable logic
defined radio
logic circuit
software defined
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
ES18811780T
Other languages
English (en)
Inventor
Joël M Conus
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nagravision SARL
Original Assignee
Nagravision SARL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nagravision SARL filed Critical Nagravision SARL
Application granted granted Critical
Publication of ES2960314T3 publication Critical patent/ES2960314T3/es
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/72—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in cryptographic circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/0003—Software-defined radio [SDR] systems, i.e. systems wherein components typically implemented in hardware, e.g. filters or modulators/demodulators, are implented using software, e.g. by involving an AD or DA conversion stage such that at least part of the signal processing is performed in the digital domain
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L63/00—Network architectures or network communication protocols for network security
    • H04L63/12—Applying verification of the received information
    • H04L63/123—Applying verification of the received information received data contents, e.g. message integrity
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/50—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
    • G06F21/57—Certifying or maintaining trusted computer platforms, e.g. secure boots or power-downs, version controls, system software checks, secure updates or assessing vulnerabilities
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/76—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in application-specific integrated circuits [ASIC] or field-programmable devices, e.g. field-programmable gate arrays [FPGA] or programmable logic devices [PLD]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/445—Program loading or initiating
    • G06F9/44505—Configuring for program initiating, e.g. using registry, configuration files
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/0003—Software-defined radio [SDR] systems, i.e. systems wherein components typically implemented in hardware, e.g. filters or modulators/demodulators, are implented using software, e.g. by involving an AD or DA conversion stage such that at least part of the signal processing is performed in the digital domain
    • H04B1/0007—Software-defined radio [SDR] systems, i.e. systems wherein components typically implemented in hardware, e.g. filters or modulators/demodulators, are implented using software, e.g. by involving an AD or DA conversion stage such that at least part of the signal processing is performed in the digital domain wherein the AD/DA conversion occurs at radiofrequency or intermediate frequency stage
    • H04B1/0014—Software-defined radio [SDR] systems, i.e. systems wherein components typically implemented in hardware, e.g. filters or modulators/demodulators, are implented using software, e.g. by involving an AD or DA conversion stage such that at least part of the signal processing is performed in the digital domain wherein the AD/DA conversion occurs at radiofrequency or intermediate frequency stage using DSP [Digital Signal Processor] quadrature modulation and demodulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W12/00—Security arrangements; Authentication; Protecting privacy or anonymity
    • H04W12/10—Integrity
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W12/00—Security arrangements; Authentication; Protecting privacy or anonymity
    • H04W12/30—Security of mobile devices; Security of mobile applications
    • H04W12/35—Protecting application or service provisioning, e.g. securing SIM application provisioning
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2221/00—Indexing scheme relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/03—Indexing scheme relating to G06F21/50, monitoring users, programs or devices to maintain the integrity of platforms
    • G06F2221/033—Test or assess software
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L63/00—Network architectures or network communication protocols for network security
    • H04L63/04—Network architectures or network communication protocols for network security for providing a confidential data exchange among entities communicating through data packet networks
    • H04L63/0428—Network architectures or network communication protocols for network security for providing a confidential data exchange among entities communicating through data packet networks wherein the data content is protected, e.g. by encrypting or encapsulating the payload
    • H04L63/0435—Network architectures or network communication protocols for network security for providing a confidential data exchange among entities communicating through data packet networks wherein the data content is protected, e.g. by encrypting or encapsulating the payload wherein the sending and receiving network entities apply symmetric encryption, i.e. same key used for encryption and decryption

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computing Systems (AREA)
  • Transceivers (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Storage Device Security (AREA)
  • Microcomputers (AREA)

Abstract

La presente invención se refiere a un chip o módulo de radio definido por software adecuado para su integración en un dispositivo anfitrión. El chip de radio definido por software comprende capacidad de procesamiento de señales digitales que incluye hardware de procesamiento de señales digitales estándar y lógica programable reconfigurable, la lógica programable reconfigurable está configurada de tal manera que proporciona capacidad de procesamiento de señales digitales segura a la radio definida por software, proporcionando así una radio segura definida por software. (Traducción automática con Google Translate, sin valor legal)

Description

DESCRIPCIÓN
Un chip de radio segura definida por software
Introducción
La presente descripción se refiere a un procesamiento seguro, particularmente en el dominio del procesamiento de señales de radio.
Antecedentes
Con la llegada de los procesadores digitales que se vuelven cada vez más potentes, los componentes para sistemas de comunicaciones por radio, tales como mezcladores, filtros, amplificadores y similares, que tradicionalmente se implementan en hardware, ahora pueden implementarse por medio de software. Por lo tanto, es posible construir una radio definida por software “ SDR” en un procesador digital o en un sistema integrado.
Las ventajas de la SDR sobre las radios tradicionales basadas en hardware se dan en la capacidad de diseñar una radio utilizando procesadores de propósito general, circuitos integrados para aplicaciones específicas ASIC o en los dispositivos lógicos programables por hardware, tales como los dispositivos de matriz de puerta programable en campo FPGA, por ejemplo, para implementar los algoritmos necesarios para el procesamiento de señales digitales, tales como generación, codificación y modulación de señales de radio. De esta manera, la recepción y transmisión de señales de radio de banda ancha, según una amplia variación de protocolos de radio, pueden implementarse fácilmente manteniendo una gran flexibilidad debido a la capacidad de modificar el software para cubrir los diferentes requisitos relacionados con los protocolos de radio, anchos de banda y preferencias de usuario o características del entorno de funcionamiento, según sea necesario. Los FPGA proporcionan aún más flexibilidad que los ASIC porque son reconfigurables incluso después de su despliegue en el campo. Los ASIC se utilizan generalmente cuando no se prevé que los parámetros de radio cambien con el tiempo.
En las SDR conocidas, un número significativo de bloques en las trayectorias de transmisión y/o recepción tiene su funcionalidad definida por software, lo que hace que las funciones se alteren fácilmente mediante programación. Por lo tanto, las SDR están encontrando uso en el dominio de las comunicaciones móviles, donde se requiere adaptar rápidamente las capacidades de un auricular, incluidas las radiofrecuencias, protocolos o variables del entorno de funcionamiento. Los cambios en tales características pueden realizarse sobre la marcha utilizando actualizaciones inalámbricas.
Los dispositivos lógicos programables disponibles actualmente, tales como los ASIC, y los dispositivos lógicos programables por hardware reconfigurables, tales como las FPGA, no son conocidos por sus características de alta seguridad y, de hecho, todos proporcionan solo las características de seguridad más básicas. En consecuencia, existe la necesidad de un chip programable por hardware que permita implementar una SDR segura.
El documento JP2003304265 describe un paquete de hardware de múltiples chips que permite el cifrado y la firma de las actualizaciones de radio SDR antes de la carga de los nuevos parámetros para la recepción de radio en una FPGA.
El documento US-2010146274 describe la autenticación de mensajes de radio SDR con una clave derivada de software en un paquete de hardware de múltiples chips.
El documento US-2003215089 describe un mecanismo de cifrado y autenticación de radio definida por software antes de la carga de datos.
Breve descripción de los dibujos
Los conceptos de la presente invención se entenderán mejor gracias a la descripción detallada que sigue y a los dibujos adjuntos, que se proporcionan como ejemplos no limitativos de realizaciones de los conceptos de la invención, a saber:
la Figura 1, que muestra un diagrama esquemático de un sistema de radio definido por software conocido;
la Figura 2, que representa una realización de un chip de radio segura definida por software integrado en un dispositivo anfitrión, tal como se describe en la presente memoria;
la Figura 3, que ilustra una realización alternativa descrita en la presente memoria;
la Figura 4, que muestra un circuito lógico programable por hardware reconfigurable que comprende módulos criptográficos;
la Figura 5, que ilustra un circuito lógico programable por hardware reconfigurable que puede desplegarse en una realización;
la Figura 6, que ilustra un método que puede utilizarse en una realización;
la Figura 7, que ilustra un dispositivo programable que comprende módulos criptográficos; y
la Figura 8, que muestra más detalles de la realización de un chip de radio segura definida por software integrado en el dispositivo anfitrión ilustrado en la Figura 2.
Descripción detallada
Según un primer aspecto, para abordar los problemas de seguridad relacionados, entre otros, con la implementación de una radio definida por software, las realizaciones descritas en la presente memoria proporcionan medios de procesamiento de radio segura que utilizan un chip de radio definida por software que tiene un dispositivo criptográfico seguro. Según una realización, se crea una raíz de confianza en el dispositivo criptográfico y se utiliza una escalera de claves para garantizar que se autentique cualquier software cargado en el chip de radio definida por software. Según otras realizaciones, cualquiera de los datos y/o instrucciones, reglas o comandos que entran y/o salen del chip de radio segura definida por software pueden autenticarse.
Según otro aspecto, se proporciona un método para programar un chip de radio definida por software que comprende un circuito lógico programable por hardware reconfigurable, comprendiendo el chip de radio definida por software una raíz de confianza, comprendiendo el método:
cargar información en el circuito lógico programable por hardware reconfigurable después de autenticar y descifrar la información utilizando una clave como parte de una escalera de claves derivada de una clave particular de la raíz de confianza.
Según una realización, el método descrito anteriormente puede comprender además firmar al menos una porción de cualquiera de las informaciones que salen del circuito lógico programable por hardware reconfigurable. Se entenderá muy bien que cualquier dato de RF que se haya capturado y enviado a un servidor también puede cifrarse.
La Figura 1 es un diagrama esquemático que muestra un sistema de radio definida por software conocido. La señal de entrada de radiofrecuencia RF TUNE seleccionada se desplaza para proporcionar una señal de frecuencia intermedia IF analógica. A continuación, la señal de IF se convierte del dominio analógico al dominio digital utilizando un convertidor A/D ADC, proporcionando así muestras de IF digitales IF SAMP. Para facilitar el procesamiento posterior, las muestras de IF digitales se representan generalmente en forma de datos I/Q, ya que este es un formato conveniente para realizar las diversas operaciones de procesamiento requeridas en software utilizando un dispositivo programable por hardware. Como se muestra en la Figura 1, varias funciones, que se habrían realizado en hardware, ahora se realizan en software en el sistema de SDR. Estas funciones juntas pueden describirse como conversión descendente digital DDC, que sirve para proporcionar muestras de banda base digitales BB SAMP. Tales funciones, implementadas en software y ejecutadas en dispositivos de hardware programables en la SDR, se muestran en la Figura 1 e incluyen la mezcla digital de señales MIX con la ayuda de un oscilador local digital OSC, y el filtrado FILT de paso bajo. Las funciones generales del procesamiento de señales digitales DSP pueden realizarse entonces en las muestras de banda base digitales BB SAMP.
En la Figura 2 se muestra una realización de un chip de radio segura definida por software. La realización podría ser un chip independiente o podría ser un módulo o una unidad que puede utilizarse dentro de un chip más grande que incluye la unidad de radio definida por software, así como otras unidades o módulos para realizar diferentes funciones como parte de un sistema más grande en un chip. Por ejemplo, en la Figura 3, en lugar de que el chip SDR seguro sea un chip real, podría ser una unidad que podría incluirse en el mismo chip físico que la CPU. A lo largo del presente documento, el término chip de radio definida por software también puede entenderse como una unidad de radio definida por software o una pieza de hardware iP. El chip SDR seguro se muestra integrado en un dispositivo anfitrión. Según la realización, se proporciona un chip seguro autónomo, que incluye todos los bloques analógicos y digitales, incluyendo la parte analógica el transceptor de radiofrecuencia RFT junto con cualquier unidad de conversión de señal requerida, tal como un convertidor analógico a digital ADC, e incluyendo la parte digital la unidad de microcontrolador MCU, el área de almacenamiento STOR para el chip SDR seguro y la capacidad de procesamiento de señales digitales que incluye al menos un circuito lógico programable por hardware reconfigurable RHPC. Según una variación, cualquier función general del DSP que pueda requerirse puede realizarse dentro del circuito lógico programable por hardware reconfigurable. Según otra variación, las funciones generales del DSP pueden realizarse en un módulo del DSP configurado adecuadamente, proporcionando así la ventaja de una velocidad de procesamiento más rápida y un coste reducido ya que el DSP es un módulo estándar. Por el contrario, las funciones del DSP que se realizan en el dispositivo de hardware programable permiten que las funciones del DSP sean reprogramables y más flexibles. El RHPC o la combinación de RHPC y DSP de la Figura 2, dependiendo de la variación en cuestión, se puede denominar procesador de señal digital para realizar las funciones de SDR DSPR. En una realización, las funciones seguras pueden llevarse a cabo dentro del DSPR. En otra realización, las funciones seguras pueden realizarse en la unidad de microcontrolador. En la primera variación, la parte RHPC se ocuparía de la conversión digital descendente de las muestras IF para proporcionar muestras de banda base y las etapas de procesamiento de banda del chip de SDR. En la segunda variación, la parte RHPC solo se ocuparía de la conversión digital descendente de las muestras IF para proporcionar muestras de banda base y se incluiría un DSP para ocuparse de las etapas de procesamiento de banda base del chip SDR. La conversión digital descendente puede incluir mezcla y filtrado, utilizando la mezcla un oscilador local. El dispositivo anfitrión comprende el chip SDR seguro, una unidad de procesamiento CPU principal y una interfaz de comunicaciones COM para comunicarse con un servidor tal como un servidor en la nube. Los diversos componentes del chip SDR seguro se describirán a continuación. La unidad de microcontrolador MCU es preferentemente una unidad de microcontrolador segura para garantizar la seguridad del chip SDR seguro en su conjunto. Tal seguridad puede proporcionarse, por ejemplo, mediante la realización de funciones de gestión de claves, operaciones criptográficas, etc. El microcontrolador seguro controla o, de otro modo, acciona los diversos componentes de radio. Las decisiones, tales como sobre qué frecuencia de radio sintonizar, cuánto ancho de banda se necesita recibir/enviar, cómo modular/demodular señales, cómo tratar los datos recibidos, etc., pueden tomarse mediante la MCU. La MCU también puede manejar comunicaciones seguras con el dispositivo anfitrión y/o un servidor en la nube a través de la interfaz de comunicaciones COM.
La unidad de almacenamiento STOR sirve como área de almacenamiento, local para el chip SDR seguro, para datos o metadatos extraídos de la señal de radio. Las señales de banda ancha generalmente requieren que se almacene una cantidad significativa de espacio y, por lo tanto, el chip SDR seguro debe tener preferentemente medios de almacenamiento locales. El almacenamiento puede estar en forma de una memoria intermedia de E/S, preferentemente implementada como memoria de acceso aleatorio RAM, ya que generalmente se requiere una operación de alta velocidad. Cuando se requiere almacenamiento a largo plazo, es preferible utilizar un tipo de memoria no volátil como una unidad de almacenamiento, típicamente el caso cuando se requiere almacenamiento de metadatos o reglas analíticas.
El transceptor de radiofrecuencia RFT es la parte analógica principal de la SDR. El transceptor de radiofrecuencia recibe, y puede transmitir, señales de radio y puede utilizar un convertidor analógico a digital ADC para permitir que las señales de radiofrecuencia analógicas recibidas a través de la antena se puedan utilizar en el dominio digital de la MCU y el procesador de señales digitales de radio del chip de la radio segura definida por software. El transceptor de radiofrecuencia también puede utilizar un convertidor digital a analógico DAC para convertir las señales del dominio digital de vuelta al dominio analógico para la transmisión a través de la antena. La antena utilizada por el transceptor de radiofrecuencia RFT coincide preferentemente con las frecuencias requeridas. Si bien una recepción decente podría lograrse utilizando una antena de banda ancha, la transmisión requiere una antena específica o antenas específicas para mantener una relación de onda estacionaria SWR baja. Si la SDR está diseñada para funcionar con señales que tienen frecuencias suficientemente altas, tales como en el rango de frecuencia ultraalta UHF que incluye aquellas frecuencias que oscilan entre 300 MHz y 3 GHz de UHF o en el rango de frecuencia superalta SHF que incluye aquellas frecuencias que oscilan entre 3 GHz y 30 GHz, entonces puede ser posible integrar la antena correspondiente en una placa de circuito impreso PCB en la que se despliega el dispositivo anfitrión.
La capacidad de procesamiento digital para el chip SDR seguro la proporciona el bloque denominado DSPR en la Figura 2. El DSPR puede incluir un procesador de señales digitales<d>S<p>estándar para realizar funciones de DSP estándar más un circuito lógico programable por hardware reconfigurable RHPC, tal como una FPGA, para proporcionar funciones de procesamiento de señales digitales que son programables para proporcionar al menos la flexibilidad necesaria en el DSPR. El RHPC contribuye en el logro de la flexibilidad requerida, donde la radio tiene que ser capaz de funcionar a diferentes frecuencias de radio y para diferentes protocolos de radio, o según diferentes preferencias de usuario o condiciones del entorno de funcionamiento. Por lo tanto, las funciones de la radio son fácilmente alterables mediante la reprogramación de software para reconfigurar los circuitos lógicos programables. Tal alteración de las funciones también puede incluir programación de software para programar el DSP. También se mostrará que el circuito lógico programable por hardware reconfigurable, según las realizaciones descritas en la presente memoria, contribuye a la seguridad general del chip de la radio segura definida por software. La unidad DSPR puede considerarse como el procesador de la SDR. El DSPR puede describirse como una combinación de un DSP estándar y el circuito lógico programable por hardware reconfigurable RHPC. El firmware para este procesador lo puede cargar la MCU. El firmware puede modificarse dependiendo de la aplicación objetivo. El DSP se puede decir que es la parte programable por software del procesador del chip de radio definida por software, mientras que el circuito lógico programable por hardware reconfigurable se puede decir que es la parte programable por hardware del procesador.
Según una realización, el circuito lógico programable por hardware reconfigurable incluye la lógica requerida para procesar las muestras de IF digitales I/Q que vienen desde y van al transceptor de radiofrecuencia. Esta parte del procesamiento representa el procesamiento intensivo que normalmente no sería posible por un microcontrolador estándar. Tal procesamiento incluye funciones como modulación, demodulación, conversión digital descendente, transformadas rápidas de Fourier FFT, detección de señal de radio, etc.
Según otra realización, los componentes de radio analógicos, tales como el transceptor de RF y los convertidores analógico a digital y digital a analógico, pueden permanecer fuera del chip SDR seguro. Esto se ilustra en la Figura 3. Al hacer esto se pueden obtener ventajas de coste, ya que se puede reducir el tamaño del chip o el tamaño del módulo.
Se pueden obtener ventajas adicionales, ya que se pueden aprovechar diferentes opciones de diseño cuando los componentes analógicos no tienen que estar en el mismo chip, o módulo, que el de las funciones de procesamiento digital. Esta realización tiene un efecto limitado en la seguridad del sistema porque los componentes principales del sistema permanecen dentro de la zona segura. Los principales inconvenientes de este enfoque son que es concebible que un atacante pueda descubrir qué frecuencias se están sintonizando, permitiéndole así obtener los datos I/Q que se reciben a través de la RF. Esto se conoce como una fuga de inteligencia. Como se mencionó anteriormente, según una realización, el “ chip” SDR seguro puede no ser un chip real, sino que puede ser una unidad IP incluida dentro de la CPU, por ejemplo.
Según las realizaciones descritas en la presente memoria, el chip SDR seguro puede utilizarse para el preanálisis de un fragmento de un espectro de RF entrante. El preanálisis de una señal o espectro entrante puede describirse como la extracción de datos específicos y la recopilación de ciertos metadatos de la señal de RF entrante. Se prefiere el preanálisis de la señal entrante porque el envío de los datos I/Q completos representativos de la señal entrante a un servidor para el análisis remoto de la señal implicaría transmitir una gran cantidad de datos, lo que requiere grandes cantidades de ancho de banda de red. Esto permanece cierto incluso después de la conversión digital descendente de la señal. En consecuencia, según las realizaciones, los datos de RF se demodulan localmente, dentro de los circuitos lógicos reconfigurables DSPR, y se procesan al menos para extraer ciertos datos específicos relacionados con la señal y para recopilar ciertos metadatos relacionados con la señal. Estos son los resultados del preanálisis. Los resultados del preanálisis se envían luego al servidor para su posterior procesamiento. De esta manera, la cantidad de ancho de banda requerida se reduce significativamente.
La salida consumible de una radio segura definida por software como se describe en la presente memoria puede ser una señal que permite al usuario consumir contenido. Por ejemplo, según una realización, el contenido consumible es una señal de audio representativa de un programa de radio. Similarmente, una salida consumible puede ser una señal de video o una señal de audio/video. Otros ejemplos de salida consumible incluyen señales inalámbricas según protocolos tales como WiFi, LTE, Bluetooth, etc.
Según las realizaciones, el servidor puede enviar la especificación o referencia del protocolo y/o la modulación requerida y otros datos asociados al chip SDR seguro para que el chip SDR seguro pueda luego empaquetar los resultados del preanálisis según el protocolo requerido y la modulación requerida, así como realizar la conversión digital ascendente según sea necesario. Según una variación, en lugar de empaquetar los resultados del preanálisis como se describió anteriormente, el chip SDR puede empaquetar las reglas de procesamiento del preanálisis. Los resultados o parámetros reales del preanálisis generalmente se consideran información patentada y, como tal, tienen un valor comercial, por lo que puede ser deseable no exponer esta información a un potencial robo. Esta es una de las motivaciones para mantener seguros el procesamiento de SDR y el procesamiento de análisis de datos. También cabe señalar que es posible que simplemente se requiera que los datos o metadatos extraídos de señales de radio se mantengan privados incluso si no hubiera un valor comercial, por lo que el procesamiento seguro es nuevamente una característica deseable.
En uso, las realizaciones de un chip SDR seguro descrito en la presente memoria proporcionan, entre otros, los siguientes beneficios:
- autenticación mutua entre el chip seguro y el servidor;
- confidencialidad e integridad de los datos y/o metadatos que transitan entre el chip seguro y el servidor;
- confidencialidad de las reglas de procesamiento, incluidas las funciones de DSP, que debe cumplir el chip seguro;
- la CPU principal del anfitrión, que puede no ser completamente confiable, nunca puede acceder a los datos o metadatos;
Para proporcionar una seguridad de extremo a extremo, es deseable que el servidor también cuente con seguridad de hardware, especialmente si la red no es a prueba de fugas. Una red a prueba de fugas, también conocida como red aislada, sería aquella que no incluyera internet, por ejemplo. También cabe señalar que, si bien la CPU principal puede generalmente no ser completamente confiable, es posible que en ciertos casos aún se le permita a la CPU principal realizar ciertas operaciones de RF que no comprometen la seguridad.
Las realizaciones de una unidad IP o chip de radio segura definida por software incluyen un front end digital para convertir muestras digitales de frecuencia intermedia en muestras digitales de banda base, y un back end digital para procesar las muestras digitales de banda base para proporcionar contenido consumible. Algunas realizaciones también pueden incluir un front end analógico al menos para convertir señales de radiofrecuencia en una señal analógica de frecuencia intermedia y luego convertir la señal intermedia analógica para proporcionar las señales digitales de frecuencia intermedia mencionadas anteriormente. El chip de radio definida por software también incluye un circuito lógico programable por hardware reconfigurable. Según una realización, el circuito lógico programable por hardware reconfigurable se configura para proporcionar la funcionalidad del front end digital y del back end digital.
Según otra realización, el chip de radio definida por software comprende además un DSP adaptado para realizar eficientemente funciones comunes de procesamiento de señales digitales. En este caso, el circuito lógico programable por hardware reconfigurable puede configurarse para convertir las señales digitales de frecuencia intermedia en muestras de banda base digitales, configurándose el DSP para procesar las señales de banda base digitales. Según las realizaciones, el circuito lógico programable por hardware reconfigurable comprende un dispositivo criptográfico seguro. Según diferentes realizaciones, el dispositivo criptográfico seguro puede realizarse en el front end digital y/o el back end digital.
Los dispositivos criptográficos seguros desplegados como parte de las realizaciones descritas en la presente memoria pueden basarse en una raíz de confianza, preferentemente una raíz de confianza de hardware. Según una realización, se puede utilizar una raíz de confianza y una escalera de claves en combinación. Se puede crear una raíz de confianza mediante la generación de una clave particular, por ejemplo, durante la fabricación de la unidad de radio segura definida por software, y el almacenamiento de forma segura de la clave particular en la unidad. Un lugar conveniente para esto puede ser la unidad de almacenamiento, por ejemplo, siempre que se almacene de manera segura. Idealmente, la clave raíz puede almacenarse en una memoria programable una sola vez OTP. Esta clave puede denominarse clave raíz. Alternativamente, para evitar tener que cargar o, de otro modo, inicializar una clave en el momento de la personalización, la clave raíz puede generarse utilizando una función físicamente no clonable PUF. La PUF y la OTP proporcionan ambas la buena garantía de que la clave raíz no puede alterarse.
La clave raíz puede utilizarse para generar otras claves de la escalera de claves utilizando una función o algoritmo de derivación de clave, por ejemplo. Otras claves pueden ser, por ejemplo, una clave para validar o, de otro modo, autenticar los datos de configuración, parámetros de análisis o reglas de procesamiento, o claves de firma, preferentemente como parte de un par de claves pública y privada de un esquema de cifrado asimétrico. Por lo tanto, es posible realizar una función unidireccional, tal como una función hash, en el contenido o partes del contenido del circuito lógico programable por hardware reconfigurable. Además, es posible obtener un hash firmado. En consecuencia, es posible que el servidor en un sistema tal como el mostrado en las Figuras 2 o 3, autentique el chip de radio segura definida por software y viceversa. De hecho, cualquiera de los módulos puede autenticar cualquiera de las comunicaciones dentro del sistema. Gracias a la raíz de confianza, el software que se carga en el circuito lógico programable por hardware reconfigurable puede autenticarse, las reglas, comandos, instrucciones y datos que van dentro y fuera del chip pueden autenticarse, preferentemente mediante la verificación de firmas.
La siguiente es una descripción de un ejemplo particular de cómo implementar un dispositivo criptográfico flexible o, de otro modo, programable con lógica de configuración asociada, que puede desplegarse en un DSPR según una realización descrita en la presente memoria. Cualquiera de las técnicas y métodos descritos aquí se pueden utilizar para realizar un circuito lógico programable por hardware reconfigurable seguro para un chip SDR seguro, cuya funcionalidad puede reprogramarse después de su fabricación, para su uso en cualquiera de las realizaciones descritas anteriormente. Por ejemplo, la parte programable por hardware reconfigurable de la combinación RHPC/DSP utilizada como un procesador de señal de radio segura definida por software DSPR, además de poder reprogramarse para proporcionar características de procesamiento de radio flexibles descritas anteriormente, también puede programarse para proporcionar seguridad al chip. Tales técnicas para programar el circuito lógico programable por hardware reconfigurable para proporcionar seguridad se describen a continuación.
Según aspectos de una realización, se proporciona un método de programación de un dispositivo programable reconfigurable, que comprende: adquirir datos de configuración, cargar los datos de configuración en el dispositivo programable, procesar al menos una porción de los datos de configuración a través de una función unidireccional para formar o generar datos de configuración procesados y configurar al menos un módulo configurable del dispositivo programable utilizando los datos de configuración procesados de la etapa de procesamiento. Esto permite la programación posterior a la fabricación del al menos un módulo configurable de manera segura y, por lo tanto, el diseño y la fabricación del dispositivo programable se simplifica y es menos costoso, manteniendo al mismo tiempo la seguridad. En algunas realizaciones, la función unidireccional comprende una función hash que puede ser una función hash criptográfica.
En algunas realizaciones, la etapa de carga comprende además descifrar los datos de configuración y, opcionalmente, la etapa de carga comprende además verificar la autenticidad y/o integridad de los datos de configuración por medio de una clave asimétrica o una clave simétrica. Esto proporciona seguridad de los datos de configuración en el sentido de que los datos de configuración pueden mantenerse confidenciales y/o su autenticidad e integridad pueden verificarse.
En algunas realizaciones, la etapa de carga comprende cargar los datos de configuración en un módulo de configuración del dispositivo programable. El descifrado y/o la verificación pueden llevarse a cabo mediante el módulo de configuración.
En algunas realizaciones, la etapa de configuración comprende al menos una de inicializar el dispositivo programable, configurar un módulo configurable del dispositivo programable y configurar una interconexión entre los módulos del dispositivo programable, en donde los módulos pueden ser configurables o no configurables.
En algunos aspectos, un dispositivo programable se dispone para que lleve a cabo cualquiera de los métodos descritos en la presente memoria. El dispositivo programable puede comprender una función unidireccional y al menos un módulo configurable. La función unidireccional puede comprender una función hash que puede ser una función hash criptográfica. En algunas realizaciones, el dispositivo programable comprende un módulo de configuración y/o un módulo de procesamiento. El dispositivo programable puede comprender una FPGA, PLD, CPLD o un dispositivo antifusible, por ejemplo.
En algunas realizaciones, el al menos un módulo configurable comprende un módulo criptográfico. En algunas realizaciones, el módulo criptográfico comprende al menos uno de un módulo de caja de sustitución, un módulo de tabla de sustitución, un módulo de permutación de bits, un módulo de permutación de bytes o un módulo de multiplicación de matrices. En algunas realizaciones, el módulo criptográfico comprende un endurecedor para un generador verdadero de números aleatorios o una función físicamente no clonable, “ PUF “ .
En algunas realizaciones, el al menos un módulo configurable comprende una máquina de estados programable. El dispositivo programable puede comprender un elemento de seguridad. El dispositivo programable puede desplegarse dentro de una tarjeta inteligente y/o dentro de un decodificador, dispositivo de radio u otro dispositivo para proporcionar contenido consumible.
En algunas realizaciones, el consumo de energía mientras se ejecuta el método cumple con los parámetros de funcionamiento de la tarjeta inteligente y/o el factor de forma del dispositivo programable cumple con los parámetros de la tarjeta inteligente. En algunas realizaciones, cualquier módulo configurable en el dispositivo programable puede ser configurable mediante el método.
La Figura 4 ilustra un dispositivo programable 1. Los ejemplos de dispositivos programables incluyen dispositivos FPGA, PLD, CPLD y antifusibles entre otros, y también pueden denominarse circuitos lógicos programables por hardware reconfigurables. El circuito lógico programable por hardware reconfigurable de la figura 4 comprende al menos un módulo de entrada/salida, o módulo 10 de E/S para proporcionar entradas y salidas a los otros módulos del circuito lógico programable por hardware reconfigurable, y uno o más módulos criptográficos que comprenden uno o más de un módulo 12 de caja de sustitución/lista de sustitución, un módulo 14 de permutación de bits/bytes y un módulo 16 de multiplicación de matrices, como entenderá el experto en la técnica. Una red de interconexión 18 como se muestra en las líneas verticales y horizontales pasa entre los módulos del circuito lógico programable por hardware reconfigurable. Como se entendería, la Figura 4 es un ejemplo. Puede desplegarse cualquier combinación de módulos 10 de E/S, otros módulos 12, 14, 16 y una red de interconexión.
Pasando a la figura 5, se puede ver que al menos uno de los módulos 10 de E/S, tal como se muestra en la Figura 4, pueden comprender un módulo 22 de descifrado y verificación y un módulo 24 de procesamiento, los cuales pueden considerarse parte de un módulo 2 de configuración. Los módulos 22 y 24 pueden ser parte del mismo módulo físico en el circuito lógico programable por hardware reconfigurable 1. Como también se muestra en la Figura 5, la red de interconexión 18 pasa entre los módulos del circuito lógico programable por hardware reconfigurable. Al menos uno de los módulos 10, 12, 14, 16 y/o al menos un subconjunto 28 de cualquiera de la red de interconexión 18, tal como se muestra en las líneas más gruesas, a modo de ejemplo, puede configurarse utilizando el módulo 2 de configuración. Cualquiera de los módulos del circuito lógico programable por hardware reconfigurable es capaz de configurarse por medio del módulo 2 de configuración. Por lo tanto, puede considerarse que el dispositivo programable 1 comprende un dispositivo criptográfico flexible. Según una variación, el módulo de descifrado y verificación y el módulo de procesamiento descritos anteriormente pueden incluirse como parte de la MCU del chip SDR seguro, especialmente donde la MCU es una MCU segura y, por lo tanto, no necesariamente tendrían que incluirse dentro del circuito lógico programable por hardware reconfigurable.
Con referencia a la Figura 6, ahora se describirá un método en el que al menos un módulo del circuito lógico programable por hardware reconfigurable 1 puede configurarse de manera segura. En una primera etapa 30, se adquieren datos de configuración y luego se cargan 31 en el circuito lógico programable por hardware reconfigurable 1 por medio de cualquier medio adecuado disponible en el circuito lógico programable por hardware reconfigurable 1 en cuestión. Después de la carga, los datos de configuración pueden residir en un módulo 2 de configuración del dispositivo 1. En particular, los datos de configuración pueden residir en un módulo 22 de descifrado y verificación. Los datos de configuración pueden descifrarse 31A mediante el módulo 22. La autenticidad y/o integridad de los datos de configuración pueden verificarse 31B mediante el módulo 22 por medio de al menos una clave asimétrica o simétrica o una combinación de las mismas como se entenderá. La verificación puede producirse antes o después del descifrado. Se garantiza la autenticación de datos cuando se ha demostrado que los datos son de una fuente segura. La integridad de los datos se garantiza cuando se puede demostrar que los datos no se han modificado ni dañado. Después del descifrado y verificación opcionales, al menos una porción de los datos de configuración se procesa en la etapa 32 mediante el módulo 24 de procesamiento para generar datos de configuración procesados. El módulo 24 de procesamiento comprende una función unidireccional que es operable en los datos de configuración para proporcionar los datos de configuración procesados. La función unidireccional es una función mediante la cual es sencillo el cálculo de la salida dada la entrada, pero dada una salida, es difícil calcular la entrada. Es decir que es difícil calcular la función inversa de la función unidireccional y, preferentemente, la función inversa no puede calcularse.
La etapa 32 de procesamiento puede llevarse a cabo antes o después de cualquier descifrado y/o verificación de las etapas 31A y 31B.
En la etapa 33, al menos un módulo configurable 10, 12, 14, 16 del circuito lógico programable por hardware reconfigurable 1 se configura utilizando los datos de configuración procesados. El módulo configurable puede comprender un módulo criptográfico, tal como al menos uno de un módulo de caja de sustitución, un módulo de tabla de sustitución, un módulo de permutación de bits, un módulo de permutación de bytes o un módulo de multiplicación de matrices. El módulo configurable también puede comprender un endurecedor para un generador verdadero de números aleatorios o una función físicamente no clonable “ PUF” y/o una máquina de estados flexible, o cualquier porción de la red de interconexión (véase 28 de la Figura 5).
La configuración por medio de los datos de configuración procesados puede comprender al menos uno de:
- inicializar el circuito lógico programable por hardware reconfigurable 1, mediante lo cual los bloques de construcción internos, por ejemplo, los flip-flop, de uno o más módulos configurables del circuito lógico programable por hardware reconfigurable 1 se inicializan.
- configurar un módulo configurable del circuito lógico programable por hardware reconfigurable, por ejemplo, la configuración de módulos criptográficos, tales como cajas de sustitución, permutaciones de bits o máquinas de estados flexible, u operaciones aritméticas tales como multiplicación, multiplicación o suma, de matrices, y/u otros módulos tales como registros de desplazamiento de retroalimentación lineal.
- configurar una interconexión entre los módulos del circuito lógico programable por hardware reconfigurable. La interconexión entre los módulos configurables o no configurables del circuito lógico programable por hardware reconfigurable 1 puede configurarse. Esto puede incluir realizar, romper o unir interconexiones entre cualquiera de los módulos del circuito lógico programable por hardware reconfigurable 1.
Además, o alternativamente, la configuración puede comprender generar elementos mediante la función unidireccional, tal como un valor constante que afecta el comportamiento de un módulo configurable, tal como un módulo criptográfico, al actuar como elementos de segmentación, vectores de inicialización, permutaciones pseudoaleatorias, claves estáticas, por ejemplo. La salida de la función unidireccional también se puede combinar con otros elementos de configuración que se eligen de tal manera que la salida resultante coincida con un valor esperado.
Algunos módulos del circuito lógico programable por hardware reconfigurable 1 pueden configurarse mediante datos de configuración que no han sido procesados por el módulo 24 de procesamiento.
Después de la etapa 33, el circuito lógico programable por hardware reconfigurable 1 se configura de forma segura. Para poner el concepto anterior en contexto, con respecto a la Figura 7, la Figura 7 ilustra un circuito lógico programable por hardware reconfigurable 1 colocado dentro de un dispositivo de tarjeta inteligente 4. Como se entenderá, varios componentes de una tarjeta inteligente se muestran en la Figura 7. En el lado izquierdo de la figura se muestran los pad de entrada/salida, que incluyen los datos de tierra, Vcc, reloj, E/S, y los pad adicionales, mientras que diversos componentes funcionales 15 se muestran solo con fines ilustrativos. Se muestra una unidad de gestión de memoria MMU para la interacción con las diversas memorias a bordo, tales como ROM, que es una ROM programable una sola vez, tal como una ROM difusa, RAM y EEPROM Flash, como se entenderá. Los otros módulos no se describen en la presente memoria, asumiendo que el experto conocerá su función. Un subconjunto de los bloques funcionales ilustrados puede estar presente en otros ejemplos. El circuito lógico programable por hardware reconfigurable 1 puede considerarse un elemento de seguridad. El consumo de energía mientras se ejecuta el método como se describe en la presente memoria puede cumplir con los parámetros de funcionamiento de la tarjeta inteligente, y/o el factor de forma del circuito lógico programable por hardware reconfigurable puede cumplir con la norma de parámetros de la tarjeta inteligente.
Por lo tanto, una tarjeta inteligente 4 que comprende el dispositivo criptográfico flexible, tal como se describe en la presente memoria y tal como se ilustra en la figura 7, es capaz de procesar señales de radio personalizadas y adaptables, si, por ejemplo, la tarjeta inteligente reside en una unidad IP o chip de radio definida por software. Además, la funcionalidad criptográfica flexible se puede proporcionar a dispositivos de internet de las cosas o dispositivos integrados SOC (sistema en chip).
Los módulos configurables y/o interconexiones configurables del circuito lógico programable por hardware reconfigurable 1, después de someterse al método descrito en la presente memoria, pueden adaptarse para un proveedor individual sin someterse a un rediseño de hardware del silicio.
Por consiguiente, se proporciona un método de despliegue de un módulo seguro, por ejemplo, un elemento seguro de un circuito lógico programable reconfigurable. Al permitir que aspectos del módulo seguro se programen después de la fabricación, el diseño y la fabricación del módulo seguro y, por lo tanto, el dispositivo dentro del cual reside, se simplifican y, por lo tanto, son menos costosos. La capacidad de la programación 15 posterior a la fabricación permite que aspectos del esquema criptográfico empleado por el módulo seguro se desplieguen durante o antes del tiempo de activación del dispositivo que contiene el módulo seguro. Esto reduce la carga en un diseño personalizado de silicio, tal como en los elementos seguros, lo que puede reducir el tiempo de salida al mercado, así como permitir la segmentación de las características de diseño y seguridad entre las diferentes implementaciones. Además, al retener algunos aspectos del diseño hasta la etapa de implementación, un ataque a nivel de diseño impediría que se conozca toda la información requerida para implementar el elemento de seguridad.
Esto permite flexibilidad tanto en el diseño como en la fabricación del módulo seguro, en el sentido de que se pueden distribuir nuevos dispositivos/PCB que comprenden un elemento seguro y que tienen un diseño más genérico, lo que permite la reducción del coste de fabricación.
Como resultado, los proveedores de contenido de acceso controlado o condicional pueden obtener ventajas debido a que pueden:
1. adaptar sus algoritmos/claves/códigos de control de acceso en el punto de distribución del dispositivo que contiene el dispositivo criptográfico flexible, tal como un elemento de seguridad, por ejemplo; y/o
2. cambiar aspectos del control de acceso seguro mediante una descarga a los dispositivos después de la distribución del hardware sin necesidad de cambiar el hardware en el campo. Esto permite mantener un acceso seguro por medio del cambio de datos de seguridad que pueden haberse visto comprometidos por un ataque exitoso.
Entonces, en términos generales, se proporciona seguridad gracias a la clave secreta u otro elemento único integrado en la raíz de confianza. Además, como se entenderá, debido a la acción de la función unidireccional, los datos de configuración no pueden regenerarse para permitir la programación de un circuito lógico programable reconfigurable en blanco. Incluso si se obtiene un estado deseado del circuito lógico programable reconfigurable después de la programación, por ejemplo, por medio de un ataque microscópico o escaneando todas las pines del circuito lógico programable reconfigurable u otro dispositivo donde reside el circuito lógico programable reconfigurable, con todas las posibles combinaciones de entrada, no es posible descubrir los datos de configuración requeridos para lograr la configuración particular ya que la función unidireccional impide este conocimiento.
Una realización del dispositivo programable por hardware reconfigurable descrito en la presente memoria puede desplegarse dentro de un dispositivo anfitrión para proporcionar contenido consumible a partir de una señal de RF recibida. En virtud de las posibilidades para configurar el hardware para realizar las funciones requeridas en el front end digital de un chip de radio definida por software, y en virtud del dispositivo programable por hardware reconfigurable que comprende un dispositivo criptográfico flexible, que puede decirse que es un elemento de seguridad, un chip de radio segura definida por software puede desplegarse en el dispositivo anfitrión. La seguridad también se garantiza cuando, por ejemplo, la información se transmite desde el servidor a través de una frecuencia de radio dada a través de un dispositivo de radio seguro dado. Gracias al chip SDR seguro, se puede garantizar la integridad y la autenticidad de esta información.
La Figura 8 muestra una realización de un chip de radio segura definida por software según una realización, desplegado en un dispositivo anfitrión. El dispositivo anfitrión puede ser un receptor para contenido digital protegido, por ejemplo, que comprende un procesador CPU principal y una interfaz de comunicaciones para comunicarse con un servidor por ejemplo. El chip de radio segura definida por software puede incluir hardware analógico, tal como el transceptor de radiofrecuencia y cualquier módulo analógico a digital y digital a analógico. Según una realización alternativa, tales módulos analógicos permanecen fuera del chip de radio segura definida por software y, en cambio, se colocan en el dispositivo anfitrión. En cualquiera de las realizaciones, el chip SDR seguro comprende además un microcontrolador y algún almacenamiento local, tal como se describió anteriormente con respecto a la figura 2. Además, el chip SDR seguro comprende una función de procesamiento de señales digitales seguras, que puede verse como una combinación de un bloque DSP estándar y un circuito programable por hardware reconfigurable RHPC. En una realización preferida, la parte RHPC se ocuparía de la conversión digital descendente de muestras de IF recibidas desde la salida convertida del transceptor para proporcionar muestras de banda base, y la parte DSP se ocuparía de las etapas seguras de procesamiento de banda base del chip SDR.
Como se ha descrito anteriormente, la señal de RF recibida desde la antena de un chip de radio definida por software debe traducirse primero en una señal de banda base para el procesamiento de banda base por el DSP. Esta traducción puede incluir las funciones realizadas por el transceptor, incluida la sintonización y la conversión de RF a IF, la conversión analógica a digital para proporcionar muestras de IF y la mezcla y filtrado para proporcionar las muestras de banda base. La parte de la radio que realiza estas funciones puede conocerse colectivamente como el front end. El front end puede estar formado por un front end analógico, que incluye las funciones del transceptor y la conversión analógica a digital. La parte de la radio que convierte las muestras de IF en muestras de banda base puede denominarse front end digital. Una realización del chip de radio segura definida por software descrito la presente memoria comprende un front end analógico, que incluye el transceptor de RF y el convertidor analógico a digital, y un front end digital, que comprende módulos configurados para proporcionar la mezcla y filtrado de muestras de frecuencia intermedia proporcionadas por el front end analógico y para entregar muestras de banda base para el procesamiento de señales digitales por el procesador de banda base DSP. Según otra realización, el front end analógico no está incluido en el chip SDR, sino que está incluido en el dispositivo anfitrión. Preferentemente, para una radio configurada para recibir y procesar señales de frecuencia ultraalta UHF en el rango de 300 MHz a 3 GHz o señales de frecuencia superalta SHF en el rango de 3 GHz a 30 GHz, la antena puede integrarse en la misma placa de circuito impreso PCB que el dispositivo anfitrión. En consecuencia, según una realización, un dispositivo anfitrión comprende una antena para recibir entrada de RF, un microprocesador, un módulo de interfaz y un chip SDR seguro que comprende un microcontrolador, almacenamiento local, un front end analógico y procesamiento de señal, que incluye un front end digital en forma de un circuito lógico programable por hardware reconfigurable y un procesador de banda base. Según otra realización, un dispositivo anfitrión comprende una antena para recibir entrada de RF, un microprocesador, un módulo de interfaz, un front end analógico y un chip SDR seguro que comprende un microcontrolador, almacenamiento local y procesamiento de señales, que incluye un front end digital en forma de un circuito lógico programable por hardware reconfigurable y un procesador de banda base.
La descripción anterior proporciona ejemplos relacionados con la ruta de recepción de una señal de radio, donde tales señales se convierten en IF, se convierten en el dominio digital, se mezclan, se filtran, entre otros, para proporcionar muestras de banda base para una demodulación, decodificación y/o análisis adicionales. Cabe señalar que las realizaciones descritas en la presente memoria pueden comprender, igualmente, la cadena de señal para la conversión ascendente de muestras de banda base en muestras de IF y la conversión digital a analógica en una señal de IF, y luego la transmisión de una señal de RF por el transceptor. En algunas realizaciones, todo el procesamiento de la mezcla y el filtrado de señales de radio de dominio digital puede realizarse mediante el circuito lógico programable por hardware reconfigurable, mientras que en otras realizaciones el procesamiento por el circuito lógico programable por hardware reconfigurable solo llega hasta el suministro de las muestras de banda base, en cuyo caso el procesamiento adicional de banda base puede llevarse a cabo mediante un módulo de procesamiento de banda base disponible en el mercado o DSP.
Las realizaciones descritas en la presente memoria proporcionan:
confidencialidad e integridad de los datos/metadatos que se almacenan dentro del chip seguro y que transitan entre el chip seguro y el servidor;
confidencialidad de las reglas/algoritmos de procesamiento realizados por el chip seguro;
la CPU principal del anfitrión nunca puede acceder a los datos/metadatos ya que no puede ser completamente confiable (aunque para ciertas aplicaciones puede ser una característica que permite que la CPU principal realice ciertas operaciones de RF); y
la autenticación mutua entre el chip seguro y el servidor impide el uso no autorizado de la funcionalidad de SDR.
Para una mayor seguridad de extremo a extremo, es preferible que el servidor también incluya características de seguridad de hardware.
Los beneficios de los usuarios finales incluyen:
una forma segura de almacenar y procesar reglas/algoritmos de análisis de espectro de radio localmente en el dispositivo (estas son propiedad intelectual muy valiosa);
una forma segura de almacenar datos, que puede ser requerida por la normativa y ayuda a proteger la reputación del fabricante (prevención de fugas de datos);
un servicio en la nube que recupera de forma segura datos de radio, los almacena y los analiza (análisis personalizados);
un servicio seguro de nube a RF que permite enviar cualquier tipo de transmisión de radio directamente desde la nube; y
un mercado para vender o comprar datos y metadatos de radio de software.
Debe entenderse que la descripción anterior pretende ser ilustrativa y no restrictiva. Muchas otras implementaciones serán evidentes para los expertos en la técnica tras la lectura y comprensión de la descripción anterior. Aunque la presente descripción se ha descrito con referencia a implementaciones ilustrativas específicas, se reconocerá que la descripción no se limita a las implementaciones descritas, sino que puede ponerse en práctica con modificaciones y alteraciones dentro del alcance de las reivindicaciones adjuntas. Por consiguiente, la memoria descriptiva y los dibujos deben considerarse en un sentido ilustrativo en lugar de un sentido restrictivo. Por lo tanto, el alcance de la descripción debe determinarse con referencia a las reivindicaciones adjuntas, junto con el alcance completo de los equivalentes a los que tienen derecho tales reivindicaciones.

Claims (11)

  1. REIVINDICACIONES
    i.Un chip de radio definida por software que comprende:
    un front end digital dispuesto para convertir muestras de frecuencia intermedia digitales en muestras de banda base digitales; y
    un back end digital dispuesto para procesar las muestras de banda base digitales para proporcionar un contenido consumible;
    el chip de radio definida por software comprende además un circuito lógico programable por hardware reconfigurable configurado al menos para funcionar como el front end digital;
    caracterizado por queel circuito lógico programable por hardware reconfigurable comprende un dispositivo criptográfico seguro dispuesto para proporcionar una raíz de confianza que tiene una clave particular como parte de un esquema de escalera de claves.
  2. 2. El chip de radio definida por software según la reivindicación 1, en donde el back end digital comprende un módulo de procesamiento de señales digitales.
  3. 3. El chip de radio definida por software según la reivindicación 1, en donde el circuito lógico programable por hardware reconfigurable se configura además para funcionar como el back end digital.
  4. 4. El chip de radio definida por software según cualquiera de las reivindicaciones anteriores, que comprende además un front end analógico al menos dispuesto para convertir una señal de radiofrecuencia en una señal de frecuencia intermedia analógica y dispuesto para convertir la señal de frecuencia intermedia analógica para proporcionar las muestras de frecuencia intermedia digitales.
  5. 5. El chip de radio definida por software según cualquiera de las reivindicaciones anteriores, en donde el dispositivo criptográfico seguro comprende:
    un módulo de configuración que comprende: un módulo de descifrado y verificación dispuesto para descifrar y autenticar y/o verificar la integridad de los datos de configuración; y un módulo de procesamiento dispuesto para procesar al menos una porción de los datos de configuración;
    al menos un módulo criptográfico accesible a través de al menos un módulo de entrada/salida; y una red de interconexión que pasa entre los módulos del dispositivo criptográfico seguro;
    en donde el módulo de configuración se dispone para configurar al menos uno del módulo de entrada/salida o módulos criptográficos y/o al menos un subconjunto de la red de interconexión.
  6. 6. El chip de radio definida por software según la reivindicación 5, en donde el módulo de procesamiento comprende una función unidireccional que es operable en los datos de configuración para proporcionar datos de configuración procesados.
  7. 7. El chip de radio definida por software según cualquiera de las reivindicaciones 5 o 6, el sistema se configura para realizar el procesamiento antes o después del descifrado y/o verificación.
  8. 8. El chip de radio definida por software según cualquiera de las reivindicaciones 5 a 7, en donde se dispone que los datos de configuración procesados se usen para configurar al menos uno del módulo de entrada/salida o el módulo criptográfico.
  9. 9. El chip de radio definida por software según cualquiera de las reivindicaciones 5 a 8, en donde el módulo de entrada/salida o el módulo criptográfico comprende al menos uno de: un módulo de caja de sustitución, un módulo de tabla de sustitución, un módulo de permutación de bits, un módulo de permutación de bytes o un módulo de multiplicación de matrices.
  10. 10. El chip de radio definida por software según la reivindicación 9, comprendiendo además el módulo de entrada/salida o el módulo criptográfico un endurecedor para un generador verdadero de números aleatorios o una función físicamente no clonable, y/o una máquina de estado flexible, o una porción de la red de interconexión.
  11. 11. Un sistema que comprende:
    un chip de radio definida por software según cualquiera de las reivindicaciones 4 a 10;
    una antena dispuesta para recibir la señal de radiofrecuencia; y
    un servidor dispuesto para enviar información a y/o recibir información del chip de radio definida por software, estando configurado el servidor para autenticar al menos parte de la información procedente del chip de radio definida por software y estando configurado el chip de radio definida por software para autenticar al menos parte de la información procedente del servidor.
    Un método para programar un chip de radio definida por software que comprende un circuito lógico programable por hardware reconfigurable, el circuito lógico programable por hardware reconfigurable comprende un dispositivo criptográfico seguro dispuesto para proporcionar una raíz de confianza que tiene una clave particular como parte de un esquema de escalera de claves, comprendiendo el método: cargar información en el circuito lógico programable por hardware reconfigurable después de autenticar y descifrar la información utilizando una clave derivada de la clave particular de la raíz de confianza.
    El método según la reivindicación 12, que comprende además:
    cargar datos de configuración en el circuito lógico programable por hardware reconfigurable; procesar al menos una porción de los datos de configuración a través de una función unidireccional para formar datos de configuración procesados; y
    configurar al menos un módulo configurable del circuito lógico programable por hardware reconfigurable utilizando los datos de configuración procesados.
    El método según la reivindicación 13, que comprende además descifrar los datos de configuración y/o en donde la etapa de carga comprende verificar la autenticidad y/o integridad de los datos de configuración utilizando una clave asimétrica o una clave simétrica.
    El método según cualquiera de las reivindicaciones 13 o 14, en donde la etapa de configuración comprende al menos uno de:
    inicializar el circuito lógico programable por hardware reconfigurable;
    configurar un módulo configurable del circuito lógico programable por hardware reconfigurable y configurar una interconexión entre los módulos del circuito lógico programable por hardware reconfigurable en donde los módulos pueden ser configurables o no configurables.
ES18811780T 2017-12-22 2018-11-28 Un chip de radio segura definida por software Active ES2960314T3 (es)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP17210095.0A EP3503412A1 (en) 2017-12-22 2017-12-22 A secure software-defined radio chip
PCT/EP2018/082780 WO2019120908A1 (en) 2017-12-22 2018-11-28 A secure software-defined radio chip

Publications (1)

Publication Number Publication Date
ES2960314T3 true ES2960314T3 (es) 2024-03-04

Family

ID=60915310

Family Applications (1)

Application Number Title Priority Date Filing Date
ES18811780T Active ES2960314T3 (es) 2017-12-22 2018-11-28 Un chip de radio segura definida por software

Country Status (7)

Country Link
US (1) US20200401730A1 (es)
EP (2) EP3503412A1 (es)
KR (2) KR20230110379A (es)
CN (1) CN111819799B (es)
ES (1) ES2960314T3 (es)
TW (1) TWI782147B (es)
WO (1) WO2019120908A1 (es)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11416639B2 (en) * 2020-06-29 2022-08-16 Nuvoton Technology Corporation PQA unlock
US11386204B2 (en) * 2020-09-24 2022-07-12 Intel Corporation Agile reconfigurable approach for real-time replacement of on-chip safety-critical modules

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6072994A (en) * 1995-08-31 2000-06-06 Northrop Grumman Corporation Digitally programmable multifunction radio system architecture
TW583568B (en) * 2001-08-27 2004-04-11 Dataplay Inc A secure access method and system
JP2003122442A (ja) * 2001-10-16 2003-04-25 Sony Corp ソフトウェア・ダウンロードシステムのための無線データ通信方法および装置
JP2003304235A (ja) * 2002-04-10 2003-10-24 Sony Corp 無線通信装置、およびプログラム・ダウンロード方法、並びにコンピュータ・プログラム
JP2003302899A (ja) * 2002-04-11 2003-10-24 Sony Corp ブーリアン・マトリクスに基づく暗号化および復号処理方法、並びに装置
US7404074B2 (en) * 2002-07-12 2008-07-22 Sca Technica, Inc. Self-booting software defined radio module
WO2008156392A1 (en) * 2007-06-18 2008-12-24 Telefonaktiebolaget Lm Ericsson (Publ) Security for software defined radio terminals
US8213612B2 (en) * 2007-12-07 2012-07-03 Inside Contactless S.A. Secure software download
US8892855B2 (en) * 2010-08-10 2014-11-18 Maxlinear, Inc. Encryption keys distribution for conditional access software in TV receiver SOC
KR101744388B1 (ko) * 2014-04-09 2017-06-09 (주) 아이씨티케이 인증 장치 및 방법
CN104883331A (zh) * 2015-04-10 2015-09-02 长春理工大学 基于软件无线电的基带信号处理平台

Also Published As

Publication number Publication date
KR20230110379A (ko) 2023-07-21
KR20200101359A (ko) 2020-08-27
CN111819799A (zh) 2020-10-23
CN111819799B (zh) 2023-03-31
US20200401730A1 (en) 2020-12-24
TW201928660A (zh) 2019-07-16
EP3503412A1 (en) 2019-06-26
WO2019120908A8 (en) 2020-01-16
KR102557118B1 (ko) 2023-07-18
WO2019120908A1 (en) 2019-06-27
TWI782147B (zh) 2022-11-01
EP3729661B1 (en) 2023-09-13
EP3729661C0 (en) 2023-09-13
EP3729661A1 (en) 2020-10-28

Similar Documents

Publication Publication Date Title
US8892855B2 (en) Encryption keys distribution for conditional access software in TV receiver SOC
US20120079279A1 (en) Generation of SW Encryption Key During Silicon Manufacturing Process
US9177152B2 (en) Firmware authentication and deciphering for secure TV receiver
US10521618B1 (en) Methods and apparatus for secure root key provisioning
US6907126B2 (en) Encryption-decryption apparatus
US20120060039A1 (en) Code Download and Firewall for Embedded Secure Application
ES2960314T3 (es) Un chip de radio segura definida por software
US8935520B2 (en) Control word obfuscation in secure TV receiver
JP5246863B2 (ja) 再構成可能論理デバイスの論理プログラムデータ保護システム及び保護方法
US9305185B1 (en) Method and apparatus for securing programming data of a programmable device
JP4658136B2 (ja) 有線またはワイヤレス通信装置を再構成する際の認証
Baskar et al. Establishment of light weight cryptography for resource constraint environment using FPGA
US7890769B2 (en) System and method for secure code downloading
US10044514B1 (en) Secure external key storage for programmable ICS
Kashyap et al. Compact and on-the-fly secure dynamic reconfiguration for volatile FPGAs
US20170063545A1 (en) Random number generating device, cipher processing device, storage device, and information processing system
US20120011346A1 (en) Microcode-based challenge/response process
ES2957712T3 (es) Dispositivo criptográfico flexible
Nakanishi An FPGA configuration scheme for bitstream protection
Kashyap et al. Secure partial dynamic reconfiguration with unsecured external memory
US20150304105A1 (en) Methods and Apparatuses of Processing Sealed Data with Field Programmable Gate Array
Unterstein et al. Secure update of fpga-based secure elements using partial reconfiguration