ES1075147U - Circuit of protection against pulses of overvoltage (Machine-translation by Google Translate, not legally binding) - Google Patents
Circuit of protection against pulses of overvoltage (Machine-translation by Google Translate, not legally binding) Download PDFInfo
- Publication number
- ES1075147U ES1075147U ES201100610U ES201100610U ES1075147U ES 1075147 U ES1075147 U ES 1075147U ES 201100610 U ES201100610 U ES 201100610U ES 201100610 U ES201100610 U ES 201100610U ES 1075147 U ES1075147 U ES 1075147U
- Authority
- ES
- Spain
- Prior art keywords
- circuit
- fet mos
- transistor
- mos device
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims description 6
- 230000001105 regulatory effect Effects 0.000 claims 1
- 230000006866 deterioration Effects 0.000 description 7
- 230000006378 damage Effects 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 230000002427 irreversible effect Effects 0.000 description 4
- 230000003213 activating effect Effects 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 230000002547 anomalous effect Effects 0.000 description 1
- 230000000712 assembly Effects 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010616 electrical installation Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000021715 photosynthesis, light harvesting Effects 0.000 description 1
- 239000013641 positive control Substances 0.000 description 1
Landscapes
- Electronic Switches (AREA)
- Emergency Protection Circuit Devices (AREA)
Abstract
Description
Circuito de protección contra impulsos de sobretensión.Pulse protection circuit overvoltage
La presente invención está relacionada con la protección de elementos eléctricos contra sobretensiones que pueden causar el deterioro de los mismos, proponiendo un circuito de protección contra impulsos de tensión para transistores de efecto de campo metal-óxido semiconductor de potencia, preferentemente para aplicaciones de automoción.The present invention is related to the protection of electrical elements against surges that may cause their deterioration, proposing a circuit of voltage pulse protection for effect transistors Metal-oxide semiconductor power field, preferably for automotive applications.
En la actualidad es cada vez más frecuente el uso de dispositivos para interrumpir o conectar, bajo las órdenes de una circuitería de control, la energía eléctrica suministrada a una carga. Las aplicaciones en tal sentido son numerosas, como control de ventiladores, cerraduras, inyectores y todo tipo de actuadores en general, así como válvulas, elementos de iluminación, elementos calefactores, etc.Nowadays, the use of devices to interrupt or connect, under the orders of a control circuitry, the electrical energy supplied to a load. The applications in this regard are numerous, as a control of fans, locks, injectors and all kinds of actuators in general, as well as valves, lighting elements, elements heaters, etc.
Los dispositivos de efecto de campo metal-óxido semiconductor (FET MOS), presentan notables ventajas frente a los relés o interruptores electromecánicos, pudiendo destacarse las características siguientes:Metal-oxide field effect devices semiconductor (FET MOS), have significant advantages over relays or electromechanical switches, being able to stand out the following features:
- La relación volumen/capacidad de corte de potencia, es muy baja.- The volume / cutting capacity ratio of Power is very low.
- Gran facilidad para integración sin solución de continuidad como partes de circuiterías de control y mando, obteniendo unos montajes ligeros y compactos, lo cual es muy importante en el campo de la automoción.- Great ease for integration without solution of continuity as parts of control and command circuitry, getting light and compact assemblies, which is very important in the automotive field.
- Elevada fiabilidad bajo condiciones especificadas de funcionamiento, ya que apenas sufren desgaste.- High reliability under conditions specified performance, since they hardly suffer wear.
- Gran resistencia a las vibraciones.- Great resistance to vibrations.
- El costo es muy reducido en comparación de los dispositivos electromecánicos.- The cost is very small compared to electromechanical devices
Dichos dispositivos presentan, sin embargo también, una serie de inconvenientes frente a los interruptores electromecánicos, entre los que se pueden destacar:Such devices present, however also, a series of inconveniences in front of the switches electromechanical, among which we can highlight:
- Suelen presentar mayor caída de tensión que los interruptores electromecánicos y, por lo tanto, se calientan más al paso de la corriente eléctrica, necesitando estar provistos de medidas de refrigeración.- They usually have a greater voltage drop than the electromechanical switches and therefore they get hotter to the passage of the electric current, needing to be provided with cooling measures
- El margen entre la corriente nominal y la máxima que provoca la destrucción del dispositivo, es más estrecho que en un interruptor electromecánico, debiendo tomarse medidas para evitar los cortocircuitos.- The margin between the nominal current and the maximum that causes the destruction of the device, is narrower that in an electromechanical switch, measures must be taken to Avoid short circuits.
- Son muy sensibles a las sobretensiones, de manera que impulsos de muy corta duración (< 1 segundo) de tensiones que apenas superan el doble de la tensión nominal de trabajo entre los terminales de conmutación (fuente y drenador), pueden causar un daño irreversible al dispositivo.- They are very sensitive to surges, of so that pulses of very short duration (<1 second) of voltages that barely exceed twice the nominal voltage of work between switching terminals (source and drain), They can cause irreversible damage to the device.
- Presentan una relación inversamente proporcional entre la corriente máxima que el dispositivo puede soportar en estado de cierre o conducción y la tensión máxima que puede soportar en estado apertura o no conducción.- Present a relationship inversely proportional between the maximum current that the device can withstand in closed or conductive state and the maximum voltage that It can withstand in opening state or not driving.
Todo esto cobra especial importancia en aplicaciones de automoción, ya que los sistemas alimentados a tensión nominal de 12 V, incluso en el manejo de potencias inferiores a 1 KW (por ejemplo 350 W), implica el manejo de corrientes nominales muy elevadas (de casi 30 Amperios), con transitorios de arranque de hasta 100 y más Amperios.All this takes on special importance in automotive applications, since the systems fed to nominal voltage of 12 V, even when handling power less than 1 KW (for example 350 W), it implies the handling of very high nominal currents (of almost 30 Amps), with boot transients of up to 100 and more Amps.
Esto obliga a seleccionar dispositivos FET MOS tales que su tensión máxima continua en estado abierto entre los terminales fuente y drenador, sea escasamente 3,33 veces la tensión nominal de red (12 V).This forces you to select FET MOS devices such that its maximum voltage continues in an open state between the source and drain terminals, scarcely 3.33 times the voltage mains rating (12 V).
Por otro lado, en las instalaciones eléctricas de los automóviles, alimentadas a 12 V, se producen eventos de tipo impulsos de tensión, debido a la peculiaridad de las mismas y de los elementos, tanto consumidores como generadores, que en ellas intervienen.On the other hand, in electrical installations of cars, powered at 12 V, type events occur voltage impulses, due to the peculiarity of them and the elements, both consumers and generators, that in them They intervene.
Cabe citar además, que cuando a un conjunto formado por una carga y un dispositivo FET MOS que se encuentra en estado de corte, se le aplica un impulso de tensión de valor suficientemente alto para provocar que el dispositivo FET MOS entre en conducción por avalancha, es decir habiéndose superado la tensión de bloqueo inverso en la unión P-N que mantiene al circuito abierto, el parámetro que determina si el dispositivo sufrirá o no un daño irreversible es la energía que se disipa en la unión P-N. Esta energía depende en la práctica, no solo de la forma de onda, valor de pico y duración del impulso de tensión aplicado, sino también de otros parámetros, como las características de la carga eléctrica controlada por el dispositivo FET MOS, así como las características del propio dispositivo FET MOS.It should also be mentioned that when a set formed by a load and a FET MOS device that is in cut-off state, a value voltage pulse is applied high enough to cause the FET MOS device to enter in avalanche driving, that is to say having exceeded the tension reverse lock on the P-N junction that keeps the open circuit, the parameter that determines whether the device suffer or not irreversible damage is the energy that dissipates in the P-N junction. This energy depends in practice, not only of the waveform, peak value and pulse duration of applied voltage, but also other parameters, such as characteristics of the electric charge controlled by the device FET MOS, as well as the characteristics of the FET device itself MOS
En este contexto la mayor criticidad se presenta en relación con los impulsos 5a y 5b descritos en la norma ISO 7637-2 párrafo 5.6.5, conocidos como impulsos "load dump".In this context the greatest criticality is presented in relation to pulses 5a and 5b described in the ISO standard 7637-2 paragraph 5.6.5, known as impulses "load dump".
Generalmente a la mayoría de los sistemas de a bordo de los automóviles, distintos del propio generador o alternador, que es el que lleva una protección centralizada para limitar la tensión de pico en caso de un evento "load dump", solo se les exigen los pulsos 5b, precisamente debido a la existencia en el generador o alternador de dicha protección centralizada.Generally to most systems of a board of cars, other than the generator itself or alternator, which is the one that carries a centralized protection for limit peak voltage in case of a "load dump" event, only 5b pulses are required, precisely because of the existence in the generator or alternator of said protection centralized
En general los impulsos 5b que así resultan, son perfectamente compatibles con la tensión máxima permisible entre los terminales drenador y fuente de los modelos de dispositivos FET MOS más habituales para controlar las cargas eléctricas más elevadas presentes en los automóviles actuales con sistemas de alimentación eléctrica a 12 V, no presentándose ningún problema cuando se ensayan los componentes y sistemas bajo estas condiciones.In general, the impulses 5b that result are perfectly compatible with the maximum allowable voltage between drain and source terminals of the FET MOS device models most common to control the highest electric charges present in current cars with power systems 12V electric, no problem presenting when tested the components and systems under these conditions.
En la práctica, sin embargo, ocurre que se presentan de forma esporádica, durante el funcionamiento de los vehículos, impulsos de igual o mayor magnitud que los impulsos 5a, los cuales causan, a veces, daños irreversibles por avalancha en los dispositivos FET MOS, al superar la disipación de energía los valores máximos que soportan dichos dispositivos.In practice, however, it happens that present sporadically, during the operation of the vehicles, impulses of equal or greater magnitude than impulses 5a, which sometimes cause irreversible damage by avalanche in the FET MOS devices, by overcoming energy dissipation maximum values that support such devices.
Estos daños se producen porque al fundirse parcialmente la pastilla semiconductora, se crea un camino conductor permanente en la misma, quedando el dispositivo en estado permanente de conducción y alimentando la carga, sin que la circuitería de control pueda actuar sobre ella, dando lugar a una situación que se conoce como "funcionamiento no comandado".These damages occur because when melted partially the semiconductor tablet, a conductive path is created permanent in it, leaving the device in a permanent state of conduction and feeding the load, without the circuitry of control can act on it, giving rise to a situation that known as "operation not commanded."
Aparte de las consecuencias indeseables, incluso con riesgos para la seguridad, que puede acarrear el "funcionamiento no comandado" de cualquier dispositivo, existe otra peculiaridad en el fallo de un dispositivo FET MOS, que es que el camino conductor que se forma no es un cortocircuito franco, sino que tiene una resistencia óhmica del orden de algunos ohmios, que es muy superior a la que presentaría el dispositivo en estado de conducción normal, con lo cual en el dispositivo FET MOS se produce una disipación de potencia y por lo tanto un calentamiento, muy superiores a los que ocurren en un funcionamiento normal en condiciones de baja resistencia, resultando totalmente insuficientes los medios de refrigeración disponibles, por lo que se produce una peligrosa elevación de temperatura del dispositivo que puede conllevar riesgo de incendio.Apart from the undesirable consequences, even with security risks, which can lead to "non-commanded operation" of any device, there is another peculiarity in the failure of a FET MOS device, which is that the conductive path that forms is not a frank short circuit, but which has an ohmic resistance of the order of some ohms, which is far superior to what the device would present in a state of normal driving, which results in the FET MOS device a power dissipation and therefore a heating, very superior to those that occur in normal operation in low resistance conditions, resulting totally insufficient the available cooling media, so there is a dangerous temperature rise of the device that can carry a risk of fire.
Los fabricantes de dispositivos FET MOS son conscientes de esta debilidad de dichos dispositivos, por lo que en los últimos años han desarrollado lo que se denomina FET MOS inteligentes o SMART MOSFET, los cuales incorporan junto al dispositivo interruptor semiconductor simple y formando una unidad con el mismo, un segundo circuito integrado de monitorización y control, capaz de detectar condiciones anómalas, como sobrecorriente y sobretemperatura, desactivando el circuito principal para protegerlo, en caso de producirse situaciones que excedan las condiciones de funcionamiento seguro.The manufacturers of FET MOS devices are aware of this weakness of these devices, so in recent years have developed what is called FET MOS Smart or SMART MOSFET, which incorporate next to the Simple semiconductor switch device and forming a unit with it, a second integrated monitoring circuit and control, capable of detecting anomalous conditions, such as overcurrent and overtemperature, deactivating the main circuit to protect it, in case of situations that exceed the safe operating conditions.
El recurso más usado para la protección contra las sobretensiones, es la monitorización de la tensión del terminal drenador y la puesta en conducción del dispositivo si la tensión entre dicho terminal drenador y el terminal fuente excede un valor prefijado, de forma que la energía del pulso sea disipada sobre todo en la carga exterior y no en una unión P-N forzada al estado de avalancha.The most used resource for protection against overvoltages, is the terminal voltage monitoring drain and device start-up if the voltage between said drain terminal and the source terminal exceeds a value preset, so that the pulse energy is dissipated above all in the external load and not in a forced P-N junction to the state of avalanche.
Ensayos realizados con los dispositivos SMART MOSFET comerciales ha demostrado, sin embargo, que en muchos casos estos dispositivos no tienen mejores prestaciones que los dispositivos FET MOS estándar no protegidos, siendo igualmente destruidos por los impulsos del rango 5a y superiores.Tests performed with SMART devices Commercial MOSFET has shown, however, that in many cases these devices have no better performance than Standard FOS MOS devices not protected, being equally destroyed by the impulses of rank 5a and higher.
De acuerdo con la invención se propone un circuito adicional que se dispone en relación con el circuito de control de un dispositivo FET MOS de alimentación de una carga, determinando este circuito complementario una protección que evita que los impulsos de sobretensión causen el deterioro del dispositivo FET MOS.According to the invention, a additional circuit that is available in relation to the circuit control of a FET MOS device feeding a load, determining this complementary circuit a protection that avoids that the surge impulses cause the device to deteriorate FET MOS.
El circuito adicional objeto de la invención consta de un transistor, desde el cual se determinan terminales de conexión respecto del circuito de control del dispositivo FET MOS a proteger, yendo en relación con la puerta y el emisor de dicho transistor, respectivamente a través de una resistencia y de un condensador, un diodo zener.The additional circuit object of the invention It consists of a transistor, from which terminals are determined connection with respect to the control circuit of the FET MOS device a protect, going in relation to the door and the emitter of said transistor, respectively through a resistor and a capacitor, a zener diode.
Se obtiene así una disposición con la que cuando el circuito de control del dispositivo FET MOS recibe un impulso de tensión que supera la tensión de zener del diodo zener del circuito adicional, a través de este diodo zener se polariza el transistor de dicho circuito adicional, el cual pasa a estado de conducción, forzando al dispositivo FET MOS a conducción, con lo cual se consigue que la disipación de energía por este dispositivo sea mucho menor que en condiciones normales, evitándose así el deterioro del dispositivo.A provision is thus obtained with which when the control circuit of the FET MOS device receives a boost from voltage that exceeds the zener voltage of the circuit's zener diode additionally, through this zener diode the transistor is polarized said additional circuit, which goes into driving state, forcing the FET MOS device to drive, thereby get the power dissipation by this device to be much less than in normal conditions, thus preventing deterioration of the device.
El condensador incluido entre el diodo zener y el transistor del circuito adicional, permite un ajuste para introducir un cierto retardo y prolongar el estado de conducción del dispositivo FET MOS el tiempo necesario para una disipación total y segura de la energía proporcionada por el pulso de tensión; de manera que, cuando la tensión en el circuito de control se reduce a niveles tolerables y la energía se ha disipado, el circuito adicional deja de activar la puerta del dispositivo FET MOS, volviendo éste al estado de no conducción sin haber sufrido deterioro.The capacitor included between the zener diode and The additional circuit transistor allows adjustment for introduce a certain delay and prolong the driving state of the FET MOS device the time required for total dissipation and safe from the energy provided by the voltage pulse; from so that when the voltage in the control circuit is reduced to tolerable levels and energy has dissipated, the circuit additional stops activating the door of the FET MOS device, returning this one to the state of no driving without having suffered deterioration.
Por todo ello, el circuito de protección objeto de la invención resulta de unas características ventajosas para la función a la que está destinado, adquiriendo vida propia y carácter preferente respecto de las disposiciones convencionales de la misma función.For all this, the object protection circuit of the invention results in advantageous characteristics for the function to which it is intended, acquiring its own life and character preferential with respect to the conventional provisions of the same function.
La figura 1 muestra en esquema un ejemplo de circuito de control de un dispositivo FET MOS sin protección contra sobretensiones.Figure 1 shows in schematic an example of control circuit of a FET MOS device without protection against surges
La figura 2 muestra la aplicación del circuito de protección objeto de la invención en el circuito de control de la figura anterior.Figure 2 shows the application of the circuit of protection object of the invention in the control circuit of the previous figure.
El objeto de la invención se refiere a un circuito de protección contra sobretensiones, destinado para la protección de circuitos de control de dispositivos FET MOS cuando en estos circuitos se produce un impulso de tensión que puede causar el deterioro del dispositivo FET MOS.The object of the invention relates to a surge protection circuit, intended for protection of control circuits of FET MOS devices when in these circuits produce a voltage pulse that can cause the deterioration of the FET MOS device.
La figura 1 representa un esquema de un circuito de control de un dispositivo FET MOS (T1) de alimentación de una carga (R1) que dispone de un borne de conexión (V1), yendo el circuito de control integrado entre unos respectivos bornes (V2 y V3), incorporando un transistor (Q1), al que se aplica una señal de control (V4), y entre dicho transistor (Q1) y el dispositivo FET MOS (T1) un conjunto formado por cuatro resistencias (R2, R3, R4, y R5), un segundo transistor (Q2), un condensador (C1) y un diodo (D1).Figure 1 represents a circuit diagram of control of a FET MOS device (T1) for feeding a load (R1) that has a connection terminal (V1), the integrated control circuit between respective terminals (V2 and V3), incorporating a transistor (Q1), to which a signal is applied control (V4), and between said transistor (Q1) and the FET MOS device (T1) a set consisting of four resistors (R2, R3, R4, and R5), a second transistor (Q2), a capacitor (C1) and a diode (D1).
En este circuito, al aplicar una determinada tensión de señal de control (V4) positiva al transistor (Q1), éste transistor (Q1) queda polarizado en conducción, haciendo que el dispositivo FET MOS (T1) pase a conducción, lo que determina una circulación de corriente por la carga (R1).In this circuit, when applying a certain positive control signal voltage (V4) to the transistor (Q1), this one transistor (Q1) is polarized in conduction, causing the FET MOS device (T1) pass to driving, which determines a current flow through the load (R1).
Al no estar protegido el circuito contra sobretensiones, cuando se aplica un impulso de tensión entre los bornes (V1 y V3), sobrepasando la tensión que soporta la unión P-N entre el terminal fuente y el terminal drenador del dispositivo FET MOS (T1), se produce un fenómeno de avalancha en dicha unión P-N, de manera que, en caso de excederse una determinada energía, se perfora el semiconductor del dispositivo FET MOS (T1), causando un deterioro irreversible de éste.Since the circuit is not protected against surges, when a voltage pulse is applied between terminals (V1 and V3), exceeding the voltage that supports the union P-N between the source terminal and the drain terminal of the FET MOS device (T1), an avalanche phenomenon occurs in said P-N junction, so that, if exceeded a certain energy, the device semiconductor is perforated FET MOS (T1), causing irreversible deterioration of the latter.
En esas condiciones queda permanentemente cerrado el circuito de la carga (R1), sin que la señal de control (V4) pueda desactivarle, estableciéndose en el dispositivo FET MOS (T1) una situación de elevada disipación de potencia, con un incremento indeseable de la temperatura del mismo.In these conditions it remains permanently closed the load circuit (R1), without the control signal (V4) can disable it, settling on the FET MOS device (T1) a situation of high power dissipation, with a undesirable increase in its temperature.
De este modo, la cantidad de energía disipada en el dispositivo FET MOS (T1) durante el pulso de sobretensión, es muy alta, del orden de 100 Julios. Por ejemplo, con un pulso de 40V 400 ms, se genera en la carga (R1) una corriente de 40A, que se corresponde con ese nivel de energía y, aunque esta corriente no es muy elevada en relación con la capacidad de corriente nominal del dispositivo FET MOS (T1), la energía es determinante, al estar la corriente asociada a una elevada caída de tensión, entrando el dispositivo FET MOS (T1) en avalancha.In this way, the amount of energy dissipated in The FET MOS device (T1) during the surge pulse is very high, of the order of 100 Joules. For example, with a pulse of 40V 400 ms, a current of 40A is generated in the load (R1), which is corresponds to that energy level and, although this current is not very high in relation to the nominal current capacity of the FET MOS device (T1), the energy is decisive, since the current associated with a high voltage drop, entering the FET MOS device (T1) in avalanche.
El circuito de protección objeto de la invención es un circuito adicional que tiene como fin evitar el deterioro del dispositivo FET MOS (T1) por un calentamiento excesivo ante un impulso de tensión en las circunstancias mencionadas, comprendiendo este circuito de protección un transistor (Q3), el cual se conecta al circuito de control del dispositivo FET MOS (T1) que se trata de proteger, en la forma que se observa en la figura 2.The protection circuit object of the invention It is an additional circuit that aims to prevent the deterioration of the FET MOS device (T1) due to excessive heating before a tension impulse in the aforementioned circumstances, comprising this protection circuit a transistor (Q3), which is connected to the control circuit of the FET MOS device (T1) which is about protect, as seen in figure 2.
Dicho circuito de protección comprende además un diodo zener (Z1), el cual se relaciona a través de una resistencia (R7) y a través de un condensador (C2), respectivamente, con la puerta y con el emisor del transistor (Q3), yendo dicho diodo zener (Z1) en serie con una resistencia (R6), a través de la cual se conecta al borne (V1) de conexión de la carga (R1) que se alimenta por medio del dispositivo FET MOS (T1).Said protection circuit further comprises a zener diode (Z1), which is related through a resistance (R7) and through a capacitor (C2), respectively, with the gate and with the emitter of the transistor (Q3), said zener diode going (Z1) in series with a resistor (R6), through which connect to the terminal (V1) of the load connection (R1) that is powered by means of the FET MOS device (T1).
De este modo se consigue monitorizar las sobretensiones que se producen en la línea del borne (V1) de conexión de la carga (R1), dando una señal de activación al circuito de control para que el dispositivo FET MOS (T1) empiece a conducir tan pronto como se detecta la sobretensión.In this way it is possible to monitor the surges that occur in the terminal line (V1) of load connection (R1), giving an activation signal to the circuit control so that the FET MOS device (T1) starts driving as soon as the overvoltage is detected.
Con ello, al elevarse la tensión en el borne (V1), se supera la tensión zener del diodo zener (Z1), produciéndose a través de la resistencia (R6) y de la resistencia (R7) una circulación de corriente que polariza el transistor (Q3), el cual al estar en paralelo con el transistor (Q1), pasa, con independencia del estado de dicho transistor (Q1), a estado de conducción, forzando al dispositivo FET MOS (T1) a conducción, incluso aunque en el transistor (Q1) no se haya recibido señal de mando para activar el circuito de control.With this, when the voltage in the terminal rises (V1), the zener voltage of the zener diode (Z1) is exceeded, producing through resistance (R6) and resistance (R7) a current circulation polarizing the transistor (Q3), which at be in parallel with the transistor (Q1), pass, regardless from the state of said transistor (Q1), to driving state, forcing the FET MOS (T1) device to drive, even if in the transistor (Q1) has not received a command signal to activate the control circuit
El condensador (C2) permite por su parte realizar un ajuste, para introducir un cierto retardo y prolongar el estado de conducción del dispositivo FET MOS (T1) el tiempo necesario para una disipación total y segura de la energía proporcionada por el pulso de tensión causante de la sobretensión en el circuito de control.The capacitor (C2) allows for its part make an adjustment, to introduce a certain delay and prolong the driving status of the FET MOS device (T1) on time necessary for a total and safe dissipation of energy provided by the voltage pulse causing the overvoltage in the control circuit
Cuando la tensión en el borne (V1) vuelve a estar en niveles tolerable y la energía de la sobretensión se ha disipado, el circuito de protección deja de activar la puerta del dispositivo FET MOS (T1), volviendo éste al estado de no conducción sin haber sufrido deterioro, ya que la aplicación del circuito de protección hace que, cuando se produce un impulso de sobretensión, la disipación de energía en dicho dispositivo FET MOS (T1), no pase del orden de 5 Julios, lo cual equivale a una veinteava parte de la energía que se disipa en el mismo dispositivo FET MOS (T1), en caso de no tener protección.When the voltage at the terminal (V1) returns to be at tolerable levels and the power of the surge has been dissipated, the protection circuit stops activating the door of the FET MOS device (T1), returning it to the non-driving state without having suffered deterioration, since the application of the circuit of protection means that when an overvoltage pulse occurs, the power dissipation in said FET MOS device (T1), do not pass of the order of 5 Joules, which is equivalent to one twentieth of the energy that dissipates in the same FET MOS device (T1), in case of not having protection.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| ES201100610U ES1075147Y (en) | 2011-07-01 | 2011-07-01 | CIRCUIT OF PROTECTION AGAINST IMPULSES OF OVERVOLTAGE |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| ES201100610U ES1075147Y (en) | 2011-07-01 | 2011-07-01 | CIRCUIT OF PROTECTION AGAINST IMPULSES OF OVERVOLTAGE |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| ES1075147U true ES1075147U (en) | 2011-08-04 |
| ES1075147Y ES1075147Y (en) | 2011-11-11 |
Family
ID=44280020
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| ES201100610U Expired - Fee Related ES1075147Y (en) | 2011-07-01 | 2011-07-01 | CIRCUIT OF PROTECTION AGAINST IMPULSES OF OVERVOLTAGE |
Country Status (1)
| Country | Link |
|---|---|
| ES (1) | ES1075147Y (en) |
-
2011
- 2011-07-01 ES ES201100610U patent/ES1075147Y/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| ES1075147Y (en) | 2011-11-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10044180B2 (en) | Electronic circuit breaker for an electrical load in an on-board electrical system of a motor vehicle | |
| US10714923B2 (en) | Protection device | |
| JP5432121B2 (en) | Voltage surge and overvoltage protection | |
| US8724280B2 (en) | Surge protection | |
| CA2403603C (en) | Electronic circuit breaker | |
| US10566785B2 (en) | Surge protective device with abnormal overvoltage protection | |
| US20060120000A1 (en) | Electronic circuit breaker | |
| ES2433241T3 (en) | Overvoltage protection for a bus device | |
| CN110462956A (en) | Electronic fuses for loads that can be connected to a low-voltage DC voltage grid | |
| GB2455607A (en) | Overvoltage Protection | |
| EP3070324A1 (en) | Igniter semiconductor device, igniter system, and ignition coil unit | |
| ES2924762T3 (en) | Electronic tap changer module for transformers | |
| KR101222926B1 (en) | Varistor module | |
| JP3607902B2 (en) | Ignition device for internal combustion engine | |
| KR101951040B1 (en) | Inverter IGBT gate driving apparatus | |
| JP2020162416A (en) | Circuit equipment for protection against excessive overheating | |
| US3365617A (en) | Protective means for electrical circuits | |
| CN1998121A (en) | Surge protection device | |
| ES2916474T3 (en) | Surge protection with spark gap and trip circuit | |
| US8649145B2 (en) | Circuit arrangement for limiting a voltage | |
| US10483757B1 (en) | Fast-acting power protection system incorporating discrete MOSFETs and control IC on hybrid substrates and method of operating thereof | |
| JP7064441B2 (en) | Voltage clover | |
| US20160204603A1 (en) | Spark Gap Arrangement | |
| ES1075147U (en) | Circuit of protection against pulses of overvoltage (Machine-translation by Google Translate, not legally binding) | |
| SK6943Y1 (en) | Ignition circuit for overvoltage protection |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FG1K | Utility model granted |
Effective date: 20111028 |
|
| FD1K | Utility model lapsed |
Effective date: 20201126 |