EP4706031A1 - Mikrodisplay - Google Patents

Abstract

Mikrodisplay-Architektur (10), mit folgenden Merkmalen: einer optischen Ebene (20) mit mehreren Pixelelementen; einer Schaltungsebene (30), auf welcher die optische Ebene (20) angeordnet ist; wobei die Schaltungsebene (30) eine oder mehrere Schnittstellen (32a, 32b), eine Pixelmatrixansteuerung (34) sowie einen Bildspeicher (36) zur Ansteuerung (34) der mehreren lichtemittierenden oder lichtmodulierenden Elemente (22, 22', 22'', 22a, 22b, 22c, 22d, 22e, 22d) in dynamisch auswählbaren Betriebsmodi umfasst.

Description

Mikrodisplay

Beschreibung

Ausführungsbeispiele der vorliegenden Erfindung beziehen sich auf einen Mikrodisplay sowie auf ein Betriebsverfahren. Bevorzugte Ausführungsbeispiele beziehen sich auf ein Mikrodisplay mit zumindest einem speicherbasierten Betriebsmodus. Weitere Ausführungsbeispiele beziehen sich auf ein Mikrodisplay mit einer Leckageschaltung. Entsprechend Ausführungsbeispielen kann das Betriebsverfahren computerimplementiert sein. Im Allgemeinen liegt die Erfindung auf dem Weg von skalierbaren Mikrodisplay-Architekturen.

Mit Mikrodisplays beschreibt man Displays mit einer typischen Displaydiagonale von 0.1“ bis typischerweise 1.5“, einige ausgewählte auch bis 2.5“. Solche Mikrodisplays werden in der Regel gestapelt aufgebaut, d. h. die Ansteuerschaltung befindet sich unmittelbar unter (deshalb im Folgenden auch als Backplane bezeichnet) den anzusteuernden Elementen (im Folgenden zusammenfassend auch als Frontplane bezeichnet). Je nach Anwendung und optischem Einsatz des Mikrodisplays können diese anzusteuernden Elemente ein Schichtsystem zur Realisierung einer organischen LED, einer anorganischen LED oder auch ein LC-Material sein. Entsprechend spricht man von einem OLED-Mikrodisplay, einem micro-LED-Mikrodisplay (auch uLED bzw. pLED als Schreibweise gebräuchlich) oder einem LCOS (liquid crystal on silicon) Mikrodisplay.

Die Ansteuerschaltung wird dabei auf besondere Eigenschaften des anzusteuernden Elements angepasst. Als Beispiele seien hier genannt: präzise elektrische Ansteuerung im typischen Spannungsbereich 3V oder höher, gute Strominjektion in die Schicht und Maßnahmen zur Alterungskompensation bei OLED-Mikrodisplays, hohe Stromdichten von > 1A/cm² für uLED-Mikrodisplay oder eben keinerlei statischen Stromfluss in das anzusteuernde Element bei LCOS-Mikrodisplays.

Zu Realisierung eines Aktiv-Matrixdisplays beinhaltet die Backplane Schaltungskomponenten wie beispielsweise Transistoren, Kondensatoren oder Widerständen. Diese können in unterschiedlichen Technologien ausgeführt werden. Beispielhaft seien hier Dünnschichttransistoren (TFT wie beispielsweise IGZO, a-Si oder LTPS) oder die Realisierung in einkristallinem Silizium genannt. Im Folgenden wird die weitere Erläuterung ohne Einschränkung anhand des einkristallinen Siliziums mit CMOS-Schaltungstechnik (andere denkbar) geführt. Durch ein fortwährendes Fortschreiten der TFT-Miniaturisierung ist perspektivisch jedoch auch eine teilweise Realisierung auf TFT denkbar.

Mikrodisplays basierend auf einer Silizium-Backplane werden nach dem Stand der Technik hauptsächlich in den Technologieknoten 0.25um...90nm realisiert.

Bei Mikrodisplays kann zwischen unterschiedlichen Ansteuerungsvarianten unterschieden werden, wobei je nach Ansteuerungsvariante im Regelfall die Architektur, das heißt also die Systemarchitektur und Pixelarchitektur unterschiedlich sind. Die überwiegende Mehrzahl der Mikrodisplays wird dabei von einem Videostream mit konstanter Bildwiederholrate getrieben, d. h. beispielsweise mit einem Videodatenstrom mit 30Hz, 60Hz, 90Hz, 120Hz oder 240Hz. Im Folgenden wird diese Art der Architektur als „Bildwiederholratenbasierte Architektur“ bezeichnet. Davon abweichende Ansteuerschemata gibt es wenig - ein Beispiel ist [1], welches eine Architektur zum teilweisen Update von Pixeln (beschreibt im Folgenden immer das kleinste unabhängig von anderen ansteuerbare Element) vorstellt. Im Folgenden wird diese Art der Architektur als „Speicherbasierte Architektur“ bezeichnet.

Die gewählte Architektur wird in der Zusammenschau mit der technologischen Plattform verstanden, da gerade bei Mikrodisplays der Platzbedarf für die jeweilige Architektur so ist, dass nicht jede System- beziehungsweise Pixelarchitektur mit jeder technologischen Plattform hergestellt wird.

Allen diesen Architekturen ist bisher gemein, dass sie neben der Ansteuerungsschaltung für die optischen Elemente, als weitere Schaltungsblöcke einen Zeilen- und Spaltendecoder, ggf. eine DAC Funktionalität zur „Übersetzung“ der digitalen Pixeldaten in Strom- und Spannungswerte für das Pixel sowie einem Block zur Realisierung einer Displaydatenschnittstelle (paralleles Interface, LVDS, SPI, o.ä.) in Abhängigkeit des o.g. Ansteuerprinzips enthält.

Diese Abhängigkeit ergibt sich aus der erforderlichen Datenbandbreite:

So benötigt beispielsweise eine „Bildwiederholratenbasierte Architektur“ eine weitaus höhere Datenrate, da ständig alle Displaypixel überschrieben werden - auch dann, wenn dies nicht erforderlich ist, weil sich beispielsweise der Wert des Pixels überhaupt nicht geändert hat. Hier werden üblicherweise ein paralleles Interface (d. h. parallele digitale, single-ended Leitungen welche zusammengenommen den Datenwert des Pixels bzw. mehrerer Pixel überträgt sowie weitere Steuerleitungen, auch als digital RGB bezeichnet) oder serielle Übertragungen (z.B. LVDS low-voltage-differential-signaling) genutzt. In solchen Systemen ist eine recht aufwendige, externe Videoansteuerelektronik erforderlich, welche eine Umsetzung auf die genannten Interfaces realisiert. In der Regel erfolgt dies durch einen separaten integrierten Schaltkreis oder einen FPGA. Dadurch steigt die erforderliche Leistungsaufnahme sowie der Bauraum (und damit nachteilig für die Ergonomie eines Systems) - beides Faktoren, die in zahlreichen mobilen („Wearable“) Anwendungen von großer Bedeutung sind.

Für die „Speicherbasierte Architektur“ reicht hingegen die Übertragung der sich ändernden Pixel. Je nach Applikation reduziert sich damit die notwendige Übertragungsbandbreite erheblich, so dass weniger komplexe Schnittstellen, wie beispielsweise SPI, in Betracht kommen. Ein Beispiel dafür ist in [1] zu finden. In jedem dieser Fälle ist eine angepasste Ansteuerschaltung erforderlich.

Mikrodisplays nach dem Stand der Technik realisierten Pixelgrößen im Bereich 4.3um x 4.3um ... 6.3um x 2.1 um ...9.3um x 3.1 um.

Die Aufgabe der vorliegenden Erfindung liegt in der Schaffung einer Mikrodisplay-Architektur, die einen verbesserten Kompromiss aus Flexibilität der Ansteuerung, Flexibilität der Darstellungsleistung, Flexibilität der Kombination mit unterschiedlichen Displaytechnologien, Energieeffizienz und Kosteneffizienz schafft.

Die Aufgabe wird durch den Gegenstand der unabhängigen Patentansprüche gelöst.

Ausführungsbeispiele der vorliegenden Erfindung schaffen eine Mikrodisplay-Architektur mit einer optischen Ebene und einer Schaltungsebene. Die in der Erklärung nach oben ausgerichtet optische Ebene umfasst mehrere lichtemittierende oder lichtmodulierende Elementen, welche beispielsweise in einer nxm Pixelmatrix angeordnet sind. Die darunter liegende Schaltungsebene besteht aus unterschiedlichen Schaltungskomponenten, mindestens jedoch einer Schaltungsgruppe zur Ansteuerung der einzelnen optischen Elemente (auch Pixelschaltung), einer Programmierschaltung für die den einzelnen optischen Elemente zugeordneten Schaltungsgruppen (auch Pixelmatrixansteuerung genannt), einem integrierten Bildspeicher sowie eine oder mehrere Schnittstellen, wie zum Beispiel drahtgebundene und drahtlose Schnittstellen. Die Pixelansteuerung umfasst entsprechend Ausführungsbeispielen einen Schalter und einen Treiber je Pixel.

Entsprechend weiteren Ausführungsbeispielen kann durch die Verwendung kleiner Technologieknoten (z. B. <90 nm) es ermöglicht werden, mehr Funktionalität direkt in die Backplane (Schaltungsebene) zu integrieren. Das geht mit einer deutlichen Vereinfachung der System-Architektur einher, wenn die bisher extern vorgenommenen Anbindungen an schichtweisen Standarddisplayschnittstellen ersetzt werden können und so direkt die Schnittstellen in die Backplane integriert werden können.

Entsprechend weiteren Ausführungsbeispielen kann durch die Verwendung kleiner Technologieknoten (z.B. <90nm) sowie einer speziellen Pixelschaltung es ermöglicht werden, sehr kleine Pixel zu realisieren, beispielweise 3.5um x 3.5um, 3um x 3um, 2.5um x 2.5um, 2um x 2um oder darunter. Dabei muss die Ausführungsform der einzelnen Pixel nicht zwangsläufig quadratisch sein. Beispielsweise kann es vorteilhaft sein, diese in rechteckiger (so dass 3 Pixel zusammengefasst in einer Gruppe bspw. bestehend aus einem roten, grünen und blauen Pixel wiederum ein Quadrat ergeben) oder hexagonaler Form auszuführen.

Entsprechend weiteren Ausführungsbeispielen kann die Pixelmatrixansteuerung ausgebildet sein, die mehreren lichtemittierenden -/ modulierenden Elemente mit einem Bildwieder- holraten-basierten Betriebsmodus oder speicherbasierten Betriebsmodus anzusteuern. Bevorzugter Weise ist der Betriebsmodus (z. B. je nach Anwendung oder aktuellem Einsatzbereich) umschaltbar.

Ausführungsbeispielen der vorliegenden Erfindung liegt die Erkenntnis zugrunde, dass die Verwendung einer hoch-skalierten Technologie (beispielsweise <90 nm) es erlaubt, die Schaltungen der externen Komponenten direkt mit in die Backplane zu integrieren und auf zusätzliche Treiberschaltkreise zu verzichten. Die Integration eines Framebuffers in die Backplane ermöglicht es, das Mikrodisplay bedarfsgerecht als „speicherbasierte Architektur“ oder als „Bildwiederholraten-basierte Architektur“ zu betreiben. Die Definition von speicherbasierter Architektur beziehungsweise Bildwiederholraten-basierter Architektur ist oben im Zusammenhang mit dem Stand der Technik gegeben und gilt hier fort. Hierdurch gehen die Aspekte technologische Plattform, Systemarchitektur und Pixelarchitektur Hand in Hand und schaffen die folgenden Vorteile beziehungsweise die Basis zur Erreichung der folgenden Vorteile:

• Drastische Vereinfachung der Komplexität der System arch itektur

• Deutlich reduzierte AVT-Komplexität (Aufbau- und Verbindungstechnik) durch Nutzung von Integrationsmöglichkeiten externer Komponenten (wie Framebuffer, CPU/GPU, Wireless-Schnittstelle usw.)

• Dadurch Kostenersparnis sowie ebenfalls durch 300mm Waferprozesse welche bei <90nm Technologien Standard sind (mehr Chips pro Wafer), wie beispielsweise 65nm, 45nm, 32nm, 28nm, 22nm, 12nm, und kleiner

• Realisierung von extrem hohen Bildwiederholraten durch hochgradig parallel an die Pixelmatrix angebundenen Bildspeicher

• Flexible Architektur zur Ansteuerung unterschiedlichster Frontplane-Technologien OLED/uLED (common-Cathode, common Anode) sowie LCOS

• Flexible Anpassung der Stromaufnahme an die Applikation durch Abschaltung von Baublöcken bzw. Anpassung der Ansteuerung

Entsprechend Ausführungsbeispielen kann die oben definierte Backplane (Schaltungsebene) mit unterschiedlichen Frontplane-Architekturen (OLED, uLED, LCOS) kombiniert werden und zur Ansteuerung dieser dienen. Somit wird eine flexible Architektur zur Ansteuerung unterschiedlichster Frontplane-Technologien OLED/uLED (common-Cathode, common Anode) sowie LCOS geschaffen.

Gemäß Ausführungsbeispielen kann die Schaltungsebene bzw. die Backplane die Schaltungen bzw. Schaltkreise der einen oder mehreren Schnittstellen, der Pixelmatrixansteue- rung sowie des Bildspeichers direkt aufweisen. Das heißt also, dass die Schaltungen bzw. Schaltkreise der einen oder mehreren Schnittstellen, der Pixelmatrixansteuerung sowie des Bildspeichers direkt in die Schaltungsebene integriert sind. So wird also ein integrierter Schaltkreis angeordnet in der Schaltungsebene, das heißt also ein integrierter Schaltkreis in Form der Backplane mit den angesprochenen Funktionsblöcken geschaffen. Entsprechend weiteren Ausführungsbeispielen können auch zusätzliche, das heißt eine oder mehrere zusätzliche Funktionsblöcke als zusätzliche Bestandteile des integrierten Schaltkreis vorhanden sein. Jeder der beispielsweise in Fig. 6 dargestellten Funktionsblöcke wäre prinzipiell dazu geeignet. Insofern schafft ein weiteres Ausführungsbeispiel eine Schaltungs- ebene bzw. Backplane mit Schaltungen bzw. einem integrierten Schaltkreis, der die Funktionsblöcke Schnittstelle, Pixelansteuerung und Bildspeicher sowie eine oder mehrere weitere Funktionsblöcke aus dem Beispiel aus Fig. 6 umfasst.

Entsprechend Ausführungsbeispielen wird mit der hoch-skalierten Technologie auch eine kleine Pixelzelle realisiert. Haupttreiber für diese Forderung ist immer eine höhere Auflösung. Des Weiteren kann durch eine flexible Auslegung der Gesamtarchitektur die Backplane für unterschiedlichste Frontplane-Architekturen eingesetzt werden.

Entsprechend Ausführungsbeispielen weist die Mikrodisplay-Architektur nicht nur eine, sondern auch mehrere Schnittstellen, z. B. mehrere Schnittstellen unterschiedlichen Typs (drahtgebunden und drahtlos) und/oder mehrere Schnittstellen unterschiedlicher Bandbreiten auf.

Als Beispiele für geeignete kabelgebundene Schnittstellen seinen hier HDMI, Display Port, MIPI, Thunderbold, USB genannt. Weiterhin ist die direkte Integration von drahtlosen Schnittstellen in die Backplane denkbar - beispielhaft seien hier Bluetooth, WLAN, openTh- read, LoRaWAN, AirTag, RFID genannt. Als dritte Möglichkeit gemäß Ausführungsbeispielen besteht bei geeigneter Schaltungskomplexität auf dem Display die Möglichkeit der Übertragungen von Informationen anstatt von Videodaten. Die Darstellung der Informationen erfolgt dann z. B. auf dem Display direkt auf geeigneter Hardware (bspw. einer integrierten GPU/CPU) und ggf. Gemäß Ausführungsbeispielen nur in den benötigten Displaybereichen, welche aktuell zur Darstellung genutzt werden (Foveated rendering). Allen Beispielen ist gemein, dass sie die weitere Systemelektronik dramatisch vereinfachen und damit sowohl die Stromaufnahme, ggf. zu übertragende Bandbreite, den Formfaktor und damit die Kosten des Systems reduzieren.

Weiterhin ergibt sich gemäß Ausführungsbeispielen durch die Integration mehrere Schnittstellen direkt in die Backplane die Adaption an unterschiedlichste Systeme, was einen erheblichen Kostenvorteil darstellt, da so mit dem identischen integrierten Backplane Schaltkreis mehrere Systemanwendungen bedient werden können und in der Halbleiter-Industrie die Preisbildung sehr stark von der Stückzahl abhängt. Weiterhin führt die Implementierung mehrerer Schnittstellen gemäß Ausführungsbeispielen zu der Möglichkeit der flexiblen Anpassung des Interfaces an den aktuellen Betriebsmodus. Entsprechend Ausführungsbeispielen ist abhängig von der Wahl des Betriebsmodus die Wahl der Übertragungsschnittstelle beziehungsweise der entsprechende Übertragungsmodus. Bei einem speicherbasierten Betriebsmodus kann beispielsweise eine Schnittstelle mit einer niedrigen Bandbreite, wie zum Beispiel eine Bluetooth-Schnittstelle eingesetzt werden, während in einem Bildwiederholraten-basierten Betriebsmodus eine Schnittstelle mit höherer Bandbreite, wie zum Beispiel mittels einer Ml Pl-Schnittstelle, Verwendung findet.

Entsprechend Ausführungsbeispielen kann über das Interface des Mikrodisplaychips nicht nur Pixeldaten übertragen werden. Vielmehr kann die abstrakte Übertragung von darzustellenden Informationen erfolgen, wenn durch die Integration einer geeigneten CPU/GPU in der Backplane die Erzeugung der Pixeldaten direkt erfolgt. Durch die Übertragung von Informationen anstelle von einzelnen Pixeldaten kann die erforderliche Bandbreite des Interfaces erheblich reduziert werden, womit Vorteile im System (reduzierte Stromaufnahme, reduzierte Komplexität externer Schaltungskomponenten und damit Systemkosten) verbunden sind. Die CPU/GPU ist abschaltbar beziehungsweise in einen Ruhemodus versetzbar, beispielsweise wenn der speicherbasierte Betriebsmodus aktiviert ist. So ist eine flexible Anpassung der Stromaufnahme an die Applikation durch Abschaltung von Baublöcken bzw. Anpassung der Ansteuerung möglich.

Entsprechend Ausführungsbeispielen kann diese Umsetzung der Informationen in Displaydaten direkt in der Displaybackplane für alle Pixel oder lediglich für einen Teil der Pixel, welche aktuell zur tatsächlichen Darstellung beitragen, erfolgen (sog. Foveated rendering). Durch die Erzeugung von lediglich wirklich genutzten Displaydaten in der Backplane ist eine flexible Anpassung der Stromaufnahme an die Applikation möglich.

Entsprechend Ausführungsbeispielen können Bereiche der Mikrodisplay-Architektur, das heißt also mehrere lichtemittierende /-modulierenden Elemente zugeordnet zu einer ersten Gruppe und mehrere lichtemittierende /-modulierenden Elemente zugeordnet zu einer weiteren Gruppe in unterschiedlichen Weise (unterschiedliche Sequenzen und/oder Amplituden) oder sogar in unterschiedlichen Betriebsmodi betrieben werden (Simultane Ansteuerung unterschiedlicher Bereiche im Video-/Speichermodus). Das heißt also, dass ein erster Displayteil beziehungsweise displaybereichsweise in einem Bildwiederholraten-basierten Betriebsmodus betrieben wird, während ein weiterer Displayteil in einem speicherbasierten Betriebsmodus betrieben wird. Auch ist denkbar, dass nur Teile des Displays zum aktuellen Zeitpunkt betrieben werden. All diese Maßnahmen dienen vorteilhafterweise zur Energie- effizienzsteigerung, da durch die Abschaltung von Komponenten oder Displaybereichen o- der auch der Betrieb von Displaybereichen mit einem energieeffizienteren Betriebsmodus insgesamt den Stromverbrauch senkt. Ein wesentlicher Unterschied bei den unterschiedlichen Betriebsmodi ist die Update-Rate. Diese ist entsprechend Ausführungsbeispielen variierbar. Beispielsweise kann eine 1 Hz-Update-Rate für den speicherbasierten Betriebsmodus (niedrigen Update-Rate) verwendet werden oder bei gleichbleibendem Darstellungsinhalt auf ein Update der Daten sogar komplett verzichtet werden, d.h. eine Bildfrequenz von 0 Hz genutzt werden (gleichbedeutend mit keiner Aktivität auf dem externen Interface und damit einhergehender extremen Energieeinsparungen), während für den Bildwiederholra- ten-basierten Betriebsmodus höhere Update-Raten, z. B. 30 Hz, 60 Hz, 90 Hz oder sogar >120 Hz verwendet werden. Im Allgemeinen ist die Update-Rate variierbar, das heißt z. B. variierbar in einem Bereich >30, >60, >90 oder >120 Hz. Die anwendungsbedarfsgerechte Anpassung der Bildfrequenz erlaubt ebenso eine flexible Anpassung der Stromaufnahme, da höhere Bildfrequenzen mit einer höheren Stromaufnahme einhergehen.

Durch Verwendung des Speichers kann eine lokale Frameratenanpassung (von Eingang zu Ausgang des Speichers) sowie auch erweiterte Prozessierung (Einfügen von Zwischenbildern) erfolgen.

An dieser Stelle sei auf den Unterschied Bildfrequenz, welche die Bereitstellung neuer Daten auf der Eingangsseite des Bildspeichers bezeichnet, und der Bildwiederholrate, welche die Bildspeicherausgangsseitige Übertragungsrate der Daten des Bildspeichers in die Pixeln beschreibt, hingewiesen. Entsprechend Ausführungsbeispielen kann eingangsseitig an der Pixelansteuerung und dem Framepuffer eine erste Wiederholfrequenz, ausgangsseitig eine zweite Wiederholfrequenz anliegen, wobei die zweite Wiederholfrequenz zumindest gleichhoch oder höher ist.

Entsprechend Ausführungsbeispielen ist die Übertragung der Daten aus dem integrierten Bildspeicher mit einer sehr hohen Bandbreite ausgelegt. Diese wird durch die direkte Integration des Speichers in die Backplane insbesondere bei Nutzung kleiner Technologieknoten (<90nm) ermöglicht. Dadurch wird ermöglicht, dass die Bildwiederholrate deutlich höher liegen kann, bspw. 240 Hz, 480 Hz, 1 kHz, 5 kHz, 10 kHz, 20 kHz, 50 kHz, 100kHz, oder darüber. Die anwendungsbedarfsgerechte Anpassung der Bildwiederholrate erlaubt ebenso eine flexible Anpassung der Stromaufnahme, da höhere Bildwiederholraten mit einer höheren Stromaufnahme einhergehen. Entsprechend Ausführungsbeispielen erfolgt die Übertragung der Daten aus dem Bildspeicher an die Pixel durch eine frei programmierbare zyklische Transfermimik (auch Sequenz genannt), welche neben dem Transfer der Daten selbst eine erweiterte Prozessierung ermöglicht wie beispielsweise das Einfügung von generisch generierten Datenframes (ohne Nutzung von Daten aus dem Bildspeicher, wie beispielsweise Schwarzbilder) und verzögernden Elementen zur zeitlichen Wichtung der aktuell angezeigten Daten.

Entsprechend Ausführungsbeispielen können einzelne Pixeluntergruppen mit unterschiedlichen Sequenzen (und/oder unterschiedliche Amplituden) angesteuert werden. Durch unterschiedliche Sequenzen und/oder unterschiedliche Amplituden werden unterschiedliche Betriebsweisen ausgebildet. Dadurch können einzelne Gruppen von optischen Elementen unterschiedlich angesteuert werden (einschließlich aber nicht begrenzt auf die individuellen Einfügung von generisch generierten Datenframes sowie verzögernden Elementen) und so eine Abstimmung der optischen Kenngrößen dieser Pixeluntergruppen realisiert werden (beispielweise Abstimmung von roten, grünen und blauen Sub-Pixeln zur Weißpunkteinstellung).

Entsprechend einem weiteren Ausführungsbeispiel ist es auch denkbar, dass die Bittiefe, z. B. die Bittiefe, die die Helligkeit/Graustufe je lichtemittierendes /-modulierendes Element oder auch je lichtemittierendes Element mit Subpixeln die Farbe beschreibt, variierbar ist. Manche Anwendungen erfordern hohe Farb-/Graustufenauflösungen, so dass eine hohe Bittiefe gewünscht ist, während einzelne Bitstufen für andere Anwendungen deaktivierbar sind. Das reduziert den Rechenaufwand und steigert damit die Energieeffizienz.

Bei den oben bereits erwähnten CMOS Technologieknoten von <90nm kommt es verstärkt zu Leckageströmen, die durch eine Leckageschaltung der Schaltungsebene kompensierbar sind und so ohne Einfluss auf die optische Ebene bleiben. Deshalb weist die Mikrodisplay-Architektur entsprechend weiteren Ausführungsbeispielen der Schaltungsebene der Mikrodisplay-Architektur eine Leckageschaltung auf. Diese kann entsprechend Ausführungsbeispielen zwei zusätzliche Transistoren umfassen.

An dieser Stelle sei angemerkt, dass entsprechend Ausführungsbeispielen der Bildspeicher komplett im Pixel, teilweise im Pixel oder auch außerhalb der Displaypixel aber innerhalb des gleichen integrierten Schaltkreises realisiert sein kann. In der Minimalkonfiguration ist ein 1bit-Speicher je Pixel in der Pixelansteuerschaltung integriert. Natürlich können je Pixel mehrere 1 bit-Speicher, d.h. also ein Speicher mit höherer Speichertiefe vorgesehen sein. Die höhere Speichertiefe kann auch dadurch erreicht werden, dass die weiteren Bits auch außerhalb der Displaypixel aber innerhalb des gleichen integrierten Schaltkreises angeordnet sind (teilweise in Pixeln integrierter Speicher). Entsprechend Ausführungsbeispielen ist der Bildspeicher teilweise, ganz oder stufenweise abschaltbar. Gerade bei der oben gemäß Ausführungsbeispielen erläuterten Variante mit unterschiedlichen Bittiefen je nach Betriebsmodus beziehungsweise je nach Applikation ist die stufenweise Abschaltung sinnvoll, da so nicht mehr der gesamte Speicherplatz je Zelle erforderlich ist. Entsprechend Ausführungsbeispielen ist der Speicher auch umgehbar, z. B. für den Bildwiederholraten-basierten Betriebsmodus.

Aus geometrischer Sicht erstreckt sich ein Pixel entsprechend Ausführungsbeispielen sowohl in der Schaltungsebene als auch in der optischen Ebene. In der Schaltungsebene umfasst jedes Pixel beispielsweise einen Treiber (je Pixel) und ein oder mehrere Speicherzellen (je Pixel). In der optischen Ebene ist jeweils ein optisches Element, wie zum Beispiel eine OLED je Pixel vorgesehen.

Nachfolgend werden zwei verschiedene Ausführungsbeispiele für die optische Ebene erläutert. Eine Variante liegt in einer sogenannten Common Anodenschaltung, während eine weitere Variante durch eine Common Cathode-Schaltung realisiert werden kann.

Entsprechend Ausführungsbeispielen sind die mehreren lichtemittierenden Elemente als Common Cathode-Schaltung (gemeinsame Kathodenschaltung) implementiert. Hier kann dann die Pixelansteuerung je lichtemittierendes Element wie folgt ausgeführt sein: die Pixelansteuerung weißt ein Transfergate sowie einen Treiber (im einfachsten Fall einen Inverter) auf, wobei der Treiber eine LED mit einer gemeinsamen Elektrode gegen die Referenzspannung Vref schaltet; beispielsweise ist die Pixelmatrixansteuerung ausgebildet, durch Absenken der Referenzspannung V_ref oder durch Anheben der Pixelspannung V_PjXi die Helligkeit zu erhöhen; allgemein: die Differenz Vpix - Vref wird verändert, um die Helligkeit der lichtemittierendenAmodulierenden Elemente zu verändern. Alternativ ist die Ansteuerung ausgebildet, durch unterschiedliche Pixelspannungen unterschiedliche lichtemittierende Elemente oder Pixelteilelemente anzusteuern.

Entsprechend Ausführungsbeispielen sind die mehreren lichtemittierenden Elemente der Mikrodisplay-Architektur als Common Anoden-Schaltung ausgelegt. Hier kann die Pixelmatrixansteuerung ausgebildet sein, eine gemeinsame Anode als Gegenelektrode mit gleicher Backplane anzusteuern. Zur Helligkeitsregelung: beispielsweise ist die Pixelmatri- xansteuerung ausgebildet, durch Anheben von der Referenzspannung V_ref oder durch Absenken der Pixelspannung V_PjX die Helligkeit anzuheben.

Entsprechend Ausführungsbeispielen können einzelne Pixeluntergruppen mit unterschiedlichen Pixelspannungen /-ström angesteuert werden. Dadurch können einzelne Gruppen von optischen Elementen mit unterschiedlichen Spannungen angesteuert werden und so eine Abstimmung der optischen Kenngrößen dieser Pixeluntergruppen realisiert werden (beispielweise Abstimmung von roten, grünen und blauen Sub-Pixeln zur Weißpunkteinstellung).

Ein weiteres Ausführungsbeispiel eines weiteren Aspekts schafft eine Mikrodisplay-Architektur mit einer optischen Ebene und einer Schaltungsebene. Die optische Ebene weist mehrere lichtemittierende /-modulierenden Elemente auf. Darüber hinaus umfasst die Schaltungsebene eine Leckage-Kompensationsschaltung. Diese kann entsprechend Ausführungsbeispielen zwei zusätzliche Transistoren umfassen. Die Mikrodisplay-Architektur weist entsprechend Ausführungsbeispielen eine technologische Plattform <90 nm auf.

Implementierungsvarianten diskutiert im Zusammenhang mit dem Hauptaspekt können natürlich auch bei diesem weiteren Aspekt eingesetzt werden.

Ein weiteres Ausführungsbeispiel schafft ein Verfahren zum Betreiben einer Mikrodisplay- Architektur. Das Verfahren umfasst die Schritte:

Betreiben der Pixelmatrixansteuerung im speicherbasierten Betriebsmodus unter Verwendung des Bildspeichers; oder

Betreiben der Pixelmatrixansteuerung in einem speicherbasierten Betriebsmodus unter Verwendung des Bildspeichers oder Betreiben der Pixelmatrixansteuerung in einem bildwiederholratenbasierten Betriebsmodus.

Entsprechend Ausführungsbeispielen kann das Verfahren natürlich auch Computer-imple- mentiert sein, z.B. als Software auf dem Zuspielgerät, dass die Displayarchitektur instruiert, den jeweiligen Betriebsmodus zu aktivieren. Ausführungsbeispiele der vorliegenden Erfindung werden anhand der beiliegenden Zeichnungen erläutert. Es zeigt:

Fig. 1 eine schematische Darstellung des Querschnitts einer Mikrodisplay-Struktur gemäß einem Basisausführungsbeispiel;

Fig. 2 eine schematische Darstellung einer einfachen Pixelgrundschaltung zur Erläuterung von Ausführungsbeispielen;

Fig. 3a eine schematische Darstellung einer schaltungstechnischen Realisierung einer einfachen Pixelgrundschaltung (Variante mit Common Cathode- Frontplane) gemäß Ausführungsbeispielen;

Fig. 3b eine schematische Darstellung einer schaltungstechnischen Realisierung einer einfachen Pixelgrundschaltung (Variante mit Common Anode-Front- plane) gemäß weiteren Ausführungsbeispielen;

Fig. 4 eine schematische Darstellung einer schaltungstechnischen Realisierung einer einfachen Pixelgrundschaltung mit Leckstromkompensation gemäß weiteren Ausführungsbeispielen / in weiteren Aspekten;

Fig. 5 eine schematische Darstellung eines Komplexbeispiels einer Pixelzelle mit (teilweiser) Implementierung des Framebuffers in den Pixelzellen gemäß Ausführungsbeispielen; und

Fig. 6 ein schematisches Blockschaltbild einer flexiblen Mikrodisplay-Architektur gemäß Ausführungsbeispielen.

Nachfolgend werden Ausführungsbeispiele der vorliegenden Erfindung anhand der Figuren erläutert. Es sei darauf hingewiesen, dass gleichwirkende Elemente und Strukturen mit gleichem Bezugszeichen versehen sind, so dass die Beschreibung derer aufeinander anwendbar beziehungsweise austauschbar ist.

Fig. 1 zeigt in einer schematischen Darstellung eine Mikrodisplay-Architektur 10. Diese umfasst eine optische Ebene (Frontplane) 20 sowie eine Schaltungsebene (Backplane) 30. Die optische Ebene 20 ist auf der Schaltungsebene 30 angeordnet. Die optische Ebene 20 weist eine Vielzahl von optischen Elementen auf. Diese können beispielsweise nebeneinander oder bevorzugterweise in einer nxm Pixelmatrix, das heißt also flächig angeordnet sein.

Die Schaltungsebene 30 weist eine Pixelmatrixansteuerung 34 sowie einen Speicher, wie zum Beispiel einen Framespeicher 36, auf. Die Pixelansteuerung kann je Pixel vorgesehen sein (vgl. 34a-f) und so eine direkte Kopplung / geometrische Beziehung zu den lichtemittierenden Elementen 22a, 22b, 22c, 22d, 22f ausbilden. Je Element 34a-f kann z.B. ein Treiber vorgesehen sein. Der Speicher 36 kann auch je Pixel ein oder mehrere Speicherzellen aufweisen. Der Speicher ist im Minimum als 1 bit-Speicher ausgelegt (1 Bit je Pixel), kann aber auch mehrere Speicherzellen je Pixel (z.B. 8 Bit) umfassen. In erster Linie ist der Speicher als interner Speicher implementiert. Er kann auch teilweise extern, d.h. also dass je Pixel einige Speicherzellen extern angeordnet sind, ausgelegt sein. Die interne Speicherzelle ist beispielsweise im Pixelbereich selbst angeordnet. Die externe Speicherzelle kann beispielsweise in den Randbereichen des gleichen integrierten Schaltkreises vorgesehen sein.

Darüber hinaus weist die Backplane 30 eine oder mehrere Schnittstellen, wie zum Beispiel Kommunikationsschnittstellen auf, die je mit dem Bezugszeichen 32a, 32b versehen sind. Es sei angemerkt, dass die Schnittstelle 32b eine optionale Schnittstelle darstellt.

Die Ansteuerung 34 kann entweder direkt mit einem Bildwiederholraten-basierten Betrieb die mehreren lichtemittierenden Elemente 22a-22f ansteuern oder mittels des Speichers 36 im speicherbasiertem Betriebsmodus die mehreren lichtemittierenden Elemente ansteuern. Die Prozessoren für den speicherbasierten Betriebsmodus und den Übertragungsraten-ba- sierten Betriebsmodus können voneinander getrennt sein, das heißt also einzelne Prozessoren für die einzelnen Modi vorgesehen sind, so dass - wenn der jeweilige Modus nicht aktiviert ist - der entsprechende Prozessor deaktiviert oder in den Stand-by-Modus versetzt wird. Das ermöglicht Strom zu sparen. Die mittels den mehreren Pixeln 22a-22f darzustellenden Informationen werden über die eine oder mehreren Schnittstellen 32a und 32b, z.B. in einem direkt darzustellenden Datenformat (Bildstrom) oder als „komprimiertes“ Datenformat, erhalten. Die Schnittstellen 32a und 32b weisen typischerweise unterschiedliche Bandbreiten auf, so dass die zu übertragenden Datenraten variieren. Beispielsweise wird beim Bildwiederholraten-basierten Modus eine höhere Datenrate benötigt als beim speicherbasierten Modus, da bei Letzterem nur die Änderungen am Bild übertragen werden müssen. Entsprechend Ausführungsbeispielen kann auch nur eine Information übertragen werden, die dann mittels einer GPU in ein Bild umgewandelt wird. Die Ansteuerung 34 kann durch eine GPU/CPU erweitert werden, welche als alternatives Interface dient und damit beispielsweise von extern zu gespielte Informationen grafisch mittels der Anordnung 10 darstellen kann. Die Ansteuerung der einzelnen lichtemittierenden Elemente 22 erfolgt, wie beispielsweise in Fig. 2 dargestellt.

Zur Verdeutlichung dieses Vorteils soll ein Mikrodisplay 10 mit einem MIPI Interface 32a sowie einer Bluetooth Schnittstelle 32b in der Anwendung in einer Datenbrille in einem Wartungsszenario diskutiert werden. Dieses Szenario beginnt mit der Arbeitszuweisung der Aufgabe (incl. Arbeitsauftrag, Arbeitsort) an einen Wartungstechniker. Die Datenbrille soll daraufhin dem Wartungstechniker den Weg zum Arbeitsort weisen. Dem Display kommt somit die Aufgabe zu, entsprechende Weganweisungen in die Datenbrille einzuspielen. Die Informationen auf dem Display ändern sich in diesem Betriebsmodus nur in einem sehr kleinen Bereich (beispielsweise werden Richtungspfeile und die Uhrzeit angezeigt) sowie in sehr moderater Häufigkeit (ein Update des Displays mit 1 Hz ist durchaus ausreichend). Die Versorgung der Daten kann somit mühelos über das Bluetooth direkt vom Handy des Wartungstechnikers oder aber durch ein in das Mikrodisplayarchitektur integriertes GPS/Galileo/GLONASS/Beidou (oder ähnliche Satellitennavigationssysteme) Modul sowie dazugehöriger Datenverarbeitungs- und Darstellungseinheit (CPU/GPU) erfolgen. Schließlich wird der kritische Arbeitsort erreicht. Da der Wartungstechniker für unterschiedliche Systeme zuständig ist, benötigt er entsprechende technische Unterstützung durch einen Experten aus dem zentralen Support-Center. Für diesen Video-Call und die Unterstützung bei der Wartung soll ein vollständiges Video auf dem Mikrodisplay in der Datenbrille zur Anzeige kommen, d.h. es müssen alle Bildpunkte des Displays beschrieben werden. Weiterhin ist es für eine zufriedenstellende Interaktion erforderlich, dies mit einer hohen Bildwiederholrate von mindestens 60Hz, 90Hz, 120Hz, 240Hz oder mehr darzustellen. Die Daten dafür kommen beispielhaft über eine MIPI Schnittstelle 32a von einem externen Mobilprozessor. Nach den Hinweisen des Support-Agents kann die Aufgabe erfüllt werden, der Call wird beendet, die komplette Datenverarbeitungspipeline des Video-Calls einschließlich des Mobilprozessors kann wieder in den Ruhezustand / Standby zurückkehren und es wird mit der Navigation zum nächsten Einsatzort fortgesetzt.

Dieses Szenario zeigt den Vorteil der erfindungsgemäßen unterschiedlichen Betriebsmodi wenn flexibel zwischen „Speicherbasierter Architektur“ (bspw. im Navigationsfall, wenig Bildänderungen bei geringer Bildwiederholrate oder sogar ruhender Datenübertragung bei ausbleibenden Änderungen in der Anzeige) und „Bildwiederholratenbasierte Architektur“ (im Supportfall, bei der Darstellung eines Videos oder bei latenzkritischer Interaktion) umgeschaltet werden kann. Bei einem portablen System potenziert sich insbesondere jeder Vorteil in der Stromaufnahme, da das System einerseits zwischen zwei Ladezyklen länger im Einsatz sein kann oder andererseits ein kleinerer Energiespeicher im System integriert werden kann, wodurch Größe und/oder Gewicht des Systems reduziert werden kann, wodurch wiederum die Ergonomie des Systems verbessert wird. Dies stellt eine erhebliche Systemanforderung in einem portablen System dar.

Die Daten der Standardschnittstelle 32a/b (drahtgebunden oder drahtlos) werden nach Empfang in einem Bildspeicher 36 (Framebuffer) abgelegt. Eine Implementierung eines kompletten Bildspeichers mit einer Speichertiefe von 8-bit pro Pixel oder mehr war bisher nicht möglich, da der Speicher in den typischerweise für Mikrodisplays genutzten Technologien >90nm einen zu großen Bereich des Chips eingenommen hätte bzw. zu einer dramatischen Vergrößerung des Chips geführt hatte und damit zu weniger Chips auf einem Wafer und damit wiederum zu einem übermäßigen Anstieg der Kosten pro einzelnem Back- plane-Chip. Dies ändert sich dramatisch mit kleineren Prozessknoten <90nm, da die Speicherdichte (d.h. realisierbare Speicherzellen pro Fläche) mit kleineren Prozessknoten deutlich zunimmt.

Beispielsweise fungiert der Framebuffer (auch Bildspeicher) als entscheidender Vermittlerblock zwischen der flexiblen externen Schaltungsarchitektur des Standardinterfaces 32a/b sowie der internen Ansteuerung der Pixel. Hierbei kann der Bildspeicher außerhalb der Pixel, teilweise in den Pixeln oder auch komplett in dem Pixel realisiert sein.

Eine Realisierung komplett in den Pixeln führt in der Regel zu größeren Pixeln (bspw. als dynamischer Speicher DRAM, als statischer Speicher SRAM oder als nichtflüchtiger NVRAM), da neben dem Speicher auch noch eine T reiberschaltung integriert werden muss. Allerdings benötigt diese erfindungsgemäße Architekturvariante weniger Schaltungstechnik außerhalb der Matrix. Ebenso entfällt ein zyklischer Transfer der Daten in die Pixel.

Dem gegenüber steht die zweite Variante des Pixels, bei welcher die Schaltungskomplexität des Pixel auf das Minimum reduziert wird und damit ein sehr kleines Pixel ermöglicht (d.h. die größte Pixeldichte und damit eine höhere Auflösung auf einer bestimmten Mikrodisplayfläche ermöglicht). Eine solche auf das Minimum reduzierte Pixelschaltung beinhaltet lediglich einen Schalter, welche den eigentlichen T reiber von der Spaltenleitung trennt (vgl. Fig. 2). In bestimmten Anwendung kann der Treiber auch ein einfaches speicherndes Element (z.B. Kapazität) sein.

Fig. 2 zeigt ein lichtemittierendes Element, mit zugehöriger Pixelansteuerung hier beispielsweise mit einer gemeinsamen Elektrode (Gemeinsame Kathode/Anode -Elektrode der optischen Elemente). Das lichtemittierende bzw. lichtmodulierende Element 22 wird über einen Treiber 34t angesteuert, der wiederum über einen Zeilenauswahl-Schalter durch die Spaltendaten programmiert und angesteuert wird. Der Schalter ist mit dem Bezugszeichen 34sw versehen. Zur Zeilenselektierung erhält der Schalter 34sw ein entsprechendes Signal.

Eine schaltungstechnische Implementierung dieser Grundelemente ist in Fig. 3a dargestellt. In diesem Beispiel wird der Schalter 34sw durch ein Transfergate und der Treiber durch einen Inverter 34t realisiert. In dem Frontplaneelement ist als Last eine Leuchtdiode 22‘ (entspricht 22 mit Common Cathode-Schaltung) angenommen, welche gegen eine gemeinsame Elektrode V_ref geschaltet ist. In dieser Darstellung handelt es sich bei der gemeinsamen Elektrode um eine gemeinsame Kathode, das heißt also um ein sogenanntes „Common Cathode“, da die (O)LEDs 22‘ aller Pixel eine gemeinsame Kathode als Gegenelektrode aufweisen.

Die globale Helligkeit lässt sich in diesem Beispiel auf zwei unterschiedliche Arten einstellen: Absenken der Vref oder ein Anheben der Vpixl Spannung. Um dies zu realisieren seien beide Spannung getrennt ausgeführt und auch getrennt steuerbar. Für eine korrekte Ansteuerung der Pixelzelle erfolgt bei einer Anpassung von Vpixl auch eine Anpassung der Spaltenspannungspegel auf den vertikalen Datenleitungen (entspricht Implementierung von Spannungsumsetzern/Pegelwandler - engl. level shifter - im Spaltenkopf der Pixelmatrix). Bei einer Ausführung mit statisch festgelegter Pixelspannung kann dieser entfallen - dann ist eine globale Helligkeitseinstellung z.B. über eine Anpassung der Sequenz möglich - bspw. durch Einfügen von Schwarzbildern oder die Steuerung der gemeinsamen Elektrode. An dieser Stelle sei angemerkt, dass bei Verwendung einer CPU/GPU bzw. der integrierten Pixelmatrixansteuerung in der Schaltungsebene diese schwarz Bilder auch lokal erzeugt werden können und so entsprechen Ausführungsbeispiel nicht von extern übertragen werden.

In einer weiteren Ausführungsform ist es ebenso denkbar, dass Pixel, welche mit unterschiedlichen Frontplane- Elementen versehen werden, mit unterschiedlich einstellbaren Vpixl , 1 , Vpixl , 2, Vpixl , 3 usw. ausgeführt werden. Dies ist besonders zweckdienlich bei einer Anforderung von unterschiedlichen elektrischen Ansteuerparametern für die unterschiedlichen Frontplane-Elemente. Als Beispiel sei hierfür die Ausführung von roten, grünen und blauen Frontplanelementen mit unterschiedlichen elektrischen Kenngrößen genannt, welche sich durch die getrennte Ausführung geeignet ansteuern lassen. Weiterführend kann über diese unterschiedlichen Einstellungsmöglichkeiten die Helligkeit der Einzelpixel und damit beispielsweise auch der Weißpunkt des Mikrodisplays eingestellt werden. Gleiche Vorteile ergeben sich für die getrennte Ausführung der Vref in der Form Vrefl ,1 , Vref1 ,2, Vrefl , 3 usw.

Ebenso ist eine individuelle Ansteuerung durch die erfindungsgemäße Ausführungsform von unterschiedlichen Pixelgruppen, die wiederrum unterschiedlichen und unabhängig einstellbaren Sequenzen zugeordnet sind, realisierbar. Auch durch diese Ausführungsform ist es möglich, unterschiedliche Gruppen von Frontplaneelementen (bspw. unterschiedliche Stromeffizienz) unabhängig voneinander einzustellen (Beispiel wie zuvor zur Weißpunkteinstellung von R, G, B Pixeln).

Gemäß Ausführungsbeispielen kann jedoch auch ein „Common Anode“ Design, also eine Frontplane mit einer gemeinsamen Anode als Gegenelektrode mit der gleichen Backplane angesteuert werden. Das ist in Fig. 3b anhand der Schaltung von 22“ dargestellt (22“ entspricht 22 mit Common Anode-Schaltung). In einer solchen Anordnung ist die Spannung der gemeinsamen Gegenelektrode im positiven Bereich (vgl. Fig. 3b), d. h. eine Helligkeitssteuerung kann durch ein Anheben der Vref bzw. ein Absenken von Vpix2 realisiert werden. Es ist offensichtlich, dass die digitalen Daten in einem „Common Anode“ Design gegenüber den Daten eines „Common Cathode“ Designs zu invertieren sind. Gemäß Ausführungsbeispielen kann dies entweder im Spaltenkopf oder aber auch vor dem Abspeichern im Framebuffer erfolgen. Weiterhin lässt sich die Implementierung unterschiedlicher Spannungen für getrennte Pixelgruppen wie oben erläutert, in angepasster Form auch auf das „Common Anode“ Design realisieren. Gleiches gilt für hinsichtlich der Sequenz unterschiedlich ausgelegten Pixelgruppen wie zuvor.

In beiden Fällen wird mit dieser vereinfachten Pixelzelle lediglich zwei Zustände - im Folgenden als „An“ und „Aus“ bezeichnet - realisiert. Zur Umsetzung von Graustufen ist es erforderlich eine zeitliche Pulsfolge von „An“ und „Aus“ Zuständen in die Pixelzelle zu schreiben. Diese zeitliche Abfolge wird durch einen programmierbaren Sequenzer realisiert. Dieser steuert sowohl das Auslesen der richtigen Daten aus dem Framebuffer wie auch das korrekte Auswahlen der zu den Daten gehörenden Displayzeile. Je mehr Graustufen aufgelöst werden sollen, desto mehr Transfers sind notwendig ebenso wie ein größerer Framebuffer. Gemäß Ausführungsbeispielen wird dieser so ausgelegt, dass er den maximalen Anforderungen genügt. In Anwendungsfällen mit geringerer Bittiefe (beispielsweise benötigt die Darstellung von Navigationshinweisen keine 8bit oder mehr Auflösung pro Farbkanal) beinhaltet die erfindungsgemäße flexible Architektur die Möglichkeit zur stufenweisen Abschaltung der nicht benötigten Speicherzellen des Framebuffers (bspw. von 16bit auf 8bit pro Pixel, 8bit auf 4bit oder auch 13bit auf 7bit usw.). Ebenso resultiert daraus eine angepasste Sequenz zur Übertragung der Daten aus dem Framebuffer an die Pixel, da weniger „An“ und „Aus“ Zustände realisiert werden müssen. Beides geht mit erheblichen Einsparungen in der Stromaufnahme einher und unterstreicht die Flexibilität der erfindungsgemäßen, neuen Architektur. Bei Beibehaltung der gleichen Übertragungsfrequenz aber einer kürzeren Sequenzlänge der Übertragung aus dem Framebuffer an die Pixel wird durch die Reduzierung der Bittiefe eine höhere Bildwiederholrate ermöglicht.

Bei obiger Erläuterung wurde von lichtemittierenden Elementen, wie OLEDs bzw. uLEDs ausgegangen. Alternativ kann auch ein lichtmodulierendes Element wie LCOS verwendet werden.

Obige Ausführungsbeispiele aus den Fig. 3a und 3b lassen sich also derart zusammenfassen, dass je anzusteuerndes Pixels bzw. Pixelgruppe ein Switch 34sw, beispielsweise implementiert durch einen Transfergate und ein Treiber 34t, beispielsweise implementiert durch einen Inverter vorgesehen sein kann. Die Leucht-Diode (beispielsweise eine OLED oder LED) ist im Ausgang des Inverters angekoppelt und weist in derartigen Weise eine Anode oder gemeinsame Kathode auf. Bei LCOS (lichtmodulierendes Element), erfolgt ein zyklisches Umpolen.

Nach Eigenschaft der Technologie sind weitere Transistoren in dieser vereinfachten Pixelzelle sinnvoll. Da in diesen Ausführungsbeispielen besonders auf Technologien kleinerer Strukturgrößen referenziert wird (erforderlich zur erfindungsgemäßen Implementierung flexibler Interfacebaugruppen, des Framebuffers und weiterer), sei an dieser Stelle noch eine weitere Ausführungsform der Pixelzelle dargelegt. Kleinere Technologieknoten sind geprägt durch sogenannte Leckströme (zum Beispiel Drain-Source Leckstrom, gate-Leck- strom oder auch bulk-Leckströme). Diese parasitären Ströme nehmen grundsätzlich mit fortschrittlicheren Technologieknoten zu und führen in Pixelzellen nach dem Stand der Technik zu einem ungewollten Stromfluss durch das optische Element und damit ggf. zu einem reduzierten Kontrastverhältnis (da das optische Element nicht komplett ausgeschaltetwerden kann). Weiterhin ging die bisherige Beispielpixelzelle davon aus, dass der innere Knoten der Pixelzelle nach dem Programmieren den eingespeicherten digitalen Wert beibehält. Aufgrund der zuvor erläuterten Leckströme ist dies ggf. nur für eine begrenzte Zeit der Fall und hängt darüber hinaus auch in großem Maße von den Schaltungsbedingungen (wie bspw. Pixelspannung und Temperatur) ab. Fig. 4 zeigt daher eine um zwei Transistoren 29 erweiterte Pixelschaltung zur Kompensation dieser Leckströme. Die zwei Transistoren 29 formen eine Leckstromkompensationsschaltung.

Die zwei Transistoren der Leckagekompensationsschaltung 29 weisen eine gemeinsame Steuerelektrode auf, die mit dem Ausgang des Inverters gekoppelt sind. Die auf den Eingangsknoten des Treibers rückgekoppelten Transistoren realisieren eine Kompensation des Leckstroms. Die Ansteuerung des optischen Elements 22 erfolgt mittels des Inverters 34t.

Darüber hinaus sorgen diese dafür, dass die Leckströme (etwa des Treibers) durch die Schaltung abgeführt und nicht durch die Frontplane abfließen. Z.B. stellt diese Schaltung zur Kompensation der Leckströme zwei entscheidende Eigenschaften der neuen Architektur sicher:

- Ein gutes Kontrastverhältnis selbst bei ansteigenden Leckströmen: Leckströme, die durch das Frontplane-Element geführt werden, führen zu einer Verfälschung der Ansteuerung besonders im gewollten „Aus“-Zustand der Pixelzelle und damit zu einem „Restleuchten“ der Pixel selbst im „Aus“-Zustand und damit zu einer Reduktion des entscheidenden Parameters Kontrastverhältnis eines Mikrodisplays. Dies wird somit vermieden.

- Dauerhafter Erhalt des Zustands der Pixelzelle: Durch die zwei zusätzlichen Transistoren 29 ist der Erhalt des programmierten Zustands auch über eine längere Zeit sichergestellt.

Bezugnehmend auf Fig. 5 wird eine Ansteuerung eines optischen Elements 22 mittels des Treibers 34t sowie einem in der Pixelansteuerung realisierten Ausleseverstärkers 24 für die ebenfalls im Pixel realisierten Speicherelemente (36a-d) erläutert. Die Schalter 34sw sind mit den exemplarisch dargestellten acht Speicherzellen 36a, 36b, 36c und 36d je Pixel verbunden. Die acht Speicherzellen 36a-36d ermöglichen eine Realisierung eines Sbit Speichers. Diese Speicherzellen können natürlich um weitere pixel-interne und externe (aber im gleichen Schaltkreis integrierte) Speicher ergänzt sein. Hier sind die Speicherzellen (teilweise) in der Pixelzelle direkt implementiert. Zwischen Speicherzelle 36a-36d und Treiber 34t kann der Ausleseverstärker 24 (für im Pixel eingebetteten DRAM) vorgesehen sein.

Bezugnehmend auf Fig. 6 werden nun Funktionsblöcke zugehörig zu der Frontplane der Display-Architektur (vgl. Bezugszeichen 20) sowie der Schaltungsebene der Display-Architektur (vgl. Bezugszeichen 30) und insbesondere der Ansteuerung 34 in Detail diskutiert. Fig. 6 zeigt ein Blockschaltbild einer flexiblen Mikrodisplay-Architektur. Dieses umfasst in erster Linie das Pixelarray 22p, welches über einen Zeilentreiber 23I und einen Spaltentreiber 23r als Matrix angesteuert wird. Ferner sind in Fig. 6 weitere Funktionsblöcke zur Ansteuerung des Pixelbereichs 22p dargestellt. Der Pixelbereich 22p umfasst je Pixel in der Schaltungsebenen Elemente wie z. B. T reiber 34t uns Schalter 34sw sowie in der optischen Ebenen die lichtemittierenden Elemente 22.

Die Schaltungsebene umfasst entsprechend Ausführungsbeispielen einen Spaltentreiber 23r und/oder einen Zeilentreiber 23I. Diese werden beide wiederum über einen Sequenzer 34sq und eine Datenflusssteuerung angesteuert. Die Datenflusssteuerung / der Sequenzer 34sq stellt Schnittstellen zu der Steuereinheit 34 bzw. dem Speicher 36 dar.

Die Steuerung 34 kann zusätzlich Funktionsblöcke, die entweder in Software oder in Hardware, das heißt also als separate Komponenten oder separate Schaltungsgruppen implementiert sein können, aufweisen, wie z.B. Konfigurationseinheit 34k, Prozessor (CPU) bzw. Grafikprozessor (GPU) 34p, Weißabgleich 34w, externe Synchronisationseinheit 34s, Padreihe für die drahtgebundenen Schnittstellen 32a, Energiemanagement 34pwr, Temperatursensor 34temp, Testmustergenerator 34tg, Testeinheit 34test, interner Taktgeber (interne Clock) 34cl. Diese Einheiten sind als optionale Einheiten zu verstehen, so dass sie separat vorkommen können.

Nachfolgend werden die gerade aufgezählten Elemente hinsichtlich ihrer Funktionsweise erläutert. Gemäß Ausführungsbeispielen schließt die flexible Architektur auch den Modus der reinen 1-bit Anzeige mit ein. In diesem Fall kann gemäß Ausführungsbeispielen die Verwendung des Framebuffers auch bei diesem einfachen Pixel komplett entfallen, da keine Notwendigkeit der Datenspeicherung im Framebuffer besteht, da die Pixelzelle den Wert bis zum Erhalt neuer Daten speichert. Um ein vollständiges Abschalten des Framebuffers zu ermöglichen besteht in diesem Modus die Möglichkeit, die Pixel im direkten Schreiben, d. h. unter Umgehung des Framebuffers, zu programmieren.

Für die Ausführungsform der Teil integration des Framebuffers in die Pixelzelle (mit mehr als 1 -bit) gilt folglich die Grenze des in der Pixelzelle implementierten Teils des Framebuffers.

Nachfolgend wird die Ankopplung des Framebuffers 36 an die Pixelmatrix (vgl. 23I und 23r in Fig. 6 oder auch Fig. 2, Spalte R und Zeile Z) erläutert. Die Anbindung des Framebuffers 36 an die Pixelmatrix 22 mit den Zeilentreibern 23I und 23r lässt sich unterschiedlich realisieren. Nach dem Stand der Technik werden die Pixel 22 entsprechend des nacheinander eintreffenden Datenstroms programmiert oder es werden die Daten einer Zeile aufgesammelt und dann in die Pixelmatrix 22 geschrieben - mithin umfasst die Dauer einer Zeile typischerweise mindestens die Anzahl an Takten entsprechend der Anzahl an optischen Elementen einer Zeile. Durch die vollständige Implementierung eines kompletten Framebuffers 36 ergibt sich erfindungsgemäß eine weitere Möglichkeit: Die Daten werden nicht einzeln sondern vielmehr die Daten einer gesamten Zeile mit einem Takt aus dem Speicher 36 geholt. Je nach Sequenzlänge (diese ist durch das Scan-Schema aber bspw. auch durch die Bittiefe bestimmt) und umgesetzter Taktfrequenz ergeben sich so Bildaktualisierungsraten bzw. Datentransferraten von bisher in Mikrodisplays unerreichter Höhe. Dies ist der Tatsache geschuldet, dass die neue Architektur alle diese Baublöcke auf einem integrierten Schaltkreis beinhaltet. Bei der herkömmlichen separierten Implementierung würde eine solche Bandbreite schlichtweg so viele Signale zwischen Treiberbaustein und Backplane erfordern, dass dies nicht sinnvoll implementierbar ist (weder verdrahtungstechnisch noch hinsichtlich Stromaufnahme der Treiber). In einem hoch integrierten Chip ist es selbst bei hohen Auflösungen möglich, alle Spalten parallel aus dem Speicher auszulesen. Durch den Sequenzer ist die tatsächliche Transferrate beeinflussbar und entspricht damit der Maxime der vorliegenden Erfindung eine sehr flexible Architektur zur realisieren. Der Bereich liegt für diesen Transfer zwischen 0 Hz und mehreren 1 , 5, 10, 20, 50, 100kHz oder mehr je nach Auflösung und Frequenz. Je nach Anwendung kann hier Bildwiederholrate gegen Stromaufnahme anwendungsbedarfsgerecht balanciert werden. Darüber hinaus ermöglicht der Sequenzer weitere im Bereich der Augmented (AR) und Virtual Realitiy (VR) wichtigen Eigenschaften, wie etwa das Einfügen von Schwarzbildern (zur Vermeidung von Motion Blur und Motion Sickness). In anderen Worten ausgedrückt, heißt das, dass durch 36 und 34sq Variationen des Auslösetakts und damit der Bildwiederholfrequenz als auch der übertragenen Bittiefe möglich sind, um so eine Flexibilität in die Mikrodisplay-Architektur 10 zu bringen. In der flexiblen Mikrodisplayarchitektur ist es somit möglich, die Anbindung des Framebuffers 36 durch übertragene Bittiefe, genutzte Übertragungsfrequenz, Einfügung von generisch generierten Datenframes (ohne Nutzung von Daten aus dem Framebuffer, wie beispielsweise Schwarzbilder), verzögernden Elementen zur zeitlichen Wichtung der aktuell angezeigten Daten, zu beeinflussen. All diese Parameter erlauben einen Kompromiss zwischen dargestelltem Inhalt und der Stromaufnahme des Systems. Dies gilt umso mehr, wenn die eigentlichen Daten (dies umfasst Display-Daten selbst sowie auf dem Chip erzeugte Displaydaten aus Informationsdaten) ebenso angepasst werden. Beispielsweise sorgt eine angepasste Bittiefe für eine geringere Datenbandbreite der Eingangsschnittstelle bzw. geringerer Auslastung der CPU/GPU 34p, eine geringere Auslastung des Framebuffers 36, eine geringer erforderliche Übertragung an die Pixelmatrix 22 und somit zu einer Absenkung der Stromaufnahme. Diese Anpassungsfähigkeit kann architekturbedingt durch das System bis hinunter auf einen einzelnen Frame genutzt werden.

Entsprechend Ausführungsbeispielen kann eine der folgenden Einheiten bzw. Funktionen in das Mikrodisplay 10 bzw. die Datenverarbeitungsmittel 34 des Mikrodisplays 10 integriert werden:

Implementierung Temperatursensor 34temp zur Kompensation systeminternen Kompensation von Temperatureffekten. Das ermöglicht eine integrierte temperaturabhängige Nachführung der Pixelspannung bzw. der gemeinsamen Gegenelektrode. Anders ausgedrückt heißt das, dass entsprechend Ausführungsbeispielen die Schaltungsebene einen Temperatursensor 34temp aufweist und die Ansteuerungsschaltung 34 ausgebildet ist, die Pixelspannung basierend auf dem Temperatursignal nachzuführen.

Entsprechend den weiteren Ausführungsbeispielen kann die Einheit 34 bzw. die 34k eine Auto-Kalibrierfunktion der Helligkeit durch Zurückmessen der Helligkeit an einer Referenzstruktur durchführen.

Die Funktionseinheit 34test dient zum integrierten Speicher- und Systemtest zur eigenen Systemüberwachung. Die Funktionseinheiten 34tg weist einen Testpattern Generator zur Erzeugung von Testdaten auf dem Chip selbst auf. Auch kann hier ein Test bei der Produktion, d.h. also ein Produktionstest mittels dieser Einheiten 34test beziehungsweise 34tg durchgeführt werden.

Die Funktionseinheit 34pwr umfasst entsprechend weiteren Ausführungsbeispielen eine zentrale Power Management Unit, welche die zuvor erläuterten Skalierungen der Stromaufnahmen durch geeignete Abschaltung von Power-Domains realisiert. Entsprechend weiteren Ausführungsbeispielen, wäre auch eine externe Synchronisation (vgl. 34s) denkbar.

Diese dient zur Bereitstellung verschiedener Synchronisationssignale für externe Spannungsgenerierung wie beispielweise Invertierungssignal für den LCOS Fall oder auch Synchronisation auf das Ende einer Sequenz (bspw. für eine gezielte Synchronisation mit dem optischen System).

Ferner ist eine einstellbare Taktgenerierung 34cl zur Anpassung der unterschiedlichen Frequenzdomains des Chips an die Anforderungen des jeweiligen Anwendungsfalls (bspw. Taktfrequenz zur Ansteuerung des Framebuffers und des Sequenzspeichers) denkbar. Entsprechend weiteren Ausführungsbeispielen kann eine integrierte Weißwertberechnung z.B. im Falle des Betriebs der Backplane in einem quad-Pixelarrangement bestehend aus rot (r), grün (g) und blau (b) sowie weiß (w) durchgeführt werden (vgl. 34w).

Entsprechend einem weiteren Ausführungsbeispiel kann die Backplane beispielsweise einen integrierten Spannungsregler für Vm, V_ref und die Pixelspannungen haben. Auch wäre ein Gammaabgleich möglich. Diese Elemente sind als Baugruppen der Schaltungsebene vorgesehen.

Darüber hinaus kann die Schaltungsebene auch noch die Schnittstellen 32 und insbesondere ein Schnittstellen-Interface 32p umfassen. Dieses Interface steuert die Auswahl der Schnittstellen 32 beziehungsweise der Schnittstelle 32b, 32a bzw. ggf. die Datenweitergabe an die CPU/GPU 34p sowie die Einspeisung der von CPU/GPU generierten Displaydaten in den Framebuffer (im Falle einer Informationsdatenschnittstelle). Die Pad row 32a ist ausgebildet einen physischen Input einzukoppeln. Die Umschaltung zwischen 32a und 32b erfolgt mit der Einheit 32p (digital interface protocol) als Protokollebene.

Nachfolgend werden Ausführungsbeispiele der vorliegenden Erfindung noch einmal separat betrachtet und hierbei wird insbesondere auf alternative Implementierungen beziehungsweise detaillierte Implementierungen eingegangen. Ein Ausführungsbeispiel schafft eine flexible Mikrodisplay Architektur dadurch gekennzeichnet, dass ein oder mehrere Frontplane-Elemente auf einer Backplane angeordnet sind und durch diese angesteuert werden können, mehrere drahtgebundene und/oder drahtlose Interface zur Datenübertragung zur Verfügung stehen sowie ein kompletter oder teilweiser Bildspeicher auf der Backplane realisiert ist.

Entsprechend Ausführungsbeispielen wäre es denkbar, dass die Backplane in CMOS- Technologie realisiert ist. Bevorzugter Weise kommt CMOS-Technologie <90 nm zum Einsatz.

Entsprechend Ausführungsbeispielen kann die Backplane in TFT-Technologie realisiert sein.

Entsprechend Ausführungsbeispielen weist die Backplane eine oder mehrere Schnittstellen auf. Entsprechend Ausführungsbeispielen können die Schnittstellen bzw. eine Standardschnittstelle der einen oder mehreren Schnittstellen je nach Applikation ausgewählt werden.

Entsprechend Ausführungsbeispielen ist die Backplane sowohl als speicherbasierte Architektur als auch als Bildwiederholraten-basierte Architektur betreibbar. Entsprechend Ausführungsbeispielen ist der Betriebsmodus des Mikrodisplays abhängig von einem in Hardware oder Software realisierten Algorithmus, so dass eine Anpassung an Bildinhalte und/oder aktuelle Applikationen dynamisch möglich ist.

Bezüglich des Bildspeichers sei angemerkt, dass dieser ganz, teilweise oder lediglich mit einem Bit in der Pixelzelle realisiert sein kann. Insofern kann entsprechend Ausführungsbeispielen der Speicher statt vollständig in dem im Pixel auch teilweise extern oder im Randbereich der Backplane angeordnet sein. Bezüglich des Bitspeichers sei angemerkt, dass dieser teilweise oder ganz abschaltbar und/oder umgehbar ist. Entsprechend Ausführungsbeispielen kann die angesteuerte Bittiefe der Pixel variabel einstellbar sein. Entsprechend Ausführungsbeispielen werden in Pixeln spezielle Leckagekompensationsmaßnahmen vorgesehen.

Entsprechend Ausführungsbeispielen werden spezielle Maßnahmen zur Leckagekompensation in der Pixelzelle realisiert. Denkbar sind hier zusätzliche Transistoren zwischen dem Treiber optischen Elements und des optischen Elements selber An dieser Stelle sei angemerkt, dass die oben allgemein als lichtemittierendes Element beschriebene Einheit als LED, OLED oder pLED implementiert sein kann. Jedes Pixel kann eine LED oder subpixel (mehrere LEDs, z.B. für RGB) umfassen. Entsprechend Ausführungsbeispielen kann die Frontplane im lichtmodulierendem LCOS oder lichtemittierenden pLED oder OLEDs implementiert sein.

Entsprechend Ausführungsbeispielen kann neben dem Bildspeicher noch ein an die Front- plane-Technologie angepasster Treiber implementiert sein. Entsprechend Ausführungsbeispielen ist die Pixelzelle je nach Konfiguration der Backplane eine Common-Anode und/oder Common-Cathode, die zur Ansteuerung dient, implementiert. Alternativ kann die Frontplane ohne eine gemeinsame Elektrode ausgeführt sein.

Entsprechend einem Ausführungsbeispiel kann ein Bildspeicher mit einer hohen Bandbreite an die Pixelmatrix angebunden sein und sowohl Bildwiederholraten (bspw. 240 Hz, 480 Hz, 1 kHz, 5 kHz, 10 kHz, 20 kHz, 50 kHz, 100kHz und mehr) realisieren. Entsprechend Ausführungsbeispielen ist die tatsächliche Bandbreite zwischen Framebuffer und Pixelmatrix anpassbar. Entsprechend Ausführungsbeispielen wäre eine systeminterne Kompensation von Temperatureffekten in der Backplane durch die Implementierung eines Temperatursensors möglich. Hierbei kann entsprechend Ausführungsbeispielen eine integrierte temperaturabhängige Nachführung der Pixelspannung bzw. der gemeinsamen Gegenelektrode in der Backplane realisiert sein.

Entsprechend Ausführungsbeispielen ist eine Auto-Kalibrierung der Helligkeit durch Zurückmessen der Helligkeit an einer Referenzstruktur möglich.

Entsprechend Ausführungsbeispielen ist eine integrierte Speicher- und Systemtesteinheit zur eigenen Systemüberwachung bzw. Durchführung eines vereinfachten Produktionstests vorgesehen.

Entsprechend Ausführungsbeispielen dient ein Testpattern-Generator zur Erzeugung von Testdaten auf der Backplane.

Ein weiteres Ausführungsbeispiel schafft eine Anordnung, wie sie vorher erläutert wurde, mit einer zentralen Power-Management-Einheit zur Skalierung der Stromaufnahme durch geeignete Abschaltung von Power-Domains. Ein weiteres Ausführungsbeispiel schafft eine Einheit zur Synchronisation der Mikrodisplay- Architektur mit weiteren externen Komponenten.

Entsprechend Ausführungsbeispielen kann eine einstellbare Taktgenerierung zur Anpassung der unterschiedlichen Frequenzdomänen des Chips an die Anforderungen des jeweiligen Anwendungsfelds (beispielsweise Taktfrequenz zur Ansteuerung des Framebuffers und des Sequenzspeichers) implementiert sein.

Entsprechend Ausführungsbeispielen kann die Pixelmatrixansteuerung einen Sequenzer aufweisen, der ausgebildet ist unterschiedliche Bildwiederholraten (bspw. 240 Hz, 480 Hz, 1 kHz, 5 kHz, 10 kHz, 20 kHz, 50 kHz, 100kHz und mehr) aus dem Speicher den lichtemittierenden oder lichtmodulierenden Elementen bereitzustellen (interne Bildwiederholrate).

Entsprechend Ausführungsbeispielen kann die Pixelmatrixansteuerung eine programmierbare und/oder dynamisch konfigurierbare zyklische Transfermimik aufweisen, die ausgebildete ist, eine zwischen dem Speicher und den lichtemittierenden oder lichtmodulierenden Elementen (dynamisch und/oder entsprechend der Programmierung) zu steuern.

Entsprechend einem Ausführungsbeispiel kann das Backplane für den Betrieb in einem quad-Pixelarrangement, z. B. bestehend aus rot (r), grün (g) und blau (b) sowie weiß (w) vorgesehen sein und hierbei wird der Datenwert des weißen Pixels beispielsweise ermittelt. Entsprechend einem Ausführungsbeispiel ist ein automatischer Abgleich des Weißpunkts des Mikrodisplays möglich. Hierzu ist eine Einheit zum Weißabgleich entsprechend Ausführungsbeispielen vorgesehen.

Entsprechend Ausführungsbeispielen ist ein integrierter Spannungsregler vorgesehen, der die Pixelspannung generiert. Entsprechend weiteren Ausführungsbeispielen ist eine Gammaanpassung in der Backplane vorgesehen.

Obwohl manche Aspekte im Zusammenhang mit einer Vorrichtung beschrieben wurden, versteht es sich, dass diese Aspekte auch eine Beschreibung des entsprechenden Verfahrens darstellen, sodass ein Block oder ein Bauelement einer Vorrichtung auch als ein entsprechender Verfahrensschritt oder als ein Merkmal eines Verfahrensschrittes zu verstehen ist. Analog dazu stellen Aspekte, die im Zusammenhang mit einem oder als ein Verfahrensschritt beschrieben wurden, auch eine Beschreibung eines entsprechenden Blocks oder Details oder Merkmals einer entsprechenden Vorrichtung dar. Einige oder alle der Verfahrensschritte können durch einen Hardware-Apparat (oder unter Verwendung eine Hardware-Apparats), wie zum Beispiel einen Mikroprozessor, einen programmierbaren Computer oder eine elektronische Schaltung realisiert werden. Bei einigen Ausführungsbeispielen können einige oder mehrere der wichtigsten Verfahrensschritte durch einen solchen Apparat ausgeführt werden.

Je nach bestimmten Implementierungsanforderungen können Ausführungsbeispiele der Erfindung in Hardware oder in Software implementiert sein. Die Implementierung kann unter Verwendung eines digitalen Speichermediums, beispielsweise einer Floppy-Disk, einer DVD, einer Blu-ray Disc, einer CD, eines ROM, eines PROM, eines EPROM, eines EEPROM oder eines FLASH-Speichers, einer Festplatte oder eines anderen magnetischen oder optischen Speichers durchgeführt werden, auf dem elektronisch lesbare Steuersignale gespeichert sind, die mit einem programmierbaren Computersystem derart Zusammenwirken können oder Zusammenwirken, dass das jeweilige Verfahren durchgeführt wird. Deshalb kann das digitale Speichermedium computerlesbar sein.

Manche Ausführungsbeispiele gemäß der Erfindung umfassen also einen Datenträger, der elektronisch lesbare Steuersignale aufweist, die in der Lage sind, mit einem programmierbaren Computersystem derart zusammenzuwirken, dass eines der hierin beschriebenen Verfahren durchgeführt wird.

Allgemein können Ausführungsbeispiele der vorliegenden Erfindung als Computerprogrammprodukt mit einem Programmcode implementiert sein, wobei der Programmcode dahin gehend wirksam ist, eines der Verfahren durchzuführen, wenn das Computerprogrammprodukt auf einem Computer abläuft.

Der Programmcode kann beispielsweise auch auf einem maschinenlesbaren Träger gespeichert sein.

Andere Ausführungsbeispiele umfassen das Computerprogramm zum Durchführen eines der hierin beschriebenen Verfahren, wobei das Computerprogramm auf einem maschinenlesbaren Träger gespeichert ist. Mit anderen Worten ist ein Ausführungsbeispiel des erfindungsgemäßen Verfahrens somit ein Computerprogramm, das einen Programmcode zum Durchführen eines der hierin beschriebenen Verfahren aufweist, wenn das Computerprogramm auf einem Computer abläuft. Ein weiteres Ausführungsbeispiel der erfindungsgemäßen Verfahren ist somit ein Datenträger (oder ein digitales Speichermedium oder ein computerlesbares Medium), auf dem das Computerprogramm zum Durchführen eines der hierin beschriebenen Verfahren aufgezeichnet ist.

Ein weiteres Ausführungsbeispiel des erfindungsgemäßen Verfahrens ist somit ein Datenstrom oder eine Sequenz von Signalen, der bzw. die das Computerprogramm zum Durchführen eines der hierin beschriebenen Verfahren darstellt bzw. darstellen. Der Datenstrom oder die Sequenz von Signalen kann bzw. können beispielsweise dahin gehend konfiguriert sein, über eine Datenkommunikationsverbindung, beispielsweise über das Internet, transferiert zu werden.

Ein weiteres Ausführungsbeispiel umfasst eine Verarbeitungseinrichtung, beispielsweise einen Computer oder ein programmierbares Logikbauelement, die dahin gehend konfiguriert oder angepasst ist, eines der hierin beschriebenen Verfahren durchzuführen.

Ein weiteres Ausführungsbeispiel umfasst einen Computer, auf dem das Computerprogramm zum Durchführen eines der hierin beschriebenen Verfahren installiert ist.

Ein weiteres Ausführungsbeispiel gemäß der Erfindung umfasst eine Vorrichtung oder ein System, die bzw. das ausgelegt ist, um ein Computerprogramm zur Durchführung zumindest eines der hierin beschriebenen Verfahren zu einem Empfänger zu übertragen. Die Übertragung kann beispielsweise elektronisch oder optisch erfolgen. Der Empfänger kann beispielsweise ein Computer, ein Mobilgerät, ein Speichergerät oder eine ähnliche Vorrichtung sein. Die Vorrichtung oder das System kann beispielsweise einen Datei-Server zur Übertragung des Computerprogramms zu dem Empfänger umfassen.

Bei manchen Ausführungsbeispielen kann ein programmierbares Logikbauelement (beispielsweise ein feldprogrammierbares Gatterarray, ein FPGA) dazu verwendet werden, manche oder alle Funktionalitäten der hierin beschriebenen Verfahren durchzuführen. Bei manchen Ausführungsbeispielen kann ein feldprogrammierbares Gatterarray mit einem Mikroprozessor Zusammenwirken, um eines der hierin beschriebenen Verfahren durchzuführen. Allgemein werden die Verfahren bei einigen Ausführungsbeispielen seitens einer beliebigen Hardwarevorrichtung durchgeführt. Diese kann eine universell einsetzbare Hardware wie ein Computerprozessor (CPU) sein oder für das Verfahren spezifische Hardware, wie beispielsweise ein ASIC. Die oben beschriebenen Ausführungsbeispiele stellen lediglich eine Veranschaulichung der Prinzipien der vorliegenden Erfindung dar. Es versteht sich, dass Modifikationen und Variationen der hierin beschriebenen Anordnungen und Einzelheiten anderen Fachleuten einleuchten werden. Deshalb ist beabsichtigt, dass die Erfindung lediglich durch den Schutzumfang der nachstehenden Patentansprüche und nicht durch die spezifischen Einzelheiten, die anhand der Beschreibung und der Erläuterung der Ausführungsbeispiele hierin präsentiert wurden, beschränkt sei.

Referenzen

5 [1] Vogel - 77-1.pdf, Vogel et al., “Ultra-Iow Power OLED Microdisplay for Extended Battery

Life in NTE Displays”.

Claims

Patentansprüche

1. Mikrodisplay-Architektur (10), mit folgenden Merkmalen: einer optischen Ebene (20) mit mehreren lichtemittierenden oder lichtmodulierenden Elementen; einer Schaltungsebene (30), auf welcher die optische Ebene (20) angeordnet ist; wobei die Schaltungsebene (30) eine oder mehrere Schnittstellen (32a, 32b), eine Pixelmatrixansteuerung (34) sowie einen Bildspeicher (36) zur Ansteuerung der mehreren lichtemittierenden oder lichtmodulierenden Elemente (22, 22’, 22”, 22a, 22b, 22c, 22d, 22e, 22d) umfasst.

2. Mikrodisplay-Architektur (10) gemäß Anspruch 1 , wobei die Schaltungen der ein oder mehreren Schnittstellen (32a, 32b), der Pixelmatrixansteuerung (34) sowie des Bildspeichers direkt in die Schaltungsebene integriert sind.

3. Mikrodisplay-Architektur (10) gemäß Anspruch 1 oder 2, wobei die Pixelmatrixansteuerung (34) ausgebildet ist, die mehreren lichtemittierenden oder lichtmodulierenden Elemente (22, 22’, 22”, 22a, 22b, 22c, 22d, 22e, 22d) in einem Bildwieder- holraten-basierten Betriebsmodus anzusteuern.

4. Mikrodisplay-Architektur (10) gemäß Anspruch 1 oder 2 oder 3, wobei die Pixelmatrixansteuerung (34) ausgebildet ist, die mehreren lichtemittierenden oder lichtmodulierenden Elemente (22, 22’, 22”, 22a, 22b, 22c, 22d, 22e, 22d) in einem speicherbasierten Betriebsmodus anzusteuern.

5. Mikrodisplay-Architektur (10) gemäß einem der vorherigen Ansprüche, wobei die Pixelmatrixansteuerung (34) ausgebildet ist, zwischen mehreren Betriebsmodi selektiv umzuschalten.

6. Mikrodisplay-Architektur (10) gemäß einem der vorherigen Ansprüche, wobei selbige mehrere Schnittstellen (32a, 32b) und/oder mehrere Schnittstellen (32a, 32b) unterschiedlicher Bandbreiten und/oder mehrere Schnittstellen (32a, 32b) unterschiedlicher Kommunikationstopologie, umfassend drahtgebundene und drahtlose Kommunikationstopologien(32a, 32b), aufweist.

7. Mikrodisplay-Architektur (10) gemäß Anspruch 6, wobei die Auswahl der Übertragungsschnittstelle und/oder eines Übertragungsmodus in Abhängigkeit vom einem Betriebsmodus, umfassend speicherbasierten Betriebsmodus, erfolgt.

8. Mikrodisplay-Architektur (10) gemäß einem der vorherigen Ansprüche, wobei die Pixelmatrixansteuerung (34) eine programmierbare und/oder dynamisch konfigurierbare zyklische Transfermimik aufweist, die ausgebildete ist, den Datenfluss zwischen dem Speicher (36) und den lichtemittierenden oder lichtmodulierenden Elementen (22, 22’, 22”, 22a, 22b, 22c, 22d, 22e, 22d) zu steuern.

9. Mikrodisplay-Architektur (10) gemäß einem der vorherigen Ansprüche, wobei die Mikrodisplay-Architektur (10) intern einen CPU/GPU (34p) umfasst, der ausgebildet ist, empfangene oder gespeicherte Informationen in Displaypixeldaten zu übersetzen und diese in mehreren lichtemittierenden oder lichtmodulierenden Elementen (22, 22’, 22”, 22a, 22b, 22c, 22d, 22e, 22d) darzustellen.

10. Mikrodisplay-Architektur (10) gemäß einem der vorherigen Ansprüche, wobei die Mikrodisplay-Architektur (10) intern einen Grafikprozessor aufweist, der ausgebildet ist, in einem Bildwiederholraten-basierten Betriebsmodus die mehreren lichtemittierenden oder lichtmodulierenden Elemente (22, 22’, 22”, 22a, 22b, 22c, 22d, 22e, 22d) anzusteuern und der in dem speicherbasierten Betriebsmodus abschaltbar und/oder in einen Ruhezustand versetzbar ist.

11. Mikrodisplay-Architektur (10) gemäß einem der vorherigen Ansprüchen, wobei die Pixelmatrixansteuerung (34) ausgebildet ist, mehrere lichtemittierende oder lichtmodulierende Elemente (22, 22’, 22”, 22a, 22b, 22c, 22d, 22e, 22d) gruppiert zu einer ersten Gruppe anzusteuern und mehrere lichtemittierende oder lichtmodulierende Elemente (22, 22’, 22”, 22a, 22b, 22c, 22d, 22e, 22d) gruppiert zu einer zweiten Gruppe anzusteuern.

12. Mikrodisplay-Architektur (10) gemäß einem der vorherigen Ansprüchen, wobei die Pixelmatrixansteuerung (34) ausgebildet ist, die Update-Rate zu variieren; und/oder im speicherbasierten Betriebsmodus die mehreren lichtemittierenden Elemente (22, 22’, 22”, 22a, 22b, 22c, 22d, 22e, 22d) mit einer niedrigen Update-Rate oder keinen Update-Rate anzusteuern oder in einem Bildwiederholraten-basierten Betriebsmodus die mehreren lichtemittierenden oder lichtmodulierenden Elemente (22, 22’, 22”, 22a, 22b, 22c, 22d, 22e, 22d) mit einer hohen Update-Rate, insbesondere von höher als 30, höher als 60, höher als 90 oder sogar höher als 120 Hz anzusteuern.

13. Mikrodisplay-Architektur(IO) gemäß einem der vorherigen Ansprüche, wobei die Pixelmatrixansteuerung (34) ausgebildet ist, eine Bittiefe zur Ansteuerung eines oder mehrerer jeweiligen der mehreren lichtemittierenden oder lichtmodulierenden Elemente (22, 22’, 22”, 22a, 22b, 22c, 22d, 22e, 22d) zu variieren und/oder zu reduzieren.

14. Mikrodisplay-Architektur (10) gemäß einem der vorherigen Ansprüche, wobei die mehreren lichtemittierenden oder lichtmodulierenden Elemente (22, 22’, 22”, 22a, 22b, 22c, 22d, 22e, 22d) der optischen Ebene (20) und/oder der Bildspeicher (36) der Schaltungsebene (30) Technologieknoten <90 nm oder < 45 nm aufweist.

15. Mikrodisplay-Architektur (10) gemäß einem der vorherigen Ansprüchen, wobei die Schaltungsebene (30) Transistoren aufweist, die eine zusätzliche Leckageschaltung (29) aufweisen.

16. Mikrodisplay-Architektur (10) gemäß Anspruch 15, wobei die Leckageschaltung (29) zwei Transistoren je lichtemittierendes oder lichtmodulierendes Element (22, 22’, 22”, 22a, 22b, 22c, 22d, 22e, 22d) aufweist.

17. Mikrodisplay-Architektur (10) gemäß einem der vorherigen Ansprüche, wobei der Bildspeicher (36) komplett in der Schaltungsebene (30) zugeordnet zu einem lichtemittierenden oder lichtmodulierenden Element (22, 22’, 22”, 22a, 22b, 22c, 22d, 22e, 22d) integriert ist oder wobei der Bildspeicher (36) als teilweise im Randbereich angeordneter oder externer Bildspeicher (36) zugeordnet zu einem lichtemittierenden oder lichtmodulierenden Element (22, 22’, 22”, 22a, 22b, 22c, 22d, 22e, 22d) implementiert ist; und/oder wobei der Bildspeicher (36) ein oder mehrere Bits je lichtemittierendes oder lichtmodulierendes Element (22, 22’, 22”, 22a, 22b, 22c, 22d, 22e, 22d) aufweist.

18. Mikrodisplay-Architektur (10) gemäß einem der vorherigen Ansprüche, wobei die Pixelmatrixansteuerung (34) ausgebildet ist, den Bildspeicher (36) teilweise, und/oder stufenweise, und/oder vollständig abzuschalten oder diesen zu umgehen oder diesen für den Bildwiederholraten-basierten Betriebsmodus zu umgehen

19. Mikrodisplay-Architektur (10) gemäß einem der vorherigen Ansprüche, wobei die die Pixelmatrixansteuerung (34) je lichtemittierendes oder lichtmodulierendes Element (22, 22’, 22”, 22a, 22b, 22c, 22d, 22e, 22d) zumindest einen Schalter (34sw) und Treiber (34t) aufweist.

20. Mikrodisplay-Architektur (10) gemäß einem der vorherigen Ansprüche, wobei die mehreren lichtemittierenden oder lichtmodulierenden Elemente (22, 22’, 22”, 22a, 22b, 22c, 22d, 22e, 22d) als Common Kathode-Schaltung implementiert sind; und/oder wobei die Pixelmatrixansteuerung (34) ausgebildet ist, durch Absenken der Referenzspannung Vref oder durch Anheben der Pixelspannung V_PjXi die Helligkeit zu erhöhen (bzw. durch Veränderung der Differenz zwischen der Pixelspannung V_PjXi und der Referenzspannung _ref die Helligkeit der lichtemittierendenAmodulieren- den Elemente verändert wird) oder wobei die Ansteuerung (34) ausgebildet ist, durch unterschiedliche Pixelspannungen unterschiedliche lichtemittierenden oder lichtmodulierenden Elemente (22, 22’, 22”, 22a, 22b, 22c, 22d, 22e, 22d) oder Pixelteilelemente anzusteuern.

21. Mikrodisplay-Architektur (10) gemäß einem der vorherigen Ansprüche, wobei die mehreren lichtemittierenden oder lichtmodulierenden Elemente (22, 22’, 22”, 22a, 22b, 22c, 22d, 22e, 22d) als Common Anoden-Schaltung ausgelegt sind; und/oder wobei die Pixelmatrixansteuerung (34) ausgebildet ist, durch Anheben von der Referenzspannung Vref oder durch Absenken der Pixelspannung V_Pix2 die Helligkeit anzuheben oder wobei durch Veränderung einer Differenz zwischen der Pixelspannung _Pix2 und der Referenzspannung _ref die Helligkeit der lichtemittieren- den/-modulierenden Elemente verändert wird.

22. Mikrodisplay-Architektur (10) gemäß einem der vorherigen Ansprüche, wobei die Eingangsfrequenz für Bilddaten an einem Eingang der Pixelmatrixansteuerung (34) und/oder des Speichers (36) kleiner oder gleich einer Ausgangsfrequenz für Bilddaten an einem Ausgang der Pixelmatrixansteuerung (34) und/oder des Speichers (36) ist.

23. Mikrodisplay-Architektur (10) gemäß einem der vorherigen Ansprüche, wobei die Pixelmatrixansteuerung (34) ausgebildet ist, mehrere lichtemittierende oder lichtmodulierende Elemente (22, 22’, 22”, 22a, 22b, 22c, 22d, 22e, 22d) gruppiert zu einer ersten Gruppe und mehrere lichtemittierende oder lichtmodulierende Elemente (22, 22’, 22”, 22a, 22b, 22c, 22d, 22e, 22d) gruppiert zu einer zweiten Gruppe anzusteuern; wobei eine Sequenz und/oder Amplitude bei der Ansteuerung der ersten Gruppe und er zweiten Gruppe unterscheidet.

24. Mikrodisplay-Architektur (10) gemäß einem der vorherigen Ansprüche, wobei die Pixelmatrixansteuerung (34) einen Sequenzer aufweist, der ausgebildet ist unterschiedliche Bildwiederholraten aus dem Speicher (36) den lichtemittierenden oder lichtmodulierenden Elementen (22, 22’, 22”, 22a, 22b, 22c, 22d, 22e, 22d) bereitzustellen.

25. Mikrodisplay-Architektur (10) gemäß einem der vorherigen Ansprüche, wobei die lichtemittierenden oder lichtmodulierenden Elemente (22, 22’, 22”, 22a, 22b, 22c, 22d, 22e, 22d) als OLEDs, uLEDs bzw. pLED oder als LCOS implementiert sind.

26. Mikrodisplay-Architektur (10), mit folgenden Merkmalen: einer optischen Ebene (20) mit mehreren lichtemittierenden oder lichtmodulierenden Elementen (22, 22’, 22”, 22a, 22b, 22c, 22d, 22e, 22d); eine Schaltungsebene (30), auf welcher die optische Ebene (20) angeordnet ist, wobei die Schaltungsebene (30) eine Pixelmatrixansteuerung (34) zur Ansteuerung (34) der lichtemittierenden oder lichtmodulierenden Elemente (22, 22’, 22”, 22a, 22b, 22c, 22d, 22e, 22d) aufweist, wobei die Pixelmatrixansteuerung (34) ein oder mehrere Transistoren aufweist, die eine zusätzliche Leckageschaltung (29) bilden.

27. Mikrodisplay-Architektur (10) gemäß Anspruch 26, wobei die Leckageschaltung

(29) zwei weitere Transistoren je lichtemittierendes oder lichtmodulierendes Element (22, 22’, 22”, 22a, 22b, 22c, 22d, 22e, 22d) aufweist.

28. Verfahren zu Ansteuerung (34) einer Mikrodisplay-Architektur (10) gemäß einem der Ansprüche 1 bis 25, mit folgenden Schritten:

Betreiben der Pixelmatrixansteuerung (34) im speicherbasierten Betriebsmodus unter Verwendung des Bildspeichers (36); oder

Betreiben der Pixelmatrixansteuerung (34) in einem speicherbasierten Betriebsmodus mit/ohne Verwendung des Bildspeichers (36).

29. Computerprogram zur Durchführung des Verfahrens nach Anspruch 28, wenn das Verfahren auf einer Pixelmatrixansteuerung (34) abläuft.