EP4639885A1 - Circuit de lecture pour détecteur infrarouge - Google Patents

Circuit de lecture pour détecteur infrarouge

Info

Publication number
EP4639885A1
EP4639885A1 EP23828194.3A EP23828194A EP4639885A1 EP 4639885 A1 EP4639885 A1 EP 4639885A1 EP 23828194 A EP23828194 A EP 23828194A EP 4639885 A1 EP4639885 A1 EP 4639885A1
Authority
EP
European Patent Office
Prior art keywords
integration
pixel
infrared detector
elementary
time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
EP23828194.3A
Other languages
German (de)
English (en)
Inventor
Vincent GUERIAUX
Eric Belhaire
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Thales SA
Original Assignee
Thales SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thales SA filed Critical Thales SA
Publication of EP4639885A1 publication Critical patent/EP4639885A1/fr
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/20—Circuitry of solid-state image sensors [SSIS]; Control thereof for transforming only infrared radiation into image signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/53—Control of the integration time
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/768—Addressed sensors, e.g. MOS or CMOS sensors for time delay and integration [TDI]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/30—Transforming light or analogous information into electric information
    • H04N5/33—Transforming infrared radiation

Definitions

  • the invention relates to the field of infrared detectors and in particular a reading circuit for an infrared detector, an image acquisition device comprising an infrared detector and a reading circuit according to the invention.
  • an image acquisition device comprises an optical focusing system, which will combine an observed scene with an infrared detector, and thus project an image of the scene onto the detector.
  • An example of an image acquisition device 10 is partially shown in Figure 1.
  • Infrared detection is carried out by an infrared detector 12 which is typically a quantum or photonic detector.
  • the infrared detector 12 comprises a semiconductor material sensitive to the radiation ⁇ to be detected. The detection principle is based on the photoelectric effect within the semiconductor material, which therefore performs a transducer function by converting a photon flux into a current.
  • the semiconductor material may be a small gap semiconductor material such as indium antimonide InSb or mercury-cadmium telluride HgCdTe 12b, associated with a substrate 12a of cadmium telluride-zinc CdZnTe.
  • the semiconductor material can also be a meta-material such as a type 2 superlattice, or a multi-quantum well material.
  • the detector 12 is structured in a matrix of pixels, each pixel forming a photosensor which is intended to detect an element of the image.
  • the size of the pixel is of the order of a few micrometers. Typically, it's between 5 and 30 p.m.
  • the plane formed by the pixel matrix is generally called the focal plane.
  • the reading circuit 16 also includes a matrix circuit. Each pixel of the detector 12 is then connected to a respective pixel of the reading circuit 16 by a connection matrix 14.
  • a connection matrix 14 can be made of indium beads and obtained by a hybridization process.
  • the reading circuit 16 can be produced in CMOS technology (for “Complementary Metal Oxide Semiconductor” in English). During operation of the image acquisition device, each pixel of the detector 12 absorbs the incident photons and releases a proportional quantity of electrons which will be processed by the reading circuit 16.
  • FIG. 2 gives a simplified electrical representation of the imaging device 10. Electrically, a pixel of the detector 12 has a function of photodiode 120. The corresponding pixel 160 of the reading circuit 16 makes it possible to polarize the photodiode 120 to authorize the generation of photoelectrons. It also ensures the accumulation of charges from the photodiode 120. The reading circuit 16 uses these accumulated charges to determine a light value of the element of the image detected by the corresponding pixel of the detector 12. The accumulation duration of charges in the read circuit is called integration time. Pixel 160 of reading circuit 16 notably includes an OINT capacitance, called integration capacitance, which makes it possible to convert the quantity of charges into voltage. Pixel 160 includes other components allowing it to perform sample-and-hold functions and reset the integration capacity. The charge integration phase is followed by a reading phase of the information stored in pixel 160 of reading circuit 16.
  • the matrix circuit of the reading circuit 16 comprises a plurality of lines and columns, for example 512 lines and 640 columns of pixels.
  • the reading phase is then made possible by an addressing system using multiplexers 162, 166 making it possible to address the pixels, line by line and column by column.
  • pixel processing is carried out in groups of pixels processed in parallel.
  • each column of the matrix circuit of the read circuit 16 comprises a line multiplexer 162 configured to select a pixel of the column.
  • at least a portion of the line multiplexers 162 operate in parallel to select a respective pixel of the same line. All pixels on the same line can be processed in parallel.
  • a column multiplexer 166 then makes it possible to select the column(s) of the matrix circuit 160 concerned by this parallel processing.
  • the signal from each pixel is then amplified by an amplifier circuit 164. There is in particular an amplifier circuit 164 per column.
  • the signal from pixel 160 can then be made available at output 168 of read circuit 16.
  • the level of pixel 160 is converted into digital data by an analog/digital converter.
  • the analog/digital converter is located in particular at the end of the column, or at the output 168 or outside the reading circuit 16. In infrared imaging applications, the digital data is notably coded on 14 bits .
  • the information stored in the pixels namely the charge level or the voltage of the integration capacitor, is transmitted at the output 168 for a reconstruction of the image detected by the detector 12.
  • the images are successively acquired periodically. The period between two successive images is notably the frame time.
  • the noise on the signal is mainly due to background radiation.
  • the infrared detectors are then designated as BLIP detectors (for “Background Limited Infrared Photodetector” in English).
  • the dominant noise is then linked to shot noise which is intrinsic to the quantum nature of light. This is a Poissonian type noise, which means that it increases at the root of the signal.
  • the signal-to-noise ratio is therefore proportional to the root of the signal.
  • the optical parameters for example the spectral band, the transmission, the aperture, the pitch pixel, quantum efficiency.
  • the only way to increase the signal is to increase the integration time.
  • the signal-to-noise ratio is at best proportional to the root of the integration time. The longer the integration time, the better the signal-to-noise ratio.
  • the integration time is limited by the chosen video frame rate, namely the frame time. Thus imaging at 100 Hz allows a maximum integration time of 10 ms.
  • the photon flux is too great for the integration capacity CINT- It is not large enough to be able to integrate all the electrons generated by the photons during the frame time. This is particularly the case for radiation in the atmospheric transmission band, called long wavelength or band 3. This radiation typically has a spectral band ranging from 8 to 14 pm. This leads to reducing the integration time and therefore degrading the signal-to-noise ratio and thus the sensitivity of the image acquisition device.
  • Patent application publication WO2015/016991 and patent publication EP2687020 describe a solution consisting of allowing full loads of the integration capacity during the integration time.
  • the integration capacity is discharged each time. A count of the number of charge cycles is carried out, making it possible to count the quantity of charges received during the integration time.
  • This solution overcomes the constraint linked to the maximum storable load by the integration capacity.
  • an analog-to-digital conversion, namely counting be carried out in the pixel.
  • CMOS complementary metal-oxide
  • the power consumption per pixel is higher than a traditional reading circuit. This is particularly detrimental in constrained environments, such as for example an infrared image detection application in a cryogenic environment.
  • the invention proposes a reading circuit for an infrared detector, comprising: i. a matrix circuit of pixels, each pixel comprising a capacitance, called integration capacitance; ii. a memory unit having a memory location for each pixel of the matrix circuit; And said reading circuit being configured to acquire an image from the infrared detector for a duration, called frame time, by iteratively implementing the following steps: i. an integration step in which the integration capacitances are charged with photoelectrons coming from the infrared detector for a duration, called elementary integration time, said elementary integration time being configured so that the respective charges of the capacitances integration remain below a maximum admissible load; ii.
  • a storage step in which, for each pixel, the charge quantity of the respective integration capacity at the end of the elementary integration time is added to a value stored in the memory location corresponding to the pixel; iii. a step of resetting the integration capacity to the initial state; and, after the frame time, transmitting image data including the values stored in the memory locations of the memory unit.
  • the total integration time is equal to N times the elementary integration time.
  • the quantity of electrical charge stored by the integration capacitance over the elementary integration time remains less than the maximum admissible charge.
  • a high signal value can be obtained because the charges obtained during several successive elementary integrations are added.
  • the invention therefore makes it possible to improve the signal-to-noise ratio, without modifying the circuit of a pixel of a conventional reading circuit.
  • the pixel is notably devoid of analog/digital conversion means within it.
  • the pixel circuit is simplified and consumes less than the previously mentioned prior art, while allowing an improved signal-to-noise ratio.
  • the reading circuit comprises: i. at least one analog/digital converter configured to, in the storage step, convert the charge quantity of the integration capacitor into a digital value; and ii. at least one adder configured to, in the storage step, add said digital value to the value stored in the memory location corresponding to the pixel.
  • the analog/digital converter and/or the adder are shared by a set of pixels of the matrix circuit.
  • the reading circuit is configured so that, at the first execution of the integration and storage steps in frame time, the initial value stored in the memory locations of the processing unit memory is zero.
  • the reading circuit is configured to, before the steps implemented iteratively, implement the following steps: i. an integration step in which the integration capacitors are charged with photoelectrons from the infrared detector during the elementary integration time; ii. a storage step in which, for each pixel, the charge quantity of the respective integration capacity at the end of the elementary integration time is stored in the memory location corresponding to the pixel; iii. a step of resetting the integration capacity to the initial state.
  • the reading circuit is configured to, in the frame time, shift the values stored in the memory locations as a function of a movement of an image formed on the infrared detector.
  • the invention also relates to an infrared image acquisition device intended to acquire at least one image of a scene, comprising: i. an infrared detector forming a matrix detector having a plurality of pixels, said infrared detector being configured to receive the at least one image of said scene; ii. a reading circuit according to the invention, configured to process signals received from the infrared detector representative of the at least one image.
  • the infrared image acquisition device further comprises a scanning device configured to scan the scene in one direction, so that the image of the scene moves on the infrared detector at frame time course; said reading circuit being configured to shift the values stored in the memory locations according to the movement of the image on the detector.
  • the invention also relates to a cryostat comprising an infrared image acquisition device according to the invention.
  • the invention further relates to an image acquisition method using a device comprising an infrared detector and a reading circuit which comprises a matrix circuit of pixels, each pixel comprising a capacitance, called integration capacitance; and a memory unit having a memory location for each pixel of the matrix circuit, said method comprising for a duration, called frame time, the iterative implementation of the following steps: i. an integration step in which the integration capacitances are charged with photoelectrons coming from the infrared detector for a duration, called elementary integration time, said elementary integration time being configured so that the respective charges of the capacitances integration remain below a maximum admissible load; ii.
  • a storage step in which, for each pixel, the charge quantity of the respective integration capacity at the end of the elementary integration time is added to a value stored in the memory location corresponding to the pixel; and iii. a step of resetting the integration capacity to the initial state; said method further comprising, after the frame time, transmitting image data comprising the values stored in the memory locations of the memory unit.
  • FIG. 1 Figure 1, already described, presents an image acquisition device according to the prior art
  • FIG. 2 presents a simplified electrical diagram of the image acquisition device illustrated in Figure 1;
  • Figure 3 shows an example of a reading circuit according to the invention
  • Figure 4 is a block diagram illustrating an example of a method according to the invention.
  • Figure 5 is a timing diagram illustrating the example process
  • Figure 6 shows another example of a reading circuit according to the invention.
  • FIG 3 illustrates an example of an infrared image acquisition device 20 according to the invention, in which only a reading circuit 26 is represented.
  • the reading circuit 26 is associated with an infrared detector known per se whose pixels produce photoelectrons under the effect of infrared radiation.
  • each pixel of the detector supplies a current to a respective pixel of a matrix circuit 262 of the read circuit 26.
  • the pixel of the matrix circuit 262 can comprise a P-MOS or N-MOS type transistor to polarize the photodiode.
  • the matrix circuit 262 forms a matrix of pixels.
  • the pixels are arranged in columns and rows, in particular on the entire matrix circuit 262.
  • the matrix circuit 262 can be produced in CMOS technology.
  • the pixel includes an integration capacitor which will accumulate the electrical charges produced by the corresponding pixel of the detector.
  • each pixel comprises other components such as a sample-and-hold and resetting device for the integration capacity.
  • the reading circuit 26 further comprises a memory unit 264 which includes a memory location for each pixel of the matrix circuit 262.
  • the memory unit 264 is for example a dynamic memory, such as a DRAM memory (for “Dynamic Random Access Memory” in English) or a static memory, such as an SRAM memory (for “Static Random Access Memory” in English).
  • a second addressing system 265 notably allows access to a memory location of the memory unit 264.
  • the memory unit 264 forms a monolithic unit within the reading circuit 26.
  • the memory locations are not inside the pixel, but in a single separate unit. This removes a constraint on the pixel size.
  • the reading circuit 26 may include an analog/digital converter 268 which converts a quantity of charge Q Ai accumulated in the integration capacitance during the elementary integration time into a representative digital value Ai.
  • the reading circuit 26 notably comprises an adder 266 which receives as input the value Ai representative of the charge accumulated in the integration capacitor during an elementary integration time, and adds it with the current value An already stored in the memory unit 264.
  • the value An corresponds to a value representative of a quantity of charge obtained at the end of a previous elementary integration time. The result of this addition operation is stored in memory unit 264.
  • the reading circuit 26 forms in particular an integrated electronic circuit. Its elements are in particular assembled on the same electronic chip.
  • FIG. 4 illustrates the steps implemented by the reading circuit 26 during acquisition of an image for a duration, called frame time.
  • a step 310 the integration capacities of the pixels are loaded with photoelectrons from the respective pixels of the infrared detector. The accumulation of charges is carried out over a period of time, called the elementary integration time.
  • the elementary integration time is chosen so that the respective loads of the integration capacitors remain less than a maximum load admissible by the integration capacitors. Thus, unlike the prior art, a full charge of the integration capacity is not permitted.
  • the load reached by the integration capacity at the end of the integration step 310 is added to the value stored in the memory location corresponding to the pixel.
  • the integration capacity is then reset to the initial state to be available for the next elementary integration time.
  • the initial value stored in the memory locations is zero. So that at the end of the first integration 310 and storage 320 steps, the value stored in the memory location corresponding to the pixel is the quantity of charge of the integration capacity obtained at the end of the first elementary integration stage.
  • This initiation of image acquisition can be implemented differently. For example, during the first step of storing in frame time, the addition operation is inhibited. The value stored in the memory location corresponding to the pixel is then the quantity of charge of the integration capacity obtained at the end of the first integration step.
  • Figure 5 shows a chronogram illustrating this succession of elementary integration times in the reading circuit 26.
  • the first line represents an INT signal for activating the integration 310
  • the second a signal SH-RAZ for activating the reset to the initial state of the charge of the integration capacitor
  • the third a CONV signal for activation of the analog/digital conversion
  • the fourth an ACC-TDI signal for activating the storage of the value in the memory unit 264
  • the fifth an INT2 signal for acquiring image A, B
  • the sixth line a READ signal transmission of the image A, B at the output of the reading circuit 26.
  • a step 320a the quantity of IAQ charge accumulated in the integration capacity can be converted into a representative digital value A1.
  • a step 320b the quantity of charge of the integration capacity, in particular the representative digital value A1, at the end of the elementary integration time, is added to a value stored in the memory unit 264 at the memory location corresponding to the pixel of the matrix circuit 262.
  • the value initially stored in the memory location is preferably zero.
  • the addition operation is deactivated and the digital value A1 is stored directly in the memory location of the memory unit 264.
  • N is the number of successive elementary integration times Tj in the frame time Tr.
  • the signal-to-noise ratio of image A is then improved by a factor N compared to a single thumbnail.
  • Figure 6 illustrates an example of an embodiment of the reading circuit 36.
  • the reading circuit 36 is similar to that illustrated in Figure 3, except for the addressing system 365 of the unit memory 264.
  • the addressing of the memory locations can undergo an offset D, for example an offset of rows and/or columns.
  • Such an offset D is a function of a movement of an image formed on the detector.
  • Such a reading circuit 36 is particularly advantageous for an image acquisition device comprising a scanning device, in particular an opto-mechanical scanning unit, as disclosed for example in published patent applications FR2830339 or FR3112229.
  • the offset D is particularly applied during the storage step 320.
  • the offset D can be less than or equal to 10% of the number of rows or columns. For example, if the scanning direction extends along the columns of the matrix detector, each row of the scene will be seen by several rows of the matrix detector.
  • the offset D corresponds to the sweep.
  • Acquiring image A on several pixels makes it possible to reduce fixed spatial noise.
  • Such spatial noise is inherent to infrared technologies and corresponds to dispersion and/or response shift between pixels.
  • this spatial noise can be reduced by using a pixel uniformity correction table (or NUC for “Non Uniformity Correction” in English).
  • NUC Non Uniformity Correction
  • there still remains a residual fixed spatial noise which is generally decorrelated from pixel to pixel.
  • the example of reading circuit 36 according to this embodiment makes it possible to process the image obtained by scanning in a simplified manner compared to the prior art. The acquisition of a point of the scene by M different pixels makes it possible to reduce the residual spatial noise by a factor M.
  • the operation of the reading circuit 26,36 has been explained in relation to a pixel.
  • a single analog/digital converter 268 and a single adder 266 are shown.
  • the reading circuit 26,36 can thus include a plurality of analog/digital converters 268 and a plurality of adders 264.
  • the processing of the pixels can be carried out line by line.
  • the reading circuit 26,36 may include an analog/digital converter 268 per column, or analog/digital converters 268 each shared by a respective set of columns. In the latter case, a multiplexer can be used to assign an analog/digital converter 268 to multiple columns.
  • the read circuit 26,36 may include an adder 266 per analog/digital converter 268, or adders 266 each shared by a respective set of analog/digital converters 268. In the latter case, a multiplexer can be used to assign an adder 266 to several analog/digital converters 268.
  • the reading circuit 26,36 makes it possible to detect an image in a simple manner with an improved signal-to-noise ratio and reduced consumption compared to the prior art.
  • An image acquisition device comprising the reading circuit 26,36 is particularly advantageous for use in a cryostat. Indeed, infrared detectors operate at cryogenic temperature, notably at 70k or 80K, and even lower than 70K for components sensitive to long wavelengths between 8 and 14pm.
  • the cryostat is typically cooled by a cryogenic cooling device, generally based on a Stirling cycle or pressure wave. The electrothermal efficiency of such a cooling device is generally low.
  • a cryostat comprises a conventional infrared image acquisition device, which operates at an approximate temperature of 70 K.
  • the reading circuit consumes approximately 50 mW.
  • the cooling device consumes 5 W at an external ambient temperature of 20°C, and double that at an ambient temperature of 70°C.
  • An equivalent cryostat having a detector using a reading circuit adapted to reduce noise as in the prior art consumes approximately 1 W. This corresponds to a consumption of the cooling device of the order of 100W. Such consumption for cooling makes this device difficult to use in the majority of cryostats, unlike the reading circuit 26,36 which has lower electrical consumption.

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Photometry And Measurement Of Optical Pulse Characteristics (AREA)

Abstract

L'invention concerne un circuit de lecture pour un détecteur infrarouge, comprenant : un circuit matriciel de pixels, chaque pixel comprenant une capacité, dite capacité d'intégration; une unité de mémoire ayant un emplacement mémoire pour chaque pixel du circuit matriciel. Ledit circuit de lecture est configuré pour acquérir une image issue du détecteur infrarouge pendant une durée, dite temps de trame, en mettant en œuvre de manière itérative les étapes suivantes : une étape d'intégration dans laquelle les capacités d'intégration sont chargées avec des photoélectrons issus du détecteur infrarouge pendant une durée, dite temps d'intégration élémentaire, ledit temps d'intégration élémentaire étant configuré de sorte que les charges respectives des capacités d'intégration restent inférieures à une charge maximale admissible; une étape de stockage dans laquelle, pour chaque pixel, la quantité de charge de la capacité d'intégration respective à l'issue du temps d'intégration élémentaire est additionnée à une valeur stockée dans l'emplacement mémoire correspondant au pixel; une étape de remise à l'état initial de la capacité d'intégration.; et, à l'issue du temps de trame, en transmettant des données d'image comprenant les valeurs stockées dans les emplacements mémoire de l'unité de mémoire.

Description

DESCRIPTION
Titre de l’invention : Circuit de lecture pour détecteur infrarouge
[0001] L’invention concerne le domaine des détecteurs infrarouge et notamment un circuit de lecture pour détecteur infrarouge, un dispositif d’acquisition d’images comprenant un détecteur infrarouge et un circuit de lecture selon l’invention.
[0002] Généralement, dans le domaine de l’imagerie infrarouge, un dispositif d’acquisition d’images comprend un système optique de focalisation, qui va conjuguer une scène observée avec un détecteur infrarouge, et ainsi projeter une image de la scène sur le détecteur. Un exemple de dispositif d’acquisition d’images 10 est partiellement représenté en figure 1 .
[0003] La détection infrarouge est réalisée par un détecteur infrarouge 12 qui est typiquement un détecteur quantique ou photonique. Le détecteur infrarouge 12 comprend un matériau semiconducteur sensible au rayonnement À à détecter. Le principe de détection repose sur l’effet photoélectrique au sein du matériau semiconducteur, qui réalise donc une fonction de transducteur en convertissant un flux photonique en un courant. Le matériau semiconducteur peut être un matériau semiconducteur à petit gap tel que l’antimoniure d’indium InSb ou le tellurure de mercure-cadmium HgCdTe 12b, associé à un substrat 12a en tellurure de cadmium- zinc CdZnTe. Le matériau semiconducteur peut aussi être un méta-matériau tel qu’un super réseau de type 2, ou un matériau multi-puits quantiques. Le détecteur 12 est structuré en une matrice de pixels, chaque pixel formant un photocapteur qui est destiné à détecter un élément de l’image. La taille du pixel est de l’ordre de quelques micromètres. Typiquement, il fait entre 5 et 30pm de côté. Le plan formé par la matrice de pixel est généralement appelé plan focal. Pour permettre une génération de signaux par le détecteur 12 et un traitement de ceux-ci, il est nécessaire de lui associer un circuit de lecture 16. Le circuit de lecture 16 comprend lui aussi un circuit matriciel. Chaque pixel du détecteur 12 est alors connecté à un pixel respectif du circuit de lecture 16 par une matrice de connexion 14. Une telle matrice de connexion 14 peut être réalisée en billes d’indium et obtenue par un procédé d’hybridation. Le circuit de lecture 16 peut être réalisé en technologie CMOS (pour « Complementary Metal Oxyde Semiconductor » en anglais). En cours de fonctionnement du dispositif d’acquisition d’images, chaque pixel du détecteur 12 absorbe les photons incidents et libère une quantité proportionnelle d’électrons qui vont être traités par le circuit de lecture 16.
[0004] La figure 2 donne une représentation électrique simplifiée du dispositif d’imagerie 10. Electriquement, un pixel du détecteur 12 a une fonction de photodiode 120. Le pixel correspondant 160 du circuit de lecture 16 permet de polariser la photodiode 120 pour autoriser la génération de photoélectrons. Il assure aussi l’accumulation des charges issues de la photodiode 120. Le circuit de lecture 16 utilise ces charges accumulées pour déterminer une valeur lumineuse de l’élément de l’image détecté par le pixel correspondant du détecteur 12. La durée d’accumulation des charges dans le circuit de lecture est appelée temps d’intégration. Le pixel 160 du circuit de lecture 16 comprend notamment une capacité OINT, dite capacité d’intégration, qui permet de convertir la quantité de charges en tension. Le pixel 160 comprend d’autres composants lui permettant de réaliser des fonctions d’échantillonneur-bloqueur et de remise à zéro de la capacité d’intégration. La phase d’intégration des charges est suivie d’une phase de lecture de l’information stockée dans le pixel 160 du circuit de lecture 16.
[0005] Le circuit matriciel du circuit de lecture 16 comprend une pluralité de lignes et de colonnes, par exemple 512 lignes et 640 colonnes de pixels. La phase de lecture est alors rendue possible par un système d’adressage utilisant des multiplexeurs 162, 166 permettant d’adresser les pixels, ligne par ligne et colonne par colonne. Généralement, le traitement des pixels s’effectue par groupes de pixels traités en parallèle. Ainsi, par exemple, des pixels appartenant à une même ligne peuvent être traités en parallèle. A cet effet, chaque colonne du circuit matriciel du circuit de lecture 16 comprend un multiplexeur de ligne 162 configuré pour sélectionner un pixel de la colonne. Au cours de l’opération d’adressage, au moins une partie des multiplexeurs de ligne 162 fonctionnent en parallèle pour sélectionner un pixel respectif de la même ligne. Tous les pixels d’une même ligne peuvent être traités en parallèle. Alternativement, une partie des pixels de la même ligne sont traitées en parallèle. Un multiplexeur de colonne 166 permet alors de sélectionner la ou les colonnes du circuit matriciel 160 concernées par ce traitement parallèle. Le signal issu de chaque pixel est ensuite amplifié par un circuit amplificateur 164. Il y a notamment un circuit amplificateur 164 par colonne. Le signal du pixel 160 peut alors être rendu disponible en sortie 168 du circuit de lecture 16. Généralement, le niveau du pixel 160 est converti en donnée numérique par un convertisseur analogique / numérique. Le convertisseur analogique / numérique est notamment situé en bout de colonne, ou au niveau de la sortie 168 ou encore à l’extérieur du circuit de lecture 16. Dans les applications de l’imagerie infrarouge, les données numériques sont notamment codées sur 14 bits.
[0006] A l’échelle du circuit de lecture 16, à l’issue du temps d’intégration, les informations stockées dans les pixels, à savoir le niveau de charge ou la tension de la capacité d’intégration, sont transmises en sortie 168 pour une reconstitution de l’image détectée par le détecteur 12. En particulier, dans l’acquisition d’une vidéo, les images sont successivement acquises de manière périodique. La période entre deux images successives est notamment le temps de trame.
[0007] Dans un mode de fonctionnement optimal, le bruit sur le signal est principalement dû à un rayonnement de fond. Les détecteurs infrarouges sont alors désignés en tant que détecteurs BLIP (pour “Background Limited Infrared Photodetector” en anglais). Le bruit dominant est alors lié au bruit de grenaille qui est intrinsèque à la nature quantique de la lumière. Il s’agit d’un bruit de type Poissonien, ce qui signifie qu’il augmente en racine du signal. Le rapport signal sur bruit est donc proportionnel à la racine du signal.
[0008] Dans le cas d’un dispositif d’acquisition d’images infrarouge, pour augmenter le signal reçu par le détecteur 12 on peut jouer sur les paramètres optiques, par exemple la bande spectrale, la transmission, l’ouverture, le pas de pixel, l’efficacité quantique. Une fois ces conditions électro-optiques fixées, le seul moyen pour augmenter le signal est d’augmenter le temps d’intégration. Le rapport signal sur bruit est au mieux proportionnel à la racine du temps d’intégration. Plus le temps d’intégration est long, meilleur est le rapport signal sur bruit. Dans un système vidéo idéal, le temps d’intégration est limité par la cadence vidéo choisie, à savoir le temps de trame. Ainsi une imagerie à 100 Hz autorise un temps d’intégration maximum de 10 ms. Il faut alors s’assurer que la charge maximum stockable associée à la capacité d’intégration d’un pixel est suffisante pour accumuler le signal pendant le temps d’intégration. Or, la capacité d’intégration réalisable est limitée par la surface du pixel. [0009] Pour certaines longueurs d’onde À, le flux de photons est trop important pour la capacité d’intégration CINT- Elle n’est pas assez grande pour pouvoir intégrer tous les électrons générés par les photons pendant le temps de trame. C’est notamment le cas pour les rayonnements dans la bande de transmission atmosphérique, dits à grande longueur d’onde ou en bande 3. Ces rayonnements ont typiquement une bande spectrale allant de 8 à 14 pm. Ceci conduit à réduire le temps d’intégration et donc à dégrader le rapport signal sur bruit et ainsi la sensibilité du dispositif d’acquisition d’images.
[0010] La publication de demande de brevet WO2015/016991 et la publication de brevet EP2687020 décrivent une solution consistant à permettre des charges complètes de la capacité d’intégration pendant le temps d’intégration. La capacité d’intégration est à chaque fois déchargée. Un comptage du nombre de cycles de charges est réalisé permettant de compter la quantité de charges reçue pendant le temps d’intégration. Cette solution s’affranchit de la contrainte liée à la charge maximale stockable par la capacité d’intégration. Cependant, elle requière qu’une conversion analogique numérique, à savoir le comptage, soit effectuée dans le pixel. Pour conserver une taille limitée du pixel, il faut des technologies, par exemple CMOS, très avancées et chères, qui dégradent la rentabilité industrielle des dispositifs d’imagerie infrarouge. En outre, la consommation électrique par pixel est plus importante qu’un circuit de lecture classique. Cela est particulièrement pénalisant dans des environnements contraints, comme par exemple une application de détection d’images infrarouge dans un environnement cryogénique.
[0011] Il est donc recherché une solution simple et relativement peu consommatrice permettant de s’affranchir de la charge maximale acceptable par une capacité d’intégration au cours du temps d’intégration.
[0012] A cet effet, l’invention propose un circuit de lecture pour un détecteur infrarouge, comprenant : i. un circuit matriciel de pixels, chaque pixel comprenant une capacité, dite capacité d’intégration ; ii. une unité de mémoire ayant un emplacement mémoire pour chaque pixel du circuit matriciel ; et ledit circuit de lecture étant configuré pour acquérir une image issue du détecteur infrarouge pendant une durée, dite temps de trame, en mettant en œuvre de manière itérative les étapes suivantes : i. une étape d’intégration dans laquelle les capacités d’intégration sont chargées avec des photoélectrons issus du détecteur infrarouge pendant une durée, dite temps d’intégration élémentaire, ledit temps d’intégration élémentaire étant configuré de sorte que les charges respectives des capacités d’intégration restent inférieures à une charge maximale admissible ; ii. une étape de stockage dans laquelle, pour chaque pixel, la quantité de charge de la capacité d’intégration respective à l’issue du temps d’intégration élémentaire est additionnée à une valeur stockée dans l’emplacement mémoire correspondant au pixel ; iii. une étape de remise à l’état initial de la capacité d’intégration ; et, à l’issue du temps de trame, en transmettant des données d’image comprenant les valeurs stockées dans les emplacements mémoire de l’unité de mémoire. Pour un nombre N d’itérations, le temps d’intégration total est égal à N fois le temps d’intégration élémentaire.
[0013] Dans le circuit de lecture selon l’invention, la quantité de charge électrique stockée par la capacité d’intégration sur le temps d’intégration élémentaire reste inférieure à la charge maximale admissible. Ainsi, contrairement à l’art antérieur, il n’y a pas de cycles de charge complète pendant le temps d’intégration élémentaire. Cependant, sur un temps de trame, une valeur élevée de signal peut être obtenue car les charges obtenues au cours de plusieurs intégrations élémentaires successives sont additionnées. L’invention permet donc d’améliorer le rapport signal sur bruit, sans modifier le circuit d’un pixel d’un circuit de lecture classique. Contrairement à l’art antérieur, le pixel est notamment dépourvu de moyens de conversion analogique / numérique en son sein. Ainsi, le circuit du pixel est simplifié et consomme moins que l’art antérieur préalablement mentionné, tout en permettant un rapport signal sur bruit amélioré.
[0014] Selon un mode de réalisation, le circuit de lecture comprend : i. au moins un convertisseur analogique / numérique configuré pour, dans l’étape de stockage, convertir la quantité de charge de la capacité d’intégration en une valeur numérique ; et ii. au moins un additionneur configuré pour, dans l’étape de stockage, additionner ladite valeur numérique à la valeur stockée dans l’emplacement mémoire correspondant au pixel.
[0015] Selon un mode de réalisation, le convertisseur analogique / numérique et/ou l’additionneur sont partagés par un ensemble de pixels du circuit matriciel.
[0016] Selon un mode de réalisation, le circuit de lecture est configuré de sorte que, à la première exécution des étapes d’intégration et de stockage dans le temps de trame, la valeur initiale stockée dans les emplacements mémoire de l’unité de mémoire est zéro.
[0017] Selon un mode de réalisation, le circuit de lecture est configuré pour, avant les étapes mises en œuvre de manière itérative, mette en œuvre les étapes suivantes : i. une étape d’intégration dans laquelle les capacités d’intégration sont chargées avec des photoélectrons issus du détecteur infrarouge pendant le temps d’intégration élémentaire ; ii. une étape de stockage dans laquelle, pour chaque pixel, la quantité de charge de la capacité d’intégration respective à l’issue du temps d’intégration élémentaire est stockée dans l’emplacement mémoire correspondant au pixel ; iii. une étape de remise à l’état initial de la capacité d’intégration.
[0018] Selon un mode de réalisation, le circuit de lecture est configuré pour, dans le temps de trame, décaler les valeurs stockées dans les emplacements mémoire en fonction d’un déplacement d’une image formée sur le détecteur infrarouge.
[0019] L’invention concerne aussi un dispositif d’acquisition d’images infrarouge destiné à acquérir au moins une image d’une scène, comprenant : i. un détecteur infrarouge formant un détecteur matriciel ayant une pluralité de pixels, le dit détecteur infrarouge étant configuré pour recevoir l’au moins une image de ladite scène ; ii. un circuit de lecture selon l’invention, configuré pour traiter des signaux reçus du détecteur infrarouge représentatifs de l’au moins une image.
[0020] Selon un mode de réalisation, le dispositif d’acquisition d’images infrarouge comprend en outre un dispositif de balayage configuré pour balayer la scène suivant une direction, de manière que l’image de la scène se déplace sur le détecteur infrarouge au cours du temps de trame ; ledit circuit de lecture étant configuré pour décaler les valeurs stockées dans les emplacements mémoire en fonction du déplacement de l’image sur le détecteur.
[0021] L’invention concerne également un cryostat comprenant un dispositif d’acquisition d’images infrarouge selon l’invention.
[0022] L’invention concerne en outre un procédé d’acquisition d’images utilisant un dispositif comprenant un détecteur infrarouge et un circuit de lecture qui comporte un circuit matriciel de pixels, chaque pixel comprenant une capacité, dite capacité d’intégration ; et une unité de mémoire ayant un emplacement mémoire pour chaque pixel du circuit matriciel, ledit procédé comprenant pendant une durée, dite temps de trame, la mise en œuvre de manière itérative des étapes suivantes : i. une étape d’intégration dans laquelle les capacités d’intégration sont chargées avec des photoélectrons issus du détecteur infrarouge pendant une durée, dite temps d’intégration élémentaire, ledit temps d’intégration élémentaire étant configuré de sorte que les charges respectives des capacités d’intégration restent inférieures à une charge maximale admissible ; ii. une étape de stockage dans laquelle, pour chaque pixel, la quantité de charge de la capacité d’intégration respective à l’issue du temps d’intégration élémentaire est additionnée à une valeur stockée dans l’emplacement mémoire correspondant au pixel ; et iii. une étape de remise à l’état initial de la capacité d’intégration ; ledit procédé comprenant en outre, à l’issue du temps de trame, une transmission de données d’image comprenant les valeurs stockées dans les emplacements mémoire de l’unité de mémoire. [0023] D’autres caractéristiques et avantages de la présente invention apparaîtront mieux à la lecture de la description qui suit en relation aux figures annexées suivantes :
[Fig. 1] : la figure 1 , déjà décrite, présente un dispositif d’acquisition d’images selon l’art antérieur;
[Fig. 2] : la figure 2 présente un schéma électrique simplifié du dispositif d’acquisition d’images illustré en figure 1 ;
[Fig. 3] : la figure 3 présente un exemple de circuit de lecture selon l’invention ;
[Fig. 4] : la figure 4 est un schéma bloc illustrant un exemple de procédé selon l’invention ;
[Fig. 5] : la figure 5 est un chronogramme illustrant l’exemple de procédé ;
[Fig. 6] : la figure 6 présente un autre exemple de circuit de lecture selon l’invention.
La figure 3 illustre un exemple de dispositif d’acquisition d’image infrarouge 20 selon l’invention, dans lequel seul un circuit de lecture 26 est représenté. Le circuit de lecture 26 est associé avec un détecteur infrarouge connu en soi dont les pixels produisent des photoélectrons sous l’effet d’un rayonnement infrarouge. En ayant un fonctionnement de type photodiode, chaque pixel du détecteur fournit un courant à un pixel respectif d’un circuit matriciel 262 du circuit de lecture 26. Le pixel du circuit matriciel 262 peut comprendre un transistor de type P-MOS ou N-MOS pour polariser la photodiode.
[0024] Le circuit matriciel 262 forme une matrice de pixels. Les pixels sont agencés en colonnes et lignes, notamment sur l’ensemble du circuit matriciel 262. Le circuit matriciel 262 peut être réalisé en technologie CMOS. Le pixel comprend une capacité d’intégration qui va accumuler les charges électriques produites par le pixel correspondant du détecteur. Notamment, de manière connue en soi, chaque pixel comprend d’autres composants tels qu’un dispositif d’échantillonnage-blocage et de remise à zéro de la capacité d’intégration. Un premier système d’adressage 263, tel qu’un multiplexeur, permet notamment d’accéder à un pixel du circuit matriciel 262.
[0025] Le circuit de lecture 26 comprend en outre une unité de mémoire 264 qui comporte un emplacement mémoire pour chaque pixel du circuit matriciel 262. L’unité de mémoire 264 est par exemple une mémoire dynamique, telle qu’une mémoire DRAM (pour « Dynamic Random Access Memory » en anglais) ou une mémoire statique, telle qu’une mémoire SRAM (pour « Static Random Access Memory » en anglais). Un deuxième système d’adressage 265 permet notamment d’accéder à un emplacement mémoire de l’unité de mémoire 264. En particulier, l’unité de mémoire 264 forme une unité monolithique au sein du circuit de lecture 26. Ainsi, contrairement à l’art antérieur, les emplacements mémoire ne sont pas à l’intérieur du pixel, mais dans une seule unité à part. Cela enlève une contrainte sur la taille du pixel.
[0026] Le circuit de lecture 26 peut comprendre un convertisseur analogique / numérique 268 qui convertit une quantité de charge QAi accumulée dans la capacité d’intégration durant le temps d’intégration élémentaire en une valeur numérique Ai représentative.
[0027] Le circuit de lecture 26 comprend notamment un additionneur 266 qui reçoit en entrée la valeur Ai représentative de la charge accumulée dans la capacité d’intégration pendant un temps d’intégration élémentaire, et l’additionne avec la valeur courante An déjà stockée dans l’unité de mémoire 264. La valeur An correspond à une valeur représentative d’une quantité de charge obtenue à l’issue d’un temps d’intégration élémentaire antérieur. Le résultat de cette opération d’addition est stocké dans l’unité de mémoire 264.
[0028] Le circuit de lecture 26 forme notamment un circuit électronique intégré. Ses éléments sont en particulier assemblés sur une même puce électronique.
[0029] A l’issue d’un temps de trame, la dernière valeur A stockée dans l’emplacement mémoire est transmise en sortie du circuit de lecture 26.
[0030] La figure 4 illustre les étapes mises en œuvre par le circuit de lecture 26 lors d’une acquisition d’une image pendant une durée, dite temps de trame. Dans une étape 310, les capacités d’intégration des pixels sont chargées avec des photoélectrons issus des pixels respectifs du détecteur infrarouge. L’accumulation des charges est réalisée pendant une durée, dite temps d’intégration élémentaire. Le temps d’intégration élémentaire est choisi de sorte que les charges respectives des capacités d’intégration restent inférieures à une charge maximale admissible par les capacités d’intégration. Ainsi, contrairement à l’art antérieur, une charge complète de la capacité d’intégration n’est pas permise. Ensuite, au cours d’une étape de stockage 320, la charge atteinte par la capacité d’intégration à l’issue de l’étape d’intégration 310 est additionnée à la valeur stockée dans l’emplacement mémoire correspondant au pixel. La capacité d’intégration est alors remise à l’état initial pour être disponible pour le prochain temps d’intégration élémentaire.
[0031] Ces étapes 310, 320 sont répétées pendant la durée de trame. A l’issue du temps de trame, des données d’image comprenant les valeurs stockées dans les emplacements mémoire de l’unité de mémoire 264 sont mises à disposition en sortie du circuit de lecture 26.
[0032] Ainsi, lors d’une acquisition d’image pendant le temps de trame, le circuit de lecture 26 accumule localement dans l’unité de mémoire 26 des images intermédiaires, dites “imagettes”, qui sont additionnées pour former l’image transmise en sortie par le circuit de lecture 26 à l’issue du temps de trame. En particulier, chaque imagette est formée à l’issue d’un temps d’intégration élémentaire. Elle est additionnée avec une imagette déjà stockée dans l’emplacement mémoire et remplace cette ancienne imagette dans l’unité de mémoire 264.
[0033] Notamment, au début du temps de trame, à la première exécution des étapes d’intégration 310 et de stockage 320, la valeur initiale stockée dans les emplacements mémoire est zéro. Si bien qu’à la fin des premières étapes d’intégration 310 et de stockage 320, la valeur stockée dans l’emplacement mémoire correspondant au pixel, est la quantité de charge de la capacité d’intégration obtenue à l’issue de la première étape d’intégration élémentaire. Cette initiation de l’acquisition d’image peut être mise en œuvre différemment. Par exemple, lors de la première étape de stockage dans le temps de trame, l’opération d’addition est inhibée. La valeur stockée dans l’emplacement mémoire correspondant au pixel est alors la quantité de charge de la capacité d’intégration obtenue à l’issue de la première étape d’intégration.
[0034] La figure 5 montre un chronogramme illustrant cette succession de temps d’intégration élémentaire dans le circuit de lecture 26. Dans la description qui suit, l’on s’intéressera à un pixel, sachant qu’elle s’applique à tous les pixels du circuit matriciel 262. La première ligne représente un signal INT d’activation de l’intégration 310, la seconde un signal SH-RAZ d’activation de la remise à l’état initial de la charge de la capacité d’intégration, la troisième un signal CONV d’activation de la conversion analogique / numérique, la quatrième un signal ACC-TDI d’activation du stockage de la valeur dans l’unité de mémoire 264, la cinquième un signal INT2 d’acquisition de l’image A, B, la sixième ligne un signal LECT de transmission de l’image A, B en sortie du circuit de lecture 26.
[0035] Une image A est acquise pendant la durée de Trame Tr. A cet effet, une succession d’imagettes A1 , A2, A3, A4, A5 sont l’une après l’autre détectées et progressivement additionnées l’une à l’autre. En particulier, dans un premier temps d’intégration élémentaire Tji , une première charge QAI est accumulée dans la capacité d’intégration pendant une étape d’intégration 310. La capacité d’intégration du pixel est progressivement chargée par les photoélectrons issus du pixel correspondant du détecteur. Notamment, au cours d’une étape 312, la tension de la capacité d’intégration est lue pour déterminer la quantité de charges reçues pendant le temps d’intégration élémentaire Ti1 ; et la capacité d’intégration est remise à l’état initial pour permettre une intégration successive 310 d’une autre imagette A2. Dans une étape 320a, la quantité de charge QAI accumulée dans la capacité d’intégration peut être convertie en une valeur numérique représentative A1 . Ensuite, dans une étape 320b, la quantité de charge de la capacité d’intégration, notamment la valeur numérique A1 représentative, à l’issue du temps d’intégration élémentaire, est additionnée à une valeur stockée dans l’unité de mémoire 264 à l’emplacement mémoire correspondant au pixel du circuit matriciel 262.
[0036] Lors de la première étape de stockage 320 du temps de trame Tr, la valeur initialement stockée dans l’emplacement mémoire est de préférence zéro.
[0037] Alternativement, lors de la première étape de stockage 320 du temps de trame Tr, l’opération d’addition est désactivée et la valeur numérique A1 est stockée directement dans l’emplacement mémoire de l’unité de mémoire 264.
[0038] Ensuite, les valeurs numériques suivantes A2, A3, A4, A5 sont obtenues et progressivement additionnées et stockées dans l’emplacement mémoire correspondant au pixel. A l’issue du dernier temps d’intégration élémentaire Ti5 pour l’image A, la dernière valeur stockée dans l’emplacement mémoire est transmise en sortie du circuit de lecture 26. Cette dernière valeur est la donnée d’image A pour le temps d’intégration total Tint dans le temps de trame Tr. Ce temps d’intégration total Tint est défini par la relation : [Mathl]
Tint = N x Ti
[0039] Où N est le nombre de temps d’intégration élémentaire Tj successifs dans le temps de trame Tr.
[0040] De manière similaire, d’autres images B, C sont acquises et transmises. Comme représenté, certaines étapes peuvent se dérouler au moins partiellement en parallèle quand cela est possible, afin d’économiser du temps de traitement.
[0041] En particulier, chaque emplacement mémoire est de préférence supérieur ou égal à 19 bits afin de permettre une accumulation de N=25=32 imagettes. Le rapport signal sur bruit de l’image A est alors amélioré d’un facteur N par rapport à une imagette seule.
[0042] La figure 6 illustre un exemple d’un mode de réalisation du circuit de lecture 36. Le circuit de lecture 36 est similaire à celui illustré en figure 3, si ce n’est le système d’adressage 365 de l’unité de mémoire 264. Dans ce circuit de lecture 36, l’adressage des emplacements mémoire peut subir un décalage D, par exemple un décalage de lignes et/ou de colonnes. Un tel décalage D est fonction d’un déplacement d’une image formée sur le détecteur. Un tel circuit de lecture 36 est particulièrement avantageux pour un dispositif d’acquisition d’images comprenant un dispositif de balayage, notamment une unité de balayage opto-mécanique, comme divulgué par exemple dans les demandes de brevet publiées FR2830339 ou FR3112229.
[0043] Le décalage D est notamment appliqué lors de l’étape de stockage 320. Le décalage D peut être inférieur ou égal à 10 % du nombre de lignes ou de colonnes. Par exemple, si la direction de balayage s’étend suivant les colonnes du détecteur matriciel, chaque ligne de la scène sera vue par plusieurs lignes du détecteur matriciel. Le décalage D est en correspondance avec le balayage. L’acquisition de l’image A sur plusieurs pixels permet de réduire le bruit spatial fixe. Un tel bruit spatial est inhérent aux technologies infrarouge et correspondent à une dispersion et/ou un décalage de réponse entre les pixels. Typiquement, ce bruit spatial peut être diminué par l’utilisation d’une table de correction des défauts d’uniformité des pixels ( ou NUC pour « Non Uniformity Correction » en anglais). Cependant, il reste encore un bruit spatial fixe résiduel qui est généralement décorrélé de pixel à pixel. L’exemple de circuit de lecture 36 selon ce mode de réalisation permet de traiter l’image obtenue par balayage d’une manière simplifiée par rapport à l’art antérieur. L’acquisition d’un point de la scène par M pixels différents permet de réduire le bruit spatial résiduel d’un facteur M.
[0044] Le fonctionnement du circuit de lecture 26,36 a été expliqué en relation avec un pixel. Dans les représentations schématiques des figures 3 et 6, un seul convertisseur analogique / numérique 268 et un seul additionneur 266 sont représentés. Cependant, de manière connue en soi, le traitement des pixels peut s’effectuer en parallèle pour un groupe de pixels. Le circuit de lecture 26,36 peut ainsi comprendre une pluralité de convertisseurs analogique / numérique 268 et une pluralité d’additionneurs 264. En particulier, le traitement des pixels peut s’effectuer ligne par ligne. Le circuit de lecture 26,36 peut comprendre un convertisseur analogique / numérique 268 par colonne, ou des convertisseurs analogique / numérique 268 partagés chacun par un ensemble respectif de colonnes. Dans le dernier cas, un multiplexeur peut être utilisé pour affecter un convertisseur analogique / numérique 268 à plusieurs colonnes. De même, le circuit de lecture 26,36 peut comprendre un additionneur 266 par convertisseur analogique / numérique 268, ou des additionneurs 266 partagés chacun par un ensemble respectif de convertisseurs analogique / numérique 268. Dans le dernier cas, un multiplexeur peut être utilisé pour affecter un additionneur 266 à plusieurs convertisseurs analogique / numérique 268.
[0045] Le circuit de lecture 26,36 permet de détecter une image de façon simple avec un rapport signal sur bruit amélioré et une consommation réduite par rapport à l’art antérieure. Un dispositif d’acquisition d’images comprenant le circuit de lecture 26,36 est particulièrement avantageux pour une utilisation dans un cryostat. En effet, les détecteurs infrarouge opèrent à température cryogénique, notamment à 70k ou 80K, et même inférieure à 70K pour les composants sensibles aux grandes longueurs d’ondes comprises entre 8 et 14pm. Le cryostat est typiquement refroidi par un dispositif de refroidissement cryogénique, basé généralement sur un cycle Stirling ou par onde de pression. Le rendement électrothermique d’un tel dispositif de refroidissement est généralement faible.
[0046] Par exemple, un cryostat comprend un dispositif d’acquisition d’image infrarouge classique, qui fonctionne à une température approximative de 70 K. Le circuit de lecture consomme environ 50 mW. Le dispositif de refroidissement consomme 5 W à une température externe ambiante de 20°C, et le double à une température ambiante de 70 °C. Un cryostat équivalent ayant un détecteur utilisant un circuit de lecture adapté pour réduire le bruit comme dans l’art antérieur consomme environ 1 W. Cela correspond à une consommation du dispositif de refroidissement de l’ordre de 100W. Une telle consommation pour le refroidissement rend ce dispositif difficilement utilisable dans la majorité des cryostats, contrairement au circuit de lecture 26,36 qui a une consommation électrique moindre.

Claims

REVENDICATIONS
1 . Circuit de lecture (26,36) pour un détecteur infrarouge, comprenant : i. un circuit matriciel de pixels (262), chaque pixel comprenant une capacité, dite capacité d’intégration ; ii. une unité de mémoire (264) ayant un emplacement mémoire pour chaque pixel du circuit matriciel (262) ; et ledit circuit de lecture (26,36) étant configuré pour acquérir une image (A, B) issue du détecteur infrarouge pendant une durée, dite temps de trame (Tr), en mettant en œuvre de manière itérative les étapes suivantes, pour chaque pixel : i. une étape d’intégration (310) dans laquelle la capacité d’intégration respective est chargée avec des photoélectrons issus du détecteur infrarouge pendant une durée, dite temps d’intégration élémentaire (Tj), ledit temps d’intégration élémentaire (Tj) étant configuré de sorte que la charge de la capacité d’intégration reste inférieure à une charge maximale admissible ; ii. une étape (320a), dans laquelle la quantité de charge (QAi) accumulée dans la capacité d’intégration à l’issue du temps d’intégration élémentaire (Tj) est convertie en une valeur numérique représentative (Ai) ; iii. une étape (320b), dans laquelle la valeur numérique (Ai) représentative de la quantité de charge (QAI) de la capacité d’intégration, à l’issue du temps d’intégration élémentaire (Ti), est additionnée à une valeur stockée dans l’unité de mémoire (264) à l’emplacement mémoire correspondant au pixel du circuit matriciel (262) ; iv. une étape de remise à l’état initial de la capacité d’intégration pour permettre une intégration successive (310) d’une autre valeur numérique ; des valeurs numériques (A1 , A2, A3, A4, A5) étant obtenues et progressivement additionnées et stockées dans ledit emplacement mémoire correspondant au pixel ; et, à l’issue du temps de trame (Tr), en transmettant des données d’image (A, B) comprenant les valeurs stockées dans les emplacements mémoire de l’unité de mémoire (264) ; le circuit étant en outre configuré pour, dans le temps de trame (Tr), décaler les valeurs stockées dans les emplacements mémoire en fonction d’un déplacement d’une image formée sur le détecteur infrarouge.
2. Circuit de lecture (26,36) selon la revendication 1 , comprenant : i. au moins un convertisseur analogique / numérique (268) configuré pour, dans l’étape de stockage (320), convertir la quantité de charge de la capacité d’intégration en une valeur numérique ; et ii. au moins un additionneur (266) configuré pour, dans l’étape de stockage (320), additionner ladite valeur numérique à la valeur stockée dans l’emplacement mémoire correspondant au pixel.
3. Circuit de lecture (26,36) selon la revendication précédente, dans lequel le convertisseur analogique / numérique (268) et/ou l’additionneur (266) sont partagés par un ensemble de pixels du circuit matriciel (262).
4. Circuit de lecture (26,36) selon l’une quelconque des revendications précédentes, configuré de sorte que, à la première exécution des étapes d’intégration (310) et de stockage (320) dans le temps de trame (Tr), la valeur initiale stockée dans les emplacements mémoire de l’unité de mémoire (264) est zéro.
5. Circuit de lecture (26,36) selon l’une des revendications 1à 3, configuré pour, avant les étapes mises en œuvre de manière itérative, mette en œuvre les étapes suivantes : i. une étape d’intégration (310) dans laquelle les capacités d’intégration sont chargées avec des photoélectrons issus du détecteur infrarouge pendant le temps d’intégration élémentaire (Tj) ; ii. une étape de stockage (320) dans laquelle, pour chaque pixel, la quantité de charge de la capacité d’intégration respective à l’issue du temps d’intégration élémentaire (Ti) est stockée dans l’emplacement mémoire correspondant au pixel ; iii. une étape de remise à l’état initial de la capacité d’intégration.
6. Dispositif d’acquisition d’images infrarouge (20) destiné à acquérir au moins une image d’une scène, comprenant : i. un détecteur infrarouge formant un détecteur matriciel ayant une pluralité de pixels, le dit détecteur infrarouge étant configuré pour recevoir l’au moins une image de ladite scène ; ii. un circuit de lecture (26,36) selon l’une quelconque des revendications précédentes, configuré pour traiter des signaux reçus du détecteur infrarouge représentatifs de l’au moins une image.
7. Dispositif d’acquisition d’images infrarouge (20) selon la revendication précédente, comprenant en outre un dispositif de balayage configuré pour balayer la scène suivant une direction, de manière que l’image de la scène se déplace sur le détecteur infrarouge au cours du temps de trame (Tr), ledit circuit de lecture (36) étant configuré pour décaler les valeurs stockées dans les emplacements mémoire en fonction du déplacement de l’image sur le détecteur.
8. Cryostat comprenant un dispositif d’acquisition d’images infrarouge (20) selon la revendication 6 ou 7.
9. Procédé d’acquisition d’images utilisant un dispositif (20) comprenant un détecteur infrarouge et un circuit de lecture (26,36) qui comporte un circuit matriciel de pixels (262), chaque pixel comprenant une capacité, dite capacité d’intégration ; et une unité de mémoire (264) ayant un emplacement mémoire pour chaque pixel du circuit matriciel (262), ledit procédé comprenant pendant une durée, dite temps de trame (Tr), la mise en œuvre de manière itérative des étapes suivantes, pour chaque pixel : i. une étape d’intégration (310) dans laquelle la capacité d’intégration respective est chargée avec des photoélectrons issus du détecteur infrarouge pendant une durée, dite temps d’intégration élémentaire (Tj), ledit temps d’intégration élémentaire (Tj) étant configuré de sorte que la charge de la capacité d’intégration reste inférieure à une charge maximale admissible ; ii. une étape (320a), dans laquelle la quantité de charge (QAj) accumulée dans la capacité d’intégration à l’issue du temps d’intégration élémentaire (Tj) est convertie en une valeur numérique représentative (Ai) iii. une étape (320b), dans laquelle la valeur numérique (Ai) représentative de la quantité de charge (QAI) de la capacité d’intégration, à l’issue du temps d’intégration élémentaire (Ti), est additionnée à une valeur stockée dans l’unité de mémoire (264) à l’emplacement mémoire correspondant au pixel du circuit matriciel (262) ; et iv. une étape de remise à l’état initial de la capacité d’intégration pour permettre une intégration successive (310) d’une autre valeur numérique ; des valeurs numériques (A1 , A2, A3, A4, A5) étant obtenues et progressivement additionnées et stockées dans ledit emplacement mémoire correspondant au pixel ; ledit procédé comprenant en outre, à l’issue du temps de trame (Tr), une transmission de données d’image (A, B) comprenant les valeurs stockées dans les emplacements mémoire de l’unité de mémoire (264) ; et dans le temps de trame (Tr), un décalage des valeurs stockées dans les emplacements mémoire en fonction d’un déplacement d’une image formée sur le détecteur infrarouge.
EP23828194.3A 2022-12-22 2023-12-15 Circuit de lecture pour détecteur infrarouge Pending EP4639885A1 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR2214217A FR3144469A1 (fr) 2022-12-22 2022-12-22 Circuit de lecture pour détecteur infrarouge
PCT/EP2023/086054 WO2024132928A1 (fr) 2022-12-22 2023-12-15 Circuit de lecture pour détecteur infrarouge

Publications (1)

Publication Number Publication Date
EP4639885A1 true EP4639885A1 (fr) 2025-10-29

Family

ID=86331684

Family Applications (1)

Application Number Title Priority Date Filing Date
EP23828194.3A Pending EP4639885A1 (fr) 2022-12-22 2023-12-15 Circuit de lecture pour détecteur infrarouge

Country Status (5)

Country Link
EP (1) EP4639885A1 (fr)
KR (1) KR20250126088A (fr)
FR (1) FR3144469A1 (fr)
IL (1) IL321607A (fr)
WO (1) WO2024132928A1 (fr)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7139025B1 (en) * 1998-10-29 2006-11-21 Micron Technology, Inc. Active pixel sensor with mixed analog and digital signal integration
FR2830339B1 (fr) 2001-10-02 2003-12-12 Thales Sa Dispositif optronique de veille passive
FR2906080B1 (fr) * 2006-09-19 2008-11-28 E2V Semiconductors Soc Par Act Capteur d'image en defilement par integrations successives et sommation, a pixels cmos actifs
DE102007030985B4 (de) * 2007-07-04 2009-04-09 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Bildsensor, Verfahren zum Betreiben eines Bildsensors und Computerprogramm
EP2408194B1 (fr) * 2010-05-17 2014-12-24 Commissariat à l'Énergie Atomique et aux Énergies Alternatives Capteur d'image en technologie CMOS à forte cadence vidéo
FR2972851B1 (fr) 2011-03-18 2013-12-20 Commissariat Energie Atomique Capteur d'images
US9270895B2 (en) 2013-07-31 2016-02-23 Massachusetts Institute Of Technology Methods and apparatus for true high dynamic range imaging
FR3112229B1 (fr) 2020-07-02 2022-07-15 Thales Sa Procede d'acquisition d'images d'une scene

Also Published As

Publication number Publication date
WO2024132928A1 (fr) 2024-06-27
IL321607A (en) 2025-08-01
FR3144469A1 (fr) 2024-06-28
KR20250126088A (ko) 2025-08-22

Similar Documents

Publication Publication Date Title
BE1021668B1 (fr) Un pixel a grande plage dynamique et une methode pour le faire fonctionner
BE1021861B1 (fr) Pixel a injection directe mis en memoire tampon pour matrices de detecteurs infrarouges
EP3332548B1 (fr) Procédé de commande d'un capteur d'image à pixels actifs
EP2477393B1 (fr) Dispositif imageur à grande gamme dynamique
EP2398230B1 (fr) Capteur d'image linéaire en technologie CMOS
EP2056590B1 (fr) Procédé de lecture d'une matrice bidimensionnelle de pixels et dispositif pour la mise en oeuvre d'un tel procédé
BE1022491B1 (fr) Procede pour eviter la saturation de pixel.
EP1265291A1 (fr) Capteur d'image CMOS et procédé permettant d'opérer un capteur d'image CMOS avec une dynamique accrue
EP3571834B1 (fr) Génération adaptative d'une image à grande gamme dynamique d'une scène, à partir d'une pluralité d'images obtenues par lecture non destructive d'un capteur d'image
FR3039319A1 (fr) Capteur d'image a pixels actifs avec fonctionnement en mode d'obturateur global, soustraction du bruit de reinitialisation et lecture non destructive
EP3386186B1 (fr) Capteur d'images
EP2408194B1 (fr) Capteur d'image en technologie CMOS à forte cadence vidéo
EP2064868A1 (fr) Capteur d'image lineaire cmos a fonctionnement de type transfert de charges
EP1231642A1 (fr) Photodétecteur à trois transistors
FR3115175A1 (fr) Dispositif d'acquisition d'une image de profondeur d'une scene
EP4639885A1 (fr) Circuit de lecture pour détecteur infrarouge
EP2178288B1 (fr) Dispositif et procédé pour réaliser la lecture de courants électriques résultant d'un détecteur de signaux électromagnétiques
EP0818921B1 (fr) Dispositif d'intégration séquentielle et de lecture séquentielle pour une mosaique de détecteurs électro-magnétiques
WO2014195622A1 (fr) Capteur CMOS à photosites standard
FR3138963A1 (fr) Double CTIA pour photodiode non pincée
EP4040780A1 (fr) Detecteur numerique a integration numerique de charges
FR3106238A1 (fr) Détecteur d’image à collection électronique latérale
WO2013088005A1 (fr) Matrice de détection avec suivi du comportement des photodétecteurs
WO2025088141A1 (fr) Photodetecteur et capteur d'image photoelectrique a grande plage dynamique
FR3112916A1 (fr) Capteur pour mesure de distance à multi-nœuds mémoires

Legal Events

Date Code Title Description
STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: UNKNOWN

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE INTERNATIONAL PUBLICATION HAS BEEN MADE

PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: REQUEST FOR EXAMINATION WAS MADE

17P Request for examination filed

Effective date: 20250618

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC ME MK MT NL NO PL PT RO RS SE SI SK SM TR

DAV Request for validation of the european patent (deleted)
DAX Request for extension of the european patent (deleted)