EP4620042A1 - Optoelektronisches bauelement und verfahren zur herstellung eines optoelektronischen bauelements - Google Patents

Optoelektronisches bauelement und verfahren zur herstellung eines optoelektronischen bauelements

Info

Publication number
EP4620042A1
EP4620042A1 EP23806237.6A EP23806237A EP4620042A1 EP 4620042 A1 EP4620042 A1 EP 4620042A1 EP 23806237 A EP23806237 A EP 23806237A EP 4620042 A1 EP4620042 A1 EP 4620042A1
Authority
EP
European Patent Office
Prior art keywords
protective layer
carrier
optoelectronic component
layer
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
EP23806237.6A
Other languages
English (en)
French (fr)
Inventor
Sebastian Wittmann
Markus Boss
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Ams Osram International GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ams Osram International GmbH filed Critical Ams Osram International GmbH
Publication of EP4620042A1 publication Critical patent/EP4620042A1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/852—Encapsulations
    • H10H20/854—Encapsulations characterised by their material, e.g. epoxy or silicone resins
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H29/00—Integrated devices, or assemblies of multiple devices, comprising at least one light-emitting semiconductor element covered by group H10H20/00
    • H10H29/80—Constructional details
    • H10H29/85—Packages
    • H10H29/852—Encapsulations
    • H10H29/854—Encapsulations characterised by their material, e.g. epoxy or silicone resins
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H29/00—Integrated devices, or assemblies of multiple devices, comprising at least one light-emitting semiconductor element covered by group H10H20/00
    • H10H29/01—Manufacture or treatment
    • H10H29/036—Manufacture or treatment of packages
    • H10H29/0362—Manufacture or treatment of packages of encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H29/00—Integrated devices, or assemblies of multiple devices, comprising at least one light-emitting semiconductor element covered by group H10H20/00
    • H10H29/80—Constructional details
    • H10H29/85—Packages
    • H10H29/8506—Containers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H29/00—Integrated devices, or assemblies of multiple devices, comprising at least one light-emitting semiconductor element covered by group H10H20/00
    • H10H29/80—Constructional details
    • H10H29/85—Packages
    • H10H29/8508—Package substrates, e.g. submounts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H29/00—Integrated devices, or assemblies of multiple devices, comprising at least one light-emitting semiconductor element covered by group H10H20/00
    • H10H29/80—Constructional details
    • H10H29/85—Packages
    • H10H29/852—Encapsulations
    • H10H29/853—Encapsulations characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/036—Manufacture or treatment of packages
    • H10H20/0362—Manufacture or treatment of packages of encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/852—Encapsulations
    • H10H20/853—Encapsulations characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations

Definitions

  • An optoelectronic component is specified.
  • a method for producing an optoelectronic component is specified.
  • One problem to be solved is to provide an optoelectronic component with increased efficiency.
  • Another problem to be solved is to provide a method for producing an optoelectronic component with increased efficiency.
  • the component is, for example, a radiation-emitting optoelectronic component.
  • the optoelectronic component generates electromagnetic radiation, in particular electromagnetic radiation with a wavelength in the wavelength range between UV radiation and infrared radiation.
  • the optoelectronic component has at least one component, in particular several components, or is composed thereof.
  • the optoelectronic component comprises a carrier.
  • the carrier represents the mechanically supporting component of the optoelectronic component.
  • the remaining components of the optoelectronic component for example optical and/or electronic components.
  • the carrier serves for the mechanical fastening and/or electrical connection for optical and/or electronic components of the optoelectronic component.
  • the carrier is a connection carrier.
  • the carrier is structured.
  • a structured carrier has one or a plurality of chip connection points and/or one or a plurality of metal tracks for electrical contacting.
  • the metal track or the plurality of metal tracks can comprise Cu and/or Cu blackened with CuO, CU3N or Pd and/or Cu with various surface coatings such as NiAu or NiPdAu.
  • the optoelectronic component comprises at least one semiconductor chip on the carrier.
  • the at least one semiconductor chip is arranged on the carrier in direct or indirect contact.
  • the direct or indirect contact between the semiconductor chip and the carrier can be an electrical and/or mechanical contact.
  • the at least one semiconductor chip is arranged on a chip connection point of the carrier.
  • the semiconductor chip is attached to the carrier, in particular to a chip connection point of the carrier, by means of a solder connection, in particular by means of a solder connection that comprises a low-temperature solder system.
  • the low-temperature solder system has a melting point of below 220 °C or below 150 °C.
  • the at least one semiconductor chip comprises or consists of a diode structure, passivation layers and contacts. The contacts are in direct contact with the solder system.
  • the at least one semiconductor chip is not a package, but rather the pure semiconductor chip.
  • the at least one semiconductor chip can be a chip-scale package without polymer- or ceramic-type intermediate carriers.
  • a chip-scale package comprises, for example, an additional connection layer or a conversion layer surrounding the semiconductor chip without an additional substrate.
  • the at least one semiconductor chip is designed to emit primary radiation with a first wavelength range during operation of the optoelectronic component.
  • the semiconductor chip can comprise an active layer sequence which contains an active region which can generate the primary radiation during operation of the optoelectronic component.
  • Primary radiation here and below refers to electromagnetic radiation of a first wavelength or a first wavelength range which is emitted by the semiconductor chip.
  • the semiconductor chip is, for example, a light-emitting diode chip or a laser diode chip.
  • the at least one semiconductor chip emits blue primary radiation, green primary radiation, yellow primary radiation or red primary radiation.
  • a chip-scale assembly can generate a secondary radiation with a second wavelength range.
  • the conversion layer can convert the primary radiation partially or completely into secondary radiation.
  • the non-converted part of the primary radiation is transmitted through the conversion layer.
  • the chip-scale assembly emits a mixed light that is made up of the primary radiation and the secondary radiation.
  • the chip-scale assembly emits white light that is made up of primary radiation in the blue spectral range and secondary radiation in the red spectral range. In the case of full conversion, no primary radiation is transmitted through the conversion layer.
  • non-scale means that so little primary radiation is transmitted that it no longer perceptibly influences the light emitted by the chip-scale assembly. For example, a maximum of 10%, in particular a maximum of 5% and preferably a maximum of 1% of the primary radiation is transmitted through the conversion layer.
  • the chip-scale assembly then emits only the secondary radiation. For example, the chip-scale assembly emits yellow or red light without any blue component.
  • the optoelectronic component comprises a protective layer on the at least one semiconductor chip.
  • the protective layer is designed to protect the components of the optoelectronic component arranged underneath, for example the at least one semiconductor chip and/or the carrier and/or a chip connection point, from mechanical and/or short-term thermal effects.
  • the protective layer is designed as a heat-insulating layer.
  • heat-insulating means that heat, which strikes one side of the protective layer does not reach an opposite side of the protective layer, or only does so to a small extent.
  • the protective layer transmits a maximum of 50%, a maximum of 40%, a maximum of 30%, a maximum of 20%, a maximum of 10%, a maximum of 5% or a maximum of 1% of the incident heat.
  • the protective layer can have a low thermal conductivity.
  • the protective layer can be designed to protect the components of the optoelectronic component arranged underneath, in particular the semiconductor chip, from corrosion. In this case, the protective layer can prevent or limit the penetration of corrosive compounds, for example corrosive gases or moisture.
  • the optoelectronic component comprises a potting on the protective layer.
  • a potting serves to protect the components, in particular the components arranged under the potting, of the optoelectronic component from external influences.
  • the potting can be arranged in direct mechanical contact on the protective layer.
  • further elements, such as layers, can be arranged between the protective layer and the potting.
  • the potting has a thickness of 500 pm inclusive to 1 cm inclusive, for example 700 pm.
  • the optoelectronic component comprises a carrier, at least one semiconductor chip on the carrier, a protective layer on the at least one semiconductor chip and an encapsulation on the protective layer.
  • the optoelectronic component is based on the following considerations, among others.
  • high forces and temperatures act on the semiconductor chip, the carrier, and the connection between the semiconductor chip and the carrier.
  • solder materials are used for the connection between the semiconductor chip and the carrier, the shear forces of the semiconductor chip are minimal at the potting temperatures used, since the solder material used can melt.
  • the force and temperature effects can be significantly reduced by the protective layer over the at least one semiconductor chip, so that one or more semiconductor chips on a carrier can be integrated into a potting compound without damaging the carrier, the semiconductor chip, and its connection to the carrier.
  • This advantageously makes it possible to provide miniaturized optoelectronic components, for example for automotive trim parts or trim parts.
  • the protective layer in the optoelectronic components provides additional corrosion protection and thus advantageously extends the service life of the optoelectronic component.
  • the carrier is designed to be flexible.
  • the carrier is not a rigid carrier.
  • a flexible carrier is designed to be flexible and/or elastic and/or deformable in at least one spatial direction.
  • a flexible carrier can advantageously bend or deform under the influence of external forces, for example bending stress, without losing its structural integrity, in particular without becoming damaged.
  • the carrier is a film.
  • a film is understood to mean a homogeneous flat structure, for example made of plastic.
  • a carrier designed as a film is flexible.
  • the carrier is a 2D or 2.5D shaped film.
  • a 2D shaped film is a flat film that extends in two spatial directions.
  • a 2.5D shaped film is a two-dimensional film that is bent along an axis. In other words, a 2.5D shaped film is bent but not plastically deformed.
  • a carrier designed as a film can advantageously bend or deform under the influence of external forces, for example bending stress, without losing its structural integrity, in particular without being damaged.
  • the carrier comprises a structured material selected from polyethylene terephthalate (PET), polyethylene naphthalate (PEN), polyimide (PI), colorless polyimide (cPI), polymethyl methacrylate (PMMA), polycarbonate (PC) and silicone.
  • Structured in the context of a carrier material means that the material has one or a plurality of chip connection points and/or one or a plurality of metal tracks, for example Cu tracks, for electrical contact.
  • the carrier consists of a structured material selected from polyethylene terephthalate (PET), polyethylene naphthalate (PEN), polyimide (PI), colorless polyimide (cPI), polymethyl methacrylate (PMMA), polycarbonate (PC) and silicone.
  • the carrier comprises a structured film made of one of these materials or consists of it. Polyethylene terephthalate, polyimide, polymethyl methacrylate, Polycarbonate and silicone are particularly suitable for the production of flexible, structured films.
  • the carrier comprises or consists of structured polyethylene terephthalate (PET).
  • PET polyethylene terephthalate
  • Polyethylene terephthalate is advantageously suitable for maintaining adhesion to the protective layer even under bending stress.
  • the thickness of the carrier is in the range from 15 pm to 200 pm inclusive, in particular in the range from 50 pm to 100 pm inclusive, for example 100 pm.
  • a carrier in particular a flexible carrier with a thickness in the range from 50 pm to 200 pm inclusive, can advantageously be used in roll-to-roll processes.
  • the thickness of the at least one semiconductor chip is 80 pm. According to at least one further embodiment, the thickness of the at least one semiconductor chip is less than 10 pm, for example 6 pm or 7 pm.
  • the thickness of a semiconductor chip is understood here to mean the extent of the semiconductor chip perpendicular to the extension plane of the carrier. In other words, the thickness of the semiconductor chip is the height of the semiconductor chip above the carrier.
  • Micro LEDs can have a width, a length, a thickness and/or a diameter of less than or equal to 100 pm, in particular less than or equal to 70 pm, for example less than or equal to 50 pm.
  • micro LEDs for example rectangular micro LEDs, have an edge length, in particular in plan view of the layers of the layer stack, of a luminous area of less than or equal to 70 pm, for example less than or equal to 50 pm.
  • a micro LED is, for example, a light emitting diode in which a growth substrate has been removed, so that a thickness of the micro LED is, for example, in the range from 1.5 pm inclusive to 10 pm inclusive.
  • the protective layer comprises a polysiloxane, a polyurethane, an acrylate, an epoxy or a combination thereof.
  • the protective layer consists of a polysiloxane, a polyurethane, an acrylate, an epoxy or a combination thereof.
  • Polysiloxanes, polyurethanes, acrylates and epoxies can offer good corrosion protection while simultaneously providing thermal insulation.
  • the protective layer comprises or consists of a polysiloxane.
  • a polysiloxane is a polymer in which silicon atoms are linked via oxygen atoms.
  • Polysiloxanes have individual siloxane units.
  • Polysiloxanes can have M units, D units, T units and Q units.
  • the letters M (mono), D (di), T (tri) and Q (quatro) stand for the number of oxygen atoms that are linked to a silicon atom. M units therefore have one oxygen atom, D units two, T units three and Q units four.
  • the greater the number of oxygen atoms bonded to a silicon atom the stronger the cross-linking of the polysiloxane network can be.
  • the protective layer comprises a polysiloxane that has only M units and D units. Such a polysiloxane is advantageously flexible.
  • the protective layer comprises a silicone or consists thereof.
  • a silicone is understood to mean a polysiloxane that only has M units and D units in its network.
  • a protective layer that comprises a silicone is advantageously flexible and provides both mechanical protection and corrosion protection.
  • the protective layer has a high level of stability against blue radiation, which means that the service life of the optoelectronic component can be extended while maintaining the same optical properties.
  • the silicone of the protective layer is an addition-crosslinked silicone.
  • the silicone of the protective layer is not a condensation-crosslinked silicone. In contrast to condensation reactions, no water is formed in addition reactions.
  • a protective layer made of an addition-crosslinked silicone therefore contains less water than layers made of condensation-crosslinked silicone. This can increase the corrosion protection provided by the protective layer.
  • the protective layer is designed to be flexible. In other words, the protective layer is not a rigid protective layer.
  • a flexible protective layer is designed to be flexible and/or elastic and/or deformable in at least one spatial direction. A flexible protective layer can advantageously maintain its adhesion to the carrier under the action of external forces, for example bending stress, without delamination of the protective layer from the carrier taking place.
  • the protective layer has a surface resistance of at least 1 - 10 14 Q, for example 2 - 10 14 Q.
  • the surface resistance of a layer is a measure of the insulating effect of the layer. The higher the surface resistance of a layer, the higher the insulating effect of the layer.
  • the protective layer advantageously has a high surface resistance and thus a good insulating effect.
  • the protective layer is designed to protect components of the optoelectronic component arranged underneath, in particular the at least one semiconductor chip, from corrosive compounds.
  • the protective layer has a high moisture resistance or insulation resistance.
  • the moisture resistance or insulation resistance is a measure of the amount of water absorbed by a component. The more water a component has absorbed, the higher the electrical conductivity and the lower the electrical resistance.
  • a high moisture resistance or insulation resistance therefore means that the protective layer absorbs no or only a small amount of water and thus advantageously protects the components of the optoelectronic device arranged underneath from water.
  • the protective layer is transparent to electromagnetic radiation.
  • a transparent protective layer is permeable to electromagnetic radiation.
  • the protective layer transmits incident electromagnetic radiation.
  • the protective layer transmits incident electromagnetic radiation to at least 80%, 90%, 95% or 99%.
  • the protective layer is transparent to electromagnetic radiation emitted by the optoelectronic component during operation.
  • the protective layer is transparent to the primary radiation emitted by the at least one semiconductor chip. The protective layer therefore advantageously does not influence the optical properties of the optoelectronic component.
  • the protective layer does not change the properties of electromagnetic radiation, in particular not the properties of the primary radiation.
  • the properties of electromagnetic radiation transmitted through the protective layer such as wavelength, intensity and direction, do not change as a result of the transmission.
  • the radiation has the same properties after transmission through the protective layer as before entering the protective layer.
  • the electromagnetic radiation has the same wavelength before and after transmission through the protective layer.
  • the electromagnetic radiation is not converted by the protective layer.
  • the electromagnetic radiation can have the same intensity before and after transmission through the protective layer.
  • the electromagnetic radiation is not absorbed by the protective layer.
  • the electromagnetic radiation can have the same direction before and after transmission through the protective layer. In other words, the electromagnetic radiation is not scattered by the protective layer.
  • the protective layer advantageously does not influence the optical properties of the optoelectronic component.
  • the protective layer does not absorb any electromagnetic radiation in the visible range of the electromagnetic spectrum.
  • “none” means that so little of the incident electromagnetic radiation is absorbed by the protective layer that the electromagnetic radiation is not perceptibly influenced in its intensity. For example, at most 10%, in particular at most 5% and preferably at most 1% of the incident electromagnetic radiation is absorbed by the protective layer.
  • the protective layer therefore advantageously does not influence the optical properties of the optoelectronic component.
  • the protective layer is free of scattering particles, conversion material, fillers, nanoparticles and/or particles for adjusting a refractive index.
  • the protective layer thus influences advantageously the optical properties of the optoelectronic component are not .
  • the protective layer is not a conversion layer.
  • the protective layer is not a layer that comprises a conversion material in a matrix material.
  • a protective layer that is not a conversion layer advantageously offers protection against the penetration of corrosive gases.
  • the protective layer completely covers the at least one semiconductor chip.
  • the protective layer covers the surfaces of the at least one semiconductor chip that are free from the carrier.
  • the protective layer is designed such that there is no direct mechanical contact between the at least one semiconductor chip and the encapsulation.
  • the protective layer can advantageously prevent diffusion paths for corrosive compounds along the edges of the semiconductor chip.
  • the thickness of the protective layer on the at least one semiconductor chip is at least 40 pm. It should be noted in particular that the thickness of the protective layer on the at least one semiconductor chip is only limited for commercial and integration reasons. In particular, as the thickness of the protective layer increases, the thickness of the optoelectronic component also increases. This can make it more difficult to integrate the components in application systems, in particular in application systems with little installation space.
  • the thickness of the protective layer on the at least one semiconductor chip is at least 40 pm and at most 500 pm, in particular at least 40 pm and at most 300 pm. A thickness of the protective layer of at least 40 pm on the at least one semiconductor chip prevents diffusion paths along the edges of the semiconductor chip.
  • the protective layer advantageously forms a barrier against water vapor and corrosive gases in the optoelectronic component.
  • it advantageously protects the at least one semiconductor chip, the carrier and the connection of the at least one semiconductor chip to the carrier from heat.
  • the at least one semiconductor chip is completely enclosed by the carrier and the protective layer. In other words, all sides of the at least one semiconductor chip are covered by the carrier and/or the protective layer.
  • the direct mechanical contact between the carrier and the protective layer extends completely around the semiconductor chip.
  • the carrier and the protective layer form a cavity in which the at least one semiconductor chip is arranged.
  • the at least one semiconductor chip is arranged on the carrier and embedded in the protective layer.
  • the carrier can cover one side of the semiconductor chip and the protective layer can cover the other sides of the semiconductor chip.
  • a thickness of the protective layer between the carrier and the encapsulation corresponds to the thickness of the protective layer on the semiconductor chip and the thickness of the semiconductor chip.
  • the thickness of the at least one semiconductor chip is 80 pm and the thickness of the protective layer on the semiconductor chip is at least 40 pm, so that the thickness of the The protective layer between the carrier and the encapsulation is at least 120 gm.
  • the at least one semiconductor chip comprises a plurality of semiconductor chips.
  • a plurality of semiconductor chips comprises at least two semiconductor chips, in particular at least 50 semiconductor chips, preferably at least 100 semiconductor chips, for example at least 150 semiconductor chips.
  • the plurality of semiconductor chips comprises at most 50,000 semiconductor chips, in particular at most 10,000 semiconductor chips, for example at most 2,000 semiconductor chips.
  • each of the semiconductor chips of the plurality of semiconductor chips is individually enclosed by the carrier and the protective layer, in particular completely.
  • the protective layer is designed such that each semiconductor chip is embedded in the protective layer on its own.
  • the protective layer between the semiconductor chips is in direct contact with the carrier.
  • the light yield of the optoelectronic component can advantageously be increased by a plurality of semiconductor chips on the carrier.
  • the distance between two semiconductor chips of the plurality of semiconductor chips is between 0.1 mm inclusive and 5 mm inclusive.
  • the distance between semiconductor chips with a thickness of 80 gm can be between 40 gm inclusive and 50 gm inclusive.
  • the distance between the semiconductor chips leads in particular to the protective layer between the semiconductor chips being in direct contact with the carrier, which advantageously reduces the mechanical can enhance the protective effect and corrosion protection of the protective layer.
  • the encapsulation comprises a silicone, a polymethyl methacrylate (PMMA), a polycarbonate (PC) or a polyamide.
  • the encapsulation consists of a silicone, a polymethyl methacrylate (PMMA), a polycarbonate (PC) or a polyamide.
  • the protective layer is embedded in the encapsulation.
  • the encapsulation covers a side of the protective layer facing away from the carrier as well as the lateral sides of the protective layer.
  • the protective layer is enclosed or enclosed by the encapsulation and the carrier, in particular completely.
  • the at least one semiconductor chip is also embedded in the encapsulation.
  • the protective layer and the at least one semiconductor chip can be integrated into the encapsulation. Embedding the protective layer in the encapsulation leads to integration of the at least one semiconductor chip in the encapsulation and can advantageously increase the stability of the optoelectronic component.
  • the encapsulation is produced on the protective layer.
  • the production of the encapsulation on the protective layer results in particular in the protective layer being embedded or integrated in the encapsulation.
  • "Producing the encapsulation on the protective layer” does not mean in particular that the carrier, semiconductor chip and protective layer are attached to an already formed and shaped encapsulation, for example via adhesive layers.
  • the encapsulation when produced on the protective layer, the encapsulation only acquires its strength and shape when the encapsulation material in Contact with the component that contains the protective layer.
  • the creation of the encapsulation on the protective layer enables a direct integration of the carrier, semiconductor chip and protective layer into the encapsulation without fastening means such as adhesive layers.
  • the encapsulation can be created on the protective layer using a potting process.
  • the optoelectronic component further comprises a decorative layer on a side of the encapsulation facing away from the protective layer.
  • the decorative layer comprises one or more layers.
  • the side of the encapsulation facing away from the protective layer is in particular a side of the optoelectronic component that is visible to an external observer.
  • a decorative layer arranged on this side can functionalize the optoelectronic component for the desired application, for example optically.
  • the decorative layer has a carbon optic print or a root wood foil print.
  • the decorative layer can be semi-transparent and/or structured.
  • the decorative layer can define a symbol or logo via a structuring that becomes visible when the optoelectronic component is in operation.
  • the optoelectronic component further comprises at least one component.
  • the at least one component is arranged on the carrier, for example adjacent to the at least one semiconductor chip.
  • the at least one component comprises, for example, a sensor and/or a component with detection functions or touch functions.
  • the at least one component has a similar topography to the at least one semiconductor chip.
  • the at least one component has a smaller, a similar or the same thickness as the semiconductor chip.
  • the component can have a greater thickness than the semiconductor chip.
  • the thickness of the protective layer on the thickest component is at least 40 pm.
  • the optoelectronic component further comprises a cover layer on a side of the protective layer facing away from the carrier.
  • the cover layer in particular completely covers a surface of the protective layer facing away from the carrier.
  • the protective layer is enclosed by the cover layer and the carrier, in particular completely.
  • the carrier, the protective layer and the cover layer form a sandwich structure.
  • the cover layer is flexible.
  • the cover layer is a film.
  • the covering layer can be arranged between the protective layer and the casting.
  • the cover layer comprises polyethylene terephthalate (PET), polyethylene naphthalate (PEN), polyimide (PI), colorless polyimide (cPI), polymethyl methacrylate (PMMA), polycarbonate (PC) or silicone.
  • the cover layer consists of polyethylene terephthalate (PET), polyethylene naphthalate (PEN), polyimide (PI), colorless polyimide (cPI), Polymethyl methacrylate (PMMA), polycarbonate (PC) or silicone.
  • PET polyethylene terephthalate
  • PEN polyethylene naphthalate
  • PI polyimide
  • cPI colorless polyimide
  • PC polycarbonate
  • Such a cover layer can advantageously have particularly good adhesion to the material of the casting.
  • the cover layer comprises polyethylene terephthalate (PET) or consists of it.
  • An optoelectronic component with a covering layer made of polyethylene terephthalate (PET) can be manufactured particularly cost-effectively.
  • the cover layer and the carrier comprise different materials.
  • the carrier comprises polyethylene terephthalate (PET) and the cover layer comprises polycarbonate (PC).
  • cover layer and the carrier comprise the same material.
  • the cover layer and the carrier comprise polyethylene terephthalate (PET).
  • an adhesive layer is arranged between the cover layer and the protective layer.
  • the adhesive layer provides a connection between the protective layer and the cover layer.
  • the adhesive layer is in direct mechanical contact with the protective layer and the cover layer.
  • the adhesive layer comprises a material that is suitable as an adhesive material for low-energy surfaces, such as silicone surfaces.
  • the adhesive layer comprises a polysiloxane adhesive.
  • the cover layer has at least one interface with the carrier.
  • the cover layer and the carrier are in direct mechanical contact at least in places.
  • the interface forms a frame which surrounds a surface of the
  • the at least one semiconductor chip and optionally present components of the optoelectronic component are arranged on the enclosed surface of the carrier.
  • the cover layer and the carrier are connected at least in places at the at least one interface with a welded connection, for example with a weld seam.
  • a welded connection is understood here and below to mean a mechanical connection that cannot be released without destruction and that is created between the carrier and the cover layer under external influences, for example ultrasound, laser radiation, heat and/or pressure.
  • a weld seam is understood here and below to mean a welded connection along a connecting line or connecting curve that connects the cover layer and the carrier to one another, in particular along the interface.
  • the cover layer and the carrier are connected along their entire interface with a welded connection, with areas of the electrical contacts, for example the Cu conductor tracks, that lead through the interface being excluded from the welded connection.
  • cover layer and the carrier are connected along the entire frame formed by the interface with a welded connection, with areas of the electrical contacts, for example the Cu conductor tracks, which pass through the interface being excluded from the welded connection.
  • a welded connection between the cover layer and the carrier advantageously increases the stability of the connection between the cover layer and the carrier.
  • a method for producing an optoelectronic component is also specified. The method described here is preferably used to produce the optoelectronic component in accordance with the above-mentioned embodiments. In particular, all statements made for the optoelectronic component also apply to the method and vice versa.
  • the method for producing an optoelectronic component comprises providing a carrier.
  • the carrier is a flexible carrier, for example a film.
  • the method comprises arranging at least one semiconductor chip on the carrier, in particular on a chip connection point of the carrier.
  • the semiconductor chip is attached to the carrier, in particular on a chip connection point of the carrier, using a solder material.
  • the method comprises applying a protective layer to the at least one semiconductor chip.
  • the protective layer is applied using a printing method, a spraying method or a laminating method.
  • the protective layer is applied using a stencil printing method, a screen printing method, a spray coating method or a dispensing method.
  • the method comprises applying a potting compound to the protective layer.
  • the potting compound is applied using a potting process
  • the casting is done via In-Mould
  • the method for producing an optoelectronic component comprises providing a carrier, arranging at least one semiconductor chip on the carrier, applying a protective layer on the at least one semiconductor chip and applying an encapsulation on the protective layer.
  • the protective layer acts as thermal insulation and can thermally decouple areas above and below the protective layer from one another, so that different temperatures prevail above and below the protective layer. This makes it possible to reduce the forces and temperatures acting on the carrier, on the at least one semiconductor chip and on the connection between the semiconductor chip and the carrier during the formation of the encapsulation.
  • an injection molding process with materials that require high temperatures such as polymethyl methacrylate (PMMA) or polycarbonate (PC), with encapsulation temperatures of more than 220 °C, for example 300 °C, can be used without damaging at least the semiconductor chip, the carrier and the connection between the semiconductor chip and the carrier.
  • PMMA polymethyl methacrylate
  • PC polycarbonate
  • the potting compound is applied directly to the protective layer.
  • the potting compound is applied directly to the protective layer if the potting material adheres well to the protective layer.
  • a Direct application of the casting onto the protective layer is advantageously simple and cost-effective.
  • a side of the carrier facing away from the at least one semiconductor chip is cooled during the application of the encapsulation.
  • the cooling takes place via a cooling circuit with water.
  • the cooling can take place constantly or in a pulsed mode and can be controlled via a valve.
  • the side of the carrier facing away from the at least one semiconductor chip is cooled to 80 ° C to 90 ° C.
  • the cooling of the carrier serves to keep the connection between the at least one semiconductor chip and the carrier at a temperature during the application of the encapsulation at which the connection between the semiconductor chip and the carrier remains stable.
  • the temperature of the connection between the semiconductor chip and the carrier can advantageously be kept at a temperature that is lower than the melting temperature of the solder material.
  • the thermal insulation provided by the protective layer simultaneously advantageously means that the application of the encapsulation at the temperatures required for this on the protective layer is not impaired by the cooling of the side of the carrier facing away from the semiconductor chip.
  • the method further comprises, prior to the application of the encapsulation, the application of an adhesive layer on the protective layer and the application of a cover layer on the adhesive layer.
  • a sandwich structure is formed from the carrier, the protective layer and the cover layer.
  • the Cover layer a material that is compatible with the material of the casting.
  • the method comprises, before applying the encapsulation, applying an adhesive layer to a cover layer and applying the adhesive layer with the cover layer to the protective layer.
  • the adhesive layer and cover layer are applied as a composite.
  • the composite is applied with the side of the adhesive layer to the protective layer so that the adhesive layer is in direct contact with the protective layer.
  • a polysiloxane adhesive can be applied to a polyethylene terephthalate film and then the composite of the film with the already applied adhesive can be applied with the adhesive side to the protective layer.
  • the cover layer and/or the carrier can deform or warp.
  • the deformation or warping can be more pronounced in the cover layer than in the carrier.
  • the adhesive layer ensures in particular that the cover layer does not lose its connection to the protective layer during the application of the casting.
  • the cover layer is applied to the protective layer in such a way that the cover layer has at least one interface with the carrier.
  • the cover layer is applied in such a way that the interface forms a frame which surrounds a surface of the Carrier, for example the surface of the carrier on which the at least one semiconductor chip and optionally present components of the optoelectronic component are arranged.
  • the method further comprises producing a welded connection at at least one interface between the cover layer and the carrier.
  • a welded connection is produced at the entire interface between the cover layer and the carrier, with regions of the electrical contacts, for example the Cu conductor tracks, which lead through the interface being excluded from the welded connection.
  • the welded connection is produced via plastic welding, for example ultrasonic welding or laser welding.
  • a welded connection at the interface between the cover layer and the carrier strengthens the interface and advantageously improves the connection between the carrier and the cover layer.
  • Figures 1 to 5 each show a schematic representation of an optoelectronic component according to various embodiments and Figures 6A to 6C and Figures 7A to 7C each show a schematic representation of a method for Production of an optoelectronic component according to various embodiments.
  • FIGS 1 to 5 each show a schematic sectional view of an optoelectronic component 1.
  • the optoelectronic components 1 each comprise a carrier 2, at least one semiconductor chip 3, a protective layer 4 and a potting compound 5.
  • the carrier 2 is structured and has at least one chip connection point and/or at least one metal track.
  • the carrier 2 is in particular flexible and can comprise or consist of a structured film.
  • the carrier 2 can comprise a structured material selected from polyethylene terephthalate (PET), polyethylene naphthalate (PEN), polyimide (PI), colorless polyimide (cPI), polymethyl methacrylate (PMMA), polycarbonate (PC) and silicone.
  • PET polyethylene terephthalate
  • PEN polyethylene naphthalate
  • PI polyimide
  • cPI colorless polyimide
  • PMMA polymethyl methacrylate
  • PC polycarbonate
  • silicone silicone.
  • the carrier 2 is a structured polyethylene terephthalate film with a thickness of 100 pm.
  • the semiconductor chips 3 are connected by means of a solder connection, in particular by means of a solder connection comprising a low-temperature solder system, on the carrier 2, in particular on chip connection points of the carrier 2.
  • the solder system comprises an SnBi solder system with a melting point of 138 °C.
  • the solder system comprises an SAC solder system with a melting point of 217 °C.
  • An SAC solder system can advantageously be used in combination with a polyimide carrier or a polyethylene terephthalate carrier in photonic soldering.
  • the semiconductor chips 3 are in particular pure semiconductor chips or chip-scale assemblies without polymer or ceramic-type intermediate carriers.
  • the semiconductor chips 3 have dimensions of 90x150x80 pm 3 .
  • the thickness of the semiconductor chips, i.e. the height above the carrier, can be 80 pm.
  • the protective layer 4 is arranged on the carrier 2 such that it covers, in particular encloses, the semiconductor chips 3.
  • the thickness of the protective layer 4 on the semiconductor chip is at least 40 pm.
  • the thickness of the protective layer 4 above the carrier 2 depends on the thickness of the semiconductor chips 3 and is, for example, at least 120 pm for semiconductor chips 3 that are 80 pm thick.
  • the protective layer 4 can comprise a polysiloxane, a polyurethane, an acrylate, an epoxy or a combination thereof.
  • the protective layer 4 is a silicone, for example the silicone DSL 1705 or VT3602 from Peters with a thickness of at least 120 pm.
  • the protective layer 4 is designed to be
  • the protective layer 4 is designed to protect the semiconductor chips 3 against corrosion by preventing or limiting the penetration of corrosive compounds, for example corrosive gases or moisture.
  • the encapsulation 5 is arranged on the protective layer 4.
  • the encapsulation 5 covers the sides of the protective layer 4 that are not covered by the carrier 2.
  • the protective layer 4 is thus embedded or integrated in the encapsulation 5.
  • the encapsulation 5 can comprise a silicone, a polymethyl methacrylate (PMMA), a polycarbonate (PC) or a polyamide.
  • the encapsulation 5 is a silicone, in particular the silicone LPS-3570M from Shin-Etsu, with a thickness of 700 pm.
  • the encapsulation is a polymethyl methacrylate with a thickness of 700 pm.
  • the encapsulation is a polycarbonate with a thickness of 700 pm.
  • the optoelectronic component 1 of Figure 2 differs from the optoelectronic component 1 of Figure 1 in that it has a decorative layer 6 on the side of the encapsulation that faces away from the protective layer.
  • the decorative layer can be semi-transparent or structured, for example, and can consist of one or more layers.
  • the arrow in Figure 2 indicates the direction of radiation emitted by the semiconductor chips 3.
  • the optoelectronic component 1 of Figure 3 differs from the optoelectronic component 1 of Figure 1 in that it has a component 7 which is arranged on the carrier 2, preferably adjacent to the semiconductor chips 3.
  • the component 7 is, for example, a sensor and/or a component with detection functions or touch functions.
  • the optoelectronic component 1 can have further components 7 with the same or other functions (not shown here).
  • the thickness of the component 7 is similar to the thickness of the semiconductor chips 3.
  • the component 7 may have a greater thickness than the semiconductor chips 3.
  • the thickness of the protective layer above the thickest component 7 is at least 40 pm.
  • the optoelectronic component 1 of Figure 4 differs from the optoelectronic component 1 of Figure 1 in that a cover layer 10 is arranged between the protective layer 4 and the encapsulation 5.
  • the cover layer 10 is attached to the protective layer 4 with an adhesive layer 11.
  • the cover layer 10 has an interface 12 with the carrier 2.
  • the interface 12 can extend like a frame around a region of the carrier 2, in particular around the region of the carrier 2 on which the semiconductor chips 3 and optional components 7 are arranged.
  • the cover layer 10 and the carrier 2 can be connected to one another at the interface 12 with a welded connection.
  • the casting 5 can cover the area facing away from the protective layer 4.
  • the cover layer 10 may comprise a material which is compatible with the material of the encapsulation 5, such that there is a high level of adhesion and bonding between the cover layer 10 and the encapsulation 5.
  • the cover layer 10 is a polyethylene terephthalate film.
  • the optoelectronic component 1 of Figure 5 differs from the optoelectronic component 1 of Figure 4 in that it has a decorative layer 6 on the side of the encapsulation that faces away from the protective layer.
  • the decorative layer can be semi-transparent or structured, for example.
  • Figures 6A to 6C show a method for producing the optoelectronic component 1 of Figure 1.
  • a carrier 2 for example a structured polyethylene terephthalate film.
  • Semiconductor chips 3 are arranged on the carrier 2.
  • the semiconductor chips 3 are soldered to a chip connection point of the carrier.
  • a protective layer 4 is applied to the semiconductor chips 3, for example made of a silicone by means of a stencil printing process ( Figure 6A).
  • Figure 6B shows the application of the encapsulation 5, for example a silicone.
  • the encapsulation 5 can be applied using a encapsulation process such as in-mold decoration (IMD), injection molding or compression molding.
  • IMD in-mold decoration
  • the application of the encapsulation requires temperatures of at least 220 ° C, for example 300 ° C. At these temperatures, in particular the solder material used to connect the semiconductor chip 3 to the carrier 2, for example an SnBi solder, can melt, whereby the shear forces of the semiconductor chip 3 are minimal.
  • the protective layer 4 acts, for example due to its thickness, as thermal insulation and minimizes the thermal load on the semiconductor chip 3, the carrier 2, in particular the metal tracks of the carrier 2, and the connection between the semiconductor chip 3 and the carrier 2.
  • the forces and temperatures acting during the application of the encapsulation 5, in particular on the solder material, are significantly reduced, so that the semiconductor chips 3 can be integrated into the optoelectronic component 1 without detaching from the carrier 2 during the application of the encapsulation 5.
  • a potting tool 8 can be used to apply the potting compound 5, which predetermines the shape of the potting compound to be formed.
  • the potting tool can have a cooling system 9, with which the side of the carrier 2 facing away from the semiconductor chips 3 is cooled during the application of the potting compound 5.
  • the cooling can be constant or in a pulsed mode and can be controlled via a valve. For example, cooling takes place via a cooling circuit with water to a temperature of 80 ° C to 90 ° C.
  • the protective layer 4 here also acts as thermal insulation, so that the application of the potting compound 5 and the high temperatures required for this are not impaired by the cooling of the underside of the carrier 2.
  • Figure 6C shows the optoelectronic component 1 produced by the method, which corresponds to the optoelectronic component 1 of Figure 1.
  • Figures 7A to 7C show a method for producing the optoelectronic component 1 of Figure 4.
  • Figure 7A shows a layer stack comprising carrier 2 , semiconductor chips 3 and protective layer 4 , which can be manufactured as described in connection with Figure 6A.
  • the method of Figures 7A to 7C differs from the method of Figures 6A to 6C in that before the potting compound 5 is applied to the protective layer 4, an adhesive layer 11 is applied to the protective layer 4 and a cover layer 10, for example a polyethylene terephthalate film, is applied to the adhesive layer 11.
  • the adhesive layer 11 can first be applied to the cover layer 10 before the adhesive layer 11 is applied to the cover layer 10 as a composite to the protective layer 4.
  • the composite is applied to the protective layer 4 with the side of the adhesive layer 11 so that the adhesive layer 11 is in direct contact with the protective layer 4.
  • a polysiloxane adhesive can be applied to a polyethylene terephthalate film and then the composite of the film with the already applied adhesive can be applied with the adhesive side to the protective layer 4 ( Figure 7B).
  • the covering layer 10 is applied in such a way that an interface 12 is formed between the carrier 2 and the covering layer 10.
  • the carrier 2 and the covering layer 10 can be connected at the interface 12 by plastic welding, for example ultrasonic welding or laser welding, with a welded joint.
  • the encapsulation 5 is then applied to the side of the cover layer 10 facing away from the protective layer 4.
  • the encapsulation can be applied as described in connection with Figure 6B.
  • the protective layer 4 arranged under the cover layer 10 protects the semiconductor chips 3 and the carrier 2 from thermal stress during the application of the encapsulation 5, while the material of the cover layer 10, due to its compatibility with the encapsulation material, leads to improved adhesion of the encapsulation 5 to the layer stack of carrier 2, semiconductor chips 3 and protective layer 4.
  • the carrier 2 and the cover layer 10, in particular the cover layer 10 can deform or warp.
  • the adhesive layer 11 between the protective layer 4 and the cover layer 10 ensures that the cover layer 10 does not delaminate during the application of the encapsulation 5.
  • FIG 7C shows the optoelectronic component 1 produced by the method, which corresponds to the optoelectronic component 1 of Figure 4.
  • the invention is not limited to the embodiments by the description. Rather, the invention includes any new feature and any combination of features, which in particular includes any combination of features in the patent claims, even if this feature or this combination itself is not explicitly specified in the patent claims or embodiments.

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

Es wird ein optoelektronisches Bauelement angegeben. Gemäß einer Ausführungsform umfasst das optoelektronische Bauelement einen Träger (2), zumindest einen Halbleiterchip (3) auf dem Träger (2), eine Schutzschicht (4) auf dem Halbleiterchip (3) und einen Verguss (5) auf der Schutzschicht (4). Insbesondere umfasst der zumindest eine Halbleiterchip (3) zumindest eine Mikro-LED. Weiterhin wird ein Verfahren zur Herstellung eines optoelektronischen Bauelements angegeben.

Description

Beschreibung
OPTOELEKTRONISCHES BAUELEMENT UND VERFAHREN ZUR HERSTELLUNG EINES OPTOELEKTRONISCHEN BAUELEMENTS
Es wird ein optoelektronisches Bauelement angegeben . Darüber hinaus wird ein Verfahren zur Herstellung eines optoelektronischen Bauelements angegeben .
Diese Patentanmeldung beansprucht die Priorität der deutschen Patentanmeldung 10 2022 133 373 . 6 , deren Of fenbarungsgehalt hiermit durch Rückbezug aufgenommen wird .
Eine zu lösende Aufgabe besteht darin, ein optoelektronisches Bauelement mit erhöhter Ef fi zienz bereitzustellen . Eine weitere zu lösende Aufgabe besteht darin, ein Verfahren zur Herstellung eines optoelektronischen Bauelements mit erhöhter Ef fi zienz bereitzustellen .
Es wird ein optoelektronisches Bauelement angegeben . Bei dem Bauelement handelt es sich beispielsweise um ein strahlungsaussendendes optoelektronisches Bauelement . Das optoelektronische Bauelement erzeugt im Betrieb elektromagnetische Strahlung, insbesondere elektromagnetische Strahlung mit einer Wellenlänge im Wellenlängenbereich zwischen UV-Strahlung und Infrarotstrahlung . Das optoelektronische Bauelement weist zumindest ein Bauteil , insbesondere mehrere Bauteile , auf oder setzt sich daraus zusammen .
Gemäß zumindest einer Aus führungs form umfasst das optoelektronische Bauelement einen Träger . Der Träger stellt die mechanisch tragende Komponente des optoelektronischen Bauelements dar . Auf dem Träger sind die übrigen Bauteile des optoelektronische Bauelements , beispielsweise optische und/oder elektronische Bauteile , angeordnet . Insbesondere dient der Träger der mechanischen Befestigung und/oder elektrischen Verbindung für optische und/oder elektronische Bauteile des optoelektronischen Bauelements . Insbesondere ist der Träger ein Anschlussträger . Mit anderen Worten ist der Träger strukturiert . Ein strukturierter Träger weist eine oder eine Viel zahl von Chipanschlussstellen und/oder eine oder eine Viel zahl von Metallbahnen zur elektrischen Kontaktierung auf . Die Metallbahn oder die Viel zahl von Metallbahnen kann Cu und/oder mit CuO, CU3N oder Pd geschwärztes Cu und/oder Cu mit verschiedenen Oberflächenbeschichtungen wie beispielsweise NiAu oder NiPdAu aufweisen .
Gemäß zumindest einer Aus führungs form umfasst das optoelektronische Bauelement zumindest einen Halbleiterchip auf dem Träger . Insbesondere ist der zumindest eine Halbleiterchip auf dem Träger in unmittelbarem oder mittelbarem Kontakt angeordnet . Der unmittelbare oder mittelbare Kontakt zwischen dem Halbleiterchip und dem Träger kann ein elektrischer und/oder mechanischer Kontakt sein . Insbesondere ist der zumindest eine Halbleiterchip auf einer Chipanschlussstelle des Trägers angeordnet . Beispielsweise ist der Halbleiterchip mittels einer Lotverbindung, insbesondere mittels einer Lotverbindung, die ein Niedertemperaturlotsystem umfasst , auf dem Träger, insbesondere auf einer Chipanschlussstelle des Trägers , befestigt . Insbesondere weist das Niedertemperaturlotsystem einen Schmel zpunkt von unter 220 ° C oder von unter 150 ° C auf . Beispielsweise handelt es sich um ein SAC-Lotsystem mit einem Schmel zpunkt von 217 ° C . Beispielsweise handelt es sich um ein SnBi-Lotsystem mit einem Schmel zpunkt von 138 ° C . Der zumindest eine Halbleiterchip umfasst eine Diodenstruktur, Passivierungsschichten und Kontakte oder besteht daraus . Die Kontakte stehen im direkten Kontakt mit dem Lotsystem . Mit anderen Worten ist der zumindest eine Halbleiterchip keine Baugruppe ( engl . package ) , sondern der reine Halbleiterchip . Alternativ kann der zumindest eine Halbleiterchip eine Baugruppe im Chipmaßstab ( engl . chipscale package ) ohne polymer- oder keramikartige Zwischenträger sein . Eine Baugruppe im Chipmaßstab umfasst beispielsweise eine zusätzliche Verbindungsschicht oder eine den Halbleiterchip umgebende Konversionsschicht ohne zusätzliches Substrat .
Insbesondere ist der zumindest eine Halbleiterchip dazu eingerichtet , im Betrieb des optoelektronischen Bauelements eine Primärstrahlung mit einem ersten Wellenlängenbereich zu emittieren . Der Halbleiterchip kann eine aktive Schichtenfolge umfassen, die einen aktiven Bereich enthält , der im Betrieb des optoelektronischen Bauelements die Primärstrahlung erzeugen kann . Primärstrahlung bezeichnet hier und im Folgenden elektromagnetische Strahlung einer ersten Wellenlänge oder eines ersten Wellenlängenbereichs , die von dem Halbleiterchip emittiert wird . Der Halbleiterchip ist beispielsweise ein Leuchtdiodenchip oder ein Laserdiodenchip . Beispielsweise emittiert der zumindest eine Halbleiterchip blaue Primärstrahlung, grüne Primärstrahlung, gelbe Primärstrahlung oder rote Primärstrahlung .
In dem Fall , dass der zumindest eine Halbleiterchip eine den Halbleiterchip umgebende Konversionsschicht umfasst , kann eine Baugruppe im Chipmaßstab im Betrieb des optoelektronischen Bauelements eine Sekundärstrahlung mit einem zweiten Wellenlängenbereich emittieren . Die Konversionsschicht kann die Primärstrahlung teilweise oder vollständig in Sekundärstrahlung konvertieren . Bei einer Teilkonversion wird der nicht konvertierte Teil der Primärstrahlung durch die Konversionsschicht transmittiert . Die Baugruppe im Chipmaßstab sendet in diesem Fall ein Mischlicht aus , das sich aus der Primärstrahlung und der Sekundärstrahlung zusammensetzt . Beispielsweise emittiert die Baugruppe im Chipmaßstab weißes Licht , das sich aus Primärstrahlung im blauen Spektralbereich und Sekundärstrahlung im roten Spektralbereich zusammensetzt . Bei einer Vollkonversion wird keine Primärstrahlung durch die Konversionsschicht transmittiert . „Keine" meint in diesem Zusammenhang, dass so wenig Primärstrahlung transmittiert wird, dass sie nicht mehr wahrnehmbar das von der Baugruppe im Chipmaßstab emittierte Licht beeinflusst . Beispielsweise wird höchstens 10 % , insbesondere höchstens 5 % und bevorzugt höchstens 1 % der Primärstrahlung durch die Konversionsschicht transmittiert . Die Baugruppe im Chipmaßstab emittiert dann lediglich die Sekundärstrahlung . Beispielsweise emittiert die Baugruppe im Chipmaßstab gelbes oder rotes Licht ohne Blauanteil .
Gemäß zumindest einer Aus führungs form umfasst das optoelektronische Bauelement eine Schutzschicht auf dem zumindest einem Halbleiterchip . Die Schutzschicht ist dazu eingerichtet , die darunter angeordneten Bauteile des optoelektronischen Bauelements , beispielsweise den zumindest einen Halbleiterchip und/oder den Träger und/oder eine Chipanschlussstelle vor mechanischer und/oder kurz zeitiger thermischer Einwirkung zu schützen . Insbesondere ist die Schutzschicht als wärmeisolierende Schicht ausgebildet . Wärmeisolierend bedeutet in diesem Zusammenhang, dass Wärme , die auf eine Seite der Schutzschicht tri f ft , nicht oder nur in geringem Maße eine gegenüberliegende Seite der Schutzschicht erreicht . Beispielsweise transmittiert die Schutzschicht höchstens 50 % , höchstens 40 % , höchstens 30 % , höchstens 20 % , höchstens 10 % , höchstens 5 % oder höchstens 1 % der auf tref f enden Wärme . Mit anderen Worten kann die Schutzschicht eine geringe Wärmeleitfähigkeit besitzen . Ferner kann die Schutzschicht dazu eingerichtet sein, die darunter angeordneten Bauteile des optoelektronischen Bauelements , insbesondere den Halbleiterchip, vor Korrosion zu schützen . In diesem Fall kann die Schutzschicht das Eindringen von korrosiven Verbindungen, beispielsweise von korrosiven Gasen oder Feuchtigkeit , verhindern oder beschränken .
Gemäß zumindest einer Aus führungs form umfasst das optoelektronische Bauelement einen Verguss auf der Schutzschicht . Ein Verguss dient dem Schutz der Bauteile , insbesondere der unter dem Verguss angeordneten Bauteile , des optoelektronischen Bauelements vor äußeren Einflüssen . Der Verguss kann im direkten mechanischen Kontakt auf der Schutzschicht angeordnet sein . Alternativ können weitere Elemente , wie beispielsweise Schichten, zwischen der Schutzschicht und dem Verguss angeordnet sein . Insbesondere weist der Verguss eine Dicke von 500 pm einschließlich bis 1 cm einschließlich, beispielsweise von 700 pm, auf .
Gemäß zumindest einer Aus führungs form umfasst das optoelektronische Bauelement einen Träger, zumindest einen Halbleiterchip auf dem Träger, eine Schutzschicht auf dem zumindest einem Halbleiterchip und einen Verguss auf der Schutzschicht . Dem optoelektronischen Bauelement liegen dabei unter anderem die folgenden Überlegungen zugrunde . Bei der Integration von einem oder mehreren Halbleiterchips auf einem Träger in einen Verguss wirken hohe Kräfte und Temperaturen auf den Halbleiterchip, den Träger und die Verbindung zwischen Halbleiterchip und Träger . Insbesondere bei Verwendung von Lotmaterialien für die Verbindung zwischen Halbleiterchip und Träger sind die Scherkräfte des Halbleiterchips bei den verwendeten Vergusstemperaturen minimal , da das verwendete Lotmaterial schmel zen kann . Die Krafteinwirkung und die Temperatureinwirkung können durch die Schutzschicht über dem zumindest einen Halbleiterchip deutlich reduziert werden, sodass ein oder mehrere Halbleiterchips auf einem Träger in einen Verguss integriert werden können, ohne dass der Träger, der Halbleiterchip und seine Verbindung zum Träger beschädigt werden . Dadurch können vorteilhafterweise miniaturisierte optoelektronische Bauelemente , beispielsweise für Automobilverkleidungsteile oder TrimParts , bereitgestellt werden . Zudem bewirkt die Schutzschicht in den optoelektronischen Bauelementen einen zusätzlichen Korrosionsschutz und verlängert somit vorteilhafterweise die Lebensdauer des optoelektronischen Bauelements .
Gemäß zumindest einer Aus führungs form ist der Träger flexibel ausgebildet . Mit anderen Worten ist der Träger kein starrer Träger . Ein flexibler Träger ist insbesondere in zumindest einer Raumrichtung biegsam und/oder elastisch und/oder verformbar ausgebildet . Ein flexibler Träger kann sich vorteilhafterweise unter Einwirkung von externen Kräften, beispielsweise Biegestress , verbiegen oder verformen, ohne seine strukturelle Integrität zu verlieren, insbesondere ohne beschädigt zu werden . Gemäß zumindest einer Aus führungs form ist der Träger eine Folie. Hier und im Folgenden ist unter einer Folie ein homogenes Flächengebilde, beispielsweise aus Kunststoff, zu verstehen. Insbesondere ist ein als Folie ausgebildete Träger flexibel. Beispielsweise ist der Träger eine 2D- oder 2,5D- ausgeformte Folie. Eine 2D-ausgef ormte Folie ist dabei eine flache Folie, die sich in zwei Raumrichtungen erstreckt. Eine 2 , 5D-ausgef ormte Folie ist eine zweidimensionale Folie, die entlang einer Achse gebogen ist. Mit anderen Worten ist eine 2,5 D-ausgef ormte Folie gebogen, aber nicht plastisch verformt. Ein als Folie ausgebildeter Träger kann sich vorteilhafterweise unter Einwirkung von externen Kräften, beispielsweise Biegestress, verbiegen oder verformen, ohne seine strukturelle Integrität zu verlieren, insbesondere ohne beschädigt zu werden.
Gemäß zumindest einer Aus führungs form umfasst der Träger ein strukturiertes Material ausgewählt aus Polyethylenterephthalat (PET) , Polyethylennaphthalat (PEN) , Polyimid (PI) , farbloses Polyimid (cPI) , Polymethylmethacrylat (PMMA) , Polycarbonat (PC) und Silikon. Strukturiert bedeutet im Zusammenhang mit einem Trägermaterial, dass das Material eine oder eine Vielzahl von Chipanschlussstellen und/oder eine oder eine Vielzahl von Metallbahnen, beispielsweise Cu-Bahnen, zur elektrischen Kontaktierung aufweist. Insbesondere besteht der Träger aus einem strukturierten Material ausgewählt aus Polyethylenterephthalat (PET) , Polyethylennaphthalat (PEN) , Polyimid (PI) , farbloses Polyimid (cPI) , Polymethylmethacrylat (PMMA) , Polycarbonat (PC) und Silikon. Beispielsweise umfasst der Träger eine strukturierte Folie aus einem dieser Materialien oder besteht daraus. Polyethylenterephthalat, Polyimid, Polymethylmethacrylat, Polycarbonat und Silikon sind mit Vorteil zur Ausbildung von flexiblen Folien mit Strukturierung geeignet .
Gemäß zumindest einer Aus führungs form umfasst der Träger strukturiertes Polyethylenterephthalat ( PET ) oder besteht daraus . Polyethylenterephthalat ist vorteilhafterweise geeignet , eine Adhäsion mit der Schutzschicht auch unter Biegestress auf recht zuerhalten .
Gemäß zumindest einer Aus führungs form liegt eine Dicke des Trägers im Bereich von einschließlich 15 pm bis einschließlich 200 pm, insbesondere im Bereich von einschließlich 50 pm bis einschließlich 100 pm, beispielsweise bei 100 pm . Ein solcher Träger, insbesondere ein flexibler Träger mit einer Dicke im Bereich von einschließlich 50 pm bis einschließlich 200 pm, kann mit Vorteil in Rolle- zu-Rolle-Verf ahren eingesetzt werden .
Gemäß zumindest einer Aus führungs form beträgt eine Dicke des zumindest einen Halbleiterchips 80 pm . Gemäß zumindest einer weiteren Aus führungs form beträgt die Dicke des zumindest einen Halbleiterchips weniger als 10 pm, beispielsweise 6 pm oder 7 pm . Unter der Dicke eines Halbleiterchips ist vorliegend die Ausdehnung des Halbleiterchips senkrecht zur Erstreckungsebene des Trägers zu verstehen . Mit anderen Worten ist die Dicke des Halbleiterchips die Höhe des Halbleiterchips über dem Träger . Durch die Integration von dünnen Halbleiterchips mit Dicken von 80 pm oder 6 pm oder 7 pm auf einem Träger, beispielsweise einer Folie , in optoelektronische Bauelemente können mit Vorteil optoelektronische Bauelemente mit geringer Dicke bereitgestellt werden . Gemäß zumindest einer Aus führungs form umfasst der zumindest eine Halbleiterchip zumindest eine Mikro-Leuchtdiode ( engl . „light emitting diode" , LED) . Mikro-LEDs können eine Breite , eine Länge , eine Dicke und/oder einen Durchmesser kleiner als oder gleich 100 pm, insbesondere kleiner als oder gleich 70 pm, beispielsweise kleiner als oder gleich 50 pm aufweisen . Insbesondere weisen Mikro-LEDs , beispielsweise rechteckige Mikro-LEDs , eine Kantenlänge , insbesondere in Draufsicht auf die Schichten des Schichtstapels , einer Leuchtfläche kleiner als oder gleich 70 pm, beispielsweise kleiner als oder gleich 50 pm auf . Eine Mikro-LED ist beispielsweise eine Leuchtdiode , bei der ein Aufwachssubstrat entfernt ist , so dass eine Dicke der Mikro-LED beispielsweise im Bereich von 1 , 5 pm einschließlich bis 10 pm einschließlich liegt .
Gemäß zumindest einer Aus führungs form umfasst die Schutzschicht ein Polysiloxan, ein Polyurethan, ein Acrylat , ein Epoxid oder eine Kombination daraus . Insbesondere besteht die Schutzschicht aus einem Polysiloxan, einem Polyurethan, einem Acrylat , einem Epoxid oder einer Kombination daraus . Polysiloxane , Polyurethane , Acrylate und Epoxide können einen guten Korrosionsschutz bei gleichzeitiger Wärmeisolation bieten .
Gemäß zumindest einer Aus führungs form umfasst die Schutzschicht ein Polysiloxan oder besteht daraus . Ein Polysiloxan ist ein Polymer, bei dem Sili ziumatome über Sauerstof f atome verknüpft sind . Polysiloxane weisen einzelne Siloxaneinheiten auf . Polysiloxane können M-Einheiten, D- Einheiten, T-Einheiten und Q-Einheiten aufweisen . Die Buchstaben M (mono ) , D ( di ) , T ( tri ) und Q ( quatro ) stehen dabei für die Anzahl an Sauerstof f atomen, die an ein Sili ziumatom gebunden sind . M-Einheiten weisen somit ein, D- Einheiten zwei , T-Einheiten drei und Q-Einheiten vier Sauerstof f atome auf . Je größer die Anzahl an Sauerstof f atomen, die an ein Sili ziumatom gebunden sind, ist , desto stärker kann die Vernetzung des Polysiloxannetzwerks sein . Insbesondere umfasst die Schutzschicht ein Polysiloxan, das lediglich M-Einheiten und D-Einheiten aufweist . Ein solches Polysiloxan ist mit Vorteil flexibel ausgebildet .
Gemäß zumindest einer Aus führungs form umfasst die Schutzschicht ein Silikon oder besteht daraus . Hier und im Folgenden ist unter einem Silikon ein Polysiloxan zu verstehen, das lediglich M-Einheiten und D-Einheiten in seinem Netzwerk aufweist . Eine Schutzschicht , die ein Silikon umfasst , ist mit Vorteil flexibel ausgebildet und bildet sowohl einen mechanischen Schutz als auch einen Korrosionsschutz aus . Zudem weist die Schutzschicht eine hohe Stabilität gegenüber blauer Strahlung auf , wodurch die Lebensdauer des optoelektronischen Bauelements bei gleichbleibenden optischen Eigenschaften verlängert werden kann .
Gemäß zumindest einer Aus führungs form ist das Silikon der Schutzschicht ein additionsvernetztes Silikon . Beispielsweise ist das Silikon der Schutzschicht kein kondensationsvernetztes Silikon . Im Gegensatz zu Kondensationsreaktionen wird bei Additionsreaktionen kein Wasser gebildet . Eine Schutzschicht aus einem additionsvernetzten Silikon weist somit weniger Wasser auf als Schichten aus kondensationsvernetztem Silikon . Dadurch kann der Korrosionsschutz durch die Schutzschicht erhöht werden . Gemäß zumindest einer Aus führungs form ist die Schutzschicht flexibel ausgebildet . Mit anderen Worten ist die Schutzschicht keine starre Schutzschicht . Eine flexible Schutzschicht ist insbesondere in zumindest einer Raumrichtung biegsam und/oder elastisch und/oder verformbar ausgebildet . Eine flexible Schutzschicht kann vorteilhafterweise unter Einwirkung von externen Kräften, beispielsweise Biegestress , ihre Adhäsion an den Träger aufrechterhalten, ohne dass eine Delaminierung der Schutzschicht von dem Träger stattfindet .
Gemäß zumindest einer Aus führungs form weist die Schutzschicht einen Oberflächenwiderstand von zumindest 1 - 1014 Q auf , beispielsweise von 2 - I O14 Q . Der Oberflächenwiderstand einer Schicht ist ein Maß für die I solationswirkung der Schicht . Je höher der Oberflächenwiderstand einer Schicht ist , desto höher ist die I solationswirkung der Schicht . Vorliegend weist die Schutzschicht vorteilhafterweise einen hohen Oberflächenwiderstand und somit eine gute I solationswirkung auf .
Gemäß zumindest einer Aus führungs form ist die Schutzschicht dazu eingerichtet , darunter angeordnete Bauteile des optoelektronischen Bauelements , insbesondere den zumindest einen Halbleiterchip, vor korrosiven Verbindungen zu schützen . Insbesondere weist die Schutzschicht dazu einen hohen Feuchtewiderstand oder I solationswiderstand auf . Der Feuchtewiderstand oder I solationswiderstand ist ein Maß für die von einem Bauteil auf genommene Menge an Wasser . Je mehr Wasser ein Bauteil aufgenommen hat , desto höher ist die elektrische Leitfähigkeit und desto geringer der elektrische Widerstand . Ein hoher Feuchtewiderstand oder I solationswiderstand bedeutet somit , dass die Schutzschicht kein oder nur eine geringe Menge Wasser aufnimmt und damit vorteilhafterweise die darunter angeordneten Bauteile des optoelektronischen Bauelements vor Wasser schützt .
Gemäß zumindest einer Aus führungs form ist die Schutzschicht transparent gegenüber elektromagnetischer Strahlung . Eine transparente Schutzschicht ist durchlässig für elektromagnetische Strahlung . Mit anderen Worten transmittiert die Schutzschicht einfallende elektromagnetische Strahlung . Insbesondere transmittiert die Schutzschicht einfallende elektromagnetische Strahlung zu zumindest 80 % , 90 % , 95 % oder 99 % . Insbesondere ist die Schutzschicht transparent gegenüber von dem optoelektronischen Bauelement im Betrieb ausgesandter elektromagnetischer Strahlung . Beispielsweise ist die Schutzschicht transparent gegenüber der von dem zumindest einen Halbleiterchip ausgesandten Primärstrahlung . Somit beeinflusst die Schutzschicht vorteilhafterweise die optischen Eigenschaften des optoelektronischen Bauelements nicht .
Gemäß zumindest einer Aus führungs form verändert die Schutzschicht nicht die Eigenschaften von elektromagnetischer Strahlung, insbesondere nicht die Eigenschaften der Primärstrahlung . Mit anderen Worten verändern sich die Eigenschaften von durch die Schutzschicht transmittierter elektromagnetischer Strahlung, wie beispielsweise Wellenlänge , Intensität und Richtung, durch die Transmission nicht . Insbesondere weist die Strahlung nach der Transmission durch die Schutzschicht die gleichen Eigenschaften auf wie vor dem Eintritt in die Schutzschicht . Beispielsweise weist die elektromagnetische Strahlung vor und nach der Transmission durch die Schutzschicht die gleiche Wellenlänge auf . Mit anderen Worten wird die elektromagnetische Strahlung von der Schutzschicht nicht konvertiert . Alternativ oder zusätzlich kann die elektromagnetische Strahlung vor und nach der Transmission durch die Schutzschicht die gleiche Intensität aufweisen . Mit anderen Worten wird die elektromagnetische Strahlung von der Schutzschicht nicht absorbiert . Alternativ oder zusätzlich kann die elektromagnetische Strahlung vor nach der Transmission durch die Schutzschicht die gleiche Richtung aufweisen . Mit anderen Worten wird die elektromagnetische Strahlung durch die Schutzschicht nicht gestreut . Somit beeinflusst die Schutzschicht vorteilhafterweise die optischen Eigenschaften des optoelektronischen Bauelements nicht .
Gemäß zumindest einer Aus führungs form absorbiert die Schutzschicht keine elektromagnetische Strahlung im sichtbaren Bereich des elektromagnetischen Spektrums . „Keine" meint in diesem Zusammenhang, dass so wenig der einfallenden elektromagnetischen Strahlung von der Schutzschicht absorbiert wird, dass die elektromagnetische Strahlung in ihrer Intensität nicht wahrnehmbar beeinflusst wird . Beispielsweise wird höchstens 10 % , insbesondere höchstens 5 % und bevorzugt höchstens 1 % der einfallenden elektromagnetischen Strahlung durch die Schutzschicht absorbiert . Somit beeinflusst die Schutzschicht vorteilhafterweise die optischen Eigenschaften des optoelektronischen Bauelements nicht .
Gemäß zumindest einer Aus führungs form ist die Schutzschicht frei von Streupartikeln, Konversionsmaterial , Füllstof fen, Nanopartikeln und/oder Partikeln zur Anpassung eines Brechungsindex . Somit beeinflusst die Schutzschicht vorteilhafterweise die optischen Eigenschaften des optoelektronischen Bauelements nicht .
Gemäß zumindest einer Aus führungs form ist die Schutzschicht keine Konversionsschicht . Insbesondere ist die Schutzschicht keine Schicht , die ein Konversionsmaterial in einem Matrixmaterial umfasst . Eine Schutzschicht , die keine Konversionsschicht ist , bietet vorteilhafterweise einen Schutz vor dem Eindringen von korrosiven Gasen .
Gemäß zumindest einer Aus führungs form bedeckt die Schutzschicht den zumindest ein Halbleiterchip vollständig . Insbesondere bedeckt die Schutzschicht die Oberflächen des zumindest einen Halbleiterchips , die frei von dem Träger sind . Mit anderen Worten ist die Schutzschicht so ausgebildet , dass kein direkter mechanischer Kontakt zwischen dem zumindest einen Halbleiterchip und dem Verguss besteht . Dadurch kann die Schutzschicht mit Vorteil Di f fusionspfade für korrosive Verbindungen entlang der Kanten des Halbleiterchips verhindern .
Gemäß zumindest einer Aus führungs form beträgt eine Dicke der Schutzschicht auf dem zumindest einen Halbleiterchip zumindest 40 pm . Es ist insbesondere zu beachten, dass der Dicke der Schutzschicht auf dem zumindest einen Halbleiterchip nach oben lediglich aus kommerziellen und integrativen Gründen Grenzen gesetzt sind . Insbesondere steigt mit steigender Dicke der Schutzschicht auch die Dicke des optoelektronischen Bauelements . Dadurch kann eine Integration der Bauelemente in Anwendungssystemen, insbesondere in Anwendungssystemen mit geringem Bauraum, erschwert werden . Beispielsweise beträgt die Dicke der Schutzschicht auf dem zumindest einem Halbleiterchip zumindest 40 pm und höchstens 500 pm, insbesondere zumindest 40 pm und höchstens 300 pm . Eine Dicke der Schutzschicht von zumindest 40 pm auf dem zumindest einen Halbleiterchip verhindert Di f fusionspfade entlang der Kanten des Halbleiterchips . Auf diese Weise bildet die Schutzschicht mit Vorteil eine Barriere gegen Wasserdampf und korrosive Gase im optoelektronischen Bauelement aus . Zudem schützt sie vorteilhafterweise den zumindest einen Halbleiterchip, den Träger und die Verbindung des zumindest einen Halbleiterchips mit dem Träger vor Wärme .
Gemäß zumindest einer Aus führungs form ist der zumindest eine Halbleiterchip von dem Träger und der Schutzschicht vollständig umschlossen . Mit anderen Worten sind alle Seiten des zumindest einen Halbleiterchips von dem Träger und/oder der Schutzschicht bedeckt . Zu diesem Zweck kann ein direkter mechanischer Kontakt zwischen der Schutzschicht und dem Träger lateral vom Halbleiterchip bestehen . Insbesondere erstreckt sich der direkte mechanische Kontakt zwischen Träger und Schutzschicht vollständig um den Halbleiterchip . Mit anderen Worten bilden der Träger und die Schutzschicht einen Hohlraum aus , in dem der zumindest eine Halbleiterchip angeordnet ist . Insbesondere ist der zumindest eine Halbleiterchip auf dem Träger angeordnet und in die Schutzschicht eingebettet . In diesem Fall kann der Träger eine Seite des Halbleiterchips und die Schutzschicht die übrigen Seiten des Halbleiterchips bedecken . Hierbei ist zu beachten, dass eine Dicke der Schutzschicht zwischen Träger und Verguss der Dicke der Schutzschicht auf dem Halbleiterchip und der Dicke des Halbleiterchips entspricht . Beispielsweise beträgt die Dicke des zumindest einen Halbleiterchips 80 pm und die Dicke der Schutzschicht auf dem Halbleiterchip zumindest 40 pm, sodass die Dicke der Schutzschicht zwischen Träger und Verguss zumindest 120 gm beträgt .
Gemäß zumindest einer Aus führungs form umfasst der zumindest eine Halbleiterchip eine Viel zahl von Halbleiterchips . Eine Viel zahl von Halbleiterchips umfasst vorliegend zumindest zwei Halbleiterchips , insbesondere zumindest 50 Halbleiterchips , bevorzugt zumindest 100 Halbleiterchips , beispielsweise zumindest 150 Halbleiterchips . Gemäß zumindest einer Aus führungs form umfasst die Viel zahl von Halbleiterchips höchstens 50000 Halbleiterchips , insbesondere höchstens 10000 Halbleiterchips , beispielsweise höchstens 2000 Halbleiterchips . Insbesondere ist j eder der Halbleiterchips der Viel zahl der Halbleiterchips einzeln von Träger und Schutzschicht , insbesondere vollständig, umschlossen . Mit anderen Worten ist die Schutzschicht so ausgebildet , dass j eder Halbleiterchip für sich alleine in die Schutzschicht eingebettet ist . Insbesondere ist die Schutzschicht zwischen den Halbleiterchips in direktem Kontakt mit dem Träger . Durch eine Viel zahl von Halbleiterchips auf dem Träger kann die Lichtausbeute des optoelektronischen Bauelements vorteilhafterweise erhöht werden .
Gemäß zumindest einer Aus führungs form beträgt der Abstand zwischen j eweils zwei Halbleiterchips der Viel zahl von Halbleiterchips zwischen 0 , 1 mm einschließlich und 5 mm einschließlich . Alternativ kann der Abstand zwischen Halbleiterchips mit einer Dicke von 80 gm zwischen 40 gm einschließlich und 50 gm einschließlich betragen . Der Abstand zwischen den Halbleiterchips führt insbesondere dazu, dass die Schutzschicht zwischen den Halbleiterchips in direktem Kontakt mit dem Träger steht , was mit Vorteil die mechanische Schutzwirkung und den Korrosionsschutz der Schutzschicht verstärken kann .
Gemäß zumindest einer Aus führungs form umfasst der Verguss ein Silikon, ein Polymethylmethacrylat ( PMMA) , ein Polycarbonat ( PC ) oder ein Polyamid . Insbesondere besteht der Verguss aus einem Silikon, einem Polymethylmethacrylat ( PMMA) , einem Polycarbonat ( PC ) oder einem Polyamid .
Gemäß zumindest einer Aus führungs form ist die Schutzschicht in den Verguss eingebettet . Insbesondere bedeckt der Verguss eine von dem Träger abgewandte Seite der Schutzschicht sowie die lateralen Seiten der Schutzschicht . Beispielsweise ist die Schutzschicht von dem Verguss und dem Träger, insbesondere vollständig, umschlossen oder eingeschlossen . In diesem Fall ist der zumindest eine Halbleiterchip ebenfalls in den Verguss eingebettet . Mit anderen Worten können die Schutzschicht und der zumindest eine Halbleiterchip in den Verguss integriert sein . Das Einbetten der Schutzschicht in den Verguss führt zu einer Integration des zumindest einen Halbleiterchips in den Verguss und kann vorteilhafterweise die Stabilität der optoelektronische Bauelement erhöhen .
Gemäß zumindest einer Aus führungs form ist der Verguss auf der Schutzschicht erzeugt . Das Erzeugen des Vergusses auf der Schutzschicht führt insbesondere dazu, dass die Schutzschicht in den Verguss eingebettet oder integriert ist . Mit „Erzeugen des Vergusses auf der Schutzschicht" ist insbesondere nicht gemeint , dass Träger, Halbleiterchip und Schutzschicht an einem bereits ausgebildeten und geformten Verguss befestigt werden, beispielsweise über Klebeschichten . Insbesondere erhält der Verguss bei einem Erzeugen auf der Schutzschicht seine Festigkeit und Form erst , wenn das Vergussmaterial in Kontakt zu dem Bauteil steht , das die Schutzschicht enthält . Die Erzeugung des Vergusses auf der Schutzschicht ermöglicht eine direkte Integration von Träger, Halbleiterchip und Schutzschicht in den Verguss ohne Befestigungsmittel wie beispielsweise Klebeschichten . Der Verguss kann über ein Vergussverf ahren auf der Schutzschicht erzeugt sein .
Gemäß zumindest einer Aus führungs form umfasst das optoelektronische Bauelement ferner eine Dekorschicht auf einer von der Schutzschicht abgewandten Seite des Vergusses . Insbesondere umfasst die Dekorschicht eine oder mehrere Lagen . Die von der Schutzschicht abgewandte Seite des Vergusses ist insbesondere eine für einen externen Betrachter sichtbare Seite des optoelektronischen Bauelements . Eine auf dieser Seite angeordnete Dekorschicht kann das optoelektronische Bauelement für die gewünschte Anwendung, beispielsweise optisch, funktionalisieren . Beispielsweise weist die Dekorschicht einen Carbonoptikdruck oder einen Wurzelhol z foliendruck auf . Alternativ oder zusätzlich kann die Dekorschicht semitransparent und/oder strukturiert sein . Beispielsweise kann die Dekorschicht über eine Strukturierung ein Symbol oder Logo definieren, das bei Betrieb des optoelektronischen Bauelements sichtbar wird .
Gemäß zumindest einer Aus führungs form umfasst das optoelektronische Bauelement ferner zumindest eine Komponente . Die zumindest eine Komponente ist auf dem Träger, beispielsweise benachbart zu dem zumindest einen Halbleiterchip, angeordnet . Die zumindest eine Komponente umfasst beispielsweise einen Sensor und/oder eine Komponente mit Erfassungs funktionen oder Berührungs funktionen . Insbesondere weist die zumindest eine Komponente eine ähnliche Topographie wie der zumindest eine Halbleiterchip auf. Beispielsweise weist die zumindest eine Komponente eine geringere, eine ähnliche oder die gleiche Dicke wie der Halbleiterchip auf. Alternativ kann die Komponente eine größere Dicke als der Halbleiterchip aufweisen. In diesem Fall ist zu beachten, dass die Dicke der Schutzschicht auf der dicksten Komponente zumindest 40 pm beträgt. Durch die Integration von Komponenten in das optoelektronische Bauelement können zusätzlich zu der Beleuchtungsfunktion weitere Funktionen wie Sensorfunktionen in das optoelektronische Bauelement aufgenommen werden.
Gemäß zumindest einer Aus führungs form umfasst das optoelektronische Bauelement ferner eine Deckschicht auf einer von dem Träger abgewandten Seite der Schutzschicht. Die Deckschicht bedeckt insbesondere eine von dem Träger abgewandte Oberfläche der Schutzschicht vollständig. Beispielsweise ist die Schutzschicht von der Deckschicht und dem Träger, insbesondere vollständig, umschlossen. Mit anderen Worten bilden der Träger, die Schutzschicht und die Deckschicht eine Sandwichstruktur aus. Insbesondere ist die Deckschicht flexibel ausgebildet. Beispielsweise ist die Deckschicht eine Folie.
Die Deckschicht kann zwischen der Schutzschicht und dem Verguss angeordnet sein.
Gemäß zumindest einer Aus führungs form umfasst die Deckschicht Polyethylenterephthalat (PET) , Polyethylennaphthalat (PEN) , Polyimid (PI) , farbloses Polyimid (cPI) , Polymethylmethacrylat (PMMA) , Polycarbonat (PC) oder Silikon. Insbesondere besteht die Deckschicht aus Polyethylenterephthalat (PET) , Polyethylennaphthalat (PEN) , Polyimid (PI) , farbloses Polyimid (cPI) , Polymethylmethacrylat ( PMMA) , Polycarbonat ( PC ) oder Silikon . Eine solche Deckschicht kann mit Vorteil eine besonders gut ausgebildete Haftung zu dem Material des Vergusses aufweisen . Beispielsweise umfasst die Deckschicht Polyethylenterephthalat ( PET ) oder besteht daraus .
Ein optoelektronisches Bauelement mit einer Deckschicht aus Polyethylenterephthalat ( PET ) ist besonders kostengünstig herstellbar .
Gemäß zumindest einer Aus führungs form weisen die Deckschicht und der Träger unterschiedliche Materialien auf . Beispielsweise umfasst der Träger Polyethylenterephthalat ( PET ) und die Deckschicht umfasst Polycarbonat ( PC ) .
Alternativ weisen die Deckschicht und der Träger das gleiche Material auf . Beispielsweise umfassen die Deckschicht und der Träger Polyethylenterephthalat ( PET ) .
Gemäß zumindest einer Aus führungs form ist zwischen der Deckschicht und der Schutzschicht eine Klebeschicht angeordnet . Die Klebeschicht vermittelt eine Verbindung zwischen der Schutzschicht und der Deckschicht . Insbesondere steht die Klebeschicht in direktem mechanischem Kontakt mit der Schutzschicht und der Deckschicht . Beispielsweise umfasst die Klebeschicht ein Material , das als Haftmaterial für niederenergetische Oberflächen, wie beispielsweise Silikonoberflächen, geeignet ist . Beispielsweise umfasst die Klebeschicht einen Polysiloxanklebstof f .
Gemäß zumindest einer Aus führungs form weist die Deckschicht zumindest eine Grenz fläche mit dem Träger auf . Mit anderen Worten stehen die Deckschicht und der Träger zumindest stellenweise im direkten mechanischen Kontakt . Insbesondere bildet die Grenz fläche einen Rahmen aus , der eine Fläche des Trägers einschließt . Insbesondere sind auf der eingeschlossenen Fläche des Trägers der zumindest eine Halbleiterchip und optional vorhandene Komponenten des optoelektronischen Bauelements angeordnet .
Gemäß zumindest einer Aus führungs form sind die Deckschicht und der Träger an der zumindest einen Grenz fläche zumindest stellenweise mit einer Schweißverbindung, beispielsweise mit einer Schweißnaht , verbunden . Unter einer Schweißverbindung wird hier und im Folgenden eine nicht zerstörungs frei lösbare mechanische Verbindung verstanden, die unter externer Einwirkung, beispielsweise von Ultraschall , Laserstrahlung, Wärme und/oder Druck, zwischen dem Träger und der Deckschicht erzeugt ist . Unter einer Schweißnaht wird hier und im Folgenden eine Schweißverbindung entlang einer Verbindungslinie oder Verbindungskurve verstanden, die die Deckschicht und den Träger insbesondere entlang der Grenz fläche miteinander verbindet . Insbesondere sind die Deckschicht und der Träger entlang ihrer gesamten Grenz fläche mit einer Schweißverbindung verbunden, wobei Bereiche der elektrischen Kontakte , beispielsweise der Cu-Leiterbahnen, die durch die Grenz fläche hindurchführen, von der Schweißverbindung ausgenommen sind . Insbesondere sind die Deckschicht und der Träger entlang des gesamten durch die Grenz fläche gebildeten Rahmens , mit einer Schweißverbindung verbunden, wobei Bereiche der elektrischen Kontakte , beispielsweise der Cu-Leiterbahnen, die durch die Grenz fläche hindurchführen, von der Schweißverbindung ausgenommen sind . Eine Schweißverbindung von Deckschicht und Träger erhöht vorteilhafterweise die Stabilität der Verbindung zwischen Deckschicht und Träger . Es wird weiterhin ein Verfahren zur Herstellung eines optoelektronischen Bauelements angegeben . Vorzugsweise wird mit dem hier beschriebenen Verfahren das optoelektronische Bauelement gemäß den oben genannten Aus führungs formen erzeugt . Es gelten insbesondere alle für das optoelektronische Bauelement gemachten Aus führungen auch für das Verfahren und umgekehrt .
Gemäß zumindest einer Aus führungs form umfasst das Verfahren zur Herstellung eines optoelektronischen Bauelements das Bereitstellen eines Trägers . Insbesondere ist der Träger ein flexibler Träger, beispielsweise eine Folie .
Gemäß zumindest einer Aus führungs form umfasst das Verfahren das Anordnen zumindest eines Halbleiterchips auf dem Träger, insbesondere auf einer Chipanschlussstelle des Trägers . Beispielsweise wird der Halbleiterchip mit einem Lotmaterial auf dem Träger, insbesondere auf einer Chipanschlussstelle des Trägers , befestigt .
Gemäß zumindest einer Aus führungs form umfasst das Verfahren das Aufbringen einer Schutzschicht auf dem zumindest einen Halbleiterchip . Insbesondere wird die Schutzschicht über ein Druckverfahren, ein Sprühverfahren oder ein Laminierverfahren aufgebracht werden . Beispielsweise wird die Schutzschicht über ein ein Schablonendruckverfahren, ein Siebdruckverfahren, ein Sprühbeschichtungsverfahren oder ein Dispensverfahren aufgebracht .
Gemäß zumindest einer Aus führungs form umfasst das Verfahren das Aufbringen eines Vergusses auf der Schutzschicht . Insbesondere wird der Verguss über ein Vergussverf ahren aufgebracht . Beispielsweise wird der Verguss über In-Mould
Decoration ( IMD) , Spritzgießen oder Formpressen aufgebracht .
Gemäß zumindest einer Aus führungs form umfasst das Verfahren zur Herstellung eines optoelektronischen Bauelements das Bereitstellen eines Trägers , das Anordnen zumindest eines Halbleiterchips auf dem Träger, das Aufbringen einer Schutzschicht auf dem zumindest einen Halbleiterchips und das Aufbringen eines Vergusses auf der Schutzschicht .
Mit einem solchen Verfahren können Halbleiterchips mit minimaler Topographie , insbesondere einer geringen Dicke , direkt in den Verguss eines optoelektronischen Bauelements integriert werden . Die Schutzschicht wirkt in dem Verfahren als eine thermische I solierung und kann Bereiche über und unter der Schutzschicht voneinander thermisch entkoppeln, sodass über und unter der Schutzschicht unterschiedliche Temperaturen vorherrschen . Dadurch können die bei der Ausbildung des Vergusses auf den Träger, auf den zumindest einen Halbleiterchip und auf die Verbindung zwischen Halbleiterchip und Träger wirkenden Kräfte und Temperaturen reduziert werden . So kann zur Ausbildung des Vergusses ein Spritzgussverfahren mit Materialien, die hohe Temperaturen benötigen wie beispielsweise Polymethylmethacrylat ( PMMA) oder Polycarbonat ( PC ) mit Vergusstemperaturen von mehr als 220 ° C, beispielsweise von 300 ° C, angewendet werden, ohne den zumindest Halbleiterchip, den Träger und die Verbindung zwischen Halbleiterchip und Träger zu beschädigen .
Gemäß zumindest einer Aus führungs form wird der Verguss direkt auf die Schutzschicht aufgebracht . Insbesondere wird der Verguss direkt auf die Schutzschicht aufgebracht , wenn das Vergussmaterial gut auf der Schutzschicht haftet . Ein direktes Aufbringen des Vergusses auf der Schutzschicht ist vorteilhafterweise einfach und kostengünstig durchführbar .
Gemäß zumindest einer Aus führungs form wird eine von dem zumindest einen Halbleiterchip abgewandte Seite des Trägers während des Aufbringens des Vergusses gekühlt . Insbesondere erfolgt die Kühlung über einen Kühlkreislauf mit Wasser . Das Kühlen kann konstant oder in einem Impulsmodus erfolgen und über ein Ventil kontrolliert werden . Beispielsweise wird die von dem zumindest einen Halbleiterchips abgewandte Seite des Trägers auf 80 ° C bis 90 ° C gekühlt . Das Kühlen des Trägers dient dazu, die Verbindung zwischen dem zumindest einen Halbleiterchip und dem Träger während des Aufbringens des Vergusses auf einer Temperatur zu halten, bei der die Verbindung zwischen Halbleiterchip und Träger stabil bleibt . In dem Fall , dass der Halbleiterchips mit einem Lotmaterial mit dem Träger verbunden ist , kann die Temperatur der Verbindung zwischen Halbleiterchip und Träger vorteilhafterweise auf einer Temperatur, die kleiner als die Schmel ztemperatur des Lotmaterials ist , gehalten werden . Die thermische I solierung, die durch die Schutzschicht bereitgestellt wird, führt gleichzeitig vorteilhafterweise dazu, dass das Aufbringen des Vergusses mit den dafür benötigten Temperaturen auf der Schutzschicht durch das Kühlen der von dem Halbleiterchip abgewandten Seite des Trägers nicht beeinträchtigt wird .
Gemäß zumindest einer Aus führungs form umfasst das Verfahren, vor dem Aufbringen des Vergusses , ferner das Aufbringen einer Klebeschicht auf der Schutzschicht und das Aufbringen einer Deckschicht auf der Klebeschicht . Mit anderen Worten wird eine Sandwichstruktur aus dem Träger, der Schutzschicht und der Deckschicht ausgebildet . Insbesondere umfasst die Deckschicht ein Material , das kompatibel mit dem Material des Vergusses ist . Durch Aufbringen einer Deckschicht auf der Schutzschicht kann die Integration der Sandwichstruktur in den Verguss verbessert werden .
Gemäß zumindest einer Aus führungs form umfasst das Verfahren, vor dem Aufbringen des Vergusses , das Aufbringen einer Klebeschicht auf einer Deckschicht und das Aufbringen der Klebeschicht mit der Deckschicht auf der Schutzschicht . Mit anderen Worten werden Klebeschicht und Deckschicht als Verbund aufgebracht . Insbesondere wird der Verbund mit der Seite der Klebeschicht auf die Schutzschicht aufgebracht , so dass die Klebeschicht im direkten Kontakt zu der Schutzschicht steht . Beispielsweise kann ein Polysiloxanklebstof f auf eine Polyethylenterephthalat f olie und anschließend der Verbund aus der Folie mit dem bereits appli zierten Klebstof f mit der Klebstof f seite auf die Schutzschicht aufgebracht werden .
Beim Aufbringen des Vergusses , insbesondere bei einem Einspritzen von Vergussmaterial , können sich die Deckschicht und/oder der Träger verformen oder verziehen . Dabei kann das Verformen oder Verziehen bei der Deckschicht stärker ausgeprägt sein als bei dem Träger . Die Klebeschicht sorgt insbesondere dafür, dass die Deckschicht während des Aufbringens des Vergusses ihre Verbindung zu der Schutzschicht nicht verliert .
Gemäß zumindest einer Aus führungs form wird die Deckschicht so auf die Schutzschicht aufgebracht , dass die Deckschicht zumindest eine Grenz fläche mit dem Träger aufweist . Insbesondere wird die Deckschicht so aufgebracht , dass die Grenz fläche einen Rahmen ausbildet , der eine Fläche des Trägers , beispielsweise die Fläche des Trägers , auf der der zumindest eine Halbleiterchip und optional vorhandene Komponenten des optoelektronischen Bauelements angeordnet sind, einschließt .
Gemäß zumindest einer Aus führungs form umfasst das Verfahren ferner das Erzeugen einer Schweißverbindung an zumindest einer Grenz fläche zwischen der Deckschicht und dem Träger . Insbesondere wird eine Schweißverbindung an der gesamten Grenz fläche zwischen der Deckschicht und dem Träger erzeugt , wobei Bereiche der elektrischen Kontakte , beispielsweise der Cu-Leiterbahnen, die durch die Grenz fläche hindurchführen, von der Schweißverbindung ausgenommen sind . Insbesondere wird die Schweißverbindung über Kunststof f schweißen, beispielsweise Ultraschallschweißen oder Laserschweißen, erzeugt . Eine Schweißverbindung an der Grenz fläche zwischen der Deckschicht und dem Träger verstärkt die Grenz fläche und verbessert vorteilhafterweise die Verbindung zwischen Träger und Deckschicht .
Weitere vorteilhafte Aus führungs formen, Ausgestaltungen und Weiterbildungen des Bauelements und des Verfahrens zur Herstellung eines Bauelements ergeben sich aus den folgenden, in Verbindung mit den Figuren dargestellten Aus führungsbeispielen .
Die Figuren 1 bis 5 zeigen j eweils eine schematische Darstellung eines optoelektronischen Bauelements gemäß verschiedenen Aus führungsbeispielen und die Figuren 6A bis 6C und die Figuren 7A bis 7C zeigen j eweils eine schematische Darstellung eines Verfahrens zur Herstellung eines optoelektronischen Bauelements gemäß verschiedenen Aus führungsbeispielen .
Gleiche , gleichartige oder gleich wirkende Elemente sind in den Figuren mit denselben Bezugs zeichen versehen . Die Figuren und die Größenverhältnisse der in den Figuren dargestellten Elemente untereinander sind nicht als maßstäblich zu betrachten . Vielmehr können einzelne Elemente , insbesondere Schichtdicken, zur besseren Darstellbarkeit und/oder zum besseren Verständnis übertrieben groß dargestellt sein .
Die Figuren 1 bis 5 zeigen j eweils eine schematische Schnittdarstellung eines optoelektronischen Bauelements 1 . Die optoelektronischen Bauelemente 1 umfassen j eweils einen Träger 2 , zumindest einen Halbleiterchip 3 , eine Schutzschicht 4 und einen Verguss 5 .
Der Träger 2 ist strukturiert und weist zumindest eine Chipanschlussstelle und/oder zumindest eine Metallbahn auf . Der Träger 2 ist insbesondere flexibel ausgebildet und kann eine strukturierte Folie umfassen oder daraus bestehen . Der Träger 2 kann ein strukturiertes Material ausgewählt aus Polyethylenterephthalat ( PET ) , Polyethylennaphthalat ( PEN) , Polyimid ( PI ) , farbloses Polyimid ( cPI ) , Polymethylmethacrylat ( PMMA) , Polycarbonat ( PC ) und Silikon umfassen . Beispielsweise ist der Träger 2 eine strukturierte Polyethylenterephthalat folie mit einer Dicke von 100 pm .
Auf dem Träger 2 , insbesondere auf den Chipanschlussstellen des Trägers 2 , ist ein Halbleiterchip 3 oder eine Viel zahl von Halbleiterchips 3 , beispielsweise zumindest 50 Halbleiterchips und höchstens 50000 Halbleiterchips , angeordnet . Beispielsweise sind die Halbleiterchips 3 mittels einer Lotverbindung, insbesondere mittels einer Lotverbindung, die ein Niedertemperaturlotsystem umfasst , auf dem Träger 2 , insbesondere auf Chipanschlussstellen des Trägers 2 , befestigt . Beispielsweise umfasst das Lotsystem ein SnBi-Lotsystem mit einem Schmel zpunkt von 138 ° C . Alternativ umfasst das Lotsystem ein SAC-Lotsystem mit einem Schmel zpunkt von 217 ° C . Ein SAC-Lotsystem kann vorteilhafterweise in Kombination mit einem Polyimidträger oder einem Polyethylenterephthalatträger beim photonischen Löten verwendet werden .
Die Halbleiterchips 3 sind insbesondere reine Halbleiterchips oder Baugruppen im Chipmaßstab ohne polymer- oder keramikartige Zwischenträger . Beispielsweise besitzen die Halbleiterchips 3 eine Dimension von 90x150x80 pm3 . Die Dicke der Halbleiterchips , also die Höhe über dem Träger, kann dabei 80 pm betragen .
Die Schutzschicht 4 ist so auf dem Träger 2 angeordnet , dass sie die Halbleiterchips 3 bedeckt , insbesondere umschließt . Die Dicke der Schutzschicht 4 auf dem Halbleiterchip beträgt zumindest 40 pm . Die Dicke der Schutzschicht 4 über dem Träger 2 ist abhängig von der Dicke der Halbleiterchips 3 und beträgt bei 80 pm dicken Halbleiterchips 3 beispielsweise zumindest 120 pm . Die Schutzschicht 4 kann ein Polysiloxan, ein Polyurethan, ein Acrylat , ein Epoxid oder eine Kombination daraus umfassen . Beispielsweise ist die Schutzschicht 4 ein Silikon, beispielsweise das Silikon DSL 1705 oder VT3602 der Firma Peters mit einer Dicke von wenigstens 120 pm .
Die Schutzschicht 4 ist dazu eingerichtet , die
Halbleiterchips 3 und/oder den Träger 2 und/oder eine Verbindung zwischen den Halbleiterchips 3 und dem Träger 2 vor mechanischer und/oder kurz zeitiger thermischer Einwirkung zu schützen . Ferner ist die Schutzschicht 4 dazu eingerichtet , die Halbleiterchips 3 vor Korrosion zu schützen, indem sie das Eindringen von korrosiven Verbindungen, beispielsweise von korrosiven Gasen oder Feuchtigkeit , verhindert oder beschränkt .
Der Verguss 5 ist auf der Schutzschicht 4 angeordnet . Insbesondere bedeckt der Verguss 5 die Seiten der Schutzschicht 4 , die nicht vom Träger 2 bedeckt sind . Die Schutzschicht 4 ist somit in den Verguss 5 eingebettet oder integriert . Der Verguss 5 kann ein Silikon, ein Polymethylmethacrylat ( PMMA) , ein Polycarbonat ( PC ) oder ein Polyamid umfassen . Beispielsweise ist der Verguss 5 ein Silikon, insbesondere das Silikon LPS-3570M der Firma Shin- Etsu, mit einer Dicke von 700 pm . Beispielsweise ist der Verguss ein Polymethylmethacrylat mit einer Dicke von 700 pm . Beispielsweise ist der Verguss ein Polycarbonat mit einer Dicke von 700 pm .
Das optoelektronische Bauelement 1 der Figur 2 unterscheidet sich von dem optoelektronische Bauelement 1 der Figur 1 dahingehend, dass es eine Dekorschicht 6 auf der Seite des Vergusses , die von der Schutzschicht abgewandt ist , aufweist . Die Dekorschicht kann beispielsweise semitransparent oder strukturiert ausgebildet sein und aus einer oder mehreren Lagen bestehen . Der Pfeil in Figur 2 gibt die Abstrahlrichtung der von den Halbleiterchips 3 emittierten Strahlung an .
Das optoelektronische Bauelement 1 der Figur 3 unterscheidet sich von dem optoelektronischen Bauelement 1 der Figur 1 dahingehend, dass es eine Komponente 7 aufweist , die auf dem Träger 2 , vorzugsweise benachbart zu den Halbleiterchips 3 angeordnet ist . Die Komponente 7 ist beispielsweise ein Sensor und/oder eine Komponente mit Erfassungs funktionen oder Berührungs funktionen . Das optoelektronische Bauelement 1 kann neben der Komponente 7 weitere Komponenten 7 mit der gleichen oder anderen Funktionen aufweisen (hier nicht gezeigt ) .
Im optoelektronischen Bauelement der Figur 3 ist die Dicke der Komponente 7 ähnlich zu der Dicke der Halbleiterchips 3 . Alternativ kann die Komponente 7 eine größere Dicke als die Halbleiterchips 3 aufweisen . In diesem Fall beträgt die Dicke der Schutzschicht über der dicksten Komponente 7 zumindest 40 pm .
Das optoelektronische Bauelement 1 der Figur 4 unterscheidet sich von dem optoelektronische Bauelement 1 der Figur 1 dahingehend, dass zwischen der Schutzschicht 4 und dem Verguss 5 eine Deckschicht 10 angeordnet ist . Die Deckschicht 10 ist auf der Schutzschicht 4 mit einer Klebeschicht 11 befestigt .
Die Deckschicht 10 weist eine Grenz fläche 12 mit dem Träger 2 auf . Die Grenz fläche 12 kann sich rahmenartig um einen Bereich des Trägers 2 erstrecken, insbesondere um den Bereich des Trägers 2 , auf dem die Halbleiterchips 3 und optionale Komponenten 7 angeordnet sind . Die Deckschicht 10 und der Träger 2 können an der Grenz fläche 12 mit einer Schweißverbindung miteinander verbunden sein .
Der Verguss 5 kann die von der Schutzschicht 4 abgewandte
Seite der Deckschicht 10 vollständig einbetten oder umschließen . Die Deckschicht 10 kann ein Material aufweisen, das kompatibel mit dem Material des Vergusses 5 ist , derart , dass eine hohe Adhäsion und Haftung zwischen der Deckschicht 10 und dem Verguss 5 besteht . Beispielsweise ist die Deckschicht 10 eine Polyethylenterephthalat f olie .
Das optoelektronische Bauelement 1 der Figur 5 unterscheidet sich von dem optoelektronische Bauelement 1 der Figur 4 dahingehend, dass es eine Dekorschicht 6 auf der Seite des Vergusses , die von der Schutzschicht abgewandt ist , aufweist . Die Dekorschicht kann beispielsweise semitransparent oder strukturiert ausgebildet sein .
Die Figuren 6A bis 6C zeigen ein Verfahren zur Herstellung des optoelektronische Bauelements 1 der Figur 1 .
In einem ersten Verfahrensschritt wird ein Träger 2 bereitgestellt , beispielsweise eine strukturierte Polyethylenterephthalat f olie . Auf dem Träger 2 werden Halbleiterchips 3 angeordnet . Beispielsweise werden die Halbleiterchips 3 auf eine Chipanschlussstelle des Trägers gelötet . Auf die Halbleiterchips 3 wird eine Schutzschicht 4 aufgebracht , beispielsweise aus einem Silikon mittels eines Schablonendruckverfahrens ( Figur 6A) .
Figur 6B zeigt das Aufbringen des Vergusses 5 , beispielsweise eines Silikons . Der Verguss 5 kann über ein Vergussverf ahren wie In-Mould Decoration ( IMD) , Spritzgießen oder Formpressen aufgebracht werden . Das Aufbringen des Vergusses erfordert Temperaturen von zumindest 220 ° C, beispielsweise von 300 ° C . Bei diesen Temperaturen kann insbesondere das zur Verbindung der Halbleiterchip 3 mit dem Träger 2 verwendete Lotmaterial , beispielsweise ein SnBi-Lot , schmel zen, wodurch die Scherkräfte der Halbleiterchip 3 minimal sind . Die Schutzschicht 4 wirkt , beispielsweise durch ihre Dicke , vorliegend j edoch als thermische I solierung und minimiert die thermische Belastung der Halbleiterchip 3 , des Trägers 2 , insbesondere der Metallbahnen des Trägers 2 , und der Verbindung zwischen den Halbleiterchip 3 und dem Träger 2 . Dadurch werden die während des Aufbringens des Vergusses 5 wirkenden Kräfte und Temperaturen, insbesondere auf das Lotmaterial , deutlich reduziert , sodass die Halbleiterchips 3 in das optoelektronische Bauelement 1 integriert werden können, ohne sich während des Aufbringens des Vergusses 5 von dem Träger 2 zu lösen .
Wie in Figur 6B gezeigt , kann zum Aufbringen des Vergusses 5 ein Vergusswerkzeug 8 verwendet werden, dass die Form des aus zubildenden Vergusses vorgibt . Das Vergusswerkzeug kann eine Kühlung 9 aufweisen, mit der die von den Halbleiterchips 3 abgewandte Seite des Trägers 2 während des Aufbringens des Vergusses 5 gekühlt wird . Das Kühlen kann konstant oder in einem Impulsmodus erfolgen und über ein Ventil kontrolliert werden . Beispielsweise erfolgt das Kühlen über einen Kühlkreislauf mit Wasser auf eine Temperatur von 80 ° C bis 90 ° C . Die Schutzschicht 4 wirkt hier ebenfalls als eine thermische I solierung, sodass das Aufbringen des Vergusses 5 und die dafür benötigten hohen Temperaturen durch die Kühlung der Unterseite des Trägers 2 nicht beeinträchtigt werden .
Figur 6C zeigt das mit dem Verfahren hergestellte optoelektronische Bauelement 1 , das dem optoelektronischen Bauelement 1 der Figur 1 entspricht .
Die Figuren 7A bis 7C zeigen ein Verfahren zur Herstellung des optoelektronische Bauelements 1 der Figur 4 . Figur 7A zeigt einen Schichtenstapel aus Träger 2 , Halbleiterchips 3 und Schutzschicht 4 , der wie in Verbindung mit Figur 6A beschrieben hergestellt werden kann .
Das Verfahren der Figuren 7A bis 7C unterscheidet sich von dem Verfahren der Figuren 6A bis 6C dahingehend, dass vor dem Aufbringen des Vergusses 5 auf die Schutzschicht 4 eine Klebeschicht 11 auf die Schutzschicht 4 und eine Deckschicht 10 , beispielsweise eine Polyethylenterephthalatfolie , auf die Klebeschicht 11 aufgebracht wird . Alternativ kann die Klebeschicht 11 zunächst auf die Deckschicht 10 aufgebracht werden, bevor die Klebeschicht 11 mit der Deckschicht 10 als Verbund auf die Schutzschicht 4 aufgebracht wird . Der Verbund wird mit der Seite der Klebeschicht 11 auf die Schutzschicht 4 aufgebracht , so dass die Klebeschicht 11 im direkten Kontakt zu der Schutzschicht 4 steht . Beispielsweise kann ein Polysiloxanklebstof f auf eine Polyethylenterephthalatfolie und anschließend der Verbund aus der Folie mit dem bereits appli zierten Klebstof f mit der Klebstof f seite auf die Schutzschicht 4 aufgebracht werden ( Figur 7B ) .
Das Aufbringen der Deckschicht 10 erfolgt derart , dass eine Grenz fläche 12 zwischen dem Träger 2 und der Deckschicht 10 ausgebildet wird . Optional können der Träger 2 und die Deckschicht 10 an der Grenz fläche 12 durch Kunststof f schweißen, beispielsweise Ultraschallschweißen oder Laserschweißen, mit einer Schweißverbindung verbunden werden .
Anschließend wird der Verguss 5 auf der von der Schutzschicht 4 abgewandten Seite der Deckschicht 10 aufgebracht . Das Aufbringen des Vergusses kann wie im Zusammenhang mit Figur 6B beschrieben erfolgen . Die unter der Deckschicht 10 angeordnete Schutzschicht 4 schützt während des Aufbringens des Vergusses 5 die Halbleiterchips 3 und den Träger 2 vor thermischer Belastung, während das Material der Deckschicht 10 aufgrund seiner Kompatibilität mit dem Vergussmaterial zu einer verbesserten Haftung des Vergusses 5 auf dem Schichtenstapel aus Träger 2 , Halbleiterchips 3 und Schutzschicht 4 führt . Während des Aufbringens des Vergusses 5 können sich der Träger 2 und die Deckschicht 10 , insbesondere die Deckschicht 10 , verformen oder verziehen . Die Klebeschicht 11 zwischen der Schutzschicht 4 und der Deckschicht 10 sorgt dafür, dass die Deckschicht 10 während des Aufbringens des Vergusses 5 nicht delaminiert .
Figur 7C zeigt das mit dem Verfahren hergestellte optoelektronische Bauelement 1 , das dem optoelektronischen Bauelement 1 der Figur 4 entspricht .
Die in den in Verbindung mit den Figuren beschriebenen Merkmale und Aus führungsbeispiele können gemäß weiteren Aus führungsbeispielen miteinander kombiniert werden, auch wenn nicht alle Kombinationen expli zit beschrieben sind . Weiterhin können die in Verbindung mit den Figuren beschriebenen Aus führungsbeispiele alternativ oder zusätzlich weitere Merkmale gemäß der Beschreibung im allgemeinen Teil aufweisen .
Die Erfindung ist nicht durch die Beschreibung anhand der Aus führungsbeispiele auf diese beschränkt . Vielmehr umfasst die Erfindung j edes neue Merkmal sowie j ede Kombination von Merkmalen, was insbesondere j ede Kombination von Merkmalen in den Patentansprüchen beinhaltet , auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den Patentansprüchen oder Ausführungsbeispielen angegeben ist.
Bezugs zeichenliste
1 optoelektronisches Bauelement
2 Träger 3 Halbleiterchip
4 Schutzschicht
5 Verguss
6 Dekorschicht
7 Komponente 8 Vergusswerkzeug
9 Kühlung
10 Deckschicht
11 Klebeschicht
12 Grenz fläche

Claims

Patentansprüche
1. Optoelektronisches Bauelement (1) umfassend
- einen Träger (2) ,
- zumindest einen Halbleiterchip (3) , insbesondere zumindest eine Mikro-LED, auf dem Träger (2) ,
- eine Schutzschicht (4) auf dem Halbleiterchip (3) , und
- einen Verguss (5) auf der Schutzschicht (4) .
2. Optoelektronisches Bauelement (1) gemäß dem vorhergehenden Anspruch, wobei der Träger (2) flexibel ausgebildet ist, und/ oder wobei der Träger (2) eine Folie ist.
3. Optoelektronisches Bauelement (1) gemäß einem der vorhergehenden Ansprüche, wobei die Schutzschicht (4) ein Polysiloxan, ein Polyurethan, ein Acrylat, ein Epoxid oder eine Kombination daraus umfasst.
4. Optoelektronisches Bauelement (1) gemäß einem der vorhergehenden Ansprüche, wobei die Schutzschicht (4) den zumindest einen Halbleiterchip (3) vollständig bedeckt, und/ oder wobei der zumindest eine Halbleiterchip (3) von dem Träger (2) und der Schutzschicht (4) vollständig umschlossen ist.
5. Optoelektronisches Bauelement (1) gemäß einem der vorhergehenden Ansprüche, wobei eine Dicke der Schutzschicht (4) auf dem zumindest einen Halbleiterchip (3) zumindest 40 pm beträgt.
6. Optoelektronisches Bauelement (1) gemäß einem der vorhergehenden Ansprüche, wobei der zumindest eine Halbleiterchip (3) eine Vielzahl von Halbleiterchips (3) umfasst, und/ oder wobei das optoelektronische Bauelement (1) eine Dekorschicht
(6) auf einer von der Schutzschicht (4) abgewandten Seite des Vergusses (5) umfasst, und/ oder wobei das optoelektronische Bauelement (1) zumindest eine Komponente (7) umfasst, wobei die zumindest eine Komponente
(7) auf dem Träger (2) angeordnet ist.
7. Optoelektronisches Bauelement (1) gemäß einem der vorhergehenden Ansprüche, wobei die Schutzschicht (4) in den Verguss (5) eingebettet ist .
8. Optoelektronisches Bauelement (1) gemäß einem der vorhergehenden Ansprüche, ferner umfassend eine Deckschicht (10) auf einer von dem Träger (2) abgewandten Seite der Schutzschicht (4) .
9. Optoelektronisches Bauelement (1) gemäß dem vorhergehenden Anspruch, wobei die Deckschicht (10) zwischen der Schutzschicht (4) und dem Verguss (5) angeordnet ist.
10. Optoelektronisches Bauelement (1) gemäß einem der Ansprüche 8 oder 9, wobei zwischen der Deckschicht (10) und der Schutzschicht (4) eine Klebeschicht (11) angeordnet ist.
11. Optoelektronisches Bauelement (1) gemäß dem vorhergehenden Anspruch, wobei die Klebeschicht (11) in direktem mechanischem Kontakt mit der Schutzschicht (4) und der Deckschicht (10) steht.
12. Optoelektronisches Bauelement (1) gemäß einem der Ansprüche 8 bis 11, wobei die Deckschicht (10) zumindest eine Grenzfläche (12) mit dem Träger (2) aufweist.
13. Optoelektronisches Bauelement (1) gemäß dem vorhergehenden Anspruch, wobei die Deckschicht (10) und der Träger (2) an der zumindest einen Grenzfläche (12) zumindest stellenweise mit einer Schweißverbindung verbunden sind.
14. Optoelektronisches Bauelement (1) gemäß einem der vorhergehenden Ansprüche, wobei der Verguss (5) über ein Vergussverf ahren, insbesondere In-Mould Decoration, Spritzgießen oder Formpressen, auf der Schutzschicht (4) erzeugt ist.
15. Verfahren zur Herstellung eines optoelektronischen Bauelements (1) umfassend
- Bereitstellen eines Trägers (2) ,
- Anordnen zumindest eines Halbleiterchips (3) , insbesondere zumindest einer Mikro-LED, auf dem Träger (2) ,
- Aufbringen einer Schutzschicht (4) auf dem zumindest einen Halbleiterchip (3) , und
- Aufbringen eines Vergusses (5) auf der Schutzschicht (4) über ein Vergussverf ahren .
16. Verfahren gemäß dem vorhergehenden Anspruch, wobei eine von dem zumindest einen Halbleiterchip (3) abgewandte Seite des Trägers (2) während des Aufbringens des Vergusses (5) gekühlt wird.
17. Verfahren gemäß einem der Ansprüche 15 oder 16, ferner umfassend vor dem Aufbringen des Vergusses (5)
- Aufbringen einer Klebeschicht (11) auf der Schutzschicht
( 4 ) und
- Aufbringen einer Deckschicht (10) auf der Klebeschicht
(11) , oder ferner umfassend vor dem Aufbringen des Vergusses (5)
- Aufbringen einer Klebeschicht (11) auf einer Deckschicht (10) und
- Aufbringen der Klebeschicht (11) mit der Deckschicht (10) auf der Schutzschicht (4) .
18. Verfahren gemäß dem vorhergehenden Anspruch, wobei die Deckschicht (10) so auf die Schutzschicht (4) aufgebracht wird, dass die Deckschicht (10) zumindest eine Grenzfläche (12) mit dem Träger (2) aufweist.
19. Verfahren gemäß dem vorhergehenden Anspruch, ferner umfassend
- Erzeugen einer Schweißverbindung an zumindest einer Grenzfläche (12) zwischen der Deckschicht (10) und dem Träger (2) .
20. Verfahren gemäß einem der Ansprüche 15 bis 19, wobei das Vergussverf ahren eines von Folgendem ist:
In-Mould Decoration, Spritzgießen oder Formpressen.
EP23806237.6A 2022-12-15 2023-11-14 Optoelektronisches bauelement und verfahren zur herstellung eines optoelektronischen bauelements Pending EP4620042A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102022133373.6A DE102022133373A1 (de) 2022-12-15 2022-12-15 Optoelektronisches bauelement und verfahren zur herstellung eines optoelektronischen bauelements
PCT/EP2023/081741 WO2024125914A1 (de) 2022-12-15 2023-11-14 Optoelektronisches bauelement und verfahren zur herstellung eines optoelektronischen bauelements

Publications (1)

Publication Number Publication Date
EP4620042A1 true EP4620042A1 (de) 2025-09-24

Family

ID=88837379

Family Applications (1)

Application Number Title Priority Date Filing Date
EP23806237.6A Pending EP4620042A1 (de) 2022-12-15 2023-11-14 Optoelektronisches bauelement und verfahren zur herstellung eines optoelektronischen bauelements

Country Status (5)

Country Link
EP (1) EP4620042A1 (de)
KR (1) KR20250117698A (de)
CN (1) CN120359832A (de)
DE (1) DE102022133373A1 (de)
WO (1) WO2024125914A1 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102022133373A1 (de) 2022-12-15 2024-06-20 Ams-Osram International Gmbh Optoelektronisches bauelement und verfahren zur herstellung eines optoelektronischen bauelements
DE102024131728A1 (de) * 2024-10-30 2026-04-30 Ams-Osram International Gmbh Spritzgusskörper mit formflexibler optoelektronischer anordung und verfahren zur herstellung desselbigen

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5353602B2 (ja) * 2009-09-25 2013-11-27 凸版印刷株式会社 光源ユニットの製造方法
DE102011084276B4 (de) * 2011-10-11 2019-10-10 Osram Oled Gmbh Verkapselung für ein organisches elektronisches bauelement, ein organisches elektronisches bauelement mit der verkapselung und ein verfahren zur herstellung eines organischen elektronischen bauelements mit der verkapselung
CN103748405B (zh) * 2011-12-16 2017-09-05 松下知识产权经营株式会社 发光模块以及使用该发光模块的照明用光源和照明装置
CN103367611B (zh) * 2012-03-28 2017-08-08 日亚化学工业株式会社 波长变换用无机成型体及其制造方法以及发光装置
CN107017325B (zh) * 2015-11-30 2020-06-23 隆达电子股份有限公司 量子点复合材料及其制造方法与应用
JP6288061B2 (ja) * 2015-12-10 2018-03-07 日亜化学工業株式会社 発光装置の製造方法
US10596388B2 (en) * 2016-09-21 2020-03-24 Epistar Corporation Therapeutic light-emitting module
DE102019115600A1 (de) * 2019-06-07 2020-12-10 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Bauelement mit korrosionsschutz und verfahren zur herstellung eines bauelements mit korrosionsschutz
DE102021114070A1 (de) * 2021-05-31 2022-12-01 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronische leuchtvorrichtung
DE102022133373A1 (de) 2022-12-15 2024-06-20 Ams-Osram International Gmbh Optoelektronisches bauelement und verfahren zur herstellung eines optoelektronischen bauelements

Also Published As

Publication number Publication date
DE102022133373A1 (de) 2024-06-20
KR20250117698A (ko) 2025-08-05
WO2024125914A1 (de) 2024-06-20
CN120359832A (zh) 2025-07-22

Similar Documents

Publication Publication Date Title
EP2583318B1 (de) Herstellung eines oberflächenmontierbaren optoelektronischen bauelements
EP2345074B1 (de) Trägerkörper für ein halbleiterbauelement, halbleiterbauelement und verfahren zur herstellung eines trägerkörpers
EP1685603B1 (de) Kostengünstige, miniaturisierte aufbau- und verbindungstechnik für leds und andere optoelektronische module
EP2583319B1 (de) Optoelektronisches bauteil
WO2024125914A1 (de) Optoelektronisches bauelement und verfahren zur herstellung eines optoelektronischen bauelements
WO2009039816A1 (de) Strahlungsemittierendes bauelement mit glasabdeckung und verfahren zu dessen herstellung
DE102013212247B4 (de) Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
EP1911104A1 (de) Verfahren zur herstellung von halbleiterbauelementen und dünnfilm-halbleiterbauelement
EP2327110B9 (de) Optoelektronisches bauteil und verfahren zur herstellung eines optoelektronischen bauteils
DE112022002802B4 (de) Halbleiterbauelement und verfahren zur herstellung eines halbleiterbauelements
WO2015113926A2 (de) Lichtemittierende anordnung und verfahren zur herstellung einer lichtemittierenden anordnung
WO2016087444A1 (de) Strahlungsemittierendes optoelektronisches halbleiterbauteil und verfahren zu dessen herstellung
DE102012109028A1 (de) Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils
DE102011115150A1 (de) Verfahren zur Herstellung mindestens eines strahlungsemittierenden und/oder -empfangenden Halbleiterbauteils und Halbleiterbauteil
DE112020000393B4 (de) Optoelektronisches bauelement und verfahren zur herstellung eines optoelektronischen bauelements
DE112022004028B4 (de) Optoelektronisches element und verfahren zur herstellung eines optoelektronischen elements
WO2017068041A1 (de) Organisches optoelektronisches bauelement und verfahren zum herstellen eines organischen optoelektronischen bauelements
DE102019219016A1 (de) Optoelektronische vorrichtung und verfahren zur herstellung einer optoelektronischen vorrichtung
DE112022002009B4 (de) Verfahren zur herstellung eines optoelektronischen bauelements
DE102013201327A1 (de) Leiterplatte, optoelektronisches Bauteil und Anordnung optoelektronischer Bauteile
DE102014111037B4 (de) Verfahren zur Herstellung einer organischen Leuchtdiode und organische Leuchtdiode
DE102018104290A1 (de) Optoelektronisches bauteil und verfahren zur herstellung eines optoelektronischen bauteils
WO2025103868A1 (de) Optoelektronisches bauelement und verfahren zu dessen herstellung
DE102016125909A1 (de) Bauteil und Anschlussträger

Legal Events

Date Code Title Description
STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: UNKNOWN

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE INTERNATIONAL PUBLICATION HAS BEEN MADE

PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: REQUEST FOR EXAMINATION WAS MADE

17P Request for examination filed

Effective date: 20250617

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC ME MK MT NL NO PL PT RO RS SE SI SK SM TR

DAV Request for validation of the european patent (deleted)
DAX Request for extension of the european patent (deleted)