EP4602629A2 - Substrat comportant des nanostructures et des nanofils - Google Patents

Substrat comportant des nanostructures et des nanofils

Info

Publication number
EP4602629A2
EP4602629A2 EP23797829.1A EP23797829A EP4602629A2 EP 4602629 A2 EP4602629 A2 EP 4602629A2 EP 23797829 A EP23797829 A EP 23797829A EP 4602629 A2 EP4602629 A2 EP 4602629A2
Authority
EP
European Patent Office
Prior art keywords
nanowires
microstructured
substrate according
microstructured substrate
main body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
EP23797829.1A
Other languages
German (de)
English (en)
Inventor
Maxime HALLOT
Kévin ROBERT
Florent MARLEC
Bouchra ASBANI
Christophe LETHIEN
Pascal Roussel
Botayna BOUNOR
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Centre National de la Recherche Scientifique CNRS
Ecole Centrale de Lille
Universite de Valenciennes et du Hainaut Cambresis
Universite de Lille
Nantes Université
Original Assignee
Centre National de la Recherche Scientifique CNRS
Ecole Centrale de Lille
Universite de Nantes
Universite de Valenciennes et du Hainaut Cambresis
Universite de Lille
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Centre National de la Recherche Scientifique CNRS, Ecole Centrale de Lille, Universite de Nantes, Universite de Valenciennes et du Hainaut Cambresis, Universite de Lille filed Critical Centre National de la Recherche Scientifique CNRS
Publication of EP4602629A2 publication Critical patent/EP4602629A2/fr
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01MPROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M4/00Electrodes
    • H01M4/02Electrodes composed of, or comprising, active material
    • H01M4/13Electrodes for accumulators with non-aqueous electrolyte, e.g. for lithium-accumulators; Processes of manufacture thereof
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02Pretreatment of the material to be coated
    • C23C16/0272Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04Coating on selected surface areas, e.g. using masks
    • C23C16/045Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523Pulsed gas flow or change of composition over time
    • C23C16/45525Atomic layer deposition [ALD]
    • C23C16/45555Atomic layer deposition [ALD] applied in non-semiconductor technology
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56After-treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/22Electrodes
    • H01G11/26Electrodes characterised by their structure, e.g. multi-layered, porosity or surface features
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/22Electrodes
    • H01G11/26Electrodes characterised by their structure, e.g. multi-layered, porosity or surface features
    • H01G11/28Electrodes characterised by their structure, e.g. multi-layered, porosity or surface features arranged or disposed on a current collector; Layers or phases between electrodes and current collectors, e.g. adhesives
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/22Electrodes
    • H01G11/30Electrodes characterised by their material
    • H01G11/46Metal oxides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/66Current collectors
    • H01G11/70Current collectors characterised by their structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/84Processes for the manufacture of hybrid or EDL capacitors, or components thereof
    • H01G11/86Processes for the manufacture of hybrid or EDL capacitors, or components thereof specially adapted for electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01MPROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M4/00Electrodes
    • H01M4/02Electrodes composed of, or comprising, active material
    • H01M4/04Processes of manufacture in general
    • H01M4/0402Methods of deposition of the material
    • H01M4/0421Methods of deposition of the material involving vapour deposition
    • H01M4/0428Chemical vapour deposition
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01MPROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M4/00Electrodes
    • H01M4/02Electrodes composed of, or comprising, active material
    • H01M4/13Electrodes for accumulators with non-aqueous electrolyte, e.g. for lithium-accumulators; Processes of manufacture thereof
    • H01M4/139Processes of manufacture
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01MPROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M4/00Electrodes
    • H01M4/02Electrodes composed of, or comprising, active material
    • H01M4/64Carriers or collectors
    • H01M4/66Selection of materials
    • H01M4/665Composites
    • H01M4/667Composites in the form of layers, e.g. coatings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01MPROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M4/00Electrodes
    • H01M4/02Electrodes composed of, or comprising, active material
    • H01M4/64Carriers or collectors
    • H01M4/70Carriers or collectors characterised by shape or form
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01MPROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00Secondary cells; Manufacture thereof
    • H01M10/04Construction or manufacture in general
    • H01M2010/0495Nanobatteries
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10Energy storage using batteries

Definitions

  • Substrate comprising nanowires [1]
  • the present invention is in the field of micro-energy storage devices, and relates more particularly, but not exclusively, to planar and/or microstructured substrates integrating into their surface of substructures with dimensions measurable at the nanometric scale.
  • the method of manufacturing said substructures is also an object of the present invention.
  • the bibliographic references in the following text are noted in this way in the text of the description: []; and listed in the reference table.
  • the substrates used in the manufacture of energy storage devices are for example made from supports made of semiconductor or dielectric materials and can be in the form of a thin disk, also designated by the term “wafer”.
  • the developed surface is the representation of the total surface introduced via the creation of porosities, crevices through the addition of micro and nano-objects compared to the initial object; which is generally represented by a surface gain which is a numerical value greater than 1 (1 being the representation of the surface gain of the initial object).
  • the present invention also relates to a method of manufacturing a planar substrate or a microstructured substrate presented previously in the context of the invention, comprising the following steps: a- covering a planar or microstructured support with a thin layer of SiO 2 ; b- deposit a layer of a non-oxidized metal by an atomic layer deposition technique; c- carry out an optical lithography step on at least one area of the surface of the planar or microstructured support having undergone steps a- and b-; d- carry out treatment by engraving; and e- carry out thermal annealing, preferably by implementing at least one temperature level.
  • Step a- advantageously comprises a deposition of a nanometric thin film of SiO 2 by chemical synthesis in the vapor phase at low pressure, better known by the English terminology “low pressure chemical vapor deposition”, also designated by acronym “LP CVD”.
  • Step b- includes an atomic layer deposition, better known by the English terminology “Atomic Layer Deposition”, also designated by the acronym “ALD”.
  • the layers deposited by such an atomic layer deposition technique are deposited from precursors, as described in reference [2], by a chemical vapor deposition technique of atomic layers (technique called “Chemical Vapor Deposition”).
  • ALD atomic layer deposition
  • ALE atomic layer epitaxy
  • the ALD technique is a thin layer deposition technique which relies on gas-surface reactions in order to expose the surface on which it is desired to deposit a layer of a material to different successive chemical precursors.
  • Step c- of optical lithography in order to limit the growth of SiO 2 nanowires only on the areas of the substrate on which the presence of nanowires is desired.
  • Step d- of dry etching of the catalyst in order to preserve it only on the areas of interest is advantageously carried out by reactive thermal etching, also designated by the acronym “RIE”, preferably RIE etching is a engraving using an RIE-ICP device marketed as a reactor by the company Sentech®, for example an apparatus known under the reference Sentech Si500 (ICP-RIE).
  • RIE reactive thermal etching
  • Step e- is advantageously an annealing using a vapor – liquid – solid synthesis technique, also designated by the acronym “VLS”; such a technique has the advantage of not requiring the use of a silane precursor in the gas phase as conventionally known in the literature.
  • VLS vapor – liquid – solid synthesis technique
  • step e- comprises at least two stages: the first stage allowing the formation of metal clusters in order to control the diameter of the future nanowires; the second level makes it possible to cause the phenomenon of growth of the nanowires.
  • the non-oxidized metal deposited in step b- is selected from Pt, Ag, Au, Ga, In, Ti, Sn, Zn, Sb, Cu, Ni, Be, Fe, Co, Cr , Al, Ru, Rh and Pd, preferably Pt.
  • the precursor of the first metal can be in the form of liquid or powder.
  • the precursor of the first metal can be chosen from the following precursors: MeCpPtMe3, FeCl2, FeCp2, Fe(thd)3, La(thd)3, CoCp2, MnCp2, Mn(thd)3, NiCp2, TiCl4, NbOEt5, Cr(OCl)2, preferably it is MeCpPtMe3.
  • step e- comprises two temperature stages: a first stage of 200 to 1200°C applied for less than 5 min; and a second level of 300 to 1400°C applied for less than 15 min.
  • the present invention also relates to a use of a microstructured substrate as presented previously in the context of the invention for the manufacture of a micro-energy storage device, preferably selected from batteries, super -capacitors and dielectric and electrolytic capacitors of micrometric size, or even nanometric size, energy recovery components or a sensor type device requiring the use of a large specific surface area.
  • a micro-energy storage device preferably selected from batteries, super -capacitors and dielectric and electrolytic capacitors of micrometric size, or even nanometric size, energy recovery components or a sensor type device requiring the use of a large specific surface area.
  • XRR X-ray reflectivity
  • Part 4 Dry etching of the catalyst in order to keep it only on the areas of interest
  • the etching of the platinum is carried out by RIE-ICP (Sentech®), this dry physico-chemical etching is enabled by an attack physics of Cl2/Ar plasma (10sccm, 30sccm) in a reactor at a pressure of 5 mTorr and a temperature of 10°C.
  • the ICP source generates high density plasma through inductive coupling between the RF antenna and the plasma.
  • the RF antenna creates an alternating RF magnetic field and induces RF electric fields that accelerate the electrons that participate in the ionization of gas molecules.
  • a first level at 1000°C (10°C/sec) is maintained for 1 min to dewet the Pt catalyst, a step during which small Pt clusters are formed, which are droplets of a few tens of nanometers in diameter. , on the surface of the SiO 2 and form SiO in the vapor phase.
  • the SiO diffuses into the droplets and precipitates at the metal/substrate interface during a second supersaturation/precipitation phase. This results in growth of the SiO2 nanowires.
  • the growth is directly correlated to the transition into the gas phase of the SiO 2 layer previously synthesized on the substrate in Part 1 and to the presence of the catalyst (here platinum).
  • a second level at 1100°C is maintained for 5 min in order to promote the growth of the SiO2 nanowires.
  • the diameter, length, density (number of nanowires per mm2) of the SiO2 nanowires are controlled by the properties of the initial thin films of SiO 2 and Pt as well as by the annealing parameters (T° and time for maintaining the levels at high temperature, the first level allowing the formation of Pt clusters in order to control the diameter of the future nanowires; and the second level in order to cause the growth phenomenon by controlling the length of the nanowires).
  • a photo obtained by SEM magnification is shown in Figure 2, with a scale to observe the dimensions of the nanowires.
  • Figure 3 shows the temperature profile of the bearings as a function of time.
  • the general method consists of analyzing the images through processing to delimit the boundaries of the objects that compose them. An analysis of the image then makes it possible to count, pixel by pixel, the space occupied by each object (length, diameter, intersections with other objects, surfaces, etc.). [72]The results are shown in Table 2 for a Pt layer thickness of 15 nm: [Table 2] [73] other results are shown in Table 3 for a layer thickness of SiO 2 of 15 nm and Pt of 10 nm, and the images obtained are shown in Table 3. figure 5: [Table 3] [74]Study of phenomena linked to temperature levels: [75]the role of the two annealing levels was determined using SEM images.
  • the first allows the dewetting of Platinum via the formation of Pt droplets on the surface under which the evaporated SiO 2 condenses during the second temperature level: - Figure 6 corresponds to a substrate having undergone annealing at 900°C for 1 min ; - Figure 7 corresponds to a substrate having undergone annealing at 950°C for 1 ; - Figure 8 corresponds to a substrate having undergone annealing at 900°C for 1 min, then at 1050°C for 3 min; - Figure 9 corresponds to a substrate having undergone annealing at 950°C for 1 min, then at 1100°C for 3 min.
  • Figures 6 to 8 show the importance of the first level to promote the dewetting of the catalyst (Pt) for the growth of the nanowires.
  • Figure 8 shows in particular that the first level at 900°C is insufficient to promote growth during the second level.
  • Figure 9 shows that a first level at 950°C followed by a second at 1100°C makes it possible to obtain the start of growth.
  • This figure 9 also shows the importance of the duration of the second level on the length of the nanowires which is applied here for a duration of 3 min (while for the other results described in this experimental part the second level is applied for 5 min ).
  • AEF area gain measured by cyclic voltammetry in a 3-electrode cell.
  • the electrolyte used is sulfuric acid (H2SO4) diluted to 0.5M
  • the reference electrode is an Ag/AgCl electrode
  • the counter electrode is platinum
  • the working electrode is platinum (30 nm) deposited by ALD on the sample to be measured (the microstructured “skeleton”).
  • the scanning speed is 50 mV/s.
  • the projected area seen during the measurement is 0.407cm2.

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electrochemistry (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Manufacturing & Machinery (AREA)
  • Composite Materials (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electric Double-Layer Capacitors Or The Like (AREA)
  • Battery Electrode And Active Subsutance (AREA)

Abstract

Substrat microstructuré comprenant un corps principal et une pluralité de microstructures élémentaires de forme allongée s'étendant depuis le corps principal, le substrat microstructuré comprend une pluralité de nanofils positionnés sur au moins une zone de la surface du corps principal et sur la surface des microstructures élémentaires qui s'étendent depuis le corps principal sur ladite zone.

Description

Description Titre de l’invention : Substrat comportant des nanofils [1]La présente invention est du domaine des micro-dispositifs de stockage de l’énergie, et concerne plus particulièrement, mais non exclusivement, les substrats planaires et/ou microstructurés intégrant à leur surface des sous- structures de dimensions mesurables à l’échelle nanométrique. Le procédé de fabrication desdites sous-structures est aussi un objet de la présente invention. [2] Les références bibliographiques dans le texte qui suit sont notées de cette manière dans le texte de la description : [] ; et listées dans le tableau de références. Etat de la technique [3]Les substrats mis en œuvre dans la fabrication de dispositifs de stockage d’énergie sont par exemple réalisés à partir de supports réalisés dans des matériaux semi-conducteurs ou diélectriques et peuvent se présenter sous forme de disque fin, également désigné par le terme « wafer ». Initialement un tel support présente une surface plane correspondant à une topologie à deux dimensions, 2D. Cependant, en fonction de la destination du substrat, il est avantageux de creuser à la microéchelle ou la nanoéchelle la surface du substrat pour que celle-ci présente une topologie à trois dimensions, 3D définissant ainsi un substrat microstructuré ou nanostructuré. [4]Un tel substrat microstructuré présente une surface utile, c’est-à-dire la surface développée, plus importante qu'un substrat plan (ou lisse), un substrat microstructuré permet par exemple le dépôt d'une plus grande quantité de matériaux à sa surface et plus particulièrement sur les surfaces latérales des microstructures, ce qui peut par exemple améliorer les performances d'un dispositif de stockage d'énergie électrique, augmenter le nombre de composants intégrables sur un substrat, etc. [5]Des substrats de silicium microstructurés présentant un gain de surface lié à leur structure rugueuse sont décrits, comme par exemple dans la demande brevet [1]. Une telle structure microstructurée est réalisée généralement par un traitement à sa surface telle qu’une gravure chimique ou physique, une croissance de micro-structures, ou un dépôt électrolytique de matériaux à l'intérieur de moules micrométriques, voire nanométriques, suivi de la dissolution du moule. [6]Les dispositifs de stockage d’énergie, n’échappent pas au besoin constant de miniaturiser les composants électroniques et il existe un besoin permanent de développer des solutions qui permettent d’augmenter la surface utile visible à l’extérieur des substrats tout en conservant les dimensions du support d’origine à partir duquel est fait le substrat ; et cela d’autant plus qu’il est avéré que l’augmentation de la surface utile améliore les performances des micro- batteries tout solide, de micro-condensateurs ou de micro-supercondensateurs. [7]Pour répondre à cette demande, un premier objectif de la présente invention consiste à modifier la surface d’un substrat microstructuré ou nanostructuré pour augmenter sa surface utile. [8]Par ailleurs, il est connu d’utiliser des procédés de formation de couches minces de matériaux sur des substrats, par exemple des procédés de production de couches de matériaux lithiés. Ces substrats à couches sont notamment utilisés dans des batteries, par exemple pour la formation d'électrodes ou de barrières électrolytiques, ou de tout autre dispositif électrique de stockage. Ces couches peuvent être déposées par une technique de dépôt par couche atomique (technique nommée Atomic Layer Deposition en anglais et communément désignée par l’acronyme ALD) à partir de précurseurs, par une technique de dépôt chimique de couches atomiques en phase vapeur (technique nommée Chemical Vapor Deposition en anglais et communément désignée par l’acronyme ALCVD), ou encore par une technique de dépôt par épitaxie de couches atomiques (technique nommée Atomic Layer Epitaxy en anglais et communément désignée par l’acronyme ALE). En particulier, la technique ALD est une technique de dépôt de couches minces qui repose sur des réactions gaz-surface afin d’exposer la surface sur laquelle on souhaite déposer une couche d’un matériau à différents précurseurs chimiques successifs. [9]La demande de brevet [2] décrit un procédé mettant en œuvre un dépôt par couche atomique d’un précurseur d’un premier métal, un tel précurseur pouvant être un complexe organométallique comprenant par exemple un métal de transition (nickel, …) ou un autre genre de métal comme l’aluminium ; ledit procédé permettant de fabriquer un composé contenant des couches minces de matériau lithié. De telles couches ont des épaisseurs de 1 nm à 1 µm, constituées de matériaux complexes, électrochimiquement actifs, et qui sont, entre autres, homogènes et adaptées à se conformer aux reliefs plus ou moins complexes de la surface d’un substrat microstructuré. [10]Un deuxième objectif de la présente invention consiste à modifier la surface d’un substrat pour augmenter sa surface utile en mettant en œuvre de tels procédés de dépôt de couches compatibles avec les substrats microstructurés dont la surface est complexe et est difficilement accessible par tous les procédés de traitement de surface de l’état de la technique. [11] La demande de brevet [3] décrit un substrat composite constitué d’une couche de verre revêtue d’une couche métallique typiquement du Molybdène (Mo), des micropiliers d’indium (In) perpendiculaires à la surface du substrat et dont la partie supérieure est convexe, une couche de Cuivre (Cu) recouvrant ladite partie supérieure convexe de ces micropiliers d’In et des nanofils de sulfure de cuivre (I) (Cu2S) partant uniquement de la partie supérieure des micropiliers. Description de l’invention [12]La présente invention concerne un substrat microstructuré comprenant un corps principal et une pluralité de microstructures élémentaires de forme allongée s’étendant depuis le corps principal, caractérisé en ce que le substrat microstructuré comprend une pluralité de nanofils positionnés sur au moins une zone de la surface du corps principal et sur la surface des microstructures élémentaires qui s’étendent depuis le corps principal sur ladite zone. Une telle configuration du substrat intégrant les nanofils permet d’augmenter encore la surface développée d’au moins d’un facteur 10, et ainsi d’améliorer d’autant la capacité de stockage d’un dispositif de stockage intégrant le susdit substrat. [13]Dans le cadre de la présente invention, le terme « microstructuré » ou « microstructure », s’applique indifféremment à des surfaces présentant des reliefs dont les formes ont des dimensions qui sont aussi bien mesurables à la microéchelle qu’à la nanoéchelle. [14]De préférence, les microstructures élémentaires de forme allongée sont des micropiliers ou des microtubes (qui sont des micropiliers évidés en leurs centres). [15]Le corps principal et les microstructures élémentaires qui s’étendent sur ledit corps principal du substrat microstructuré selon l’invention sont avantageusement constitués du même matériau, de préférence un matériau sélectionné parmi les matériaux comprenant, voire composés exclusivement, du silicium Si, du dioxyde de silicium SiO2, de l'arséniure de gallium GaAs, du nitrure de silicium Si3N4 et du phosphure d'indium InP. [16]De préférence, les microstructures élémentaires comportent une section choisie parmi une section circulaire, elliptique, rectangulaire, carrée et triangulaire. [17]De préférence, les nanofils comprennent un matériau sélectionné parmi les oxydes, de préférence sélectionné parmi le SiO2, ZnO et TiO2, et de préférence les nanofils sont exclusivement composés de SiO2. [18]De préférence, les nanofils ont une section de diamètre de 20 à 250 nm, et une longueur de 100 nm à 10 µm. Avantageusement, les nanofils ont une section de diamètre de 50 à 200 nm, et une longueur de 0.5 à 2 µm. La structure de ces nanofils est caractérisée par une technique de microscopie électronique et plus particulièrement par microscopie électronique à balayage (MEB), et l’évaluation des dimensions et des structures des nanofils est effectuée à partir des images collectées par cette technique. [19]De préférence, la zone comportant des nanofils présente une surface développée de 2 à 50 fois la surface développée de ladite zone dépourvue de nanofils, et avantageusement 10 à 40 fois, voire 15 à 35 fois. Le gain de surface lié à la présence des nanofils est mesuré de manière indirecte par méthode électrochimique via l’utilisation d’un matériau capacitif, faradique ou pseudo capacitif dont les propriétés électrochimiques sont intrinsèques à la surface développée. La surface développée est la représentation de la surface totale introduite via la création de porosités, d’anfractuosités au travers de l’ajout de micro et nano-objets par rapport à l’objet initial; que l’on représente généralement par un gain de surface qui est une valeur numérique supérieure à 1 (1 étant la représentation du gain de surface de l’objet initial). [20]La présente invention concerne aussi un procédé de fabrication d’un substrat plan ou d’un substrat microstructuré présenté précédemment dans le cadre de l’invention, comprenant les étapes suivantes : a- recouvrir un support plan ou microstructuré d’une couche mince de SiO2 ; b- déposer une couche d’un métal non oxydé par une technique de dépôt de couches atomiques ; c- réaliser une étape de lithographie optique sur au moins une zone de la surface du support plan ou microstructuré ayant subi les étapes a- et b- ; d- réaliser un traitement par gravure ; et e- réaliser un recuit thermique, de préférence en mettant en œuvre au moins un palier de température. [21]L’étape a- comprend avantageusement un dépôt d’un film mince nanométrique de SiO2 par synthèse chimique en phase vapeur à basse pression, plus connu sous la terminologie anglosaxone « low pressure chemical vapor deposition », également désigné par l’acronyme « LP CVD ». [22]L’étape b- comprend un dépôt de couche atomique, plus connu sous la terminologie anglosaxone « Atomic Layer Deposition », également désignée par l’acronyme « ALD ». Les couches déposées par une telle technique de dépôt de couches atomiques sont déposées à partir de précurseurs, comme cela est décrit dans la référence [2], par une technique de dépôt chimique de couches atomiques en phase vapeur (technique nommée « Chemical Vapor Deposition » en anglais et communément désignée par l’acronyme « ALCVD »), ou encore par une technique de dépôt par épitaxie de couches atomiques (technique nommée « Atomic Layer Epitaxy » en anglais et communément désignée par l’acronyme « ALE »). En particulier, la technique ALD est une technique de dépôt de couches minces qui repose sur des réactions gaz-surface afin d’exposer la surface sur laquelle on souhaite déposer une couche d’un matériau à différents précurseurs chimiques successifs. [23]L’étape c- de lithographie optique afin de limiter la croissance de nanofils de SiO2 uniquement sur les zones du substrat sur lesquelles la présence des nanofils est désirée. Une telle étape permet la formation d’un masque de résine qui protège ces zones d’intérêt du substrat sur lesquelles la présence des nanofils est désirée, et qui sont des zones d’intérêt de quelques mm2, et laisse « à nu » le matériau issu du précurseur (le catalyseur) sur le reste de la surface du substrat. [24]L’étape d- de gravure sèche du catalyseur afin de le conserver uniquement sur les zones d’intérêt est avantageusement réalisée par gravure thermique réactive, également désignée par l’acronyme « RIE », de manière préférée la gravure RIE est une gravure mettant en œuvre un appareil RIE-ICP commercialisé comme réacteur par la société Sentech®, par exemple un appareillage connu sous la référence Sentech Si500 (ICP-RIE). Une telle gravure sèche est basée sur la génération d’un plasma réactif à base d’un mélange gazeux de Cl2/Ar (10sccm, 30sccm) dans un réacteur à une pression de 5 mTorr, de préférence à 10°C. [25]L’étape e- est avantageusement un recuit mettant en œuvre une technique de synthèse vapeur – liquide – solide, également désignée par l’acronyme « VLS » ; une telle technique présente l’avantage de ne pas nécessiter l’utilisation d’un précurseur de silane en phase gazeuse comme connu classiquement dans la littérature. La croissance est directement corrélée d’une part, au passage en phase gazeuse de la couche mince de SiO2 générée à l’étape a- et d’autre part, à la présence du catalyseur généré à l’étape b-. Avantageusement l’étape e- comprend au moins deux paliers : le premier palier permettant la formation des clusters métalliques afin de contrôler le diamètre des futurs nanofils ; le second palier permettant de provoquer le phénomène de croissance des nanofils. [26]De préférence, le métal non oxydé déposé à l’étape b- est sélectionné parmi le Pt, Ag, Au, Ga, In, Ti, Sn, Zn, Sb, Cu, Ni, Be, Fe, Co, Cr, Al, Ru, Rh et Pd, de préférence il s’agit de Pt. Il est à noter que le précurseur du premier métal peut se présenter sous forme de liquide ou de poudre. Par exemple, le précurseur du premier métal peut être choisi parmi les précurseurs suivants : MeCpPtMe3, FeCl2, FeCp2, Fe(thd)3, La(thd)3, CoCp2, MnCp2, Mn(thd)3, NiCp2, TiCl4, NbOEt5, Cr(OCl)2, de préférence il s’agit de MeCpPtMe3. [27]De préférence, l’étape e- comprend deux paliers de température : un premier palier de 200 à 1200°C appliqué pendant moins de 5 min ; et un deuxième palier de 300 à 1400°C appliqué pendant moins de 15 min. [28]La présente invention concerne également une utilisation d’un substrat microstructuré tel que présenté précédemment dans le cadre de l’invention pour la fabrication d’un micro-dispositif de stockage de l’énergie, de préférence sélectionné parmi des batteries, super-condensateurs et des condensateurs diélectriques et électrolytiques de taille micrométrique, voire de taille nanométrique, de composants de récupération de l’énergie ou bien d’un dispositif de type capteur nécessitant l’utilisation d’une grande surface spécifique. [29]La présente invention est également décrite dans la description détaillée qui va suivre, à l’aide de la partie expérimentale qui détaille certains modes de réalisation à l’aide d’exemples, uniquement donnés à titre illustratif et qui ne doivent pas être considérés comme limitatifs, et des figures brièvement décrites dans la partie qui va suivre. Brève description des figures [30][Fig.1] – la figure 1 représente une mesure par XRR (X-Ray Reflectometry) sur une couche mince de NiO déposée par ALD sur un substrat de silicium ; [31][Fig.2] – la figure 2 représente une vue MEB (Microscopie Electronique à Balayage) suite à la synthèse de nanofils par la technique VLS (Vapor-Liquid- Solid mecanism); [32][Fig.3] – la figure 3 représente le profil du recuit thermique rapide (RTA) utilisé pour la croissance de nanofils de SiO2; [33][Fig.4] – la figure 4 représente des mesures par XRR des couches minces de Pt de 5, 10, 15, 20 nm d’épaisseur; [34][Fig.5] – la figure 5 représente des clichés obtenus par MEB pour une épaisseur de la couche de SiO2 de 15 nm et de Pt de 10 nm [35][Fig.6] – la figure 6 représente un grossissement par MEB à la surface d’un substrat ayant subi un recuit à 900°C pendant 1 min ; [36][Fig.7] – la figure 7 représente un grossissement par MEB à la surface d’un substrat ayant subi un recuit à 950°C pendant 1 min ; [37][Fig.8] – la figure 8 représente un grossissement par MEB à la surface d’un substrat ayant subi un recuit à 900°C pendant 1 min, suivi d’un recuit à 1050°C pendant 3 min ; [38][Fig.9] – la figure 9 représente un grossissement par MEB à la surface d’un substrat ayant subi un recuit à 950°C pendant 1 min, suivi d’un recuit à 1100°C pendant 3 min ; et [39][Fig.10] – la figure 10 représente la capacité surfacique normalisée en fonction de la vitesse de balayage de couches minces de RuO2 déposées sur différents types de substrats permettant d'estimer les gains électrochimiques effectifs. Partie Expérimentale [40]Matériel et méthodes Les réactifs utilisés sont commercialisés par la société STREM® Chemical et utilisés sans autre purification. [41]Mesure des surfaces Le gain de surface (Area Enhancement Factor, AEF) est mesuré indirectement par Voltampérométrie cyclique en cellule 3 électrodes. L’électrolyte utilisé est l’acide sulfurique (H2SO4) dilué à 0,5 M, l’électrode de référence est une électrode Ag/AgCl, la contre électrode est en platine, l’électrode de travail correspond à l’échantillon fabriqué recouvert d’une fine couche de platine (30 nm) déposé par ALD (le substrat microstructure, le squelette hiérarchique). La vitesse de balayage est de 50 mV/s. [42]Mesure des épaisseurs des couches minces déposées L’épaisseur des couches est mesurée par réflectivité des rayons X (XRR) qui est une technique d’interférométrie qui permet d’obtenir des informations quantitatives sur la rugosité aux interfaces, la densité ainsi que l’épaisseur de couches minces, amorphes ou non. Après une phase d’alignement de la hauteur et de la surface de l’échantillon, on effectue la mesure. Une telle mesure consiste à diriger un faisceau de rayons X sur la surface d’un échantillon à un angle d’incidence théta faible et de recueillir l’intensité réfléchie. Une mesure permettant de retracer l’intensité réfléchie en fonction de l’angle d’incidence (2θ) est obtenue, comme montré à la figure 1. La courbe décrit généralement un plateau pour 2θ < θc, où θc correspond à l’angle critique, puis une décroissance comportant une ou plusieurs oscillations dont la période est reliée à l’épaisseur de la couche via la relation suivante : ^^ Θm² = ^ ^^^² + θc² équation 1 Avec m, l’ordre des oscillations et θm l’angle correspondant en radian comme illustré sur la figure 1 et d, l’épaisseur de la couche. [43]La pente des oscillations permet de remonter à la rugosité de surface. Et le changement de pente après les oscillations permet de remonter à la densité de la couche. La réflectivité des rayons X est une technique qui permet de mesurer précisément l’épaisseur d’une couche mince (de 5 à 100 nm environ) de manière précise à l’aide de l’équation 1 à condition d’avoir des couches peu rugueuses, ce qui en fait une technique de choix pour les dépôts ALD qui sont réalisés dans le cadre de ces travaux. Les mesures de réflectivité des rayons X ont été réalisées sur un système à anode tournante de cuivre SMARTLAB ® de chez Rigaku ®. [44]L’observation de la topographie de surface des échantillons a été effectuée par microscopie électronique à balayage (MEB) en top view, cross-section et en incidence rasante à l’aide d’un FEI Magellan 400™. [45]La distribution des tailles des nanofils est réalisée au MEB et les mesures de taille des nanofils sont effectuées avec le logiciel ImageJ™. [46]Dans le cadre de l’invention, un pourcentage massique exprimé en % m/m, définit le pourcentage en masse d’un ingrédient utilisé dans la préparation et pris par rapport à la masse totale de l’objet considéré : un mélange, un matériau (composite, etc), une membrane, etc. Exemples [47]Partie 1 : Synthèse d’un oxyde de Silicium SiO2 par oxydation sèche (LP CVD, Low Pressure Chemical Vapor Deposition) -Nettoyage wafers : piranha (mélange d'acide sulfurique H₂SO₄ et de peroxyde d'hydrogène H₂O₂) 1:1 (20 min), rinçage eau désionisée séchage N2, HF 1% (2min), rinçage edi, séchage N2 ; -Introduction du wafer de silicium dans le four à 500°C, sous 2 slm (standard litre par minute, à T=0°C et P=1bar) de N2 ; -Montée en température jusqu'à 675°C pendant 30 min (10°C/min) ; -Montée en température jusqu'à 900°C pendant 1 h (10°C/min) ; -Préoxydation à 900°C pendant 30 min, avec 2 slm de N2 et 0.2slm d'O2 ; -Oxydation à 900°C pendant 42 min (15 nm de SiO2 – vitesse de dépôt 0.357 nm/min), avec 2slm d'O2 ; -Descente en température jusqu'à 500°C pendant 1 h, avec 2slm de N2. [48]Partie 2 : Dépôt d’un catalyseur de Pt par couche atomique (ALD, Atomic Layer Deposition) [49]Une couche de platine est déposée par ALD, les réactifs sont le « Pt » et le dioxygène. [50]L’échantillon obtenu en Partie 1 est placé dans l’enceinte de l’ALD (Beneq modèle TFS200), la pression est abaissée à 2 mBar et la température est ajustée à 300°C. [51]Pour former une monocouche atomique, différentes étapes (correspondant à un cycle) sont nécessaires : de l’azote est injecté pendant 500ms dans la source contenant un premier réactif (1) qui est du MeCpPtMe3 , c’est-à-dire du (trimethyl)methylcyclopentadienylplatinum(IV), déclaré pur à 99% de chez STREM® Chemical ) dont la température est maintenue à 54°C, un temps d’attente de 100 ms est respecté afin de monter l’enceinte du précurseur en pression puis la source s’ouvre pendant une durée de 500 ms (temps de pulse). Ensuite une purge de 2 secondes est effectuée afin de chasser les espèces en excès et les produits de la réaction. Un deuxième réactif (2) sous forme d’O2 gazeux est ensuite injecté pendant une durée de 500 ms puis une purge de 1 seconde est effectuée. La vitesse de dépôt est de 0,83Å/cy (Angströms par cycle) et permet un contrôle précis de 5 à 60 nm de l’épaisseur déposée. [52]Partie 3 : Lithographie optique afin de sélectionner les zones d’intérêt [53]1-Nettoyage et désoxydation du wafer : [54]La plaque obtenue à la partie 2 est placée dans un bêcher d’acétone pendant 5 min puis dans de l’isopropanol pendant 5 min, permettant de dégraisser la plaque. La plaque est ensuite déshydratée à 110°C pendant 10 minutes. [55]2-Résinage et insolation : [56]Enduction d’un promoteur d’adhérence HMDS (vitesse = 2000 tour par minute (rpm); accélération = 1000 tour par minute par seconde (rpm/s); temps = 20s). [57]Enduction de la résine AZ1505 (vitesse = 3000 tour par minute ; accélération = 1000 tour par minute par seconde ; temps = 20s). [58]Recuit 1min à 110°C, pas de temps de relaxation. [59]Insolation 3s en Hardcontact, pas de temps de relaxation. [60]Développement 50s dans MIF 726 puis 30s eau désionisée. [61]Cette lithographie optique permet la formation d’un masque de résine qui protège les zones d’intérêt de quelques mm2 et laisse « à nu » le platine sur l’ensemble du substrat. [62]Partie 4 : Gravure sèche du catalyseur afin de le conserver uniquement sur les zones d’intérêt [63]La gravure du platine est effectuée par RIE-ICP (Sentech®), cette gravure sèche physico-chimique est permise par une attaque physique du plasma Cl2/Ar (10sccm, 30sccm) dans un réacteur à une pression de 5 mTorr et à une température de 10°C. La source ICP génère un plasma de haute densité grâce à un couplage inductif entre l’antenne RF et le plasma. L’antenne RF crée un champ magnétique RF alternatif et induit des champs électriques RF qui accélèrent les électrons qui participent à l’ionisation des molécules de gaz. Pour effectuer la gravure du platine, la puissance de la source est fixée à 600W tandis que celle du générateur RF est fixée à 200W. La vitesse de gravure est de 2,8 Å/s. (Angströms par seconde, soit 10-10 mètre par seconde : il s’agit de la vitesse à laquelle le platine est gravé pour être structuré). [64]Partie 5 : Recuit thermique Rapide (RTA) [65]Le recuit est effectué en respectant deux paliers sous une atmosphère d’azote dans un four de recuit Flash commercialisé par la société Jipelec®. [66]La technique de synthèse mise en œuvre est qualifiée de vapeur – liquide – solide (VLS). Un premier palier à 1000°C (10°C/sec) est maintenu pendant 1 min pour démouiller le catalyseur de Pt, étape pendant laquelle il y a formation de petits clusters de Pt, qui sont des gouttelettes de quelques dizaines de nanomètres de diamètre, sur la surface du SiO2 et former du SiO en phase vapeur. Le SiO diffuse dans les gouttelettes et précipitent à l’interface métal/substrat pendant une seconde phase de supersaturation/précipitation. Il s’ensuit une croissance des nanofils de SiO2. La croissance est directement corrélée au passage en phase gazeuse de la couche de SiO2 préalablement synthétisée sur le substrat en Partie 1 et à la présence du catalyseur (ici le platine). [67]Un second palier à 1100°C est maintenu pendant 5 min afin de favoriser la croissance des nanofils de SiO2. Le diamètre, la longueur, la densité (nombre de nanofils par mm2) des nanofils de SiO2 sont contrôlés par les propriétés des films minces initiaux de SiO2 et de Pt ainsi que par les paramètres de recuit (T° et temps de maintien des paliers à haute température, le premier palier permettant la formation des clusters de Pt afin de contrôler le diamètre des futurs nanofils ; et le second palier afin de provoquer le phénomène de croissance en contrôlant la longueur des nanofils). Un cliché obtenu par grossissement MEB est montré à la figure 2, avec une échelle pour observer les dimensions des nanofils. La figure 3 montre le profil de température des paliers en fonction du temps. Analyses et résultats [68]Différents échantillons de silicium ont été traités après recuit thermique en contrôlant différents paramètres d’épaisseur de la couche mince de SiO2 et de couche de Pt (5, 10, 15, 20 nm). Les couches minces de Pt ont été mesurées par XRR, les diagrammes sont montrés à la figure 4. [69]Les échantillons sont observés par microscopie MEB. [70]En faisant varier l’épaisseur de SiO2 de 10 à 15 nm, les inventeurs ont constaté la présence de nanofils très solides sous forme d’allumettes qui sont strictement perpendiculaires à la surface avec une longueur moyenne supérieure à 1 µm et un diamètre pouvant être supérieur à 80 nm. [71]Une étude statistique des images MEB permet de déterminer les paramètres moyens de diamètre et de longueur des nanofils. La méthode générale consiste à analyser les images par le biais d’un traitement permettant de délimiter les frontières des objets qui la composent. Une analyse de l’image permet ensuite de compter pixel par pixel l’espace occupé par chaque objet (longueur, diamètre, intersections avec d’autres objets, surfaces etc.). [72]Les résultats sont montrés au tableau 2 pour une épaisseur de la couche de Pt de 15 nm: [Tableau 2] [73] autres résu tats sont montrés au tabeau 3 pour une épa sseur de a couc e de SiO2 de 15 nm et de Pt de 10 nm, et les clichés obtenus sont montrés à la figure 5: [Tableau 3] [74]Etude des phénomènes liés aux paliers de température : [75]le rôle des deux paliers de recuit a été déterminé grâce à des images MEB. Le premier permet le démouillage du Platine via la formation de gouttelettes de Pt en surface sous lesquelles le SiO2 évaporé se condense lors du second palier de température : -la figure 6 correspond à un substrat ayant subi un recuit à 900°C pendant 1 min ; -la figure 7 correspond à un substrat ayant subi un recuit à 950°C pendant 1 ; -la figure 8 correspond à un substrat ayant subi un recuit à 900°C pendant 1 min, puis à 1050°C pendant 3 min ; -la figure 9 correspond à un substrat ayant subi un recuit à 950°C pendant 1 min, puis à 1100°C pendant 3 min. [76]Les figures 6 à 8 montrent l’importance du premier palier pour favoriser le démouillage du catalyseur (Pt) pour la croissance des nanofils. La figure 8 montre en particulier que le premier palier à 900°C est insuffisant pour favoriser la croissance lors du second palier. La figure 9 montre qu’un premier palier à 950°C suivi d’un second à 1100°C permet d’obtenir un début de croissance. Cette figure 9 montre également l’importance de la durée du second palier sur la longueur des nanofils qui est appliqué ici pendant une durée de 3 min (alors que pour les autres résultats décrit dans la présente partie expérimentale le second palier est appliqué pendant 5 min). [77]Mesure du Gain de surface apporté par les nanofils : [78]Les inventeurs ont démontré que la forte capacité surfacique des composants intégrant les substrats selon l’invention était intimement liée à leur structure, et même lorsque ladite structure comporte une infinité d’éléments structurels complexes d’un point de vue architecture du matériau, voire fortement enchevêtrés les uns sur les autres. La forte capacité surfacique réside en une grande surface exprimée par rapport à la surface projetée, ceci étant procuré par la présence de micropiliers (substrat microstructuré) recouverts par des nanofils. La méthodologie adoptée pour déterminer le gain surfacique consiste à utiliser un paramètre désigné par le terme anglais « Area Enlargment Factor », également connu sous l’acronyme « AEF », et de comparer l’AEF des différentes structures et l’apport de chacune d’elles, les AEF étant mesurés indépendamment, tout d’abord en surface plane 2D, puis 3D et 2D avec nanofils et 3D avec nanofils. [79]Les différentes mesures ont été effectuées dans les mêmes conditions pour calculer le gain de surface (AEF) mesuré par Voltampérométrie cyclique en cellule 3 électrodes. L’électrolyte utilisé est l’acide sulfurique (H2SO4) dilué à 0,5M, l’électrode de référence est une électrode Ag/AgCl, la contre électrode est en platine, l’électrode de travail est le platine (30 nm) déposé par ALD sur l’échantillon à mesurer (le « squelette » microstructuré). La vitesse de balayage est de 50 mV/s. La surface projetée vue pendant la mesure est de 0,407cm². Les résultats sont présentés dans le Tableau 4 ci-dessous : [Tableau 4] [80]Ainsi, le tableau 4 montre que la méthode de mesure permet de remonter aux gain 3D calculés (entrées du tableau aux lignes 3 et 4) à partir des modèles des strucutres 3D de type micro-tubes. Cette méthode démontre que les nanofils apportent un gain de surface de 2 à 19 sur les exemples cités dans la suite du tableau 2, respectivement aux entrées des lignes 5 à 8. [81]Une mesure identique a été menée avec l’utilisation d’un matériau d’électrode du Super-condensateur (RuO2) qui montre un gain de 10 sur des microstructures présentant un gain de 50 (soit un gain de surface total de 50x10 = 500). Il a été montré ainsi que le gain de surface des microstructures est compris entre 50 et 70, celui des nanofils entre 4 et 10. Sur la figure 10, est représenté la capacitance en fonction de la vitesse de balayage de couches minces de RuO2 sur différents types de substrats, ainsi les inventeurs ont pu démontrer de manière tout à fait inattendue, que le cumul des gains ne s’additionne pas mais se multiplie, permettant d’atteindre des gains entre 200 et 700. Sur cette figure 10, nous retrouvons la capacitance de couches minces de RuO2 permettant de remonter à un gain en surface de 50 (carrés) pour une structure type micro-tube et de 500 (ronds) sur substrat hiérarchique par rapport à une surface plane (triangles). Références [82]Le tableau suivant liste les références citées précédemment dans le texte : [Tableau 1]

Claims

Revendications [Revendication 1] Substrat microstructuré comprenant un corps principal et une pluralité de microstructures élémentaires de forme allongée s’étendant depuis le corps principal, caractérisé en ce que le substrat microstructuré comprend une pluralité de nanofils positionnés sur au moins une zone de la surface du corps principal et sur la surface des microstructures élémentaires qui s’étendent depuis le corps principal sur ladite zone. [Revendication 2] Substrat microstructuré selon la revendication 1, dans lequel le corps principal et les microstructures élémentaires qui s’étendent sur ledit corps principal sont constitués du même matériau, de préférence un matériau sélectionné parmi les matériaux comprenant, voire composés exclusivement, du Silicium, du dioxyde de silicium SiO2, de l'arséniure de gallium GaAs, du nitrure de silicium Si3N4 et du phosphure d'indium InP. [Revendication 3] Substrat microstructuré selon l’une des revendications 1 ou 2, dans lequel les microstructures élémentaires comportent une section choisie parmi une section circulaire, elliptique, rectangulaire, carrée et triangulaire. [Revendication 4] Substrat microstructuré selon l’une des revendications 1 à 3, dans lequel les nanofils comprennent un matériau sélectionné parmi les oxydes, de préférence sélectionné parmi le SiO2, ZnO et TiO2, et de préférence les nanofils sont exclusivement composés de SiO2. [Revendication 5] Substrat microstructuré selon l’une des revendications 1 à 4, dans lequel les nanofils ont une section de diamètre de 20 à 250 nm, et une longueur de 100 nm à 10 µm. [Revendication 6] Substrat microstructuré selon l’une des revendications 1 à 5, dans lequel les zones comportant des nanofils présentent une surface développée de 2 à 50 fois la surface développée de ladite zone dépourvue de nanofils. [Revendication 7] Procédé de fabrication d’un substrat microstructuré selon l’une des revendications 1 à 6, comprenant les étapes suivantes : a- recouvrir un support plan ou microstructuré d’une couche mince de SiO2 ; b- déposer une couche d’un métal non oxydé par une technique de dépôt de couches atomiques ; c- réaliser une lithographie optique sur au moins une zone de la surface du support plan ou microstructuré ayant subi les étapes a- et b- ; d- réaliser un traitement par gravure ; et e- réaliser un recuit thermique, de préférence en mettant en œuvre au moins un palier de température. [Revendication 8] Procédé de fabrication d’un substrat microstructuré selon la revendication 7, dans lequel le métal non oxydé déposé à l’étape b- est sélectionné parmi le Pt, Ag, Au, Ga, In, Ti, Sn, Zn, Sb, Cu, Ni, Be, Fe, Co, Cr, Al, Ru, Rh et Pd, de préférence il s’agit de Pt. [Revendication 9] Procédé de fabrication d’un substrat microstructuré selon la revendication 8, dans lequel l’étape e) comprend deux paliers de température : un premier palier de 200 à 1200°C appliqué pendant moins de 5 min ; et un deuxième palier de 300 à 1400°C appliqué pendant moins de 15 min. [Revendication 10] Utilisation d’un substrat microstructuré selon l’une des revendications 1 à 6, pour la fabrication d’un micro-dispositif de stockage de l’énergie, de préférence sélectionné parmi des batteries, super-condensateurs et des condensateurs diélectriques et électrolytiques de taille micrométrique, voire de taille nanométrique, de composants de récupération de l’énergie ou bien d’un dispositif de type capteur nécessitant l’utilisation d’une grande surface spécifique.
EP23797829.1A 2022-10-11 2023-10-10 Substrat comportant des nanostructures et des nanofils Pending EP4602629A2 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR2210427A FR3140708B1 (fr) 2022-10-11 2022-10-11 Substrat comportant des nanofils
PCT/FR2023/051574 WO2024079421A2 (fr) 2022-10-11 2023-10-10 Substrat comportant des nanofils

Publications (1)

Publication Number Publication Date
EP4602629A2 true EP4602629A2 (fr) 2025-08-20

Family

ID=85037155

Family Applications (1)

Application Number Title Priority Date Filing Date
EP23797829.1A Pending EP4602629A2 (fr) 2022-10-11 2023-10-10 Substrat comportant des nanostructures et des nanofils

Country Status (6)

Country Link
EP (1) EP4602629A2 (fr)
JP (1) JP2025535267A (fr)
KR (1) KR20250124296A (fr)
CN (1) CN120418913A (fr)
FR (1) FR3140708B1 (fr)
WO (1) WO2024079421A2 (fr)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3161209A1 (fr) * 2024-04-10 2025-10-17 Centre National De La Recherche Scientifique Micro-condensateur
FR3161208A1 (fr) * 2024-04-10 2025-10-17 Centre National De La Recherche Scientifique Support architecturé de micro-dispositif de stockage d’énergie
CN119035569B (zh) * 2024-10-28 2025-02-25 吉林大学 一种镍钴纳米线电极材料的制备方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2475790A1 (fr) * 2002-02-11 2003-08-21 Rensselaer Polytechnic Institute Assemblage dirige d'architectures de nanotubes de carbone d'organisation elevee
CN103180059A (zh) * 2010-10-28 2013-06-26 3M创新有限公司 用于降低细菌粘附力的工程化表面
CN102751418B (zh) * 2012-07-24 2015-06-10 山东大学 带有ZnO微米和纳米复合结构的LED管芯及其制备方法
FR3016875B1 (fr) * 2014-01-30 2016-03-04 Commissariat Energie Atomique Structure photonique de surface en materiau refractaire et son procede de realisation.
CN106276775B (zh) * 2015-05-12 2019-01-08 国家纳米科学中心 一种微纳米阵列结构、制备方法及应用
CN105253852A (zh) * 2015-09-02 2016-01-20 西安建筑科技大学 微纳复合结构模板的制造方法
KR101827095B1 (ko) * 2016-03-25 2018-03-22 포항공과대학교 산학협력단 재생 가능한 초발수 특성을 이용한 유체저항 감소 표면의 제작 방법
CN109585238B (zh) * 2018-12-03 2020-06-09 深圳先进技术研究院 场致发射电极及其制备方法
CN112661102B (zh) * 2020-11-30 2024-06-25 上海联影医疗科技股份有限公司 表面结构、表面结构制备方法以及医疗设备

Also Published As

Publication number Publication date
JP2025535267A (ja) 2025-10-24
FR3140708A1 (fr) 2024-04-12
KR20250124296A (ko) 2025-08-19
CN120418913A (zh) 2025-08-01
WO2024079421A2 (fr) 2024-04-18
FR3140708B1 (fr) 2026-01-16
WO2024079421A3 (fr) 2024-08-15

Similar Documents

Publication Publication Date Title
EP4602629A2 (fr) Substrat comportant des nanostructures et des nanofils
Refino et al. Versatilely tuned vertical silicon nanowire arrays by cryogenic reactive ion etching as a lithium-ion battery anode
EP2409951B1 (fr) Procede de fabrication d&#39;une structure comprenant un feuillet de graphene muni de plots metalliques, structure ainsi obtenue et ses utilisations
CA2528847C (fr) Procede de preparation d&#39;electrode a partir d&#39;un materiau poreux, electrode ainsi obtenue et systeme electrochimique correspondant
EP2217906B1 (fr) Procédé de fabrication collective de nanofibres de carbone a la surface de micromotifs élaborés a la surface d&#39;un substrat
FR2688092A1 (fr) Feuille pour electrode de condensateur electrolytique et procede de fabrication.
WO2017142607A1 (fr) Fabrication de nanocavités thermiquement stables et de nanostructures à particules en cavité
CN102590179A (zh) 银纳米点阵表面增强拉曼活性基底及其制备方法
Singh et al. Universal method for the fabrication of detachable ultrathin films of several transition metal oxides
WO2022239009A1 (fr) Procédé de préparation de films de nitrure d&#39;aluminium scandium
Obrero et al. Supported porous nanostructures developed by plasma processing of metal phthalocyanines and porphyrins
EP2246298A1 (fr) Procede d&#39;elaboration de nanofils de silicium et/ou de germanium
Huang et al. Fabrication of metallic nanodisc hexagonal arrays using nanosphere lithography and two-step lift-off
WO2023118723A1 (fr) Procédé de formation d&#39;un dispositif comprenant du graphène
US20110212323A1 (en) Method for preparing oxide thin film gas sensors with high sensitivity
Yang et al. Fabrication of highly ordered 2D metallic arrays with disc-in-hole binary nanostructures via a newly developed nanosphere lithography
EP3055249B1 (fr) Substrat microstructure
Ji Thickness determination of a solid oxide fuel cell blocking layer prepared by atomic layer deposition considering the non-uniform surface geometry of porous substrate
Thian et al. Methodology for Studying Surface Chemistry and Evolution during the Nucleation Phase of Atomic Layer Deposition Using Scanning Tunneling Microscopy
WO2019170889A1 (fr) Procede d&#39;elaboration d&#39;electrodes sur un substrat et les dispositifs comprenant lesdites electrodes
US20250092545A1 (en) Plasmonic substrate for plasmonic enhancement
EP3840019B1 (fr) Procédé de formation d&#39;une portion poreuse dans un substrat
RU2854308C2 (ru) Способ переноса графена через жидкость на твердую подложку
Brytavskyi et al. APPLICATION OF SILICON PILLAR-NANOSTRUCTURES WITH ZINC AND TITAN OXIDES COVERAGE FOR SOLAR ENERGY AND BIOSENSOR DEVICES
WO2006005887A1 (fr) Procede de localisation d&#39;une espece chimique ou biologique sur un substrat, microsysteme d&#39;analyse et biopuce

Legal Events

Date Code Title Description
STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: UNKNOWN

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE INTERNATIONAL PUBLICATION HAS BEEN MADE

PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: REQUEST FOR EXAMINATION WAS MADE

17P Request for examination filed

Effective date: 20250418

AK Designated contracting states

Kind code of ref document: A2

Designated state(s): AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC ME MK MT NL NO PL PT RO RS SE SI SK SM TR

DAV Request for validation of the european patent (deleted)
DAX Request for extension of the european patent (deleted)