EP4420323A1 - Dispositif d'estimation de la latence globale dans un réseau de données, procédé, réseau de données et véhicule associés - Google Patents

Dispositif d'estimation de la latence globale dans un réseau de données, procédé, réseau de données et véhicule associés

Info

Publication number
EP4420323A1
EP4420323A1 EP22800658.1A EP22800658A EP4420323A1 EP 4420323 A1 EP4420323 A1 EP 4420323A1 EP 22800658 A EP22800658 A EP 22800658A EP 4420323 A1 EP4420323 A1 EP 4420323A1
Authority
EP
European Patent Office
Prior art keywords
latency
processing unit
bus
data
overall
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
EP22800658.1A
Other languages
German (de)
English (en)
Inventor
Amine BAJNATI
Denis COAT
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ampere SAS
Original Assignee
Ampere SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ampere SAS filed Critical Ampere SAS
Publication of EP4420323A1 publication Critical patent/EP4420323A1/fr
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00—Arrangements for monitoring or testing data switching networks
    • H04L43/08—Monitoring or testing based on specific metrics, e.g. QoS, energy consumption or environmental parameters
    • H04L43/0852—Delays
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L41/00—Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks
    • H04L41/14—Network analysis or design
    • H04L41/145—Network analysis or design involving simulating, designing, planning or modelling of a network
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L2012/40267—Bus for use in transportation systems
    • H04L2012/40273—Bus for use in transportation systems the transportation system being a vehicle

Definitions

  • the present invention relates to the estimation of latency in a data network.
  • the present invention relates more particularly to a device for estimating the overall latency in a data network for a motor vehicle and a method implementing such an estimation device, a synchronization device comprising the estimation of the latency and a method implementing such a synchronization device, a data network comprising the synchronization device, and a motor vehicle comprising such a network.
  • a motor vehicle comprises several data networks of different types, for example and not limited to the CAN control area network type ("Controller Area Network”), of the LIN local interconnected network type ("Local Interconnect Network " in English).
  • CAN control area network Controller Area Network
  • LIN local interconnected network LIN local interconnected network
  • a data frame can pass through different networks of different types, the networks comprising a multitude of computers so that the data frame is received by a destination computer with an overall delay (overall latency) corresponding to a sum of delays generated by the different stages of transmission of the frame between the network computers.
  • the latencies induced by each step in the network are of the fixed or variable type.
  • Document CN 111309094 discloses a dating device for dating signals and comprising an internal clock arranged in a master device communicating with sensors generating said signals.
  • the dating device allows precise synchronization of the signals.
  • the document EP35422476 discloses a specific transmission protocol making it possible to take latencies into account.
  • the subject of the invention is a method for estimating the overall latency in a data network for a motor vehicle, the data network comprising at least a first processing unit connected to a bus of data, the method comprising:
  • the second latency is modeled by a fixed predetermined value, and the first latency and the third latency are each modeled by a law of probability, the overall latency being modeled by a probability density function.
  • the modeling of the first latency modeling for example, a reception buffer/regulator type latency (“buffer”) and of the third latency modeling, for example, a buffer/transmission regulator type latency (“buffer”) by probability density functions allows to model the first and third latencies by variable values.
  • a reception buffer/regulator type latency (“buffer”) and of the third latency modeling for example, a buffer/transmission regulator type latency (“buffer”) by probability density functions allows to model the first and third latencies by variable values.
  • the second latency for example a processing latency (“process time”), is modeled by a fixed value.
  • the method further comprises the modeling of a fourth latency associated with the sending of the processed data frame on the bus by a sequencer of the bus, the fourth latency being modeled by the law of probability, the overall latency being further estimated from the fourth latency.
  • the method further comprises the modeling of a fifth latency associated with the transmission by the bus of the processed data frame to a second processing unit connected to the bus, the fifth latency being modeled by a second predetermined value fixed, the overall latency being further estimated from the fifth latency.
  • the probability law comprises a uniform law.
  • the invention also relates to a method of synchronization for a data network of a motor vehicle comprising the storage of an estimate of the overall latency of the data network determined as defined previously, and the dating of a frame of data received by a synchronization device such that the frame is considered to be received at the instant of reception by the synchronization device less the estimate of the overall latency.
  • the invention also relates to a device for estimating the overall latency in a data network for a motor vehicle, the data network comprising at least a first processing unit connected to a data bus, the device comprising
  • first modeling means configured to model a first latency associated with the reception of a data frame by said processing unit
  • second modeling means configured to model a second latency associated with the processing of the data frame received by said processing unit
  • - estimation means configured to estimate the overall latency from the first, second and third latencies.
  • the second latency is modeled by a fixed predetermined value, and the first latency and the third latency are each modeled by a law of probability, the overall latency being modeled by a probability density function.
  • the device further comprises fourth modeling means configured to model a fourth latency associated with sending the data frame processed by a bus sequencer, the fourth latency being modeled by the law of probability, the estimating means being further configured to estimate the overall latency from the fourth latency.
  • fourth modeling means configured to model a fourth latency associated with sending the data frame processed by a bus sequencer, the fourth latency being modeled by the law of probability, the estimating means being further configured to estimate the overall latency from the fourth latency.
  • the device further comprises fifth modeling means configured to model a fifth latency associated with the transmission by the bus of the processed data frame to a second processing unit connected to the bus, the fifth latency being modeled by a second predetermined fixed value, the estimating means being further configured to estimate the overall latency from the fourth latency .
  • Another subject of the invention is a synchronization device for a data network of a motor vehicle comprising storage means configured to store an estimate of the overall latency of the data network determined by means of a method of estimation of the overall latency as defined previously, and dating means configured to date a data frame received by the device so that the frame is considered to have been received at the time of reception by the synchronization device minus global latency estimation.
  • Another subject of the invention is a data network for a motor vehicle comprising a first processing unit connected to a second processing unit via a data bus and the synchronization device as defined above.
  • the invention also relates to a motor vehicle comprising a data network as defined above.
  • FIG.2 schematically illustrates an example of a global latency estimation device.
  • the [Fig.l] illustrates a motor vehicle 1 comprising a first data network 2 and a second data network 3 connected to a first processing unit 4.
  • the first network 2 comprises a second processing unit 5, a third processing unit 6, and a dating device 7 connected to the first and second units 5, 6 and to the first unit 4 by a first data bus 8 for example of the CAN control area network type “Controller Area Network” in English.
  • the dating device 7, "Time Stamp” in English dates the data frames delivered by the second and third processing units 5, 6, and comprises an internal clock communicating with said processing units 5, 6.
  • the first processing unit 5 delivers, for example, readings taken by a radar of the vehicle 1 making it possible to determine a distance between the vehicle 1 and an obstacle.
  • the second processing unit 6 delivers, for example, data frames generated by a camera of the vehicle 1.
  • the dated data frames delivered by the dating device 7 are transmitted to the first processing unit 4 via the first bus 8.
  • the second network 3 comprises a fourth processing unit 9 connected to a fifth processing unit 10 via a second data bus 11, a sixth unit 12 connected to the fifth unit 10 via a third bus 13, and a synchronization device 14 connected to the sixth unit 12 via a fourth bus 15.
  • the synchronization device 14 is also connected to the first unit 4 via a fourth data bus 16, for example of the CAN control area network type.
  • the fourth unit 9 delivers data frames relating to the vehicle 1, for example and not limited to the speed of the vehicle, the acceleration of the vehicle, the braking state of the vehicle if a braking device of the vehicle 1 is activated , from data emitted by sensors of vehicle 1.
  • the data frames delivered by the fourth unit 9 are transmitted to the first unit 4 via the fifth unit 10, the sixth unit 12, the synchronization device 14, the second bus 11, the third bus 13 and the fourth bus 15.
  • the first unit 4 merges the data contained in the data frames received from the dating device 7 and from the synchronization device 14 to reconstitute a scene in which the vehicle 1 is moving.
  • the data frames delivered by the fourth unit 9 cannot be dated by a dating device, “Time Stamp” in English.
  • the synchronization device 14 comprises storage means 17 and dating means 18.
  • the storage means 17 save an estimate LT of the overall latency of the second network 3.
  • the dating means 18 date the data frames transmitted by the fourth unit 9 and received by the synchronization device 14 so that the frames are considered to have been received at the time of reception by the synchronization device 14 decreased of the estimate of the global latency LT.
  • the synchronization device 14 makes it possible to date in a simple way the frames passing through said device without the installation of expensive and complex organs to implement.
  • the second bus 11 is of the CAN control area network type, and that the third and the fourth bus 13, 15 are of the local interconnected network LIN type. It is further assumed that the fifth unit 10 is a gateway, transforming the data frames received via the second bus 11 into data frames readable by the third bus 13, and that the sixth unit 12 is a gateway, transferring the data frames circulating on the third bus 13 to the fourth bus 15 without transforming said frames.
  • second, third and fourth buses 11, 13, 15 can be of the same type or of different types, for example of the LIN and CAN type.
  • the second network 3 may comprise a different number of three processing units connected by data buses.
  • the fourth unit 9 comprises a first latency LT91 associated with the reception of data transmitted by the sensors of the vehicle 1, a second latency LT92 associated with the processing of the data received by said processing unit, a third latency LT93 associated with the writing of the processed data frame in a memory of said processing unit.
  • the fifth unit 10 comprises a first latency LT101 associated with the reception of data frames circulating on the second bus 11, a second latency LT102 associated with the processing of the data received by said processing unit to convert the data frames circulating on the second bus 11 into data frames accepted by the third bus 13, a third latency LT103 associated with the writing of the processed data frame in a memory of said processing unit.
  • the sixth unit 12 comprises only a first latency LT 121 associated with the reception of data frames circulating on the third bus 13.
  • the latency linked to the output frame rate is not taken into account.
  • the second bus 11 includes a fourth latency LT111 associated with sending a data frame processed and stored in the memory of the fourth processing unit 9 by a sequencer of the second bus, and a fifth latency LT112 associated with transmission by the second bus of the processed data frame to the fifth unit 10.
  • the third bus 13 comprises a fourth latency LT131 associated with the sending of a data frame processed and stored in the memory of the fifth processing unit 10 by a sequencer of the third bus, and a fifth associated latency LT 132 to the transmission by the third bus of the data frame processed to the sixth unit 12.
  • the fourth bus 15 includes a fourth latency LT151 associated with sending by a sequencer of the fourth bus of a data frame received by the sixth unit 12, and a fifth latency LT 152 associated with the transmission by the fourth bus of the data frame to the synchronization device 14.
  • the estimate of the overall latency LT is determined by a device 20 for estimating the overall latency.
  • the [Fig.2] schematically illustrates an example of the estimation device 20.
  • the estimation device 20 comprises first modeling means 21, second modeling means 22, third modeling means 23, fourth modeling means 24, and fifth modeling means 25.
  • the first modeling means 21 model the first latencies LT91, LT101, LT121 of the fourth unit 9, fifth unit 10 and sixth unit 12 by a law of probability F1(X), F2(X), F3(X).
  • the second modeling means 22 model the second latencies LT92, LT 102 of the fourth unit 9 and fifth unit 10 by a fixed predetermined value V92, VI 02.
  • the third modeling means 23 model the third latencies LT93, LT103 of the fourth unit 9 and fifth unit 10 by a law of probability F4(X), F5(X).
  • the fourth modeling means 24 model the fourth latencies LT111, LT131, LT151 of the second bus 11, third bus 13 and fourth bus 15 by a law of probability F6(X), F7(X), F8(X).
  • the fifth modeling means 25 model the fifth latencies LT112, LT132, LT152 of the second bus 11, third bus 13 and fourth bus 15 by a second fixed predetermined value V 112, V132, V152.
  • the estimation device 20 further comprises estimation means 26 estimating the overall latency LT from the first latencies LT91, LT101, LT121, the second latencies LT92, LT 102, the third latencies LT93, LT 103, fourth latencies LT111, LT131, LT151 and fifth latencies LT 112, LT 132, LT 152.
  • the global latency LT is modeled by a probability density function P1(X).
  • first, second, third, fourth and fifth latencies are independent so that they are not correlated with each other.
  • the probability distribution F1(X), F2(X), F3(X), F4(X), F5(X), F6(X), F7(X), F8(X ) comprises a uniform law defined by lower bounds B11, B21, B31, B41, B51, B61, B71, B81 and upper bounds B12, B22, B32, B42, B52, B62, B72, B82.
  • the estimation means 26 estimate the overall latency LT by summing together the uniform probability laws F1(X), F2(X), F3(X), F4(X), F5(X), F6( X), F7(X), F8(X) and the fixed predetermined values V92, V102, VI 12, V132, V152 according to the mathematical formulas described in the document entitled “A Note on the Sum of Uniform Random Variables, Aniello Buonocore, Enrica Pirozzi Luigia Caputo, Dipartimento di Matematica e Applicazioni, Universita di Napoli Federico II, Via Cintia, 80126 Napoli, Italy, Department of Matematica, Universita di Torino, Via Carlo Alberto 10, 10123 Torino, Italy”.
  • the overall latency LT is modeled by a probability density function P1(X).
  • F3(X), F4(X), F5(X), F6(X), F7(X), F8(X) and the fixed predetermined values V92, V 102, V 112, V132, V152 are determined according to the type processing unit 9, 10, 12 and bus type 11, 13, 15.
  • the fourth latencies LT111, LT131, LT151 are of substantially zero value and that the fifth latencies LT112, LT132, LT152 are negligible by relative to the other latencies so that the fourth latencies and the fifth latencies are neglected in the estimation of the global latency LT, thus simplifying the estimation of the global latency LT.
  • the estimation means 26 can also determine other statistical characteristics of the overall latency LT by carrying out several draws from the probability density function P1(X), for example a mean value q, a deviation type o, a distribution function P2(X) making it possible, for example, to make dating more robust.
  • the first, second, third, fourth and fifth modeling means 21, 22, 23, 24, 25 each comprise for example a memory saving the uniform probability laws F1(X), F2(X), F3(X ), F4(X), F5(X), F6(X), F7(X), F8(X) and the fixed predetermined values V92, V102, V12, V132, V152.
  • the estimation means 26 comprise for example a processing unit determining the estimation of the global latency LT and the statistical characteristics of the estimation of the global latency LT from the uniform probability laws F1(X), F2(X), F3(X), F4(X), F5(X), F6(X), F7(X), F8(X) and the fixed preset values V92, V102, V12, V132, V152.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Small-Scale Networks (AREA)
  • Environmental & Geological Engineering (AREA)

Abstract

Le dispositif d'estimation (20) de la latence globale dans un réseau de données comportant au moins une première unité de traitement reliée à un bus de données, comprend :- des premiers moyens de modélisation (21) configurés pour modéliser une première latence(LT91, LT101, LT121), - des deuxièmes moyens de modélisation (22) configurés pour modéliser une deuxième latence(LT92, LT102), - des troisièmes moyens de modélisation (23) configurés pour modéliser une troisième latence(LT93, LT103), et - des moyens d'estimation (26) configurés pour estimer la latence globale (LT) à partir des premières, deuxième et troisièmes latences.La deuxième latence est modélisée par une valeur prédéterminée fixe (V92, V102), et la première latence et la troisième latence sont chacune modélisées par une loi de probabilité(F1(X), F2(X), F3(X)), la latence globale étant modélisée par une fonction de densité de probabilité (P1(X)).

Description

Description
Titre de l'invention : Dispositif d’estimation de la latence globale dans un réseau de données, procédé, réseau de données et véhicule associés
[0001] La présente invention concerne l’estimation de la latence dans un réseau de données. [0002] La présente invention concerne plus particulièrement un dispositif d’estimation de la latence globale dans un réseau de données pour véhicule automobile et un procédé mettant en œuvre un tel dispositif d’estimation, un dispositif de synchronisation comportant l’estimation de la latence globale et un procédé mettant en œuvre un tel dispositif de synchronisation, un réseau de données comportant le dispositif de synchronisation, et un véhicule automobile comportant un tel réseau.
[0003] Généralement un véhicule automobile comprend plusieurs réseaux de données de différents types par exemple et non limitativement de type réseau d'aire de contrôle CAN (« Controller Area Network » en anglais), de type réseau interconnecté local LIN (« Local Interconnect Network » en anglais).
[0004] Une trame de données peut transiter sur différents réseaux de différents types, les réseaux comportant une multitude de calculateurs de sorte que la trame de données est reçue par un calculateur destinataire avec un retard global (latence globales) correspondant à une somme de retards générés par les différentes étapes de transmission de la trame entre les calculateurs des réseaux.
[0005] Certaines applications supportées par le calculateur destinataire nécessitent que les trames de données soient datées pour prendre en compte les latences induites par chaque étape de transmission de ladite trames dans les réseaux afin de synchroniser les données contenues dans lesdites trames.
[0006] Les latences induites par chaque étape dans le réseau sont de type fixe ou variable.
[0007] Elles peuvent être indépendantes les unes des autres ou dépendantes de sorte qu’une estimation de la latence globale subie par une trame de données par exemple depuis son émission par un calculateur émetteur jusqu’à la réception de ladite trame par un calculateur destinataire est compliquée.
[0008] Le document CN 111309094 divulgue un dispositif de datation pour dater des signaux et comportant une horloge interne disposée dans un dispositif maître communiquant avec des capteurs générant lesdits signaux.
[0009] Le dispositif de datation permet une synchronisation précise des signaux.
[0010] Cependant, un tel dispositif est complexe et coûteux à mettre en place, et génère un développement spécifique pour chaque capteur.
[0011] En outre sa mise en œuvre consomme de la bande passante dans les réseaux reliant les capteurs et au dispositif maître.
[0012] De plus, la mise en place d’un tel dispositif de datation n’est pas toujours possible.
[0013] Les documents US1, 015, 4058 et US8,504,864 décrivent un dispositif de synchronisation similaire.
[0014] Le document EP35422476 divulgue un protocole spécifique de transmission permettant de prendre en compte les latences.
[0015] Cependant, un tel protocole n’est pas implémentable pour tout type de réseau par exemple réseau interconnecté local réseau LIN ou réseau d'aire de contrôle CAN « High Speed ».
[0016] On pourra se référer au document W02016191020 qui divulgue la mise en place d’une référence de temps, sur un réseau d’énergie par courant porteur.
[0017] Il est donc proposé de pallier tout ou partie des inconvénients des dispositifs de prise en compte de latences dans un réseau de données selon l’état de la technique, notamment en simplifiant la prise en compte des latences dans la gestion des données transitant sur ledit réseau.
[0018] Au vu de ce qui précède, l’invention a pour objet un procédé d’estimation de la latence globale dans un réseau de données pour véhicule automobile, le réseau de données comportant au moins une première unité de traitement reliée à un bus de données, le procédé comprenant :
[0019] - la modélisation d’une première latence associée à la réception d’une trame de données par ladite unité de traitement, d’une deuxième latence associée au traitement de la trame de données reçue par ladite unité de traitement, d’une troisième latence associée à l’écriture de la trame de données traitée dans une mémoire de ladite unité de traitement, et
[0020] - l’estimation de la latence globale à partir des premières, deuxième, et troisièmes latences.
[0021] La deuxième latence est modélisée par une valeur prédéterminée fixe, et la première latence et la troisième latence sont chacune modélisées par une loi de probabilité, la latence globale étant modélisée par une fonction de densité de probabilité.
[0022] La modélisation de la première latence modélisant par exemple une latence type tampon/régulatrice de réception (« buffer ») et de la troisième latence modélisant par exemple une latence de type tampon/régulatrice d’émission (« buffer ») par des fonctions de densité de probabilité permet de modéliser les première et troisième latences par des valeurs variables.
[0023] La deuxième latence par exemple une latence de traitement (« process time ») est modélisée par une valeur fixe.
[0024] De préférence, le procédé comprend en outre la modélisation d’une quatrième latence associée à l’envoi de la trame de données traitée sur le bus par un séquenceur du bus, la quatrième latence étant modélisée par la loi de probabilité, la latence globale étant en outre estimée à partir de la quatrième latence.
[0025] Avantageusement, le procédé comprend en outre la modélisation d’une cinquième latence associée à la transmission par le bus de la trame de données traitées à une deuxième unité de traitement reliée au bus, la cinquième latence étant modélisée par une deuxième valeur prédéterminée fixe, la latence globale étant en outre estimée à partir de la cinquième latence.
[0026] De préférence, la loi de probabilité comprend une loi uniforme.
[0027] L’invention a également pour objet un procédé de synchronisation pour un réseau de données d’un véhicule automobile comprenant le stockage d’une estimation de la latence globale du réseau de données déterminée telle que définie précédemment, et la datation d’une trame de données reçue par un dispositif de synchronisation de sorte que la trame est considérée comme étant reçue à l’instant de réception par le dispositif de synchronisation diminué de l’estimation de la latence globale.
[0028] L’invention a également pour objet un dispositif d’estimation de la latence globale dans un réseau de données pour véhicule automobile, le réseau de données comportant au moins une première unité de traitement reliée à un bus de données, le dispositif comprenant
[0029] - des premiers moyens de modélisation configurés pour modéliser une première latence associée à la réception d’une trame de données par ladite unité de traitement, [0030] - des deuxièmes moyens de modélisation configurés pour modéliser une deuxième latence associée au traitement de la trame de données reçue par ladite unité de traitement,
[0031] - des troisièmes moyens de modélisation configurés pour modéliser une troisième latence associée à l’écriture de la trame de données traitée dans une mémoire de ladite unité de traitement, et
[0032] - des moyens d’estimation configurés pour estimer la latence globale à partir des premières, deuxième et troisièmes latences.
[0033] La deuxième latence est modélisée par une valeur prédéterminée fixe, et la première latence et la troisième latence sont chacune modélisées par une loi de probabilité, la latence globale étant modélisée par une fonction de densité de probabilité.
[0034] Avantageusement, le dispositif comprend en outre des quatrièmes moyens de modélisation configurés pour modéliser une quatrième latence associée à l’envoi de la trame de données traitée par un séquenceur du bus, la quatrième latence étant modélisée par la loi de probabilité, les moyens d’estimation étant en outre configurés pour estimer la latence globale à partir de la quatrième latence.
[0035] De préférence, le dispositif comprend en outre des cinquièmes moyens de modélisation configurés pour modéliser une cinquième latence associée à la transmission par le bus de la trame de données traitées à une deuxième unité de traitement reliée au bus, la cinquième latence étant modélisée par une deuxième valeur fixe prédéterminée, les moyens d’estimation étant en outre configurés pour estimer la latence globale à partir de la quatrième latence.
[0036] L’invention a encore pour objet un dispositif de synchronisation pour un réseau de données d’un véhicule automobile comprenant des moyens de stockage configurés pour stocker une estimation de la latence globale du réseau de données déterminée au moyen d’un procédé d’estimation de la latence globale telle que définie précédemment, et des moyens de datation configurés pour dater une trame de données reçue par le dispositif de sorte que la trame est considérée comme étant reçue à l’instant de réception par le dispositif de synchronisation diminué de l’estimation de la latence globale.
[0037] L’invention a encore pour objet un réseau de données pour véhicule automobile comprenant une première unité de traitement reliée à une deuxième unité de traitement par l’intermédiaire d’un bus de données et du dispositif de synchronisation tel que défini précédemment.
[0038] L’invention a encore pour objet un véhicule automobile comprenant un réseau de données tel que défini précédemment.
[0039] D’autres buts, caractéristiques et avantages de l’invention apparaîtront à la lecture de la description suivante, donnée uniquement à titre d’exemple non limitatif, et faite en référence aux dessins annexés sur lesquels :
[0040] [Fig.l] illustre schématiquement un véhicule automobile électrique selon l’invention ; et
[0041] [Fig.2] illustre schématiquement un exemple d’un dispositif d’estimation de latence globale.
[0042] La [Fig.l] illustre un véhicule automobile 1 comportant un premier réseau 2 de données et un deuxième réseau 3 de données reliés à une première unité de traitement 4.
[0043] Le premier réseau 2 comprend une deuxième unité de traitement 5, une troisième unité de traitement 6, et un dispositif de datation 7 relié aux première et deuxième unités 5, 6 et à la première unité 4 par un premier bus 8 de données par exemple du type réseau d'aire de contrôle CAN « Controller Area Network » en anglais.
[0044] Le dispositif de datation 7, « Time Stamp » en anglais, date des trames de données délivrées par les deuxième et troisième unités de traitements 5, 6, et comporte une horloge interne communiquant avec lesdites unités de traitement 5, 6.
[0045] La première unité de traitement 5 délivre par exemple des relevés effectués par un radar du véhicule 1 permettant de déterminer une distance entre le véhicule 1 et un obstacle. [0046] La deuxième unité de traitement 6 délivre par exemple des trames de données générées par une caméra du véhicule 1.
[0047] Les trames de données datées délivrées par le dispositif de datation 7 sont transmises à la première unité de traitement 4 par l’intermédiaire du premier bus 8.
[0048] Le deuxième réseau 3 comprend une quatrième unité 9 de traitement reliée à une cinquième unité 10 de traitement par l’intermédiaire d’un deuxième bus 11 de données, une sixième unité 12 reliée à la cinquième unité 10 par l’intermédiaire d’un troisième bus 13, et un dispositif de synchronisation 14 relié à la sixième unité 12 par l’intermédiaire d’un quatrième bus 15.
[0049] Le dispositif de synchronisation 14 est en outre relié à la première unité 4 par l’intermédiaire d’un quatrième bus 16 de données, par exemple du type réseau d'aire de contrôle CAN.
[0050] La quatrième unité 9 délivre des trames de données relatives au véhicule 1, par exemple et non limitativement la vitesse du véhicule, l’accélération du véhicule, l’état de freinage du véhicule si un dispositif de freinage du véhicule 1 est activé, à partir de données émises par des capteurs du véhicule 1.
[0051] Les trames de données délivrées par la quatrième unité 9 sont transmises à la première unité 4 par l’intermédiaire de la cinquième unité 10, de la sixième unité 12, du dispositif de synchronisation 14, du deuxième bus 11, du troisième bus 13 et du quatrième bus 15.
[0052] La première unité 4 fusionne les données contenues dans les trames de données reçues du dispositif de datation 7 et du dispositif de synchronisation 14 pour reconstituer une scène dans laquelle évolue le véhicule 1.
[0053] Les trames données délivrées par la quatrième unité 9 ne peuvent pas être datées par un dispositif de datation, « Time Stamp » en anglais.
[0054] Le dispositif de synchronisation 14 comprend des moyens de stockage 17 et des moyens de datation 18.
[0055] Les moyens de stockage 17 sauvegardent une estimation LT de la latence globale du deuxième réseau 3.
[0056] Les moyens de datation 18 datent les trames de données émises par la quatrième unité 9 et reçues par le dispositif de synchronisation 14 de sorte que les trames sont considérées comme étant reçues à l’instant de réception par le dispositif de synchronisation 14 diminué de l’estimation de la latence globale LT.
[0057] Le dispositif de synchronisation 14 permet de dater de façon simple les trames traversant ledit dispositif sans la mise en place d’organes coûteux et complexes à mettre en œuvre.
[0058] A présent est exposé un exemple d’estimation de la latence globale LT.
[0059] On suppose que le deuxième bus 11 est du type réseau d'aire de contrôle CAN, et que le troisième et le quatrième bus 13, 15 sont du type réseau interconnecté local LIN. [0060] On suppose en outre que la cinquième unité 10 est une passerelle, « gateway » en anglais, transformant les trames de données reçues par l’intermédiaire du deuxième bus 11 en trames de données lisibles par le troisième bus 13, et que la sixième unité 12 est une passerelle, « gateway » en anglais, transférant les trames de données circulant sur le troisième bus 13 vers le quatrième bus 15 sans transformer lesdites trames.
[0061] Bien entendu les deuxième, troisième et quatrième bus 11, 13, 15 peuvent être de même type ou de types différents, par exemple du type LIN et CAN.
[0062] En outre, le deuxième réseau 3 peut comporter un nombre différent de trois unités de traitement reliées par des bus de données.
[0063] La quatrième unité 9 comprend une première latence LT91 associée à la réception de données émises par les capteurs du véhicule 1, une deuxième latence LT92 associée au traitement des données reçues par ladite unité de traitement, une troisième latence LT93 associée à l’écriture de la trame de données traitée dans une mémoire de ladite unité de traitement.
[0064] La cinquième unité 10 comprend une première latence LT101 associée à la réception de trames de données circulant sur le deuxième bus 11, une deuxième latence LT102 associée au traitement des données reçues par ladite unité de traitement pour convertir les trames de données circulant sur le deuxième bus 11 en trames de données acceptées par le troisième bus 13, une troisième latence LT103 associée à l’écriture de la trame de données traitée dans une mémoire de ladite unité de traitement.
[0065] Comme les troisième et quatrième bus 13, 15 sont du même type, aucune conversion de trames de données n’est nécessaire de sorte que la sixième unité 12 comprend seulement une première latence LT 121 associée à la réception de trames de données circulant sur le troisième bus 13.
[0066] Pour une passerelle sans séquenceur, la latence liée à la cadence de trame de sortie n’est pas prise en compte.
[0067] Le deuxième bus 11 comprend une quatrième latence LT111 associée à l’envoi d’une trame de données traitée et stockée dans la mémoire de la quatrième unité 9 de traitement par un séquenceur du deuxième bus, et une cinquième latence LT112 associée à la transmission par le deuxième bus de la trame de données traitée à la cinquième unité 10.
[0068] Le troisième bus 13 comprend une quatrième latence LT131 associée à l’envoi d’une trame de données traitée et stockée dans la mémoire de la cinquième unité 10 de traitement par un séquenceur du troisième bus, et une cinquième latence LT 132 associée à la transmission par le troisième bus de la trame de données traitée à la sixième unité 12.
[0069] Le quatrième bus 15 comprend une quatrième latence LT151 associée à l’envoi par un séquenceur du quatrième bus d’une trame de données reçue par la sixième unité 12, et une cinquième latence LT 152 associée à la transmission par le quatrième bus de la trame de données au dispositif de synchronisation 14.
[0070] L’estimation de la latence globale LT est déterminée par un dispositif d’estimation 20 de la latence globale.
[0071] La [Fig.2] illustre schématiquement un exemple du dispositif d’estimation 20.
[0072] Le dispositif d’estimation 20 comprend des premiers moyens de modélisation 21, des deuxièmes moyens de modélisation 22, des troisièmes moyens de modélisation 23, des quatrièmes moyens de modélisation 24, et des cinquièmes moyens de modélisation 25.
[0073] Les premiers moyens de modélisation 21 modélisent les premières latences LT91, LT101, LT121 des quatrième unité 9, cinquième unité 10 et sixième unité 12 par une loi de probabilité F1(X), F2(X), F3(X).
[0074] Les deuxièmes moyens de modélisation 22 modélisent les deuxièmes latences LT92, LT 102 des quatrième unité 9 et cinquième unité 10 par une valeur prédéterminée fixe V92, VI 02.
[0075] Les troisièmes moyens de modélisation 23 modélisent les troisièmes latences LT93, LT103 des quatrième unité 9 et cinquième unité 10 par une loi de probabilité F4(X), F5(X).
[0076] Les quatrièmes moyens de modélisation 24 modélisent les quatrièmes latences LT111, LT131, LT151 des deuxième bus 11, troisième bus 13 et quatrième bus 15 par une loi de probabilité F6(X), F7(X), F8(X).
[0077] Les cinquièmes moyens de modélisation 25 modélisent les cinquièmes latences LT112, LT132, LT152 des deuxième bus 11, troisième bus 13 et quatrième bus 15 par une deuxième valeur prédéterminée fixe V 112, V132, V152.
[0078] Le dispositif d’estimation 20 comprend en outre des moyens d’estimation 26 estimant la latence globale LT à partir des premières latences LT91, LT101, LT121, des deuxièmes latences LT92, LT 102, des troisièmes latences LT93, LT 103, des quatrièmes latences LT111, LT131, LT151 et des cinquièmes latences LT 112, LT 132, LT 152.
[0079] La latence globale LT est modélisée par une fonction de densité de probabilité P1(X).
[0080] On suppose que les premières, deuxièmes, troisièmes, quatrièmes et cinquièmes latences sont indépendantes de sorte qu’elles ne sont pas corrélées entre elles.
[0081] On suppose en outre que la loi de probabilité F1(X), F2(X), F3(X), F4(X), F5(X), F6(X), F7(X), F8(X) comprend une loi uniforme définie par des bornes inférieures Bl l, B21, B31, B41, B51, B61, B71, B81 et supérieures B12, B22, B32, B42, B52, B62, B72, B82.
[0082] Les moyens d’estimation 26 estiment la latence globale LT en sommant entre elles les lois de probabilité uniforme F1(X), F2(X), F3(X), F4(X), F5(X), F6(X), F7(X), F8(X) et les valeurs prédéterminées fixes V92, V102, VI 12, V132, V152 selon les formules mathématiques décrites dans le document intitulé « A Note on the Sum of Uniform Random Variables, Aniello Buonocore, Enrica Pirozzi Luigia Caputo, Di- partimento di Matematica e Applicazioni, Universita di Napoli Federico II, Via Cintia, 80126 Napoli, Italy, Dipartimento di Matematica, Universita di Torino, Via Carlo Alberto 10, 10123 Torino, Italy ».
[0083] La latence globale LT est modélisée par une fonction de densité de probabilité P1(X).
[0084] Les bornes inférieures et supérieures des lois de probabilité uniforme F1(X), F2(X),
F3(X), F4(X), F5(X), F6(X), F7(X), F8(X) et les valeurs prédéterminées fixes V92, V 102, V 112, V132, V152 sont déterminées selon le type d’unité de traitement 9, 10, 12 et le type de bus 11, 13, 15.
[0085] Selon un autre mode de mise en œuvre du dispositif d’estimation 20, il a été constaté que généralement les quatrièmes latences LT111, LT131, LT151 sont de valeur sensiblement nulle et que les cinquièmes latences LT112, LT132, LT152 sont négligeables par rapport aux autres latences de sorte que les quatrièmes latences et les cinquièmes latences sont négligées dans l’estimation de la latence globale LT simplifiant ainsi l’estimation de la latence globale LT.
[0086] Les moyens d’estimation 26 peuvent en outre déterminer d’autres caractéristiques statistiques de la latence global LT en réalisant plusieurs tirages à partir de la fonction de densité de probabilité P1(X), par exemple une valeur moyenne q, un écart type o, une fonction de répartition P2(X) permettant par exemple de rendre plus robuste la datation.
[0087] Les premiers, deuxièmes, troisièmes, quatrièmes et cinquièmes moyens de modélisation 21, 22, 23, 24, 25 comprennent chacun par exemple une mémoire sauvegardant les lois de probabilité uniforme F1(X), F2(X), F3(X), F4(X), F5(X), F6(X), F7(X), F8(X) et les valeurs prédéterminées fixes V92, V102, VI 12, V132, V152.
[0088] Les moyens d’estimation 26 comprennent par exemple une unité de traitement déterminant l’estimation de la latence global LT et les caractéristiques statistiques de l’estimation de la latence global LT à partir des lois de probabilité uniforme F1(X), F2(X), F3(X), F4(X), F5(X), F6(X), F7(X), F8(X) et les valeurs prédéterminées fixes V92, V102, VI 12, V132, V152.

Claims

Revendications
[Revendication 1] Procédé d’estimation de la latence globale (LT) dans un réseau de données pour véhicule automobile, le réseau de données comportant au moins une première unité de traitement (9, 10, 12) reliée à bus de données (11, 13, 15), le procédé comprenant :
- la modélisation d’une première latence (LT91, LT101;LT121) associée à la réception d’une trame de données par ladite unité de traitement (9, 10, 12), d’une deuxième latence (LT92,
LT 102) associée au traitement de la trame de données reçue par ladite unité de traitement, d’une troisième latence (LT93, LT103, LT123) associée à l’écriture de la trame de données traitée dans une mémoire de ladite unité de traitement, et
- l’estimation de la latence globale à partir des premières, deuxième, et troisièmes latences, caractérisé en ce que la deuxième latence est modélisée par une valeur prédéterminée fixe (V92, V102), et la première latence et la troisième latence sont chacune modélisées par une loi de probabilité (F1(X), F2(X), F3(X)), la latence globale étant modélisée par une fonction de densité de probabilité (P1(X)).
[Revendication 2] Procédé selon la revendication 1, comprenant en outre la modélisation d’une quatrième latence (LT111, LT 131, LT 151) associée à l’envoi de la trame de données traitée sur le bus par un séquenceur du bus, la quatrième latence étant modélisée par la loi de probabilité (F6(X), F7(X), F8(X)), la latence globale (LT) étant en outre estimée à partir de la quatrième latence.
[Revendication 3] Procédé selon l’une des revendications 1 ou 2, comprenant en outre la modélisation d’une cinquième latence (LT112, LT132, LT152) associée à la transmission par le bus de la trame de données traitées à une deuxième unité de traitement reliée au bus, la cinquième latence étant modélisée par une deuxième valeur prédéterminée fixe (VI 12, V 132, V152), la latence globale (LT) étant en outre estimée à partir de la cinquième latence.
[Revendication 4] Procédé selon l’une des revendications 1 à 3, dans laquelle la loi de probabilité comprend une loi uniforme.
[Revendication 5] Procédé de synchronisation pour un réseau de données d’un véhicule (1) automobile comprenant le stockage d’une estimation de la latence globale (LT) du réseau de données déterminée selon l’une des revendications 1 à 4, et la datation d’une trame de données reçue par un dispositif de synchronisation (14) de sorte que la trame est considérée comme étant reçue à l’instant de réception par le dispositif de synchronisation diminué de l’estimation de la latence globale.
[Revendication 6] Dispositif d’estimation (20) de la latence globale dans un réseau de données pour véhicule automobile (1), le réseau de données comportant au moins une première unité de traitement (9, 10, 12) reliée à un bus de données 11, 13, 15), le dispositif comprenant
- des premiers moyens de modélisation (21) configurés pour modéliser une première latence (LT91, LT 101, LT 121) associée à la réception d’une trame de données par ladite unité de traitement,
- des deuxièmes moyens de modélisation (22) configurés pour modéliser une deuxième latence (LT92, LT 102) associée au traitement de la trame de données reçue par ladite unité de traitement,
- des troisièmes moyens de modélisation (23) configurés pour modéliser une troisième latence (LT93, LT103) associée à l’écriture de la trame de données traitée dans une mémoire de ladite unité de traitement, et
- des moyens d’estimation (26) configurés pour estimer la latence globale (LT) à partir des premières, deuxième et troisièmes latences, caractérisé en ce que la deuxième latence est modélisée par une valeur prédéterminée fixe (V92, V102), et la première latence et la troisième latence sont chacune modélisées par une loi de probabilité (F1(X), F2(X), F3(X)), la latence globale étant modélisée par une fonction de densité de probabilité (P1(X)).
[Revendication 7] Dispositif selon la revendication 6, comprenant en outre des quatrièmes moyens de modélisation (24) configurés pour modéliser une quatrième latence (LT111, LT131, LT151) associée à l’envoi de la trame de données traitée par un séquenceur du bus, la quatrième latence étant modélisée par la loi de probabilité, les moyens d’estimation étant en outre configurés pour estimer la latence globale à partir de la quatrième 11
WO 2023/066699 PCT/EP2022/078101 latence.
[Revendication 8] Dispositif selon l’une des revendications 6 ou 7, comprenant en outre des cinquièmes moyens de modélisation (25) configurés pour modéliser une cinquième latence (LT112, LT132, LT152) associée à la transmission par le bus de la trame de données traitées à une deuxième unité de traitement reliée au bus, la cinquième latence étant modélisée par une deuxième valeur fixe prédéterminée, les moyens d’estimation étant en outre configurés pour estimer la latence globale à partir de la quatrième latence.
[Revendication 9] Dispositif de synchronisation (14) pour un réseau de données d’un véhicule automobile comprenant des moyens de stockage (17) configurés pour stocker une estimation de la latence globale (LT) du réseau de données déterminée au moyen d’un procédé d’estimation de la latence globale selon l’une des revendications 1 à 4, et des moyens de datation (18) configurées pour dater une trame de données reçue par le dispositif de sorte que la trame est considérée comme étant reçue à l’instant de réception par le dispositif de synchronisation diminué de l’estimation de la latence globale.
[Revendication 10] Réseau (3) de données pour véhicule automobile comprenant une première unité de traitement (9, 10, 12) reliée à une deuxième unité de traitement (4) par l’intermédiaire d’un bus de données (11, 13, 15, 16) et du dispositif de synchronisation (14) selon la revendication 9.
[Revendication 11] Véhicule automobile (1) comprenant un réseau de données (3) selon la revendication 10.
EP22800658.1A 2021-10-20 2022-10-10 Dispositif d'estimation de la latence globale dans un réseau de données, procédé, réseau de données et véhicule associés Pending EP4420323A1 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR2111130A FR3128341A1 (fr) 2021-10-20 2021-10-20 Dispositif d’estimation de la latence globale dans un réseau de données, procédé, réseau de données et véhicule associés
PCT/EP2022/078101 WO2023066699A1 (fr) 2021-10-20 2022-10-10 Dispositif d'estimation de la latence globale dans un réseau de données, procédé, réseau de données et véhicule associés

Publications (1)

Publication Number Publication Date
EP4420323A1 true EP4420323A1 (fr) 2024-08-28

Family

ID=80447475

Family Applications (1)

Application Number Title Priority Date Filing Date
EP22800658.1A Pending EP4420323A1 (fr) 2021-10-20 2022-10-10 Dispositif d'estimation de la latence globale dans un réseau de données, procédé, réseau de données et véhicule associés

Country Status (3)

Country Link
EP (1) EP4420323A1 (fr)
FR (1) FR3128341A1 (fr)
WO (1) WO2023066699A1 (fr)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2940873B1 (fr) * 2009-01-07 2012-11-02 Canon Kk Procede de synchronisation d'une transmission de trames de donnees applicatives, dispositifs d'emission et de reception, produit programme d'ordinateur et moyen de stockage correspondants
US8504864B2 (en) 2010-12-01 2013-08-06 GM Global Technology Operations LLC Data sensor coordination using time synchronization in a multi-bus controller area network system
US9935685B2 (en) 2015-05-28 2018-04-03 Qualcomm Incorporated DC power line synchronization for automotive sensors
US10797981B2 (en) * 2018-03-08 2020-10-06 Denso International America, Inc. Application specific connected service provision system
CN111309094A (zh) 2020-02-06 2020-06-19 上海图趣信息科技有限公司 一种传感器设备采集数据的同步板卡及方法

Also Published As

Publication number Publication date
FR3128341A1 (fr) 2023-04-21
WO2023066699A1 (fr) 2023-04-27

Similar Documents

Publication Publication Date Title
FR2936384A1 (fr) Dispositif d'echange de donnees entre composants d'un circuit integre
FR2855691A1 (fr) Securisation de la distribution de documents numeriques dans un reseau pair a pair
EP1275551B1 (fr) Dispositif de contrôle du point de fonctionnement du groupe motopropulseur d'un véhicule
EP3084588A1 (fr) Module de traitement du signal, notamment pour reseau de neurones et circuit neuronal.
EP2105760A1 (fr) Procédé et système de pistage et de suivi d'emetteurs
EP4420323A1 (fr) Dispositif d'estimation de la latence globale dans un réseau de données, procédé, réseau de données et véhicule associés
EP2254066A1 (fr) Méthode d'aide à la réalisation et de validation d'une plateforme avionique
FR3014622A1 (fr) Architecture de transmission de donnees critiques dans des systemes avioniques
WO2022148812A1 (fr) Dispositif et procédé de calcul de paramètres de conduite
FR2667176A1 (fr) Procede et circuit de codage d'un signal numerique pour determiner le produit scalaire de deux vecteurs et traitement tcd correspondant.
FR2758196A1 (fr) Unite de transmission en serie de donnees
EP1011051A1 (fr) Protocole et système de liaison par BUS entre éléments d'un microcontrôleur
EP1950667A1 (fr) Passerelle de communication entre deux entités
FR3093831A1 (fr) Dispositif pour et procédé de transmission de données
EP1647112A2 (fr) Procede et dispositif de transmission de donnees
FR2887052A1 (fr) Architecture radar generique
FR3114465A1 (fr) Procédé et dispositif de gestion de l'émission de messages
FR2933054A3 (fr) Architecture de reseau de communication amelioree pour vehicule
EP0667680A1 (fr) Procédé et dispositif de quantification vectorielle d'un signal numérique, notamment appliqué à la compression d'images numériques
CA2466666A1 (fr) Systeme de commande a architecture distribuee pour convertisseurs statiques de puissance
EP4176327B1 (fr) Procédé d'évaluation de l'état relatif d'un moteur d'aéronef
FR3149716A1 (fr) Engin autonome avec capteurs
EP0728623A1 (fr) Procédé de gestion de la transmission de messages sur un réseau de transmission d'un système électronique embarqué à bord d'un véhicule automobile
EP1404087B1 (fr) Dispositif ordonnanceur pour un système à ressources partagées asymétriquement
EP0643394B1 (fr) Dispositif de comparaison des rythmes d'écriture et de lecture d'une mémoire-tampon

Legal Events

Date Code Title Description
STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: UNKNOWN

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE INTERNATIONAL PUBLICATION HAS BEEN MADE

PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: REQUEST FOR EXAMINATION WAS MADE

17P Request for examination filed

Effective date: 20240419

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC ME MK MT NL NO PL PT RO RS SE SI SK SM TR

DAV Request for validation of the european patent (deleted)
DAX Request for extension of the european patent (deleted)