EP4143966A1 - Level converter and circuit assembly comprising such a level converter - Google Patents

Level converter and circuit assembly comprising such a level converter

Info

Publication number
EP4143966A1
EP4143966A1 EP21739538.3A EP21739538A EP4143966A1 EP 4143966 A1 EP4143966 A1 EP 4143966A1 EP 21739538 A EP21739538 A EP 21739538A EP 4143966 A1 EP4143966 A1 EP 4143966A1
Authority
EP
European Patent Office
Prior art keywords
connection
level
voltage
converter
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
EP21739538.3A
Other languages
German (de)
French (fr)
Inventor
Rudolf Ritter
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Publication of EP4143966A1 publication Critical patent/EP4143966A1/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H03K19/018528—Interface arrangements of complementary type, e.g. CMOS with at least one differential stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/50—Amplifiers in which input is applied to, or output is derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower
    • H03F3/505—Amplifiers in which input is applied to, or output is derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0005—Modifications of input or output impedance
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017509—Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/50—Indexing scheme relating to amplifiers in which input being applied to, or output being derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower
    • H03F2203/5031—Indexing scheme relating to amplifiers in which input being applied to, or output being derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower the source circuit of the follower being a current source

Definitions

  • the present invention relates to a level converter and a circuit arrangement comprising such level converters and in particular to a highly linear level converter with a high input impedance.
  • Analog level converters are known from the prior art, which are operated on the basis of a p-channel MOSFET or an n-channel MOSFET with a constant power supply and which have a high input impedance, since the gate of a MOSFET primarily has a capacitive effect.
  • the linearity of such a level converter is determined by the stability of the voltage USG (voltage between source and gate). This depends on the threshold voltage UT, which can be kept constant with a suitable bulk connection. Furthermore, USG is dependent on the drain current ID, which is also constant. In contrast, the dependency of the source-drain voltage USD of such a level converter known from the prior art is not constant, which in turn leads to a dependency on USG with respect to an input voltage UE. The possibility of using such MOSFET-based level converters with a correspondingly high input impedance can thus be restricted in highly linear circuits.
  • level conversion circuits known from the prior art have a low input impedance (e.g. using an R2R network) or cannot be measured near the supplies (e.g. using a current-resistance level converter) .
  • a level converter and in particular a level converter with a high linearity and a high input impedance is proposed.
  • the level shifter comprises a transistor which, due to a high input impedance and a low output impedance, is preferably an n-channel MOSFET or a p-channel MOSFET, without thereby restricting the type of transistors that can be used in this context to the aforementioned.
  • npn bipolar transistor a pnp bipolar transistor
  • an n-channel JFET a p-channel JFET
  • an n-channel FinFET a p-channel FinFET or a different type of transistor in connection with the use level converter according to the invention.
  • respective complementary types of transistors e.g. p-channel / n-channel MOSFETs
  • p-channel / n-channel MOSFETs can be used by the skilled person in an obvious manner by suitable adaptations of the circuit of the level converter according to the invention, which is why to avoid repetitions the detailed description of which is dispensed with.
  • the level converter according to the invention further comprises an impedance converter, an input voltage connection, an output voltage connection and a power supply connection.
  • the input voltage connection is connected to a gate connection of the transistor and is set up to be connected to an input voltage to be shifted by the level shifter.
  • the respective connections of the level converter according to the invention do not necessarily have to be physically present, separate connections.
  • the input voltage connection and the gate connection can be one and the same physical connection.
  • the respective connections are designated and described in accordance with their respective functional tasks and not necessarily in accordance with their actual physical characteristics.
  • the input voltage to be shifted or converted by the level converter can, for example, be an input voltage related to a reference potential (e.g. a ground potential) of the level converter.
  • the output voltage connection of the level shifter is connected to a source connection of the transistor and to the power supply connection and is set up to provide the input voltage to be shifted by the level shifter as an output voltage of the level shifter.
  • a first input connection of the impedance converter is connected to the source connection or the gate connection of the transistor.
  • An output connection of the impedance converter is connected to the drain connection of the transistor.
  • the power supply connection is also set up to receive a current from a constant current source.
  • the impedance converter is finally set up to keep a source-drain voltage of the transistor at a predefined value using a reference voltage (or also setpoint voltage).
  • a source-drain voltage kept constant in this way in combination with a constant drain current and a predefined threshold voltage of the transistor can accordingly lead to a constant source-gate voltage, thereby ensuring a very high linearity of the present level converter circuit a high input impedance can be achieved.
  • a measurement capability against a supply (e.g. ground) and beyond can also be implemented on the basis of such a level converter.
  • the reference voltage is advantageously provided on the basis of a voltage source (for example an externally connected voltage source) upstream of the first input connection of the impedance converter.
  • a voltage source for example an externally connected voltage source
  • the impedance converter is also advantageously implemented on the basis of a differential amplifier, the first input connection of the impedance converter in this case corresponding to a positive input connection of the differential amplifier.
  • a second input connection of the impedance converter which corresponds to a negative input connection of the differential amplifier, is connected to the drain connection of the transistor in this case.
  • the impedance converter is explicitly not limited to the use of a differential amplifier (or an operational amplifier) and that, instead, discrete and / or integrated circuits and / or components that differ from this can be used to increase the source-drain voltage of the To keep the transistor at the predefined voltage value.
  • a differential amplifier is used as an impedance converter, it is particularly advantageous to provide the reference voltage on the basis of a predefined voltage offset (i.e., a predefined voltage offset) between the positive and the negative signal path of the differential amplifier.
  • a predefined voltage offset i.e., a predefined voltage offset
  • the predefined voltage offset between the positive and the negative signal path of the differential amplifier can be achieved, for example, using different resistors and / or different voltage sources and / or different current sources and / or using transistors with different parameters in the two signal paths of the differential amplifier.
  • the power supply of the negative signal path of the differential amplifier can be connected to the negative signal path via a resistor, so that this leads to a voltage drop and consequently to a voltage offset between the two signal paths.
  • a resistor can also be arranged in the positive signal path, a resistance value in the negative signal path in connection with the circuit structure described here should always be greater than a resistance value in the positive signal path.
  • the resistor (s) and / or the above-mentioned further measures for generating the voltage offset can also be arranged at other suitable positions within the differential amplifier. It is crucial in the sense of the level converter according to the invention that an asymmetry is generated between the two signal paths by means of a respective measure, which preferably results in the desired voltage offset. It should be noted that for the alternatively or additionally proposed use of different voltage sources and / or current sources, analogous to the use of different resistors, it applies that these are either only in one of the two signal paths or with different properties (voltage levels, current intensities, etc.) in both of the signal paths can be arranged.
  • the level converter according to the invention can be implemented as a fully integrated circuit and / or as a discrete circuit and thus also as a partially integrated circuit.
  • the level shifter described above can be part of an ASIC.
  • a further improvement in the linearity of the proposed level converter can be achieved in that a bulk-source voltage of the transistor corresponds to a predefined potential difference.
  • the predefined potential difference can correspond to a potential difference of 0 V, in which case the source connection of the transistor can be short-circuited to a bulk connection of the transistor.
  • the impedance converter can essentially have a voltage gain of one and / or be implemented as a voltage follower (English buffer) based on a differential amplifier.
  • the most exact possible approximation of the voltage gain to the factor one in the sense of the present invention is particularly advantageous that an improvement in the linearity of the level converter according to the invention compared to a level converter known from the prior art with a high input impedance, but also then can be achieved if the voltage gain should have a value other than one.
  • the level converter according to the invention can in principle be used in any circuits which require a level conversion with high linearity with high input impedance and possibly low output impedance at the same time.
  • Such circuits can be, for example, circuits for current measurement technology and / or circuits of a battery management system (e.g. for a means of transport).
  • the level converter can also be used in circuits which do not or only partially require the advantageous properties of the level converter according to the invention.
  • a circuit arrangement which comprises the level converter described above.
  • the circuit arrangement comprises a first level shifter and a second level shifter as described above.
  • the first level shifter is set up to shift a positive input signal related to a negative input signal by a predefined level
  • the second level shifter is set up to shift the negative input signal by the same predefined level.
  • the first level converter and the second level converter can ideally be constructed identically.
  • the circuit arrangement is set up to be used for a differential measurement between a positive output signal of the first level converter and a negative output signal of the second level converter.
  • the negative input signal can, for example, be a negative signal of a differential signal transmission or else a reference potential such as a common ground potential of the be circuit arrangement according to the invention.
  • the level conversion of both the positive input signal and the negative input signal by the same value in each case can prevent a desired predefined value for the level shift from deviating from the predefined value due to physical boundary conditions in a real circuit. This is achieved in that both level converters have a potential deviation from the predefined value of the level shift in a similar manner due to their design which is as identical as possible (assuming the lowest possible component tolerances).
  • the essentially uniform deviations of the two level converters therefore have no or significantly reduced effect, which means that a further improvement in level conversion can be achieved on the basis of the present circuit arrangement.
  • the two level shifter and the second level shifter can be particularly advantageous to arrange the first level shifter and the second level shifter within an overall circuit in such a way that environmental influences (in particular temperature fluctuations) have an essentially uniform effect on the first level shifter and the second level shifter.
  • environmental influences in particular temperature fluctuations
  • the two level converters can also be arranged at spaced apart positions of an overall circuit if the environmental influences on the respective arrangement positions, despite the spacing, have a uniform effect on these positions and thus on the level converters arranged at these positions.
  • FIG. 1 shows a circuit diagram of an embodiment of a level converter according to the invention
  • FIG. 2 shows a circuit diagram of a further embodiment of a level converter according to the invention
  • FIG. 3 shows a circuit diagram of an exemplary circuit arrangement for a differential voltage measurement based on a level converter according to the invention.
  • FIG. 1 shows a circuit diagram of an embodiment of a level converter according to the invention.
  • the level shifter here comprises a p-channel MOSFET 10 (hereinafter abbreviated as “PMOS 10”), the source connection 12 of which is short-circuited to a bulk connection 18 of the PMOS 10, as a result of which a source-gate voltage USG of the PMOS 10 is essentially is kept constant.
  • a gate connection 16 of the PMOS 10 is connected to an input voltage connection 30 via which an input voltage UE related to a ground potential M of the level converter is fed in, the level of which is raised here by 2 V by means of the level converter.
  • An output voltage connection 40 of the level converter is connected to the source connection 12 of the PMOS 10 and a power supply connection 50 and is set up to provide the input voltage UE raised by 2 V by the level converter as output voltage UA.
  • the power supply connection 50 is connected to a first connection of a constant current source 60, which provides a constant current I.
  • the constant current source 60 is connected to a second connection with a positive supply voltage V DD.
  • the source connection 12 is furthermore connected to a first connection of a reference voltage source 80, which provides a predefined constant reference voltage.
  • a second connection of the reference voltage source 80 is connected to a first input connection 22 of an impedance converter 20.
  • An output terminal 26 of the impedance converter 20 is connected to a drain terminal 14 of the PMOS 10.
  • the impedance converter 20 is set up to keep a source-drain voltage USD of the PMOS 10 at a predefined value using the reference voltage.
  • FIG. 2 shows a circuit diagram of a further embodiment of a level converter according to the invention. It should be pointed out that due to the similarities between the embodiments of the level converter according to the invention in FIGS. 1 and 2, in order to avoid repetition, only the differences between the two figures are described below.
  • the impedance converter 20 is implemented on the basis of a differential amplifier.
  • the first input connection of the impedance converter 20 thus corresponds here to a positive input connection 22 of the differential amplifier.
  • a second input connection of the impedance converter corresponds to a negative input connection 24 of the differential amplifier.
  • the negative input connection 24 of the differential amplifier is connected to a drain connection 14 of the PMOS 10.
  • FIG. 3 shows a circuit diagram of an exemplary circuit arrangement for a differential voltage measurement based on the level converter according to the invention.
  • the circuit arrangement is identified by the dashed line in FIG. 2 and comprises a first level converter 70 and a second level converter 75, which are constructed identically and are arranged here in close proximity to one another in an integrated circuit.
  • a positive input signal UEP which is related to a negative input signal UEN, is fed into an input voltage connection 30 of the first level converter 70.
  • a negative input signal UEN which is related to the positive input signal UEP, is fed into an input voltage connection 30 of the second level converter 75.
  • Both level shifters 70, 75 raise the input signals UEP and UEN by the same value.
  • a corresponding level-shifted positive output signal UAP is output via an output voltage connection 40 of the first level converter 70 and corresponds to a negative output signal UAN of an output voltage connection 40 of the second level converter 75.

Abstract

The invention relates to a level converter and to a circuit assembly comprising such a level converter. The level converter comprises a transistor (10), an impedance converter (20), an input voltage connection (30), an output voltage connection (40), and a power supply connection (50). The input voltage connection (30) is connected to a gate connection (16) of the transistor (10), and the output voltage connection (40) is connected to a source connection (12) of the transistor (10) and the power supply connection (50). A first input connection (22) of the impedance converter (20) is connected to the source connection (12) or the gate connection (16) of the transistor (10), and an output connection (26) of the impedance converter (20) is connected to the drain connection (14) of the transistor (10). The power supply connection (50) is designed to receive a current (I) from a constant power source (60), and the impedance converter (20) is designed to keep a source drain voltage (USD) of the transistor (10) at a specified value using a reference voltage.

Description

Beschreibung description
Titel title
Pegelumsetzer und Schaltungsanordnung umfassend solche Pegelumsetzer Level converter and circuit arrangement comprising such level converters
Stand der Technik State of the art
Die vorliegende Erfindung betrifft einen Pegelumsetzer und Schaltungsanordnung umfassend solche Pegelumsetzer und insbesondere einen hochlinearen Pegelumsetzer mit einer hohen Eingangsimpedanz. The present invention relates to a level converter and a circuit arrangement comprising such level converters and in particular to a highly linear level converter with a high input impedance.
Aus dem Stand der Technik sind analoge Pegelumsetzer bekannt, welche auf Basis eines p-Kanal MOSFET oder eines n-Kanal MOSFET mit einer konstanten Stromversorgung betrieben werden und welche eine hohe Eingangsimpedanz aufweisen, da das Gate eines MOSFET in erster Ordnung nur kapazitiv wirkt. Die Linearität eines solchen Pegel Umsetzers wird über die Stabilität der Spannung USG (Spannung zwischen Source und Gate) bestimmt. Diese ist abhängig von der Threshold-Spannung UT, welche, mit einem geeigneten Bulk-Anschluss konstant gehalten werden kann. Des Weiteren ist USG abhängig vom Drain-Strom ID, welcher ebenfalls konstant ist. Die Abhängigkeit der Source-Drain-Spannung USD eines solchen aus dem Stand der Technik bekannten Pegel Umsetzers ist hingegen nicht konstant, was wiederum zu einer Abhängigkeit von USG bzgl. einer Eingangsspannung UE führt. Eine Einsatzmöglichkeit solcher MOSFET- basierter Pegelwandler mit entsprechend hoher Eingangsimpedanz kann somit in hochlinearen Schaltungen eingeschränkt sein. Analog level converters are known from the prior art, which are operated on the basis of a p-channel MOSFET or an n-channel MOSFET with a constant power supply and which have a high input impedance, since the gate of a MOSFET primarily has a capacitive effect. The linearity of such a level converter is determined by the stability of the voltage USG (voltage between source and gate). This depends on the threshold voltage UT, which can be kept constant with a suitable bulk connection. Furthermore, USG is dependent on the drain current ID, which is also constant. In contrast, the dependency of the source-drain voltage USD of such a level converter known from the prior art is not constant, which in turn leads to a dependency on USG with respect to an input voltage UE. The possibility of using such MOSFET-based level converters with a correspondingly high input impedance can thus be restricted in highly linear circuits.
Weitere aus dem Stand der Technik bekannte Schaltungen zur Pegelumsetzung weisen hingegen eine geringe Eingangsimpedanz auf (z. B. unter Verwendung eines R2R- Netzwerkes) oder können nicht nahe der Versorgungen gemessen werden (z. B. unter Verwendung eines Strom-Widerstand-Pegelumsetzers). Other level conversion circuits known from the prior art, however, have a low input impedance (e.g. using an R2R network) or cannot be measured near the supplies (e.g. using a current-resistance level converter) .
Es ist daher eine Aufgabe der vorliegenden Erfindung, einen Pegelumsetzer bereitzustellen, der in der Lage ist, einen Arbeitspunkt eines Transistors und insbesondere eines MOSFET derart zu stabilisieren, dass eine hohe Gesamtlinearität eines solchen Pegelumsetzers erreicht wird, während dieser eine hohe Eingangsimpedanz und eine Messfähigkeit gegen eine Versorgung aufweist. Es ist darüber hinaus eine Aufgabe der vorliegenden Erfindung, eine Schaltungsanordnung umfassend solche Pegelumsetzer bereitzustellen, welche in der Lage ist, die hohe Linearität des erfindungsgemäßen Pegelumsetzers weiter zu verbessern. It is therefore an object of the present invention to provide a level shifter which is able to determine an operating point of a transistor and in particular to stabilize a MOSFET in such a way that a high overall linearity of such a level shifter is achieved, while it has a high input impedance and a measurement capability with respect to a supply. It is also an object of the present invention to provide a circuit arrangement comprising such level converters which is able to further improve the high linearity of the level converter according to the invention.
Offenbarung der Erfindung Disclosure of the invention
Gemäß einem ersten Aspekt der vorliegenden Erfindung wird ein Pegelumsetzer und insbesondere ein Pegelumsetzer mit einer hohen Linearität und einer hohen Eingangsimpedanz vorgeschlagen. Der Pegelumsetzer umfasst einen Transistor, welcher aufgrund einer hohen Eingangsimpedanz und einer geringen Ausgangsimpedanz bevorzugt ein n-Kanal MOSFET oder ein p-Kanal MOSFET ist, ohne die Art der in diesem Zusammengang verwendbaren Transistoren dadurch auf die Vorgenannten einzuschränken. Stattdessen ist es beispielsweise auch denkbar, einen npn-Bipolartransistor, einen pnp-Bipolartransistor, einen n- Kanal-JFET, einen p-Kanal JFET, einen n-Kanal FinFET, einen p-Kanal FinFET oder eine davon abweichende Transistorart im Zusammenhang mit dem erfindungsgemäßen Pegelumsetzer einzusetzen. Es sei darauf hingewiesen, dass jeweilige komplementäre Transistorarten (z. B. p-Kanal- / n-Kanal- MOSFETs) für den Fachmann in naheliegender Weise durch geeignete Anpassungen der Schaltung des erfindungsgemäßen Pegel Umsetzers eingesetzt werden können, weshalb zur Vermeidung von Wiederholungen auf deren nähere Beschreibung verzichtet wird. Es sei ebenfalls darauf hingewiesen, dass vorstehend genannte, weitere verwendbare Transistorarten für den Fachmann ebenfalls alternativ zu einem MOSFET in den erfindungsgemäßen Pegelumsetzer integriert werden können, weshalb auf eine nähere Beschreibung deren Einsatzes ebenfalls verzichtet wird. Zum Zwecke einer vereinfachten Beschreibung wird der erfindungsgemäßen Pegelumsetzer nachfolgend stellvertretend anhand des besonders geeigneten MOSFET unter Verwendung dessen spezifischer Anschlussbezeichnungen (Source, Gate, Drain) beschrieben. Davon abweichende Anschlussbezeichnungen anderer Transistorarten können für den Fachmann wiederum auf andere Transistorarten übertragen werden. Der erfindungsgemäße Pegelumsetzer umfasst des Weiteren einen Impedanzwandler, einen Eingangsspannungsanschluss, einen Ausgangsspannungsanschluss und einen Stromversorgungsanschluss. Der Eingangsspannungsanschluss ist mit einem Gate-Anschluss des Transistors verbunden und eingerichtet, mit einer durch den Pegelumsetzer zu verschiebenden Eingangsspannung verbunden zu werden. According to a first aspect of the present invention, a level converter and in particular a level converter with a high linearity and a high input impedance is proposed. The level shifter comprises a transistor which, due to a high input impedance and a low output impedance, is preferably an n-channel MOSFET or a p-channel MOSFET, without thereby restricting the type of transistors that can be used in this context to the aforementioned. Instead, it is also conceivable, for example, to use an npn bipolar transistor, a pnp bipolar transistor, an n-channel JFET, a p-channel JFET, an n-channel FinFET, a p-channel FinFET or a different type of transistor in connection with the use level converter according to the invention. It should be noted that respective complementary types of transistors (e.g. p-channel / n-channel MOSFETs) can be used by the skilled person in an obvious manner by suitable adaptations of the circuit of the level converter according to the invention, which is why to avoid repetitions the detailed description of which is dispensed with. It should also be pointed out that the above-mentioned, further usable transistor types for those skilled in the art can also be integrated into the level converter according to the invention as an alternative to a MOSFET, which is why a more detailed description of their use is also dispensed with. For the purpose of a simplified description, the level shifter according to the invention is described below on the basis of the particularly suitable MOSFET using its specific connection designations (source, gate, drain). Terminal designations of other types of transistors that differ therefrom can in turn be transferred to other types of transistors for a person skilled in the art. The level converter according to the invention further comprises an impedance converter, an input voltage connection, an output voltage connection and a power supply connection. The input voltage connection is connected to a gate connection of the transistor and is set up to be connected to an input voltage to be shifted by the level shifter.
Es sei in diesem Zusammenhang darauf hingewiesen, dass jeweilige Anschlüsse des erfindungsgemäßen Pegelumsetzers nicht zwangsläufig physikalisch vorhandene, separate Anschlüsse sein müssen. So können beispielsweise der Eingangsspannungsanschluss und der Gate-Anschluss ein und derselbe physikalische Anschluss sein. Dies gilt auch für nachfolgend beschriebene, elektrisch direkt miteinander verbundene Anschlüsse des erfindungsgemäßen Pegelumsetzers. Im Sinne einer leicht verständlichen Beschreibung werden die jeweiligen Anschlüsse in Übereinstimmung mit ihren jeweiligen funktionalen Aufgaben und nicht zwangsläufig in Übereinstimmung mit ihren tatsächlichen physikalischen Ausprägungen bezeichnet und beschrieben. It should be pointed out in this context that the respective connections of the level converter according to the invention do not necessarily have to be physically present, separate connections. For example, the input voltage connection and the gate connection can be one and the same physical connection. This also applies to the connections of the level converter according to the invention that are electrically directly connected to one another and are described below. For the purpose of an easily understandable description, the respective connections are designated and described in accordance with their respective functional tasks and not necessarily in accordance with their actual physical characteristics.
Die durch den Pegelumsetzer zu verschiebende bzw. umzusetzende Eingangsspannung kann beispielsweise eine auf ein Bezugspotential (z. B. ein Massepotential) des Pegel Umsetzers bezogene Eingangsspannung sein. Der Ausgangsspannungsanschluss des Pegelumsetzers ist mit einem Source- Anschluss des Transistors und mit dem Stromversorgungsanschluss verbunden und eingerichtet, die durch den Pegelumsetzer zu verschiebende Eingangsspannung als eine Ausgangsspannung des Pegelumsetzers bereitzustellen. The input voltage to be shifted or converted by the level converter can, for example, be an input voltage related to a reference potential (e.g. a ground potential) of the level converter. The output voltage connection of the level shifter is connected to a source connection of the transistor and to the power supply connection and is set up to provide the input voltage to be shifted by the level shifter as an output voltage of the level shifter.
Des Weiteren ist ein erster Eingangsanschluss des Impedanzwandlers mit dem Source-Anschluss oder dem Gate-Anschluss des Transistors verbunden. Ein Ausgangsanschluss des Impedanzwandlers ist mit dem Drain-Anschluss des Transistors verbunden. Der Stromversorgungsanschluss ist ferner eingerichtet, einen Strom von einer Konstantstromquelle entgegenzunehmen. Der Impedanzwandler ist schließlich eingerichtet, eine Source-Drain-Spannung des Transistors unter Verwendung einer Referenzspannung (oder auch Sollspannung) auf einem vordefinierten Wert zu halten. Eine auf diese Weise konstant gehaltene Source-Drain-Spannung in Kombination mit einem konstanten Drain-Strom und einer vordefinierten Threshold-Spannung des Transistors, kann entsprechend zu einer konstanten Source-Gate-Spannung führen, wodurch eine sehr hohe Linearität der vorliegenden Pegelumsetzerschaltung unter Sicherstellung einer hohen Eingangsimpedanz erreicht werden kann. Ebenso kann auf Basis eines solchen Pegelumsetzers eine Messfähigkeit gegen eine Versorgung (z. B. Masse) und darüber hinaus realisiert werden. Furthermore, a first input connection of the impedance converter is connected to the source connection or the gate connection of the transistor. An output connection of the impedance converter is connected to the drain connection of the transistor. The power supply connection is also set up to receive a current from a constant current source. The impedance converter is finally set up to keep a source-drain voltage of the transistor at a predefined value using a reference voltage (or also setpoint voltage). A source-drain voltage kept constant in this way in combination with a constant drain current and a predefined threshold voltage of the transistor can accordingly lead to a constant source-gate voltage, thereby ensuring a very high linearity of the present level converter circuit a high input impedance can be achieved. A measurement capability against a supply (e.g. ground) and beyond can also be implemented on the basis of such a level converter.
Die Unteransprüche zeigen bevorzugte Weiterbildungen der Erfindung. The subclaims show preferred developments of the invention.
Die Referenzspannung wird vorteilhaft auf Basis einer dem ersten Eingangsanschluss des Impedanzwandlers vorgelagerten Spannungsquelle (z. B. eine extern angebundene Spannungsquelle) bereitgestellt. The reference voltage is advantageously provided on the basis of a voltage source (for example an externally connected voltage source) upstream of the first input connection of the impedance converter.
Weiter vorteilhaft wird der Impedanzwandler auf Basis eines Differenzverstärkers realisiert, wobei der erste Eingangsanschluss des Impedanzwandlers in diesem Fall einem positiven Eingangsanschluss des Differenzverstärkers entspricht. Ein zweiter Eingangsanschluss des Impedanzwandlers, welcher einem negativen Eingangsanschluss des Differenzverstärkers entspricht, ist in diesem Fall mit dem Drain-Anschluss des Transistors verbunden. Es sei darauf hingewiesen, dass der Impedanzwandler explizit nicht auf eine Verwendung eines Differenzverstärkers (bzw. eines Operationsverstärkers) beschränkt ist und dass stattdessen davon abweichende diskrete und/oder integrierte Schaltungen und/oder Bauelemente eingesetzt werden können, um die Source-Drain- Spannung des Transistors auf dem vordefinierten Spannungswert zu halten. The impedance converter is also advantageously implemented on the basis of a differential amplifier, the first input connection of the impedance converter in this case corresponding to a positive input connection of the differential amplifier. A second input connection of the impedance converter, which corresponds to a negative input connection of the differential amplifier, is connected to the drain connection of the transistor in this case. It should be noted that the impedance converter is explicitly not limited to the use of a differential amplifier (or an operational amplifier) and that, instead, discrete and / or integrated circuits and / or components that differ from this can be used to increase the source-drain voltage of the To keep the transistor at the predefined voltage value.
Im Falle einer Verwendung eines Differenzverstärkers als Impedanzwandler, ist es besonders vorteilhaft, die Referenzspannung auf Basis eines vordefinierten Spannungs-Offsets (d. h., eines vordefinierten Spannungsversatzes) zwischen dem positiven und dem negativen Signalpfad des Differenzverstärkers bereitzustellen. Der besondere Vorteil ergibt sich u. a. dadurch, dass eine solche Variante zur Erzeugung der Referenzspannung auf sehr einfache Weise in eine integrierte Schaltung integriert werden kann. If a differential amplifier is used as an impedance converter, it is particularly advantageous to provide the reference voltage on the basis of a predefined voltage offset (i.e., a predefined voltage offset) between the positive and the negative signal path of the differential amplifier. The particular advantage arises inter alia. in that such a variant for generating the reference voltage can be integrated into an integrated circuit in a very simple manner.
Im Falle einer Verwendung eines Differenzverstärkers als Impedanzwandler, kann der vordefinierte Spannungs-Offset zwischen dem positiven und dem negativen Signalpfad des Differenzverstärkers beispielsweise unter Verwendung unterschiedlicher Widerstände und/oder unterschiedlicher Spannungsquellen und/oder unterschiedlicher Stromquellen und/oder unter Verwendung von Transistoren mit unterschiedlichen Kenngrößen in den beiden Signalpfaden des Differenzverstärkers erzielt werden. In einer vorteilhaften Ausgestaltung kann beispielsweise die Stromversorgung des negativen Signalpfades des Differenzverstärkers über einen Widerstand mit dem negativen Signalpfad verbunden sein, so dass dieser für einen Spannungsabfall und folglich zu einem Spannungs-Offset zwischen den beiden Signalpfaden führt. Alternativ oder zusätzlich kann auch im positiven Signalpfad ein Widerstand angeordnet sein, wobei ein Widerstandswert im negativen Signalpfad im Zusammenhang mit dem hier beschriebenen Schaltungsaufbau stets größer sein sollte, als ein Widerstandswert im positiven Signalpfad. Weiter alternativ oder zusätzlich können der oder die Widerstände und/oder die oben genannten weiteren Maßnahmen zur Erzeugung des Spannungs-Offsets auch an anderen geeigneten Positionen innerhalb des Differenzverstärkers angeordnet sein. Entscheidend im Sinne des erfindungsgemäßen Pegelumsetzers ist, dass mittels einer jeweiligen Maßnahme eine Asymmetrie zwischen den beiden Signalpfaden erzeugt wird, welche bevorzugt im gewünschten Spannungs-Offset resultiert. Es sei darauf hingewiesen, dass für die alternativ oder zusätzlich vorgeschlagene Verwendung unterschiedlicher Spannungsquellen und/oder Stromquellen analog zur Verwendung unterschiedlicher Widerstände gilt, dass diese entweder jeweils nur in einem der beiden Signalpfade oder mit voneinander abweichenden Eigenschaften (Spannungshöhen, Stromstärken, usw.) in beiden der Signalpfade angeordnet sein können. If a differential amplifier is used as an impedance converter, the predefined voltage offset between the positive and the negative signal path of the differential amplifier can be achieved, for example, using different resistors and / or different voltage sources and / or different current sources and / or using transistors with different parameters in the two signal paths of the differential amplifier. In an advantageous embodiment, for example, the power supply of the negative signal path of the differential amplifier can be connected to the negative signal path via a resistor, so that this leads to a voltage drop and consequently to a voltage offset between the two signal paths. Alternatively or additionally, a resistor can also be arranged in the positive signal path, a resistance value in the negative signal path in connection with the circuit structure described here should always be greater than a resistance value in the positive signal path. As an alternative or in addition, the resistor (s) and / or the above-mentioned further measures for generating the voltage offset can also be arranged at other suitable positions within the differential amplifier. It is crucial in the sense of the level converter according to the invention that an asymmetry is generated between the two signal paths by means of a respective measure, which preferably results in the desired voltage offset. It should be noted that for the alternatively or additionally proposed use of different voltage sources and / or current sources, analogous to the use of different resistors, it applies that these are either only in one of the two signal paths or with different properties (voltage levels, current intensities, etc.) in both of the signal paths can be arranged.
Ferner kann der erfindungsgemäße Pegelumsetzer als vollintegrierte Schaltung und/oder als diskrete Schaltung und somit auch als teilintegrierte Schaltung realisiert werden. Beispielsweise kann der vorstehend beschriebene Pegelumsetzer ein Bestandteil eines ASICs sein. Furthermore, the level converter according to the invention can be implemented as a fully integrated circuit and / or as a discrete circuit and thus also as a partially integrated circuit. For example, the level shifter described above can be part of an ASIC.
Eine weitere Verbesserung der Linearität des vorgeschlagenen Pegel Umsetzers kann dadurch erreicht werden, dass eine Bulk-Source-Spannung des Transistors einem vordefinierten Potentialunterschied entspricht. Insbesondere bevorzugt kann der vordefinierte Potentialunterschied einem Potentialunterschied von 0 V entsprechen, wobei in diesem Fall der Source-Anschluss des Transistors mit einem Bulk-Anschluss des Transistors kurzgeschlossen sein kann. Vorteilhaft kann der Impedanzwandler im Wesentlichen eine Spannungsverstärkung von eins aufweisen und/oder als Spannungsfolger (engl. Buffer) auf Basis eines Differenzverstärkers realisiert sein. Es sei darauf hingewiesen, dass eine möglichst exakte Annäherung der Spannungsverstärkung an den Faktor eins im Sinne der vorliegenden Erfindung besonders vorteilhaft ist, dass eine Verbesserung der Linearität des erfindungsgemäßen Pegelumsetzers im Vergleich zu einem aus dem Stand der Technik bekannten Pegelumsetzer mit hoher Eingangsimpedanz aber auch dann erreicht werden kann, wenn die Spannungsverstärkung einen von eins abweichenden Wert aufweisen sollte. A further improvement in the linearity of the proposed level converter can be achieved in that a bulk-source voltage of the transistor corresponds to a predefined potential difference. Particularly preferably, the predefined potential difference can correspond to a potential difference of 0 V, in which case the source connection of the transistor can be short-circuited to a bulk connection of the transistor. Advantageously, the impedance converter can essentially have a voltage gain of one and / or be implemented as a voltage follower (English buffer) based on a differential amplifier. It should be noted that the most exact possible approximation of the voltage gain to the factor one in the sense of the present invention is particularly advantageous that an improvement in the linearity of the level converter according to the invention compared to a level converter known from the prior art with a high input impedance, but also then can be achieved if the voltage gain should have a value other than one.
Der erfindungsgemäße Pegelumsetzer kann grundsätzlich in beliebigen Schaltungen eingesetzt werden, welche eine Pegelumsetzung mit hoher Linearität bei gleichzeitig hoher Eingangsimpedanz und ggf. niedriger Ausgangsimpedanz erfordern. Solche Schaltungen können beispielsweise Schaltungen für eine Strommesstechnik und/oder Schaltungen eines Batteriemanagementsystems (z. B. für ein Fortbewegungsmittel) sein. Darüber hinaus kann der Pegelumsetzer auch in Schaltungen eingesetzt werden, welche die vorteilhaften Eigenschaften des erfindungsgemäßen Pegelumsetzers nicht oder nur teilweise erfordern. The level converter according to the invention can in principle be used in any circuits which require a level conversion with high linearity with high input impedance and possibly low output impedance at the same time. Such circuits can be, for example, circuits for current measurement technology and / or circuits of a battery management system (e.g. for a means of transport). In addition, the level converter can also be used in circuits which do not or only partially require the advantageous properties of the level converter according to the invention.
Gemäß einem zweiten Aspekt der vorliegenden Erfindung wird eine Schaltungsanordnung vorgeschlagen, welche vorstehend beschriebene Pegelumsetzer umfasst. Konkret umfasst die Schaltungsanordnung einen ersten Pegelumsetzer und einen zweiten Pegelumsetzer gemäß obiger Beschreibung. Der erste Pegelumsetzer ist eingerichtet, ein auf ein negatives Eingangssignal bezogenes positives Eingangssignal um einen vordefinierten Pegel zu verschieben, während der zweite Pegelumsetzer eingerichtet ist, das negative Eingangssignal um denselben vordefinierten Pegel zu verschieben. Hierfür können der erste Pegelumsetzer und der zweite Pegelumsetzer idealerweise identisch aufgebaut sein. Ferner ist die Schaltungsanordnung eingerichtet, für eine differentielle Messung zwischen einem positiven Ausgangssignal des ersten Pegelumsetzers und einem negativen Ausgangssignal des zweiten Pegelumsetzers verwendet zu werden. Das negative Eingangssignal kann beispielsweise ein negatives Signal einer differentiellen Signalübertragung oder auch ein Bezugspotential wie ein gemeinsames Massepotential der erfindungsgemäßen Schaltungsanordnung sein. Durch die Pegelumsetzung sowohl des positiven Eingangssignals, als auch des negativen Eingangssignals um jeweils denselben Wert, kann verhindert werden, dass ein gewünschter vordefinierter Wert für die Pegelverschiebung aufgrund physikalischer Randbedingungen in einer realen Schaltung vom vordefinierten Wert abweicht. Dies wird dadurch erreicht, dass beide Pegelumsetzer aufgrund ihrer möglichst identischen Ausgestaltung (möglichst geringe Bauteiltoleranzen vorausgesetzt) eine potentielle Abweichung vom vordefinierten Wert der Pegelverschiebung in ähnlicher Weise aufweisen. Bei einer differentiellen Messung der jeweiligen Ausgangssignale der beiden Pegelumsetzer wirken sich die im Wesentlichen einheitlichen Abweichungen der beiden Pegelumsetzer somit nicht bzw. deutlich verringert aus, womit auf Basis der vorliegenden Schaltungsanordnung eine weitere Verbesserung für eine Pegelumsetzung erreicht werden kann. According to a second aspect of the present invention, a circuit arrangement is proposed which comprises the level converter described above. Specifically, the circuit arrangement comprises a first level shifter and a second level shifter as described above. The first level shifter is set up to shift a positive input signal related to a negative input signal by a predefined level, while the second level shifter is set up to shift the negative input signal by the same predefined level. For this purpose, the first level converter and the second level converter can ideally be constructed identically. Furthermore, the circuit arrangement is set up to be used for a differential measurement between a positive output signal of the first level converter and a negative output signal of the second level converter. The negative input signal can, for example, be a negative signal of a differential signal transmission or else a reference potential such as a common ground potential of the be circuit arrangement according to the invention. The level conversion of both the positive input signal and the negative input signal by the same value in each case can prevent a desired predefined value for the level shift from deviating from the predefined value due to physical boundary conditions in a real circuit. This is achieved in that both level converters have a potential deviation from the predefined value of the level shift in a similar manner due to their design which is as identical as possible (assuming the lowest possible component tolerances). In the case of a differential measurement of the respective output signals of the two level converters, the essentially uniform deviations of the two level converters therefore have no or significantly reduced effect, which means that a further improvement in level conversion can be achieved on the basis of the present circuit arrangement.
Neben einer möglichst identischen Ausgestaltung der beiden Pegelumsetzer kann es von besonderem Vorteil sein, den ersten Pegelumsetzer und den zweiten Pegelumsetzer derart innerhalb einer Gesamtschaltung anzuordnen, dass sich Umgebungseinflüsse (insbesondere Temperaturschwankungen) auf den ersten Pegelumsetzer und den zweiten Pegelumsetzer im Wesentlichen einheitlich auswirken. Je nach Ausgestaltung der Gesamtschaltung kann es vorteilhaft sein, den ersten Pegelumsetzer und den zweiten Pegelumsetzer in unmittelbarer Nähe zueinander anzuordnen, so dass sich lokale auftretende Temperatureinflüsse oder davon abweichende Umgebungseinflüsse mehr oder weniger identisch auf beide Pegelumsetzer auswirken. Alternativ können die beiden Pegelumsetzer auch an voneinander beabstandeten Positionen einer Gesamtschaltung angeordnet sein, wenn sich die Umgebungseinflüsse auf die jeweiligen Anordnungspositionen trotz der Beabstandung einheitlich auf diese Positionen und somit auf die an diesen Positionen angeordneten Pegelumsetzer auswirken. In addition to a configuration of the two level shifter that is as identical as possible, it can be particularly advantageous to arrange the first level shifter and the second level shifter within an overall circuit in such a way that environmental influences (in particular temperature fluctuations) have an essentially uniform effect on the first level shifter and the second level shifter. Depending on the configuration of the overall circuit, it can be advantageous to arrange the first level shifter and the second level shifter in close proximity to one another, so that local temperature influences or environmental influences deviating therefrom have a more or less identical effect on both level shifter. Alternatively, the two level converters can also be arranged at spaced apart positions of an overall circuit if the environmental influences on the respective arrangement positions, despite the spacing, have a uniform effect on these positions and thus on the level converters arranged at these positions.
Kurze Beschreibung der Zeichnungen Brief description of the drawings
Nachfolgend werden Ausführungsbeispiele der Erfindung unter Bezugnahme auf die begleitende Zeichnung im Detail beschrieben. Dabei zeigen: Exemplary embodiments of the invention are described in detail below with reference to the accompanying drawings. Show:
Figur 1 ein Schaltbild einer Ausführungsform eines erfindungsgemäßen Pegelumsetzers; Figur 2 ein Schaltbild einer weiteren Ausführungsform eines erfindungsgemäßen Pegelumsetzers; und FIG. 1 shows a circuit diagram of an embodiment of a level converter according to the invention; FIG. 2 shows a circuit diagram of a further embodiment of a level converter according to the invention; and
Figur 3 ein Schaltbild einer beispielhaften Schaltungsanordnung für eine differentielle Spannungsmessung auf Basis eines erfindungsgemäßen Pegelumsetzers. FIG. 3 shows a circuit diagram of an exemplary circuit arrangement for a differential voltage measurement based on a level converter according to the invention.
Ausführungsformen der Erfindung Embodiments of the invention
Figur 1 zeigt ein Schaltbild einer Ausführungsform eines erfindungsgemäßen Pegelumsetzers. Der Pegelumsetzer umfasst hier einen p-Kanal MOSFET 10 (nachfolgend als „PMOS 10“ abgekürzt), dessen Source-Anschluss 12 mit einem Bulk-Anschluss 18 des PMOS 10 kurzgeschlossen ist, wodurch eine Source- Gate-Spannung USG des PMOS 10 im Wesentlichen konstant gehalten wird. Ein Gate-Anschluss 16 des PMOS 10 ist mit einem Eingangsspannungsanschluss 30 verbunden, über welchen eine auf ein Massepotential M des Pegel Umsetzers bezogene Eingangsspannung UE eingespeist wird, deren Pegel mittels des Pegelumsetzers hier um 2 V angehoben wird. Ein Ausgangsspannungsanschluss 40 des Pegel Umsetzers ist mit dem Source-Anschluss 12 des PMOS 10 und einem Stromversorgungsanschluss 50 verbunden und eingerichtet, die durch den Pegelumsetzer um 2 V angehobene Eingangsspannung UE als Ausgangsspannung UA bereitzustellen. Der Stromversorgungsanschluss 50 ist mit einem ersten Anschluss einer Konstantstromquelle 60 verbunden, welche einen konstanten Strom I bereitstellt. Hierfür ist die Konstantstromquelle 60 mit einem zweiten Anschluss mit einer positiven Versorgungspannung VDD verbunden. Der Source-Anschluss 12 ist des Weiteren mit einem ersten Anschluss einer Referenzspannungsquelle 80 verbunden, welche eine vordefinierte konstante Referenzspannung bereitstellt. Ein zweiter Anschluss der Referenzspannungsquelle 80 ist mit einem ersten Eingangsanschluss 22 eines Impedanzwandlers 20 verbunden. Ein Ausgangsanschluss 26 des Impedanzwandlers 20 ist mit einem Drain-Anschluss 14 des PMOS 10 verbunden. Der Impedanzwandler 20 ist eingerichtet, eine Source-Drain- Spannung USD des PMOS 10 unter Verwendung der Referenzspannung auf einem vordefinierten Wert zu halten. Figur 2 zeigt ein Schaltbild einer weiteren Ausführungsform eines erfindungsgemäßen Pegelumsetzers. Es sei darauf hingewiesen, dass aufgrund der Ähnlichkeiten zwischen den Ausführungsformen des erfindungsgemäßen Pegelumsetzers in den Figuren 1 und 2, zur Vermeidung von Wiederholungen, nachfolgend nur die Unterschiede zwischen den beiden Figuren beschrieben werden. Der Impedanzwandler 20 ist in der in Figur 2 gezeigten Ausführungsform auf Basis eines Differenzverstärkers implementiert. Der erste Eingangsanschluss des Impedanzwandlers 20 entspricht hier somit einem positiven Eingangsanschluss 22 des Differenzverstärkers. Ein zweiter Eingangsanschluss des Impedanzwandlers entspricht einem negativen Eingangsanschluss 24 des Differenzverstärkers. Der negative Eingangsanschluss 24 des Differenzverstärkers ist mit einem Drain-Anschluss 14 des PMOS 10 verbunden. FIG. 1 shows a circuit diagram of an embodiment of a level converter according to the invention. The level shifter here comprises a p-channel MOSFET 10 (hereinafter abbreviated as “PMOS 10”), the source connection 12 of which is short-circuited to a bulk connection 18 of the PMOS 10, as a result of which a source-gate voltage USG of the PMOS 10 is essentially is kept constant. A gate connection 16 of the PMOS 10 is connected to an input voltage connection 30 via which an input voltage UE related to a ground potential M of the level converter is fed in, the level of which is raised here by 2 V by means of the level converter. An output voltage connection 40 of the level converter is connected to the source connection 12 of the PMOS 10 and a power supply connection 50 and is set up to provide the input voltage UE raised by 2 V by the level converter as output voltage UA. The power supply connection 50 is connected to a first connection of a constant current source 60, which provides a constant current I. For this purpose, the constant current source 60 is connected to a second connection with a positive supply voltage V DD. The source connection 12 is furthermore connected to a first connection of a reference voltage source 80, which provides a predefined constant reference voltage. A second connection of the reference voltage source 80 is connected to a first input connection 22 of an impedance converter 20. An output terminal 26 of the impedance converter 20 is connected to a drain terminal 14 of the PMOS 10. The impedance converter 20 is set up to keep a source-drain voltage USD of the PMOS 10 at a predefined value using the reference voltage. FIG. 2 shows a circuit diagram of a further embodiment of a level converter according to the invention. It should be pointed out that due to the similarities between the embodiments of the level converter according to the invention in FIGS. 1 and 2, in order to avoid repetition, only the differences between the two figures are described below. In the embodiment shown in FIG. 2, the impedance converter 20 is implemented on the basis of a differential amplifier. The first input connection of the impedance converter 20 thus corresponds here to a positive input connection 22 of the differential amplifier. A second input connection of the impedance converter corresponds to a negative input connection 24 of the differential amplifier. The negative input connection 24 of the differential amplifier is connected to a drain connection 14 of the PMOS 10.
Figur 3 zeigt ein Schaltbild einer beispielhaften Schaltungsanordnung für eine differentielle Spannungsmessung auf Basis des erfindungsgemäßen Pegelumsetzers. Die Schaltungsanordnung ist mittels der gestrichelten Linie in Figur 2 gekennzeichnet und umfasst einen ersten Pegelumsetzer 70 und einen zweiten Pegelumsetzer 75, welche identisch aufgebaut und hier in unmittelbarer Nähe zueinander in einer integrierten Schaltung angeordnet sind. Ein positives Eingangssignal UEP, welches auf ein negatives Eingangssignal UEN bezogen ist, wird in einen Eingangsspannungsanschluss 30 des ersten Pegelumsetzers 70 eingespeist. Ein negatives Eingangssignal UEN, welches auf das positive Eingangssignal UEP bezogen ist, wird in einen Eingangsspannungsanschluss 30 des zweiten Pegelumsetzers 75 eingespeist. Beide Pegelumsetzer 70, 75 heben die Eingangssignale UEP und UEN jeweils um denselben Wert an. Über einen Ausgangsspannungsanschluss 40 des ersten Pegelumsetzers 70 wird ein entsprechend pegelverschobenes positives Ausgangssignal UAP ausgegeben, welches mit einem negativen Ausgangssignal UAN eines Ausgangsspannungsanschlusses 40 des zweiten Pegelumsetzers 75 korrespondiert. FIG. 3 shows a circuit diagram of an exemplary circuit arrangement for a differential voltage measurement based on the level converter according to the invention. The circuit arrangement is identified by the dashed line in FIG. 2 and comprises a first level converter 70 and a second level converter 75, which are constructed identically and are arranged here in close proximity to one another in an integrated circuit. A positive input signal UEP, which is related to a negative input signal UEN, is fed into an input voltage connection 30 of the first level converter 70. A negative input signal UEN, which is related to the positive input signal UEP, is fed into an input voltage connection 30 of the second level converter 75. Both level shifters 70, 75 raise the input signals UEP and UEN by the same value. A corresponding level-shifted positive output signal UAP is output via an output voltage connection 40 of the first level converter 70 and corresponds to a negative output signal UAN of an output voltage connection 40 of the second level converter 75.

Claims

Ansprüche Expectations
1. Pegelumsetzer umfassend: 1. Level converter comprising:
• einen Transistor (10), welcher insbesondere ein MOSFET ist, • a transistor (10), which is in particular a MOSFET,
• einen Impedanzwandler (20), • an impedance converter (20),
• einen Eingangsspannungsanschluss (30), • an input voltage connection (30),
• einen Ausgangsspannungsanschluss (40), und • an output voltage connection (40), and
• einen Stromversorgungsanschluss (50), wobei • a power supply connection (50), wherein
• der Eingangsspannungsanschluss (30) mit einem Gate-Anschluss (16) des Transistors (10) verbunden und eingerichtet ist, mit einer durch den Pegelumsetzer zu verschiebenden Eingangsspannung (UE) verbunden zu werden, • the input voltage connection (30) is connected to a gate connection (16) of the transistor (10) and is set up to be connected to an input voltage (UE) to be shifted by the level converter,
• der Ausgangsspannungsanschluss (40) mit einem Source-Anschluss (12) des Transistors (10) und dem Stromversorgungsanschluss (50) verbunden und eingerichtet ist, die durch den Pegelumsetzer zu verschiebende Eingangsspannung (UE) als eine Ausgangsspannung (UA) bereitzustellen, • the output voltage connection (40) is connected to a source connection (12) of the transistor (10) and the power supply connection (50) and is set up to provide the input voltage (UE) to be shifted by the level converter as an output voltage (UA),
• ein erster Eingangsanschluss (22) des Impedanzwandlers (20) mit o dem Source-Anschluss (12), oder o dem Gate-Anschluss (16) des Transistors (10) verbunden ist, • a first input connection (22) of the impedance converter (20) is connected to o the source connection (12), or o the gate connection (16) of the transistor (10),
• ein Ausgangsanschluss (26) des Impedanzwandlers (20) mit einem Drain-Anschluss (14) des Transistors (10) verbunden ist,• an output connection (26) of the impedance converter (20) is connected to a drain connection (14) of the transistor (10),
• der Stromversorgungsanschluss (50) eingerichtet ist, einen Strom (I) von einer Konstantstromquelle (60) entgegenzunehmen, und• the power supply connection (50) is set up to receive a current (I) from a constant current source (60), and
• der Impedanzwandler (20) eingerichtet ist, eine Source-Drain- Spannung (USD) des Transistors (10) unter Verwendung einer Referenzspannung auf einem vordefinierten Wert zu halten. • the impedance converter (20) is set up to keep a source-drain voltage (USD) of the transistor (10) at a predefined value using a reference voltage.
2. Pegelumsetzer nach Anspruch 1, wobei der Transistor (10) 2. Level converter according to claim 1, wherein the transistor (10)
• ein p-Kanal MOSFET oder ein n-Kanal MOSFET, oder • a p-channel MOSFET or an n-channel MOSFET, or
• ein npn-Bipolartransistor oder ein pnp-Bipolartransistor, oder • ein n-Kanal JFET oder ein p-Kanal JFET, oder • an npn bipolar transistor or a pnp bipolar transistor, or • an n-channel JFET or a p-channel JFET, or
• ein p-Kanal FinFET oder ein n-Kanal FinFET ist. • is a p-channel FinFET or an n-channel FinFET.
3. Pegelumsetzer nach einem der vorstehenden Ansprüche, wobei die Referenzspannung auf Basis einer dem ersten Eingangsanschluss (22) des Impedanzwandlers (20) vorgelagerten Spannungsquelle bereitgestellt wird. 3. Level converter according to one of the preceding claims, wherein the reference voltage is provided on the basis of a voltage source upstream of the first input connection (22) of the impedance converter (20).
4. Pegelumsetzer nach einem der vorstehenden Ansprüche, wobei 4. Level shifter according to one of the preceding claims, wherein
• der Impedanzwandler (20) auf Basis eines Differenzverstärkers realisiert ist, • the impedance converter (20) is implemented on the basis of a differential amplifier,
• der erste Eingangsanschluss (22) des Impedanzwandlers (20) einem positiven Eingangsanschluss des Differenzverstärkers entspricht, und• the first input connection (22) of the impedance converter (20) corresponds to a positive input connection of the differential amplifier, and
• ein zweiter Eingangsanschluss (24) des Impedanzwandlers (20), welcher einem negativen Eingangsanschluss des Differenzverstärkers entspricht, mit dem Drain-Anschluss (14) des Transistors (10) verbunden ist. • a second input connection (24) of the impedance converter (20), which corresponds to a negative input connection of the differential amplifier, is connected to the drain connection (14) of the transistor (10).
5. Pegelumsetzer nach Anspruch 4, wobei die Referenzspannung auf Basis eines vordefinierten Spannungs-Offsets zwischen dem positiven und dem negativen Signalpfad des Differenzverstärkers des Impedanzwandlers (20) bereitgestellt wird. 5. Level converter according to claim 4, wherein the reference voltage is provided on the basis of a predefined voltage offset between the positive and the negative signal path of the differential amplifier of the impedance converter (20).
6. Pegelumsetzer nach Anspruch 5, wobei der vordefinierte Spannungs-Offset unter Verwendung 6. Level shifter according to claim 5, wherein the predefined voltage offset using
• unterschiedlicher Widerstände, und/oder • different resistances, and / or
• unterschiedlicher Spannungsquellen, und/oder • different voltage sources, and / or
• unterschiedlicher Stromquellen, und/oder • different power sources, and / or
• von Transistoren mit unterschiedlichen Kenngrößen, in den beiden Signalpfaden des Differenzverstärkers erzielt wird. • of transistors with different parameters, is achieved in the two signal paths of the differential amplifier.
7. Pegelumsetzer nach einem der vorstehenden Ansprüche, wobei die Pegelumsetzer 7. Level shifter according to one of the preceding claims, wherein the level shifter
• als integrierte Schaltung und/oder • as an integrated circuit and / or
• als diskrete Schaltung realisiert ist. • is implemented as a discrete circuit.
8. Pegelumsetzer nach einem der vorstehenden Ansprüche, wobei eine Bulk- Source-Spannung des Transistors (10) einem vordefinierten Potentialunterschied und insbesondere einem Potentialunterschied von 0 V entspricht. 8. Level converter according to one of the preceding claims, wherein a bulk source voltage of the transistor (10) corresponds to a predefined potential difference and in particular a potential difference of 0V.
9. Pegelumsetzer nach einem der vorstehenden Ansprüche, wobei der Impedanzwandler (20) im Wesentlichen eine Spannungsverstärkung von eins aufweist. 9. Level converter according to one of the preceding claims, wherein the impedance converter (20) has a voltage gain of essentially one.
10. Pegelumsetzer nach einem der vorstehenden Ansprüche, wobei der Pegelumsetzer 10. Level shifter according to one of the preceding claims, wherein the level shifter
• in einem Batteriemanagementsystem, und/oder • in a battery management system, and / or
• im Zusammenhang mit einer Strommesstechnik eingesetzt wird. • is used in connection with a current measurement technology.
11. Schaltungsanordnung umfassend 11. Circuitry comprising
• einen ersten Pegelumsetzer (70) nach einem der vorstehenden Ansprüche, und • a first level shifter (70) according to one of the preceding claims, and
• einen zweiten Pegelumsetzer (75) nach einem der vorstehenden Ansprüche, wobei • a second level shifter (75) according to any one of the preceding claims, wherein
• der erste Pegelumsetzer (70) eingerichtet ist, ein auf ein negatives Eingangssignal (UEN) bezogenes positives Eingangssignal (UEP) um einen vordefinierten Pegel zu verschieben, • the first level shifter (70) is set up to shift a positive input signal (UEP) related to a negative input signal (UEN) by a predefined level,
• der zweite Pegelumsetzer (75) eingerichtet ist, das negative Eingangssignal (UEN) um denselben vordefinierten Pegel zu verschieben, und • the second level shifter (75) is set up to shift the negative input signal (UEN) by the same predefined level, and
• die Schaltungsanordnung eingerichtet ist, für eine differentielle Messung zwischen einem positiven Ausgangssignal (UAP) des ersten Pegelumsetzers (70) und einem negativen Ausgangssignal (UAN) des zweiten Pegelumsetzers (75) verwendet zu werden. • the circuit arrangement is set up to be used for a differential measurement between a positive output signal (UAP) of the first level converter (70) and a negative output signal (UAN) of the second level converter (75).
12. Schaltungsanordnung nach Anspruch 11 , wobei der erste Pegelumsetzer (70) und der zweite Pegelumsetzer (75) derart angeordnet sind, dass sich Umgebungseinflüsse auf den ersten Pegelumsetzer (70) und auf den zweiten Pegelumsetzer (75) im Wesentlichen einheitlich auf diese beiden Pegelumsetzer (70, 75) auswirken. 12. Circuit arrangement according to claim 11, wherein the first level shifter (70) and the second level shifter (75) are arranged such that environmental influences on the first level shifter (70) and on the second level shifter (75) are essentially uniformly applied to these two level shifter (70, 75).
EP21739538.3A 2020-04-29 2021-04-27 Level converter and circuit assembly comprising such a level converter Pending EP4143966A1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102020205403.7A DE102020205403A1 (en) 2020-04-29 2020-04-29 Level converter and circuit arrangement comprising such level converters
PCT/DE2021/100381 WO2021219167A1 (en) 2020-04-29 2021-04-27 Level converter and circuit assembly comprising such a level converter

Publications (1)

Publication Number Publication Date
EP4143966A1 true EP4143966A1 (en) 2023-03-08

Family

ID=78267496

Family Applications (1)

Application Number Title Priority Date Filing Date
EP21739538.3A Pending EP4143966A1 (en) 2020-04-29 2021-04-27 Level converter and circuit assembly comprising such a level converter

Country Status (5)

Country Link
US (1) US11942934B2 (en)
EP (1) EP4143966A1 (en)
CN (1) CN115552793A (en)
DE (2) DE102020205403A1 (en)
WO (1) WO2021219167A1 (en)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998032222A1 (en) 1997-01-22 1998-07-23 Cirrus Logic, Inc. Highly linear dc level-shifter for an analog-to-digital converter
CN101188461B (en) 2005-11-28 2013-09-04 阿尔卡特公司 Method and system for optical receiver to receive signal from a plurality of optical network units
US8022765B1 (en) * 2008-09-10 2011-09-20 Marvell International Ltd. Source follower with gain compensation, and circuits and methods for source follower gain error compensation
US7944303B2 (en) * 2009-01-21 2011-05-17 Fairchild Semiconductor Corporation Super source follower output impedance enhancement
US7969189B2 (en) 2009-11-24 2011-06-28 Linear Technology Corporation Method and system for improved phase noise in a BiCMOS clock driver
GB2525674B (en) 2014-05-02 2017-11-29 Cirrus Logic Int Semiconductor Ltd Low noise amplifier for MEMS capacitive transducers
EP3402071B1 (en) 2017-05-08 2020-11-25 ams AG Circuit arrangement

Also Published As

Publication number Publication date
US11942934B2 (en) 2024-03-26
WO2021219167A1 (en) 2021-11-04
CN115552793A (en) 2022-12-30
DE102020205403A1 (en) 2021-11-04
DE112021002559A5 (en) 2023-03-30
US20230061922A1 (en) 2023-03-02

Similar Documents

Publication Publication Date Title
DE112012003708B4 (en) Bootstrap circuit
DE4300984B4 (en) Bootstrap MOSFET Abtastschaltstufe
EP1704452B1 (en) Transistor arrangement with temperature compensation and method for temperature compensation
DE102009004564B4 (en) ADC with energy saving scanning
DE102015108384B4 (en) Method for operating a power supply and integrated circuit
DE102018100248B4 (en) Amplifier circuits and methods for signal amplification
EP2597931A2 (en) Driver circuit and corresponding error recognition circuit and method for same
DE102005005290A1 (en) Constant current source device with two depletion mode MOS transistors
DE102010006865B4 (en) Power source, power source arrangement and their use
DE102012222882A1 (en) gate drive circuit
DE102021100340A1 (en) DIFFERENTIAL CURRENT DEGREE CORRECTION WITH HYBRID CURRENT INJECTORS AND TAPER CURRENT-DIGITAL-ANALOG CONVERTER
DE102009002062B4 (en) Analog-to-digital converter with broadband input network
DE102018128907A1 (en) High-speed high-voltage amplifier output stage with linear or class D topology
DE3323446A1 (en) INPUT SIGNAL LEVEL CONVERTER FOR A MOS DIGITAL CIRCUIT
EP4143966A1 (en) Level converter and circuit assembly comprising such a level converter
DE102015222570B4 (en) CIRCUIT AND METHOD FOR HIGH ACCURACY CURRENT MEASUREMENT
DE102004055452A1 (en) output circuit
DE102018116669B4 (en) Method for operating a low-drop voltage regulator without backup capacitor with a large voltage range
EP3141878A2 (en) Device and method for operating passive infrared sensors
DE2751886A1 (en) MONOLITHICALLY INTEGRATED, FEEDBACK AMPLIFIER CIRCUIT
DE102013018076B4 (en) Differential amplification device with an extension of the common mode input voltage range
DE2440937C3 (en) Differential amplifier with two MOS transistors
DE3721221A1 (en) VOLTAGE AMPLIFIER CIRCUIT LOW CLAMP DISTORTION FOR RESISTANT LOADS
DE102021132537B3 (en) CURRENT MEASUREMENT CIRCUIT
DE102017109684B4 (en) VOLTAGE MEASURING DEVICE, METHOD AND MANUFACTURING METHOD

Legal Events

Date Code Title Description
STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: UNKNOWN

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE INTERNATIONAL PUBLICATION HAS BEEN MADE

PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: REQUEST FOR EXAMINATION WAS MADE

17P Request for examination filed

Effective date: 20221129

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MK MT NL NO PL PT RO RS SE SI SK SM TR

DAV Request for validation of the european patent (deleted)
DAX Request for extension of the european patent (deleted)