EP3063781A1 - Semiconductor component and method for producing a semiconductor component in a substrate having a crystallographic (100) orientation - Google Patents

Semiconductor component and method for producing a semiconductor component in a substrate having a crystallographic (100) orientation

Info

Publication number
EP3063781A1
EP3063781A1 EP14780877.8A EP14780877A EP3063781A1 EP 3063781 A1 EP3063781 A1 EP 3063781A1 EP 14780877 A EP14780877 A EP 14780877A EP 3063781 A1 EP3063781 A1 EP 3063781A1
Authority
EP
European Patent Office
Prior art keywords
substrate
crystallographic
layer
orientation
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP14780877.8A
Other languages
German (de)
French (fr)
Inventor
Francisco HERNANDEZ GUILLEN
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Publication of EP3063781A1 publication Critical patent/EP3063781A1/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes

Definitions

  • the present invention relates to a semiconductor device comprising a substrate and a gallium nitride having first functional element, which is realized within the surface of the substrate, and a method for producing a semiconductor device in a crystallographic
  • gallium nitride-based functional elements realized in the context of so-called homoepitaxy either on gallium nitride substrates or as so-called heteroepitaxy on a substrate other than gallium nitride, such as a silicon substrate, are known in the art for quite some time already a basis for sensors, high frequency components,
  • Heteroepitaxially-based semiconductor components are usually realized on silicon wafers having a (1 1 1) -oriented crystal structure. However, substrates with such crystal structures are not for the
  • a semiconductor component which comprises a substrate and a gallium nitride-having first functional element, which is realized within the surface of the substrate.
  • the substrate has a crystallographic (100) orientation.
  • CMOS devices or on a more suitable for the realization of CMOS devices or for the implementation of CMOS processes crystallographically (100) -oriented substrate.
  • the substrate has, based on the surface of the substrate
  • Functional element thus preferably realized on or in (100) -oriented crystal planes.
  • the substrate is a silicon substrate.
  • Silicon is the most commonly used material in the semiconductor industry. Silicon is inexpensive and easy to process.
  • the first functional element having gallium nitride is preferably arranged at least partially within a structure arranged in the surface of the substrate.
  • Crystallographically (100) -oriented substrate carried out in an advantageous manner, since with the structure of local crystal planes with changed realize crystallographic orientation in or on the surface of the substrate, which are better suited for a gallium nitride epitaxy.
  • the structure is a recess, which is a
  • Notch forms in the surface of the substrate, wherein at least one of the structural surfaces has a crystallographic (1 1 1) orientation. Furthermore, at least one of the structural surfaces of the structure preferably has a substantially crystallographically (1 1 1) -oriented structural surface. In such an embodiment, therefore, locally in the global crystallographic
  • (100) -oriented substrate created a structure which has at least one for the realization of gallium nitride functional elements preferred crystallographic (1 1 1) -oriented structure surface.
  • at least one of the structural surfaces of the structure is preferably formed by a (1 1 1) -oriented crystal plane.
  • the structure has a V-shaped cross-section and two angled to each other and to the surface of the substrate
  • the structure preferably has a V-shaped cross-section as well as two structural surfaces angled relative to one another and to the surface of the substrate, each of which is formed by a crystallographically (1 1 1) -oriented crystal plane.
  • the first functional element comprising gallium nitride is completely crystallographically (1 1 1) -oriented
  • the gallium nitride comprehensive first functional element is thus completely on one for the growth of
  • Gallium nitride preferred crystal structure realized.
  • III and V are each for at least one substance from a main group of
  • Periodic table of elements is another advantage of such Embodiments that the surface is increased by the structures described relative to a substrate surface without structures as a whole. If, for example, two wafers with the same dimensions are present, more devices than on the second wafer can be realized on a first of these wafers by means of the arrangements of the above structures, on which structures as described above are not provided.
  • Gallium nitride layer can be made of high quality and very good for the realization of, for example, sensors, high-frequency or high-performance components, LEDs or other opto-electronic
  • Components are used.
  • the first functional element is a transistor.
  • the distance between the source and drain electrodes can be determined by means of the deposition of a further layer which functions as a dielectric spacer.
  • the semiconductor device further comprises at least a second disposed within the substrate
  • the second functional element is preferably a CMOS functional component or component.
  • crystallographic (100) orientation of the substrate is the production of such CMOS devices, for example in the context of a heterogeneous "on-wafer" integration, simple and easy.
  • a method is provided for producing a semiconductor component in a substrate having a crystallographic (100) orientation, wherein the method comprises the following method steps: masking the areas of the surface of the substrate which are remote from the semiconductor component to be produced. Etching a structure within the unmasked area of the surface of the substrate providing at least one (1 1 1) crystallographic structure surface. Epitaxy of a gallium nitride layer within the etched structure and on the at least one crystallographic (1 1 1) orientation-having structural surface.
  • the method according to the invention comprises the step of etching a structure which has at least one oblique surface, which is crystallographically (1 1 1) -oriented, relative to the surface of the substrate.
  • Crystallographically (100) -oriented substrate are generated, which have crystallographically (1 1 1) -oriented crystal planes as surfaces.
  • etching is anisotropic and / or wet in the step of etching.
  • Anisotropic etching processes have become a key technology in the semiconductor industry.
  • Anisotropic etching makes use of the fact that special etchants, for example, a
  • the removal rate can differ by several orders of magnitude, depending on the orientation of the crystal.
  • the method of forming a semiconductor device in a substrate having a crystallographic (100) orientation further comprises the step of depositing a layer to form a heterostructure comprising the gallium nitride layer and / or an electrically conductive contact layer and / or at least one further layer in the structure, wherein the at least one further layer forms a dielectric spacer and / or a gate electrode of the semiconductor component.
  • Figure 1 shows a first embodiment of an inventive
  • Figure 2 shows a second embodiment of an inventive
  • Figure 3 shows an embodiment of a method according to the invention.
  • FIG. 1 shows a first exemplary embodiment of a semiconductor component 100 according to the invention. More specifically, a cross section perpendicular to the surface 91 of the semiconductor device 100 is shown in FIG. This includes a substrate 90 and a gallium nitride exhibiting first functional element 80, which is realized within the surface 91 of the substrate 90.
  • a first functional element 80 is realized, which comprises gallium nitride or at least partially consists of gallium nitride.
  • the substrate 90 has a crystallographic (100) orientation.
  • the substrate 90, on or in the surface 91 of which the first functional element 80 is realized has a crystal structure, which in the FIG.
  • the substrate 90 is, purely by way of example, the substrate 90 of a silicon wafer, which essentially has a (100) -crystal structure, wherein the triple (100) in parentheses is the Miller indices (FIG. hkl), which in crystallography serve to clearly designate crystal surfaces or planes in a crystal lattice.
  • semiconductor devices 100 according to the invention can also be designed with a substrate 90, which is not the substrate 90 of a silicon wafer.
  • semiconductor device 100 shown which is essentially the semiconductor device 100 shown in Figure 1. Also in FIG. 2, the semiconductor component 100 is shown cut perpendicular to the surface 91 and along the depth of the semiconductor component 100.
  • the identically named components in FIG. 2 thus correspond to those of the first embodiment shown in FIG. 1 and described above.
  • this structure 70 is, by way of example only, a recess 60 which forms a notch 70 in the surface 91 of the substrate 90 and has two structural surfaces 71 which each have a recess 60
  • a structure 70 is arranged which forms a notch 70 in the surface 91 of the substrate 90 whose structure surfaces 71 are formed by (1 1 1) -oriented crystal planes, respectively. Within this notch 70 or more precisely, on both the notch 70 forming
  • Semiconductor device 100 each substantially crystallographic
  • (1 1 1) silicon [1, 2] has V-shaped cross-section structure surfaces 71.
  • semiconductor components 100 according to the invention which have first functional elements 80 on structures 70 whose structural surfaces together do not have a V-shaped profile in cross-section or form a notch 70 and which also have only one or no crystallographically (1 1 1) have oriented structural surface 71 or in which only one or none at all
  • Structure surface 71 is formed by a (1 U moriented crystal plane.
  • Each of the gallium nitride layers 10, which forms part of the first functional element 80, is grown in other oriented structural surfaces 71.
  • the gallium nitride layers 10 may also be crystallographic in a manner other than by epitaxy
  • a layer for forming a heterostructure 12 with the gallium nitride layer 10 is arranged within the structure 70, that is, within the notch 70.
  • this layer for forming a heterostructure 12 with the Gallium nitride layer 10 may be, for example, a
  • Aluminum gallium nitride layer so act around an AIGaN layer or even to any other layer.
  • both the surfaces of the gallium nitride layers 10 as well as the Surfaces of the layers for forming a heterostructure 12 with the gallium nitride layers 10 each parallel to the structure surfaces 71 on which they are deposited.
  • Embodiment purely by way of example is a metallization.
  • the electrically conductive contact layer 50 may also be non-metallic.
  • the surface of this electrically conductive contact layer 50 extends in this second embodiment, not parallel to the structure surfaces 71, but parallel to the surface 91 of the semiconductor device 100, ie parallel to the surface 91 of the semiconductor device 100 away from the structure 70. In such a state or with the components or layers described above can
  • Semiconductor device 100 according to the invention form the basis for an electrical diode.
  • two further layers 40 are furthermore arranged in the structure 70 or provided within the notch 70.
  • the two further layers 40 are deposited on the electrically conductive contact layer 50 one above the other within the structure 70 purely by way of example.
  • the first of the two further layers 40 which is deposited directly, ie directly on the electrically conductive contact layer 50, forms a dielectric spacer or a dielectric spacer layer, while the second of the two further layers 40, which directly, that is directly on the first further layer 40, that is, the spacer layer is deposited, in this second embodiment purely by way of example acts as a gate electrode of the semiconductor device 100. It can, however, too
  • semiconductor devices 100 which have no further, only one further layer or else more than two further layers 40 are implemented, depending on what is realized for a semiconductor component 100 or which function is fulfilled by the semiconductor component 100.
  • this second embodiment is by the dielectric
  • the gate electrode of the first functional element 80 of a source electrode 1 which in this second embodiment purely is formed by the electrically conductive contact layer 50 below the spacer layer, for example, electrically separated.
  • Embodiment purely by way of example two second disposed within the substrate 90 functional elements 20, which are electrically conductively connected via at least one electrically conductive contact layer 50 with the first functional element 80.
  • the electrically conductive contact layer 50 is structured purely by way of example on the surface 91 of the substrate 90 or on the surface of the first
  • second functional element 80 20 deposited and guided on both sides into the structure 70 of the first functional element 80.
  • electrically conductive contact layer 50 which electrically conductively connects the second functional elements 20 with the first functional element 80, with the layers for forming a
  • the part of the electrically conductive contact layer 50 that lies within the structure 70 or protrudes into the structure 70 in this second exemplary embodiment forms a drain electrode 2 purely by way of example.
  • other semiconductor devices 100 according to the invention which are designed differently or in which the Source and the drain electrode 1, 2 are reversed. Due to the width of the spacer layer within the structure 70, the distance between the source and drain electrodes 1, 2 of the first functional element 80 is fixed in this second exemplary embodiment.
  • semiconductor components 100 in which none, only one layer or more than two further layers 40 are provided, which can also assume any other functions or can also represent any other components of the semiconductor component 100.
  • further layers 40 can be deposited, which are used as chemically sensitive layers or as others
  • Functional element 80 of the semiconductor device 100 purely by way of example a transistor. More specifically, the first one
  • Functional element 80 in this embodiment purely by way of example a so-called HEMT, ie a high-electron-mobility transistor, ie a transistor with high electron mobility.
  • the first functional element 80 is embodied as a MOSFET.
  • the first functional element 80 is a sensor, a diode, a high-frequency or high-power component, a luminous element or else a completely different first functional element 80.
  • a first functional element 80 may also merely provide the basis for, for example, one of the aforementioned components.
  • a first functional element 80 may be any one-terminal device, any two-terminal device, or any other three-terminal device.
  • N MOS transistor and a PMOS transistor which are arranged side by side and adjacent to the first functional element 80 within the substrate 90.
  • semiconductor devices 100 according to the invention which are not, only one or more than two second ones
  • Functional elements 20 have. These second functional elements 20 also do not have to be transistors. At the second
  • Functional elements 20 of semiconductor devices 100 embodied according to the invention may also be other, in particular CMOS, functional elements.
  • CMOS complementary metal-oxide-semiconductor
  • FIG. 3 shows an exemplary embodiment of a method according to the invention for
  • a crystallographic (100) orientation substrate 90 is provided.
  • a crystallographic (100) orientation substrate 90 is provided.
  • a substrate 90 is provided which, based on the
  • the regions of the surface 91 of the substrate 90 lying apart from the semiconductor component 100 to be produced in the substrate 90 are provided, for example, with a photoresist or with a photoresist
  • Substrate 90 which should remain unprocessed, masked in the first method step S1. Subsequently, in the second method step S2 of this embodiment, a structure 70 within the unmasked area of
  • Structure 70 with two crystallographically (1 1 1) -oriented structure surfaces 71 etched. Again, in other words, in this
  • Embodiment of the method etched a structure 70 whose
  • Structure surfaces 71 are formed by two (1 1 1) -oriented crystal planes.
  • Third method step S3 in the context of an epitaxy
  • the method has an optional fourth
  • Method step S4 in which a layer for forming a
  • Heterostructure 12 is deposited with the gallium nitride layer 10 on the gallium nitride layer 10.
  • an electrically conductive contact layer 50 and on this purely by way of example two further layers 40 are deposited in the structure 70, wherein the first of the deposited further ones Layers 40 is a dielectric spacer layer, while the further layer 40 is a gate electrode forming layer of the semiconductor device 100.
  • the electrically conductive contact layer 50 is thermally post-treated purely by way of example in this embodiment of the method after its deposition.
  • methods according to the invention may be carried out in which other further layers 40 are deposited within the structure 70, which may be, for example, layers for reducing defects in the layers located below these further layers 40. Also, layers for stress reduction or stress adaptation of the above-mentioned or other layers of the semiconductor component 100 within the framework of the method according to the invention can be implemented within the structure 70
  • Process step S2 purely by way of example wet etched and anisotropic.
  • the etching is carried out purely by way of example by means of potassium hydroxide, ie KOH lye.
  • potassium hydroxide ie KOH lye.
  • a notch-shaped recess 60 and a notch 70 which is formed by two converging, each having a crystallographic (1 1 1) orientation structural surfaces 71, wherein the depth of the notch 70 by the contact of the structure surfaces 71 is determined together.
  • a notch 70 is etched into the surface 91 of the substrate 90, which are two mutually angled
  • Structural surfaces 71 has.
  • the semiconductor components 100 are each shown along an axis 77, the axis 77 being parallel to the height of the axis
  • Semiconductor device 100 runs.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

The invention relates to a semiconductor component (100), comprising a substrate (90) and a gallium nitride-containing first functional element (80) which is implemented in the surface (91) of the substrate (90). The substrate (90) has a crystallographic (100) orientation. The invention further relates to a method for producing a semiconductor element (100) in a substrate (90) having a crystallographic (100) orientation.

Description

Beschreibung  description
Titel title
Halbleiterbauelement sowie ein Verfahren zur Erzeugung eines  Semiconductor component and a method for generating a
Halbleiterbauelementes in einem eine kristallographische (I QO)-Orientierung aufweisenden Substrat Semiconductor device in a crystallographic (I QO) orientation having substrate
Die vorliegende Erfindung betrifft ein Halbleiterbauelement, welches ein Substrat sowie ein Galliumnitrid aufweisendes erstes Funktionselement umfasst, welches innerhalb der Oberfläche des Substrates realisiert ist sowie ein Verfahren zur Erzeugung eines Halbleiterbauelementes in einem eine kristallographischeThe present invention relates to a semiconductor device comprising a substrate and a gallium nitride having first functional element, which is realized within the surface of the substrate, and a method for producing a semiconductor device in a crystallographic
(100)-Orientierung aufweisenden Substrat. (100) orientation substrate.
Stand der Technik Halbleiterbauelemente, welche Galliumnitrid-basierte Funktionselemente umfassen, die im Rahmen einer sogenannten Homoepitaxie entweder auf Galliumnitrid-Substraten oder im Rahmen einer sogenannten Heteroepitaxie auf einem von Galliumnitrid verschiedenen Substrat, wie beispielsweise einem Silizium-Substrat realisiert sind, stellen im Stand der Technik schon seit geraumer Zeit eine Basis für Sensoren, Hochfrequenzbauelemente, BACKGROUND ART Semiconductor devices comprising gallium nitride-based functional elements realized in the context of so-called homoepitaxy either on gallium nitride substrates or as so-called heteroepitaxy on a substrate other than gallium nitride, such as a silicon substrate, are known in the art for quite some time already a basis for sensors, high frequency components,
Lichtanwendungen wie LEDs oder Leistungsbauelemente bereit.  Light applications such as LEDs or power components ready.
Auf Heteroepitaxien basierende Halbleiterbauelemente werden dabei meist auf Silizium-W afern realisiert, welche eine (1 1 1 )-orientierte Kristallstruktur aufweisen. Allerdings sind Substrate mit derartigen Kristallstrukturen nicht die für die Heteroepitaxially-based semiconductor components are usually realized on silicon wafers having a (1 1 1) -oriented crystal structure. However, substrates with such crystal structures are not for the
Realisierung von siliziumbasierten Halbleiterbauelementen von der  Realization of silicon based semiconductor devices from the
Halbleiterindustrie bevorzugten, insbesondere, da sich für die Umsetzung von CMOS-Prozessen beziehungsweise für die Realisierung von Semiconductor industry preferred, in particular, since for the implementation of CMOS processes or for the realization of
CMOS-Bauelementen Substrate mit (100)-orientierten Kristallebenen CMOS Devices Substrates with (100) -oriented crystal planes
beziehungsweise Kristallstrukturen besser eignen. Offenbarung der Erfindung or crystal structures are more suitable. Disclosure of the invention
Erfindungsgemäß wird ein Halbleiterbauelement zur Verfügung gestellt, welches ein Substrat sowie ein Galliumnitrid aufweisendes erstes Funktionselement umfasst, welches innerhalb der Oberfläche des Substrates realisiert ist. According to the invention, a semiconductor component is provided, which comprises a substrate and a gallium nitride-having first functional element, which is realized within the surface of the substrate.
Erfindungsgemäß weist das Substrat eine kristallographische (100)-Orientierung auf.  According to the invention, the substrate has a crystallographic (100) orientation.
Der Vorteil eines derart ausgeführten Halbleiterbauelementes liegt in der Möglichkeit, Galliumnitrid-basierte Funktionselemente im Rahmen einer The advantage of such a semiconductor device is the possibility of gallium nitride-based functional elements in the context of a
Heteroepitaxie auf einem kristallographisch (100)-orientierten Substrat zu realisieren. Diese insbesondere für die Realisierung von CMOS-Bauelementen bevorzugte kristallographische (100)-Orientierung ermöglicht also die  Heteroepitaxy on a crystallographic (100) -oriented substrate to realize. This crystallographic (100) orientation, which is particularly preferred for the realization of CMOS components, thus makes possible the
Realisierung von Galliumnitrid umfassenden Funktionselementen in Realization of functional elements comprising gallium nitride in
beziehungsweise auf einem für die Realisierung von CMOS-Bauelementen beziehungsweise für die Durchführung von CMOS-Prozessen besser geeigneten kristallographisch (100)-orientierten Substrat. or on a more suitable for the realization of CMOS devices or for the implementation of CMOS processes crystallographically (100) -oriented substrate.
Bevorzugt weist das Substrat bezogen auf die Oberfläche des Preferably, the substrate has, based on the surface of the
Halbleiterbauelementes beziehungsweise die Oberfläche des Substrates selbst, in welcher das erste Funktionselement realisiert ist, eine kristallographische (100)-Orientierung auf. Mit anderen Worten ausgedrückt, ist das erste Semiconductor device or the surface of the substrate itself, in which the first functional element is realized, a crystallographic (100) orientation. In other words, that's the first one
Funktionselement also bevorzugt auf beziehungsweise in (100)-orientierten Kristallebenen realisiert. Functional element thus preferably realized on or in (100) -oriented crystal planes.
In einer bevorzugten Ausführungsform handelt es sich bei dem Substrat um ein Silizium-Substrat. Bei Silizium handelt es sich um den in der Halbleiterindustrie am häufigsten verwandten Stoff. Silizium ist kostengünstig und einfach zu prozessieren. In a preferred embodiment, the substrate is a silicon substrate. Silicon is the most commonly used material in the semiconductor industry. Silicon is inexpensive and easy to process.
Bevorzugt ist das Galliumnitrid aufweisende erste Funktionselement zumindest teilweise innerhalb einer in der Oberfläche des Substrates angeordneten Struktur angeordnet. Durch eine solche Struktur kann die Realisierung des ersten Funktionselementes auf beziehungsweise in der Oberfläche des The first functional element having gallium nitride is preferably arranged at least partially within a structure arranged in the surface of the substrate. By such a structure, the realization of the first functional element on or in the surface of the
kristallographisch (100)-orientierten Substrates auf vorteilhafte Weise erfolgen, da sich durch die Struktur lokale Kristallebenen mit veränderter kristallographischer Orientierung in beziehungsweise auf der Oberfläche des Substrates realisieren lassen, welche besser für eine Galliumnitrid-Epitaxie geeignet sind. Bevorzugt handelt es sich bei der Struktur um eine Aussparung, welche eineCrystallographically (100) -oriented substrate carried out in an advantageous manner, since with the structure of local crystal planes with changed realize crystallographic orientation in or on the surface of the substrate, which are better suited for a gallium nitride epitaxy. Preferably, the structure is a recess, which is a
Kerbe in der Oberfläche des Substrates bildet, wobei mindestens eine der Strukturoberflächen eine kristallographische (1 1 1 )-Orientierung aufweist. Ferner bevorzugt weist mindestens eine der Strukturoberflächen der Struktur eine im Wesentlichen kristallographisch (1 1 1 )-orientierte Strukturoberfläche auf. In einem derartigen Ausführungsbeispiel wird also lokal in dem global kristallographischNotch forms in the surface of the substrate, wherein at least one of the structural surfaces has a crystallographic (1 1 1) orientation. Furthermore, at least one of the structural surfaces of the structure preferably has a substantially crystallographically (1 1 1) -oriented structural surface. In such an embodiment, therefore, locally in the global crystallographic
(100)-orientierten Substrat eine Struktur geschaffen, welche mindestens eine für die Realisierung von Galliumnitrid umfassenden Funktionselementen bevorzugte kristallographisch (1 1 1 )-orientierte Strukturoberfläche aufweist. Mit anderen Worten ausgedrückt, ist bevorzugt mindestens eine der Strukturoberflächen der Struktur durch eine (1 1 1 )-orientierte Kristallebene gebildet. Somit ist die (100) -oriented substrate created a structure which has at least one for the realization of gallium nitride functional elements preferred crystallographic (1 1 1) -oriented structure surface. In other words, at least one of the structural surfaces of the structure is preferably formed by a (1 1 1) -oriented crystal plane. Thus, the
Oberfläche des Substrates sowohl für die Realisierung von zum Beispiel CMOS-Bauelementen als auch für die Realisierung von Galliumnitrid  Surface of the substrate both for the realization of, for example, CMOS devices as well as for the realization of gallium nitride
umfassenden Bauelementen geeignet. Vorzugsweise weist die Struktur einen V-förmigen Querschnitt sowie zwei zueinander und zu der Oberfläche des Substrates angewinkelte comprehensive components suitable. Preferably, the structure has a V-shaped cross-section and two angled to each other and to the surface of the substrate
Strukturoberflächen auf, welche jeweils eine kristallographische Structural surfaces, which each have a crystallographic
(1 1 1 )-Orientierung aufweisen. Mit anderen Worten ausgedrückt, weist die Struktur bevorzugt einen V-förmigen Querschnitt sowie zwei zueinander und zu der Oberfläche des Substrates angewinkelte Strukturoberflächen auf, welche jeweils durch eine kristallographisch (1 1 1 )-orientierte Kristallebene gebildet sind. In einem derartigen Ausführungsbeispiel ist das Galliumnitrid umfassende erste Funktionselement vollständig auf kristallographisch (1 1 1 )-orientierten (1 1 1) orientation. In other words, the structure preferably has a V-shaped cross-section as well as two structural surfaces angled relative to one another and to the surface of the substrate, each of which is formed by a crystallographically (1 1 1) -oriented crystal plane. In such an embodiment, the first functional element comprising gallium nitride is completely crystallographically (1 1 1) -oriented
Strukturoberflächen innerhalb der Oberfläche des kristallographisch Structural surfaces within the surface of the crystallographic
(100)-orientierten Substrates realisiert. Somit ist das Galliumnitrid umfassende erste Funktionselement also vollständig auf einer für das Wachstum von Realized (100) -oriented substrate. Thus, the gallium nitride comprehensive first functional element is thus completely on one for the growth of
Galliumnitrid bevorzugten Kristallstruktur realisiert. Neben dem bereits erwähnten Vorteil der verbesserten heterogenen Integration von beispielsweise Silizium und Galliumnitrid beziehungsweise Silizium und anderen lll-V Stoffkombinationen, wobei III und V jeweils für mindestens einen Stoff aus einer Hauptgruppe desGallium nitride preferred crystal structure realized. In addition to the already mentioned advantage of the improved heterogeneous integration of, for example, silicon and gallium nitride or silicon and other III-V material combinations, wherein III and V are each for at least one substance from a main group of
Periodensystems der Elemente steht, ist ein weiterer Vorteil derartiger Ausführungsbeispiele, dass die Oberfläche durch die beschriebenen Strukturen gegenüber einer Substratoberfläche ohne Strukturen insgesamt vergrößert ist. Liegen also beispielsweise zwei Wafer mit gleichen Abmessungen vor, so können durch die Anordnungen von obigen Strukturen auf einem ersten dieser Wafer mehr Bauelemente als auf dem zweiten Wafer realisiert werden, auf welchem keine wie oben beschriebenen Strukturen vorgesehen sind. Periodic table of elements is another advantage of such Embodiments that the surface is increased by the structures described relative to a substrate surface without structures as a whole. If, for example, two wafers with the same dimensions are present, more devices than on the second wafer can be realized on a first of these wafers by means of the arrangements of the above structures, on which structures as described above are not provided.
In einer bevorzugten Ausführungsform ist auf der mindestens einen In a preferred embodiment is on the at least one
Strukturoberfläche mindestens eine Galliumnitrid-Schicht aufgewachsen, welche einen Teil des ersten Funktionselementes bildet. Eine solche Structure surface grown at least one gallium nitride layer, which forms part of the first functional element. Such
Galliumnitrid-Schicht kann von hoher Qualität gefertigt werden und sehr gut für die Realisierung von zum Beispiel Sensoren, Hochfrequenz- beziehungsweise Hochleistungsbauelementen, LEDs oder anderen optoelektronischen Gallium nitride layer can be made of high quality and very good for the realization of, for example, sensors, high-frequency or high-performance components, LEDs or other opto-electronic
Bauelementen verwandt werden. Components are used.
Bevorzugt sind eine Schicht zur Ausbildung einer Heterostruktur mit der Preference is given to a layer for forming a heterostructure with the
Galliumnitrid-Schicht und/oder eine elektrisch leitfähige Kontaktschicht und/oder mindestens eine weitere Schicht innerhalb der Struktur angeordnet, wobei die mindestens eine weitere Schicht einen dielektrischen Spacer und/oder eine Gate-Elektrode des Halbleiterbauelementes bildet. Ferner bevorzugt handelt es sich bei dem ersten Funktionselement um einen Transistor. Beispielsweise kann bei der Erzeugung eines als Transistor ausgeführten ersten Funktionselementes mittels der Abscheidung einer weiteren Schicht, welche als dielektrischer Spacer fungiert, der Abstand zwischen Source- und Drain-Elektrode festgelegt werden. Gallium nitride layer and / or an electrically conductive contact layer and / or arranged at least one further layer within the structure, wherein the at least one further layer forms a dielectric spacer and / or a gate electrode of the semiconductor device. Further preferably, the first functional element is a transistor. By way of example, in the generation of a first functional element embodied as a transistor, the distance between the source and drain electrodes can be determined by means of the deposition of a further layer which functions as a dielectric spacer.
In einer bevorzugten Ausführungsform umfasst das Halbleiterbauelement ferner mindestens ein zweites innerhalb des Substrates angeordnetes In a preferred embodiment, the semiconductor device further comprises at least a second disposed within the substrate
Funktionselement, welches über mindestens eine elektrisch leitfähige Functional element which has at least one electrically conductive
Kontaktschicht mit dem ersten Funktionselement elektrisch leitfähig verbunden ist. Bevorzugt handelt es sich bei dem zweiten Funktionselement um ein CMOS- Funktions- beziehungsweise Bauelement. Durch die globale Contact layer is electrically conductively connected to the first functional element. The second functional element is preferably a CMOS functional component or component. By the global
kristallographische (100)-Orientierung des Substrates ist die Fertigung solcher CMOS-Bauelemente, beispielsweise im Rahmen einer heterogenen„on-wafer"- Integration, einfach und gut möglich. Des Weiteren wird ein Verfahren zur Erzeugung eines Halbleiterbauelementes in einem eine kristallographische (100)-Orientierung aufweisenden Substrat bereitgestellt, wobei das Verfahren die folgenden Verfahrensschritte umfasst: Maskieren der abseits des zu erzeugenden Halbleiterbauelementes liegenden Bereiche der Oberfläche des Substrates. Ätzen einer Struktur innerhalb des unmaskierten Bereichs der Oberfläche des Substrates, welche mindestens eine eine kristallographische (1 1 1 )-Orientierung aufweisende Strukturoberfläche bereitstellt. Epitaxie einer Galliumnitrid-Schicht innerhalb der geätzten Struktur und auf der mindestens einen die kristallographische (1 1 1 )-Orientierung aufweisenden Strukturoberfläche. Mit anderen Worten ausgedrückt, umfasst das erfindungsgemäße Verfahren den Schritt des Ätzens einer Struktur, welche mindestens eine, auf die Oberfläche des Substrates bezogen, schräge Fläche aufweist, welche kristallographisch (1 1 1 )-orientiert ist. Mittels eines solchen Verfahrens können auf einfache Art und Weise Bereiche innerhalb der crystallographic (100) orientation of the substrate is the production of such CMOS devices, for example in the context of a heterogeneous "on-wafer" integration, simple and easy. Furthermore, a method is provided for producing a semiconductor component in a substrate having a crystallographic (100) orientation, wherein the method comprises the following method steps: masking the areas of the surface of the substrate which are remote from the semiconductor component to be produced. Etching a structure within the unmasked area of the surface of the substrate providing at least one (1 1 1) crystallographic structure surface. Epitaxy of a gallium nitride layer within the etched structure and on the at least one crystallographic (1 1 1) orientation-having structural surface. In other words, the method according to the invention comprises the step of etching a structure which has at least one oblique surface, which is crystallographically (1 1 1) -oriented, relative to the surface of the substrate. By means of such a method can be easily within the areas
Oberfläche eines kristallographisch (100)-orientierten Substrat erzeugt werden, welche kristallographisch (1 1 1 )-orientierte Kristallebenen als Oberflächen aufweisen. Surface of a crystallographically (100) -oriented substrate are generated, which have crystallographically (1 1 1) -oriented crystal planes as surfaces.
In einer bevorzugten Weiterentwicklung des Verfahrens zur Erzeugung eines Halbleiterbauelementes in einem eine kristallographische (100)-Orientierung aufweisenden Substrat wird in dem Schritt des Ätzens anisotrop und/oder feucht geätzt. Anisotrope Ätzverfahren haben sich zu einer Schlüsseltechnologie in der Halbleiterindustrie entwickelt. Beim anisotropen Ätzen macht man sich die Tatsache zunutze, dass spezielle Ätzmittel beispielsweise einen In a preferred further development of the method for producing a semiconductor component in a substrate having a crystallographic (100) orientation, etching is anisotropic and / or wet in the step of etching. Anisotropic etching processes have become a key technology in the semiconductor industry. Anisotropic etching makes use of the fact that special etchants, for example, a
Silizium-Einkristall entlang der Hauptkristallebenen unterschiedlich schnell abtragen, wobei sich die Abtraggeschwindigkeit je nach Kristallorientierung um mehrere Größenordnungen unterscheiden kann. Depending on the crystal orientation, the removal rate can differ by several orders of magnitude, depending on the orientation of the crystal.
Bevorzugt wird in dem Verfahren zur Erzeugung eines Halbleiterbauelementes in einem eine kristallographische (100)-Orientierung aufweisenden Substrat in demPreferably, in the method of forming a semiconductor device in a substrate having a crystallographic (100) orientation in the
Schritt des Ätzens eine Kerbe geätzt, welche durch zwei konvergente, jeweils eine kristallographische (1 1 1 )-Orientierung aufweisende Strukturoberflächen gebildet ist, wobei die Tiefe der Kerbe durch den Kontakt der Strukturoberflächen miteinander bestimmt wird. In einem solchen Ausführungsbeispiel erfolgt die Einstellung der Tiefe der Struktur entlang der Höhe des Halbleiterbauelementes selbstjustiert. Ferner bevorzugt umfasst das Verfahren zur Erzeugung eines Halbleiterbauelementes in einem eine kristallographische (100)-Orientierung aufweisenden Substrat ferner den Verfahrensschritt des Abscheidens einer Schicht zur Ausbildung einer Heterostruktur mit der Galliumnitrid-Schicht und/oder einer elektrisch leitfähigen Kontaktschicht und/oder mindestens einer weiteren Schicht in der Struktur, wobei die mindestens eine weitere Schicht einen dielektrischen Spacer und/oder eine Gate-Elektrode des Halbleiterbauelementes bildet. Durch die Ausführung eines derartigen Verfahrens lässt sich auf einfache Art und Weise beispielsweise ein Galliumnitrid aufweisender Transistor, Sensor oder aber auch ein Galliumnitrid aufweisendes Hochfrequenz- oder Etching etched a notch, which is formed by two convergent, each having a crystallographic (1 1 1) orientation having structural surfaces, wherein the depth of the notch is determined by the contact of the structural surfaces together. In such an embodiment, the adjustment of the depth of the structure along the height of the semiconductor device is self-aligned. Further preferably, the method of forming a semiconductor device in a substrate having a crystallographic (100) orientation further comprises the step of depositing a layer to form a heterostructure comprising the gallium nitride layer and / or an electrically conductive contact layer and / or at least one further layer in the structure, wherein the at least one further layer forms a dielectric spacer and / or a gate electrode of the semiconductor component. By the execution of such a method can be in a simple manner, for example, a gallium nitride exhibiting transistor, sensor or even a gallium nitride exhibiting high-frequency or
Hochleistungsbauteil beziehungsweise ein Galliumnitrid aufweisendes lichtemittierendes Bauteil realisieren. Implement high-performance component or a gallium nitride exhibiting light-emitting component.
Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben und in der Beschreibung beschrieben. Advantageous developments of the invention are specified in the subclaims and described in the description.
Zeichnungen drawings
Ausführungsbeispiele der Erfindung werden anhand der Zeichnungen und der nachfolgenden Beschreibung näher erläutert. Es zeigen: Embodiments of the invention will be explained in more detail with reference to the drawings and the description below. Show it:
Figur 1 ein erstes Ausführungsbeispiel eines erfindungsgemäßen Figure 1 shows a first embodiment of an inventive
Halbleiterbauelements, Semiconductor device,
Figur 2 ein zweites Ausführungsbeispiel eines erfindungsgemäßen Figure 2 shows a second embodiment of an inventive
Halbleiterbauelementes, und Semiconductor device, and
Figur 3 ein Ausführungsbeispiel eines erfindungsgemäßen Verfahrens. Ausführungsformen der Erfindung Figure 3 shows an embodiment of a method according to the invention. Embodiments of the invention
In der Figur 1 ist ein erstes Ausführungsbeispiel eines erfindungsgemäßen Halbleiterbauelementes 100 dargestellt. Genauer ausgedrückt, ist dabei ein Querschnitt senkrecht zur Oberfläche 91 des Halbleiterbauelementes 100 in Figur 1 dargestellt. Dieses umfasst ein Substrat 90 sowie ein Galliumnitrid aufweisendes erstes Funktionselement 80, welches innerhalb der Oberfläche 91 des Substrates 90 realisiert ist. Mit anderen Worten ausgedrückt, ist auf der Oberfläche 91 des Substrates 90 des Halbleiterbauelementes 100 ein erstes Funktionselement 80 realisiert, welches Galliumnitrid umfasst beziehungsweise zumindest teilweise aus Galliumnitrid besteht. Das Substrat 90 weist eine kristallographische (100)-Orientierung auf. Mit anderen Worten ausgedrückt, weist das Substrat 90, auf beziehungsweise in dessen Oberfläche 91 das erste Funktionselement 80 realisiert ist, eine Kristallstruktur auf, welche im FIG. 1 shows a first exemplary embodiment of a semiconductor component 100 according to the invention. More specifically, a cross section perpendicular to the surface 91 of the semiconductor device 100 is shown in FIG. This includes a substrate 90 and a gallium nitride exhibiting first functional element 80, which is realized within the surface 91 of the substrate 90. In other words, on the surface 91 of the substrate 90 of the semiconductor device 100, a first functional element 80 is realized, which comprises gallium nitride or at least partially consists of gallium nitride. The substrate 90 has a crystallographic (100) orientation. In other words, the substrate 90, on or in the surface 91 of which the first functional element 80 is realized, has a crystal structure, which in the FIG
Wesentlichen eine kristallographische (100)-Orientierung aufweist. Abermals mit anderen Worten ausgedrückt, weist das Substrat 90 bezogen auf die OberflächeEssentially has a crystallographic (100) orientation. Again, in other words, the substrate 90 is facing the surface
91 des Halbleiterbauelementes 100 beziehungsweise die Oberfläche 91 des Substrates 90 selbst, in welcher das erste Funktionselement 80 realisiert ist, eine kristallographische (100)-Orientierung auf. In diesem ersten Ausführungsbeispiel handelt es sich bei dem Substrat 90 rein beispielhaft um das Substrat 90 eines Silizium-Wafers, welcher im Wesentlichen eine (100)-Kristallstruktur aufweist, wobei es sich bei dem in Klammern stehenden Tripel (100) um die Millerschen Indizes (hkl) handelt, welche in der Kristallographie der eindeutigen Bezeichnung von Kristallflächen beziehungsweise Ebenen in einem Kristallgitter dienen. Es können allerdings auch erfindungsgemäße Halbleiterbauelemente 100 mit einem Substrat 90 ausgeführt werden, bei welchem es sich nicht um das Substrat 90 eines Silizium-Wafers handelt. 91 of the semiconductor device 100 or the surface 91 of the substrate 90 itself, in which the first functional element 80 is realized, a crystallographic (100) orientation. In this first exemplary embodiment, the substrate 90 is, purely by way of example, the substrate 90 of a silicon wafer, which essentially has a (100) -crystal structure, wherein the triple (100) in parentheses is the Miller indices (FIG. hkl), which in crystallography serve to clearly designate crystal surfaces or planes in a crystal lattice. However, semiconductor devices 100 according to the invention can also be designed with a substrate 90, which is not the substrate 90 of a silicon wafer.
In Figur 2 ist ein zweites Ausführungsbeispiel eines erfindungsgemäßen 2 shows a second embodiment of an inventive
Halbleiterbauelementes 100 dargestellt, bei welchem es sich im Wesentlichen um das in Figur 1 dargestellte Halbleiterbauelement 100 handelt. Auch in Figur 2 ist das Halbleiterbauelement 100 senkrecht zur Oberfläche 91 und entlang der Tiefe des Halbleiterbauelementes 100 geschnitten dargestellt. Die gleich bezeichneten Komponenten in Figur 2 entsprechen also jenen des in Figur 1 dargestellten und zuvor beschriebenen ersten Ausführungsbeispiels. In diesem zweiten Ausführungsbeispiel ist das Galliumnitrid aufweisende erste Semiconductor device 100 shown, which is essentially the semiconductor device 100 shown in Figure 1. Also in FIG. 2, the semiconductor component 100 is shown cut perpendicular to the surface 91 and along the depth of the semiconductor component 100. The identically named components in FIG. 2 thus correspond to those of the first embodiment shown in FIG. 1 and described above. In this second embodiment, the gallium nitride having first
Funktionselement 80 im Wesentlichen innerhalb einer in der Oberfläche 91 des Substrates 90 angeordneten Struktur 70 angeordnet. Bei dieser Struktur 70 handelt es sich in diesem zweiten Ausführungsbeispiel rein beispielhaft um eine Aussparung 60, welche eine Kerbe 70 in der Oberfläche 91 des Substrates 90 bildet, und zwei Strukturoberflächen 71 aufweist, welche jeweils eine  Functional element 80 disposed substantially within a arranged in the surface 91 of the substrate 90 structure 70. In this second exemplary embodiment, this structure 70 is, by way of example only, a recess 60 which forms a notch 70 in the surface 91 of the substrate 90 and has two structural surfaces 71 which each have a recess 60
kristallographische (1 1 1 )-Orientierung aufweisen. Mit anderen Worten ausgedrückt, ist in diesem zweiten Ausführungsbeispiel in der Oberfläche 91 des Substrates 90 eine Struktur 70 angeordnet, welche eine Kerbe 70 in der Oberfläche 91 des Substrates 90 bildet, deren Strukturoberflächen 71 durch jeweils (1 1 1 )-orientierte Kristallebenen gebildet sind. Innerhalb dieser Kerbe 70 beziehungsweise genauer ausgedrückt, auf den beiden die Kerbe 70 bildendenhave crystallographic (1 1 1) orientation. In other words In this second embodiment, in the surface 91 of the substrate 90, a structure 70 is arranged which forms a notch 70 in the surface 91 of the substrate 90 whose structure surfaces 71 are formed by (1 1 1) -oriented crystal planes, respectively. Within this notch 70 or more precisely, on both the notch 70 forming
Oberflächen, welche also die Strukturoberflächen 71 der Struktur 70 darstellen, ist ein wesentlicher Teil des ersten Funktionselementes 80 realisiert. Diese beiden Strukturoberflächen 71 sind bezogen auf die Oberfläche 91 des Surfaces, which thus represent the structure surfaces 71 of the structure 70, an essential part of the first functional element 80 is realized. These two structure surfaces 71 are relative to the surface 91 of the
Halbleiterbauelementes 100 jeweils im Wesentlichen kristallographisch Semiconductor device 100 each substantially crystallographic
(1 1 1 )-orientiert, also gegenüber der kristallographisch (100)-orientierten (1 1 1) -oriented, ie towards the crystallographic (100) -oriented
Oberfläche 91 des Substrates 90 angewinkelt. In diesem zweiten  Surface 91 of the substrate 90 angled. In this second
Ausführungsbeispiel handelt es sich bei den beiden gemeinsam einen Embodiment is the two together a
V-förmigen Querschnitt aufweisenden Strukturoberflächen 71 also rein beispielhaft um (1 1 1 )-Silizium [1 ,2]. Thus, purely by way of example, (1 1 1) silicon [1, 2] has V-shaped cross-section structure surfaces 71.
Es können allerdings auch erfindungsgemäße Halbleiterbauelemente 100 ausgeführt werden, welche erste Funktionselemente 80 auf Strukturen 70 aufweisen, deren Strukturoberflächen gemeinsam keinen V-förmigen Verlauf im Querschnitt aufweisen beziehungsweise keine Kerbe 70 bilden und welche auch nur eine oder gar keine kristallographisch (1 1 1 )-orientierte Strukturoberfläche 71 aufweisen beziehungsweise bei denen nur eine oder gar keine However, it is also possible to carry out semiconductor components 100 according to the invention which have first functional elements 80 on structures 70 whose structural surfaces together do not have a V-shaped profile in cross-section or form a notch 70 and which also have only one or no crystallographically (1 1 1) have oriented structural surface 71 or in which only one or none at all
Strukturoberfläche 71 durch eine (1 U morientierte Kristallebene gebildet ist. Structure surface 71 is formed by a (1 U moriented crystal plane.
In diesem zweiten Ausführungsbeispiel ist auf den kristallographisch In this second embodiment is on the crystallographic
(1 U morientierten Strukturoberflächen 71 jeweils eine Galliumnitrid-Schicht 10 aufgewachsen, welche einen Teil des ersten Funktionselementes 80 bildet. In anderen Ausführungsbeispielen können die Galliumnitrid-Schichten 10 auch auf andere Art und Weise als mittels Epitaxie auf den kristallographisch Each of the gallium nitride layers 10, which forms part of the first functional element 80, is grown in other oriented structural surfaces 71. In other embodiments, the gallium nitride layers 10 may also be crystallographic in a manner other than by epitaxy
(1 U morientierten Strukturoberflächen 71 abgeschieden sein. Ferner ist in diesem zweiten Ausführungsbeispiel eine Schicht zur Ausbildung einer Heterostruktur 12 mit der Galliumnitrid-Schicht 10 innerhalb der Struktur 70, also innerhalb der Kerbe 70 angeordnet. Bei dieser Schicht zur Ausbildung einer Heterostruktur 12 mit der Galliumnitrid-Schicht 10 kann es sich beispielsweise um eine Furthermore, in this second exemplary embodiment, a layer for forming a heterostructure 12 with the gallium nitride layer 10 is arranged within the structure 70, that is, within the notch 70. In this layer for forming a heterostructure 12 with the Gallium nitride layer 10 may be, for example, a
Aluminium-Galliumnitrid-Schicht, also um eine AIGaN-Schicht oder aber auch um eine beliebige andere Schicht handeln. In diesem zweiten Ausführungsbeispiel verlaufen sowohl die Oberflächen der Galliumnitrid-Schichten 10 als auch die Oberflächen der Schichten zur Ausbildung einer Heterostruktur 12 mit den Galliumnitrid-Schichten 10 jeweils parallel zu den Strukturoberflächen 71 , auf welchen sie abgeschieden sind. Ferner ist eine elektrisch leitfähige Aluminum gallium nitride layer, so act around an AIGaN layer or even to any other layer. In this second embodiment, both the surfaces of the gallium nitride layers 10 as well as the Surfaces of the layers for forming a heterostructure 12 with the gallium nitride layers 10 each parallel to the structure surfaces 71 on which they are deposited. Furthermore, an electrically conductive
Kontaktschicht 50 innerhalb der Struktur 70 beziehungsweise innerhalb der Kerbe 70 abgeschieden, bei welcher es sich in diesem zweiten Contact layer 50 within the structure 70 and within the notch 70 deposited, in which it is in this second
Ausführungsbeispiel rein beispielhaft um eine Metallisierungsschicht handelt. Die elektrisch leitfähige Kontaktschicht 50 kann aber auch nichtmetallisch ausgeführt sein. Die Oberfläche dieser elektrisch leitfähigen Kontaktschicht 50 verläuft in diesem zweiten Ausführungsbeispiel nicht parallel zu den Strukturoberflächen 71 , sondern parallel zu der Oberfläche 91 des Halbleiterbauelementes 100, also parallel zu der Oberfläche 91 des Halbleiterbauelementes 100 abseits von der Struktur 70. In einem solchen Zustand beziehungsweise mit den zuvor beschriebenen Komponenten beziehungsweise Schichten kann das  Embodiment purely by way of example is a metallization. However, the electrically conductive contact layer 50 may also be non-metallic. The surface of this electrically conductive contact layer 50 extends in this second embodiment, not parallel to the structure surfaces 71, but parallel to the surface 91 of the semiconductor device 100, ie parallel to the surface 91 of the semiconductor device 100 away from the structure 70. In such a state or with the components or layers described above can
erfindungsgemäße Halbleiterbauelement 100 beispielsweise die Basis für eine elektrische Diode bilden. Semiconductor device 100 according to the invention, for example, form the basis for an electrical diode.
In diesem zweiten Ausführungsbeispiel sind jedoch ferner zwei weitere Schichten 40 in der Struktur 70 angeordnet beziehungsweise innerhalb der Kerbe 70 vorgesehen. In diesem zweiten Ausführungsbeispiel sind die beiden weiteren Schichten 40 rein beispielhaft übereinander innerhalb der Struktur 70 auf der elektrisch leitfähigen Kontaktschicht 50 abgeschieden. Die erste der beiden weiteren Schichten 40, welche direkt, das heißt unmittelbar auf der elektrisch leitfähigen Kontaktschicht 50 abgeschieden ist, bildet einen dielektrischen Spacer beziehungsweise eine dielektrische Spacerschicht, während die zweite der beiden weiteren Schichten 40, welche direkt, dass heißt unmittelbar auf der ersten weiteren Schicht 40, das heißt der Spacerschicht, abgeschieden ist, in diesem zweiten Ausführungsbeispiel rein beispielhaft als Gate-Elektrode des Halbleiterbauelementes 100 fungiert. Es können allerdings auch In this second exemplary embodiment, however, two further layers 40 are furthermore arranged in the structure 70 or provided within the notch 70. In this second exemplary embodiment, the two further layers 40 are deposited on the electrically conductive contact layer 50 one above the other within the structure 70 purely by way of example. The first of the two further layers 40, which is deposited directly, ie directly on the electrically conductive contact layer 50, forms a dielectric spacer or a dielectric spacer layer, while the second of the two further layers 40, which directly, that is directly on the first further layer 40, that is, the spacer layer is deposited, in this second embodiment purely by way of example acts as a gate electrode of the semiconductor device 100. It can, however, too
erfindungsgemäße Halbleiterbauelemente 100 ausgeführt werden, welche keine weitere, nur eine weitere Schicht oder aber mehr als zwei weitere Schichten 40 aufweisen, je nachdem, was für ein Halbleiterbauelement 100 realisiert wird beziehungsweise welche Funktion von dem Halbleiterbauelement 100 erfüllt wird. In diesem zweiten Ausführungsbeispiel wird durch die dielektrische According to the invention, semiconductor devices 100 which have no further, only one further layer or else more than two further layers 40 are implemented, depending on what is realized for a semiconductor component 100 or which function is fulfilled by the semiconductor component 100. In this second embodiment is by the dielectric
Spacerschicht die Gate-Elektrode des ersten Funktionselementes 80 von einer Source-Elektrode 1 , welche in diesem zweiten Ausführungsbeispiel rein beispielhaft durch die elektrisch leitfähige Kontaktschicht 50 unterhalb der Spacerschicht gebildet ist, elektrisch getrennt. Spacer layer, the gate electrode of the first functional element 80 of a source electrode 1, which in this second embodiment purely is formed by the electrically conductive contact layer 50 below the spacer layer, for example, electrically separated.
Ferner weist das Halbleiterbauelement 100 in diesem zweiten Furthermore, the semiconductor device 100 in this second
Ausführungsbeispiel rein beispielhaft zwei zweite innerhalb des Substrates 90 angeordnete Funktionselemente 20 auf, welche über mindestens eine elektrisch leitfähige Kontaktschicht 50 mit dem ersten Funktionselement 80 elektrisch leitfähig verbunden sind. In diesem zweiten Ausführungsbeispiel ist die elektrisch leitfähige Kontaktschicht 50 rein beispielhaft strukturiert auf der Oberfläche 91 des Substrates 90 beziehungsweise auf der Oberfläche des ersten Embodiment purely by way of example two second disposed within the substrate 90 functional elements 20, which are electrically conductively connected via at least one electrically conductive contact layer 50 with the first functional element 80. In this second exemplary embodiment, the electrically conductive contact layer 50 is structured purely by way of example on the surface 91 of the substrate 90 or on the surface of the first
beziehungsweise zweiten Funktionselementes 80, 20 abgeschieden und beidseitig bis in die Struktur 70 des ersten Funktionselementes 80 hineingeführt. Mit anderen Worten ausgedrückt, steht die elektrisch leitfähige Kontaktschicht 50, welche die zweiten Funktionselemente 20 mit dem ersten Funktionselement 80 elektrisch leitfähig verbindet, mit den Schichten zur Ausbildung einer or second functional element 80, 20 deposited and guided on both sides into the structure 70 of the first functional element 80. In other words, is the electrically conductive contact layer 50, which electrically conductively connects the second functional elements 20 with the first functional element 80, with the layers for forming a
Heterostruktur 12 mit der Galliumnitrid-Schicht 10 beider Strukturoberflächen 71 in Kontakt, ohne die die Gate-Elektrode bildende weitere Schicht 40 zu kontaktieren. Der innerhalb der Struktur 70 liegende beziehungsweise in die Struktur 70 hineinragende Teil der elektrisch leitfähigen Kontaktschicht 50 bildet in diesem zweiten Ausführungsbeispiel rein beispielhaft eine Drain-Elektrode 2. Es können allerdings auch andere erfindungsgemäße Halbleiterbauelemente 100 realisiert sein, welche anders gestaltet sind beziehungsweise bei welchen die Source- und die Drain-Elektrode 1 , 2 vertauscht sind. Durch die Breite der Spacerschicht innerhalb der Struktur 70 ist in diesem zweiten Ausführungsbeispiel der Abstand zwischen der Source- und der Drain- Elektrode 1 , 2 des ersten Funktionselementes 80 festgelegt. Es können allerdings auch erfindungsgemäße Halbleiterbauelemente 100 realisiert sein, bei welchen keine, lediglich eine Schicht oder mehr als zwei weitere Schichten 40 vorgesehen sind, welche auch beliebige andere Funktionen übernehmen oder aber auch beliebige andere Komponenten des Halbleiterbauelementes 100 darstellen können. Beispielsweise können weitere Schichten 40 abgeschieden werden, welche als chemisch sensitive Schichten oder als sonstige Heterostructure 12 with the gallium nitride layer 10 of both structure surfaces 71 in contact, without contacting the gate electrode forming further layer 40. The part of the electrically conductive contact layer 50 that lies within the structure 70 or protrudes into the structure 70 in this second exemplary embodiment forms a drain electrode 2 purely by way of example. However, it is also possible to implement other semiconductor devices 100 according to the invention, which are designed differently or in which the Source and the drain electrode 1, 2 are reversed. Due to the width of the spacer layer within the structure 70, the distance between the source and drain electrodes 1, 2 of the first functional element 80 is fixed in this second exemplary embodiment. It is, however, also possible to realize semiconductor components 100 according to the invention in which none, only one layer or more than two further layers 40 are provided, which can also assume any other functions or can also represent any other components of the semiconductor component 100. For example, further layers 40 can be deposited, which are used as chemically sensitive layers or as others
Funktionsschichten, beispielsweise für biochemische Sensoren, ausgeführt sind. In diesem zweiten Ausführungsbeispiel handelt es sich bei dem ersten Functional layers, for example, for biochemical sensors are executed. In this second embodiment, the first is
Funktionselement 80 des Halbleiterbauelementes 100 rein beispielhaft um einen Transistor. Genauer ausgedrückt handelt es sich bei dem ersten Functional element 80 of the semiconductor device 100 purely by way of example a transistor. More specifically, the first one
Funktionselement 80 in diesem Ausführungsbeispiel rein beispielhaft um einen sogenannten HEMT, also um einen high-electron-mobility transistor, also um einen Transistor mit hoher Elektronenbeweglichkeit. Es können allerdings auch erfindungsgemäße Halbleiterbauelemente 100 ausgeführt sein, bei welchen das erste Funktionselement 80 als MOSFET ausgeführt ist. Ferner können auch erfindungsgemäße Halbleiterbauelemente 100 realisiert sein, bei welchen es sich bei dem ersten Funktionselement 80 um einen Sensor, eine Diode, um ein Hochfrequenz- oder Hochleistungsbauelement, um ein Leuchtelement oder aber auch um ein ganz anderes erstes Funktionselement 80 handelt. Des Weiteren kann ein erstes Funktionselement 80 auch lediglich die Basis für beispielsweise eines der zuvor genannten Bauelemente bereitstellen. Generell kann es sich bei einem ersten Funktionselement 80 um ein beliebiges ein-Terminal-Bauelement, ein beliebiges zwei-Terminal-Bauelement oder aber auch um ein beliebiges drei- Terminal-Bauelement handeln. Functional element 80 in this embodiment purely by way of example a so-called HEMT, ie a high-electron-mobility transistor, ie a transistor with high electron mobility. However, it is also possible to implement semiconductor components 100 according to the invention, in which the first functional element 80 is embodied as a MOSFET. Furthermore, it is also possible to realize semiconductor components 100 according to the invention, in which the first functional element 80 is a sensor, a diode, a high-frequency or high-power component, a luminous element or else a completely different first functional element 80. Furthermore, a first functional element 80 may also merely provide the basis for, for example, one of the aforementioned components. Generally, a first functional element 80 may be any one-terminal device, any two-terminal device, or any other three-terminal device.
Bei den bereits erwähnten beiden zweiten Funktionselementen 20 handelt es sich in diesem zweiten Ausführungsbeispiel rein beispielhaft um einen The already mentioned two second functional elements 20 are in this second exemplary embodiment purely by way of example
N MOS-Transistor und einen PMOS-Transistor, welche nebeneinander und neben dem ersten Funktionselement 80 innerhalb des Substrates 90 angeordnet sind. Es können allerdings auch erfindungsgemäße Halbleiterbauelemente 100 ausgeführt werden, welche kein, nur ein oder mehr als zwei zweite N MOS transistor and a PMOS transistor, which are arranged side by side and adjacent to the first functional element 80 within the substrate 90. However, it is also possible to carry out semiconductor devices 100 according to the invention which are not, only one or more than two second ones
Funktionselemente 20 aufweisen. Auch bei diesen zweiten Funktionselementen 20 muss es sich nicht um Transistoren handeln. Bei den zweiten Functional elements 20 have. These second functional elements 20 also do not have to be transistors. At the second
Funktionselementen 20 erfindungsgemäß ausgeführter Halbleiterbauelemente 100 kann es sich auch um andere, insbesondere CMOS-Funktionselemente handeln. Somit können erfindungsgemäß komplexe heterogene Functional elements 20 of semiconductor devices 100 embodied according to the invention may also be other, in particular CMOS, functional elements. Thus, according to the invention complex heterogeneous
Halbleiterbauelemente 100 bereitgestellt werden, welche beispielsweise als Treiber für Leuchtdioden, als Signalprozessoren für Radiofrequenz- oder Hochfrequenz-Kommunikation oder für beliebige sonstige Anwendungen eingesetzt werden können. In Figur 3 ist ein Ausführungsbeispiel eines erfindungsgemäßen Verfahrens zurSemiconductor devices 100 can be provided, which can be used for example as a driver for light-emitting diodes, as signal processors for radio-frequency or high-frequency communication or for any other applications. FIG. 3 shows an exemplary embodiment of a method according to the invention for
Erzeugung eines Halbleiterbauelementes 100 in einem eine kristallographische (100)-Orientierung aufweisenden Substrat 90 dargestellt. Bei diesem wird zunächst ein eine kristallographische (100)-Orientierung aufweisendes Substrat 90 bereitgestellt. Mit anderen Worten ausgedrückt, wird im Rahmen des Production of a semiconductor device 100 in a crystallographic (100) -oriented substrate 90 shown. In this case, first, a crystallographic (100) orientation substrate 90 is provided. In other words, under the
Verfahrens ein Substrat 90 bereitgestellt, welches bezogen auf dessen Method, a substrate 90 is provided which, based on the
Oberfläche 91 , in welcher das Halbleiterbauelement 100 zu erzeugen ist, eineSurface 91, in which the semiconductor device 100 is to be generated, a
(100)-Orientierung aufweist beziehungsweise welches, bezogen auf die genannte Oberfläche 91 , aus (100)-orientierten Kristallebenen aufgebaut ist. Im ersten Verfahrensschritt S1 werden die abseits des in dem Substrat 90 zu erzeugenden Halbleiterbauelementes 100 liegenden Bereiche der Oberfläche 91 des Substrates 90 beispielsweise mit einem Fotolack beziehungsweise mit einem(100) orientation or which, based on said surface 91, is made up of (100) -oriented crystal planes. In the first method step S1, the regions of the surface 91 of the substrate 90 lying apart from the semiconductor component 100 to be produced in the substrate 90 are provided, for example, with a photoresist or with a photoresist
Photoresist-Lack maskiert. Mit anderen Worten ausgedrückt, werden in diesem Ausführungsbeispiel des Verfahrens die Bereiche der Oberfläche 91 des Masked photoresist paint. In other words, in this embodiment of the method, the areas of the surface 91 of the
Substrates 90, welche unbearbeitet bleiben sollen, im ersten Verfahrensschritt S1 maskiert. Im Anschluss daran wird im zweiten Verfahrensschritt S2 dieses Ausführungsbeispiels eine Struktur 70 innerhalb des unmaskierten Bereichs derSubstrate 90, which should remain unprocessed, masked in the first method step S1. Subsequently, in the second method step S2 of this embodiment, a structure 70 within the unmasked area of
Oberfläche 91 des Substrates 90 geätzt. Die Ätzung der Struktur 70 erfolgt dabei so, dass mindestens eine, in diesem Ausführungsbeispiel des Verfahrens rein beispielhaft zwei, jeweils eine kristallographische (1 1 1 )-Orientierung aufweisende Strukturoberflächen 71 von der Struktur 70 bereitgestellt werden. Mit anderen Worten ausgedrückt, wird in diesem Ausführungsbeispiel des Verfahrens eineSurface 91 of the substrate 90 etched. The etching of the structure 70 takes place in such a way that at least one, in this exemplary embodiment of the method purely by way of example two, each having a crystallographic (11 1) orientation having structure surfaces 71 are provided by the structure 70. In other words, in this embodiment of the method becomes a
Struktur 70 mit zwei kristallographisch (1 1 1 )-orientierten Strukturoberflächen 71 geätzt. Abermals mit anderen Worten ausgedrückt, wird in diesem Structure 70 with two crystallographically (1 1 1) -oriented structure surfaces 71 etched. Again, in other words, in this
Ausführungsbeispiel des Verfahrens eine Struktur 70 geätzt, deren Embodiment of the method etched a structure 70 whose
Strukturoberflächen 71 durch zwei (1 1 1 )-orientierte Kristallebenen gebildet sind. Im dritten Verfahrensschritt S3 wird im Rahmen einer Epitaxie eine Structure surfaces 71 are formed by two (1 1 1) -oriented crystal planes. In the third method step S3, in the context of an epitaxy
Galliumnitrid-Schicht 10 innerhalb der geätzten Struktur 70 auf den beiden jeweils eine kristallographische (1 1 1 )-Orientierung aufweisenden  Gallium nitride layer 10 within the etched structure 70 on the two each having a crystallographic (1 1 1) orientation
Strukturoberflächen 71 aufgewachsen. In diesem Ausführungsbeispiel weist das Verfahren einen optionalen viertenStructure surfaces 71 grown. In this embodiment, the method has an optional fourth
Verfahrensschritt S4 auf, in welchem eine Schicht zur Ausbildung einer Method step S4, in which a layer for forming a
Heterostruktur 12 mit der Galliumnitrid-Schicht 10 auf der Galliumnitrid-Schicht 10 abgeschieden wird. Im Anschluss daran wird im vierten Verfahrensschritt S4 in diesem Ausführungsbeispiel eine elektrisch leitfähige Kontaktschicht 50 und auf dieser rein beispielhaft zwei weitere Schichten 40 in der Struktur 70 abgeschieden, wobei es sich bei der ersten der abgeschiedenen weiteren Schichten 40 um eine dielektrische Spacerschicht handelt, während es sich bei der weiteren Schicht 40 um eine eine Gate-Elektrode bildende Schicht des Halbleiterbauelementes 100 handelt. Die elektrisch leitfähige Kontaktschicht 50 wird in diesem Ausführungsbeispiel des Verfahrens nach ihrer Abscheidung rein beispielhaft thermisch nachbehandelt. Ferner können erfindungsgemäße Verfahren ausgeführt werden, bei welchen noch andere weitere Schichten 40 innerhalb der Struktur 70 abgeschieden werden, bei welchen es sich beispielsweise um Schichten zur Reduktion von Defekten in den unter diesen weiteren Schichten 40 liegenden Schichten handeln kann. Auch können Schichten zur Stressreduktion beziehungsweise Stressanpassung der zuvor genannten oder anderer Schichten des Halbleiterbauelementes 100 im Rahmen erfindungsgemäß ausgeführter Verfahren innerhalb der Struktur 70 Heterostructure 12 is deposited with the gallium nitride layer 10 on the gallium nitride layer 10. Following this, in the fourth method step S4, in this exemplary embodiment, an electrically conductive contact layer 50 and on this purely by way of example two further layers 40 are deposited in the structure 70, wherein the first of the deposited further ones Layers 40 is a dielectric spacer layer, while the further layer 40 is a gate electrode forming layer of the semiconductor device 100. The electrically conductive contact layer 50 is thermally post-treated purely by way of example in this embodiment of the method after its deposition. Furthermore, methods according to the invention may be carried out in which other further layers 40 are deposited within the structure 70, which may be, for example, layers for reducing defects in the layers located below these further layers 40. Also, layers for stress reduction or stress adaptation of the above-mentioned or other layers of the semiconductor component 100 within the framework of the method according to the invention can be implemented within the structure 70
abgeschieden werden. be deposited.
In diesem Ausführungsbeispiel des Verfahrens wird in dem zweiten In this embodiment of the method is in the second
Verfahrensschritt S2 rein beispielhaft feucht und anisotrop geätzt. In diesem Ausführungsbeispiel erfolgt die Ätzung rein beispielhaft mittels Kaliumhydroxid, also KOH-Lauge. Es können allerdings auch erfindungsgemäße Verfahren ausgeführt werden, in welchen mit anderen Säuren oder ganz anders, beispielsweise trocken geätzt wird. Des Weiteren wird in diesem Process step S2 purely by way of example wet etched and anisotropic. In this embodiment, the etching is carried out purely by way of example by means of potassium hydroxide, ie KOH lye. However, it is also possible to carry out processes according to the invention in which etching is carried out with other acids or completely differently, for example dry. Furthermore, in this
Ausführungsbeispiel in dem zweiten Verfahrensschritt S2 des Ätzens eine kerbenförmige Aussparung 60 beziehungsweise eine Kerbe 70 geätzt, welche durch zwei konvergente, jeweils eine kristallographische (1 1 1 )-Orientierung aufweisende Strukturoberflächen 71 gebildet ist, wobei die Tiefe der Kerbe 70 durch den Kontakt der Strukturoberflächen 71 miteinander bestimmt wird. Mit anderen Worten ausgedrückt, wird in diesem Ausführungsbeispiel im zweiten Verfahrensschritt S2 rein beispielhaft eine Kerbe 70 in die Oberfläche 91 des Substrates 90 geätzt, welche zwei zueinander angewinkelt stehende Embodiment, in the second step S2 of etching etched a notch-shaped recess 60 and a notch 70, which is formed by two converging, each having a crystallographic (1 1 1) orientation structural surfaces 71, wherein the depth of the notch 70 by the contact of the structure surfaces 71 is determined together. In other words, in this exemplary embodiment, in the second method step S2, by way of example only, a notch 70 is etched into the surface 91 of the substrate 90, which are two mutually angled
Strukturoberflächen 71 aufweist. Structural surfaces 71 has.
In den Figuren 1 bis 3 sind die Halbleiterbauelemente 100 jeweils entlang einer Achse 77 dargestellt, wobei die Achse 77 jeweils parallel zur Höhe des In FIGS. 1 to 3, the semiconductor components 100 are each shown along an axis 77, the axis 77 being parallel to the height of the axis
Halbleiterbauelementes 100 verläuft. Semiconductor device 100 runs.

Claims

Ansprüche  claims
1 . Halbleiterbauelement (100), umfassend 1 . A semiconductor device (100) comprising
- ein Substrat (90);  a substrate (90);
- ein Galliumnitrid aufweisendes erstes Funktionselement (80), welches innerhalb der Oberfläche (91 ) des Substrates (90) realisiert ist,  a first functional element (80) having gallium nitride, which is realized within the surface (91) of the substrate (90),
dadurch gekennzeichnet, dass  characterized in that
das Substrat (90) eine kristallographische (100)-Orientierung aufweist.  the substrate (90) has a crystallographic (100) orientation.
2. Halbleiterbauelement (100) nach Anspruch 1 , wobei es sich bei dem 2. A semiconductor device (100) according to claim 1, wherein it is in the
Substrat (90) um ein Silizium-Substrat handelt.  Substrate (90) is a silicon substrate.
3. Halbleiterbauelement (100) nach einem der vorhergehenden Ansprüche, wobei das Galliumnitrid aufweisende erste Funktionselement (80) zumindest teilweise innerhalb einer in der Oberfläche (91 ) des Substrates (90) angeordneten Struktur (70) angeordnet ist. 3. Semiconductor component (100) according to one of the preceding claims, wherein the gallium nitride having first functional element (80) at least partially within a in the surface (91) of the substrate (90) arranged structure (70) is arranged.
4. Halbleiterbauelement (100) nach Anspruch 3, wobei es sich bei der Struktur (70) um eine Aussparung (60) handelt, welche eine Kerbe (70) in der Oberfläche (91 ) des Substrates (90) bildet, wobei mindestens eine der Strukturoberflächen (71 ) eine kristallographische (1 1 1 )-Orientierung aufweist. The semiconductor device (100) of claim 3, wherein the structure (70) is a recess (60) forming a notch (70) in the surface (91) of the substrate (90), at least one of Structural surfaces (71) has a crystallographic (1 1 1) orientation.
5. Halbleiterbauelement (100) nach Anspruch 4, wobei die Struktur (70) einen V-förmigen Querschnitt sowie zwei zueinander und zu der Oberfläche (91 ) des Substrates (90) angewinkelte Strukturoberflächen (71 ) aufweist, welche jeweils eine kristallographische (1 1 1 )-Orientierung aufweisen. 5. A semiconductor device (100) according to claim 4, wherein the structure (70) has a V-shaped cross section and two mutually and to the surface (91) of the substrate (90) angled structural surfaces (71), each of which a crystallographic (1 1 1) orientation.
6. Halbleiterbauelement (100) nach Anspruch 4 oder 5, wobei auf der 6. The semiconductor device (100) according to claim 4 or 5, wherein on the
mindestens einen Strukturoberfläche (71 ) mindestens eine  at least one structural surface (71) at least one
Galliumnitrid-Schicht (10) aufgewachsen ist, welche einen Teil des ersten Funktionselementes (80) bildet. Halbleiterbauelement (100) nach Anspruch 6, wobei eine Schicht zur Ausbildung einer Heterostruktur (12) mit der Galliumnitrid-Schicht (10) und/oder eine elektrisch leitfähige Kontaktschicht (50) und/oder mindestens eine weitere Schicht (40) innerhalb der Struktur (70) angeordnet sind, wobei die mindestens eine weitere Schicht (40) einen dielektrischen Spacer und/oder eine Gate-Elektrode des Halbleiterbauelementes (100) bildet. Gallium nitride layer (10) is grown, which forms part of the first functional element (80). Semiconductor component (100) according to claim 6, wherein a layer for forming a heterostructure (12) with the gallium nitride layer (10) and / or an electrically conductive contact layer (50) and / or at least one further layer (40) within the structure ( 70), wherein the at least one further layer (40) forms a dielectric spacer and / or a gate electrode of the semiconductor component (100).
Halbleiterbauelement (100) nach einem der vorhergehenden Ansprüche, ferner umfassend mindestens ein zweites innerhalb des Substrates (90) angeordnetes Funktionselement (20), welches über mindestens eine elektrisch leitfähige Kontaktschicht (50) mit dem ersten Funktionselement (80) elektrisch leitfähig verbunden ist. Semiconductor component (100) according to one of the preceding claims, further comprising at least one second within the substrate (90) arranged functional element (20), which is electrically conductively connected via at least one electrically conductive contact layer (50) with the first functional element (80).
Verfahren zur Erzeugung eines Halbleiterbauelementes (100) in einem eine kristallographische (100)-Orientierung aufweisenden Substrat (90), wobei das Verfahren die folgenden Verfahrensschritte umfasst: A method of forming a semiconductor device (100) in a crystallographic (100) orientation substrate (90), the method comprising the steps of:
- Maskieren (S1 ) der abseits des zu erzeugenden Halbleiterbauelementes (100) liegenden Bereiche der Oberfläche (91 ) des Substrates (90);  - masking (S1) the regions of the surface (91) of the substrate (90) which are remote from the semiconductor component (100) to be produced;
- Ätzen (S2) einer Struktur (70) innerhalb des unmaskierten Bereichs der Oberfläche (91 ) des Substrates (90), welche mindestens eine eine kristallographische (1 1 1 )-Orientierung aufweisende Strukturoberfläche (71 ) bereitstellt;  - etching (S2) a structure (70) within the unmasked area of the surface (91) of the substrate (90), which provides at least one (1 1 1) crystallographic structure surface (71);
- Epitaxie (S3) einer Galliumnitrid-Schicht (10) innerhalb der geätzten Struktur (70) und auf der mindestens einen die kristallographische  - Epitaxy (S3) of a gallium nitride layer (10) within the etched structure (70) and on the at least one of the crystallographic
(1 1 1 )-Orientierung aufweisenden Strukturoberfläche (71 ).  (1 1 1) -oriented structure surface (71).
0. Verfahren zur Erzeugung eines Halbleiterbauelementes (100) in einem eine kristallographische (100)-Orientierung aufweisenden Substrat (90) nach Anspruch 9, wobei in dem Schritt des Ätzens (S2) anisotrop und/oder feucht geätzt wird. A method of forming a semiconductor device (100) in a crystallographic (100) orientation substrate (90) according to claim 9, wherein anisotropic and / or wet etching is performed in the step of etching (S2).
1 . Verfahren zur Erzeugung eines Halbleiterbauelementes (100) in einem eine kristallographische (100)-Orientierung aufweisenden Substrat (90) nach Anspruch 9 oder 10, wobei in dem Schritt des Ätzens (S2) eine Kerbe (70) geätzt wird, welche durch zwei konvergente, jeweils eine kristallographische (1 1 1 )-Orientierung aufweisende Strukturoberflächen (71 ) gebildet ist, wobei die Tiefe der Kerbe (70) durch den Kontakt der Strukturoberflächen (71 ) miteinander bestimmt wird. 1 . A method of fabricating a semiconductor device (100) in a crystallographic (100) oriented substrate (90) according to claim 9 or 10, wherein in the step of etching (S2) a notch (70) is etched through two convergent, in each case a crystallographic (1 1 1) orientation having structural surfaces (71) is formed, wherein the depth of the notch (70) is determined by the contact of the structural surfaces (71) with each other.
12. Verfahren zur Erzeugung eines Halbleiterbauelementes (100) in einem eine kristallographische (100)-Orientierung aufweisenden Substrat (90) nach einem der Ansprüche 9 bis 1 1 , wobei das Verfahren ferner den 12. A method for producing a semiconductor device (100) in a crystallographic (100) orientation substrate (90) according to any one of claims 9 to 1 1, the method further comprising
Verfahrensschritt des Abscheidens (S4) einer Schicht zur Ausbildung einer Heterostruktur (12) mit der Galliumnitrid-Schicht (10) und/oder einer elektrisch leitfähigen Kontaktschicht (50) und/oder mindestens einer weiteren Schicht (40) in der Struktur (70) umfasst, wobei die mindestens eine weitere Schicht (40) einen dielektrischen Spacer und/oder eine Gate-Elektrode des Halbleiterbauelementes (100) bildet.  Method step of depositing (S4) a layer for forming a heterostructure (12) with the gallium nitride layer (10) and / or an electrically conductive contact layer (50) and / or at least one further layer (40) in the structure (70) wherein the at least one further layer (40) forms a dielectric spacer and / or a gate electrode of the semiconductor component (100).
EP14780877.8A 2013-10-31 2014-10-06 Semiconductor component and method for producing a semiconductor component in a substrate having a crystallographic (100) orientation Withdrawn EP3063781A1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE201310222160 DE102013222160A1 (en) 2013-10-31 2013-10-31 Semiconductor device and a method for producing a semiconductor device in a crystallographic (100) orientation having substrate
PCT/EP2014/071333 WO2015062817A1 (en) 2013-10-31 2014-10-06 Semiconductor component and method for producing a semiconductor component in a substrate having a crystallographic (100) orientation

Publications (1)

Publication Number Publication Date
EP3063781A1 true EP3063781A1 (en) 2016-09-07

Family

ID=51660499

Family Applications (1)

Application Number Title Priority Date Filing Date
EP14780877.8A Withdrawn EP3063781A1 (en) 2013-10-31 2014-10-06 Semiconductor component and method for producing a semiconductor component in a substrate having a crystallographic (100) orientation

Country Status (5)

Country Link
US (1) US20160276471A1 (en)
EP (1) EP3063781A1 (en)
CN (1) CN105849860A (en)
DE (1) DE102013222160A1 (en)
WO (1) WO2015062817A1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108258042A (en) * 2016-12-28 2018-07-06 财团法人工业技术研究院 Semiconductor structure and its manufacturing method
WO2018211919A1 (en) * 2017-05-16 2018-11-22 株式会社村田製作所 Capacitor and method for manufacturing same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070205407A1 (en) * 2006-03-03 2007-09-06 Hisayoshi Matsuo Nitride semiconductor device and method for fabricating the same
US20110049681A1 (en) * 2009-08-31 2011-03-03 Martin Henning Albrecht Vielemeyer Semiconductor Structure and a Method of Forming the Same

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4632697B2 (en) * 2004-06-18 2011-02-16 スタンレー電気株式会社 Semiconductor light emitting device and manufacturing method thereof
JP5245305B2 (en) * 2007-07-06 2013-07-24 サンケン電気株式会社 Field effect semiconductor device and manufacturing method thereof
US20110114917A1 (en) * 2008-07-21 2011-05-19 Pan Shaoher X Light emitting device
US8129205B2 (en) * 2010-01-25 2012-03-06 Micron Technology, Inc. Solid state lighting devices and associated methods of manufacturing
US8624292B2 (en) * 2011-02-14 2014-01-07 Siphoton Inc. Non-polar semiconductor light emission devices
US9129889B2 (en) * 2013-03-15 2015-09-08 Semiconductor Components Industries, Llc High electron mobility semiconductor device and method therefor
WO2014205003A1 (en) * 2013-06-18 2014-12-24 Barlow Stephen P Trench high electron mobility transistor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070205407A1 (en) * 2006-03-03 2007-09-06 Hisayoshi Matsuo Nitride semiconductor device and method for fabricating the same
US20110049681A1 (en) * 2009-08-31 2011-03-03 Martin Henning Albrecht Vielemeyer Semiconductor Structure and a Method of Forming the Same

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of WO2015062817A1 *

Also Published As

Publication number Publication date
WO2015062817A1 (en) 2015-05-07
DE102013222160A1 (en) 2015-04-30
CN105849860A (en) 2016-08-10
US20160276471A1 (en) 2016-09-22

Similar Documents

Publication Publication Date Title
DE112014007341B4 (en) GaN TRANSISTORS WITH POLYSILICON LAYERS FOR FORMING ADDITIONAL COMPONENTS AND METHOD FOR THE PRODUCTION THEREOF
DE68924132T2 (en) Semiconductor component and method for its production.
DE102008013755B4 (en) Group III nitride HEMT with top layers containing aluminum nitride and method for their production
DE102010039147B4 (en) Semiconductor structure and a method of forming the same
DE69326262T2 (en) Compound semiconductor devices
DE112018003057T5 (en) GAN TRANSISTOR IN ENRICHMENT MODE WITH SELECTIVE AND NON-SELECTIVE ETCH LAYERS FOR IMPROVED GAN SPACER THICKNESS
WO2011051499A1 (en) Method for producing silicon semiconductor wafers comprising a layer for integrating iii-v semiconductor components
DE112010001589T5 (en) Compensated GATE MISFET and process for its production
EP3011598A1 (en) Transistor and method for producing a transistor
DE112014003169B4 (en) Isolation structure in gallium nitride components and integrated circuits
DE102014107560A1 (en) Semiconductor device and method
DE102014118834A1 (en) Semiconductor device and method
WO2015104084A1 (en) Trench mosfet transistor device and corresponding production method
DE102023118803A1 (en) Integrated gallium nitride transistors with high electron mobility in depletion and enhancement modes
DE102014104103A1 (en) Method and substrate for thick III-N epitaxial layers
DE102016104446B4 (en) Low resistance contact for semiconductor devices
EP3063781A1 (en) Semiconductor component and method for producing a semiconductor component in a substrate having a crystallographic (100) orientation
DE102009051521B4 (en) Production of silicon semiconductor wafers with III-V layer structures for high electron mobility transistors (HEMT) and a corresponding semiconductor layer arrangement
DE102016105373A1 (en) III-V CONNECTION AND GERMANIUM CONNECTION NANODRA HOST MOUNTING WITH GERMANIUM CONTAINING RELEASE LAYER
WO1993013560A1 (en) Electronic component and process for making it
DE102017119356B4 (en) SEMICONDUCTOR LITHOGRAPHY ALIGNMENT STRUCTURE WITH EPITAXY BLOCKER
EP2245657B1 (en) Optoelectronic semiconductor body and method for producing an optoelectronic semiconductor body
DE10102315B4 (en) Method of fabricating semiconductor devices and intermediate in these methods
EP4451322A1 (en) High-performance iii-nitride compound semiconductor device, intermediate product, and method for manufacturing high-performance device
EP3435421A1 (en) Method for producing a vertical field effect transistor structure and corresponding field effect transistor structure

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20160531

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MK MT NL NO PL PT RO RS SE SI SK SM TR

AX Request for extension of the european patent

Extension state: BA ME

DAX Request for extension of the european patent (deleted)
17Q First examination report despatched

Effective date: 20170508

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20190501