EP2936714A1 - Procede de brouillage d'un systeme de communication par insertion de motifs factices dans un flux de donnees a emettre - Google Patents

Procede de brouillage d'un systeme de communication par insertion de motifs factices dans un flux de donnees a emettre

Info

Publication number
EP2936714A1
EP2936714A1 EP13803075.4A EP13803075A EP2936714A1 EP 2936714 A1 EP2936714 A1 EP 2936714A1 EP 13803075 A EP13803075 A EP 13803075A EP 2936714 A1 EP2936714 A1 EP 2936714A1
Authority
EP
European Patent Office
Prior art keywords
sequence
bits
dummy
transmission chain
code
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
EP13803075.4A
Other languages
German (de)
English (en)
Other versions
EP2936714B1 (fr
Inventor
François Delaveau
François SIRVEN
Philippe Viravau
Sébastien MALLIER
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Direction General de lArmement DGA
Thales SA
Original Assignee
Thales SA
Delegation Generale pour lArmement
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thales SA, Delegation Generale pour lArmement filed Critical Thales SA
Publication of EP2936714A1 publication Critical patent/EP2936714A1/fr
Application granted granted Critical
Publication of EP2936714B1 publication Critical patent/EP2936714B1/fr
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04K—SECRET COMMUNICATION; JAMMING OF COMMUNICATION
    • H04K3/00—Jamming of communication; Counter-measures
    • H04K3/60—Jamming involving special techniques
    • H04K3/65—Jamming involving special techniques using deceptive jamming or spoofing, e.g. transmission of false signals for premature triggering of RCIED, for forced connection or disconnection to/from a network or for generation of dummy target signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04K—SECRET COMMUNICATION; JAMMING OF COMMUNICATION
    • H04K2203/00—Jamming of communication; Countermeasures
    • H04K2203/30—Jamming or countermeasure characterized by the infrastructure components
    • H04K2203/34—Jamming or countermeasure characterized by the infrastructure components involving multiple cooperating jammers

Definitions

  • the invention relates to the field of interference in which an objective consists in neutralizing a communication system by disturbing the signal transmitted by a transmitter of the system and to a receiver of the system.
  • the communication systems use, during the generation of the signal to be transmitted, particular sequences, inserted in the signal, which are used to synchronize the transmitter and receiver equipment with each other. These synchronization sequences are fixed once and for all by the communication protocol or the system implementation standard and are inserted in the signal to be transmitted with the modulated information sequences.
  • the invention relates to a method for jamming a communication system that aims to transmit a signal respecting the same standard as that of said system but having several dummy synchronization patterns inserted in order to make it more difficult for a receiver to synchronization with a transmitter.
  • the invention also aims to transform a standard transmitter of the communication system to scramble jammer without changing the transmission chain of this equipment.
  • the dummy synchronization pattern (s) are introduced into the transmitted signal by generating a suitable bit sequence directly in the binary data sequence to be transmitted. The invention thus does not require any modification of the transmitter equipment because it intervenes upstream of the transmission chain.
  • the technical problem addressed by the present invention is to neutralize a communications system from one or more terminals of said system transformed into scrambler (s).
  • scrambler s
  • the invention thus aims to design a scrambling solution that does not require scrambling equipment dedicated for this purpose alone.
  • Known scrambling systems are generally based on specific scrambling devices that have the following disadvantages.
  • the energy consumption in a scrambler is generally very high because the scrambling waveform used is not optimized to effectively neutralize a communication system.
  • the interference waveform In order to limit the energy consumption and to guarantee the effectiveness of the neutralization, the interference waveform must, on the contrary, be as coherent as possible with the signals whose reception is to be disturbed.
  • the usual scrambling waveforms that are known are generally of low combinatorial and complex and therefore easily detectable (this is particularly the case with the so-called jamming waveforms, which make these devices very intrusive), or very complex, when the scrambler aims, for example, to implement the exact waveform of the telecommunication system to neutralize to achieve decoy effects or access saturation.
  • the invention aims to solve the aforementioned problems and to eliminate the limitations of the solutions of the prior art by proposing a method of jamming a communications system from a modification of the useful data produced at the input of a terminal of said system.
  • the invention consists in particular in performing a specific coding of the useful data transmitted by a compatible terminal of the system to be neutralized so as to indirectly generate in the signal transmitted in fine, one or more dummy synchronization patterns with stationary characteristics, which are easily interpretable by the receivers of the targeted communication system, and whose recurrence and placement in the transmitted frame are chosen to optimize the effects of decoy and saturation of the target reception chain. In this way, a receiver of the system to be neutralized can no longer synchronize properly.
  • the implementation of the method according to the invention at the level of the useful data to be transmitted and not at the level of the transmission chain makes it possible to provide a low-cost solution that does not require modifying the transmitting equipment to transform it into a transmission system. scrambler.
  • the use of several modified terminals makes it possible to form a network of cooperative jammers whose neutralization performance is increased compared to the use of a single modified terminal. Indeed, the low transmission power of a terminal is compensated by a mesh of the space to be covered and by the use of several terminals that emit simultaneous jamming signals.
  • the invention also makes it possible to increase the overall coverage in unfavorable propagation environment for the transmitter network implementing the invention.
  • the invention also increases the effects of decoy but also the effects of saturation access. More generally, the invention makes it possible to induce effects which neutralize the communication system to be scrambled but which are difficult to diagnose or to interpret, insofar as these effects reproduce cases encountered in the engineering of difficult or pathological radiocommunication networks. but not exceptional.
  • the subject of the invention is a method for jamming a communication system comprising generating, in a signal intended to be transmitted by at least one compatible transmitter of said communication system, at least one dummy sequence, said method being characterized in that that it includes the following steps:
  • the value and the position of the dummy bits are estimated by determining the inverse transfer function F "1 of said transfer function F and applying said inverse transfer function F "1 to said dummy sequence.
  • the inverse transfer function F "1 of said transmission chain is determined by carrying out the composition, in reverse order, of the inverse transfer functions of the different blocks composing said chain.
  • the transmission chain comprises at least one output correction code k / n for which the inversion of its transfer function is performed by solving the system of equations following m0, p l m 0, p 2 m 0, p 3 ⁇ m 0, p d
  • said correction code is a linear block code or a convolutional code or a turbo-code or a low density code LDPC
  • the transmission system further comprises a stirrer and / or an interleaver and / or a framing module and / or a signal binary coder and / or a modulator.
  • the value and the position of the dummy bits are estimated by searching the input sequence T 'of the transmission channel which minimizes a distance criterion between the sequence F (T ') (t) obtained at the output of the transmission chain when said sequence T' is actually produced at its input, and said dummy sequence.
  • said distance criterion is taken equal to the integral, over a given duration, of the standard squared of the difference between the sequence F (T ') (t) obtained at the output of the chain transmitting said dummy sequence.
  • the search for the input sequence T 'of the transmission chain which minimizes said distance criterion is carried out on a subset of the set of possible bit sequences at the input of the transmission channel. channel of emission.
  • said data sequence is produced by an application, for example an audio, image or video coder.
  • the dummy bits are inserted in the sequence produced at the input of a sub-part of the transmission channel whose transfer function is surjective and whose output is common at the output of the transmission channel.
  • said transmission channel comprises an encryption device and said sub-part of the transmission chain excludes this device.
  • the values of the symbols of said dummy sequence are identical to those of the symbols of a synchronization sequence that includes said signal to synchronize between them a receiver and a transmitter compatible with said communication system.
  • the temporal and / or frequency position of the symbols of said dummy sequence are different from those of the symbols of a synchronization sequence that comprises said signal to synchronize between them a receiver and a transmitter compatible with said system.
  • the subject of the invention is also a device for transmitting a signal comprising a transmission channel for transforming a data sequence to be transmitted into a signal to be transmitted and means adapted to implement the method according to the invention.
  • the invention also relates to a cooperative scrambling system comprising a plurality of transmission devices according to the invention and for which the temporal and / or frequency positions of said dummy sequences inserted in the signal transmitted by each transmission device are different. between them.
  • the invention also relates to a cooperative scrambling system comprising a plurality of transmission devices according to the invention and for which each of said transmission devices transmits a signal comprising a plurality of dummy sequences whose values and / or temporal positions and / or frequency positions are different from each other.
  • the invention also relates to a computer program comprising instructions for executing the method according to the invention, when the program is executed by a processor and a recording medium readable by a processor on which a program is recorded. comprising instructions for executing the method according to the invention when the program is executed by a processor.
  • FIG. 1 a a diagram illustrating the synchronization between a receiver and a compatible transmitter of the same telecommunication system
  • FIG. 1b a diagram illustrating the effect obtained by applying the scrambling method according to the invention
  • FIG. 2 a diagram illustrating the transformation effected by the transmission chain of a transmitting terminal for converting the useful data to be transmitted into modulated symbols ready to be transmitted by radio
  • FIG. 3 a diagram illustrating the generation, according to the invention, of dummy bits within the input user data of the transmission channel of a transmitting terminal
  • FIG. 4 a block diagram of the various functions successively implemented by a transmitting terminal
  • FIG. 5 a diagram of the shift registers of a convolutional code of output 1 ⁇ 2,
  • FIG. 6 a representation, for the example of convolutional code associated with FIG. 5, of the matrix generating such a code
  • FIG. 7 an illustration of the necessary and sufficient condition for imposing, at the output of the convolutional code defined in FIGS. 5 and 6, the values of a sequence of consecutive bits
  • FIG. 8 an illustration of the parity relations of a punch code.
  • the expression “useful data”, “useful bits”, “useful information” is used to designate the binary data to be transmitted between the application executed by a transmitter and the corresponding application executed by a receiver. as opposed to the binary data present in the transmitted frames but which are not intended for the application executed by the receiver but are used for signaling purposes, synchronization or any other function necessary for the proper functioning of the communication system.
  • FIG. 1a illustrates, in two diagrams, the principle of synchronization between a receiver and a compatible transmitter of the same telecommunication system.
  • a wireless communication system in the form of an emitter EM which communicates with a receiver REC radio wave.
  • the transformation of the binary data to be transmitted into a radio signal S can be specified by a standard or a telecommunications standard.
  • This specification defines, in particular, the insertion, within the signal to be transmitted, of synchronization sequences SYNC.
  • Such sequences consist of symbols known from the system equipment and positioned periodically or in a time pattern also known from both the EM transmitter and the REC receiver that implement the same telecommunications standard.
  • the receiver REC can synchronize temporally with the emitter EM by detecting for example the beginning, the middle or the end of a frame, indicated by the presence of said sequence, within the emitted signal.
  • An object of the invention is to neutralize the EM, REC communications system by disrupting the synchronization of transmitting and receiving equipment.
  • FIG. 1b illustrates, in two diagrams, the scrambling method according to the invention.
  • the interference signal S B is of the same nature as the signal S transmitted by an emitter EM of the communications system to be neutralized with the difference ready that it comprises at least one SYNCF dummy synchronization sequence.
  • FIG. 1b shows the scrambling signal SB consisting of the superposition of the scrambling signals respectively transmitted by N adapted transmitters EM_B1, EM_B2,..., EM_BN.
  • Each of the N jamming signals comprises at least one dummy synchronization sequence with the stationary characteristics SYNCF-I, SYNCF2, SYNCFN, placed in the frame according to recurrences adapted to the time windowing of the targeted receivers. These sequences are therefore both plausible for the target receiver and sufficiently frequent to be regularly present in the processing windows of said receivers.
  • the dummy sequences may comprise the same symbols as the sequence of SYNC actual synchronization but be transmitted at different time times and / or frequencies, and with multiple frame recurrences that of the SYNC real synchronization pattern.
  • each of the N jamming signals from the emitters EM_B1, EM_B2,..., EM_BN comprises the N dummy timing sequences SYNC F i, SYNC F 2, - - -, SYNCFN positioned at different time instants. in the transmitted frame.
  • This variant has the advantage of increasing the overall performance of the jamming signal in the face of communication networks exploiting a non-trivial combination of synchronization sequences SYNC.
  • each of the N scrambling transmitters EM_B1, EM_B2,..., EM_BN respectively emits a significant number of copies of each of the false synchronization sequences (respectively ki SYNCF-I sequences, k 2 SYNCF2 sequences, - - -, k N SYNCFN sequences) positioned at different time instants in each transmitted frame.
  • This variant again has the advantage of increasing the overall performance of the scrambling signal against target receivers whose precise timing is not known jammers EM_B1, EM_B2, ..., EM_BN.
  • the transmission of jamming signals comprising dummy synchronization sequences positioned at random locations in the transmitted frames has the effect of making it difficult or impossible to synchronize the REC receiver which will not be able to discriminate the actual synchronization pattern of the dummy synchronization patterns.
  • One of the objectives of the invention is to allow the insertion of dummy synchronization patterns into the signal transmitted by a terminal of the communications system to be scrambled without modifying the elements of the transmission channel of the transmitter but on the contrary by acting only on the binary data useful at the input of the transmission chain.
  • FIG. 2 schematically illustrates the transformation undergone by a binary data sequence useful to be transmitted to obtain a sequence of modulated ST symbols ready to be transmitted by way of a radio signal.
  • the transformation executed corresponds to the transfer function F of the transmission chain of the transmitter.
  • the sequence of modulated symbols S T consists on the one hand of useful symbols Su resulting from the transformation of the useful binary data Du and on the other hand of at least one synchronization sequence SYNC or an equivalent sequence composed of known symbols of all the equipment of the communication system.
  • FIG. 3 illustrates the implementation of the method according to the invention, on a compatible terminal of the communication system to be scrambled or on any other type of transmitter capable of producing compatible signals of the communication system to be scrambled.
  • the SYNCF dummy synchronization sequences generated are positioned in an empty dummy frame T F of the same size as a real modulated ST symbol sequence, at the chosen time positions, different from the temporal position of a synchronization sequence. real.
  • a second step it is estimated the value and the position of the dummy bits B F to be inserted within the data sequence to be transmitted at the input of the transmission channel so as to obtain, at the output of the transmission channel, the value and the predefined temporal position of the symbols of said SYNCF dummy sequences.
  • This operation can be performed by calculating the inverse transfer function F "1 of the transfer function F implemented by the transmission chain and then by applying the inverse transfer function F " 1 to the dummy frame T F to obtain a frame modulated D F comprising the dummy bits B F.
  • the dummy bits B F are then inserted into the actual data sequence to be transmitted from the input of the transmission chain by punching the relative positions of the dummy bits of the dummy frame D F in a real data sequence.
  • the sequence of modulated symbols obtained at the output of the transmission chain comprises both the useful data symbols Su, the actual SYNC synchronization pattern and the SYNC F dummy timing patterns.
  • the dummy bits can be introduced directly into the useful data stream to be transmitted without modifying or intruding into the transmission chain of the transmitting equipment.
  • FIG. 4 represents a block diagram of the various functions successively implemented by a transmitter of a communication system for transmitting a signal containing data to be transmitted.
  • the main functions traditionally implemented are represented, it being understood that the diagram of FIG. 4 is given for illustrative and nonlimiting purposes.
  • the transfer function F of the transmission chain is equal to the composition of the transfer functions of each functional block independent of the string, it being understood that the blocks are connected in series.
  • the direct transfer function F of the transmission chain can be known when the invention is implemented by the designer of the communications system or when said system complies with a known standard. It can also be estimated by testing the sending equipment, for example by injecting test signals at its input and by analyzing the signals obtained at the output.
  • the transformations applied in the transmission channel on the bitstream are generally reversible, that is to say that it is possible from the bitstream output to find the input bitstream.
  • some functions implemented by the transmission chain of a communications system may not always be surjective.
  • a TBC encoded bitstream which one would like to force the values
  • the channel coding or framing operations transform a useful bitstream of length Lu into a coded bit stream of length Le.
  • LoLu is still practiced. This means that among the 2 Lc sequences of the encoded bits, only 2 L "sequences may be obtained by encoding. Coding is therefore never surjective.
  • the practical implementation consists in successively analyzing the different transformations of the bit stream, starting with the transformation occurring last in the transmission chain. For each transformation, the inputs to be applied are determined to output the desired coded bitstream.
  • the transmission chain 400 represented in FIG. 4 comprises an application 401 able to generate or transform a data sequence. binary to emit.
  • the data to be transmitted can be text, audio, video or any other information.
  • the application 401 may also include a source coding function, for example an audio, image or video coder able to suppress or reduce the redundancy of information or to reduce the noise affecting the sequence.
  • the application 401 outputs a useful bit sequence T to be transmitted.
  • the invention is advantageously implemented at the output of the application 401 by modifying the useful bit sequence T to insert dummy bits therein so as to obtain at the output of the transmission chain a sequence of modulated symbols F (T) (t). ) to be transmitted comprising at least one dummy synchronization pattern.
  • the transmission channel 400 may also include a correction coding module 402.
  • the objective of a corrective coding function is to transform the binary sequence of useful data received at the output of the application 401 into a protected bit sequence so that the impact of the errors due to the transmission channel is as small as possible. .
  • the corrective encoding function adds redundancy to this bit sequence.
  • the determination of the inverse transfer function of a correction coding module is equivalent to finding the bit sequence to be produced at the input of the correction coder in order to obtain an encoded sequence in which the value and the position of a predetermined number of bits are imposed.
  • correcting codes There are different types of correcting codes including linear block codes, convolutional codes or turbo codes and LDPC low density codes.
  • a k / n efficiency linear block corrector code transforms a binary sequence comprising k symbols into a protected bit sequence comprising n symbols with n strictly greater than k. Such a code thus introduces nk redundancy symbols.
  • the symbols may be bits or consist of several concatenated bits.
  • the block coding consists in producing the product of an input information vector of k bits by a binary matrix, of full rank, of size k * n, called generator matrix, to obtain an encoded vector of n bits.
  • the code is said systematically on the left, respectively on the right, when the first k, respectively the last k, bits of the encoded vector of n bits correspond to the k bits of the input information vector.
  • the encoding operation may be illustrated by the following relation, where i 0 , - - - ik-i are the bits of the input sequence, c 0 , ... c n -i are the bits of the coded sequence and my are the coefficients of the generator matrix of the code. - "3 ⁇ 4-l, nl
  • Block coding cases from cyclic codes Bulk codes commonly used are cyclic block codes or are derived from cyclic block codes by punching or shortening.
  • This coding operation consists in calculating the division of i (x) - x n ⁇ k by g ( x ). The remainder of the division is v (x) (of degree less than or equal to nk-1) and the quotient of the division is k (x).
  • v (x) is of degree less than or equal to n-k-1
  • the values of the coefficients of c (x) for degrees greater than or equal to n-k are the coefficients of i (x) shifted by n-k.
  • the dependence between the values of the input bits of the encoder and the bits at the output of the encoder is linear.
  • the values of the bits that must be forced into the encoder input linearly depend on the values of the other encoder input bits and the forced bit values at the encoder output.
  • a sufficient condition to be able to impose the value of a group of d bits at the output of the encoder, with d less than or equal to k is that set of positions pi, p 2 , ... pd, bits in the coded sequence must be such that the sub-matrix of the matrix generating the code: mk-l, Pl kl m, p 2 m k, p, 'k
  • the indices Pi, P2, - - -Pd denoting the positions of the bits or symbols in the sequence of n bits or symbols.
  • the sub-matrix of the generator matrix of the block code corresponding to the positions of the bits or symbols to be fixed is of full rank.
  • some submatrices of the generator matrix may not be of full rank.
  • Such a case is illustrated in a nonlimiting example of a Hamming code (7.4) whose generator matrix M (7.4) is given by 1 1 0 1 0 0 0 0
  • the encoding operation is represented by the following relation:
  • the rank of a matrix corresponds to the number of independent columns of the matrix or equivalently to the number of independent rows of the matrix.
  • the value of these bits depends not only on the value of the pattern generated at the output of the encoder but also on the values of the other bits at the input of the encoder (which may also be forced also in the context of setting of the present invention).
  • Convolutional codes are the second major family of error-correcting codes. While linear block codes are used to split the message into blocks of k symbols, the convolutional codes apply a sliding window of / * (m + 1) symbols to the message and produce a continuous sequence of encoded symbols.
  • the symbols are binary (ie at value 0 or 1 in the Welsh GF (2) body, "+” means the modulo 2 addition and “.” Means the modulo 2) multiplication.
  • a j be an information symbol
  • n symbols at the output of the encoder linearly depend on the last / * (m + 1) symbols at the input of the encoder.
  • n coded bits are calculated.
  • the n coded bits are bit combinations relating to the (m + 1) last groups of A: bits, m is the constraint length of the code.
  • the step of the method according to the invention which consists in inverting the transfer function of a convolutional code, that is to say, determining the sequence of bits to be produced at the input to obtain an output of a signal, is illustrated in a nonlimiting example. encoded sequence in which the value and the position of a predetermined number of bits are set.
  • the polynomials Gi and G 2 are applied to the input bits to respectively form the even index output bits and the odd index output bits then interleaved in pairs b 2n b2n + i to form a bit stream of size equal to a multiple of 2. Below is illustrated the possibility of choosing the input bitstream to generate desired patterns after coding.
  • the two bits (b 2n , b 2n + i) at the output are to be chosen from either (0,0) or (1, 1), or (0, 1) or (1, 0 ).
  • the last bit that enters the encoder is used for the calculation of each of the two outputs of the encoder: by changing this bit, the values of the two outputs are changed.
  • the two possible output bits are to be chosen from two complementary groups. It is therefore always possible to choose the input bit so as to force the value of one of the two output bits. It is therefore easy with this code to force every other bit at the output of the encoder.
  • the outgoing bit groups for a state of the encoder, are chosen so as to be at maximum distance from each other.
  • the last bit that enters the encoder is used for the calculation of each of the two outputs of the encoder. It is therefore possible, for all the usual 1/2 efficiency codes, to force the value of one bit out of two at the output of the encoder.
  • the dependence between the encoder input bit values and the encoder output bits is linear.
  • the values of the bits that must be forced into the encoder input linearly depend on the values of the other encoder input bits and the forced bit values at the encoder output.
  • the invention also applies to corrector codes of the turbo-code product type.
  • Turbo-codes are correcting codes that combine at least two simple codes by interleaving the entries so that each of the simple codes sees a different set of information on the one hand, and the information specific to each bit, block or message is spread over his neighbors on the other hand. As a result, even if part of the bits, blocks or messages is corrupted during transmission, the corresponding information still exists more or less on bits, blocks or neighboring messages.
  • the decoding procedure is iterative and collaborative between each simple code. It involves a notion of trust on each bit, block or message decoded and differs the final decision on their values ("soft decision" or "soft decision” in English).
  • Each of the decoders transmits to the others the information resulting from its own decoding (called extrinsic information) which is multiplexed with the input information of the other coders.
  • extrinsic information the information resulting from its own decoding
  • the bit, block or message thus transmitted is decoded a second time by the other simple coders, and the corresponding information is re-transmitted to the other coders, etc. (hence the name "turbo" which is related to the decoding procedure and not to the code itself).
  • convolutional codes Recursive and systematic convolutional codes are in practice particularly suitable.
  • the codes can be placed in series or in parallel.
  • the clever management of the interleaving and the iterative detection / correction of data by each simple code makes it possible to increase the detector and corrector power of the overall process while limiting the number of iterations and the complexity.
  • turbo coding structure corresponds to product codes.
  • product codes In the simplest version corresponding to product codes to two k ⁇ k
  • the elementary codes used are very simple block codes (typically parity codes, Hamming codes or extended Hamming codes).
  • the successive n ⁇ - n ⁇ bits appear as a sequence of n 2 code words. Considering the binary train decimated by a factor ⁇ ⁇ , we obtain words of the code C 2 .
  • turbo codes produced built from several block codes, are like block codes when it comes to determining whether it is possible to generate the desired pattern. Indeed, the encoding operation can be broken down into coding and interleaving operations.
  • An encoding with the code C l of the bitstream the coding transforms k 2 groups of k x bits into k 2 groups of n x bits.
  • a simple line / column interleaving the bits are written line by line in a matrix of size k 2 rows and n columns. The bits are then read column by column.
  • Coding with the C 2 code of the bitstream the coding transforms n x groups of k 2 bits into n x groups of n 2 bits.
  • - Simple row / column interleaving the bits are written line by line in a matrix of size n x rows and n 2 columns. The bits are then read column by column.
  • LDPC codes are specific block codes that are constructed in such a way that the parity bits are computed using a low weight parity relationship. This is in practice systematic (but not cyclic) block codes and the analysis made on block codes applies by analogy to the description made previously.
  • LDPC codes are usually very large. As has been established for block codes, the LPDC codes thus make it possible, in particular, to generate selected patterns with series of consecutive bits of great length.
  • any correction code for which the coding operation can be performed by multiplying the information sequence by a generator matrix to obtain the coded sequence it is possible to set the value and the position of a set of bits. of the coded sequence by imposing a particular input binary sequence. This possibility exists, however, only if the sub-matrix, of the generating matrix, defines m, m, m, m,
  • the bits or symbols whose value is fixed in the coded sequence are the unknowns of the system to be inputted to the encoder.
  • the transmission channel 400 may also include a scrambling module 403, also called brewing.
  • the brewing, or scrambling is used to make the binary sequence to emit as random as possible, in order to improve the symbol synchronization but also to contribute to the protection of the contents of the brewed messages. Its purpose is to remove long sequences of bits equal to 0 or 1 that prevent a correct recovery of the symbol rate.
  • brewers There are several types of brewers including synchronous brewers requiring a prior time reference or self-synchronizing brewers.
  • This transformation is invertible, the scrambling operation consists in transforming a group of L bits into another group of L bits and the operation of inverting the transformation of the bitstream is an operation performed by a receiver.
  • the reverse transfer function of a brewer or scrambler is easily deductible from its direct transfer function.
  • a pseudo-random sequence is added modulo 2 to the binary signal to be scrambled.
  • the binary series ⁇ ..., e k , e k + i, ... ⁇ representing the scrambling sequence is periodic, with a long period L.
  • the transformation F operated by a synchronous scrambler can be written F ( ⁇ ..., bk, bk + i,.
  • the states of the register are filled with a finite number of scrambled data.
  • the output of the register is added modulo 2 to the input data bit to form the new scrambled bit.
  • the difficulty in forcing the output bits arises from the fact that the expression of the register states as a function of the input data b k (non-scrambled data) involves an unlimited number of said input data. In other words, all the inputs b k since the startup of the scrambler are involved in the value of the states of the register.
  • the transmission channel 400 may also include an interleaving module 404.
  • Interleaving is widely used on transmission channels where the occurrences of errors are grouped into packets. Its function is to distribute these errors as uniformly as possible. In reception, the errors are, after deinterleaving, placed in such a way that they impact different codewords. These errors can then be considered as decorrelated, and the correcting power of the decoders makes it possible to minimize their impact. Interleaving also appears as a means of introducing time diversity into the transmission chain and thereby helps to protect it from fading, interference and potential interference. Many interleavers are constituted by a table, the input bits are then arranged by rows in the table, and the output bits are produced by reading in a column of the table.
  • the transformation performed by an interleaver is also an invertible operation. Its inverse transfer function is deductible from its direct transfer function. Indeed, it is a transformation that transforms a block of L bits into another block of L bits, simply by swapping the order of the bits.
  • B ' b'k, ... b -i
  • a block of bits B b k , ... b k + L-1, which once interleaved, is strictly equal to bit stream B.
  • the transmission chain 400 may also include a framing module 405.
  • the framing 405 allows the receiver to synchronize on the bit stream transformations such as interleaving or decoding operations, and then to retrieve structured data. in the form of a multiplexing of several streams or data in the form of words or bytes. For this, once the structured data in the form of frames corresponding to periodic scheduling reasons, the synchronization of the receiver on the frames is carried out using synchronous periodic patterns of the frames. Each frame is thus preceded, and / or followed, and / or contains a specific synchronization word used to synchronize the receiver on the received frames. Several frames can also be grouped to form a multi-frame or a hyper-frame.
  • the synchronization patterns used for the framing are repeated in the transmitted sequence and can be detected and scrambled as previously explained.
  • the framing limits the possibility of forcing the desired modulated signal since some bits take values imposed at regular intervals, and that it is necessary to keep these bits for the proper functioning of the receiver in connection with the transmitter. This transformation is therefore not surjective for data blocks whose output size exceeds that of a block of useful data per frame.
  • the framing occupies only a very limited (and temporally well-defined) part of the total bit rate (example: start frame pattern using only a few symbols, etc.) and does not prevent generating the desired coded signal within a frame.
  • the transmission channel 400 may also include a binary signal coding module 406.
  • Binary signal coding is used to adapt the signal to the transmission channel. It transforms the digital message into a baseband electrical signal or a low frequency signal.
  • NRZ Non-Reset
  • alphabetic codes There are two major classes of signal binary codes, NRZ (Non-Reset) transcoding codes and alphabetic codes.
  • the transformation carried out by a signal binary coder is an invertible operation. Its inverse transfer function is therefore deductible from its direct transfer function.
  • the transmission channel 400 includes a modulator 407 that transforms the binary sequence into a sequence of modulated symbols. Symbols are taken from a complex set called constellation. A symbol can group several bits. For example, digital phase or PSK (Phase Shift Keying) modulations or digital amplitude modulation or QAM (Quadrature Amplitude Modulation) modulations may be mentioned.
  • the transformation operated by a modulator is an invertible operation. Its inverse transfer function is therefore deductible from its direct transfer function. From the foregoing, the transformations applied in the transmission channel on the bit stream are reversible, that is to say that it is possible from the output bit stream to recover the input bitstream. In practice, redundancy is even added so as to be able to recover the original binary signal in the presence of errors on the coded bitstream.
  • a first variant consists in finding among the set F ( ⁇ TBU ⁇ ) modulated sequences that can be obtained at the output of the transmission chain from the set ⁇ TBU ⁇ of the possible input bit sequences of transmission chain, the bit sequence T 'which minimizes the distance between the modulated output transformation F (T') of the sequence T 'and the desired modulated sequence D which contains at least one dummy synchronization pattern positioned at the desired location.
  • the distance considered can, for example, be a distance in the least squares sense calculated by integrating the difference between a sequence possible F (T), T belonging to the set ⁇ TBU ⁇ , and the desired sequence D over a fixed time interval.
  • a possible criterion can be calculated using the following relation:
  • this variant of the invention can be implemented by restricting the set ⁇ TBU ⁇ to a subset ⁇ TBU ' ⁇ which comprises only useful bit sequences T whose lengths and positions after passing through the transmission chain (and in particular after passing through the coding and interleaving modules) correspond to dummy SYNC ' F units , if necessary suboptimal with respect to the interference of the communication network, but compatible with the setting standard implemented telecommunication system in terms of positions, recurrence and frame periodicity, and therefore easy to generate and insert in the frames of useful data.
  • the time / frequency structure and / or the choice of the positions, lengths and recurrences of the dummy signals SYNC ' F approaching, in the sense of the criteria mentioned above, the dummy patterns SYNC F desired at the output, are fixed based on the frame periodicities.
  • the restricted set ⁇ TBU ' ⁇ is then pre-determined by inverting, for the SYNC' F units , analytically or by simulation, the modules of the transmission chain and in particular the interleaving modules and the coding modules.
  • the value of certain useful bits in order to generate said binary sequences T, the value of certain useful bits, called dummy bits (situated at the input of the channel coding) must therefore be forced to precise positions.
  • the transformation applied consists in first determining a partitioning the useful data frame by inverting the interleaving coding modules: this determines precise positions, on which the values of the dummy bits are artificially chosen so as to generate the dummy sequences after interleaving and coding.
  • the positions taken by these forced dummy bits are determined starting from the position and the values of the dummy sequences SYNC ' F and by going up the transformations of the bit stream one by one,
  • the values taken by these dummy bits or the relations giving the values of the dummy bits according to the neighboring information bits are also determined by going up the transformations of the bit stream one by one.
  • the key steps concern the inversion of the interlace and corrector coding operations. Remaining at the scale of a signal frame at the output of the transmission chain, the positions, values or relations giving the values of the dummy bits in the useful information flow are fixed. They can be calculated once and for all and then applied to each successive frame.
  • a second embodiment of the invention consists in applying the invention to a subset located downstream of the transmission chain consisting of blocks in series whose transfer functions are all invertible.
  • the portion of maximum length of the transmission chain for which the inversion of the bit stream can be satisfactorily realized is identified. For this we go back from the modulator output signal to the sequence of useful data to be transmitted.
  • the bitstream intended to produce modulated signals D (t), containing a dummy synchronization sequence is injected only at the input of this subset, ie at the output of the first noninvertible function of the transmission chain in the inverse order of the transmission functions (from the modulator - end of the string - to the correction coder - start of the string).
  • This second variant of the invention is for example applied if the transmission chain comprises an encryption device or cryptography whose function has by nature a non-determinable inverse.
  • the method according to the invention can be implemented from software elements.
  • Such software can be executed by the sending equipment so as to modify the useful binary sequence to be transmitted, which is for example produced by an application. It can also be executed by a computer connected to said transmitter for the purpose of setting it.
  • the method according to the invention may be available as a computer program product on a computer readable medium.
  • the support can be electronic, magnetic, optical, electromagnetic or a support infra-red diffusion type.
  • Such supports are, for example, Random Access Memory RAMs (ROMs), magnetic or optical tapes, disks or disks (Compact Disk - Read Only Memory (CD-ROM), Compact Disk - Read / Write (CD-R / W) and DVD).

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Error Detection And Correction (AREA)

Abstract

Procédé de brouillage d'un système de communication (EM,REC) consistant à générer, dans un signal (S) destiné à être émis par un ou plusieurs émetteurs (EM_B1, EM_B2,...,EM_B3) compatible dudit système de communication (EM,REC), au moins une séquence factice (SYNCF), ledit procédé étant caractérisé en ce qu'il comprend les étapes suivantes : - Définir ladite séquence factice (SYNCF) et sa position temporelle et/ou fréquentielle au sein du signal (S) à émettre, - Estimer la valeur et la position des bits factices (BF) à insérer au sein de la séquence de données (Du,T) à émettre en entrée de la chaîne d'émission ou d'une sous-partie de la chaîne d'émission de sorte à obtenir, dans la séquence produite en sortie de la chaîne d'émission, la valeur et la position temporelle prédéfinies des symboles de ladite séquence factice (SYNCF), - Insérer au sein de ladite séquence de données (Du,T), les bits factices (BF) aux positions obtenues.

Description

Procédé de brouillage d'un système de communication par insertion de motifs factices dans un flux de données à émettre
L'invention concerne le domaine du brouillage dans lequel un objectif consiste à neutraliser un système de communication en perturbant le signal émis par un émetteur du système et à destination d'un récepteur du système.
Les systèmes de communication utilisent, lors de la génération du signal à émettre, des séquences particulières, insérées dans le signal, qui sont utilisées pour synchroniser les équipements émetteur et récepteur entre eux. Ces séquences de synchronisation sont fixées une fois pour toutes par le protocole de communication ou le standard de mise en œuvre du système et sont insérées dans le signal à émettre avec les séquences d'informations modulées.
L'invention porte sur un procédé de brouillage d'un système de communication qui vise à transmettre un signal respectant le même standard que celui dudit système mais comportant plusieurs motifs de synchronisation factices insérés dans le but de rendre plus difficile, pour un récepteur, la synchronisation avec un émetteur.
L'invention vise également à transformer un émetteur standard du système de communication à brouiller en brouilleur sans modifier la chaîne d'émission de cet équipement. Le ou les motif(s) de synchronisation factice(s) sont introduits dans le signal émis en générant directement dans la séquence de données binaires à transmettre, une séquence binaire adaptée. L'invention ne nécessite ainsi aucune modification de l'équipement émetteur car elle intervient en amont de la chaîne d'émission.
Le problème technique visé par la présente invention consiste à neutraliser un système de communications à partir d'un ou plusieurs terminaux dudit système transformé(s) en brouilleur(s). En réutilisant un ou plusieurs terminaux du système de communication que l'on souhaite neutraliser, on obtient un ou plusieurs brouilleurs à faibles coûts et qui peuvent s'adapter à une grande diversité de réseaux de communication standardisés. L'invention vise ainsi à concevoir une solution de brouillage qui ne nécessite pas d'équipements brouilleurs dédiés à cette seule fin. Les systèmes de brouillage connus sont en général basés sur des équipements brouilleurs spécifiques qui présentent les inconvénients suivants.
La consommation d'énergie dans un brouilleur est en général très élevée car la forme d'onde de brouillage utilisée n'est pas optimisée pour neutraliser efficacement un système de communication.
Pour limiter la consommation énergétique et pour garantir l'efficacité de la neutralisation, la forme d'onde de brouillage doit au contraire être aussi cohérente que possible avec les signaux dont on souhaite perturber la réception.
Par ailleurs, les formes d'onde de brouillage usuelles connues sont en général soit de combinatoire et de complexité faibles et de ce fait aisément détectables (c'est le cas notamment des formes d'onde dites de brouillage de barrage, qui rendent ces équipements très indiscrets), soit très complexes, lorsque le brouilleur vise, par exemple, à implémenter la forme d'onde exacte du système de télécommunication à neutraliser pour réaliser des effets de leurrage ou de saturation des accès.
En outre, de nombreux systèmes de brouillage connus souffrent le plus souvent d'un manque d'évolutivité, d'adaptabilité ou de souplesse principalement lié au choix des architectures matérielles et logicielles.
Enfin, les systèmes de brouillage connus qui présentent une portée significative sont aussi d'un coût, d'un encombrement et d'une consommation énergétique élevés.
L'invention vise à résoudre les problèmes précités et à supprimer les limitations des solutions de l'art antérieur en proposant un procédé de brouillage d'un système de communications à partir d'une modification des données utiles produites en entrée d'un terminal dudit système. L'invention consiste notamment à réaliser un codage spécifique des données utiles émises par un terminal compatible du système à neutraliser de sorte à générer indirectement dans le signal émis in fine, un ou plusieurs motifs de synchronisation factices aux caractéristiques stationnaires, qui soient aisément interprétables par les récepteurs du système de communication visé, et dont la récurrence et le placement dans la trame émise sont choisis pour optimiser les effets de leurrage et de saturation de la chaîne de réception visée. De cette façon, un récepteur du système à neutraliser ne peut plus se synchroniser correctement. La mise en œuvre du procédé selon l'invention au niveau des données utiles à émettre et non au niveau de la chaîne d'émission permet d'apporter une solution à faible coût qui ne nécessite pas de modifier l'équipement émetteur pour le transformer en brouilleur. En outre, l'utilisation de plusieurs terminaux modifiés permet de constituer un réseau de brouilleurs coopératifs dont les performances de neutralisation sont accrues par rapport à l'utilisation d'un seul terminal modifié. En effet, la faible puissance d'émission d'un terminal est compensée par un maillage de l'espace à couvrir et par l'utilisation de plusieurs terminaux qui émettent des signaux de brouillage simultanés. Lorsque le procédé selon l'invention est appliqué à une pluralité d'émetteurs, l'invention permet de reproduire, avec lesdits émetteurs, la topologie du système de communications à brouiller. L'invention permet également d'augmenter la couverture globale en environnement de propagation défavorable pour le réseau d'émetteurs mettant en œuvre l'invention. L'invention permet également d'accroître les effets de leurrage mais aussi les effets de saturation des accès. Plus généralement, l'invention permet d'induire des effets neutralisant le système de communication à brouiller mais qui sont difficiles à diagnostiquer ou à interpréter, dans la mesure ou ces effets reproduisent des cas rencontrés en ingénierie des réseaux de radiocommunication, difficiles ou pathologiques, mais non exceptionnels. L'invention a pour objet un procédé de brouillage d'un système de communication consistant à générer, dans un signal destiné à être émis par au moins un émetteur compatible dudit système de communication, au moins une séquence factice, ledit procédé étant caractérisé en ce qu'il comprend les étapes suivantes :
- Définir ladite séquence factice et sa position temporelle et/ou fréquentielle au sein du signal à émettre,
- Estimer la valeur et la position des bits factices à insérer au sein de la séquence de données à émettre en entrée de la chaîne d'émission ou d'une sous-partie de la chaîne d'émission de sorte à obtenir, dans la séquence produite en sortie de la chaîne d'émission, la valeur et la position temporelle prédéfinies des symboles de ladite séquence factice,
- Insérer au sein de ladite séquence de données, les bits factices aux positions obtenues.
Selon un aspect particulier de l'invention, lorsque la fonction de transfert F de la chaîne d'émission est inversible, la valeur et la position des bits factices sont estimées en déterminant la fonction de transfert inverse F"1 de ladite fonction de transfert F et en appliquant ladite fonction de transfert inverse F"1 à ladite séquence factice.
Selon un aspect particulier de l'invention, la fonction de transfert inverse F"1 de ladite chaîne d'émission est déterminée en effectuant la composition, dans l'ordre inverse, des fonctions de transfert inverses des différents blocs composant ladite chaîne.
Selon un aspect particulier de l'invention, la chaîne d'émission comporte au moins un code correcteur de rendement k/n pour lequel l'inversion de sa fonction de transfert est réalisée en résolvant le système d'équations suivant m0,pl m0,p2 m0,p3 ■■■ m0,pd
-1.4 où [cp-| .. .Cpd] sont les
"lk-l,pl mk-l,p2 mk-l,p, -■ mk-l,pd symboles dont la valeur est fixée dans la séquence codée, [ io, - - - ik-i ] est la séquence à produire en entrée dudit code, et miiPj sont les coefficients de la matrice génératrice dudit code, pi ,p2, ...pd étant l'ensemble des positions des symboles dont la valeur est fixée dans la séquence codée, avec d un entier égal au plus au nombre n de symboles de la séquence codée.
Selon un aspect particulier de l'invention, ledit code correcteur est un code en bloc linéaire ou un code convolutif ou un turbo-code ou un code à faible densité LDPC
Selon un aspect particulier de l'invention, la chaîne d'émission comporte en outre un brasseur et/ou un entrelaceur et/ou un module de mise en trame et/ou un codeur binaire à signal et/ou un modulateur.
Selon un aspect particulier de l'invention, lorsque la fonction de transfert F de la chaîne d'émission est non surjective, la valeur et la position des bits factices sont estimées en recherchant la séquence d'entrée T' de la chaîne d'émission qui minimise un critère de distance entre la séquence F(T')(t) obtenue en sortie de chaîne d'émission lorsque ladite séquence T' est effectivement produite à son entrée, et ladite séquence factice .
Selon un aspect particulier de l'invention, ledit critère de distance est pris égal à l'intégrale, sur une durée donnée, de la norme au carré de la différence entre la séquence F(T')(t) obtenue en sortie de chaîne d'émission ladite séquence factice.
Selon un aspect particulier de l'invention, la recherche de la séquence d'entrée T' de la chaîne d'émission qui minimise ledit critère de distance est effectué sur un sous-ensemble de l'ensemble des séquences binaires possibles en entrée de la chaîne d'émission.
Selon un aspect particulier de l'invention, ladite séquence de données est produite par un applicatif, par exemple un codeur audio, image ou vidéo.
Dans un mode particulier de réalisation de l'invention, lorsque la fonction de transfert F de la chaîne d'émission est non surjective, les bits factices sont insérés dans la séquence produite en entrée d'une sous-partie de la chaîne d'émission dont la fonction de transfert est surjective et dont la sortie est commune à la sortie de la chaîne d'émission.
Selon un aspect particulier de cette variante de l'invention, ladite chaîne d'émission comporte un dispositif de chiffrement et ladite sous-partie de la chaîne d'émission exclut ce dispositif.
Selon un aspect particulier de l'invention, les valeurs des symboles de ladite séquence factice sont identiques à celles des symboles d'une séquence de synchronisation que comporte ledit signal pour synchroniser entre eux un récepteur et un émetteur compatibles dudit système de communication.
Selon un aspect particulier de l'invention, la position temporelle et/ou fréquentielle des symboles de ladite séquence factice sont différents de celles des symboles d'une séquence de synchronisation que comporte ledit signal pour synchroniser entre eux un récepteur et un émetteur compatibles dudit système de communication.
L'invention a également pour objet un dispositif d'émission d'un signal comportant une chaîne d'émission pour transformer une séquence de données à émettre en un signal à émettre et un moyen adapté pour mettre en œuvre le procédé selon l'invention.
L'invention a également pour objet un système de brouillage coopératif comprenant une pluralité de dispositifs d'émission selon l'invention et pour lesquels les positions temporelles et/ou fréquentielles desdites séquences factices insérées dans le signal émis par chaque dispositif d'émission sont différentes entre elles.
L'invention a également pour objet un système de brouillage coopératif comprenant une pluralité de dispositifs d'émission selon l'invention et pour lesquels chacun desdits dispositifs d'émission émet un signal comprenant une pluralité de séquences factices dont les valeurs et/ou positions temporelles et/ou positions fréquentielles sont différentes entre elles. L'invention a également pour objet un programme d'ordinateur comportant des instructions pour l'exécution du procédé selon l'invention, lorsque le programme est exécuté par un processeur et un support d'enregistrement lisible par un processeur sur lequel est enregistré un programme comportant des instructions pour l'exécution du procédé selon l'invention lorsque le programme est exécuté par un processeur.
D'autres caractéristiques et avantages de la présente invention apparaîtront mieux à la lecture de la description qui suit en relation aux dessins annexés qui représentent :
- La figure 1 a, un schéma illustrant la synchronisation entre un récepteur et un émetteur compatibles d'un même système de télécommunication,
- La figure 1 b, un schéma illustrant, l'effet obtenu par application du procédé de brouillage selon l'invention,
- La figure 2, un schéma illustrant la transformation opérée par la chaîne d'émission d'un terminal émetteur pour convertir les données utiles à émettre en symboles modulés prêt à être émis par voie radio,
- La figure 3, un schéma illustrant la génération, selon l'invention, de bits factices au sein des données utiles en entrée de la chaîne d'émission d'un terminal émetteur,
- La figure 4, un schéma bloc des différentes fonctions successivement mises en œuvre par un terminal émetteur, - La figure 5, un schéma des registres à décalage d'un code convolutif de rendement ½,
- La figure 6, une représentation, pour l'exemple de code convolutif associé à la figure 5, de la matrice génératrice d'un tel code,
- La figure 7, une illustration de la condition nécessaire et suffisante pour imposer, en sortie du code convolutif défini aux figures 5 et 6, les valeurs d'une séquence de bits consécutifs, - La figure 8, une illustration des relations de parité d'un code poinçonné.
Dans la suite de la description, l'expression « données utiles », « bits utiles », « information utile » est employée pour désigner les données binaires à transmettre entre l'application exécutée par un émetteur et l'application correspondante exécutée par un récepteur par opposition aux données binaires présentes dans les trames transmises mais qui ne sont pas destinées à l'application exécutée par le récepteur mais sont employées à des fins de signalisation, synchronisation ou toute autre fonction nécessaire au bon fonctionnement du système de communication.
La figure 1 a illustre, sur deux schémas, le principe de la synchronisation entre un récepteur et un émetteur compatibles d'un même système de télécommunication.
Sur le haut de la figure 1 a est représenté un système de communication sans fils sous la forme d'un émetteur EM qui communique avec un récepteur REC par onde radio. La transformation des données binaires à émettre en signal radio S peut être spécifiée par un standard ou une norme de télécommunications. Cette spécification définit notamment l'insertion, au sein du signal à émettre, de séquences de synchronisation SYNC. De telles séquences sont constituées de symboles connus des équipements du système et positionnées périodiquement ou selon un motif temporel également connu à la fois de l'émetteur EM et du récepteur REC qui implémentent le même standard de télécommunications.
Sur le bas de la figure 1 a est représenté, sur un diagramme amplitude/temps, le résultat 10 obtenu en effectuant une corrélation de la séquence de synchronisation connue avec le signal reçu. Le pic d'amplitude du résultat de corrélation donne une estimée de la position temporelle de la séquence de synchronisation dans le signal reçu. En effectuant une telle opération de corrélation, le récepteur REC peut se synchroniser temporellement avec l'émetteur EM en détectant par exemple le début, le milieu ou la fin d'une trame, indiqué par la présence de ladite séquence, au sein du signal émis. Un but de l'invention est de neutraliser le système de communications EM,REC en perturbant la synchronisation des équipements émetteurs et récepteurs.
La figure 1 b illustre, sur deux schémas, le procédé de brouillage selon l'invention.
Sur le haut de la figure 1 b est représenté un ensemble d'émetteurs
EM_B1 ,EM_B2, ...,EM_BN (avec N=3 dans l'exemple illustratif mais non limitatif de la figure 1 b, les émetteurs étants notés EM_B1 , EM_B2, EM_B3), compatibles du même standard de télécommunications que l'émetteur EM et le récepteur REC que l'on souhaite neutraliser. Ces émetteurs EM_B1 ,EM_B2, ...,EM_BN (avec toujours N=3 dans l'exemple de la figure 1 b) sont modifiés, selon l'invention, afin de générer un signal de brouillage SB à destination du récepteur REC. Ils constituent un système de brouillage coopératif encore appelé réseau de brouilleurs coopératifs. Le signal de brouillage SB est de même nature que le signal S transmis par un émetteur EM du système de communications à neutraliser à la différence prêt qu'il comporte au moins une séquence de synchronisation factice SYNCF. Sur la figure 1 b est représenté le signal de brouillage SB constitué de la superposition des signaux de brouillage respectivement émis par N émetteurs adaptés EM_B1 , EM_B2, ..., EM_BN. Chacun des N signaux de brouillage comporte au moins une séquence de synchronisation factice aux caractéristiques stationnaires SYNCF-I , SYNCF2, SYNCFN, placées dans la trame selon des récurrences adaptées au fenêtrage temporel des récepteurs ciblés. Ces séquences sont donc à la fois plausibles pour le récepteur cible et suffisamment fréquentes pour être régulièrement présentes dans les fenêtres de traitement desdits récepteurs. Avantageusement, les séquences factices peuvent comporter les mêmes symboles que la séquence de synchronisation réelle SYNC mais être transmises à des instants temporels et/ou sur des fréquences différentes, et avec des récurrences trame multiples de celle du motif de synchronisation réel SYNC. Dans une variante de réalisation, chacun des N signaux de brouillage issus des émetteurs EM_B1 , EM_B2, ..., EM_BN comporte les N séquences de synchronisation factices SYNCFi , SYNCF2, - - - , SYNCFN positionnées à des instants temporels différents dans la trame émise. Cette variante présente l'avantage d'augmenter la performance globale du signal de brouillage face à des réseaux de communications exploitant une combinatoire non triviale de séquences de synchronisations SYNC.
Dans une autre variante de réalisation, chacun des N émetteurs de brouillage EM_B1 , EM_B2, ..., EM_BN émet respectivement un nombre significatif d'exemplaires de chacune des séquences de synchronisation factices (respectivement ki séquences SYNCF-I , k2 séquences SYNCF2, - - - , kN séquences SYNCFN) positionnées à des instants temporels différents dans chaque trame émise. Cette variante présente là encore l'avantage d'augmenter la performance globale du signal de brouillage face à des récepteurs cibles dont la synchronisation précise n'est pas connue des brouilleurs EM_B1 , EM_B2, ..., EM_BN.
La transmission de signaux de brouillage comprenant des séquences de synchronisation factices positionnées à des endroits aléatoires dans les trames émises a pour effet de rendre difficile voire impossible la synchronisation du récepteur REC qui ne saura pas discriminer le motif de synchronisation réel des motifs de synchronisation factices.
Cet effet est illustré sur le diagramme représenté au bas de la figure
1 b qui donne le résultat de l'opération de corrélation, effectuée par le récepteur REC, en présence des signaux de brouillage émis. Le pic d'amplitude du résultat de corrélation 10 correspondant à la séquence de synchronisation SYNC réelle est fortement pollué par une pluralité de pics d'amplitudes de résultats de corrélation 1 1 ,12,13,14 correspondant à la présence de séquences de synchronisation factices. Un des objectifs de l'invention est de permettre l'insertion de motifs de synchronisation factices dans le signal émis par un terminal du système de communications à brouiller sans modifier les éléments de la chaîne d'émission de l'émetteur mais au contraire en agissant uniquement sur les données binaires utiles en entrée de la chaîne d'émission.
La figure 2 illustre schématiquement la transformation subie par une séquence de données binaires utiles Du à transmettre pour obtenir une séquence de symboles ST modulés, prêts à être émis par voie d'un signal radio. La transformation exécutée correspond à la fonction de transfert F de la chaîne de transmission de l'émetteur. La séquence de symboles ST modulés est constituée d'une part de symboles utiles Su issus de la transformation des données binaires utiles Du et d'autre part d'au moins une séquence de synchronisation SYNC ou d'une séquence équivalente composée de symboles connus de tous les équipements du système de communication.
La figure 3 illustre la mise en œuvre du procédé selon l'invention, sur un terminal compatible du système de communication à brouiller ou sur tout autre type d'émetteur apte à produire des signaux compatibles du système de communication à brouiller.
Dans un premier temps, les séquences de synchronisation factices SYNCF générées sont positionnées dans une trame factice vide TF de même taille qu'une séquence de symboles ST modulés réelle, aux positions temporelles choisies, différentes de la position temporelle d'une séquence de synchronisation réelle.
Dans un second temps, on estime la valeur et la position des bits factices BF à insérer au sein de la séquence de données à émettre en entrée de la chaîne d'émission de sorte à obtenir, en sortie de la chaîne d'émission, la valeur et la position temporelle prédéfinies des symboles desdites séquences factices SYNCF. Cette opération peut être réalisée en calculant la fonction de transfert inverse F"1 de la fonction de transfert F mise en œuvre par la chaîne de transmission puis en appliquant la fonction de transfert inverse F"1 à la trame factice TF pour obtenir une trame modulée DF comprenant les bits factices BF.
Les bits factices BF sont ensuite insérés dans la séquence de données réelle à transmettre Du en entrée de la chaîne de transmission en poinçonnant les positions relatives des bits factices de la trame factice DF dans une séquence de données réelle. La séquence de symboles modulés obtenus en sortie de la chaîne de transmission comprend à la fois les symboles de données utiles Su, le motif de synchronisation réelle SYNC et les motifs de synchronisations factices SYNCF.
Les bits factices peuvent être introduits directement dans le train de données utiles à transmettre et ce sans modifier ni effectuer d'intrusion dans la chaîne de transmission de l'équipement émetteur.
Il est possible par exemple d'exploiter des modes de transmission de données au contenu utile complètement programmable (par exemple des services de messagerie) et de construire des messages complètement déterministes contenant les bits factices produisant en sortie les motifs SYNCF recherchés.
Il est aussi possible d'exploiter des modes de transmission correspondant à des applications, d'intervenir par exemple sur un flux utile provenant d'un codeur source audio ou vidéo. Pour cela, on intercepte par exemple les données binaires applicatives avant leur entrée dans la chaîne de transmission au niveau de la couche physique d'un modem. Cette interception peut aussi se faire au niveau d'une couche intermédiaire, par exemple au niveau de la couche réseau. Dans les deux cas on doit tenir compte, selon les procédures décrites plus loin des bits d'informations utiles voisins qui sont aléatoires et variables. La figure 4 représente un schéma bloc des différentes fonctions successivement mises en œuvre par un émetteur d'un système de communication pour émettre un signal contenant des données à transmettre. Les principales fonctions traditionnellement mises en œuvre sont représentées, étant entendu que le schéma de la figure 4 est donné à titre illustratif et non limitatif. En particulier, certaines fonctions peuvent être omises et l'ordre de certaines fonctions peut être modifié. La fonction de transfert F de la chaîne d'émission est égale à la composition des fonctions de transfert de chaque bloc fonctionnel indépendant de la chaîne, étant entendu que les blocs sont connectés en série. La fonction de transfert inverse F"1 est, lorsqu'elle existe, égale à la composition, dans l'ordre inverse, des fonctions de transfert inverses de chaque bloc. Autrement dit, si fi ,f2, .. .fN sont les fonctions de transfert de chaque bloc fonctionnel de la chaîne, alors la fonction de transfert F globale est égale à F= o f2 o ... O ÎN et la fonction de transfert inverse F"1 est égale à F"1 = fN "1 o fN-i "1 o ... o fi "1 -
Pour estimer la fonction de transfert inverse F"1 globale, il convient donc de déterminer la fonction de transfert inverse de chaque bloc unitaire.
La fonction de transfert F directe de la chaîne d'émission peut être connue lorsque l'invention est mise en œuvre par le concepteur du système de communications ou lorsque ledit système respecte un standard connu. Elle peut également être estimée en testant l'équipement émetteur, par exemple en injectant des signaux de test à son entrée et en analysant les signaux obtenus en sortie.
Les transformations appliquées dans la chaîne d'émission sur le train binaire sont généralement réversibles, c'est à dire qu'il est possible à partir du train binaire en sortie de retrouver le train binaire d'entrée.
Toutefois certaines fonctions mises en œuvre par la chaîne d'émission d'un système de communications peuvent ne pas être toujours surjectives. En d'autres termes, il peut arriver qu'un train binaire codé TBC, dont on voudrait forcer les valeurs, en sortie d'un module de la chaîne d'émission ne corresponde à aucune série de bits utiles TBU en entrée dudit module. Par exemple, les opérations de codage canal ou de mise en trame transforment un train binaire utile de longueur Lu en un train binaire codé de longueur Le. En raison des opérations de mise en trame, nécessaires pour assurer la synchronisation du récepteur, et de codage correcteur d'erreur, nécessaires pour compenser l'effet du canal de propagation, on a en pratique toujours LoLu. Cela signifie que parmi les 2Lc séquences de Le bits codés, seules 2L» séquences peuvent être obtenues par codage. Le codage n'est donc jamais surjectif.
Dans un tel cas, il n'est pas possible de déterminer la fonction de transfert inverse F"1 de la chaîne d'émission globale, mais seulement l'inverse F"1 de la chaîne d'émission sur l'image restreinte F({TBU}) de l'ensemble {TBU} des trains de bits utiles en entrée de la chaîne d'émission.
On cherche donc à déterminer dans quelle mesure il est possible de forcer la valeur de certains des bits du signal codé. En particulier, on cherche à déterminer le nombre de bits dont la valeur peut être imposée et dans quelle mesure il est possible de choisir non seulement la valeur mais aussi la position de ces bits. Dans le cas d'un codeur canal, on cherche à imposer la valeur d'une série de bits codés consécutifs de manière à obtenir des motifs codés qui s'apparentent à des motifs de synchronisation.
La mise en œuvre pratique consiste à analyser successivement les différentes transformations du train binaire en commençant par la transformation intervenant en dernier dans la chaîne d'émission. Pour chaque transformation, on détermine les entrées qui doivent être appliquées pour obtenir en sortie le train binaire codé voulu.
Dans cette optique, les transformations élémentaires du train binaire et leur inversibilité sont analysées au cas par cas dans la suite de la description. La chaîne d'émission 400 représentée à la figure 4 comporte un applicatif 401 apte à générer ou transformer une séquence de données binaires à émettre. Les données à émettre peuvent être des données textuelles, audio, vidéo ou toute autre information. L'applicatif 401 peut également comporter une fonction de codage source, par exemple un codeur audio, image ou vidéo apte à supprimer ou réduire la redondance d'information ou à réduire le bruit affectant la séquence. L'applicatif 401 génère en sortie une séquence binaire utile T à transmettre. L'invention est avantageusement mise en œuvre en sortie de l'applicatif 401 en modifiant la séquence binaire utile T pour y insérer des bits factices de sorte à obtenir en sortie de chaîne d'émission une séquence de symboles modulés F(T)(t) à émettre comprenant au moins un motif de synchronisation factice.
La chaîne d'émission 400 peut également comporter un module de codage correcteur 402.
L'objectif d'une fonction de codage correcteur est de transformer la séquence binaire de données utiles reçue en sortie de l'applicatif 401 en une séquence binaire protégée de sorte que l'impact des erreurs dues au canal de transmission soit le plus réduit possible. Pour rendre la séquence binaire de données utiles plus robuste aux imperfections du canal de transmission, la fonction de codage correcteur ajoute de la redondance à cette séquence binaire.
La détermination de la fonction de transfert inverse d'un module de codage correcteur est équivalente à la recherche de la séquence binaire à produire en entrée du codeur correcteur pour, en sortie, obtenir une séquence codée dans laquelle la valeur et la position d'un nombre prédéterminé de bits sont imposées.
Il existe différents types de codes correcteurs parmi lesquels les codes linéaires en blocs, les codes convolutifs ou encore les turbo-codes et les codes à faible densité LDPC.
Par la suite, la détermination de la fonction de transfert inverse d'un codeur correcteur est décrite pour différents types de codes correcteurs, les codes linéaires en blocs, les codes convolutifs, ainsi que les turbo-codes et les codes LDPC.
Codes linéaires en blocs
Un code correcteur linéaire en blocs de rendement k/n transforme une séquence binaire comprenant k symboles en une séquence binaire protégée comprenant n symboles avec n strictement supérieur à k. Un tel code introduit donc n-k symboles de redondance. Les symboles peuvent être des bits ou être constitués de plusieurs bits concaténés. L'opération de codage en blocs est une transformation bi-univoque d'un mot du message i = (i0 ,...,ik-i ) en un mot de code c = (c0 ,...,cn-i ) définie par le système d'équations linéaires suivant (où « + » désigne l'addition modulo 2, « . » désigne la multiplication modulo 2) et gen sont des coefficients à valeur dans le corps de Gallois GF(2), rangés dans une matrice de taille nxk :
k
c„ =∑gen -ie > pour O < i < n-1
e=0
Parmi les 2n séquences binaires comprenant n bits qui existent, seules 2k peuvent être générées. L'opération de codage correcteur limite donc la possibilité de générer n'importe quelle séquence binaire souhaitée.
Le codage en bloc consiste à effectuer le produit d'un vecteur d'information en entrée de k bits par une matrice binaire, de rang plein, de taille k*n, appelée matrice génératrice, pour obtenir un vecteur codé de n bits. Souvent le code est dit systématique à gauche, respectivement à droite, lorsque les k premiers, respectivement les k derniers, bits du vecteur codé de n bits correspondent aux k bits du vecteur d'information en entrée. L'opération de codage peut être illustrée par la relation suivante, où i0, - - - ik-i sont les bits de la séquence utile en entrée, c0,...cn-i sont les bits de la séquence codée et my sont les coefficients de la matrice génératrice du code. — "¾-l,n-l
Cas de codes en bloc systématique Dans le cas où le code est systématique à gauche, la séquence codée s'écrit [ 0 · · · ik_lck ■■■cn_1 ] . La transformée inverse de l'opération de codage consiste à analyser le mot reçu pour déterminer s'il s'agit d'un mot de code possible. S'il ne s'agit pas d'un mot de code possible, il faut le remplacer par le mot de code se trouvant à distance minimale du mot de code reçu. Ensuite, comme le code est systématique, l'information est obtenue en supprimant les n-k derniers bits du mot. Autrement dit, il est possible d'imposer, par le choix de la séquence d'entrée, la valeur en sortie des k premiers bits du mot codé. Les valeurs des n-k bits restants se déduisent alors des valeurs choisies pour les k bits qui ont été forcés. Il en est exactement de même pour un code en bloc systématique à droite.
Cas de codage en bloc issus de codes cycliques Les codes en bloc utilisés couramment sont des codes en bloc cycliques ou bien sont dérivés de codes en bloc cycliques par poinçonnage ou raccourcissement.
Dans le cas d'un code en bloc cyclique, si [c0 ... cn_y } est un mot de code, toute permutation circulaire du mot [c; C;+1 ... εη_γ c0 ... cM ] est aussi un mot de code.
En écrivant sous forme polynômiale les mots de code c(x) = c0 + c1 + c2 x2 + ...+ c„_1 ""1 , tous les mots de codes apparaissent comme des multiples d'un même polynôme g(x) = g0 + gl - x+ g2 - x2 + ...+ gn_k - x"~k , de degré n-k, appelé polynôme générateur du code. Un mot d'information [¾ ... i^] peut aussi s'écrire sous forme polynômiale i(x) = i0 + il - x + i2 - x2 + ...+ ik_l - xk~i . Il est toujours possible d'écrire l'opération de codage sous forme systématique à droite. Cette opération de codage consiste à calculer la division de i(x)- xn~k par g(x) . Le reste de la division est v(x) (de degré inférieur ou égal à n-k-1 ) et le quotient de la division est k(x) .
On a donc i(x)- x"~k = k(x)- g(x)+v(x) , et c(x) = i(x)- x"~k + v(x) = k(x) - g(x) .
Comme v(x) est de degré inférieur ou égal à n-k-1 , les valeurs des coefficients de c(x) pour les degrés supérieurs ou égaux à n-k sont les coefficients de i(x) décalés de n-k.
II est donc toujours possible d'écrire les codes en bloc cycliques sous forme systématique à droite, et donc d'imposer la valeur des k derniers bits qui sont égaux aux bits d'information. Comme le code est cyclique, et que donc toute permutation circulaire d'un mot de code est aussi un mot de code, cela signifie qu'il est aussi possible, toujours pour les codes cycliques, d'imposer la valeur de tout groupe de k bits consécutifs d'un mot de code.
Par ailleurs, la dépendance entre les valeurs des bits en entrée du codeur et les bits en sortie du codeur est linéaire. Les valeurs des bits qui doivent être forcés en entrée du codeur dépendent de façon linéaire des valeurs des autres bits en entrée du codeur et des valeurs des bits forcés en sortie du codeur.
Cas général des codes en bloc
Dans le cas plus général où le code n'est pas systématique ni issu de codes cycliques, une condition suffisante pour pouvoir imposer la valeur d'un groupe de d bits en sortie du codeur, avec d inférieur ou égal à k, est que l'ensemble des positions p-i,p2, ...pd, des bits dans la séquence codée doit être tel que la sous-matrice de la matrice génératrice du code : mk-l,Pl mk-l,p2 mk-l,p, 'k
est de rang plein, c'est-à-dire de rang égal à d.
En effet lorsque cette condition est remplie, il est possible de déterminer la séquence [¾ ... ^.J en entrée du codeur qui permet de fixer les valeurs de d bits ou symboles dans la séquence codée en résolvant le système d'é uations suivant : où [cp-| .. .Cpd] sont les lk- pd
bits ou symboles dont la valeur est fixée dans la séquence codée, les indices Pi, P2, - - -Pd, désignant les positions des bits ou symboles dans la séquence de n bits ou symboles.
Ainsi, pour tous les codes en bloc usuels, qui sont systématiques, ou cycliques, ou construits à partir de codes cycliques, c'est à dire pour la plupart des codes usuels, il est possible d'imposer, par le choix des entrées du codeur, n'importe quel groupe de k bits consécutifs parmi les n bits du vecteur codé. Par ailleurs, dans le cas de deux mots de code successifs, en imposant les k derniers bits du 1 er mot de code et les k premiers bits du 2nd mot de code, il est possible d'imposer la valeur d'un groupe de 2k bits successifs sur une séquence binaire comprenant au moins deux mots de codes.
Dans le cas le plus général, la sous-matrice de la matrice génératrice du code en bloc correspondant aux positions des bits ou symboles à fixer est de rang plein. Cependant, dans certains cas, certaines sous-matrices de la matrice génératrice peuvent ne pas être de rang plein. Un tel cas est illustré sur un exemple non limitatif d'un code de Hamming (7,4) dont la matrice génératrice M(7,4) est donnée par 1 1 0 1 0 0 0
0 1 1 0 1 0 0
M (7,4) =
1 1 1 0 0 1 0
1 0 1 0 0 0 1
Le polynôme générateur de ce code est g(x)=i + x + x 3. Pour ce code il est possible d'imposer les 4 derniers bits (m0 à m3) du mot de code car le codage est systématique à droite. Pour obtenir le mot de code suivant :
[c0 cl c2 m0 ml m2 m3], il suffit de coder le vecteur d'information i(x) = [m0 ml m2
L'opération de codage est représentée par la relation suivante :
cwdrote M = *'(*)· xn~k +v(x) = ys,droM- g(x), où ksysÂroite(x) est le vecteur à coder et csys4roite{x) est le mot de code obtenu.
Il est également possible d'imposer, par exemple, les 4 premiers bits du mot de code aux valeurs du vecteur d'information [m0 m1 m2 m3]. Pour cela il faut trouver le vecteur d'information qui, une fois codé, donne le mot de code suivant :
ksys,gauche )- g{x) = m0+mi-x + m2-x2 + m3-x3 + c'4-x4 + c'5-x5 + c'6-x6.
Pour calculer ce vecteur d'information ksysgauche(x), on utilise la propriété que le code est invariant par permutation circulaire. On passe d'un codage systématique à droite à un codage systématique à gauche par 4 permutations circulaires vers la droite. Donc le mot de code
[c0 cl c2 m0 ml m2 m3] devient le mot de code
[m0 ml m2 m3 c0 c2] en effectuant ces 4 permutations circulaires. Le mot de code [m0 ml m2 m3 c0 cjest obtenu en codant le vecteur d'information i'(x) = [m3 c0 c2] (car le code est systématique à droite). Par contre, on peut remarquer que si on considère la deuxième, la quatrième, la cinquième et la sixième colonne de la matrice génératrice du code M(7,4), on obtient la sous-matrice suivante qui n'est pas de rang plein, les coefficients de sa dernière ligne étant égaux à 0 :
1 1 0 0
1 0 1 0
1 0 0 1
0 0 0 0
En effet, le rang d'une matrice correspond au nombre de colonnes indépendantes de la matrice ou de façon équivalente au nombre de lignes indépendantes de la matrice.
Il n'est donc pas possible de forcer les valeurs de ces 4 bits (le deuxième, le quatrième, le cinquième et le sixième) du mot codé : si on force la valeur de 3 de ces bits, la valeur du quatrième bit se déduit des valeurs imposées aux trois bits forcés.
On ne peut donc pas, pour tout code (n, k) de rendement k/n, forcer la valeur de n'importe quel groupe de A: bits. Par contre, pour les codes utilisés le plus fréquemment, il est possible de forcer la valeur de tout groupe de n-k bits consécutifs lorsque la sous-matrice de la matrice génératrice du code associée aux positions des bits à fixer est de rang plein. On précise ici les dépendances entre les valeurs des bits en entrée du codeur et les valeurs des bits en sortie du codeur.
- Si on souhaite imposer la valeur d'un nombre limité I, inférieur à k, de bits en sortie du codeur, il suffit d'imposer la valeur de I bits en entrée du codeur.
- Par contre, la valeur de ces bits dépend non seulement de la valeur du motif généré en sortie du codeur mais aussi des valeurs des autres bits en entrée du codeur (que l'on peut le cas échéant forcer aussi dans le cadre de la mise en oeuvre de la présente invention). 1 1 0 1 0 0 0
0 1 1 0 1 0 0
En reprenant l'exemple de la matrice de codage (7,4) =
1 1 1 0 0 1 0
1 0 1 0 0 0 1 si l'on veut forcer la valeur des 2 premiers bits codés, c0 et c-i , on peut choisir un vecteur d'information i{x) = [f0 fx i0 ïj , où i0 et sont des bits d'information laissés libres et f0 et fi des bits forcés pour obtenir le motif voulu. Les valeurs qu'il faut choisir pour f0 et fi afin d'obtenir les valeurs voulues de c0 et Ci sont données par les relations :
Cela illustre que les valeurs des bits forcés en entrée du codeur (f0 et f-i) dépendent de façon linéaire des valeurs des bits du motif en sortie du codeur (c0 et c-i) et des valeurs des autres bits en entrée du codeur.
Codes convolutifs Les codes convolutifs constituent la deuxième grande famille des codes correcteurs d'erreurs. Alors que les codes linéaires en blocs permettent de découper le message en blocs de k symboles, les codes convolutifs appliquent une fenêtre glissante de / *(m+1 ) symboles sur le message et produisent une séquence continue de symboles codés.
En général, les symboles sont binaires (i.e. à valeur 0 ou 1 dans le corps de Gallois GF(2), « + » désigne l'addition modulo 2 et « . » désigne la multiplication modulo 2). Le plus souvent les codes convolutifs ont pour paramètre / =1 et le rendement du code est donc de la forme 1/n. Soit aj un symbole d'information, les symboles de parité bj associés à aj sont définis par la relation de convolution suivante, où les gej,i sont les coefficients de rfk polynômes de degré m à coefficients et valeurs dans le corps de Gallois GF(2) (le code est entièrement défini par l'ensemble des coefficients ge,j,i, e = 0, m, j=0.../ -1 , i=0...n-1 ) :
Les n symboles en sortie du codeur dépendent linéairement des / *(m+1 ) derniers symboles en entrée du codeur.
A partir d'un code de rendement 1 /n, des codes dit « dérivés », correspondant à /o1 , peuvent être construits par poinçonnage (le plus souvent k=n-\ après poinçonnage). Plus généralement, lorsque le rendement du code est égal à k/n, le codage convolutif est un codage périodique de période k bits sur le signal binaire en entrée. Pour chaque nouveau groupe de k bits, n bits codés sont calculés. Les n bits codés sont des combinaisons de bits portant sur les (m+1 ) derniers groupes de A: bits, m est la longueur de contrainte du code.
On illustre à présent sur un exemple non limitatif, l'étape du procédé selon l'invention qui consiste à inverser la fonction de transfert d'un code convolutif, autrement dit à déterminer la séquence de bits à produire en entrée pour obtenir en sortie une séquence codée dans laquelle la valeur et la position d'un nombre prédéterminé de bits sont fixées.
Exemple non limitatif d'un code convolutif de rendement ½
On considère un code binaire convolutif usuel, dont les registres sont représentés sur la figure 5, de rendement 1/2 et de longueur m+1 =7 définit par deux polynômes de degrés 6 définis en notation octale par (171 , 133). Ces deux polynômes s'écrivent G1(X)=1 + X + X2 + X3 + X6 et G2(X)= 1 + X2 + X3 + X5 + X6 et correspondent aux relations de récurrence b2n=an + an-i + an-2 + an-3 + an-6 et b2n+i = an + an-2 + an-3 + an-5 + an-6 dans le corps de Galois GF2 (« + » désigne l'addition modulo 2). Les polynômes Gi et G2 sont appliqués aux bits en entrée pour former respectivement les bits de sortie d'indice pair et les bits de sorties d'indice impair entrelacés ensuite deux à deux sous la forme b2nb2n+i pour former un flux binaire de taille égale à un multiple de 2. On illustre ci dessous la possibilité de choisir le train binaire en entrée de manière à générer des motifs voulus après codage.
Pour ce code, à chaque période, pour un bit produit en entrée du codeur, deux bits sont générés en sortie. Suivant l'état des registres du codeur, les deux bits (b2n, b2n+i ) en sortie sont à choisir parmi soit (0,0) ou (1 , 1 ), soit (0, 1 ) ou (1 ,0). En effet, le dernier bit qui entre dans le codeur est utilisé pour le calcul de chacune des deux sorties du codeur : en changeant ce bit, on change les valeurs des deux sorties. Cela signifie que, pour un état du registre donné, les deux bits possibles en sortie sont à choisir parmi deux groupes complémentaires. Il est donc toujours possible de choisir le bit en entrée de manière à forcer la valeur d'un des deux bits de sortie. On peut donc aisément avec ce code forcer un bit sur deux en sortie du codeur.
En pratique, pour les codes les plus performants utilisés dans un modem, les groupes de bits en sorties, pour un état du codeur, sont choisis de manière à être à distance maximale les uns des autres. Pour ces codes, le dernier bit qui entre dans le codeur est utilisé pour le calcul de chacune des deux sorties du codeur. On peut donc, pour tous les codes de rendement 1 /2 usuels, forcer la valeur d'un bit sur deux en sortie du codeur.
On démontre à présent qu'il est également possible de choisir une série de bits en entrée du codeur de façon à obtenir en sortie du codeur une séquence codée comprenant une série de bits consécutifs de valeur fixée. Nous considérons à nouveau l'exemple précédent du codeur r=k!n=\ 12, (1 71 , 133) de longueur m+1 =7. Pour ce codeur, la réponse impulsionelle, c'est-à- dire la réponse du codeur à une séquence binaire d'entrée comprenant un bit de valeur 1 précédé et suivi de bits ayant tous la valeur 0, est donnée par la séquence 1 1 1 01 1 1 1 0001 1 1 , de longueur 14=2m+2. L'opération de codage peut s'écrire sous la forme matricielle, représentée en figure 6, où les lignes de la matrice génératrice du code correspondent à la réponse impulsionelle du codeur, décalées de 2 bits d'une ligne à l'autre (car n=2), ou plus généralement décalées de n bits d'une ligne à l'autre lorsque le code est de rendement 1 /n.
On obtient alors un formalisme identique à celui utilisé pour les codes en blocs linéaires, c'est-à-dire que la séquence codée est obtenue en effectuant le produit matriciel de la séquence d'information avec la matrice génératrice définie ci-dessus.
La même règle précédemment édictée concernant les codes en blocs linéaires peut ainsi être appliquée aux codes convolutifs, c'est-à-dire qu'il est possible d'imposer la valeur et la position d'un ensemble de bits en sortie du codeur si et seulement si la sous-matrice M correspondant aux colonnes des bits de sortie est de rang plein, ce qu'illustre la figure 7
On voit donc que pour ce code convolutif, il est possible de forcer la valeur de 14 bits consécutifs en sortie du codeur, à partir des entrées. On peut aussi interpréter ce résultat du point de vue des relations de parité entre bits codés. Ces relations -déterministes- caractérisent de manière biunivoque les dépendances vérifiées par les groupes de bits codés. En d'autres termes, les valeurs des bits codés correspondant à une relation de parité sont inter-dépendantes, Les valeurs des bits codés ne correspondant pas à une relation de parité peuvent être fixées indépendamment les unes des autres. Le code précédemment considéré a des relations de parité de longueur 14 et espacées de 2 bits. Il est donc possible de choisir 14 bits codés consécutifs ne correspondant à aucune relation de parité entière, ce qui signifie que leurs valeurs peuvent être fixées de manière indépendante.
Plus généralement il est possible d'imposer la valeur et la position d'un ensemble de bits en sortie du codeur si et seulement si la sous-matrice
est de rang plein, avec rrij les m k-l,Pl m k-l,p2 m k-l,p} m 1-1.
coefficients de la matrice génératrice et p-i ,p2, ...pd, l'ensemble des positions des bits dont la valeur est fixée dans la séquence codée. Finalement, dans le cas d'un code de rendement ½, le nombre maximum de bits successifs dont il est possible de fixer la valeur est égal à la longueur de la réponse impulsionelle du code, c'est-à-dire 2m+2 où m est la longueur de contrainte du code. Exemple non limitatif d'un code convolutif poinçonné construit à partir d'un code convolutif de rendement ½
Pour les codes poinçonnés, qui présentent une redondance plus faible, il est possible de forcer un plus grand nombre de bits consécutifs en sortie du codeur. Par exemple, le code défini par les polynômes précédents (171 , 133) peut être poinçonné pour obtenir un code de rendement 3/4. Les relations de parité de ce code ont une longueur 26 (1 1 1 1 1 10101 101 100101001 1 1 1 1 ) et sont espacées de 4 bits. Cet exemple est illustré à la figure 8 sur laquelle sont représentés les indices 800 des bits en sortie du codeur, une portion P2s de 28 bits consécutifs ne comportant aucune relation de parité entière et 3 relations de parités R1 ,R2,R2 liées audit code, de longueur égale à 26 bits. Les relations de parités sont vérifiées pour toutes les séquences de 26 bits démarrant sur un indice décalé de 4 bits pour chaque nouvelle séquence.
Par analogie directe avec ce qui précède, il est donc possible de choisir les valeurs prises par un groupe de 4(6+1 )=28 bits.
Cas général des codes convolutif s usuels Pour le cas plus général d'un code convolutif de rendement (n-1 )/n, et de longueur de contrainte m, les relations de parité sont généralement de longueur n - m + 2 (dans le cas de l'exemple précédent, on avait m=6 et n =4 après poinçonnage, les relations de parité étaient de longueur 26). Dans ce cas, et par analogie avec ce qui précède il est possible de choisir les bits en entrée du codeur de manière à forcer la valeur de n (m + ï) bits consécutifs en sortie du codeur. On voit donc qu'avec les codes convolutifs, il est possible, comme pour les codes en bloc de forcer la valeur de certains bits codés, éventuellement consécutifs et parfois en grand nombre. La condition pour que cette opération soit possible est que la matrice formée par les colonnes de la matrice de codage correspondant aux bits forcés soit de rang plein.
II est en particulier possible de forcer la valeur de séquences de bits consécutifs de longueur significative, particulièrement quand le rendement du code est proche de 1 et quand la mémoire m du code est importante.
De même que pour les codes en bloc, la dépendance entre les valeurs des bits en entrée du codeur et les bits en sortie du codeur est linéaire. Les valeurs des bits qui doivent être forcés en entrée du codeur dépendent de façon linéaire des valeurs des autres bits en entrée du codeur et des valeurs des bits forcés en sortie du codeur.
Turbo-Codes produit
L'invention s'applique également aux codes correcteurs de type turbo- codes produit.
Les turbo-codes sont des codes correcteurs qui combinent au moins deux codes simples en entrelaçant les entrées de manière à ce que chacun des codes simples voit une série d'informations différentes d'une part, et que l'information propre à chaque bit, bloc ou message soit répartie sur ses voisins d'autre part. De ce fait, même si une partie des bits, des blocs ou des messages est altérée pendant la transmission, l'information correspondante existe encore peu ou prou sur des bits, blocs ou messages voisins. La procédure de décodage est itérative et collaborative entre chaque code simple. Elle fait intervenir une notion de confiance sur chaque bit, bloc ou message décodé et diffère la décision finale sur leurs valeurs (« décision douce » ou « soft décision » en anglais). Chacun des décodeurs transmet aux autres l'information issue de son propre décodage (dite information extrinsèque) qui est multiplexée à l'information en entrée des autres codeurs. Le bit, bloc ou message ainsi transmis est décodé une seconde fois par les autres codeurs simples, et l'information correspondante re-transmise vers les autres codeurs, etc. (d'où la dénomination « turbo » qui est liée à la procédure de décodage et non au code proprement dit).
Les codes simples employables sont multiples.
II est possible d'utiliser des codes convolutifs. Des codes convolutifs récursifs et systématiques sont en pratique particulièrement adaptés. Les codes peuvent être placés en série ou en parallèle. La gestion astucieuse de l'entrelacement et de la détection/correction itérative des données par chaque code simple permet de démultiplier le pouvoir détecteur et correcteur du procédé global tout en limitant le nombre d'itérations et la complexité.
Une autre structure de codage turbo correspond à des codes produits. Dans la version la plus simple correspondant à des codes produits à deux k ■ k
dimensions, le code produit de rendement —— - est construit à partir de n n2
k k
deux codes élémentaires Cl et C2 de rendement — et — . Les codes élémentaires utilisés sont des codes en bloc très simples (typiquement des codes de parité, des codes de Hamming ou bien des codes de Hamming étendus). Les n^ - n^ bits successifs apparaissent comme une suite de n2 mots de code . En considérant le train binaire décimé d'un facteur ηγ , on obtient des mots du code C2.
Les turbo-codes produits, construits à partir de plusieurs codes en bloc s'apparentent à des codes en bloc quand il s'agit de déterminer s'il est possible de générer le motif voulu. En effet, l'opération de codage peut se décomposer en des opérations de codage et d'entrelacement.
Nous allons illustrer la décomposition d'un code produits en plusieurs opérations de codage et d'entrelacement à partir d'un exemple simple et non limitatif. Nous considérons un code produit construit à partir de deux codes k k
Cl et C2 de rendement— et— .
L'opération de codage d'un bloc de k{ - k2 bit peut se décomposer de la façon suivante :
- Un codage avec le code Cl du train binaire : le codage transforme k2 groupes de kx bits en k2 groupes de nx bits. - Un entrelacement ligne/colonne simple : les bits sont écrits ligne par ligne dans une matrice de taille k2 lignes et n colonnes. Les bits sont ensuite lus colonnes par colonne.
- Un codage avec le code C2 du train binaire : le codage transforme nx groupes de k2 bits en nx groupes de n2 bits. - Un entrelacement ligne/colonne simple : les bits sont écrits ligne par ligne dans une matrice de taille nx lignes et n2 colonnes. Les bits sont ensuite lus colonnes par colonne.
En pratique, si on considère une portion limitée de bits consécutifs d'un bloc de nx - n2 bits codés (une portion de longueur n . k' sensiblement plus petite que n - k2 ), les contraintes du code C2 n'affectent pas cette portion car il n'existe aucune relation de parité liée au code C2 qui soit contenue entièrement dans cette portion de bits. En conséquence, si on considère une portion de bits consécutifs de taille inférieure à nx - k2 , tout se passe comme s'il n'y avait que le code Cl quand il s'agit de déterminer les motifs qu'il est possible de forcer. A l'instar des codes en bloc, il est donc possible, notamment, de générer des motifs bits consécutifs de taille 2 - k
Codes LDPC (Low Densitv Paritv Check)
Les codes LDPC sont des codes en bloc particuliers qui sont construits de manière à ce que les bits de parité soient calculés en faisant intervenir une relation de parité de poids faible. Il s'agit en pratique de codes en bloc systématiques (mais non cycliques) et l'analyse faite sur les codes en bloc s'applique par analogie à la description faite précédemment.
Les codes LDPC sont généralement de très grande taille. A l'instar de ce qui a été établi pour les codes en blocs, les codes LPDC permettent donc, notamment, de générer des motifs choisis avec séries de bits consécutifs de grande longueur.
En résumé, pour tout code correcteur pour lequel l'opération de codage peut être réalisée en multipliant la séquence d'information par une matrice génératrice pour obtenir la séquence codée, il est possible de fixer la valeur et la position d'un ensemble de bits de la séquence codée en imposant une séquence binaire d'entrée particulière. Cette possibilité existe cependant uniquement si la sous-matrice, de la matrice génératrice, définie m, m, m, m,
par est de rang plein, avec my des m 1-1,, m 1-1. m 1-1. m 1-1.
coefficients de la matrice génératrice et p-i ,p2, ...pd, l'ensemble des positions des bits dont la valeur est fixée dans la séquence codée. Une matrice de rang plein est une matrice dont toutes les colonnes sont indépendantes. Si cela est le cas, il suffit de résoudre le système d'équations ['·« lk-l où [cpi ...cPd] sont les 3 lk~l,Pd
bits ou symboles dont la valeur est fixée dans la séquence codée sont les inconnues du système à fournir en entrée du codeur. La chaîne d'émission 400 peut également comporter un module d'embrouillage 403, également appelé brassage.
Le brassage, ou embrouillage, est utilisé pour rendre la séquence binaire à émettre la plus aléatoire possible, en vue d'améliorer la synchronisation symbole mais également de contribuer à la protection des contenus des messages brassés. Son but est de supprimer les longues suites de bits égaux à 0 ou à 1 qui empêchent une récupération correcte du rythme symbole. Il existe plusieurs types de brasseurs parmi lesquels les brasseurs synchrones nécessitant une référence temporelle préalable ou les brasseurs auto-synchronisant.
Cette transformation est inversible, l'opération d'embrouillage consiste à transformer un groupe de L bits en un autre groupe de L bits et l'opération d'inversion de la transformation du train binaire est une opération effectuée par un récepteur. Ainsi, la fonction de transfert inverse d'un brasseur ou embrouilleur est aisément déductible de sa fonction de transfert directe.
Cas d'un embrouilleur synchrone
Dans le cas d'un embrouilleur synchrone, une séquence pseudo aléatoire est ajoutée modulo 2 au signal binaire à embrouiller. La série binaire {..., ek, ek+i, ...} représentant la séquence d'embrouillage est périodique, de période L longue. Les séquences les plus couramment utilisées pour l'embrouillage sont des séquences de longueur maximale, construites à partir d'un registre à décalage. Ces séquences sont générées par un registre à décalage rebouclé suivant un polynôme primitif E(X) = 1 + c-ι.Χ + . . . + CP.Xp de degré P. On obtient une séquence de période L= 2P-1 . Les séquences utilisées pour l'embrouillage peuvent cependant être tronquées. La k-ième sortie ek du registre à décalage vérifie la relation de récurrence ew = c^. βκ-ι + . . . + CP. βκ-ρ, avec Ci , . . . , Cp des coefficients constants dans le corps de Galois GF2 indépendants des données d'entrées et des données embrouillées, « + » désignant toujours l'addition modulo 2 dans GF2. Pour une série binaire en entrée notée {..., bk, bk+i , ...}, la transformation F opérée par un embrouilleur synchrone peut s'écrire F({..., bk, bk+i , ...})={..., b'k, b'k+i , ...} avec b'k = bk + e^ La transformation F est parfaitement inversible. En effet, cette transformation F est égale à son inverse F"1=F puisque bk = b'k + ek et sachant que ek + ek =0 dans le corps de Galois GF2. L'opération F consiste en une nouvelle addition modulo 2 de la valeur des bits embrouillés par les sorties du même registre à décalage qu'à l'émission pour produire une séquence désembrouillée de longueur identique. Afin de pouvoir forcer le train binaire en sortie d'un embrouilleur synchrone, il suffit d'être correctement synchronisé avec l'opération d'embrouillage. Autrement dit, les positions des indices k ou de début de période doivent coïncider avant d'appliquer la transformation F"1=F aux bits embrouillés. Dans le cas d'un embrouilleur synchrone, la dépendance entre la valeur i d'un bit en entrée de l'embrouilleur et la valeur c du bit en sortie de l'embrouilleur est affine. Suivant la position du bit considéré, la dépendance est, soit c=i, soit c=i+1 .
Cas d'un embrouilleur auto-synchronisant
Dans le cas d'un embrouilleur auto-synchronisant, les états du registre sont remplis avec un nombre fini de données embrouillées. La sortie du registre est additionnée modulo 2 au bit de donnée en entrée pour former le nouveau bit embrouillé.
La transformation F, opérée par un embrouilleur auto-synchronisant est définie par un registre à décalage de polynôme primitif E(X) = 1 + d.X + .. .+ CP.Xp de degré P de période L= 2P-1 et s'écrit pour une série binaire en entrée notée {..., bk, bk+1 , ...} sous la forme : F({..., bk, bk+1 , ...})={..., b'k, b'k+i , ■■■} avec b'k = bk + Ci . b'k-i + ...+ cP. b'k-P « + » désignant toujours l'addition modulo 2 dans GF2). Ceci permet d'effectuer le désembrouillage en réception de façon simple et sans avoir besoin de se synchroniser au préalable. En réception, on injecte les bits embrouillés b'k-i , ...,b'k-P dans le même registre qu'à l'émission pour reconstituer la sortie bk = b'k + c-i . b'k-i +
La difficulté pour forcer les bits en sortie provient ici de ce que l'expression des états du registre en fonction des données d'entrées bk (données non embrouillées) fait intervenir un nombre illimité desdites données d'entrée. Autrement dit toutes les entrées bk depuis la mise en route de l'embrouilleur interviennent dans la valeur des états du registre.
Pour pouvoir forcer la valeur des données embrouillées il est indispensable d'avoir accès de façon synchrone aux données embrouillées pour pouvoir adapter les données d'entrée de façon dynamique. Cette condition est nécessaire à l'application de l'invention si la chaîne d'émission comporte un embrouilleur auto-synchronisant. La chaîne d'émission 400 peut également comporter un module d'entrelacement 404.
L'entrelacement est très utilisé sur les canaux de transmission pour lesquels les occurrences des erreurs sont regroupées par paquets. Sa fonction est de répartir aussi uniformément que possible lesdites erreurs. En réception, les erreurs sont, après désentrelacement, placées de telle façon qu'elles impactent des mots de code différents. Ces erreurs peuvent alors être considérées comme dé-corrélées, et le pouvoir correcteur des décodeurs permet d'en minimiser l'impact. L'entrelacement apparaît aussi comme un moyen d'introduire de la diversité temporelle dans la chaîne de transmission et contribue de ce fait à protéger celle-ci des évanouissements, des interférences et des brouillages éventuels. De nombreux entrelaceurs sont constitués par une table, les bits en entrée sont alors rangés par lignes dans la table, et les bits en sortie sont produits par lecture en colonne de la table.
La transformation opérée par un entrelaceur est également une opération inversible. Sa fonction de transfert inverse est déductible de sa fonction de transfert directe. En effet, il s'agit d'une transformation qui transforme un bloc de L bits en un autre bloc de L bits, en permutant simplement l'ordre des bits. Afin d'obtenir un bloc de bits voulu après entrelacement B'=b'k, ...b -i , il suffit d'être synchronisé sur le bloc et d'appliquer sur ce train binaire B' la permutation inverse, ce qui correspond à l'opération de dés-entrelacement effectuée classiquement par un récepteur. On obtient alors un bloc de bits B= bk, ...bk+L-1 , qui une fois entrelacé, est strictement égal au train binaire B.
La chaîne d'émission 400 peut également comporter un module de mise en trame 405. La mise en trame 405 permet au récepteur de se synchroniser sur les transformations du train binaire telles que les opérations d'entrelacement ou décodage, puis de récupérer des données structurées sous la forme d'un multiplexage de plusieurs flux ou de données sous forme de mots ou d'octets. Pour cela, une fois les données structurées sous forme de trames correspondant à des motifs d'ordonnancement périodiques, la synchronisation du récepteur sur les trames s'effectue à l'aide de motifs périodiques synchrones des trames. Chaque trame est ainsi précédée, et/ou suivie, et/ou contient un mot de synchronisation spécifique utilisé pour effectuer la synchronisation du récepteur sur les trames reçues. Plusieurs trames peuvent également être regroupées pour former une multi-trame ou une hyper-trame. Les motifs de synchronisation utilisés pour la mise en trame sont répétés dans la séquence émise et peuvent être détectés et brouillés comme cela a été expliqué précédemment. La mise en trame limite la possibilité de forcer le signal modulé voulu puisque certains bits prennent des valeurs imposées à intervalle régulier, et qu'il est nécessaire de garder ces bits pour le bon fonctionnement du récepteur en liaison avec l'émetteur. Cette transformation n'est donc pas surjective pour des blocs de données dont la taille en sortie dépasse celle d'un bloc de données utiles par trame.
Toutefois, la mise en trame n'occupe qu'une part très limitée (et temporellement bien délimitée) du débit total (exemple : motif de début de trame n'utilisant que quelques symboles, etc.) et n'empêche pas de générer le signal codé voulu au sein d'une trame.
Ce point n'est donc pas un écueil particulier pour la mise en œuvre de l'invention.
La chaîne d'émission 400 peut également comporter un module de codage binaire à signal 406.
Le codage binaire à signal est utilisé pour adapter le signal au canal de transmission. Il transforme le message numérique en un signal électrique en bande de base ou en un signal à basse fréquence. On peut citer deux grandes classes de codes binaires à signal, les codes de transcodage NRZ (Non Remise à Zéro) et les codes alphabétiques.
La transformation opérée par un codeur binaire à signal est une opération inversible. Sa fonction de transfert inverse est donc déductible de sa fonction de transfert directe.
La chaîne d'émission 400 comporte enfin un modulateur 407 qui transforme notamment la séquence binaire en une séquence de symboles modulés. Les symboles sont pris dans un ensemble complexe appelé constellation. Un symbole peut regrouper plusieurs bits. On peut citer par exemple, les modulations de phase numérique ou PSK (Phase Shift Keying) ou les modulations d'amplitude numérique ou QAM (Quadrature Amplitude Modulation). La transformation opérée par un modulateur est une opération inversible. Sa fonction de transfert inverse est donc déductible de sa fonction de transfert directe. D'après ce qui précède, les transformations appliquées dans la chaîne d'émission sur le train binaire sont réversibles, c'est à dire qu'il est possible à partir du train binaire en sortie de retrouver le train binaire d'entrée. En pratique, de la redondance est même ajoutée de manière à pouvoir retrouver le signal binaire d'origine en présence d'erreurs sur le train binaire codé.
Toutefois, toujours d'après ce qui précède, certaines fonctions mises en œuvre par la chaîne d'émission d'un système de communications peuvent ne pas être toujours surjective ni inversibles. Il peut arriver qu'un train binaire codé TBC que l'on voudrait forcer en sortie de module ne corresponde à aucune série de bits « utile » TBU en entrée de module. C'est le cas notamment d'une fonction de codage correcteur en bloc ou convolutif qui ne respecte pas les critères énoncés précédemment ou de toute autre opération de codage non bijective. Dans un tel cas, il n'est pas possible de déterminer la fonction de transfert inverse F"1 de la chaîne d'émission globale.
Pour contourner cette difficulté, deux variantes de réalisation de l'invention sont envisagées.
Une première variante consiste à rechercher, parmi l'ensemble F({TBU}) des séquences modulées qu'il est possible d'obtenir en sortie de chaîne d'émission à partir de l'ensemble {TBU} des séquences binaires possibles en entrée de chaîne d'émission, la séquence binaire T' qui minimise la distance entre la transformation modulées en sortie F(T') de la séquence T' et la séquence modulée D recherchée qui contient au moins un motif de synchronisation factice positionné à l'emplacement souhaité. La distance considérée peut, par exemple, être une distance au sens des moindres carrés calculée en intégrant la différence entre une séquence possible F(T), T appartenant à l'ensemble {TBU}, et la séquence recherchée D sur un intervalle temporel fixé. Un critère possible peut être calculé à l'aide de la relation suivante :
Vr e {?¾[/}; C{T, D) = \\F{T) - - D{tf dt
On recherche ensuite la séquence d'entrée T' e {TBU} de la chaîne d'émission qui minimise le critère C : T' = Argmin [C( , D)] .
Te{TBU}
Toutefois, la mise en œuvre pratique de cette variante doit tenir compte de deux contraintes principales.
D'une part, pour des raisons de complexité, il n'est pas possible en pratique d'obtenir l'image F{TBU} des signaux modulés en sortie de chaîne d'émission correspondant à l'ensemble de tous les trains binaires utiles possibles (autrement dit, correspondant à l'intégralité de l'ensemble {TBU}), mais seulement un sous-ensemble restreint de cette image.
D'autre part, on peut simplifier la mise en œuvre de l'invention en se basant sur les supports temporels liés principalement aux opérations d'entrelacement, de codage et de mise en trame. En effet, il n'est pas utile en pratique pour la mise en œuvre de l'invention de considérer des trains binaires T utiles dans l'ensemble {TBU} dont les signaux modulés F(T) en sortie (après codage et entrelacement notamment) se trouveraient dispersés sur des intervalles de temps trop longs, ou sur un trop grand nombre de trames en sortie, ou dont la distribution des positions des symboles serait trop lacunaire.
En pratique donc, cette variante de l'invention peut être mise en œuvre en restreignant l'ensemble {TBU} à un sous-ensemble {TBU'} qui ne comprend que des séquences de bits utiles T dont les longueurs et positions après passage dans la chaîne d'émission (et notamment après passage dans les modules de codage et d'entrelacement) correspondent à des motifs factices SYNC'F, le cas échéant sous optimaux vis à vis du brouillage du réseau de communication, mais compatibles du standard de mise en œuvre du système de télécommunication en terme de positions, de récurrence et de périodicité trame, et donc facile à générer et à insérer dans les trames de données utiles. La structure temps/fréquence et/ou le choix des positions, longueurs et récurrences des signaux factices SYNC'F approchant au sens du critère mentionné plus haut les motifs factices SYNCF désirés en sortie, sont fixés en se basant sur les périodicités trames. L'ensemble restreint {TBU'} est ensuite pré-déterminé en inversant pour les motifs SYNC'F, analytiquement ou par simulation, les modules de la chaîne d'émission et notamment les modules d'entrelacement et les modules de codage. Ceci permet notamment de simplifier la mise en œuvre de l'invention en concentrant la recherche des séquences binaires T dans l'image inverse (notamment par les transformations de codage et d'entrelacement) d'un ensemble restreint de motifs factices SYNC'F en sortie, approchant correctement la séquence désirée SYNCF au sens du critère précédemment mentionné, et correspondant au plus à la durée d'une trame en sortie de chaîne d'émission (et/ou à la durée d'une trame d'information utile en entrée de ladite chaîne d'émission). On périodise les séquences binaires T' ainsi obtenues par trame d'information utile pour générer en sortie des motifs factices eux aussi périodiques et de période indexée sur celle de la trame du signal en sortie.
Le calcul des positions des bits dans la séquence binaire T' pour obtenir un motif factice en sortie de chaîne d'émission peut alors être réalisé une fois pour toutes.
Si l'on construit la séquence binaire T' de manière complètement artificielle en exploitant un mode de messagerie qui autorise une programmation complète du contenu des messages, le calcul des valeurs des bits de la séquence binaire T'peut aussi être réalisé une fois pour toutes.
Si l'on construit la séquence binaire T' à partir d'un applicatif de type codeur audio ou vidéo produisant un contenu variable et aléatoire, le calcul des relations (déterministes) donnant les valeurs des bits de la séquence binaire T' (en fonction du motif factice SYNC'F recherché et des bits d'information voisins) peut aussi être réalisé une fois pour toutes.
En pratique, pour générer lesdites séquences binaires T, on doit donc forcer la valeur de certains bits utiles, dits bits factices, (situés en entrée du codage canal) à des positions précises.. La transformation appliquée consiste à déterminer tout d'abord un partitionnement de la trame des données utiles en inversant les modules d'entrelacement codage : ceci détermine des positions bien précises, sur lesquelles on choisit artificiellement les valeurs des bits factices de manière à générer les séquences factices après entrelacement et codage. Finalement, dans cette variante simplifiée de mise en œuvre de l'invention,
- les positions que prennent ces bits factices forcés sont déterminées en partant de la position et des valeurs des séquences factices SYNC'F et en remontant les transformations du train binaire une par une,
- les valeurs que prennent ces bits factices ou les relations donnant les valeurs des bits factices selon les bits d'information voisins sont déterminées elles-aussi en remontant les transformations du train binaire une par une.
Si tous les étages de la chaîne d'émission sont concernés, les étapes clés portent sur l'inversion des opérations d'entrelacement et de codage correcteur. Restant à l'échelle d'une trame de signal en sortie de chaîne d'émission, les positions, valeurs ou relations donnant les valeurs des bits factices dans le flux d'information utile sont fixes. Elles peuvent être calculées une fois pour toute puis être appliquées sur chaque trame successive.
Une seconde variante de réalisation de l'invention consiste à appliquer l'invention à un sous ensemble situé en aval de la chaîne d'émission constitué de blocs en série dont les fonctions de transfert sont toutes inversibles. En pratique, on identifie la portion de longueur maximale de la chaîne de transmission pour laquelle l'inversion du train binaire peut être réalisée de façon satisfaisante. Pour cela on remonte depuis le signal en sortie de modulateur vers la séquence de données utiles à émettre. Le train binaire destiné à produire des signaux modulés D(t), contenant une séquence de synchronisation factice, n'est injecté qu'au niveau de l'entrée de ce sous-ensemble, autrement dit en sortie de la première fonction non inversible de la chaîne d'émission dans l'ordre séquentiel inverse des fonctions d'émission (allant du modulateur - fin de la chaîne- au codeur correcteur - début de la chaîne). Cette seconde variante de l'invention est par exemple appliquée si la chaîne d'émission comporte un dispositif de chiffrement ou cryptographie dont la fonction présente par nature un inverse non déterminable.
Le procédé selon l'invention peut s'implémenter à partir d'éléments logiciel. Un tel logiciel peut être exécuté par l'équipement émetteur de sorte à modifier la séquence binaire utile à émettre qui est par exemple produite par un applicatif. Il peut également être exécuté par un ordinateur connecté audit émetteur dans le but de le paramétrer.
Le procédé selon l'invention peut être disponible en tant que produit programme d'ordinateur sur un support lisible par ordinateur. Le support peut être électronique, magnétique, optique, électromagnétique ou être un support de diffusion de type infrarouge. De tels supports sont par exemple, des mémoires à semi-conducteur (Random Access Memory RAM, Read-Only Memory ROM), des bandes, des disquettes ou disques magnétiques ou optiques (Compact Disk - Read Only Memory (CD-ROM), Compact Disk - Read/Write (CD-R/W) and DVD).

Claims

REVENDICATIONS
1 . Procédé de brouillage d'un système de communication (EM, REC) consistant à générer, dans un signal (S) destiné à être émis par au moins un émetteur (EM_B1 , EM_B2, ..., EM_B3) compatible dudit système de communication (EM, REC), au moins une séquence factice (SYNCF), ledit procédé étant caractérisé en ce qu'il comprend les étapes suivantes :
- Définir ladite séquence factice (SYNCF) et sa position temporelle et/ou fréquentielle au sein du signal (S) à émettre,
- Estimer la valeur et la position des bits factices (BF) à insérer au sein de la séquence de données (Du,T) à émettre en entrée de la chaîne d'émission ou d'une sous-partie de la chaîne d'émission de sorte à obtenir, dans la séquence produite en sortie de la chaîne d'émission, la valeur et la position temporelle prédéfinies des symboles de ladite séquence factice (SYNCF),
- Insérer au sein de ladite séquence de données (Du,T), les bits factices (BF) aux positions obtenues.
2. Procédé de brouillage selon la revendication 1 dans lequel, lorsque la fonction de transfert F de la chaîne d'émission est inversible, la valeur et la position des bits factices (BF) sont estimées en déterminant la fonction de transfert inverse F"1 de ladite fonction de transfert F et en appliquant ladite fonction de transfert inverse F"1 à ladite séquence factice (SYNCF).
3. Procédé de brouillage selon la revendication 2 dans lequel la fonction de transfert inverse F"1 de ladite chaîne d'émission est déterminée en effectuant la composition, dans l'ordre inverse, des fonctions de transfert inverses des différents blocs composant ladite chaîne.
4. Procédé de brouillage selon la revendication 3 dans lequel la chaîne d'émission comporte au moins un code correcteur (402) de rendement k/n pour lequel l'inversion de sa fonction de transfert est réalisée en résolvant le système d'équations suivant m0,Pl m0,p2 m0,p, - m0,pd
lk-l P,i■ où [cpi ...cpd] sont mk-l,Pl mk-l,p2 mk-l,p3 ■■■ mk-l,pd
les symboles dont la valeur est fixée dans la séquence codée, [ i0, - - - ik-i ] est la séquence à produire en entrée dudit code, et miiPj sont les coefficients de la matrice génératrice dudit code, pi,p2, ...pd étant l'ensemble des positions des symboles dont la valeur est fixée dans la séquence codée, avec d un entier égal au plus au nombre n de symboles de la séquence codée.
5. Procédé de brouillage selon la revendication 4 dans lequel ledit code correcteur est un code en bloc linéaire ou un code convolutif ou un turbo- code ou un code à faible densité LDPC
6. Procédé de brouillage selon l'une des revendications 3 à 5 dans lequel la chaîne d'émission comporte en outre un brasseur (403) et/ou un entrelaceur (404) et/ou un module de mise en trame (405) et/ou un codeur binaire à signal (406) et/ou un modulateur (407).
7. Procédé de brouillage selon la revendication 1 dans lequel, lorsque la fonction de transfert F de la chaîne d'émission est non surjective, la valeur et la position des bits factices sont estimées en recherchant la séquence d'entrée T' de la chaîne d'émission qui minimise un critère de distance entre la séquence F(T')(t) obtenue en sortie de chaîne d'émission lorsque ladite séquence T' est effectivement produite à son entrée, et ladite séquence factice (SYNCF).
8. Procédé de brouillage selon la revendication 7 dans lequel, ledit critère de distance est pris égal à l'intégrale, sur une durée donnée, de la norme au carré de la différence entre la séquence F(T)(t) obtenue en sortie de chaîne d'émission ladite séquence factice (SYNCF).
9. Procédé de brouillage selon l'une des revendications 7 ou 8 dans lequel, la recherche de la séquence d'entrée T' de la chaîne d'émission qui minimise ledit critère de distance est effectué sur un sous-ensemble de l'ensemble des séquences binaires possibles en entrée de la chaîne d'émission.
10. Procédé de brouillage selon l'une des revendications précédentes dans lequel ladite séquence de données (Du,T) est produite par un applicatif (401 ), par exemple un codeur audio, image ou vidéo.
1 1 . Procédé de brouillage selon la revendication 1 dans lequel, lorsque la fonction de transfert F de la chaîne d'émission est non surjective, les bits factices (BF) sont insérés dans la séquence produite en entrée d'une sous-partie de la chaîne d'émission dont la fonction de transfert est surjective et dont la sortie est commune à la sortie de la chaîne d'émission.
12. Procédé de brouillage selon la revendication 1 1 dans lequel ladite chaîne d'émission comporte un dispositif de chiffrement et ladite sous-partie de la chaîne d'émission exclut ce dispositif.
13. Procédé de brouillage selon l'une des revendications précédentes dans lequel les valeurs des symboles de ladite séquence factice (SYNCF) sont identiques à celles des symboles d'une séquence de synchronisation (SYNC) que comporte ledit signal pour synchroniser entre eux un récepteur et un émetteur compatibles dudit système de communication.
14. Procédé de brouillage selon l'une des revendications précédentes dans lequel la position temporelle et/ou fréquentielle des symboles de ladite séquence factice (SYNCF) sont différents de celles des symboles d'une séquence de synchronisation (SYNC) que comporte ledit signal pour synchroniser entre eux un récepteur et un émetteur compatibles dudit système de communication.
15. Dispositif d'émission (EM_B1 ,EM_B2, ...,EM_B3) d'un signal comportant une chaîne d'émission pour transformer une séquence de données (Du,T) à émettre en un signal (S) à émettre et un moyen adapté pour mettre en œuvre le procédé selon l'une des revendications 1 à 14.
16. Système de brouillage coopératif comprenant une pluralité de dispositifs d'émission (EM_B1 , EM_B2, ... , EM_B3) selon la revendication 15 et pour lesquels les positions temporelles et/ou fréquentielles desdites séquences factices (SYNCF) insérées dans le signal émis par chaque dispositif d'émission sont différentes entre elles.
17. Système de brouillage coopératif comprenant une pluralité de dispositifs d'émission (EMJ31 , EM_B2, ...,EM_B3) selon la revendication 15 et pour lesquels chacun desdits dispositifs d'émission (EM_B1 , EM_B2, ...,EM_B3) émet un signal (S) comprenant une pluralité de séquences factices (SYNCF) dont les valeurs et/ou positions temporelles et/ou positions fréquentielles sont différentes entre elles.
18. Programme d'ordinateur comportant des instructions pour l'exécution du procédé selon l'une quelconque des revendications 1 à 14, lorsque le programme est exécuté par un processeur.
19. Support d'enregistrement lisible par un processeur sur lequel est enregistré un programme comportant des instructions pour l'exécution du procédé selon l'une quelconque des revendications 1 à 14, lorsque le programme est exécuté par un processeur.
EP13803075.4A 2012-12-19 2013-12-13 Procédé de brouillage d'un système de communication par insertion de motifs factices dans un flux de données à émettre Active EP2936714B1 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1203475A FR2999841B1 (fr) 2012-12-19 2012-12-19 Procede de brouillage d'un systeme de communication par insertion de motifs factices dans un flux de donnees a emettre
PCT/EP2013/076588 WO2014095653A1 (fr) 2012-12-19 2013-12-13 Procede de brouillage d'un systeme de communication par insertion de motifs factices dans un flux de donnees a emettre

Publications (2)

Publication Number Publication Date
EP2936714A1 true EP2936714A1 (fr) 2015-10-28
EP2936714B1 EP2936714B1 (fr) 2016-08-31

Family

ID=48237008

Family Applications (1)

Application Number Title Priority Date Filing Date
EP13803075.4A Active EP2936714B1 (fr) 2012-12-19 2013-12-13 Procédé de brouillage d'un système de communication par insertion de motifs factices dans un flux de données à émettre

Country Status (5)

Country Link
EP (1) EP2936714B1 (fr)
ES (1) ES2604904T3 (fr)
FR (1) FR2999841B1 (fr)
SG (1) SG11201504912TA (fr)
WO (1) WO2014095653A1 (fr)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4033682B1 (fr) * 2021-01-20 2025-09-17 Nokia Technologies Oy Protection de transmissions contre le brouillage

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2858742B1 (fr) * 2001-12-11 2005-12-23 Eads Defence & Security Ntwk Procede et dispositif de brouillage des communications dans un systeme de radiocommunications cellulaire
US8767595B2 (en) * 2005-08-02 2014-07-01 L-3 Communications Corporation Enhanced methods of cellular environment detection when interoperating with timed interfers
US8055184B1 (en) * 2008-01-30 2011-11-08 Sprint Communications Company L.P. System and method for active jamming of confidential information transmitted at a point-of-sale reader

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO2014095653A1 *

Also Published As

Publication number Publication date
FR2999841A1 (fr) 2014-06-20
FR2999841B1 (fr) 2015-01-16
ES2604904T3 (es) 2017-03-09
SG11201504912TA (en) 2015-07-30
EP2936714B1 (fr) 2016-08-31
WO2014095653A1 (fr) 2014-06-26

Similar Documents

Publication Publication Date Title
EP0996232B1 (fr) Procédé et dispositif d&#39;entrelacement d&#39;une séquence d&#39;éléments de données
EP2936715B1 (fr) Procédé de leurrage d&#39; un système d&#39; interception et de brouillage par insertion de motifs de synchronisation factices dans le signal émis et émetteur mettant en oeuvre le procédé
EP2232765B1 (fr) Procede et entite de chiffrement symetrique probabiliste
EP2815508B1 (fr) Procede de transmission de mots de code correcteur d&#39;erreur non binaire avec modulation ccsk, signal et dispositif correspondant
FR2512568A1 (fr) Systeme pour transferer des donnees binaires par une pluralite de canaux au moyen d&#39;un codeur operant par convolution
FR2785743A1 (fr) Dispositif et procede d&#39;adaptation des turbocodeurs et des decodeurs associes a des sequences de longueur variable
FR2985150A1 (fr) Procede de transmission d&#39;un signal numerique pour un systeme ms-marc non-orthogonal, produit programme et dispositif relais correspondants
FR2912019A1 (fr) Procede de codage de donnees.
EP0235477B1 (fr) Procédé et dispositif de transmission radioélectrique d&#39;informations codées, résistant au brouillage
FR2790621A1 (fr) Dispositif et procede d&#39;entrelacement pour turbocodage et turbodecodage
EP3539253A1 (fr) Procédé et dispositif d&#39;émission de données chiffrées, procédé et dispositif d&#39;extraction de données
EP2936714B1 (fr) Procédé de brouillage d&#39;un système de communication par insertion de motifs factices dans un flux de données à émettre
EP1802022A1 (fr) Code correcteur d&#39;erreur sécurisé
EP4540958A1 (fr) Correction d&#39;erreur segmentée pour post-traitement qkd
FR3057724A1 (fr) Procede de generation d&#39;un signal multiporteuse, dispositif et programme d&#39;ordinateur correspondant
WO2013001248A1 (fr) Procédé de traitement d&#39;un paquet de données avant son émission dans un réseau de communication par radio, procédé de traitement d&#39;un paquet de données reçu, dispositifs et systèmes associés
FR2706704A1 (fr) Système de transmission numérique à étalement de spectre obtenu par codage pseudo-aléatoire basse fréquence de l&#39;information utile et procédé d&#39;étalement et de compression de spectre utilisé dans un tel système.
RU2671989C1 (ru) Способ передачи многоблочных сообщений каскадным кодом в комплексах связи
WO2012089632A1 (fr) Procede et systeme permettant de tester une integrite cryptographique d&#39;une donnee tolerante aux erreurs
Adamo et al. Joint scheme for physical layer error correction and security
CN121037840B (zh) 一种无线电信号的传输方法、装置、计算机设备及介质
Benton Concurrent coding: a reason to think differently about encoding against noise, burst errors and jamming
WO2009071589A2 (fr) Procede de synchro-trame a base de logarithme discret
FR3061393A1 (fr) Procedes de codage et de decodage de paquets de donnees dans un corps de galois
Kamel Security for wireless communications

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20150608

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MK MT NL NO PL PT RO RS SE SI SK SM TR

AX Request for extension of the european patent

Extension state: BA ME

RAP1 Party data changed (applicant data changed or rights of an application transferred)

Owner name: THALES

Owner name: ETAT FRANCAIS REPRESENTE PAR LE DELEGUE GENERAL PO

DAX Request for extension of the european patent (deleted)
GRAP Despatch of communication of intention to grant a patent

Free format text: ORIGINAL CODE: EPIDOSNIGR1

INTG Intention to grant announced

Effective date: 20160606

GRAS Grant fee paid

Free format text: ORIGINAL CODE: EPIDOSNIGR3

GRAA (expected) grant

Free format text: ORIGINAL CODE: 0009210

AK Designated contracting states

Kind code of ref document: B1

Designated state(s): AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MK MT NL NO PL PT RO RS SE SI SK SM TR

REG Reference to a national code

Ref country code: CH

Ref legal event code: EP

Ref country code: GB

Ref legal event code: FG4D

Free format text: NOT ENGLISH

REG Reference to a national code

Ref country code: IE

Ref legal event code: FG4D

Free format text: LANGUAGE OF EP DOCUMENT: FRENCH

REG Reference to a national code

Ref country code: DE

Ref legal event code: R096

Ref document number: 602013010983

Country of ref document: DE

REG Reference to a national code

Ref country code: AT

Ref legal event code: REF

Ref document number: 825788

Country of ref document: AT

Kind code of ref document: T

Effective date: 20161015

REG Reference to a national code

Ref country code: FR

Ref legal event code: PLFP

Year of fee payment: 4

REG Reference to a national code

Ref country code: LT

Ref legal event code: MG4D

REG Reference to a national code

Ref country code: NL

Ref legal event code: MP

Effective date: 20160831

REG Reference to a national code

Ref country code: AT

Ref legal event code: MK05

Ref document number: 825788

Country of ref document: AT

Kind code of ref document: T

Effective date: 20160831

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: NO

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20161130

Ref country code: RS

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20160831

Ref country code: LT

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20160831

Ref country code: FI

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20160831

Ref country code: HR

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20160831

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: SE

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20160831

Ref country code: LV

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20160831

Ref country code: GR

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20161201

Ref country code: NL

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20160831

Ref country code: AT

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20160831

REG Reference to a national code

Ref country code: ES

Ref legal event code: FG2A

Ref document number: 2604904

Country of ref document: ES

Kind code of ref document: T3

Effective date: 20170309

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: RO

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20160831

Ref country code: EE

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20160831

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: SK

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20160831

Ref country code: SM

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20160831

Ref country code: BG

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20161130

Ref country code: CZ

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20160831

Ref country code: BE

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20161231

Ref country code: PL

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20160831

Ref country code: PT

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20170102

Ref country code: DK

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20160831

REG Reference to a national code

Ref country code: DE

Ref legal event code: R097

Ref document number: 602013010983

Country of ref document: DE

PLBE No opposition filed within time limit

Free format text: ORIGINAL CODE: 0009261

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: NO OPPOSITION FILED WITHIN TIME LIMIT

REG Reference to a national code

Ref country code: CH

Ref legal event code: PL

26N No opposition filed

Effective date: 20170601

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: SI

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20160831

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: MC

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20160831

REG Reference to a national code

Ref country code: IE

Ref legal event code: MM4A

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: LU

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20161213

Ref country code: CH

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20161231

Ref country code: LI

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20161231

REG Reference to a national code

Ref country code: FR

Ref legal event code: PLFP

Year of fee payment: 5

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: IE

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20161213

REG Reference to a national code

Ref country code: BE

Ref legal event code: MM

Effective date: 20161231

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: HU

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT; INVALID AB INITIO

Effective date: 20131213

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: CY

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20160831

Ref country code: MK

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20160831

Ref country code: IS

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20160831

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: MT

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20160831

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: AL

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20160831

Ref country code: TR

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20160831

P01 Opt-out of the competence of the unified patent court (upc) registered

Effective date: 20230517

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: DE

Payment date: 20251119

Year of fee payment: 13

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: GB

Payment date: 20251113

Year of fee payment: 13

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: IT

Payment date: 20251126

Year of fee payment: 13

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: FR

Payment date: 20251124

Year of fee payment: 13

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: ES

Payment date: 20260113

Year of fee payment: 13