EP2678883A1 - Composant électronique, procédé de fabrication et utilisation de graphène dans un composant électronique - Google Patents

Composant électronique, procédé de fabrication et utilisation de graphène dans un composant électronique

Info

Publication number
EP2678883A1
EP2678883A1 EP12705677.8A EP12705677A EP2678883A1 EP 2678883 A1 EP2678883 A1 EP 2678883A1 EP 12705677 A EP12705677 A EP 12705677A EP 2678883 A1 EP2678883 A1 EP 2678883A1
Authority
EP
European Patent Office
Prior art keywords
layer
graphene
electronic component
conductive
layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP12705677.8A
Other languages
German (de)
English (en)
Inventor
Pierre SENEOR
Bruno DLUBAK
Clément BARRAUD
Sergio TATAY-AGUILAR
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Centre National de la Recherche Scientifique CNRS
Thales SA
Universite Paris Saclay
Original Assignee
Centre National de la Recherche Scientifique CNRS
Thales SA
Universite Paris Sud
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Centre National de la Recherche Scientifique CNRS, Thales SA, Universite Paris Sud filed Critical Centre National de la Recherche Scientifique CNRS
Publication of EP2678883A1 publication Critical patent/EP2678883A1/fr
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/881—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being a two-dimensional material
    • H10D62/882—Graphene
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3254—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/14—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates
    • H01F41/30—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE]
    • H01F41/302—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE] for applying spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F41/305—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE] for applying spin-exchange-coupled multilayers, e.g. nanostructured superlattices applying the spacer or adjusting its interface, e.g. in order to enable particular effect different from exchange coupling
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D48/00—Individual devices not covered by groups H10D1/00 - H10D44/00
    • H10D48/30—Devices controlled by electric currents or voltages
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D48/00—Individual devices not covered by groups H10D1/00 - H10D44/00
    • H10D48/385—Devices using spin-polarised carriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/165—Tunnel injectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/17—Carrier injection layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/17—Carrier injection layers
    • H10K50/171—Electron injection layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
    • H10P14/3406—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3263—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being symmetric, e.g. for dual spin valve, e.g. NiO/Co/Cu/Co/Cu/Co/NiO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass

Definitions

  • the present invention relates to the field of electronic components, and in particular to an electronic component comprising at least two superposed conductive or semiconductor layers coupled electronically and / or magnetically.
  • Electronic components comprise superimposed layers including conductive, semiconducting and / or insulating layers which may have electronic and / or magnetic coupling between them. These different layers may be ferromagnetic, antiferromagnetic or non-magnetic as well as organic or inorganic.
  • Such electronic components can define, for example, a tunnel junction, a magnetic tunnel junction, a spin valve, a memristor, a semiconductor-based junction, a steep conductive / semiconductor interface, a steep conductive / conductive interface between two conductors. magnetic and / or non-magnetic or abrupt conductive / insulating interface.
  • such electronic components can reach high temperatures and / or are subject to high electric fields. This promotes the migration of species between the layers of these electronic components. This results in a loss of performance.
  • An object of the invention is to provide an electronic component in which the species diffusion phenomena between two electrically coupled conductive or semiconductive layers are at least limited.
  • the invention proposes a component comprising at least two electronically and / or magnetically coupled conductive or semiconductive layers, at least one layer of graphene interposed between the conductive or semiconducting layers, so that the conductive layers or semiconductors are coupled electronically and / or magnetically through the thickness of the or each graphene layer.
  • the electronic component comprises one or more of the following characteristics, taken separately or according to any one of the technically possible combinations:
  • the two coupled layers are two conductive layers
  • the two coupled conductive layers are non-magnetic and have an electronic coupling between them through the thickness of the or each layer of graphene;
  • the two coupled conductive layers are ferromagnetic or antiferromagnetic and have between them an electronic and / or magnetic coupling through the thickness of the or each layer of graphene.
  • the two coupled layers are a conductive layer and a semiconductor layer
  • the two coupled layers are each in contact with a respective face of the graphene layer
  • the or each intermediate layer is an electrically insulating or semiconductive layer
  • a coupled layer and an intermediate layer are each in contact with a respective face of a graphene layer
  • the or each layer of graphene is formed of a single graphene film.
  • the invention also relates to a method for manufacturing an electronic component comprising a first conductive or semiconductive layer and a second conductive or semiconductive layer electronically and / or magnetically coupled through the thickness of a graphene layer. , comprising the steps of:
  • the invention also relates to the use of a graphene layer interposed between two electronically and / or magnetically coupled conductive or semiconductive layers of an electronic component to prevent the diffusion of species between the two conductive or semiconductive layers electronically and / or magnetically coupled through the thickness of the graphene layer.
  • FIGS. 1 to 5 are schematic sectional views of components. electronic devices according to different embodiments according to the invention.
  • the electronic component 2 shown in FIG. 1 comprises two metal electrodes 4 separated by at least one electrically insulating intermediate layer 6 interposed between the two electrodes 4, here a single intermediate layer 6.
  • the electrodes 4 are formed by conductive layers disposed on either side of the intermediate layer 6.
  • the electrodes 4 are coupled electronically and / or magnetically through the intermediate layer 6.
  • Electrons may pass directly from one layer to another.
  • Two layers are magnetically coupled when at least one layer exerts a magnetic influence on the other.
  • the two electrodes 4 are made of the same material or different materials.
  • the layers forming the electronic component 2 are parallel to each other and stacked in a stacking direction E perpendicular to the layers.
  • the electronic component 2 defines a single conducting / insulating / non-magnetic conductive tunnel junction when the coupling between the electrodes is simply electronic or a conducting / insulating / conductive magnetic tunnel junction when the electrodes 4 are ferromagnetic and the coupling is electronic and magnetic.
  • the electronic component 2 further comprises at least one layer of graphene 8 interposed between each electrode 4 and the intermediate layer 6 and separating the electrode 4 from the intermediate layer 6.
  • the graphene layer 8 is formed from one or more superposed graphene films.
  • Graphene is a two-dimensional carbon monoplane crystal.
  • a graphene film has a monoatomic thickness. Such a film is extremely thin while forming an effective diffusion barrier against the passage of molecules, atoms, and ions.
  • a graphene layer therefore defines an anti-diffusion barrier.
  • the graphene layer 8 interposed between each electrode 4 and the intermediate layer 6 defines a very effective barrier against the diffusion of species between the materials of the electrode 4 and the intermediate layer 6, while allowing the electronic coupling and / or between the electrodes 4 through the thickness of each layer of graphene 8, because of the very great fineness of the graphene layer.
  • the electronic component 2 of FIG. 1 comprises a layer of graphene 8 interposed between each electrode 4 and the insulator 6.
  • the electronic component 2 comprises a layer of graphene between one of the electrodes and the intermediate layer, the other electrode being in contact with the intermediate layer.
  • the electronic component 2 of Figure 2 differs from that of Figure 1 in that the electrically insulating intermediate layer is replaced by an intermediate layer 6 conductive or semiconductor.
  • the electronic component 2 defines a conductive / conductive / conductive junction or a conductive / semiconductor / conductive junction.
  • the electrodes 4 are magnetic, and the electronic component 2 of FIG. 2 defines a spin valve or a magnetic tunnel junction.
  • the electronic component 2 defines a light-emitting diode, in particular an organic light-emitting diode or OLED.
  • the intermediate layer 6 is an electroluminescent organic semiconductor layer and the metal electrodes 4 may be magnetic or non-magnetic.
  • a non-magnetic electrode is made for example of non-magnetic conductor or non-magnetic conductive alloy.
  • a non-magnetic electrode is made for example of aluminum (Al), gold (Au), copper (Cu), silver (Ag), mercury (Hg), lithium (Li), platinum (Pt), indium oxide, tin (ITO) or alloy thereof or graphene / graphite.
  • a ferromagnetic electrode is made for example of ferromagnetic metal, such as Cobalt (Co), Nickel (Ni), iron (Fe) or ferromagnetic metal alloy Cobalt-Iron-Boron (CoFeB), Nickel-Iron (NiFe), or in a metal oxide such as manganites ((La, Sr) MnO 3 ) or Heusier alloys such as Co2MnSi, Co2MnGe or Co2FeAI (1-x) Si (x).
  • ferromagnetic metal such as Cobalt (Co), Nickel (Ni), iron (Fe) or ferromagnetic metal alloy Cobalt-Iron-Boron (CoFeB), Nickel-Iron (NiFe), or in a metal oxide such as manganites ((La, Sr) MnO 3 ) or Heusier alloys such as Co2MnSi, Co2MnGe or Co2FeAI (1-x) Si (x).
  • a conductive intermediate layer 6 is made for example of metal or metal alloy, such as gold (Au), copper (Cu), ruthenium (Ru) and silver (Ag).
  • An insulating or semi-conductive intermediate layer 6 is organic or inorganic.
  • a component may comprise several organic and / or inorganic intermediate layers.
  • An organic insulating or semiconductive intermediate layer 6 is formed, for example, of tris (8-hydroxyquinoline) aluminum (III) (Alq 3), anthracene, polymers such as poly (para-phenylene vinylene) (PPV) or polyfluorene (PFO) and / or self-assembled monolayers such as alkane thiols or any other organic material or combination thereof.
  • the electronic component 2 of FIG. 3 differs from that of FIG. 1 in that it comprises two electrically insulating intermediate layers 6 interposed between the metal electrodes 4.
  • the intermediate layers 6 are separated by a layer of graphene 8 interposed between the intermediate layers 6.
  • the electronic component 2 thus comprises a graphene layer 8 between each electrode 4 and the intermediate layer 6 adjacent to this electrode 4, and a graphene layer 8 between the intermediate layers 6.
  • the electronic component 2 comprises only a layer of graphene 8 interposed between one of the electrodes 4 and the intermediate layer 6 adjacent or between the intermediate layers 6.
  • the electronic component 2 comprises two layers of graphene 8 each interposed between a respective electrode 4 and the adjacent intermediate layer 6, or interposed between an electrode 4 and the intermediate layer 6 adjacent and between the intermediate layers 6.
  • the electronic component 2 of FIG. 4 comprises a stack of a conductive layer 10 and a semiconductor layer 12 separated by a layer of graphene 8 interposed between the conductive layer 10 and the semiconductor layer 12.
  • the conductive layer 10 and the semiconductor layer 12 are each in contact with a respective face the graphene layer 8 on either side thereof
  • the conductive layer 10 and the semiconductor layer 12 define a steep interface between them and are electronically coupled.
  • the electronic component 2 of FIG. 5 comprises a stack of two superimposed magnetic layers 14, 16 separated by a layer of graphene 8 interposed between the conductive layers 14.
  • the magnetic layers 14, 16 are each in contact with a respective face of the layer graphene 8 on both sides of it.
  • the magnetic layers 14 and 16 define a steep interface between them and are magnetically coupled.
  • a hard magnetic layer 14 is made of magnetic material harder than the other soft magnetic layer 16.
  • the hard magnetic layer 14 is made for example of iron (Fe), cobalt (Co) or nickel (Ni).
  • the soft magnetic layer 16 is made for example of cobalt-iron-boron alloy (CoFeB).
  • a magnetic layer 14 is made of ferromagnetic material and the other magnetic layer 16 is made of antiferromagnetic material.
  • the antiferromagnetic magnetic layer 16 is made for example of iridium-manganese (IrMn), cobalt oxide (CoO) or bismuth ferrite (BiFe03).
  • a method of manufacturing an electronic component comprising a first conductive or semiconductor layer and a second conductive or semiconductor layer electronically and / or magnetically coupled through the thickness of a graphene layer comprises the steps of :
  • the method comprises, before the step of depositing the or each layer of graphene on the first layer, a step of depositing an intermediate layer on the first layer.
  • the method comprises, before the step of depositing the second layer, a step of depositing an intermediate layer over the or each layer of graphene, and optionally an additional step of depositing at least one layer additional graphene on the intermediate layer.
  • a graphene film of monoatomic thickness can be formed in a known manner.
  • a graphene film of monoatomic thickness is deposited directly on an electrode by vapor deposition. This method is known as "chemical vapor deposition" in English.
  • a graphene film is obtained by exfoliation of a graphite crystal. In both cases the film can then be transferred to a layer of the electronic component.
  • at least one layer of graphene is interposed between two electronically coupled conductive or semiconductive layers, which makes it possible to prevent or at least limit the diffusion of species between these layers.
  • the conductive or semiconductive layers remain electronically coupled through the thickness of the or each graphene layer.
  • the graphene layers are formed of a single graphene film of monoatomic thickness. It is possible to interpose a layer of graphene formed of several superimposed graphene films.
  • the invention applies to electronic components in general and to junctions in particular.
  • the invention makes it possible to form magnetic or non-magnetic tunnel junctions, spin valves, memristors, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Carbon And Carbon Compounds (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Hall/Mr Elements (AREA)

Abstract

Le composant électronique (2) comprend au moins deux couches conductrices ou semi-conductrices (4;10,12;14,16) superposées. Selon un aspect de l'invention, il comprend au moins une couche de graphène (8) interposée entre les couches conductrices ou semi-conductrices (4;10,12;14,16), les couches conductrices ou semi-conductrices (4;10,12;14,16) étant couplées électroniquement au travers de l'épaisseur de la ou chaque couche de graphène (8). Application notamment aux jonctions tunnel magnétiques ou non, aux vannes de spin, aux memristors...

Description

Composant électronique, procédé de fabrication et utilisation de graphène dans un composant électronique
La présente invention concerne le domaine des composants électroniques, et en particulier un composant électronique comprenant au moins deux couches conductrices ou semi-conductrices superposées couplées électroniquement et/ou magnétiquement.
Des composants électroniques comprennent des couches superposées incluant des couches conductrices, semiconductrices et/ou isolantes pouvant présenter entre elles un couplage électronique et/ou magnétique. Ces différentes couches peuvent être ferromagnétiques, antiferromagnétiques ou amagnétiques ainsi que organiques ou inorganiques.
De tels composants électroniques peuvent définir par exemple une jonction tunnel, une jonction tunnel magnétique, une vanne de spin, un memristor, une jonction à base de semiconducteurs, une interface abrupte conducteur/semi-conducteur, une interface abrupte conducteur/conducteur entre deux conducteurs magnétiques et/ou amagnétiques ou une interface abrupte conducteur/isolant.
Lors du fonctionnement ou de la fabrication, de tels composants électroniques peuvent atteindre des températures élevées et/ou sont soumis à des champs électriques élevés. Ceci favorise la migration d'espèces entre les couches de ces composants électroniques. Il en résulte une perte de performances.
Pour éviter la diffusion lors d'étapes de dépôt des couches ou de recuit, il est possible de limiter la température de dépôt des couches ou de recuit.
Pour éviter la diffusion lors du fonctionnement, il est possible de limiter la température et/ou le champ électrique lors du fonctionnement.
Néanmoins, ces solutions ne sont pas satisfaisantes dans la mesure où elles constituent des contraintes dans la conception des composants électroniques et sont susceptibles de limiter les performances du composant électronique.
Un objet de l'invention est de proposer un composant électronique dans lequel les phénomènes de diffusion d'espèce entre deux couches conductrices ou semi- conductrices couplées électroniquement soient au moins limités.
A cet effet, l'invention propose un composant comprenant au moins deux couches conductrices ou semi-conductrices couplées électroniquement et/ou magnétiquement, au moins une couche de graphène interposée entre les couches conductrices ou semi- conductrices, de telle sorte que les couches conductrices ou semi-conductrices sont couplées électroniquement et/ou magnétiquement au travers de l'épaisseur de la ou chaque couche de graphène. Selon d'autres modes de réalisation, le composant électronique comprend une ou plusieurs des caractéristiques suivantes, prise(s) isolément ou selon l'une quelconque des combinaisons techniquement possibles :
- les deux couches couplées sont deux couches conductrices ;
- les deux couches conductrices couplées sont amagnétiques et présentent entre elles un couplage électronique au travers de l'épaisseur de la ou chaque couche de graphène ;
- les deux couches conductrices couplées sont ferromagnétiques ou antiferromagnétiques et présentent entre elles un couplage électronique et/ou magnétique au travers de l'épaisseur de la ou chaque couche de graphène.
- les deux couches couplées sont une couche conductrice et une couche semi- conductrice ;
- les deux couches couplées sont chacune en contact d'une face respective de la couche de graphène ;
- il comprend en outre au moins une couche intermédiaire interposée entre les couches couplées ;
- la ou chaque couche intermédiaire est une couche électriquement isolante ou semi-conductrice ;
- il comprend au moins deux couches intermédiaires ;
- il comprend au moins une couche de graphène interposée entre deux couches intermédiaires ;
- une couche couplée et une couche intermédiaire sont chacune en contact d'une face respective d'une couche de graphène ; et
- la ou chaque couche de graphène est formée d'un seul film de graphène.
L'invention concerne également un procédé de fabrication d'un composant électronique comprenant une première couche conductrice ou semi-conductrice et une deuxième couche conductrice ou semi-conductrice couplées électroniquement et/ou magnétiquement au travers de l'épaisseur d'une couche de graphène, comprenant les étapes de :
- fournir la première couche,
- déposer au moins une couche de graphène sur la première couche, et
- déposer la deuxième couche par-dessus la couche de graphène, de manière que la ou chaque couche de graphène sépare la première couche et la deuxième couche.
L'invention concerne encore l'utilisation d'une couche de graphène interposée entre deux couches conductrices ou semi-conductrices couplées électroniquement et/ou magnétiquement d'un composant électronique pour empêcher la diffusion d'espèces entre les deux couches conductrices ou semi-conductrices couplées électroniquement et/ou magnétiquement au travers de l'épaisseur de la couche de graphène.
L'invention et ses avantages seront mieux compris à la lecture de la description qui va suivre donnée uniquement à titre d'exemples non limitatifs, faite en référence aux dessins annexés, sur lesquels les figures 1 à 5 sont des vues schématiques en coupe de composants électroniques selon différents modes de réalisation conformes à l'invention.
Le composant électronique 2 représenté sur la figure 1 comprend deux électrodes 4 métalliques séparées par au moins une couche intermédiaire 6 isolante électriquement interposée entre les deux électrodes 4, ici une seule couche intermédiaire 6.
Les électrodes 4 sont formées par des couches conductrices disposées de part et d'autre de la couche intermédiaire 6. Les électrodes 4 sont couplées électroniquement et/ou magnétiquement au travers de la couche intermédiaire 6.
Deux couches sont couplées électroniquement lorsqu'elles sont propres à échanger des électrons entre elles. Des d'électrons sont susceptibles de passer directement d'une couche à l'autre.
Deux couches sont couplées magnétiquement lorsqu'au moins une des couches exerce une influence magnétique sur l'autre.
Les deux électrodes 4 sont constituées du même matériau ou de matériaux différents.
Les couches formant le composant électronique 2 sont parallèles entre elles et empilées suivant une direction d'empilement E perpendiculaire aux couches.
Le composant électronique 2 définit une jonction tunnel simple conducteur/isolant/conducteur non magnétique lorsque le couplage entre les électrodes est simplement électronique ou une jonction tunnel magnétique conducteur/isolant/conducteur lorsque les électrodes 4 sont ferromagnétiques et que le couplage est électronique et magnétique.
Le composant électronique 2 comprend en outre au moins une couche de graphène 8 interposée entre chaque électrode 4 et la couche intermédiaire 6 et séparant l'électrode 4 de la couche intermédiaire 6.
La couche de graphène 8 est formée d'un ou plusieurs film(s) de graphène superposés.
Le graphène est un cristal bidimensionnel monoplan de carbone. Un film de graphène présente une épaisseur monoatomique. Un tel film est extrêmement fin tout en formant une barrière de diffusion efficace contre le passage de molécules, d'atomes, et d'ions. Une couche de graphène définit donc une barrière anti-diffusion. La couche de graphène 8 interposée entre chaque électrode 4 et la couche intermédiaire 6 définit une barrière très efficace contre la diffusion d'espèces entre les matériaux de l'électrode 4 et de la couche intermédiaire 6, tout en permettant le couplage électronique et/ou magnétique entre les électrodes 4 au travers de l'épaisseur de chaque couche de graphène 8, du fait de la très grande finesse de la couche de graphène.
Le composant électronique 2 de la figure 1 comprend une couche de graphène 8 interposée entre chaque électrode 4 et l'isolant 6.
Dans une variante, le composant électronique 2 comprend une couche de graphène entre l'une des électrodes et la couche intermédiaire, l'autre électrode étant en contact avec la couche intermédiaire.
Le composant électronique 2 de la figure 2 diffère de la celui de la figure 1 en ce que la couche intermédiaire isolante électriquement est remplacée par une couche intermédiaire 6 conductrice ou semi-conductrice.
Le composant électronique 2 définit une jonction conducteur/conducteur/conducteur ou une jonction conducteur/semiconducteur/conducteur.
Dans un mode de réalisation, les électrodes 4 sont magnétiques, et le composant électronique 2 de la figure 2 définit une vanne de spin ou une jonction tunnel magnétique.
Dans un autre mode de réalisation, le composant électronique 2 définit une diode électroluminescente, en particulier une diode électroluminescente organique ou OLED. Dans ce cas, la couche intermédiaire 6 est une couche semi-conductrice organique électroluminescente et les électrodes métalliques 4 peuvent être magnétiques ou amagnétiques.
Une électrode amagnétique est réalisée par exemple en conducteur amagnétique ou en alliage conducteur amagnétique. Une électrode amagnétique est réalisée par exemple en aluminium (Al), or (Au), cuivre (Cu), argent (Ag), mercure (Hg), lithium (Li), platine (Pt), d'oxyde d'indium-étain (ITO) ou en alliage de ceux-ci ou en graphene/graphite.
Une électrode ferromagnétique est réalisée par exemple en métal ferromagnétique, tel que Cobalt (Co), Nickel (Ni), fer (Fe) ou en alliage de métaux ferromagnétiques Cobalt-Fer-Bore (CoFeB), Nickel-Fer (NiFe), ou en oxyde métallique tel que des manganites ((La, Sr)Mn03) ou en alliages d'HeusIer tel que Co2MnSi, Co2MnGe ou Co2FeAI(1 -x)Si(x).
Une couche intermédiaire 6 conductrice est réalisée par exemple en métal ou en alliage métallique, tels que l'or (Au), le cuivre (Cu), le ruthénium (Ru) et l'argent (Ag). Une couche intermédiaire 6 isolante ou semi-conductrice est organique ou inorganique. Un composant peut comprend plusieurs couches intermédiaires 6 organique(s) et/ou inorganique(s).
Une couche intermédiaire 6 isolante ou semi-conductrice organique est formée par exemple de tris(8-hydroxyquinoline)aluminum(lll) (Alq3), d'anthracène, de polymères tels que du poly(para-phénylène-vinylène) (PPV) ou du polyfluorène (PFO) et/ou de monocouches autoassemblées (« Self Assembled MonolayerS >> en anglais) telles que des alcane-thiols ou de tout autre matériau organique ou combinaison de ceux-ci.
Le composant électronique 2 de la figure 3 diffère de celui de la figure 1 en ce qu'il comprend deux couches intermédiaires 6 isolantes électriquement interposées entre les électrodes 4 métalliques.
Les couches intermédiaires 6 sont séparées par une couche de graphène 8 interposée entre les couches intermédiaires 6.
Le composant électronique 2 comprend ainsi une couche de graphène 8 entre chaque électrode 4 et la couche intermédiaire 6 adjacente à cette électrode 4, et une couche de graphène 8 entre les couches intermédiaires 6.
En variante, le composant électronique 2 comprend uniquement une couche de graphène 8 interposée entre une des électrodes 4 et la couche intermédiaire 6 adjacente ou entre les couches intermédiaire 6.
Dans une autre variante, le composant électronique 2 comprend deux couches de graphène 8 chacune interposée entre une électrode 4 respective et la couche intermédiaire adjacente 6, ou interposées entre une électrode 4 et la couche intermédiaire 6 adjacente et entre les couches intermédiaires 6.
Le composant électronique 2 de la figure 4 comprend un empilement d'une couche conductrice 10 et une couche semi-conductrice 12 séparées par une couche de graphène 8 interposée entre la couche conductrice 10 et la couche semi-conductrice 12. La couche conductrice 10 et la couche semi-conductrice 12 sont chacune en contact avec une face respective la couche de graphène 8 de part et d'autre de celle-ci
La couche conductrice 10 et la couche semi-conductrice 12 définissent entre elles une interface abrupte et sont couplées électroniquement.
Le composant électronique 2 de la figure 5 comprend un empilement de deux couches magnétiques 14, 16 superposées séparées par une couche de graphène 8 interposée entre les couches conductrices 14. Les couches magnétiques 14, 16 sont chacune en contact avec une face respective de la couche de graphène 8 de part et d'autre de celle-ci. Les couches magnétiques 14 et 16 définissent entre elles une interface abrupte et sont couplées magnétiquement.
Dans un mode de réalisation, une couche magnétique 14 dure est réalisée dans matériau magnétique plus dur que l'autre couche magnétique 16 douce.
La couche magnétique 14 dure est réalisée par exemple en fer (Fe), cobalt (Co) ou nickel (Ni).
La couche magnétique 16 douce est réalisée par exemple en alliage cobalt-fer- bore (CoFeB).
Dans un mode de réalisation, une couche magnétique 14 est réalisée en matériau ferromagnétique et l'autre couche magnétique 16 est réalisée en matériau antiferromagnétique.
La couche magnétique 16 antiferromagnétique est réalisée par exemple en iridium-manganèse (IrMn), en oxyde de cobalt (CoO) ou en ferrite de bismuth (BiFe03).
Un procédé de fabrication d'un composant électronique comprenant une première couche conductrice ou semi-conductrice et une deuxième couche conductrice ou semi- conductrice couplées électroniquement et/ou magnétiquement au travers de l'épaisseur d'une couche de graphène, comprend les étapes de :
- fournir la première couche,
- déposer au moins une couche de graphène la première couche, et
- déposer la deuxième couche par-dessus la couche de graphène, de manière que la ou chaque couche de graphène sépare la première couche et la deuxième couche.
Dans un mode de mise en oeuvre, le procédé comprend, avant l'étape de déposer la ou chaque couche de graphène sur la première couche, une étape de déposer une couche intermédiaire sur la première couche.
Dans un mode de mise en oeuvre, le procédé comprend, avant l'étape de déposer la deuxième couche, une étape de déposer une couche intermédiaire par dessus la ou chaque couche de graphène, et en option une étape supplémentaire de déposer au moins une couche de graphène additionnelle sur la couche intermédiaire.
Un film de graphène d'épaisseur monoatomique peut être formé de manière connue. Selon une première méthode connue, un film de graphène d'épaisseur monoatomique est déposé directement sur une électrode par dépôt en phase vapeur. Cette méthode est connue sous le nom de « chemical vapor déposition >> en anglais. Selon une deuxième méthode connue, un film de graphène est obtenu par exfoliation d'un cristal de graphite. Dans les deux cas le film peut être ensuite transféré sur une couche du composant électronique. Dans les composants électroniques décrits, au moins une couche de graphène est interposée entre deux couches conductrices ou semi-conductrices couplées électroniquement, ce qui permet d'empêcher ou au moins de limiter la diffusion d'espèces entre ces couches. Les couches conductrices ou semi-conductrices restent couplées électroniquement au travers de l'épaisseur de la ou chaque couche de graphène.
Dans les exemples décrits, les couches de graphène sont formées d'un seul film de graphène d'épaisseur monoatomique. Il est possible d'interposer une couche de graphène formée de plusieurs films de graphène superposés.
L'invention s'applique aux composants électroniques en général et aux jonctions en particulier. A titre d'exemple non limitatif, l'invention permet de former jonction tunnel magnétiques ou non, des vannes de spin, des memristors, ... etc

Claims

REVENDICATIONS
1 . - Composant électronique (2) comprenant au moins deux couches conductrices ou semi-conductrices (4 ;10 ,12 ;14,16) superposées et au moins une couche de graphène (8) interposée entre les couches conductrices ou semi-conductrices (4 ;10 ,12 ;14,16), caractérisé en ce que les couches conductrices ou semi-conductrices (4 ;10 ,12 ;14,16) sont couplées électroniquement au travers de l'épaisseur de la ou chaque couche de graphène (8), de sorte que les couches couplées sont propres à échanger des électrons entre elles au travers de la ou chaque couche de graphène (8).
2. - Composant électronique (2) selon la revendication 1 , dans lequel les deux couches couplées sont deux couches conductrices.
3. - Composant électronique (2) selon la revendication 2, dans lequel les deux couches conductrices (4 ;10 ,12 ;14,16) couplées sont amagnétiques.
4. Composant électronique (2) selon la revendication 2, dans lequel les deux couches conductrices (4 ;10 ,12 ;14,16) couplées sont ferromagnétiques ou antiferromagnétiques.
5. - Composant électronique (2) selon la revendication 1 , dans lequel les deux couches (4 ;10 ,12 ;14,16) couplées sont une couche conductrice et une couche semi- conductrice.
6. - Composant électronique (2) selon l'une quelconque des revendications précédentes, dans lequel les deux couches (4 ;10 ,12 ;14,16) couplées sont chacune en contact d'une face respective de la couche de graphène (8).
7. - Composant électronique (2) selon l'une quelconque des revendications précédentes, comprenant en outre au moins une couche intermédiaire (6) interposée entre les couches (4 ;10 ,12 ;14,16) couplées.
8.- Composant électronique (2) selon la revendication 7, dans lequel, la ou chaque couche intermédiaire (6) est une couche électriquement isolante ou semi-conductrice.
9. - Composant électronique (2) selon la revendication 7 ou 8 comprenant au moins deux couches intermédiaires (6).
10. - Composant électronique (2) selon la revendication 9, comprenant au moins une couche de graphène interposée entre deux couches intermédiaires (6).
1 1 . - Composant électronique (2) selon l'une quelconque des revendications 7 à 10, dans lequel une couche (4 ;10 ;12 ;14 ;16) couplée et une couche intermédiaire (6) sont chacune en contact d'une face respective d'une couche de graphène (8).
12. - Composant électronique (2) selon l'une quelconque des revendications précédentes, dans lequel la ou chaque couche de graphène est formée d'un seul film de graphène.
13. - Composant électronique (2) selon l'une quelconque des revendications précédentes, dans lequel les deux couches couplées sont couplées magnétiquement.
14. - Composant électronique (2) selon l'une quelconque des revendications précédentes, définissant une jonction tunnel simple ou magnétique, en particulier une jonction tunnel simple conducteur/isolant/conducteur, une jonction tunnel magnétique conducteur/isolant/conducteur, ou une jonction conducteur/conducteur/conducteur ou une jonction conducteur/semi-conducteur/conducteur ou une vanne de spin ou une diode électroluminescente, en particulier une diode électroluminescente organique (OLED).
15. - Procédé de fabrication d'un composant électronique comprenant une première couche conductrice ou semi-conductrice et une deuxième couche conductrice ou semi-conductrice couplées électroniquement au travers de l'épaisseur d'une couche de graphène, comprenant les étapes de :
- fournir la première couche,
- déposer au moins une couche de graphène sur la première couche, et
- déposer la deuxième couche par-dessus la couche de graphène, de manière que la ou chaque couche de graphène sépare la première couche et la deuxième couche.
16. - Utilisation d'une couche de graphène interposée entre deux couches conductrices ou semi-conductrices couplées électroniquement d'un composant électronique pour empêcher la diffusion d'espèces entre les deux couches conductrices ou semi-conductrices couplées électroniquement au travers de l'épaisseur de la couche de graphène.
EP12705677.8A 2011-02-24 2012-02-24 Composant électronique, procédé de fabrication et utilisation de graphène dans un composant électronique Withdrawn EP2678883A1 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1100553A FR2972077B1 (fr) 2011-02-24 2011-02-24 Composant electronique, procede de fabrication et utilisation de graphene dans un composant electronique
PCT/EP2012/053127 WO2012113898A1 (fr) 2011-02-24 2012-02-24 Composant électronique, procédé de fabrication et utilisation de graphène dans un composant électronique

Publications (1)

Publication Number Publication Date
EP2678883A1 true EP2678883A1 (fr) 2014-01-01

Family

ID=45757006

Family Applications (1)

Application Number Title Priority Date Filing Date
EP12705677.8A Withdrawn EP2678883A1 (fr) 2011-02-24 2012-02-24 Composant électronique, procédé de fabrication et utilisation de graphène dans un composant électronique

Country Status (6)

Country Link
US (1) US20140070168A1 (fr)
EP (1) EP2678883A1 (fr)
KR (1) KR20140085376A (fr)
FR (1) FR2972077B1 (fr)
SG (1) SG192937A1 (fr)
WO (1) WO2012113898A1 (fr)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2998092B1 (fr) * 2012-11-13 2014-11-07 Commissariat Energie Atomique Interposeur en graphene et procede de fabrication d'un tel interposeur
US8984463B2 (en) 2012-11-28 2015-03-17 Qualcomm Incorporated Data transfer across power domains
US9064077B2 (en) 2012-11-28 2015-06-23 Qualcomm Incorporated 3D floorplanning using 2D and 3D blocks
US9536840B2 (en) 2013-02-12 2017-01-03 Qualcomm Incorporated Three-dimensional (3-D) integrated circuits (3DICS) with graphene shield, and related components and methods
US9041448B2 (en) 2013-03-05 2015-05-26 Qualcomm Incorporated Flip-flops in a monolithic three-dimensional (3D) integrated circuit (IC) (3DIC) and related methods
US9177890B2 (en) 2013-03-07 2015-11-03 Qualcomm Incorporated Monolithic three dimensional integration of semiconductor integrated circuits
US9171608B2 (en) 2013-03-15 2015-10-27 Qualcomm Incorporated Three-dimensional (3D) memory cell separation among 3D integrated circuit (IC) tiers, and related 3D integrated circuits (3DICS), 3DIC processor cores, and methods
RU2585404C1 (ru) * 2015-04-09 2016-05-27 Федеральное государственное бюджетное образовательное учреждение высшего образования "Санкт-Петербургский государственный университет" (СПбГУ) Графеновый спиновый фильтр
KR102434699B1 (ko) 2015-07-31 2022-08-22 삼성전자주식회사 확산방지층을 포함하는 다층구조체 및 이를 구비하는 소자
KR20170080741A (ko) 2015-12-30 2017-07-11 에스케이하이닉스 주식회사 전자 장치
US10261139B2 (en) * 2016-02-19 2019-04-16 The United States Of America, As Represented By The Secretary Of The Navy Method of making a magnetic field sensor

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090322319A1 (en) * 2008-06-30 2009-12-31 Qimonda Ag Magnetoresistive sensor with tunnel barrier and method
US20090321860A1 (en) * 2008-06-30 2009-12-31 Qimonda Ag Integrated circuit having a magnetic tunnel junction device and method
US20100188782A1 (en) * 2009-01-28 2010-07-29 Tdk Corporation Magnetoresistive element and thin-film magnetic head

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6169303B1 (en) * 1998-01-06 2001-01-02 Hewlett-Packard Company Ferromagnetic tunnel junctions with enhanced magneto-resistance
JP2002198583A (ja) * 2000-12-26 2002-07-12 Hitachi Ltd 強磁性トンネル型磁気抵抗効果素子及び磁気ヘッド
JP5061414B2 (ja) * 2001-09-27 2012-10-31 東レ株式会社 薄膜トランジスタ素子
DE602005009333D1 (de) * 2004-02-20 2008-10-09 Univ Florida Halbleiterbauelement und verfahren mit nanoröhren-kontakten
US7743835B2 (en) * 2007-05-31 2010-06-29 Baker Hughes Incorporated Compositions containing shape-conforming materials and nanoparticles that absorb energy to heat the compositions
KR101490111B1 (ko) * 2008-05-29 2015-02-06 삼성전자주식회사 에피택셜 그래핀을 포함하는 적층구조물, 상기적층구조물의 형성방법 및 상기 적층구조물을 포함하는전자 소자
US8569730B2 (en) * 2008-07-08 2013-10-29 Sandisk 3D Llc Carbon-based interface layer for a memory device and methods of forming the same
CA2736450A1 (fr) * 2008-09-09 2010-03-18 Vanguard Solar, Inc. Cellules solaires et photodetecteurs a nanostructures semi-conductrices
US20100084697A1 (en) * 2008-10-02 2010-04-08 Kopp Thilo Novel capacitors and capacitor-like devices
US8188460B2 (en) * 2008-11-26 2012-05-29 Board Of Regents, The University Of Texas System Bi-layer pseudo-spin field-effect transistor
US8198707B2 (en) * 2009-01-22 2012-06-12 Board Of Regents, The University Of Texas System Establishing a uniformly thin dielectric layer on graphene in a semiconductor device without affecting the properties of graphene
US9362364B2 (en) * 2009-07-21 2016-06-07 Cornell University Transfer-free batch fabrication of single layer graphene devices
KR20110071702A (ko) * 2009-12-21 2011-06-29 삼성전자주식회사 그라핀을 이용한 스핀밸브소자 및 그 제조방법과 스핀밸브소자를 포함하는 자성소자
US8692343B2 (en) * 2010-04-26 2014-04-08 Headway Technologies, Inc. MR enhancing layer (MREL) for spintronic devices

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090322319A1 (en) * 2008-06-30 2009-12-31 Qimonda Ag Magnetoresistive sensor with tunnel barrier and method
US20090321860A1 (en) * 2008-06-30 2009-12-31 Qimonda Ag Integrated circuit having a magnetic tunnel junction device and method
US20100188782A1 (en) * 2009-01-28 2010-07-29 Tdk Corporation Magnetoresistive element and thin-film magnetic head

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
GUNHO JO ET AL: "Large-scale patterned multi-layer graphene films as transparent conducting electrodes for GaN light-emitting diodes", NANOTECHNOLOGY, IOP, BRISTOL, GB, vol. 21, no. 17, 30 April 2010 (2010-04-30), pages 175201, XP020174831, ISSN: 0957-4484 *
MOHIUDDIN T M G ET AL: "Graphene in Multilayered CPP Spin Valves", IEEE TRANSACTIONS ON MAGNETICS, IEEE SERVICE CENTER, NEW YORK, NY, US, vol. 38, no. 11, 1 November 2008 (2008-11-01), pages 2624 - 2627, XP011292987, ISSN: 0018-9464 *

Also Published As

Publication number Publication date
FR2972077A1 (fr) 2012-08-31
WO2012113898A1 (fr) 2012-08-30
US20140070168A1 (en) 2014-03-13
FR2972077B1 (fr) 2013-08-30
KR20140085376A (ko) 2014-07-07
SG192937A1 (en) 2013-09-30

Similar Documents

Publication Publication Date Title
EP2678883A1 (fr) Composant électronique, procédé de fabrication et utilisation de graphène dans un composant électronique
US8273582B2 (en) Method for use in making electronic devices having thin-film magnetic components
KR102788422B1 (ko) 자기 기억 소자
US11723283B2 (en) Spin-orbit torque MRAM structure and manufacture thereof
US8995181B2 (en) Magnetoresistive element
US20090085058A1 (en) Electronic device including a magneto-resistive memory device and a process for forming the electronic device
US10002905B2 (en) Data storage devices
US10804404B2 (en) Thin film transistor array panel and manufacturing method thereof
KR102482372B1 (ko) 자기 저항 메모리 소자 및 그 제조 방법
KR20170027925A (ko) 패턴 형성 방법 및 이를 이용한 자기 메모리 장치의 제조 방법
JP2023552422A (ja) 磁気抵抗ランダム・アクセス・メモリ
CN116406220A (zh) 存储装置的制造方法
EP2839489B1 (fr) Source de courant polarisee en spins
US11856870B2 (en) MRAM structure and method of fabricating the same
US20210151502A1 (en) Magnetoresistive random access memory device and embedded device
US11706931B2 (en) Variable resistance memory device
KR102634781B1 (ko) 자기 메모리 장치
US20130313664A1 (en) Resistive memory device and fabrication method thereof
JP7173614B2 (ja) 磁気トンネル接合素子、磁気トンネル接合素子の製造方法、及び、磁気メモリ
US20240016063A1 (en) Mram structure and method of fabricating the same
US12262641B2 (en) Magnetic memory device and method of fabricating the same
US20260007077A1 (en) Spin-orbit torque magnetic random access memory device and manufacturing method thereof
TWI692121B (zh) 發光元件及其製造方法
KR20170051603A (ko) 막 형성 방법 및 이를 이용한 자기 기억 소자의 제조방법
JP2023140644A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20130905

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MK MT NL NO PL PT RO RS SE SI SK SM TR

DAX Request for extension of the european patent (deleted)
17Q First examination report despatched

Effective date: 20151109

RAP1 Party data changed (applicant data changed or rights of an application transferred)

Owner name: THALES

Owner name: CENTRE NATIONAL DE LA RECHERCHE SCIENTIFIQUE (C.N.R.S.)

Owner name: UNIVERSITE PARIS-SACLAY

RIC1 Information provided on ipc code assigned before grant

Ipc: H01L 29/16 20060101AFI20200527BHEP

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20201014