EP2539938A1 - Waferäquivalent, verfahren zu dessen herstellung sowie verwendung - Google Patents

Waferäquivalent, verfahren zu dessen herstellung sowie verwendung

Info

Publication number
EP2539938A1
EP2539938A1 EP11706749A EP11706749A EP2539938A1 EP 2539938 A1 EP2539938 A1 EP 2539938A1 EP 11706749 A EP11706749 A EP 11706749A EP 11706749 A EP11706749 A EP 11706749A EP 2539938 A1 EP2539938 A1 EP 2539938A1
Authority
EP
European Patent Office
Prior art keywords
semiconductor layer
layer
substrate
doped semiconductor
deposited
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP11706749A
Other languages
English (en)
French (fr)
Inventor
Stefan Janz
Emily Mitchell
Stefan Lindekugel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Albert Ludwigs Universitaet Freiburg
Fraunhofer Gesellschaft zur Foerderung der Angewandten Forschung eV
Original Assignee
Albert Ludwigs Universitaet Freiburg
Fraunhofer Gesellschaft zur Foerderung der Angewandten Forschung eV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Albert Ludwigs Universitaet Freiburg, Fraunhofer Gesellschaft zur Foerderung der Angewandten Forschung eV filed Critical Albert Ludwigs Universitaet Freiburg
Publication of EP2539938A1 publication Critical patent/EP2539938A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
    • H10P14/3411—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F10/00—Individual photovoltaic cells, e.g. solar cells
    • H10F10/10—Individual photovoltaic cells, e.g. solar cells having potential barriers
    • H10F10/14—Photovoltaic cells having only PN homojunction potential barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • H10F71/131—Recrystallisation; Crystallization of amorphous or microcrystalline semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/10—Semiconductor bodies
    • H10F77/14—Shape of semiconductor bodies; Shapes, relative sizes or dispositions of semiconductor regions within semiconductor bodies
    • H10F77/147—Shapes of bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/10—Semiconductor bodies
    • H10F77/16—Material structures, e.g. crystalline structures, film structures or crystal plane orientations
    • H10F77/169—Thin semiconductor films on metallic or insulating substrates
    • H10F77/1692—Thin semiconductor films on metallic or insulating substrates the films including only Group IV materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2924—Structures
    • H10P14/2925—Surface structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3438—Doping during depositing
    • H10P14/3441—Conductivity type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials
    • H10P14/3802—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Definitions

  • the present invention relates to a method for producing a wafer equivalent in which semiconductor layers doped onto a perforated substrate are applied and subsequently crystallized.
  • the present invention likewise relates to a wafer equivalent prepared by the above process and to its uses.
  • a method for the manufacture of a wafer ⁇ lung equivalent comprising the steps of: a) applying at least a first n- or
  • P-type semiconductor layer on at least parts or the entirety of at least one side of a sheet-like perforated substrate whose perforation consists of a plurality, from one to the other surface side of the substrate through holes, and subsequently b) recrystallization of the applied in step a) layer wherein the holes of the perforated substrate during the production are closed.
  • a wafer equivalent is understood to mean a component which comprises a substrate which has at least one semiconductor layer which is n- or p-doped.
  • the n- or p-doped semiconductor layer is applied to at least one surface of the substrate.
  • the substrate is perforated, i. has through holes or channels formed continuously from one surface of the substrate to the other surface of the substrate.
  • the substrate serves as a structural support element for the at least one applied semiconductor layer and thus primarily the structural integrity of the wafer equivalent.
  • the idea of the invention is to realize a thin crystalline semiconductor layer sequence on a substrate which does not have to consist of silicon.
  • This layer sequence primarily represents, for example, the absorber and thus the "active" part of the solar cell.
  • the first layer is produced, for example, by deposition by means of chemical vapor deposition (CVD) and subsequent recrystallization by zone melt recrystallization (ZMR) is perforated throughout and thus enables a direct electrical contact to the crystalline silicon layer from both sides.
  • the recrystallized layer is also thickened in further steps, for example by means of CVD.
  • the recrystallization step preferably takes place by zone melt crystallization. It is advantageous as well when the upper ⁇ surface of the substrate at least partially or entirely covered, prior to step a) with at least one encapsulation layer and the first n-type or p-type semiconductor layer on the at least one Verkapse ⁇ lung layer is deposited subsequently.
  • step b) at least one further doped semiconductor layer is deposited on parts or the entirety of the first n- or p-doped semiconductor layer, which has the same doping as the first n- or p-doped semiconductor layer, however with a lower doping concentration.
  • the further applied semiconductor layer can either be recrystallized together with the first applied n- or p-doped semiconductor layer in step b), but it is also possible to apply only the first applied n- or p-doped semiconductor layer rekristalli ⁇ Sieren.
  • the second semiconductor layer may, depending on the application method, be at least partially or completely amorphous.
  • an additional doped semiconductor layer on the aforementioned second semiconductor layer.
  • the deposition can take place on parts or the entirety of the aforementioned further, second semiconductor layer.
  • This additional semiconductor layer preferably has the opposite doping as the first and further semiconductor layers, i. in the event that the first semiconductor layer is n-doped (for this
  • the second semiconductor layer is also n-doped, but with a lower doping concentration)
  • the additional semiconductor layer then has a p-doping and vice versa.
  • the holes of the perforated substrate be sealed with the materials of the previously deposited layers before the deposition of the additional semiconductor layer with the opposite doping.
  • metal contacts are applied to the two flat sides on the final layers in a final process step.
  • the contacting can take place in such a way that the entire area of the respective semiconductor layer lying on the outer surface (ie, the first, the second or the additional semiconductor layer) is provided over the whole area with the metal contact, however, a structured application of the metal contacting, for example in FIG Shape of thin conductor structures etc. possible. Also, there is the possibility that one side of the entire surface is provided with egg ⁇ ner metal contact, while on the opposite side of this full-surface con- clocking of conductor structures, for example in the form of metal fingers or the like are applied.
  • the holes present in the substrate are sealed during the deposition of the at least one applied semiconductor layer or, if appropriate, the encapsulation layer and / or the second semiconductor layer, of the materials of which these layers consist. This can be done so that the holes of the perforated substrate preceded in the process step a) and / or in step a)
  • Step of separating the at least one capping Selective layer and / or closed during the deposition of the further semiconductor layer by the deposited materials It is conceivable, for example, that the holes are completely filled by the materials of the first n- or p-doped semiconductor layer. However, it is also possible first to apply to the surface of the substrate and thus also to the surface of the holes, first an encapsulation layer, but the holes are not completely filled and thus not completely closed. In the further method step, in which the first n- or p-doped semiconductor layer is subsequently deposited on the substrate, the holes can then be filled by these materials.
  • the holes can, for example, only be completely closed by the materials of the second semiconductor layer.
  • the at least one first semiconductor layer, the at least one encapsulation layer, the at least one further semiconductor layer and / or the at least one additional semiconductor layer are preferably deposited by chemical and / or physical vapor deposition.
  • Preferred materials are selected from the group consisting of ZrSi0 4 , SiC, Si 3 N 4 , Al 2 0 3 , Si and / or graphite.
  • the at least one first semiconductor layer, the at least one further semiconductor layer and / or the at least one additional semiconductor layer consists of n- or p-doped silicon and / or
  • Preferred materials for this purpose are selected from the group consisting of inorganic, Silicum-containing Compounds, in particular SiC, SiO x and / or SiN x .
  • Measuring methods which can be used to determine the material parameters mentioned under a) and c) are known to the person skilled in the art. For example, a determination by means of thermal dilatometer for the quantification of the thermal expansion coefficients, secondary ion mass spectroscopy (SIMS) for the examination of the diffusion barrier suitability, layer production and temperature treatment and subsequent characterization by means of light microscopes, raster electron microscopes or transmission electron microscopes.
  • SIMS secondary ion mass spectroscopy
  • Preferred dimensions or dimensions of the components making up the wafer equivalent lie in the following preferred ranges: a) the thickness of the substrate is between 10 and 10,000 ⁇ m, preferably between 100 and 1000 ⁇ m,
  • the at least one encapsulation layer has a layer thickness between 10 nm and 100 m, preferably between 100 nm and 20 ⁇ ⁇ ,
  • the at least one first semiconductor layer has a layer thickness between 0.1 and 100 ⁇ , preferably between 1 and 50 ⁇ ,
  • the at least one further semiconductor layer has a layer thickness between 0.1 and 100 ⁇ m, preferably between 1 and 50 ⁇ m,
  • the at least one first semiconductor layer has a layer thickness between 10 nm and 10 ⁇ m, preferably between 0.1 and 5 ⁇ m, and / or
  • the contacts have a layer thickness between 10 nm and 1000 ⁇ , preferably between 0.1 and 100 ⁇ .
  • the wafer equivalent comprises a flat perforated substrate whose perforation consists of a multiplicity of holes extending from one surface to the other of the substrate, and at least one first n-doped or p-doped semiconductor layer which is deposited on at least parts of or the total at least one side of a flat perforated substrate is applied, wherein the at least one first n- or p-doped semiconductor layer is recrystallized and the holes of the substrate are sealed by deposited material.
  • Preferred embodiments of the wafer equivalent provide that an encapsulation layer is arranged between the substrate and the at least one first n- or p-doped semiconductor layer and / or at least one further doped semiconductor layer is deposited on the at least one first n- or p-doped semiconductor layer has the same doping as the first n- or p-doped semiconductor layer, but with a lower
  • Doping concentration and / or on the at least one further semiconductor layer at least one additional doped semiconductor layer is deposited, which has the opposite doping as the first and the further semiconductor layer, wherein the holes of the perforated substrate are sealed prior to the deposition of the additional doped semiconductor layer.
  • Preferred uses of the wafer equivalent are in particular in photovoltaics, for example a use as a solar cell, as a sensor and / or as a light-emitting diode. The present invention will be explained in more detail with reference to the following production example with reference to the attached figure, without, however, restricting the invention to the special parameters mentioned there. Preparation Examples
  • a starting substrate 1 for example, an electrically insulating or a contaminated substrate with a thickness of 100 to 1000 pm, the continuous
  • encapsulation layer 2 is deposited in such a way that it envelops the complete surface of the substrate 1, ie the entire surface of the substrate 1 is covered with the encapsulation layer 2.
  • the encapsulation layer 2 is also deposited on the surface of the holes 3.
  • the encapsulation layer is deposited in a thickness of about 100 nm to 20 pm (if the hole diameter is large enough).
  • the encapsulated substrate 1 is covered with a silicon layer 4 in a further CVD step.
  • the silicon layer has a thickness of about 1 to 50 pm and is highly n- or p-doped.
  • the deposited silicon layer 4 is recrystallized by means of a zone melting process.
  • the recrystallized layer 4 is thickened by means of CVD method, in which case a further silicon layer 5, which has the same doping (ie the same polarity of the doping) as the first layer 4, is deposited, however Doping concentration of this layer lower than that of the first deposited silicon layer 4.
  • the thickness of the further deposited silicon layer 5 be ⁇ contributes to 1 to 50 m.
  • the holes 3 are thereby, if not already done during the deposition of the first silicon layer 4 (or during the recrystallization step), sealed.
  • a further semiconductor layer 6, which has the opposite polarity of the doping of the first two deposited semiconductor layers 4 and 5, is applied to the second deposited semiconductor layer 5. This deposition can be done again by CVD methods.
  • Layer thicknesses are in this case 100 nm to 5 ⁇ .
  • metal contacts 7 and 8 are applied to the respective semiconductor layers lying on the front and back of the substrate, for example by means of electron beam evaporation, thermal evaporation, aerosol printing, screen printing or pad printing and then thermally treated (200 ° C to 1000 ° C).
  • the metal contacts can be applied, for example, on the front side as locally structured contacts 7, while the rear side can be provided with a flat contact 8.
  • the contacts have preferred layer thicknesses of 100 nm to 100 pm.

Landscapes

  • Photovoltaic Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung eines Waferäquivalents, bei dem auf ein perforiertes Substrat dotierte Halbleiterschichten aufgebracht und im Anschluss kristallisiert werden. Ebenso betrifft die vorliegende Erfindung ein auf mit dem voranstehenden Verfahren hergestelltes Waferäquivalent sowie dessen Verwendungszwecke.

Description

Waferäquivalent , Verfahren zu dessen Herstellung sowie Verwendung
Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung eines Waferäquivalents , bei dem auf ein perforiertes Substrat dotierte Halbleiterschichten aufgebracht und im Anschluss kristallisiert werden. Ebenso betrifft die vorliegende Erfindung ein auf mit dem voranstehenden Verfahren hergestelltes Waferäqui- valent sowie dessen Verwendungszwecke.
Der Photovoltaikmarkt weltweit ist derzeit von Wafer- Solarzellen aus kristallinem Silicium dominiert. Da die technologische Entwicklung dieses Konzeptes schon sehr weit fortgeschritten ist, ist der theoretisch mögliche Maximalwirkungsgrad bei Forschungs-Solarzellen bereits zu ca. 90% erreicht. Bei industriell in Serie gefertigten Si-Wafer-Solarzellen wird durch Skalierung und Anpassung der dafür verwendeten Technologien angestrebt, diesen Bestwirkungsgrad zu app- roximieren. Um weitere signifikante Reduktionen der Produktionskosten zu erreichen, ist eine grundlegende Änderung des Zellaufbaus notwendig. Ausgehend hiervon war es Aufgabe der vorliegenden Erfindung, ein Verfahren anzugeben, das die Herstellung von Wafern ermöglicht, die einen Ersatz für reine Siliziumwafer , die beispielsweise bei Solarzellen verwendet werden, darstellen können. Ebenso ist es Aufgabe der vorliegenden Erfindung, ein entsprechendes Halbleiterstrukturelement anzugeben, das die Aufgaben eines dotierten Siliziumwafers übernehmen kann. Ferner ist es Aufgabe der vorliegenden Erfindung, Verwendungszwecke derartiger Bauteile anzugeben.
Diese Aufgabe wird bezüglich des Verfahrens mit den Merkmalen des Patentanspruchs 1, bezüglich des
Waferäquivalents mit den Merkmalen des Patentanspruchs 11 sowie mit den Verwendungszwecken mit den Merkmalen des Patentanspruchs 17 gelöst.
Erfindungsgemäß wird somit ein Verfahren zur Herstel¬ lung eines Waferäquivalents angegeben, das die folgenden Schritte umfasst: a) Aufbringen mindestens einer ersten n- oder
p-dotieren Halbleiterschicht auf mindestens Teilen oder der Gesamtheit mindestens einer Seite eines flächigen perforierten Substrats, dessen Perforierung aus einer Vielzahl, von der einen zur anderen flächigen Seite des Substrates durchgehender Löcher besteht, sowie im Anschluss b) Rekristallisation der in Schritt a) aufgebrachten Schicht , wobei die Löcher des perforierten Substrates während der Herstellung verschlossen werden.
Unter einem Waferäquivalent im Sinne der Erfindung wird dabei ein Bauteil verstanden, das ein Substrat umfasst, das mindestens eine Halbleiterschicht, die n- oder p-dotiert ist, aufweist. Die n- oder p- dotierte Halbleiterschicht ist dabei auf zumindest einer Oberfläche des Substrats aufgebracht. Das Substrat ist dabei perforiert, d.h. weist Durchbohrungen oder Kanäle auf, die von einer Oberfläche des Substrats zur anderen Oberfläche des Substrats durchgängig ausgebildet sind. Das Substrat dient dabei als strukturelles Trägerelement für die mindestens eine aufgebrachte Halbleiterschicht und somit vornehmlich der strukturellen Integrität des Waferäquivalents .
Die Idee der Erfindung besteht darin, auf einem Substrat, das nicht aus Silicium bestehen muss, eine dünne kristalline Halbleiter-Schicht folge zu reali- sieren. Diese Schichtfolge stellt in erster Linie beispielsweise den Absorber und damit den „aktiven" Teil der Solarzelle dar. Die Herstellung der ersten Schicht erfolgt z.B. durch Abscheidung mittels chemischer Gasphasenabscheidung (CVD) und anschließender Rekristallisation mittels Zonenschmelzrekristallisa- tion (ZMR) . Das photovoltaisch inaktive Substrat ist dabei durchgehend perforiert und ermöglicht dadurch einen direkten elektrischen Kontakt zur kristallinen Siliciumschicht von beiden Seiten. Die rekristalli- sierte Schicht wird in weiteren Schritten ebenfalls z.B. mittels CVD verdickt.
Bevorzugt erfolgt der Rekristallisationsschritt durch Zonenschmelzkristallisation . Vorteilhaft ist ebenso, wenn vor Schritt a) die Ober¬ fläche des Substrats zumindest teilweise oder zur Gänze mit mindestens einer Verkapselungsschicht bedeckt und im Anschluss die erste n- oder p-dotierte Halbleiterschicht auf der mindestens einen Verkapse¬ lungsschicht abgeschieden wird.
Ebenso ist es möglich, dass vor oder nach Schritt b) auf Teilen oder der Gesamtheit der ersten n- oder p-dotierten Halbleiterschicht mindestens eine weitere dotierte Halbleiterschicht abgeschieden wird, die dieselbe Dotierung wie die erste n- oder p-dotierten Halbleiterschicht aufweist, jedoch mit einer geringeren Dotierkonzentration. Bei dieser Verfahrensvariante ist vorgesehen, dass die weiter aufgebrachte Halbleiterschicht entweder zusammen mit der zuerst aufgebrachten n- oder p-dotierten Halbleiterschicht im Schritt b) rekristallisiert werden kann, jedoch ist es ebenso möglich, lediglich die zuerst aufgebrachte n- oder p-dotierte Halbleiterschicht zu rekristalli¬ sieren. In diesem Fall, d.h. für den Fall, dass die zweite Halbleiterschicht nach dem Rekristallisier- schritt aufgebracht wird, kann die zweite Halbleiterschicht, je nach Aufbringungsverfahren, zumindest teilweise oder zur Gänze amorph ausgebildet sein.
Ferner ist es möglich, eine zusätzliche dotierte Halbleiterschicht auf der zuvor genannten zweiten Halbleiterschicht abzuscheiden. Die Abscheidung kann auf Teilen oder der Gesamtheit der zuvor genannten weiteren, zweiten Halbleiterschicht erfolgen. Diese zusätzliche Halbleiterschicht weist bevorzugt die entgegengesetzte Dotierung wie die erste und die weitere Halbleiterschicht auf, d.h. für den Fall, dass die erste Halbleiterschicht n-dotiert ist (für diesen
Fall ist auch die zweite Halbleiterschicht n-dotiert, jedoch mit geringerer Dotierkonzentration) weist die zusätzliche Halbleiterschicht dann eine p-Dotierung auf und umgekehrt. Hierbei ist es aber zwingend erforderlich, dass vor der Abscheidung der zusätzlichen Halbleiterschicht mit der entgegen gesetzten Dotierung die Löcher des perforierten Substrates mit den Materialien der zuvor abgeschiedenen Schichten verschlossen werden.
In einer weiteren vorteilhaften Ausbildung des Verfahrens werden in einem abschließenden Verfahrensschritt Metallkontakte auf die beiden flächigen Seiten auf die abschließenden Schichten aufgebracht. Die Kontaktierung kann dabei so erfolgen, dass die gesamte Fläche der jeweiligen, an der äußeren Oberfläche liegenden Halbleiterschicht (d.h. der ersten, der zweiten oder der zusätzlichen Halbleiterschicht) vollflächig mit dem Metallkontakt versehen werden, jedoch ist auch ein strukturiertes Aufbringen der Metallkontaktierung, beispielsweise in Form von dünnen Leiterstrukturen etc. möglich. Ebenso ist die Möglichkeit gegeben, dass eine Seite vollflächig mit ei¬ ner Metallkontaktierung versehen wird, während auf die gegenüberliegende Seite dieser vollflächigen Kon- taktierung Leiterstrukturen, beispielsweise in Form von Metallfingern oder ähnlichem aufgebracht werden.
Vorteilhafterweise werden die im Substrat vorhandenen Löcher beim Abscheiden der mindestens einen aufge- brachten Halbleiterschicht bzw. ggf. der Verkapse- lungsschicht und/oder der zweiten Halbleiterschicht von den Materialien, aus denen diese Schichten bestehen, verschlossen. Dies kann so erfolgen, dass die Löcher des perforierten Substrates mit im Verfahrens- schritt a) und/oder im Schritt a) vorausgehenden
Schritt des Abscheidens der mindestens einen Verkap- selungsschicht und/oder während des Abscheidens der weiteren Halbleiterschicht durch die abgeschiedenen Materialien verschlossen werden. Denkbar ist beispielsweise, dass die Löcher vollständig von den Ma- terialien der ersten n- oder p-dotierten Halbleiterschicht gefüllt werden. Ebenso ist es jedoch möglich, zunächst auf die Oberfläche des Substrates und damit auch auf die Oberfläche der Löcher, zunächst eine Verkapselungsschicht aufzubringen, wobei jedoch die Löcher nicht vollständig gefüllt und damit noch nicht vollständig verschlossen werden. Im weiteren Verfahrensschritt, bei dem im Anschluss die erste n- oder p-dotierte Halbleiterschicht auf dem Substrat abgeschieden wird, kann dann eine Füllung der Löcher durch diese Materialien erfolgen. Weiterhin ist es jedoch denkbar, auch beim Abscheiden der ersten Halbleiterschicht die Löcher noch nicht vollständig zu verschließen, so dass eine Art Zwiebelschalenstruktur der abgeschiedenen Materialien in den jeweiligen Lö- ehern ausgebildet wird. Die Löcher können beispielsweise auch erst durch die Materialien der zweiten Halbleiterschicht zur Gänze verschlossen werden.
Bevorzugt erfolgt das Abscheiden der mindestens einen ersten Halbleiterschicht, der mindestens einen Verkapselungsschicht, der mindestens einen weiteren Halbleiterschicht und/oder der mindestens einen zusätzlichen Halbleiterschicht durch chemische und/oder physikalische Gasphasenabscheidung .
Bevorzugte Materialien, die für die jeweiligen Bestandteile des Waferäquivalents bzw. der jeweiligen Beschichtungen verwendet werden können, sind im Folgenden beispielhaft angegeben: Substrat: enthält oder besteht aus Materialien, die ausgewählt sind aus der Gruppe bestehend aus Materialien, die bei 1420 °C, dT/dt = 10 K/s und dT/dx = 10 K/mm bei einem angepassten thermischen Ausdehnungskoeffizienten bei 1600 K von 4,6"10-6 K"1 nicht erweichen, verbiegen und/oder sich zersetzen. Bevorzugte Materialien sind ausgewählt aus der Gruppe bestehend aus ZrSi04, SiC, Si3N4, A1203, Si und/oder Graphit.
Die mindestens eine erste Halbleiterschicht, die mindestens eine weitere Halbleiterschicht und/oder die mindestens eine zusätzliche Halbleiterschicht besteht aus n- oder p-dotiertem Silicium und/oder
Die mindestens eine Verkapselungsschicht enthält oder besteht aus Materialien, die ausgewählt sind aus der Gruppe bestehend aus Materialien, die bei 1420 °C, dT/dt = 10 K/s und dT/dx = 10 K/mm bei einem angepassten thermischen Ausdehnungskoeffizienten bei 1600 K von 4,6'10-6 K"1 nicht mit flüssigem Silicium reagieren, sich zersetzen, und/oder auf- oder zerreißen und eine Diffusionsbarriere¬ wirkung aufweisen. Bevorzugte Materialien hierfür sind ausgewählt aus der Gruppe bestehend aus anorganischen, Silicum-haltigen Verbindungen, insbesondere SiC, SiOx und/oder SiNx.
Messverfahren, mit denen eine Bestimmung der unter a) und c) genannten stofflichen Parameter erfolgen kann, sind dem Fachmann bekannt. Beispielsweise kann eine Bestimmung mittels thermischer Dilatometer zur Quantifizierung der thermischen Ausdehnungskoeffizienten, Secondary Ion Mass Spectroscopy (SIMS) zur Prüfung der Diffusionsbarrieren-Tauglichkeit, Schichterstellung sowie Temperaturbehandlung und anschließende Charakterisierung mittels Lichtmikroskopen, Raster- elektronenmikroskopen oder Transmissionselektronenmikroskopen erfolgen.
Bevorzugte Dimensionierungen bzw. Abmessungen der das Waferäquivalent ausmachenden Bestandteile liegen dabei in den folgenden bevorzugten Bereichen: a) die Dicke des Substrats zwischen 10 und 10.000 μιτι, bevorzugt zwischen 100 und 1.000 μπι,
b) die mindestens eine Verkapselungsschicht weist eine Schichtdicke zwischen 10 nm und 100 m, bevorzugt zwischen 100 nm und 20 μπ\ auf,
c) die mindestens eine erste Halbleiterschicht eine Schichtdicke zwischen 0,1 und 100 μπι, bevorzugt zwischen 1 und 50 μπι,
d) die mindestens eine weitere Halbleiterschicht eine Schichtdicke zwischen 0,1 und 100 μιη, bevorzugt zwischen 1 und 50 μπι,
e) die mindestens eine erste Halbleiterschicht eine Schichtdicke zwischen 10 nm und 10 ym, bevorzugt zwischen 0,1 und 5 μπι, und/oder
f) die Kontakte haben eine Schichtdicke zwischen 10 nm und 1.000 μιη, bevorzugt zwischen 0,1 und 100 μιη.
Erfindungsgemäß wird ebenso ein Waferäquivalent bereitgestellt, das sich bevorzugt mit dem zuvor genannten beschriebenen Verfahren herstellen lässt. Das Waferäquivalent umfasst erfindungsgemäß ein flächiges perforiertes Substrats, dessen Perforierung aus einer Vielzahl von der einen zur anderen flächigen Seite des Substrates durchgehender Löcher besteht, sowie mindestens eine erste n- oder p-dotierte Halbleiterschicht, die auf mindestens Teilen oder der Gesamt- heit mindestens einer Seite eines flächigen perforierten Substrats aufgebracht ist, wobei die mindestens eine erste n- oder p-dotierte Halbleiterschicht rekristallisiert ist und die Löcher des Substrates durch abgeschiedenes Material verschlossen sind.
Bevorzugte Ausführungsformen des Waferäquivalents sehen vor, dass zwischen Substrat und der mindestens einen ersten n- oder p-dotierten Halbleiterschicht eine Verkapselungsschicht angeordnet ist und/oder auf der mindestens einen ersten n- oder p-dotierten Halbleiterschicht mindestens eine weitere dotierte Halbleiterschicht abgeschieden ist, die dieselbe Dotierung wie die erste n- oder p-dotierten Halbleiter- schicht aufweist, jedoch mit einer geringeren
Dotierkonzentration und/oder auf der mindestens eine weiteren Halbleiterschicht mindestens eine zusätzliche dotierte Halbleiterschicht abgeschieden ist, die die entgegengesetzte Dotierung wie die erste und die weitere Halbleiterschicht aufweist, wobei die Löcher des perforierten Substrates vor der Abscheidung der zusätzlichen dotierten Halbleiterschicht verschlossen sind . Bevorzugte Verwendungszwecke des Waferäquivalents liegen insbesondere in der Photovoltaik, beispielsweise eine Verwendung als Solarzelle, als Sensor und/oder als Leuchtdiode. Die vorliegende Erfindung wird anhand des nachfolgenden Herstellungsbeispiels mit Bezugnahme auf die beigefügte Figur näher erläutert, ohne die Erfindung jedoch auf die dort genannten speziellen Parameter zu beschränken . HerStellungsbeispiele
Ein Ausgangssubstrat 1, das beispielsweise ein elektrisch isolierendes oder ein kontaminiertes Substrat mit einer Dicke von 100 bis 1000 pm, das durchgängige
Löcher 3 im Bereich von 10 bis 1000 pm Durchmesser aufweist, wird mittels CVD mit einer Verkapselungsschicht 2 umschlossen. Kontaminierte Substrate sind Substrate, welche durch Ausdiffusion Kontaminationen in die aktive Schicht abgeben können. Unter Kontaminationen sind hier hauptsächlich Übergangsmetalle im Bereich >10el4 Atome/cm3 (z.B. Fe, V, Cu, Mn) bzw. im Allgemeinen alle Stoffe, welche der Ladungsträgerlebensauer im Silizium abträglich sind, zu verstehen. Die Verkapselungsschicht 2 wird dabei so abgeschieden, dass es die komplette Oberfläche des Substrates 1 umhüllt, d.h. die gesamte Oberfläche des Substrates 1 wird mit der Verkapselungsschicht 2 bedeckt. Dies sind zum einen die Oberflächen der die jeweiligen Seiten des Substrats 1 ausmachenden Flächen, ebenso wird die Verkapselungsschicht 2 jedoch auch auf der Oberfläche der Löcher 3 abgeschieden. Die Verkapselungsschicht wird in einer Dicke von ca. 100 nm bis 20 pm (falls der Lochdurchmesser groß genug bemessen ist) abgeschieden. Das verkapselte Substrat 1 wird in einem weiteren CVD-Schritt mit einer Siliziumschicht 4 bedeckt. Die Siliziumschicht weist dabei eine Dicke von ca. 1 bis 50 pm auf und ist in sehr hohem Maße n- oder p-dotiert. In einem weiteren Verfahrensschritt wird die abgeschiedene Siliziumschicht 4 mittels eines Zonenschmelzverfahrens rekristallisiert. In einem weiteren Verfahrensschritt wird die rekristallisierte Schicht 4 mittels CVD-Verfahren verdickt, dabei wird eine weitere Siliziumschicht 5, die dieselbe Dotie- rung (d.h. dieselbe Polarität der Dotierung) aufweist wie die erste Schicht 4, abgeschieden, jedoch ist die Dotierkonzentration dieser Schicht niedriger als die der zuerst abgeschiedenen Siliziumschicht 4. Die Dicke der weiteren abgeschiedenen Siliziumschicht 5 be¬ trägt dabei 1 bis 50 m. Die Löcher 3 werden dabei, falls nicht schon während des Abscheidens der ersten Siliziumschicht 4 (oder auch während des Rekristallisationsschrittes) geschehen, verschlossen. In einem nächsten Schritt wird eine weitere Halbleiterschicht 6, die die entgegengesetzte Polarität der Dotierung der ersten beiden abgeschiedenen Halbleiterschichten 4 und 5 aufweist, auf die zweite abgeschiedene Halbleiterschicht 5 aufgebracht. Dieses Abscheiden kann erneut durch CVD-Verfahren erfolgen. Bevorzugte
Schichtdicken liegen hierbei bei 100 nm bis 5 μπι. In einem abschließenden Verfahrensschritt werden auf der Vorderseite und der Rückseite des Substrates auf die jeweiligen zu äußerst liegenden Halbleiterschichten Metallkontakte 7 und 8 beispielsweise mittels Elekt- ronenstrahlverdampfung, thermischer Verdampfung, Aerosoldruck, Siebdruck oder Tampondruck aufgebracht und anschließend thermisch behandelt (200 °C bis 1000 °C) . Die Metallkontakte können beispielsweise auf der Vorderseite als lokal strukturierte Kontakte 7 aufgebracht sein, während die Rückseite mit einem flächigen Kontakt 8 versehen sein kann. Die Kontakte weisen dabei bevorzugte Schichtdicken von 100 nm bis 100 pm auf .

Claims

Patentansprüche
Verfahren zur Herstellung eines
Waferäquivalents, umfassend die Schritte:
a) Aufbringen mindestens einer ersten n- oder p-dotierten Halbleiterschicht (4) auf mindestens Teilen oder der Gesamtheit mindestens einer Seite eines flächigen perforierten Substrats (1), dessen Perforierung aus einer Vielzahl, von der einen zur anderen flächigen Seite des Substrates (1) durchgehender Löcher (3) besteht, sowie im An- schluss
b) Rekristallisation der in Schritt a) aufgebrachten Schicht, wobei die Löcher (3) des perforierten Substrates (1) während der Herstellung verschlossen werden.
Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Rekristallisation durch Zonen- schmelzkristallisation bewerkstelligt wird.
Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass vor Schritt a) die Oberfläche des Substrats (1) zumindest teilweise oder zur Gänze mit mindestens einer Ver- kapselungsschicht (2) bedeckt und im Anschluss die erste n- oder p-dotierte Halbleiterschicht (4) auf der mindestens einen Verkapselungs- schicht (2) abgeschieden wird.
Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass vor oder nach Schritt b) auf Teilen oder der Gesamtheit der ersten n- oder p-dotierten Halbleiterschicht (2) mindestens eine weitere dotierte Halbleiterschicht (5) abgeschieden wird, die dieselbe Do¬ tierung wie die erste n- oder p-dotierten Halbleiterschicht (2) aufweist, jedoch mit einer ge¬ ringeren Dotierkonzentration.
Verfahren nach vorhergehendem Anspruch, dadurch gekennzeichnet, dass nach Abscheiden der mindestens einen weiteren Halbleiterschicht (5) und vor oder nach Schritt b) auf Teilen oder der Gesamtheit der weiteren Halbleiterschicht mindestens eine zusätzliche dotierte Halbleiterschicht (6) abgeschieden wird, die die entgegengesetzte Dotierung wie die erste und die weitere Halbleiterschicht (5) aufweist, wobei die Löcher (3) des perforierten Substrates (1) vor der Abschei- dung der zusätzlichen dotierten Halbleiterschicht (6) verschlossen werden.
Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass als abschließender Verfahrensschritt Metallkontakte (7, 8) auf die beiden flächigen Seiten auf die abschließenden Schichten aufgebracht werden.
Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Löcher (3) des perforierten Substrates (1) vor der Abschei- dung der mindestens einen zusätzlichen Halbleiterschicht (6) verschlossen werden, insbesondere durch die abgeschiedenen Materialien der mindestens einen ersten Halbleiterschicht (4) und/oder der mindestens einen Verkapselungsschicht (2) und/oder der mindestens einen weiteren Halbleiterschicht (5) . Verfahren nach einem der vorhergehenden Ansprü¬ che, dadurch gekennzeichnet, dass das Abscheiden der mindestens einen ersten Halbleiterschicht, der mindestens einen Verkapselungsschicht (2), der mindestens einen weiteren Halbleiterschicht und/oder der mindestens einen zusätzlichen Halbleiterschicht durch chemische und/oder physika¬ lische Gasphasenabscheidung erfolgt.
Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass
a) das Substrat (1) Materialien enthält oder hieraus besteht, die ausgewählt sind aus der Gruppe bestehend aus Materialien, die bei 1420 °C, dT/dt = 10 K/s und dT/dx = 10 K/mm bei einem angepassten thermischen Ausdehnungskoeffizienten bei 1600 K von 4,6'10-6 K"1 nicht erweichen, verbiegen und/oder sich zersetzen, insbesondere Materialien enthält oder hieraus besteht, die ausgewählt sind aus der Gruppe bestehend aus ZrSi04, SiC, Si3N4, AI2O3, Si und/oder Graphit,
b) die mindestens eine erste Halbleiterschicht (4), die mindestens eine weitere Halbleiterschicht (5) und/oder die mindestens eine zusätzliche Halbleiterschicht (6) aus n- oder p-dotiertem Silicium besteht und/oder c) die mindestens eine Verkapselungsschicht (2) Materialien enthält oder hieraus besteht, die ausgewählt sind aus der Gruppe bestehend aus Materialien, die bei 1420 °C, dT/dt = 10 K/s und dT/dx = 10 K/mm bei einem angepassten thermischen Ausdehnungskoeffizienten bei 1600 K von 4,6Ί0-6 K"1 nicht mit flüssigem Silicium reagieren, sich zersetzen, und/oder auf- oder zerreißen und eine Diffusionsbarrierewirkung aufweisen, insbesondere Materialien enthält oder hieraus besteht, die aus¬ gewählt sind aus der Gruppe bestehend aus anorganischen, Silicum-haltigen Verbindungen, insbesondere SiC, SiOx und/oder SiNx.
Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass
a) die Dicke des Substrats (1) zwischen 10 und 10.000 pm, bevorzugt zwischen 100 und 1.000 pm beträgt,
b) die mindestens eine Verkapselungsschicht (2) mit einer Schichtdicke zwischen 10 nm und 100 pm, bevorzugt zwischen 100 nm und 20 pm, c) die mindestens eine erste Halbleiterschicht
(4) mit einer Schichtdicke zwischen 0,1 und 100 pm, bevorzugt zwischen 1 und 50 pm, d) die mindestens eine weitere Halbleiterschicht
(5) mit einer Schichtdicke zwischen 0,1 und 100 pm, bevorzugt zwischen 1 und 50 pm, e) die mindestens eine erste Halbleiterschicht (4) mit einer Schichtdicke zwischen 10 nm und 10 pm, bevorzugt zwischen 0,1 und 5 pm, und/oder
f) die Kontakte mit einer Schichtdicke zwischen 10 nm und 1.000 pm, bevorzugt zwischen 0,1 und 100 pm,
abgeschieden wird/werden.
Waferäquivalent , umfassend ein flächiges perforiertes Substrats (1), dessen Perforierung aus einer Vielzahl von der einen zur anderen flächigen Seite des Substrates (1) durchgehender Lö- eher (3) besteht, sowie mindestens eine erste n- oder p-dotierte Halbleiterschicht, die auf mindestens Teilen oder der Gesamtheit mindestens einer Seite eines flächigen perforierten Sub- strats (1) aufgebracht ist,
wobei die mindestens eine erste n- oder p- dotierte Halbleiterschicht rekristallisiert ist und die Löcher (3) des Substrates (1) durch abgeschiedenes Material verschlossen sind. 12. Waferäquivalent nach vorhergehendem Anspruch, dadurch gekennzeichnet, dass zwischen Substrat (1) und der mindestens einen erste n- oder p- dotierten Halbleiterschicht eine Verkapselungs- schicht (2) angeordnet ist. 13. Waferäquivalent nach einem der beiden vorherge¬ henden Ansprüche, dadurch gekennzeichnet, dass auf der mindestens einen ersten n- oder p- dotierten Halbleiterschicht mindestens eine weitere dotierte Halbleiterschicht abgeschieden ist, die dieselbe Dotierung wie die erste n- oder p-dotierte Halbleiterschicht aufweist, jedoch mit einer geringeren Dotierkonzentration .
14. Waferäquivalent nach vorhergehendem Anspruch, dadurch gekennzeichnet, dass auf der mindestens eine weiteren Halbleiterschicht mindestens eine zusätzliche dotierte Halbleiterschicht (6) abge¬ schieden ist, die die entgegengesetzte Dotierung wie die erste und die weitere Halbleiterschicht (5) aufweist, wobei die Löcher (3) des perfo- rierten Substrates (1) vor der Abscheidung der zusätzlichen dotierten Halbleiterschicht (6) verschlossen sind.
15. Waferäquivalent nach einem der Ansprüche 11 bis
14, dadurch gekennzeichnet, dass die Löcher (3) des Substrates (1) durch die abgeschiedenen Ma- terialen der mindestens einen ersten Halbleiterschicht (4) und/oder der Verkapselungsschicht (2) und/oder der mindestens einen weitere Halbleiterschicht (5) gefüllt und damit verschlossen sind .
16. Waferäquivalent nach einem der Ansprüche 11 bis
15, dadurch gekennzeichnet, dass auf beiden flächigen Seiten des Waferäquivalentes elektrische Kontakte abgeschieden sind.
17. Verwendung eines Waferäquivalent nach einem der Ansprüche 11 bis 16 in der Photovoltaik, als Solarzelle, als Sensor und/oder als Leuchtdiode.
EP11706749A 2010-02-26 2011-02-21 Waferäquivalent, verfahren zu dessen herstellung sowie verwendung Withdrawn EP2539938A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102010009454A DE102010009454A1 (de) 2010-02-26 2010-02-26 Waferäquivalent, Verfahren zu dessen Herstellung sowie Verwendung
PCT/EP2011/000826 WO2011103994A1 (de) 2010-02-26 2011-02-21 Waferäquivalent, verfahren zu dessen herstellung sowie verwendung

Publications (1)

Publication Number Publication Date
EP2539938A1 true EP2539938A1 (de) 2013-01-02

Family

ID=43902689

Family Applications (1)

Application Number Title Priority Date Filing Date
EP11706749A Withdrawn EP2539938A1 (de) 2010-02-26 2011-02-21 Waferäquivalent, verfahren zu dessen herstellung sowie verwendung

Country Status (3)

Country Link
EP (1) EP2539938A1 (de)
DE (1) DE102010009454A1 (de)
WO (1) WO2011103994A1 (de)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ES2402779T3 (es) * 2007-12-14 2013-05-08 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Célula solar de película delgada y procedimiento para su fabricación
US7858427B2 (en) * 2009-03-03 2010-12-28 Applied Materials, Inc. Crystalline silicon solar cells on low purity substrate

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO2011103994A1 *

Also Published As

Publication number Publication date
WO2011103994A1 (de) 2011-09-01
WO2011103994A8 (de) 2011-11-10
DE102010009454A1 (de) 2011-09-01

Similar Documents

Publication Publication Date Title
DE112012002461B4 (de) Gleichmässig verteilte selbstorganisierte kegelförmige Säulen für Solarzellen mit hohem Wirkungsgrad
DE2917564A1 (de) Verfahren zum herstellen von solarzellen und dadurch hergestellte gegenstaende
DE102011050089B4 (de) Verfahren zum Herstellen von elektrischen Kontakten an einer Solarzelle, Solarzelle und Verfahren zum Herstellen eines Rückseiten-Kontaktes einer Solarzelle
DE112015001529T5 (de) Metallisierung von Solarzellen
EP1968123A2 (de) Vefahren zur Herstellung von Siliziumsolarzellen
DE112010000831T5 (de) Rückkontaktierung und Verbindung von zwei Solarzellen
DE102008017312A1 (de) Photovoltaik-Solarzelle und Verfahren zu deren Herstellung
EP1997156A1 (de) Verfahren zur herstellung eines halbleiterbauelementes mit einem gezielt dotierten oberflächenbereich unter verwendung von aus-diffusion und entsprechendes halbleiterbauelement
DE112006000394T5 (de) Chalkopyrit-Solarzelle und Verfahren zu deren Herstellung
DE102016125030A1 (de) Ausbilden einer Metallkontaktschicht auf Siliziumcarbid und Halbleitervorrichtung mit einer Metallkontaktstruktur
DE112017004982T5 (de) Solarzellen mit differenziertem P-Typ- und N-Typ-Bereichsarchitekturen
DE102011056087B4 (de) Solarzellen-Wafer und Verfahren zum Metallisieren einer Solarzelle
DE102011115581B4 (de) Verfahren zur Herstellung einer Solarzelle
DE102007014608A1 (de) Poröser halbleitender Film sowie ein Verfahren zu dessen Herstellung
DE10105986A1 (de) Halbleiteranordnung mit kristallinem Silicium und Verfahren zu deren Herstellung
EP4016648B1 (de) Solarzelle
DE102019122637B4 (de) Verfahren zur Herstellung einer metallischen Kontaktierungsstruktur einer photovoltaischen Solarzelle
EP2671258B1 (de) Mehrfachsolarzelle sowie verfahren zur herstellung einer solchen
DE102016116192B3 (de) Photovoltaikmodul mit integriert serienverschalteten Stapel-Solarzellen und Verfahren zu seiner Herstellung
EP2539938A1 (de) Waferäquivalent, verfahren zu dessen herstellung sowie verwendung
DE102011015283B4 (de) Herstellung eines Halbleiter-Bauelements durch Laser-unterstütztes Bonden und damit hergestelltes Halbleiter-Bauelement
WO2012028137A2 (de) Zweiseitige solarzelle
DE102016110965B4 (de) Halbleiter-Bauelement mit vorder- und rückseitiger Elektrode und Verfahren zu dessen Herstellung
CH670335A5 (de)
WO2011141142A1 (de) Halbleiterbauteil mit defektreicher schicht zur optimalen kontaktierung von emittern sowie verfahren zu dessen herstellung

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20120703

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MK MT NL NO PL PT RO RS SE SI SK SM TR

DAX Request for extension of the european patent (deleted)
17Q First examination report despatched

Effective date: 20130703

RAP1 Party data changed (applicant data changed or rights of an application transferred)

Owner name: ALBERT-LUDWIGS-UNIVERSITAET FREIBURG

Owner name: FRAUNHOFER-GESELLSCHAFT ZUR FOERDERUNG DER ANGEWAN

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20160901