EP2253061A1 - Schaltungsanordnung und verfahren zur steuerung von leistungswandlern - Google Patents

Schaltungsanordnung und verfahren zur steuerung von leistungswandlern

Info

Publication number
EP2253061A1
EP2253061A1 EP08717564A EP08717564A EP2253061A1 EP 2253061 A1 EP2253061 A1 EP 2253061A1 EP 08717564 A EP08717564 A EP 08717564A EP 08717564 A EP08717564 A EP 08717564A EP 2253061 A1 EP2253061 A1 EP 2253061A1
Authority
EP
European Patent Office
Prior art keywords
power converter
pulse
switching
width modulation
pulse width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP08717564A
Other languages
English (en)
French (fr)
Inventor
Bernhard Ertl
Torsten Kuske
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Osram GmbH
Original Assignee
Osram GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram GmbH filed Critical Osram GmbH
Publication of EP2253061A1 publication Critical patent/EP2253061A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of DC power input into DC power output
    • H02M3/22—Conversion of DC power input into DC power output with intermediate conversion into AC
    • H02M3/24—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters
    • H02M3/28—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC
    • H02M3/325—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33507—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters
    • H02M3/33515—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters with digital control
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Definitions

  • the invention relates to a circuit arrangement for controlling power converters with a microcontroller which includes a digitally controlled pulse width modulation unit (20) having an output (S Q i) to which a switching signal for switching a power converter switch (Ql) is applied.
  • the invention is based on a circuit arrangement for controlling power converters according to the preamble of the main claim.
  • flyback converters are operated quasi-resonantly in operation at nominal power, ie their specified continuous power, in order to achieve high efficiency. Quasi-resonant operation is in principle the operating point between kick-off and non-gap operation at variable frequency and variable duty cycle. Low-loss switching on the power converter switch is achieved by turning on the power converter switch, here a transistor Ql, when the voltage Vds across the power converter switch drops to almost zero volts after complete power output of the secondary circuit L2. If the primary current Ip of a converter transformer T1 is controlled (current mode), the shutdown of Q1, when the primary current Ip has reached the setpoint specified by a control 2.
  • the controller 2 generates a pulse width modulated signal for controlling the transistor Q1.
  • MICROCHIP PIC16F785 see PIC16F785 / HV785 Data Sheet, MICROCHIP DS41249D. It is an 8-bit CMOS microcontroller with an integrated pulse width modulation unit. Different modes of operation are supported by the pulse width modulation unit, e.g. Single, dual-phase or single complementary PWM.
  • FIG. 14 shows the basic structure of the pulse width modulation unit 20 of such a microcontroller in the complementary output operating mode.
  • a clock signal pwm_clk for a phase counter 202 is usually generated directly from the processor clock Fosc, a prescaler 204 can be configured.
  • the maximum period of the power up phase is configured by bit 0 through bit 4 (PER ⁇ 4: 0>) in a PWM pulse control PWMCLK (not shown).
  • the phase counter 202 increments its register by one every pwm clk. If the value of the phase counter 202 (PWM_COUNT) reaches the value defined in PER, which represents the maximum period duration, the phase counter is reset to zero.
  • PWM_COUNT the value defined in PER, which represents the maximum period duration
  • the operation of the duty cycle is in the pulse width modulation configuration register PWMCONl (not shown). If an internal comparator 206 of the microcontroller is used for the comparison of the primary current with the setpoint regulator preselection (current mode) and if a maximum duty cycle is to be specified at the minimum frequency of the pulse width modulation signal, it is necessary to set the switch-on time, for example, by the comparator 206 of the End microcontroller. In addition, a register PWMPH2 in combination with a gate 208 is used to terminate the turn-on time of the current pulse width modulation period independently of the comparator 206.
  • the switching output S Q i is activated when the phase counter PWM_COUNT has reached zero and the next pulse width modulation clock pulse is applied.
  • non-leaking operation is a pulse width modulating operation with a variable duty cycle and fixed pulse width modulation frequency without low-loss switching of the transistor Q1.
  • the pulse width modulation unit 20 has an input 212 which allows the pulse width modulation outputs to occur to switch off in exceptional cases (eg overvoltage, overcurrent, etc.).
  • the phase counter 202 is reset to zero on occurrence of such an event, the pulse width modulation outputs S Q i and S Q ⁇ remain inactive . If the exception event disappears, the pulse width modulation unit 20 starts automatically and the pulse width modulation outputs are released again with a delay of one pulse width modulation clock (PWM CLK) clock if the PRSEN port in the configuration register PWMCON0 is set.
  • PWM CLK pulse width modulation clock
  • the pulse length t_tr of the signal must have at least the length of the period of a pulse width modulation clock, so that the event is reliably registered in the pulse width modulation unit. Since the generation of the pulse is not synchronous with the pulse width modulation clock, the pulse length must even be longer than one period of the pulse width modulation clock, in the example of microchip microcontroller with 8 MHz clock frequency and a 1: 1 advantage ratio of the prescaler 204 greater than 125ns.
  • a pulse length t tr defined by 175 ns, ie passes a minimum of 1 pulse width modulation clock or a maximum of 2 pulse width modulation clocks for registering the Vds event in the PuIs- width modulation unit. After registration, the period counter is reset to zero, the outputs of the pulse width modulation unit are disabled. After the disappearance of the Vds event, another pulse width modulation clock is needed to re-enable the output PHl, ie, a minimum of 175ns and a maximum of 300ns pass from the occurrence of the Vds event until the transistor Q1 turns on. These two cases are shown in FIG.
  • a period is 2 ⁇ s.
  • the time from a voltage zero crossing to the next voltage maximum is only 300 ns.
  • ZVS voltage-free circuit
  • the object of the present invention is a circuit arrangement for controlling power converters specify with a microcontroller which includes a digitally controlled pulse width modulation unit (20) having an output to which a switching signal for switching a power converter switch is applied, wherein the circuit arrangement can drive a power converter in quasire- sonanten operation at high switching frequency loss.
  • Another object of the invention is to provide a method for controlling a power converter, comprising a microcontroller which includes a digitally operating pulse width modulation unit for controlling the power converter having an output to which a switching signal for switching a power converter switch is applied the quasi-resonant operation of the power converter can be driven at low loss with a high switching frequency.
  • the solution of the task with respect to the circuit arrangement is carried out according to the invention with a Wegsan- order for controlling power converters with a microcontroller, which includes a digitally controlled pulse width modulation unit having an output to which a switching signal for switching a power converter switch is applied, the Wegungsanord - An analog circuit part for turning on a power converter switch, when the voltage across the power converter switch is substantially zero.
  • the solution to the problem relating to the method is provided by a method for controlling a performance converter having a microcontroller which includes a digitally operating pulse width modulation unit for controlling the power converter having an output to which a switching signal for switching a butterwand- lerschalters is applied, wherein the power converter switch is turned on in the operating state of the quasi-resonant mode of the power converter via a fast analog circuit.
  • the output of the pulse width modulation unit is connected to an output of the fast analog circuit via an OR operation in order to drive the power converter switch.
  • the transistor Q1 is turned on independently of the pulse width modulation unit of the MC if the Vds event occurs.
  • a so-called pre-pulse is generated, which is longer than the delay time that the microcontroller takes to turn on Ql itself if a Vds event occurs.
  • This pre-pulse is logically ORed with the actual pulse width modulation output S Q i of the microcontroller, and the transistor Q 1 is triggered with this signal.
  • the pulse width modulation unit and the analog circuit part can switch on the power converter switch, so the circuit is also functional in operating states in which the analog circuit does not work.
  • the switching of the power converter switch is effected by a first switching edge, which sets a bistable flip-flop whose output then switches the power switch.
  • the power converter switch can also be inserted via an OR link from the pulse width modulation unit. be switched.
  • the bistable multivibrator is then reset by the pulse width modulation unit of the microcontroller, which thus takes over the control of the power converter switch and thus the regulation of the power converter.
  • the pulse width modulation unit of the microcontroller can be displayed simultaneously with the generation of the pre-pulse or the switching edge of the zero crossing of the voltage across the power converter switch , This offers the advantage of a better and more accurate functioning.
  • the output of the first and second pulses or the first and second switching edges is suppressed when the power converter switch is turned on.
  • the length of the first pulse should be configured so that quizmulationshim caused delay of the switching signal at the output relative to the zero crossing of the voltage across the power converter switch is safely bypassed. This protects the power converter from malfunction that can cause unpredictable behavior.
  • the length of the second pulse should be configured so that it is reliably detected by the pulse width modulation unit of the microcontroller. This enables correct control of the power converter switch and, as a result, good control of the power converter.
  • the control range of the circuit arrangement according to the invention can be considerably increased, since then also situations with a very small load can be safely corrected.
  • the parameter of the power converter is its output voltage, it can be used particularly well in electronic control gear for gas discharge lamps.
  • the predetermined output voltage range advantageously ranges from OV to 200V. Particularly preferred is the predetermined output voltage range of OV to 160V. This makes the control of low-load conditions even more accurate.
  • FIG. 1 shows a basic circuit for generating a pre-pulse for driving a power converter switch.
  • Fig. 2a shows the time courses of some relevant signals in quasi-resonant operation.
  • Fig. 2b shows the time courses of some relevant signals in non-gaping operation.
  • FIG. 3 shows a basic circuit of the circuit arrangement according to the invention with a pulse width modulation unit of a microcontroller with a circuit part which detects the voltage zero crossing at the power converter switch (Q1).
  • FIG. 4 shows the voltage signal at the power converter switch and the output signal of the circuit part of the circuit arrangement according to the invention, which shows the voltage zero crossing at the
  • FIG. 5 shows the basic circuit according to FIG. 1 with an additional circuit part for suppressing the pre-pulse according to the invention / the switching edge in low-load situations.
  • FIG. 6 shows the circuit diagram of a first exemplary embodiment of the circuit arrangement according to the invention. Order with an analogue structure in bipolar technology.
  • Fig. 7 shows the wiring of the microcontroller in the first embodiment.
  • Fig. 8a shows some relevant signals of the first embodiment in quasi-resonant operation.
  • Fig. 8b shows some relevant signals of the first embodiment in non-cluttering operation.
  • FIG. 9 shows the circuit diagram of a second exemplary embodiment of the circuit arrangement according to the invention which has an analog construction with a timer module and which operates with switching edges.
  • Fig. 10 shows the wiring of the microcontroller in the second embodiment.
  • Fig. IIa some relevant signals of the second embodiment in quasi-resonant operation.
  • Fig. IIb shows some relevant signals of the second embodiment in non-gaping operation.
  • Fig. 12 is a schematic circuit of a flyback converter according to the prior art.
  • FIG. 13 shows some relevant signals of a flyback converter according to the prior art in quasi-resonant operation.
  • FIG. 14 shows a basic circuit of a pulse width modulation unit of a microcontroller according to the prior art.
  • FIG. 15 shows some relevant signals to illustrate the delay time between voltage zero crossing and the switching on of a power converter switch in a pulse width modulation unit of a microcontroller according to the prior art.
  • Fig. 1 shows the basic structure of the circuit arrangement according to the invention with a pulse width modulation unit 20 of a microcontroller.
  • the voltage zero crossing of Vds is detected in circuit part 302.
  • the timing of the occurrence of the Vds event is provided at output 3020 of Ul in the form of a positive pulse 3022 (Vds pulse).
  • the signal curves for the Vds signal and the signal for the auto-shutdown event generated by the circuit part are shown in FIG. 4.
  • circuit portion 302 Once the voltage on transistor Q1 has collapsed to about zero volts, circuit portion 302 generates at its output a signal U4_out with pulse 3032.
  • the optimum detection point for the Vds event may be dimensioned by R1, R9 and C1.
  • the detection circuit is then activated at a Vds voltage before the zero crossing, so that after all the gate transit times of the converter transistor is then turned on in voltage zero crossing.
  • dl decouples the power circuit from the control circuit of the circuit with respect to the voltage level differences.
  • D2 prevents too high negative input voltages at the gate Ul.
  • the output of Ul is fed to the input of the monostable multivibrator (consisting of U2, U3, C2, R2, R3 and D3).
  • the output of this monostable multivibrator at gate U3 supplies the signal for the auto-shutdown event for the input 212 of the pulse width modulation unit 20 in the microcontroller.
  • the signal U3_out can be seen with a pulse length of approximately 175ns.
  • Gate U4 causes the auto-shutdown event to be set only when the pulse width modulation output S Q i is off, and also ensures the required input level (low active) at the microcontroller.
  • the Vds pulse 3022 in the signal Ul_out is input to a second circuit part 301 for generating the pre-pulse 3024 in the signal U7_out.
  • the pre-pulse 3024 is generated only when the converter transistor Q1 is turned off. This is intended to prevent generation of the pre-pulse in other operating modes, for example in the non-latching mode as shown in FIG. 2b, or when the converter is started after switching on the supply.
  • the gate U5 Given the boundary condition of the quasi-resonant operation as illustrated in FIG. 2a, the gate U5 outputs a pulse 3026 in the signal U5 Out, which in principle corresponds to the pulse 3022 but is delayed by the gate delay of the gate U5.
  • the pulse 3026 is fed into the input of another monostable multivibrator (consisting of U6, U7, C3, R4, R5 and D4). This forms from this the pulse 3024, which it outputs at its output U7.
  • the signal U7 out with the pulse 3024 is then OR'd via a further gate U8 with the output signal PWM PHl the output S Q i.
  • the output signal PWM PHl contains the pulse 3028, and represents the pulse width modulation signal with delayed turn-on of the converter transistor Ql.
  • the two or-linked pulses 3024 and 3028 result in the pulse 3030 in the signal U8_out representing the pulse width modulation signal with correct turn-on time of the converter transistor Ql ,
  • FIG. 3 shows the configuration of the pulse width modulation unit of the flyback converter microcontroller which, as mentioned above, uses the input 212 (Auto-Shutdown) to notify the pulse width modulation unit 20 of the swing of the voltage Vds across the transistor Ql after energy release in the secondary circuit ,
  • To this Purpose generates the above-described additional circuit 302 when lowering the voltage Vds to zero volts a negative pulse 3032 constant length and enters this in the auto-shutdown input 212 a.
  • the pulse 3032 is also output only if the transistor Q1 is turned off. Only in this switching state of the flyback converter does it make sense to output the pulse to terminate the current period of the pulse width modulation signal to the pulse width modulation unit.
  • the circuit arrangement according to the invention can e.g. find application in an electronic control gear for xenon high pressure gas discharge lamps.
  • These gas discharge lamps have been used increasingly in automobiles for some time, since they have advantages over conventional incandescent lamps because of their robustness and longevity and because of their high efficiency.
  • the high pressure discharge lamp has a nominal power of 35W.
  • the electronic control unit converts the 12V on-board voltage of an automobile to the lamp voltage required for lamp operation and supplies the necessary power.
  • an 8-bit microcontroller from the company Mircrochip is implemented in the operating device, which takes over the necessary control tasks and the control of the pulse width modulation.
  • Transistor switching frequency 250 KHz to 500 KHz
  • Maximum on-time for transistor Ql 3, 2 ⁇ s
  • the pulse width modulation unit corresponds to the configuration shown in FIG.
  • the processor clock F osc is clocked at the maximum possible frequency of 8 MHz of the internal oscillator.
  • the use of an external oscillator is eliminated for cost reasons.
  • the pulse width modulation registers are configured as follows:
  • flyback converter of the operating device is in quasi-resonant mode, one can not detect digital resolutions in terms of frequency and duty cycle with the circuit configuration according to the invention shown in FIG. 1 when using the PIC16F785 from Microchip.
  • the circuit behaves almost like a comparable analog integrated current mode pulse width modulation block.
  • the circuit arrangement according to FIG. 1 has a decisive disadvantage.
  • Xenon high pressure discharge lamps are operated with a nominal power of 35W in the normal burning condition. Immediately after lamp ignition, a power is provided to the lamp, which can increase depending on the lamp temperature up to 2 times the nominal power. The lamp voltage range during this time is approx.
  • the circuit can be dimensioned such that the minimum load ratio is not a problem since it practically does not occur under the existing load conditions.
  • the output capacitor Cout (see FIG. 12) is charged to a voltage of approximately 400V. Once this voltage has been reached, this voltage must be adjusted until the lamp has been ignited. During this phase, the load resistance RL is practically infinitely high, and it is necessary to prevent the generation of the pre-pulse, since it is precisely in this operating state that the minimum duty cycle D would lead to an unauthorized increase in the output voltage at Cout.
  • a suitable criterion for preventing the pre-pulse is the detection of the voltage Vout at the output capacitor Cout.
  • the generation of the pre-pulse and the generation of the auto-shutdown event are switched off to the pulse width modulation unit of the microcontroller.
  • the pulse width modulation is then generated exclusively in the pulse width modulation unit of the microcontroller in non-latching operation (fixed frequency, no zero voltage switching ZVS to transistor Ql). However, since the power to be transmitted in this case is very low, the power dissipation at the transistor Ql plays a negligible role in this mode.
  • FIG. 5 shows a possible embodiment of the circuit part 303, which suppresses the generation of the pre-pulse.
  • the output voltage Vout is measured and compared with a threshold value Vout thr.
  • the required voltage divider is not specified in the schematic diagram. If the voltage Vout is greater than the predetermined threshold value Vout th, the comparator generates a low-active reset signal. If the gates U4 and U5 are extended by an additional input, the pre-pulse generation and the generation of the shutdown signal to the pulse width modulation unit of the microcontroller is suppressed at low level at this input.
  • I p current I p through Ll according to FIG. 12 Ip so ii primary current setpoint input I p so n from
  • the switch-on time of the low-active pulse / SYNC_VZS is dimensioned to approx. 175ns, in order to guarantee a safe read in of the event in the pulse width modulation unit of the microcontroller.
  • the pre-pulse is generated by the positive edge of the Auto-Shutdown event / SYNC VZS, ie it is not generated at the same time as the negative edge of / SYNC_VZS.
  • the pre-pulse must be generated with a time delay.
  • the length of the pre-pulse can be dimensioned.
  • D18 and D17 form an OR gate, via D18 the pulse width modulation output S Q i is logically linked to the pre-pulse via D17. If the pre-pulse or the output of the microcontroller S Q i is active, Q13 is turned on. By means of the transistor Q13, the adjustment of the level to VDD. This is required for driver activation of Ql. All elements after Q13 are a predecessor for driving the Ql driver.
  • the input signal I p and the signal CLC OUT on the microcontroller are the input variables for the internal
  • Fig. 8 shows the time course of selected
  • the pre-pulse V_D20 together with the output signal S Q i generated by the microcontroller, the drive signal Ql DRV for the converter transistor supplies.
  • the signal was referred to as U7_out and the signal Q1_DRV as U8_out in accordance with the principle diagram V_D20.
  • the microcontroller generated signal S Q i is time delayed relative to the Vds event.
  • the pre-pulse generated by the circuit arrangement according to the invention ensures the turn-on of the converter transistor in the voltage zero crossing, while the microcontroller ensures the correct switch-off time. In the non-leaking operation in FIG. 9b, the pre-pulse generation is suppressed since no Vds event has to be detected.
  • the second embodiment differs in the circuit realization from the first embodiment. Therefore, mainly the circuit details will be discussed.
  • FIG. 9 shows the circuit arrangement of the second embodiment.
  • the wiring of the microcontroller PIC16F785 is shown in FIG.
  • the inputs and outputs of the circuit have the following meaning:
  • Dl-a becomes conductive and generates a low-active trigger pulse at the input of the timer module U5 (TLC555 Texas Instruments).
  • the output Out of the timer module supplies at the output a signal SYNC_VZS with a high active pulse of about 175ns pulse length.
  • the feedback Dil and R8 from the output to the trigger input of the timer module U5 prevents the occurrence of new trigger events as long as the output Out is switched on.
  • the negated signal of SYNC_VZS is output at the collector of Q17 if the output S Q i of the microcontroller is switched off.
  • the complementary output S Q1 of the pulse width modulation unit in the microcontroller is used for this purpose (signal / SYNC OFF).
  • the output for S Q1 must be configured accordingly when initializing the pulse width modulation unit in the microcontroller. If S Q1 is switched off, the output / SYNC_VZS supplies high level. With the input / CLR SYNC one can prevent the generation of the auto-shutdown event in order to enforce the non-lapping operation.
  • Transistor Q13 is turned on either by signal SYNC VZS or the output of the pulse width modulation unit S QI of the microcontroller.
  • Link D23 and D5 both signals are logical OR with each other. If Q13 is switched on, Q8 switches off or QlO switches on.
  • the signal for driving the driver stage of transistor Ql is tapped at the emitter of Q10.
  • the feedback through R73 and C18 to the base of transistor Q13 ensures that Q13 remains on for a maximum amount of time (the maximum allowable turn-on time) but is safely turned off after that time.
  • the base of Q13 With the falling edge of signal Q1_GO, the base of Q13 becomes slightly negative via C52 and D24 and Q13 turns off.
  • the output Q1_DRV becomes active again low.
  • circuit arrangement of this second embodiment over the circuit arrangement of the first embodiment is that the circuit exhibits less temperature dependence.
  • transistor Ql is turned on at the same time as the auto-shutdown event.
  • Fig. 11 again shows the temporal course of the above-described selected signals in quasi-resonant operation and in non-gap operation.
  • the signal allocation to the principle description behaves as in the first embodiment.
  • Pulse width modulation unit 30 Analog circuit part 202 Phase counter 204 Prescaler 206 Internal comparator

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

Die Erfindung betrifft eine Schaltungsanordnung zur Steuerung von Leistungswandlern mit einem Mikrocontroller, der eine digital gesteuerte Pulsweitenmodulationseinheit beinhaltet, die einen Ausgang aufweist, an dem ein Schaltsignal zum Schalten eines Leistungswandlerschalters anliegt, wobei die Schaltungsanordnung einen analogen Schaltungsteil zum Einschalten eines Leistungswandlerschalters aufweist, wenn die Spannung über dem Leistungswandlerschalter im wesentlichen Null ist. Die Erfindung betrifft ebenfalls ein Verfahren zur Steuerung eines Leistungswandlers mit einem Mikrocontroller der eine digital arbeitende Pulsweitenmodulationseinheit zur Regelung des Leistungswandlers beinhaltet, die einen Ausgang aufweist, an dem ein Schaltsignal zum Schalten eines Leistungswandlerschalters anliegt, wobei der Leistungswandlerschalter im Betriebszustand des quasiresonanten Modus des Leistungswandlers über eine schnelle Analogschaltung eingeschaltet wird.

Description

Beschreibung
[1] Schaltungsanordnung und Verfahren zur Steuerung von Leistungswandlern .
Technisches Gebiet
[2] Die Erfindung betrifft eine Schaltungsanordnung zur Steuerung von Leistungswandlern mit einem MikroController der eine digital gesteuerte Pulsweitenmodulationseinheit (20) beinhaltet, die einen Ausgang (SQi) aufweist, an dem ein Schaltsignal zum Schalten eines Leistungswandlerschalters (Ql) anliegt.
Stand der Technik
[3] Die Erfindung geht aus von einer Schaltungsanordnung zur Steuerung von Leistungswandlern nach der Gattung des Hauptanspruchs .
[4] Moderne Flyback Konverter, im folgenden auch Sperr- wandler genannt, werden im Betrieb bei Nominalleistung, d.h. ihrer spezifizierten Dauerleistung quasiresonant betrieben, um einen hohen Wirkungsgrad zu erreichen. Der quasiresonante Betrieb ist im Prinzip der Betriebspunkt zwischen Kickenden und nichtlückenden Betrieb bei variab- ler Frequenz und variablem Tastverhältnis. Fig. 12 zeigt das Prinzipschaltbild eines solchen Konverters 1. Verlustarmes Schalten am Leistungswandlerschalter wird erreicht, indem man den Leistungswandlerschalter, hier ein Transistor Ql einschaltet, wenn die Spannung Vds über dem Leistungswandlerschalter nach vollständiger Energieabgabe des Sekundärkreises L2 auf nahezu Null Volt absinkt. Wird auf den Primärstrom Ip eines Wandlertransformators Tl geregelt (current mode) , erfolgt die Abschaltung von Ql, wenn der Primärstrom Ip den von einer Regelung 2 vorgegebenen Sollwert erreicht hat.
[5] Die Verläufe von Strömen und Spannungen sind in Fig. 13 dargestellt. Nach Einschalten des Transistors Ql steigt der Primärstrom Ip in der Primärwicklung Ll des Wandlertransformators Tl an, bis der Sollwert erreicht ist. In der Sekundärwicklung L2 fließt zu diesem Zeitpunkt kein Sekundärstrom Is. Nach Abschalten von Transistor Ql ist der Primärstrom Null, und es fließt ein Sekun- därstrom Is. Ist der Sekundärstrom wieder bis auf den Wert Null gesunken, wird der Transistor Ql wieder eingeschaltet. Die Spannung Vds ist zum Schaltzeitpunkt auf nahezu Null Volt abgefallen.
[6] Die Regelung 2 generiert auf diese Weise ein PuIs- weitenmoduliertes Signal zur Steuerung des Transistors Ql. Das Pulsweitenmodulierte (PWM) Signal wird charakterisiert durch die Frequenz fpwm (fpwm = 1/Tpwm) und das Tastverhältnis D. Sich ändernde Lastverhältnisse am Ausgang (RL) und sich ändernde Eingangsspannungsbedingungen führen zu einer Variation von Frequenz fpwm und Tastverhältnis D.
[7] In herkömmlicher analoger Technik gibt es eine Vielzahl von Pulsweitenmodulationskontrollern, die dieser Betriebsart Rechnung tragen. Digitale Pulsweitenmodulati- onseinheiten in Mikrokontrollern sind ebenfalls in der Lage, diese Betriebsart sicherzustellen.
[8] Bei Verwendung von kostengünstigen 8 Bit Mikrokontrollern und Wandlerfrequenzen zwischen 250 KHz und 500 KHz gibt es jedoch nur eine sehr eingeschränkte Aus- wähl an Mikrokontrollern, die eine Pulsweitenmodulations- einheit beinhalten, die diese Betriebsart ermöglichen.
[9] Ein Beispiel für einen solchen Mikrokontroller ist der PIC16F785 der Firma MICROCHIP (siehe PIC16F785/HV785 Data Sheet, MICROCHIP DS41249D) . Es handelt sich um einen 8 Bit CMOS MikroController mit einer integrierten PuIs- weitenmodulationseinheit . Verschiedene Betriebsarten werden durch die Pulsweitenmodulationseinheit unterstützt, z.B. Single-, Dual- Phase oder Single Complementary PWM.
[10] Fig. 14 zeigt den prinzipiellen Aufbau der Pulsweitenmodulationseinheit 20 eines solchen MikroControllers in der Betriebsart Complementary Output. Ein Taktsignal pwm_clk für einen Phasenzähler 202 wird üblicherweise di- rekt aus dem Prozessortakt Fosc generiert, ein Vorteiler 204 kann konfiguriert werden. Die maximale Periodendauer der Einschaltphase wird konfiguriert durch Bit 0 bis Bit 4 (PER <4:0>) in einem Pulsweitenmodulationstaktkontroll- register PWMCLK (nicht gezeigt) . Der Phasenzähler 202 zählt sein Register bei jedem Takt pwm clk um eins hoch. Erreicht der Wert des Phasenzählers 202 (PWM_COUNT) den in PER definierten Wert, der die maximale Periodendauer darstellt, wird der Phasenzähler auf Null zurückgesetzt. Vorraussetzung dafür ist, dass die Pulsweitenmodulations- einheit 20 im Single Master Modus arbeitet, d.h. die Pulsweitenmodulationseinheit 20 arbeitet für sich alleine, andere Pulsweitenmodulationseinheiten sind nicht beteiligt .
[11] Die Wirkungsweise des Tastverhältnisses wird im Pulsweitenmodulationskonfigurationsregister PWMCONl (nicht gezeigt) festgelegt. Wird für den Vergleich des Primärstromes mit der Sollwert-Reglervorgabe (current mode) ein interner Komparator 206 des MikroControllers genutzt und soll ein maximales Tastverhältnis bei minima- ler Frequenz des Pulsweitenmodulationssignals vorgegeben werden, ist es erforderlich, die Einschaltzeit z.B. durch eben den Komparator 206 des MikroControllers zu beenden. Zusätzlich wird ein Register PWMPH2 in Kombination mit einem Gatter 208 dazu genutzt, um unabhängig vom Kompara- tor 206 die Einschaltzeit der aktuellen Pulsweitenmodula- tionsperiode zu beenden. Ist der Ausgang des Gatters 210 ungleich Null und der Ausgang des Gatters 208 gleich Null, wird der Schaltausgang SQi aktiv geschaltet, wenn der Phasenzähler PWM_COUNT den Wert Null erreicht hat, und der nächste Takt des Pulsweitenmodulationstaktes anliegt. Der Schaltausgang SQi wird inaktiv, falls Komparator 206 aktiv gesetzt wird oder der Phasenzähler PWM_COUNT den Wert des Registers PWMPH2 erreicht hat (PWM_COUNT = PWMPH2) . Da die internen Komparatorausgänge asynchron, d.h. unabhängig vom Pulsweitenmodulationstakt, auf das Rücksetzen der Einschaltzeit des Pulsweitenmodulationssignals wirken, gibt es bei diesem Baustein keine digitalen Auflösungsfehler bezüglich des Tastverhältnisses. In dieser Konfiguration ist es leicht möglich, den Transistor Ql eines Sperrwandlers 1 anzusteuern, allerdings nur in einem nichtlückendem Betrieb. Unter nichtlü- ckendem Betrieb wird im folgenden ein Pulsweitenmodulier- ter Betrieb mit variablem Tastverhältnis und fester PuIs- weitenmodulationsfrequenz ohne verlustarmes Schalten des Transistors Ql bezeichnet. Zusätzlich besitzt die PuIs- weitenmodulationseinheit 20 einen Eingang 212, der es ermöglicht, die Pulsweitenmodulationsausgänge bei Auftreten von Ausnahmefällen (z.B. Überspannung, Überstrom etc.) inaktiv zu schalten. Der Phasenzähler 202 wird bei Auftreten eines solchen Ereignisses auf Null zurückgesetzt, die Pulsweitenmodulationsausgänge SQi und SQΪ bleiben in- aktiv. Verschwindet das Ausnahmeereignis, startet die Pulsweitenmodulationseinheit 20 automatisch und die Pulsweitenmodulationsausgänge werden mit Verzögerung von einem Takt des Pulsweitenmodulationstaktes (PWM CLK) wieder freigegeben, falls der Port PRSEN im Konfigurationsregis- ter PWMCON0 gesetzt ist.
[12] Mit solch einem MikroController ist es prinzipiell möglich, auf das Auftreten eines Vds-Ereignisses (Absinken der Spannung Vds am Leistungswandlerschalter Ql gegen Null Volt) zu reagieren, falls Transistor Ql ausgeschal- tet ist. Dies erfolgt über den oben genannten Eingang 212 zum inaktiv Schalten der Ausgänge bei Auftreten von Ausnahmeereignissen. Bei genauerer Betrachtung ergibt sich jedoch ein zeitliches Auflösungsproblem: Um den Mikro- controller mitzuteilen, dass ein Vds-Ereignis stattgefun- den hat, wird ein low aktives Signal mit der Pulslänge t_tr in diesem Eingang bereitgestellt.
[13] Die Pulslänge t_tr des Signals muss mindestens die Länge der Periodendauer eines Pulsweitenmodulationstaktes aufweisen, damit das Ereignis sicher in der Pulsweitenmo- dulationseinheit registriert wird. Da die Generierung des Pulses nicht synchron zum Pulsweitenmodulationstakt erfolgt, muss die Pulslänge sogar länger sein als eine Periode des Pulsweitenmodulationstaktes, im Beispiel des Microchip MikroControllers mit 8 MHz Taktfrequenz und ei- nem Vorteilerverhältnis von 1:1 des Vorteilers 204 größer 125ns. Unter Berücksichtigung des nicht quarzgenauen RC- Oszillators des MikroControllers wird eine Pulslänge t tr von 175ns definiert, d.h. es vergeht minimal 1 Pulswei- tenmodulationstakt bzw. maximal 2 Pulsweitenmodulations- takte zum Registrieren des Vds-Ereignisses in der PuIs- weitenmodulationseinheit. Nach der Registrierung wird der Periodenzähler auf Null zurückgesetzt, die Ausgänge der Pulsweitenmodulationseinheit sind deaktiviert. Nach Verschwinden des Vds-Ereignisses wird ein weiterer Pulswei- tenmodulationstakt benötigt, um den Ausgang PHl wieder zu aktivieren, d.h. es vergehen minimal 175ns bzw. maximal 300ns vom Auftreten des Vds-Ereignisses bis zum Einschalten des Transistors Ql. Diese zwei Fälle sind in Fig. 15 dargestellt. Bei einer Wandlerfrequenz von 50OkHz beträgt eine Periodendauer 2 μs . In einem später näher zu behan- delndem Ausführungsbeispiel beträgt die Zeit von einem Spannungsnulldurchgang zum nächsten Spannungsmaximum lediglich 300ns. Somit ist die zeitliche Auflösung für den quasiresonanten Betrieb viel zu gering und die Taktlaufzeiten zu langsam, um eine spannungsfreie Schaltung (ZVS) des Transistors Ql zu ermöglichen. Es ergibt sich also das Problem beim Einsatz vergleichbarer MikroController mit ähnlich leistungsfähigen Pulsweitenmodulationseinhei- ten, dass man einen Sperrwandler mit den bereits genannten Randbedingungen nicht für quasiresonanten Betrieb mit ZVS und einem damit verbundenen guten Wirkungsgrad verwenden kann, weil die Pulsweitenmodulationseinheit nicht in der Lage ist, den Transistor Ql zum erforderlichen Zeitpunkt einzuschalten.
Aufgabe
[14] Aufgabe der vorliegenden Erfindung ist es, eine Schaltungsanordnung zur Steuerung von Leistungswandlern anzugeben, mit einem Mikrocontroller der eine digital gesteuerte Pulsweitenmodulationseinheit (20) beinhaltet, die einen Ausgang aufweist, an dem ein Schaltsignal zum Schalten eines Leistungswandlerschalters anliegt, wobei die Schaltungsanordnung einen Leistungswandler im quasire- sonanten Betrieb bei hoher Schaltfrequenz verlustarm ansteuern kann.
[15] Eine weitere Aufgabe der Erfindung ist es, ein Verfahren zur Steuerung eines Leistungswandlers anzugeben, mit einem Mikrocontroller der eine digital arbeitende Pulsweitenmodulationseinheit zur Regelung des Leistungswandlers beinhaltet, die einen Ausgang aufweist, an dem ein Schaltsignal zum Schalten eines Leistungswandlerschalters anliegt, mit dem der Leistungswandler im quasi- resonanten Betrieb bei hoher Schaltfrequenz verlustarm angesteuert werden kann.
Darstellung der Erfindung
[16] Die Lösung der Aufgabe bezüglich der Schaltungsanordnung erfolgt erfindungsgemäß mit einer Schaltungsan- Ordnung zur Steuerung von Leistungswandlern mit einem Mikrocontroller, der eine digital gesteuerte Pulsweitenmodulationseinheit beinhaltet, die einen Ausgang aufweist, an dem ein Schaltsignal zum Schalten eines Leistungswandlerschalters anliegt, wobei die Schaltungsanord- nung einen analogen Schaltungsteil zum Einschalten eines Leistungswandlerschalters aufweist, wenn die Spannung über dem Leistungswandlerschalter im wesentlichen Null ist.
[17] Die Lösung der Aufgabe bezüglich des Verfahrens er- folgt mit einem Verfahren zur Steuerung eines Leistungs- wandlers mit einem MikroController der eine digital arbeitende Pulsweitenmodulationseinheit zur Regelung des Leistungswandlers beinhaltet, die einen Ausgang aufweist, an dem ein Schaltsignal zum Schalten eines Leistungswand- lerschalters anliegt, wobei der Leistungswandlerschalter im Betriebszustand des quasiresonanten Modus des Leistungswandlers über eine schnelle Analogschaltung eingeschaltet wird. Dabei wird der Ausgang der Pulsweitenmodulationseinheit mit einem Ausgang der schnellen Analog- Schaltung über eine ODER-Verknüpfung verbunden, um den LeistungswandlerSchalter anzusteuern.
[18] In einer ersten Ausbildung wird der Transistor Ql unabhängig von der Pulsweitenmodulationseinheit des MC eingeschaltet, falls das Vds-Ereignis eintritt. Dazu wird ein sogenannter Vorpuls generiert, der länger ist als die Verzögerungszeit, die der MikroController benötigt, um selbst Ql einzuschalten, falls ein Vds-Ereignis eintritt. Dieser Vorpuls wird mit dem eigentlichen Pulsweitenmodu- lationsausgang SQi des MikroControllers logisch ODER ver- knüpft und mit diesem Signal der Transistor Ql angesteuert. Dadurch kann die Pulsweitenmodulationseinheit sowie der analoge Schaltungsteil den Leistungswandlerschalter einschalten, daher ist die Schaltung auch in Betriebszu- ständen, in denen die Analogschaltung nicht arbeitet, funktionsfähig.
[19] In einer weiteren Ausbildung erfolgt das Einschalten des Leistungswandlerschalters durch eine erste Schaltflanke, die eine bistabile Kippstufe setzt, deren Ausgang dann den Leistungsschalter schaltet. Der Leistungswand- lerschalter kann dabei ebenfalls über eine ODER- Verknüpfung von der Pulsweitenmodulationseinheit einge- schaltet werden. Das Rücksetzen der bistabilen Kippstufe erfolgt dann wieder durch die Pulsweitenmodulationsein- heit des MikroControllers, der damit die Steuerung des Leistungswandlerschalters und damit die Regelung des Leistungswandlers übernimmt. Dies hat den Vorteil, dass die im MikroController ohnehin schon vorhandene Pulswei- tenmodulationseinheit mitgenutzt werden kann, was die Kosten der Schaltungsanordnung positiv beeinflusst.
[20] Wird der erste Puls oder die erste Schaltflanke zum Einschalten des Leistungswandlerschalters nur im quasire- sonanten Betrieb des Leistungswandlers vom analogen Schaltungsteil generiert, so treten in den anderen Betriebsarten keine unerwünschten Effekte auf, die die korrekte Betriebsweise des Leistungswandlers stören könnten.
[21] Wird im wesentlichen zeitgleich mit dem ersten Puls oder der ersten Schaltflanke ein zweiter Puls oder eine zweite Schaltflanke generiert, so kann der Pulsweitenmo- dulationseinheit des MikroControllers gleichzeitig mit der Generierung des Vorpulses oder der Schaltflanke der Nulldurchgang der Spannung über dem Leistungswandlerschalter angezeigt werden. Dies bietet den Vorteil einer besseren und genaueren Funktionsweise. Um den Leistungswandler beim Einschalten und in anderen Betriebsarten vor Fehlfunktionen zu schützen, wird Vorteilhafterweise die Abgabe des ersten und des zweiten Pulses oder der ersten und der zweiten Schaltflanke unterdrückt, wenn der Leistungswandlerschalter eingeschaltet ist.
[22] Wird mit einer Schaltungsanordnung gearbeitet, die einen Vorpuls generiert, so sollte die Länge des ersten Pulses so konfiguriert werden, dass eine durch die Puls- weitenmodulationseinheit hervorgerufene Verzögerung des Schaltsignals am Ausgang gegenüber dem Nulldurchgang der Spannung über dem Leistungswandlerschalter sicher überbrückt wird. Dies schützt den Leistungswandler vor Fehl- funktionen, die ein unberechenbares Verhalten verursachen können. Die Länge des zweiten Pulses sollte dabei so konfiguriert sein, dass er durch die Pulsweitenmodulations- einheit des MikroControllers sicher erfasst wird. Damit wird eine korrekte Steuerung des Leistungswandlerschal- ters und in Folge eine gute Regelung des Leistungswandlers ermöglicht.
[23] Wird die Generierung des ersten Pulses oder der ersten Schaltflanke zum Einschalten eines Leistungswandlerschalters dann unterdrückt, wenn ein Parameter des Leis- tungswandlers einen vorgegebenen Bereich verlässt, kann der Regelbereich der erfindungsgemäßen Schaltungsanordnung erheblich vergrößert werden, da dann auch Situationen mit sehr kleiner Last sicher ausgeregelt werden können. Wenn der Parameter des Leistungswandlers seine Aus- gangsspannung ist, kann er besonders gut in elektronischen Betriebsgeräten für Gasentladungslampen Verwendung finden. Bei Betriebsgeräten für Xenon-Hochdruckentladungslampen reicht der vorgegebene Ausgangsspannungsbereich Vorteilhafterweise von OV bis 200V. Besonders be- vorzugt reicht der vorgegebene Ausgangsspannungsbereich von OV bis 160V. Damit wird die Ausregelung von Niedrig- lastzuständen noch genauer.
[24] Weitere vorteilhafte Weiterbildungen und Ausgestaltungen der erfindungsgemäßen Schaltungsanordnung zur Steuerung von Leistungswandlern ergeben sich aus weiteren abhängigen Ansprüchen und aus der folgenden Beschreibung. Kurze Beschreibung der Zeichnung (en)
[25] Die Erfindung wird nachstehend anhand von Ausführungsbeispielen näher erläutert. Es zeigen:
[26] Fig. 1 eine Prinzipschaltung zur Generierung eines Vorpulses zur Ansteuerung eines Leistungswandlerschalters .
[27] Fig. 2a die zeitlichen Verläufe einiger relevanter Signale im quasiresonanten Betrieb.
[28] Fig. 2b die zeitlichen Verläufe einiger relevanter Signale im nichtlückenden Betrieb.
[29] Fig. 3 eine Prinzipschaltung der erfindungsgemäßen Schaltungsanordnung mit einer Pulsweitenmo- dulationseinheit eines MikroControllers mit einem Schaltungsteil, das den Spannungsnull- durchgang am Leistungswandlerschalter (Ql) detektiert .
[30] Fig. 4 das Spannungssignal am Leistungswandlerschalter und das Ausgangssignal des Schaltungsteils der erfindungsgemäßen Schaltungs- anordnung, das den Spannungsnulldurchgang am
Leistungswandlerschalter (Ql) detektiert.
[31] Fig. 5 die Prinzipschaltung nach Fig. 1 mit einem zusätzlichen Schaltungsteil zur Unterdrückung des erfindungsgemäßen Vorpulses/der Schaltflanke bei Niedriglastsituationen.
[32] Fig. 6 das Schaltbild eines ersten Ausführungsbeispiels der erfindungsgemäßen Schaltungsan- Ordnung mit einem analogen Aufbau in Bipolartechnik.
[33] Fig. 7 die Beschaltung des MikroControllers im ersten Ausführungsbeispiel.
[34] Fig. 8a einige relevante Signale des ersten Ausführungsbeispiels im quasiresonanten Betrieb.
[35] Fig. 8b einige relevante Signale des ersten Ausführungsbeispiels im nichtlückenden Betrieb.
[36] Fig. 9 das Schaltbild eines zweiten Ausführungsbei- spiels der erfindungsgemäßen Schaltungsanordnung das einen analogen Aufbau mit einem Timerbaustein aufweist, und das mit Schaltflanken arbeitet.
[37] Fig. 10 die Beschaltung des MikroControllers im zweiten Ausführungsbeispiel.
[38] Fig. IIa einige relevante Signale des zweiten Ausführungsbeispiels im quasiresonanten Betrieb .
[39] Fig. IIb einige relevante Signale des zweiten Aus- führungsbeispiels im nichtlückenden Betrieb.
[40] Fig. 12 eine Prinzipschaltung eines Sperrwandlers nach dem Stand der Technik.
[41] Fig. 13 einige relevante Signale eines Sperrwandlers nach dem Stand der Technik im quasiresonan- ten Betrieb. [42] Fig. 14 eine Prinzipschaltung einer Pulsweitenmodu- lationseinheit eines MikroControllers nach dem Stand der Technik.
[43] Fig. 15 einige relevante Signale zur Verdeutlichung der Verzögerungszeit zwischen Spannungsnulldurchgang und dem Einschalten eines Leistungswandlerschalters bei einer Pulsweiten- modulationseinheit eines MikroControllers nach dem Stand der Technik.
Bevorzugte Ausführung der Erfindung
[44] Fig. 1 zeigt den prinzipiellen Aufbau der erfindungsgemäßen Schaltungsanordnung mit einer Pulsweitenmo- dulationseinheit 20 eines MikroControllers. Die Detektion des Spannungsnulldurchganges von Vds erfolgt im Schal- tungsteil 302. Der Zeitpunkt für das Auftreten des Vds- Ereignisses wird am Ausgang 3020 von Ul in Form eines positiven Pulses 3022 (Vds-Puls) zur Verfügung gestellt. Die Signalverläufe für das Vds-Signal und das von dem Schaltungsteil generierte Signal für das Auto-Shutdown Ereignis sind in der Fig. 4 dargestellt. Sobald die Spannung am Transistor Ql bis auf etwa null Volt zusammengebrochen ist, generiert der Schaltungsteil 302 an seinem Ausgang ein Signal U4_out mit dem Puls 3032. Der optimale Detektionspunkt für das Vds-Ereignis kann mittels Rl, R9 und Cl dimensioniert werden. Hierbei können auch bei der Weiterverarbeitung entstehende Gatterlaufzeiten mit berücksichtigt werden. Die Detektionsschaltung wird dann bei einer Vds-Spannung vor dem Nulldurchgang aktiviert, so dass nach allen Gatterlaufzeiten der Wandlertransistor dann im Spannungsnulldurchgang eingeschaltet wird. Dl entkoppelt den Leistungskreis vom Regel- bzw. Steuerkreis der Schaltung bezüglich der Spannungspegelunterschiede. D2 verhindert zu hohe negative Eingangsspannungen am Gatter Ul . Der Ausgang von Ul wird auf den Eingang des mono- stabilen Multivibrators (bestehend aus U2, U3, C2, R2, R3 und D3) geführt. Der Ausgang dieses monostabilen Multivibrators am Gatter U3 liefert das Signal für das Auto- Shutdown Ereignis für den Eingang 212 der Pulsweitenmodu- lationseinheit 20 im MikroController.
[45] In den Fig. 2a und 2b ist das Signal U3_out mit einer Pulslänge von ca. 175ns zu sehen. Gatter U4 bewirkt, dass das Auto-Shutdown Ereignis nur dann gesetzt wird, wenn der Pulsweitenmodulationsausgang SQi abgeschaltet ist, außerdem wird der erforderliche Eingangspegel (low aktiv) am MikroController sichergestellt.
[46] Der Vds-Puls 3022 im Signal Ul_out wird in einen zweiten Schaltungsteil 301 zur Erzeugung des Vorpulses 3024 im Signal U7_out eingegeben. Der Vorpuls 3024 wird nur erzeugt, wenn der Wandlertransistor Ql abgeschaltet ist. Dies soll eine Erzeugung des Vorpulses bei anderen Betriebsarten, z.B. im nichtlückenden Betrieb wie in Fig. 2b gezeigt, oder beim Starten des Wandlers nach dem Einschalten der Versorgung, verhindern. Ist die Randbedingung des quasiresonanten Betriebes wie in Fig. 2a darge- stellt, gegeben, gibt das Gatter U5 einen Puls 3026 im Signal U5 Out aus, der im Prinzip dem Puls 3022 entspricht, jedoch um die Gatterlaufzeit des Gatters U5 verzögert ist. Verwendet man heute übliche CMOS-Gatter, bewegt sich die Gatterlaufzeit lediglich im Bereich von 40ns-60ns. Der Puls 3026 wird in den Eingang eines weiteren monostabilen Multivibrators (bestehend aus U6, U7, C3, R4, R5 und D4) geführt. Dieser formt daraus den Puls 3024, den er an seinem Ausgang U7 ausgibt. Das Signal U7 out mit dem Puls 3024 wird dann über ein weiteres Gatter U8 mit dem Ausgangssignal PWM PHl des Ausgangs SQi ODER-verknüpft . Das Ausgangssignal PWM PHl enthält den Puls 3028, und stellt das Pulsweitenmodulationssignal mit verspätetem Einschaltzeitpunkt des Wandlertransistors Ql dar. Die beiden oder-verknüpften Pulse 3024 und 3028 ergeben den Puls 3030 im Signal U8_out, das das Pulsweiten- modulationssignal mit korrektem Einschaltzeitpunkt des Wandlertransistors Ql darstellt.
[47] Im nichtlückenden Betrieb wird, wie Eingangs schon erwähnt, die Erzeugung eines Vorpulses unterdrückt. Im nichtlückenden Betrieb wird die Spannung Vds im abge- schalteten Zustand von Ql über dem Wandlertransistor Ql nie null, da der Wandlertransformator nicht vollständig entladen wird. Dies führt dazu, dass der Sekundärstrom Is während dieser Zeit nie Null wird. Damit wird im nichtlückenden Betrieb kein Vds-Ereignis detektiert. Nur in Son- derfällen (z.B. beim Einschaltzeitpunkt) oder bei Störungen wird ein fälschlich detektiertes Vds-Ereignis durch das Gatter U5 sicher unterbunden. Dieses unterdrückt die Erzeugung eines Vorpulses 3024 wenn der Wandlertransistor Ql eingeschaltet ist, um einem falschen Ausschaltzeit- punkt des Transistors vorzubeugen.
[48] Fig. 3 zeigt die Konfiguration der Pulsweitenmodula- tionseinheit des MikroControllers für einen Sperrwandler, welcher wie oben erwähnt den Eingang 212 (Auto-Shutdown) verwendet, um der Pulsweitenmodulationseinheit 20 das Durchschwingen der Spannung Vds am Transistor Ql nach Energieabgabe im Sekundärkreis mitzuteilen. Zu diesem Zweck generiert die oben beschriebene Zusatzschaltung 302 beim Absinken der Spannung Vds gegen Null Volt einen negativen Puls 3032 konstanter Länge und gibt diesen in den Auto-Shutdown Eingang 212 ein. Der Puls 3032 wird eben- falls nur ausgegeben, falls der Transistor Ql ausgeschaltet ist. Lediglich in diesem Schaltzustand des Sperrwandlers macht es Sinn, den Puls zum Beenden der aktuellen Periode des Pulsweitenmodulationssignals an die Pulswei- tenmodulationseinheit auszugeben .
[49] Im folgenden soll ein Beispiel zur Verdeutlichung der Erfindung angegeben werden. Die erfindungsgemäße Schaltungsanordnung kann z.B. in einem elektronischen Betriebsgerät für Xenon-Hochdruck-Gasentladungslampen Anwendung finden. Diese Gasentladungslampen werden seit ei- niger Zeit vermehrt in Automobilen eingesetzt, da sie wegen ihrer Robustheit und Langlebigkeit und wegen ihres hohen Wirkungsgrades Vorteile gegenüber herkömmlichen Glühlampen aufweisen. Die Hochdruckentladungslampe hat eine Nominalleistung von 35W. Das elektronische Betriebs- gerät setzt die 12V Bordspannung eines Automobils auf die für den Lampenbetrieb notwendige Lampenspannung um und liefert die notwendige Leistung. Dazu ist im Betriebsgerät ein 8-Bit MikroController der Firma Mircrochip implementiert, der die notwendigen Steuerungsaufgaben und die Kontrolle über die Pulsweitenmodulation übernimmt.
Für den Betrieb des im Betriebsgerät implementierten Sperrwandlers zum Betreiben der 35W Hochdruckentladungslampe gelten folgende Randbedingen im quasiresonanten Betrieb :
• Transistor Schaltfrequenz: 250 KHz bis 500 KHz Maximale Einschaltzeit für den Transistor Ql: 3, 2 μs
[50] Die Pulsweitenmodulationseinheit entspricht der in Fig. 3 dargestellten Konfiguration. Der Prozessortakt Fosc wird mit der maximal möglichen Frequenz von 8 MHz des internen Oszillators getaktet. Die Verwendung eines externen Oszillators scheidet aus Kostengründen aus. Die PuIs- weitenmodulationsregister werden wie folgt konfiguriert:
- I i
[51] Befindet sich der Sperrwandler des Betriebsgerätes im quasiresonanten Betrieb, kann man mit der erfindungsgemäßen Schaltungskonfiguration nach Fig. 1 bei Verwen- düng des PIC16F785 von Microchip keine digitalen Auflösungen bezüglich Frequenz und Tastverhältnis nachweisen. Die Schaltung verhält sich nahezu wie ein vergleichbarer analoger integrierter Current Mode Pulsweitenmodulations- baustein .
[52] Einen entscheidenden Nachteil weist die Schaltungsanordnung nach Fig. 1 allerdings auf. Durch die Generierung des Vorpulses gibt es ein Mindesttastverhältnis D bezogen auf die Pulsweitenmodulationsansteuerung. Da die Dauer des Vorpulses eine vorgeschriebene Minimallänge be- sitzt, steigt dieses Tastverhältnis mit steigender Frequenz des Sperrwandlers im quasiresonanten Betrieb. Bei einer maximalen Wandlerfrequenz von 500KHz und einer Vor- pulslänge von 325ns beträgt das minimale Tastverhältnis D=16,25%. [53] Xenon-Hochdruckentladungslampen werden mit einer Nominalleistung von 35W im normalen Brennzustand betrieben. Unmittelbar nach Lampenzündung wird eine Leistung an der Lampe bereitgestellt, die abhängig von der Lampentempera- tur bis auf das 2 H fache der Nominalleistung steigen kann. Der Lampenspannungsbereich beträgt während dieser Zeit ca. 20V bis maximal 120V, und ist abhängig vom verwendeten Lampentyp. Quecksilberfreie Lampen haben ungefähr die Hälfte der Brennspannung einer quecksilberhalti- gen Lampe. Während der Brennphasen kann die Schaltung derart dimensioniert werden, dass das Minimaltastverhältnis kein Problem darstellt, da es bei den vorhandenen Lastbedingungen praktisch nicht auftritt.
[54] Vor der Lampenzündung jedoch wird der Ausgangskon- densator Cout (siehe Fig. 12) auf eine Spannung von ca. 400V aufgeladen. Ist diese Spannung erreicht, muss diese Spannung solange ausgeregelt werden, bis die Lampenzündung erfolgt ist. Während dieser Phase ist der Lastwiderstand RL praktisch unendlich hoch, und es ist erforder- lieh, die Generierung des Vorpulses zu unterbinden, da genau in diesem Betriebszustand das Mindesttastverhältnis D zu einem unerlaubten Ansteigen der Ausgangsspannung an Cout führen würde. Ein geeignetes Kriterium für das Verhindern des Vorpulses ist die Erfassung der Spannung Vout am Ausgangskondensator Cout. Erreicht die Spannung einen bestimmten Maximalwert, der oberhalb der Lampenbrennspan- nung liegen sollte, wird die Generierung des Vorpulses und die Generierung des Auto-Shutdown Ereignisses zur Pulsweitenmodulationseinheit des MikroControllers abge- schaltet. Die Generierung der Pulsweitenmodulation erfolgt dann ausschließlich in der Pulsweitenmodulations- einheit des MikroControllers im nichtlückenden Betrieb (feste Frequenz, kein Zero Voltage Switching ZVS an Transistor Ql) . Da die zu übertragende Leistung in diesem Fall jedoch sehr gering ist, spielt die Verlustleistung am Transistor Ql in dieser Betriebsart eine vernachlässigbare Rolle.
[55] Fig. 5 zeigt eine mögliche Ausführung des Schaltungsteils 303, der die Generierung des Vorpulses unterdrückt. Am Komparator U9 wird die Ausgangsspannung Vout gemessen und mit einem Schwellwert Vout thr verglichen. Der erforderliche Spannungsteiler ist im Prinzipschaltbild nicht angegeben. Ist die Spannung Vout größer als der vorgegebene Schwellwert Vout th, generiert der Komparator ein low aktives Reset Signal. Erweitert man die Gatter U4 und U5 um einen zusätzlichen Eingang, wird bei low Level an diesem Eingang die Vorpulsgenerierung und die Generierung des Shutdown-Signals zur Pulsweitenmodu- lationseinheit des MikroControllers unterdrückt.
[56] Um die Vorteile der Erfindung noch detaillierter darlegen zu können, werden im folgenden zwei praktische Ausführungsbeispiele der erfindungsgemäßen Schaltungsanordnung beschrieben:
Erstes Ausführungsbeispiel
[57] Das Schaltbild des ersten Ausführungsbeispiels ist in Fig. 6 gezeigt.
[58] Die Beschaltung eines auch hier verwendeten Mikro- controllers vom Typ PIC16F785 ist in Fig. 7 dargestellt. Die Ein- bzw. Ausgänge der Schaltung haben folgende Bedeutung: +5V REF Versorgungsspannung 5V DC
VCC Versorgungsspannung 12V DC
AGND Ground
Vds Drain-Source Spannung am Transistor Ql gemäß Fig. 12
/SYNC_VZS Trigger Signal für das Auto-Shutdown
Signal zum MikroController
STOP SYNC Signal zum Erzwingen des nichtlücken- den Betriebs SQI Pulsweitenmodulation Ausgang SQi des
MikroControllers
Ql DRV Pulsweitenmodulationssignal zur Ansteuerung von Transistor Ql
Ip Strom Ip durch Ll gemäß Fig. 12 Ip soii Primärstrom Sollwertvorgabe Ip son vom
Regler
[59] Fällt die Drain-Source Spannung Vds am Transistor Ql, wird Dl-a leitend und Transistor Q30 wird eingeschal- tet. Die Spannung zwischen C55 und R32 erhöht sich schlagartig und Transistor Q9 wird über den Spannungsteiler R32, R13 und R12 eingeschaltet. Ist Dil leitend, d.h. der Transistor Ql eingeschaltet, oder D13 leitend, d.h. die Vorpulsgenerierung wird aufgrund zu hoher Ausgangs- Spannung Vout am Ausgang des Sperrwandlers unterdrückt, bleibt der Transistor Q9 ausgeschaltet und es wird kein Auto-Shutdown Signal in den MikroController eingegeben bzw. es wird kein Vorpuls generiert. Am Kollektor von Q9 wird das Auto-Shutdown Signal zur Verfügung gestellt. Die Einschaltdauer von Q9 wird im Wesentlichen durch C55, R32, R13 und R12 bestimmt. Solange Q9 eingeschaltet ist, wird Transistor Q30 durch die Rückkopplung von R76 eingeschaltet gelassen, damit keine weiteren Vds-Ereignisse registriert werden. Die Einschaltdauer des low aktiven Pulses /SYNC_VZS wird auf ca. 175ns dimensioniert, um ein sicheres Einlesen des Ereignisses in der Pulsweitenmodu- lationseinheit des MikroControllers zu garantieren. [60] Im Gegensatz zur vorhergehenden Prinzipbeschreibung wird der Vorpuls durch die positive Flanke des Auto- Shutdown Ereignisses /SYNC VZS generiert, d.h. er wird nicht zeitgleich mit der negativen Flanke von /SYNC_VZS generiert. Bezogen auf das Erreichen der minimalen Vds Spannung im quasiresonanten Betrieb bei abgeschalteten Ql Transistor tritt die negative Flanke von /SYNC_VZS rund 175ns vor Erreichen des Vds-Ereignisses auf, zur Gewährleistung eines optimalen Wirkungsgrades muss der Vorpuls daher zeitverzögert generiert werden. Durch C56, R80, R81 und R39 kann die Länge des Vorpulses dimensioniert werden. Im Beispiel wird ein Vorpuls mit einer Länge von 350ns konfiguriert. D18 und D17 bilden ein ODER-Gatter, über D18 wird der Pulsweitenmodulationsausgang SQi mit dem Vorpuls über D17 logisch verknüpft. Falls der Vorpuls oder der Ausgang des MikroControllers SQi aktiv ist, wird Q13 eingeschaltet. Mittels des Transistors Q13 erfolgt die Anpassung des Pegels auf VDD. Dies ist für die Treiberansteuerung von Ql erforderlich. Alle Elemente nach Q13 stellen einen Vortreiber für die Ansteuerung des Treibers von Ql dar.
[61] Das Eingangssignal Ip und das Signal CLC OUT am Mik- rocontroller sind die Eingangsgrößen für den internen
Komparator Cl des MikroControllers. Beide Signale bestim- men das Tastverhältnis des pulsweitenmodulierten Signals zur Ansteuerung von Ql .
[62] Fig. 8 zeigt den zeitlichen Verlauf ausgewählter
Signale im quasiresonanten Betrieb und im nichtlückenden
Betrieb. Es ist deutlich zu sehen, dass der erfindungsge- mäße Vorpuls V_D20 zusammen mit dem vom MikroController generierten Ausgangssignal SQi das Ansteuersignal Ql DRV für den Wandlertransistor liefert. In den bisherigen Ausführungen wurde das Signal gemäß der Prinzipdarstellung V_D20 als U7_out und das Signal Q1_DRV als U8_out bezeichnet. Das vom MikroController generierte Signal SQi ist gegenüber dem Vds-Ereignis Zeitverzögert. Der von der erfindungsgemäßen Schaltungsanordnung generierte Vorpuls stellt das Einschalten des Wandlertransistors im Spannungsnulldurchgang sicher, während der MikroController für den richtigen Ausschaltzeitpunkt sorgt. Im nichtlü- ckenden Betrieb in Fig. 9b wird die Vorpulserzeugung unterdrückt, da kein Vds-Ereignis detektiert werden muss.
Zweites Ausführungsbeispiel
[63] Das zweite Ausführungsbeispiel unterscheidet sich in der Schaltungsrealisierung vom ersten Ausführungsbei- spiel. Es werden daher hauptsächlich die Schaltungsdetails erörtert.
[64] Fig. 9 zeigt die Schaltungsanordnung des zweiten Ausführungsbeispiels. Die Beschaltung des Mikrocontrol- lers PIC16F785 ist in Fig. 10 dargestellt. Die Ein- bzw. Ausgänge der Schaltung haben folgende Bedeutung:
+5V_REF Versorgungsspannung 5V DC
VCC Versorgungsspannung 12V DC
AGND Ground
VDS Drain- Source Spannung am Transistor Ql gemäß Fig. 12
SYNC_VZS zu /SYNC_OFF negiertes Signal (siehe
/SYNC_VZS)
/SYNC_VZS Trigger Signal für das Auto-Shutdown
Signal zum MikroController /SYNC_OFF Komplementärausgang SQl der Pulswei- tenmodulationseinheit im Mikrocont- roller
/CLR_SYNC Signal zum Erzwingen des nichtlücken- den Betriebs SQI Pulsweitenmodulation Ausgang SQi des
MikroControllers
Q1_DRV Pulsweitenmodulationssignal zur Ansteuerung von Transistor Ql Ip Strom Ip durch Ll gemäß Fig. 12
Ip soii Primärstrom Sollwertvorgabe Ip son vom
Regler
[65] Fällt die Drain-Source Spannung Vds am Transistor Ql, wird Dl-a leitend und erzeugt einen low aktiven Trig- gerpuls am Eingang des Timer Bausteines U5 (TLC555 Texas Instruments) . Der Ausgang Out des Timerbausteines liefert am Ausgang ein Signal SYNC_VZS mit einem high aktiven Puls von ungefähr 175ns Pulslänge. Die Rückkopplung Dil und R8 vom Ausgang zum Triggereingang des Timerbausteines U5 verhindert das Auftreten neuer Triggerereignisse, solange der Ausgang Out eingeschaltet ist.
[66] Da der MikroController ein low-aktives Signal für den Eingang des Auto-Shutdown Ereignisses benötigt, wird am Kollektor von Q17 das negierte Signal von SYNC_VZS ausgegeben, falls der Ausgang SQi des MikroControllers ausgeschaltet ist. Im Beispiel wird dazu der Komplementärausgang SQ1 der Pulsweitenmodulationseinheit im Mikro- controller genutzt (Signal /SYNC OFF) . Der Ausgang für SQ1 ist bei der Initialisierung der Pulsweitenmodulati- onseinheit im MikroController entsprechend zu konfigurieren. Ist SQ1 abgeschaltet, liefert der Ausgang /SYNC_VZS high Pegel. Mit dem Eingang /CLR SYNC kann man die Generierung des Auto-Shutdown Ereignisses unterbinden, um den nichtlückenden Betrieb zu erzwingen.
[67] Transistor Q13 wird eingeschaltet entweder per Signal SYNC VZS oder dem Ausgang der Pulsweitenmodulationseinheit SQI des MikroControllers. D23 und D5 verknüpfen beide Signale logisch ODER miteinander. Wird Q13 eingeschaltet, schaltet Q8 ab bzw. QlO schaltet ein. Das Signal zum Ansteuern der Treiberstufe von Transistor Ql wird am Emitter von QlO abgegriffen. Die Rückkopplung über R73 und C18 auf die Basis des Transistors Q13 sorgt dafür, dass Q13 für eine maximale Zeitspanne (die maximal zulässige Einschaltzeit) eingeschaltet bleibt, jedoch sicher nach dieser Zeit wieder abgeschaltet wird. Mit der fallenden Flanke des Signals Q1_GO wird die Basis von Q13 über C52 und D24 leicht negativ und Q13 schaltet ab. Der Ausgang Q1_DRV wird dadurch wieder low aktiv.
[68] Der Vorteil der Schaltungsanordnung dieses zweiten Ausführungsbeispiels gegenüber der Schaltungsanordnung des ersten Ausführungsbeispiels besteht darin, dass die Schaltung weniger Temperaturabhängigkeit zeigt. Außerdem wird der Transistor Ql zeitgleich mit dem Auto-Shutdown Ereignis eingeschaltet.
[69] Fig. 11 zeigt wieder den zeitlichen Verlauf oben beschriebener ausgewählter Signale im quasiresonanten Be- trieb und im nichtlückenden Betrieb. Dabei verhält sich die Signalzuordnung zu der Prinzipbeschreibung wie im ersten Ausführungsbeispiel.
Be zugs zeichenl i ste
1 Leistungswandler
2 Regelung und Pulsweitenmodulation Ansteuerung des Leistungswandlers
20 Pulsweitenmodulationseinheit 30 analoger Schaltungsteil 202 Phasenzähler 204 Vorteiler 206 interner Komparator
208 ExNor-Gatter zur Beendigung der Einschaltphase 210 Gatter (Phase 1 ???)
212 Und Gatter als Eingang zum inaktiv Schalten des Schaltausganges (Vds-Ereignis) .
301 Schaltungsteil zur Generierung des erfindungsgemäßen Vorpulses
302 Schaltungsteil zur Generierung des Pulses zur Anzeige des Spannungsnulldurchganges der Spannung Vds
303 Schaltungsteil zur Unterdrückung der Pulsgenerierung bei vorbestimmten Lastfällen
3020 Ausgang der Vds-Detektionsschaltung
3022 Ausgangssignal des Ausgangs 3020
3024 erfindungsgemäßer Vorpuls
3026 Ausgangssignal des Gatters U5
3028 verzögerter Pulsweitenmodulation-Puls der digitalen Pulsweitenmodulationseinheit
3030 Pulsweitenmodulationssignal mit korrektem Einschaltzeitpunkt des Wandlertransistors
3032 Puls zum Anzeigen eines Vds-Ereignisses

Claims

Ansprüche
1. Schaltungsanordnung zur Steuerung von Leistungswandlern (1) mit einem MikroController (U3) , der eine digital gesteuerte Pulsweitenmodulationseinheit (20) beinhaltet, die einen Ausgang (SQi) aufweist, an dem ein Schaltsignal zum Schalten eines Leistungswandlerschalters (Ql) anliegt, dadurch gekennzeichnet, dass die Schaltungsanordnung einen analogen Schaltungsteil (30) zum Einschalten eines Leistungswandlerschalters (Ql) aufweist, wenn die Spannung über dem Leistungs- wandlerschalter (Ql) im wesentlichen Null ist.
2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, dass das Einschalten des Leistungswandlerschalters (Ql) durch einen von dem analogen Schaltungsteil generierten ersten Puls (3024) erfolgt, und der erste Puls mit dem Schaltsignal (3028) der Pulsweitenmodulationseinheit, das am Ausgang SQi der Pulsweitenmodulationseinheit anliegt, über eine Oder- Verknüpfung zusammengeführt wird.
3. Schaltungsanordnung nach Anspruch 1, dadurch gekenn- zeichnet, dass das Einschalten des Leistungswandlerschalters (Ql) durch eine erste Schaltflanke erfolgt, die eine bistabile Kippstufe setzt, deren Ausgang den Leistungsschalter schaltet.
4. Schaltungsanordnung nach einem der Ansprüche 2 oder 3, dadurch gekennzeichnet, dass der erste Puls (3024) oder die erste Schaltflanke zum Einschalten des Leistungswandlerschalters (Ql) vom analogen Schaltungsteil nur im quasiresonanten Betrieb des Leistungswandlers generiert wird.
5. Schaltungsanordnung nach einem der Ansprüche 1-4, dadurch gekennzeichnet, dass im wesentlichen zeitgleich mit dem ersten Puls (3024) oder der ersten Schaltflanke vom analogen Schaltungsteil ein zweiter Puls (3032) oder eine zweite Schaltflanke generiert wird, der der Pulsweitenmodulationseinheit (20) des MikroControllers den Nulldurchgang der Spannung über dem Leistungswand- lerschalter (Ql) anzeigt.
6. Schaltungsanordnung nach Anspruch 5, dadurch gekennzeichnet, dass die Abgabe des ersten (3024) und des zweiten (3032) Pulses oder der ersten und der zweiten Schaltflanke unterdrückt wird, wenn der Leistungswand- lerschalter (Ql) eingeschaltet ist.
7. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, dass die Länge des ersten Pulses (3024) so konfiguriert wird, dass eine durch die Pulsweitenmodulationseinheit (20) hervorgerufene Verzögerung des Schaltsignals am Ausgang (SQi) gegenüber dem Nulldurchgang der Spannung über dem Leistungswandlerschalter (Ql) sicher überbrückt wird.
8. Schaltungsanordnung nach Anspruch 5, dadurch gekennzeichnet, dass die Länge des zweiten Pulses (3032) so konfiguriert ist, dass er durch die Pulsweitenmodulationseinheit (20) des MikroControllers 3) sicher er- fasst wird.
9. Schaltungsanordnung nach Anspruch 2 oder 3, dadurch gekennzeichnet, dass die Generierung des ersten Pulses (3024) oder der ersten Schaltflanke zum Einschalten eines Leistungswandlerschalters (Ql) dann unterdrückt wird, wenn ein Parameter des Leistungswandlers einen vorgegebenen Bereich verlässt.
10. Schaltungsanordnung nach Anspruch 9, dadurch gekennzeichnet, dass der Parameter des Leistungswandlers seine Ausgangsspannung ist.
11. Schaltungsanordnung nach Anspruch 10, dadurch gekennzeichnet, dass der vorgegebene Ausgangsspannungsbereich von OV bis 300V reicht.
12. Schaltungsanordnung nach Anspruch 10, dadurch gekennzeichnet, dass der vorgegebene Ausgangsspannungsbe- reich von OV bis 200V reicht.
13. Verfahren zur Steuerung eines Leistungswandlers (1) mit einem MikroController (U3) der eine digital arbeitende Pulsweitenmodulationseinheit (20) zur Regelung des Leistungswandlers (1) beinhaltet, die einen Ausgang (SQi) aufweist, an dem ein Schaltsignal zum
Schalten eines Leistungswandlerschalters (Ql) anliegt, dadurch gekennzeichnet, dass der Leistungswandlerschalter (Ql) im Betriebszustand des quasiresonanten Modus des Leistungswandlers über eine schnelle Ana- logschaltung eingeschaltet wird.
14. Verfahren nach Anspruch 13, dadurch gekennzeichnet, dass der Ausgang (SQi) der Pulsweitenmodulationseinheit (20) mit einem Ausgang der schnellen Analogschal- tung über eine Oder-Verknüpfung verbunden werden, um den Leistungswandlerschalter (Ql) anzusteuern.
EP08717564A 2008-03-10 2008-03-10 Schaltungsanordnung und verfahren zur steuerung von leistungswandlern Withdrawn EP2253061A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/EP2008/052817 WO2009112067A1 (de) 2008-03-10 2008-03-10 Schaltungsanordnung und verfahren zur steuerung von leistungswandlern

Publications (1)

Publication Number Publication Date
EP2253061A1 true EP2253061A1 (de) 2010-11-24

Family

ID=40055677

Family Applications (1)

Application Number Title Priority Date Filing Date
EP08717564A Withdrawn EP2253061A1 (de) 2008-03-10 2008-03-10 Schaltungsanordnung und verfahren zur steuerung von leistungswandlern

Country Status (2)

Country Link
EP (1) EP2253061A1 (de)
WO (1) WO2009112067A1 (de)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO2009112067A1 *

Also Published As

Publication number Publication date
WO2009112067A1 (de) 2009-09-17

Similar Documents

Publication Publication Date Title
EP0223316B1 (de) Schaltungsanordnung zur Erzeugung einer Gleichspannung aus einer sinusförmigen Eingangsspannung
EP2479878B1 (de) Verfahren zur Regelung eines Tief-Hochsetzstellers
DE10355670B4 (de) Verfahren zur Ansteuerung eines Schalters in einer Leistungsfaktorkorrekturschaltung und Ansteuerschaltung
DE102016105469B4 (de) Verfahren zum Verwalten einer Mehrzahl von Hysterese-Gleichstrom-Gleichstrom-Abwärtswandlern und entsprechender Gleichstrom-Gleichstrom-Abwärtswandler
DE3447486C2 (de) Schaltungsanordnung zum Betrieb eines elektrischen Verbrauchers
DE19900153A1 (de) Integrierte Gate-Treiberschaltung
EP0419724B1 (de) Schaltungsanordnung für ein Sperrwandler-Schalnetzteil
EP1602169A2 (de) Ansteuerschaltung für schaltnetzteil
EP2089961A1 (de) Selbstschwingender dc-dc-wandler und verfahren dazu
DE3909174A1 (de) Impuls fuer impuls stromgeregelte spannungsversorgung
DE10040413A1 (de) Schaltungsanordnung zur Erzeugung eines Schaltsignals für ein stromgesteuertes Schaltnetzteil
DE102020213730A1 (de) Aktiver burst-zvs-boost-pfc-wandler
DE102010029244A1 (de) System und Verfahren zur Transientenunterdrückung in einem Schaltnetzteil
DE10309189A1 (de) Gleichspannungswandlerschaltung
DE102015114495A1 (de) Spannungswandler und spannungswandlungsverfahren
EP3308604A1 (de) Getaktete sperrwandlerschaltung
DE102005007346A1 (de) Schaltungsanordnung und Verfahren zum Betreiben von Gasentladungslampen
EP2446526B1 (de) Schaltungsanordnung zum betreiben mindestens einer led
DE19522956C2 (de) Umrichter
WO2006111121A1 (de) Selbersterregter hochsetzsteller
DE102008052701A1 (de) Zündvorrichtung und Beleuchtungsgerät
DE102022112757B4 (de) Intelligenter halbleiterschalter mit integrierter strommessfunktion
DE102017126727B4 (de) Schaltnetzteil-Steuerung
WO2025149631A1 (de) Versorgungsschaltung und verfahren
DE102017129983A1 (de) Vorrichtung zur Umformung einer ersten Spannung in eine von dieser verschiedene zweite Spannung

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20100804

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MT NL NO PL PT RO SE SI SK TR

AX Request for extension of the european patent

Extension state: AL BA MK RS

DAX Request for extension of the european patent (deleted)
RAP1 Party data changed (applicant data changed or rights of an application transferred)

Owner name: OSRAM AG

RAP1 Party data changed (applicant data changed or rights of an application transferred)

Owner name: OSRAM GMBH

RAP1 Party data changed (applicant data changed or rights of an application transferred)

Owner name: OSRAM GMBH

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20151001