EP2019996A1 - Sensor with a circuit arrangement - Google Patents

Sensor with a circuit arrangement

Info

Publication number
EP2019996A1
EP2019996A1 EP07735748A EP07735748A EP2019996A1 EP 2019996 A1 EP2019996 A1 EP 2019996A1 EP 07735748 A EP07735748 A EP 07735748A EP 07735748 A EP07735748 A EP 07735748A EP 2019996 A1 EP2019996 A1 EP 2019996A1
Authority
EP
European Patent Office
Prior art keywords
signal
circuit arrangement
supply voltage
chip
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP07735748A
Other languages
German (de)
French (fr)
Inventor
Soenke Ostertun
Joachim Garbe
Johannes Toriyabe
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP BV
Original Assignee
NXP BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP BV filed Critical NXP BV
Priority to EP07735748A priority Critical patent/EP2019996A1/en
Publication of EP2019996A1 publication Critical patent/EP2019996A1/en
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
    • G06K19/07309—Means for preventing undesired reading or writing from or onto record carriers
    • G06K19/07363—Means for preventing undesired reading or writing from or onto record carriers by preventing analysis of the circuit, e.g. dynamic or static power analysis or current analysis
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
    • G06K19/07309—Means for preventing undesired reading or writing from or onto record carriers
    • G06K19/07345—Means for preventing undesired reading or writing from or onto record carriers by activating or deactivating at least a part of the circuit on the record carrier, e.g. ON/OFF switches

Definitions

  • the invention relates to a sensor, in particular for the detection of attacks on signal-carrying lines of, for example, smart cards.
  • Smart cards also known as smart cards, are used very frequently today. Such smart cards are usually designed as plastic cards with integrated electronic chip, which preferably contains a hardware logic, a memory and a microprocessor. Such smart cards are used to perform certain transactions, such as cash transactions in cashless payments, and / or perform an identification or authorization of a user. For example, you can provide access to places or services, or manage or allow transactions in money accounts.
  • the confidential information stored on the chip card is typically not accessible from the outside, since this data would otherwise be exposed to potential abuse.
  • key data are of particular interest, by means of which information carried to the outside is encrypted. These are therefore particularly sensitive and therefore particularly protect.
  • Such smart cards or other circuits whose signals must be protected for security reasons such as circuits in the field of set-top boxes, for example for pay-TV or DRM circuits for digital rights management, are in the meantime also due to the in Confidential or secret information stored on them, such as the key data, is increasingly exposed to attacks in order to access the stored data in an unauthorized manner.
  • sensors are applied to such chips, which can detect voltage, temperature, frequency or voltage spikes or light irradiation. If a possible unauthorized attack is detected by one of these sensors, a reset is carried out, ie the chip restarts its boot sequence in order to return to a defined state and thus also to prevent uncontrolled operations.
  • the detectors used for static signal voltage spikes are used, that is, they monitor the continuity of supply lines, as is known from US Pat. No. 6,542,010 B2.
  • US 2003/0226082 A1 discloses a so-called voltage glitch detection for detection of short-term voltage deviations of the supply voltage.
  • the object of the invention is to provide a sensor or a circuit arrangement which increases security, in particular with chip cards, so that suitable defense mechanisms can be initiated in the event of an attack, in particular on the chip card.
  • a sensor in particular for detecting attacks on at least one signal-carrying line, in particular chip cards, having a circuit arrangement which has a first circuit arrangement for detecting a current voltage value above a first supply voltage and a second circuit arrangement for detecting a current voltage value below a second Supply voltage comprises, wherein upon detection of a voltage value outside the range between the first and the second supply voltage, a signal is generated, on the basis of which a protective measure can be initiated.
  • a signal is generated, on the basis of which a protective measure can be initiated.
  • circuit arrangement for generating the underflow signal and / or the circuit arrangement for generating the overflow signal are formed at least by means of two field effect transistors. It is also advantageous if the entire circuit arrangement is constructed from field-effect transistors.
  • circuit arrangement described above is integrated in the general chip logic of the chip, in particular of the chip card.
  • the sensor is not easily identifiable locally to manipulate him targeted. This is advantageously possible since the circuit as a whole can be constructed only with logic transistors and thus also has a small space or area requirement.
  • the invention can be used not only for the protection of circuits of smart cards, but generally for the protection of circuits whose signals must be protected for security reasons, such as circuits in the field of set-top boxes, for example for pay-TV or DRM circuits for digital rights management.
  • Fig. 1 is a schematic representation of a chip card
  • Fig. 2 is a schematic representation of a circuit arrangement
  • Fig. 3 is a circuit diagram of a erf ⁇ ndungshielen circuit arrangement.
  • FIG. 1 shows a schematic representation of a chip card 1, in which a chip 2 is arranged on the chip card 1.
  • contact surfaces 3 or contact lugs are provided, by means of which the chip 2 of the chip card 1 can be brought into electrical contact with other devices and via which data or signals between the corresponding device and the chip 2 of the chip card 1 are interchangeable.
  • FIG. 2 shows schematically an embodiment of a circuit arrangement 10 and a sensor for detecting attacks on signal-carrying lines 11 of a chip 2, for example, a chip card 1.
  • a signal-carrying line 11 is shown schematically, by means of which supplies a further circuit 12 with data or signals is transmitted or via which signals, for example, internally.
  • circuit arrangements 13 and 14 are provided which monitor the signal-carrying line 11.
  • the circuit arrangement with the circuits 13 and 14 monitors the signal-carrying line 11 with respect to a validity check, wherein it is preferably permanently monitored whether the current voltage value applied to the signal-carrying line is in the range between the two supply voltages.
  • the output of the circuit 14 confirms that the signal 11 to be monitored is above the lower supply voltage and the output of the circuit 13 (signal 16) confirms that the signal 11 to be monitored is below the upper supply voltage. As soon as one of the two signals 15, 16 no longer confirms the permitted voltage range, this can be indexed as an attempted attack. This is advantageously possible by means of a NAND circuit 18 whose output represents the sensor signal 19. Then, a reset can be performed or the entire circuit can be at least temporarily deactivated for safety.
  • FIG. 3 shows a further exemplary embodiment of a circuit arrangement 20 according to FIG of the present invention.
  • the circuit 20 monitors the voltage of the signal carrying line 21 based on the signal sigin.
  • a first circuit arrangement 22 is connected or coupled as part of the circuit arrangement 20 according to the invention.
  • two transistors MPO and MN3 are connected such that the two drain electrodes are connected together and the two gate electrodes together at the potential vdd! the positive or upper supply voltage.
  • the source of transistor MPO is connected to line 21 and the source of MN3 is on gnd! -Potential of the negative or lower supply voltage.
  • the two drain electrodes of MPO and MN3 are further connected to the inverter 25.
  • a second circuit arrangement 23 is connected or coupled to the signal-carrying line 21 as part of the circuit arrangement 20 according to the invention.
  • two transistors MNO and MP3 are connected in such a way that the two drain electrodes are connected together and are connected to the circuit 24.
  • the two gate electrodes of MNO and MP3 are at common potential gnd! the negative supply voltage.
  • the source of transistor MNO is connected to line 21 and the source of MP3 is on vdd! Potential of the positive supply voltage.
  • the two inverters 30 and 31 between the input signal sigin and the output signal sigout with their transistors MPl and MNl or MP2 and MN2 are not part of the circuit arrangement according to the invention or of the sensor according to the invention. They are merely representative of a circuit to be controlled with the signal to be monitored sigin.
  • the input signal sigin should only voltages between the positive supply voltage vdd! and the negative supply voltage gnd !, such as ground lead.
  • the two transistors MNO and MPO the circuit assemblies 22 and 23 regardless of the exact voltage applied always blocking.
  • the two transistors used as resistors MP3 and MN3 of the circuits 22 and 23 ensure that the voltages bor_n at the drain electrodes of MNO and MP3 on vdd! Potential and the voltage tor of the drain electrodes of MN3 and MPO on gnd! Potential lie.
  • sigin exceeds the supply voltage vdd! around a first predetermined threshold voltage of MPO, so the voltage at gate also increases and indicates an overvoltage.
  • Sigin falls below the supply voltage gnd! around the threshold voltage of MNO, the voltage on bor n drops and indicates an undervoltage.
  • the circuit arrangement of the inverter 25 is connected in such a way that the two gate electrodes of MP4 and MN4 are connected to one another and are connected to the drain electrodes of MPO and MN3.
  • the two drain electrodes of MP4 and MN4 are interconnected and connected to the circuit 24.
  • the source electrode of MP4 is on vdd! Potential and the source electrode of MN4 on gnd! -Potential.
  • the NAND circuit 24 with the transistors MP5, MN5, MP6 and MN6 is connected in such a way that the two gate electrodes of MP6 and MN6 are connected to one another and are connected to the drain electrodes of MNO and MP3. Furthermore, the two gate electrodes of MP5 and MN5 are connected together and connected to the drain electrodes of MP4 and MN4. The two drain electrodes of MP5 and MN5 are connected to the drain of MP6, with the source of MP6 switched to vdd! Potential and the source of MP5 is also at vdd! Potential lies. The source electrode of MN6 is gnd! -Potential. Finally, the drain of MN6 is connected to the source of MN5. The output line carrying the signal sor_sensed is connected to the drain electrodes of MN5, MP5 and MP6.
  • Circuit arrangement for overvoltage test 14 Circuit arrangement for undervoltage test

Abstract

The invention relates to a sensor, in particular for detecting attacks on at least one signal-carrying line (11), in particular of chip cards (1), said sensor having a circuit arrangement (10) which comprises a first circuit arrangement (13) for detecting an instantaneous voltage value above a first supply voltage and a second circuit arrangement (14) for detecting an instantaneous voltage value below a second supply voltage, wherein, when a voltage value outside the range between the first and second supply voltages is detected, a signal (19) is generated and can be taken as a basis for initiating a protective measure.

Description

BESCHREIBUNGDESCRIPTION
Sensor mit einer SchaltungsanordnungSensor with a circuit arrangement
Die Erfindung betrifft einen Sensor, insbesondere zur Detektion von Angriffen auf signalführende Leitungen von beispielsweise Chipkarten.The invention relates to a sensor, in particular for the detection of attacks on signal-carrying lines of, for example, smart cards.
Chipkarten, auch als sogenannte Smart-Cards bekannt, werden heute sehr häufig verwendet. Solche Chipkarten sind in der Regel als Plastikkarten mit integriertem elektronischem Chip ausgebildet, welcher vorzugsweise eine Hardware-Logik, einen Speicher und einen Mikroprozessor enthält. Solche Chipkarten werden verwendet um gewisse Transaktionen, wie Geldgeschäfte beim bargeldlosen Zahlungsverkehr, durchzuführen und/oder eine Identifikation oder Autorisierung eines Benutzers durchzuführen. Sie können beispielsweise Zugang zu Orten oder Services ermöglichen oder Geldkonten verwalten bzw. diesbezügliche Transaktionen zulassen.Smart cards, also known as smart cards, are used very frequently today. Such smart cards are usually designed as plastic cards with integrated electronic chip, which preferably contains a hardware logic, a memory and a microprocessor. Such smart cards are used to perform certain transactions, such as cash transactions in cashless payments, and / or perform an identification or authorization of a user. For example, you can provide access to places or services, or manage or allow transactions in money accounts.
Daher sind die auf der Chipkarte gespeicherten auch vertraulichen Informationen typischer Weise von außen nicht zugänglich, da diese Daten ansonsten dem potentiellen Missbrauch ausgesetzt wären. Dabei sind besonders auch Schlüsseldaten von besonderem Interesse, mittels welchen nach außen getragene Informationen verschlüsselt werden. Diese sind daher besonders sensibel und daher auch besonders zu schützen.Therefore, the confidential information stored on the chip card is typically not accessible from the outside, since this data would otherwise be exposed to potential abuse. In particular, key data are of particular interest, by means of which information carried to the outside is encrypted. These are therefore particularly sensitive and therefore particularly protect.
Solche Chipkarten oder auch andere Schaltungen, deren Signale aus Sicherheitsgründen geschützt werden müssen, wie beispielsweise Schaltungen im Bereich von Set-Top- Boxen beispielsweise für das Bezahlfernsehen oder DRM-Schaltungen für das Digitale- Rechte-Management, sind in der Zwischenzeit auch aufgrund der in ihnen gespeicherten vertraulichen oder geheimen Informationen, wie beispielsweise der Schlüsseldaten, immer häufiger Angriffen ausgesetzt, um auf unerlaubte Art und Weise an die gespeicherten Daten zu gelangen.Such smart cards or other circuits whose signals must be protected for security reasons, such as circuits in the field of set-top boxes, for example for pay-TV or DRM circuits for digital rights management, are in the meantime also due to the in Confidential or secret information stored on them, such as the key data, is increasingly exposed to attacks in order to access the stored data in an unauthorized manner.
Typischer Weise werden solche Angriffe auf die Sicherheit und die gespeicherten Daten der Chipkarten durch deren Verwendung außerhalb der Spezifikationen versucht. Dabei sind Anwendungen außerhalb der Spezifikationen von Parametern, wie von Temperatur, der Versorgungsspannung oder der Taktfrequenz möglich oder durch das Verwenden von Spannungsspitzen oder Lichteinstrahlung. In solchen Anwendungsfällen soll der Chip der Chipkarte in seiner Funktion gestört werden, so dass er einen unkontrollierten Datenzugang erlaubt oder er unkontrollierte Operationen durchfuhrt, über welche Informationen über die geheimen Daten erlangt werden können.Typically, such attacks are on the security and the stored data the smart cards tried by their use outside the specifications. In doing so, applications beyond the specifications of parameters such as temperature, supply voltage or clock frequency are possible or by using voltage spikes or light irradiation. In such applications, the chip of the chip card is to be disturbed in its function, so that it allows an uncontrolled data access or he durchfuhrt uncontrolled operations over which information about the secret data can be obtained.
Zur Verhinderung oder Vereitelung solcher ungewollter Zugriffe auf die auf dem Chip gespeicherten vertraulichen Daten, sind auf solchen Chips Sensoren aufgebracht, welche Spannung, Temperatur, Frequenz oder Spannungsspitzen oder Lichteinstrahlung detektieren können. Wird von einem dieser Sensoren ein möglicher unerlaubter Angriff detektiert, wird ein Reset durchgeführt, dass heißt, der Chip startet seine Bootsequenz neu, um wieder in einen definierten Zustand zu gelangen und um so auch unkontrollierte Operationen zu verhindern.To prevent or prevent such unwanted access to the confidential data stored on the chip, sensors are applied to such chips, which can detect voltage, temperature, frequency or voltage spikes or light irradiation. If a possible unauthorized attack is detected by one of these sensors, a reset is carried out, ie the chip restarts its boot sequence in order to return to a defined state and thus also to prevent uncontrolled operations.
Bei den bekannten Chipkarten werden die eingesetzten Detektoren für Spannungsspitzen für statische Signale verwendet, dass heißt, sie überwachen die Konstanz von Versorgungsleitungen, wie es durch die US 6 542 010 B2 bekannt ist.In the known smart cards, the detectors used for static signal voltage spikes are used, that is, they monitor the continuity of supply lines, as is known from US Pat. No. 6,542,010 B2.
Durch die US 6 745 331 Bl ist eine Detektionseinrichtung für Chipkarten bekannt geworden, mittels welcher eine Ober- oder Unterspannung von Versorgungsleitungen erkannt wird.By US 6 745 331 Bl a detection device for smart cards has become known, by means of which an upper or lower voltage of supply lines is detected.
Die US 2003/0226082 Al offenbart eine sogenannte Spannungs-glitch Detektion zu Detektion kurzzeitiger Spannungsabweichungen der Versorgungsspannung.US 2003/0226082 A1 discloses a so-called voltage glitch detection for detection of short-term voltage deviations of the supply voltage.
Diese Druckschriften zum Stand der Technik beziehen sich auf Leitungen, welche als Versorgungsleitungen auf konstantem Versorgungsspannungsniveau liegen. Diese Maßnahmen eignen sich aber nicht für signalführende Leitungen. Darüber hinaus werden sicherheitsrelevante Signalleitungen zum Schutz vor Angriffen in den unteren Metalllagen eines Mehrlagenprozesses der Chips geführt. Dennoch können durch geschickte Manipulationen von darüber liegenden Leitungen Störungen in darunter liegenden Lagen eingekoppelt werden, wobei diese Manipulationen durchaus auch derart erfolgen können, dass der Logik-Level in den oberen Schichten nicht wesentlich gestört oder verfälscht wird. Dies kann bei einer logischen 1 eine Spannung oberhalb der Versorgungsspannung oder bei einer logischen 0 eine Spannung unterhalb des Grundpegels (Ground-Pegel) sein. Durch genügend schnelle Spannungsänderungen kann dann ein darunter liegendes Signal gestört werden. Auch kann über eine zusätzlich aufgebrachte Metallisierung eine Störung kapazitiv eingekoppelt werden, wenn genügend steile Spannungsflanken bei dem Störsignal verwendet werden.These prior art references relate to lines which are supply lines at a constant supply voltage level. These measures are not suitable for signal-carrying lines. In addition, safety-relevant signal lines are guided to protect against attacks in the lower metal layers of a multi-layer process of the chips. Nevertheless, skilful manipulations of overlying lines can cause interference in underlying layers to be coupled in, and these manipulations can certainly also take place in such a way that the logic level in the upper layers is not significantly disturbed or falsified. This may be a voltage above the supply voltage at a logic 1 or a voltage below the ground level at a logic 0. By sufficiently fast voltage changes then an underlying signal can be disturbed. Also, an interference can be capacitively coupled via an additionally applied metallization, if enough steep voltage edges are used in the interference signal.
Die Aufgabe der Erfindung ist es, einen Sensor oder eine Schaltungsanordnung zu schaffen, welcher die Sicherheit insbesondere bei Chipkarten erhöht, so dass bei einem Angriff insbesondere auf die Chipkarte geeignete Abwehrmechanismen veranlasst werden können.The object of the invention is to provide a sensor or a circuit arrangement which increases security, in particular with chip cards, so that suitable defense mechanisms can be initiated in the event of an attack, in particular on the chip card.
Erfindungsgemäß wird dies erreicht mit einem Sensor insbesondere zur Detektion von Angriffen auf zumindest eine signalführende Leitung insbesondere von Chipkarten, mit einer Schaltungsanordnung, welche eine erste Schaltungsanordnung zur Detektion eines aktuellen Spannungswerts oberhalb einer ersten Versorgungsspannung und eine zweite Schaltungsanordnung zur Detektion eines aktuellen Spannungswerts unterhalb einer zweiten Versorgungsspannung umfasst, wobei bei Detektion eines Spannungswerts außerhalb des Bereichs zwischen der ersten und der zweiten Versorgungsspannung ein Signal erzeugt wird, aufgrund dessen eine Schutzmaßnahme initiierbar ist. Dadurch wird erfindungsgemäß erreicht, dass erkannt wird, wenn der Spannungswert der überwachten signalführenden Leitung außerhalb des zulässigen Bereiches liegt, woraufhin auf eine missbräuchliche Anwendung bzw. einen Angriff geschlossen werden kann. AIs Abwehrmaßnahme nach erkanntem Verlassen des zulässigen Spannungsbereichs ist es zweckmäßig, wenn bei Vorliegen des einen Angriff signalisierenden Signals ein Reset des Chips insbesondere der Chipkarte durchgeführt wird oder die Gesamtschaltung des Chips zumindest zeitweise deaktiviert wird.This is achieved according to the invention with a sensor, in particular for detecting attacks on at least one signal-carrying line, in particular chip cards, having a circuit arrangement which has a first circuit arrangement for detecting a current voltage value above a first supply voltage and a second circuit arrangement for detecting a current voltage value below a second Supply voltage comprises, wherein upon detection of a voltage value outside the range between the first and the second supply voltage, a signal is generated, on the basis of which a protective measure can be initiated. As a result, it is achieved according to the invention that it is detected when the voltage value of the monitored signal-carrying line is outside the permissible range, whereupon an abusive application or an attack can be concluded. As a defense measure after recognizing the permissible voltage range, it is expedient if a reset of the chip, in particular of the chip card is carried out in the presence of an attack signaling signal or the overall circuit of the chip is at least temporarily disabled.
Besonders vorteilhaft ist es, wenn die Schaltungsanordnung zur Erzeugung des Unterschreitungssignals und/oder die Schaltungsanordnung zur Erzeugung des Überschreitungssignals zumindest mittels zweier Feldeffekttransistoren gebildet sind. Auch ist es vorteilhaft, wenn die gesamte Schaltungsanordnung aus Feldeffekttransistoren aufgebaut ist.It is particularly advantageous if the circuit arrangement for generating the underflow signal and / or the circuit arrangement for generating the overflow signal are formed at least by means of two field effect transistors. It is also advantageous if the entire circuit arrangement is constructed from field-effect transistors.
Besonders vorteilhaft ist es, wenn die oben beschriebene Schaltungsanordnung in der allgemeinen Chiplogik des Chips insbesondere der Chipkarte integriert ist. Dadurch ist der Sensor nicht so leicht lokal identifizierbar, um ihn gezielt zu manipulieren. Dies ist vorteilhaft möglich, da die Schaltung insgesamt nur mit Logiktransistoren aufgebaut sein kann und dadurch auch einen geringen Raum- bzw. Flächenbedarf hat.It is particularly advantageous if the circuit arrangement described above is integrated in the general chip logic of the chip, in particular of the chip card. As a result, the sensor is not easily identifiable locally to manipulate him targeted. This is advantageously possible since the circuit as a whole can be constructed only with logic transistors and thus also has a small space or area requirement.
Die Erfindung kann nicht nur zum Schutz von Schaltungen von Chipkarten eingesetzt werden, sondern allgemein zum Schutz von Schaltungen, deren Signale aus Sicherheitsgründen geschützt werden müssen, wie beispielsweise auch Schaltungen im Bereich von Set-Top-Boxen beispielsweise für das Bezahlfernsehen oder auch DRM- Schaltungen für das Digitale-Rechte-Management.The invention can be used not only for the protection of circuits of smart cards, but generally for the protection of circuits whose signals must be protected for security reasons, such as circuits in the field of set-top boxes, for example for pay-TV or DRM circuits for digital rights management.
Vorteilhafte Weiterbildungen sind in den Unteransprüchen beschrieben.Advantageous developments are described in the subclaims.
Nachstehend wird die Erfindung auf der Grundlage eines Ausführungsbeispiels anhand der Zeichnung näher erläutert. Es zeigt:The invention will be explained in more detail on the basis of an embodiment with reference to the drawing. It shows:
Fig. 1 eine schematische Darstellung einer Chipkarte; Fig. 2 eine schematische Darstellung einer Schaltungsanordnung; und Fig. 3 ein Schaltschema einer erfϊndungsgemäßen Schaltungsanordnung.Fig. 1 is a schematic representation of a chip card; Fig. 2 is a schematic representation of a circuit arrangement; and Fig. 3 is a circuit diagram of a erfϊndungsgemäßen circuit arrangement.
Die Figur 1 zeigt eine schematische Darstellung einer Chipkarte 1, bei welcher ein Chip 2 auf der Chipkarte 1 angeordnet ist. Dabei sind Kontaktflächen 3 oder Kontaktfahnen vorgesehen, mittels welchen der Chip 2 der Chipkarte 1 in elektrischem Kontakt mit anderen Vorrichtungen bringbar ist und über welche Daten oder Signale zwischen der entsprechenden Vorrichtung und dem Chip 2 der Chipkarte 1 austauschbar sind.1 shows a schematic representation of a chip card 1, in which a chip 2 is arranged on the chip card 1. In this case, contact surfaces 3 or contact lugs are provided, by means of which the chip 2 of the chip card 1 can be brought into electrical contact with other devices and via which data or signals between the corresponding device and the chip 2 of the chip card 1 are interchangeable.
Die Figur 2 zeigt schematisch ein Ausführungsbeispiel einer Schaltungsanordnung 10 bzw. eines Sensors zur Detektion von Angriffen auf signalführende Leitungen 11 eines Chips 2 beispielsweise einer Chipkarte 1. Dabei ist schematisch eine signalführende Leitung 11 dargestellt, mittels welcher eine weitere Schaltungsanordnung 12 mit Daten oder Signalen versorgt wird bzw. über welche Signale auch beispielsweise intern übermittelt werden. Ausgehend von der signalführenden Leitung 11 sind Schaltungsanordnungen 13 und 14 vorgesehen, welche die signalführende Leitung 11 überwachen. Dabei überwacht die Schaltungsanordnung mit den Schaltungen 13 und 14 die signalführende Leitung 11 hinsichtlich einer Gültigkeitskontrolle, wobei vorzugsweise permanent überwacht wird, ob der aktuelle Spannungswert der an der signalführenden Leitung anliegt, im Bereich zwischen den beiden Versorgungsspannungen liegt. Der Ausgang der Schaltungsanordnung 14 (Signal 15) bestätigt, dass das zu überwachende Signal 11 oberhalb der unteren Versorgungsspannung liegt und der Ausgang der Schaltungsanordnung 13 (Signal 16) bestätigt, dass das zu überwachende Signal 11 unterhalb der oberen Versorgungsspannung liegt. Sobald eines der beiden Signale 15, 16 nicht mehr den erlaubten Spannungsbereich bestätigt, kann dies als ein Angriffsversuch indiziert werden. Dies ist vorteilhaft durch eine NAND-Schaltung 18 möglich, deren Ausgang das Sensorsignal 19 darstellt. Daraufhin kann ein Reset durchgeführt werden oder die Gesamtschaltung kann zur Sicherheit zumindest zeitweise deaktiviert werden.2 shows schematically an embodiment of a circuit arrangement 10 and a sensor for detecting attacks on signal-carrying lines 11 of a chip 2, for example, a chip card 1. Here, a signal-carrying line 11 is shown schematically, by means of which supplies a further circuit 12 with data or signals is transmitted or via which signals, for example, internally. Starting from the signal-carrying line 11, circuit arrangements 13 and 14 are provided which monitor the signal-carrying line 11. In this case, the circuit arrangement with the circuits 13 and 14 monitors the signal-carrying line 11 with respect to a validity check, wherein it is preferably permanently monitored whether the current voltage value applied to the signal-carrying line is in the range between the two supply voltages. The output of the circuit 14 (signal 15) confirms that the signal 11 to be monitored is above the lower supply voltage and the output of the circuit 13 (signal 16) confirms that the signal 11 to be monitored is below the upper supply voltage. As soon as one of the two signals 15, 16 no longer confirms the permitted voltage range, this can be indexed as an attempted attack. This is advantageously possible by means of a NAND circuit 18 whose output represents the sensor signal 19. Then, a reset can be performed or the entire circuit can be at least temporarily deactivated for safety.
Die Figur 3 zeigt ein weiteres Ausführungsbeispiel einer Schaltungsanordnung 20 gemäß der vorliegenden Erfindung. Die Schaltungsanordnung 20 überwacht die Spannung der signalführenden Leitung 21 aufgrund des Signals sigin. An die signalführende Leitung 21 ist eine erste Schaltungsanordnung 22 als Teil der erfindungsgemäßen Schaltungsanordnung 20 angeschlossen oder gekoppelt. Bei der Schaltungsanordnung 22 sind zwei Transistoren MPO und MN3 derart verschaltet, dass die beiden Drain- Elektroden zusammengeschaltet sind und die beiden Gate-Elektroden gemeinsam auf dem Potential vdd! der positiven oder oberen Versorgungsspannung liegen. Die Source- Elektrode von Transistor MPO ist mit Leitung 21 verbunden und die Source-Elektrode von MN3 ist auf gnd! -Potential der negativen oder unteren Versorgungsspannung. Die beiden Drain-Elektroden von MPO und MN3 sind weiterhin mit der Inverter 25 verbunden.FIG. 3 shows a further exemplary embodiment of a circuit arrangement 20 according to FIG of the present invention. The circuit 20 monitors the voltage of the signal carrying line 21 based on the signal sigin. To the signal-carrying line 21, a first circuit arrangement 22 is connected or coupled as part of the circuit arrangement 20 according to the invention. In the circuit 22, two transistors MPO and MN3 are connected such that the two drain electrodes are connected together and the two gate electrodes together at the potential vdd! the positive or upper supply voltage. The source of transistor MPO is connected to line 21 and the source of MN3 is on gnd! -Potential of the negative or lower supply voltage. The two drain electrodes of MPO and MN3 are further connected to the inverter 25.
Ebenso ist an die signalführende Leitung 21 ist eine zweite Schaltungsanordnung 23 als Teil der erfindungsgemäßen Schaltungsanordnung 20 angeschlossen oder gekoppelt. Bei der Schaltungsanordnung 23 sind zwei Transistoren MNO und MP3 derart verschaltet, dass die beiden Drain-Elektroden zusammengeschaltet sind und mit der Schaltung 24 verbunden sind. Die beiden Gate-Elektroden von MNO und MP3 liegen auf gemeinsamem Potential gnd! der negativen Versorgungsspannung. Die Source- Elektrode von Transistor MNO ist mit Leitung 21 verbunden und die Source-Elektrode von MP3 ist auf vdd! -Potential der positiven Versorgungsspannung.Likewise, a second circuit arrangement 23 is connected or coupled to the signal-carrying line 21 as part of the circuit arrangement 20 according to the invention. In the circuit arrangement 23 two transistors MNO and MP3 are connected in such a way that the two drain electrodes are connected together and are connected to the circuit 24. The two gate electrodes of MNO and MP3 are at common potential gnd! the negative supply voltage. The source of transistor MNO is connected to line 21 and the source of MP3 is on vdd! Potential of the positive supply voltage.
Die beiden Inverter 30 und 31 zwischen dem Eingangssignal sigin und dem Ausgangssignal sigout mit ihren Transistoren MPl und MNl bzw. MP2 und MN2 sind jedoch nicht Bestandteil der erfindungsgemäßen Schaltungsanordnung bzw. des erfindungsgemäßen Sensors. Sie sind lediglich stellvertretend für eine Schaltung dargestellt, die mit dem zu überwachenden Signal sigin angesteuert werden soll.However, the two inverters 30 and 31 between the input signal sigin and the output signal sigout with their transistors MPl and MNl or MP2 and MN2 are not part of the circuit arrangement according to the invention or of the sensor according to the invention. They are merely representative of a circuit to be controlled with the signal to be monitored sigin.
Im Normalbetrieb soll das Eingangsignal sigin nur Spannungen zwischen der positiven Versorgungsspannung vdd! und der negativen Versorgungsspannung gnd!, wie beispielsweise auch Masse, führen. Dabei sind die beiden Transistoren MNO und MPO der Schaltungsanordnungen 22 und 23 unabhängig von der genauen anliegenden Spannung stets sperrend. Die zwei als Widerstände verwendete Transistoren MP3 und MN3 der Schaltungsanordnungen 22 und 23 sorgen dafür, dass die Spannungen bor_n an den Drain-Elektroden von MNO und MP3 auf vdd! -Potential und die Spannung tor der Drain-Elektroden von MN3 und MPO auf gnd! -Potential liegen.In normal operation, the input signal sigin should only voltages between the positive supply voltage vdd! and the negative supply voltage gnd !, such as ground lead. The two transistors MNO and MPO the circuit assemblies 22 and 23 regardless of the exact voltage applied always blocking. The two transistors used as resistors MP3 and MN3 of the circuits 22 and 23 ensure that the voltages bor_n at the drain electrodes of MNO and MP3 on vdd! Potential and the voltage tor of the drain electrodes of MN3 and MPO on gnd! Potential lie.
Übersteigt hingegen sigin die Versorgungsspannung vdd! um eine erste vorgebbare Schwellspannung von MPO, so steigt die Spannung an tor ebenfalls an und indiziert eine Überspannung. Unterschreitet sigin die Versorgungsspannung gnd! um die Schwellspannung von MNO, so fällt die Spannung an bor n ab und indiziert eine Unterspannung.In contrast, sigin exceeds the supply voltage vdd! around a first predetermined threshold voltage of MPO, so the voltage at gate also increases and indicates an overvoltage. Sigin falls below the supply voltage gnd! around the threshold voltage of MNO, the voltage on bor n drops and indicates an undervoltage.
Diese beiden eine Überspannung bzw. eine Unterspannung indizierenden Sensorsignale an den Drain-Elektroden von MP0/MN3 bzw. MP3/MN0 werden über den Inverter mit den Transistoren MP4 und MN4 und mittels der NAND-Schaltung mit den Transistoren MP5, MP6, MN5 und MN6 zu einem gemeinsamen Signal sor_sensed zusammengefasst. Sobald sigin um eine Schwellspannung außerhalb der Versorgungsspannung liegt, wird das Signal sor sensed ansprechen.These two over-voltage and under-voltage indicating sensor signals at the drain electrodes of MP0 / MN3 and MP3 / MN0, respectively, are supplied through the inverter with the transistors MP4 and MN4 and by means of the NAND circuit with the transistors MP5, MP6, MN5 and MN6 combined into a common sor_sensed signal. As soon as sigin is around a threshold voltage outside the supply voltage, the signal sor sensed will respond.
Die Schaltungsanordnung des Inverters 25 ist dabei derart verschaltet, dass die beiden Gate-Elektroden von MP4 und MN4 miteinander verbunden sind und mit den Drain- Elektroden von MPO und MN3 verschaltet sind. Die beiden Drain-Elektroden von MP4 und MN4 sind verschaltet und sind mit der Schaltung 24 verbunden. Weiterhin ist die Source-Elektrode von MP4 auf vdd! -Potential und die Source-Elektrode von MN4 auf gnd! -Potential.The circuit arrangement of the inverter 25 is connected in such a way that the two gate electrodes of MP4 and MN4 are connected to one another and are connected to the drain electrodes of MPO and MN3. The two drain electrodes of MP4 and MN4 are interconnected and connected to the circuit 24. Furthermore, the source electrode of MP4 is on vdd! Potential and the source electrode of MN4 on gnd! -Potential.
Die NAND-Schaltung 24 mit den Transistoren MP5, MN5, MP6 und MN6 ist dabei derart verschaltet, dass die beiden Gate-Elektroden von MP6 und MN6 miteinander verbunden sind und mit den Drain-Elektroden von MNO und MP3 verschaltet sind. Weiterhin sind die beiden Gate-Elektroden von MP5 und MN5 miteinander verbunden und mit den Drain-Elektroden von MP4 und MN4 verschaltet. Die beiden Drain- Elektroden von MP5 und MN5 sind mit der Drain-Elektrode von MP6 verschaltet, wobei die Source-Elektrode von MP6 auf vdd! -Potential liegt und die Source-Elektrode von MP5 ebenfalls auf vdd! -Potential liegt. Die Source-Elektrode von MN6 liegt dabei auf gnd! -Potential. Abschließend ist die Drain-Elektrode von MN6 mit der Source- Elektrode von MN5 verbunden. Die Ausgangsleitung, welche das Signal sor_sensed führt, ist mit den Drain-Elektroden von MN5, MP5 und MP6 verschaltet.The NAND circuit 24 with the transistors MP5, MN5, MP6 and MN6 is connected in such a way that the two gate electrodes of MP6 and MN6 are connected to one another and are connected to the drain electrodes of MNO and MP3. Furthermore, the two gate electrodes of MP5 and MN5 are connected together and connected to the drain electrodes of MP4 and MN4. The two drain electrodes of MP5 and MN5 are connected to the drain of MP6, with the source of MP6 switched to vdd! Potential and the source of MP5 is also at vdd! Potential lies. The source electrode of MN6 is gnd! -Potential. Finally, the drain of MN6 is connected to the source of MN5. The output line carrying the signal sor_sensed is connected to the drain electrodes of MN5, MP5 and MP6.
Ein vorteilhafter weiterer Effekt dieser Schaltungsanordnung ist die Begrenzung der möglichen Spannungsabweichungen, da die Transistoren MPO und MNO über den Substratanschluss auch als Dioden zu den Versorgungsspannungen wirken. An advantageous further effect of this circuit arrangement is the limitation of the possible voltage deviations, since the transistors MPO and MNO also act as diodes to the supply voltages via the substrate connection.
BEZUGSZEICHENLISTELIST OF REFERENCE NUMBERS
1 Chipkarte1 chip card
2 Chip 3 Kontaktflächen2 chip 3 contact surfaces
10 Schaltungsanordnung10 circuit arrangement
11 signalführende Leitung11 signal-carrying line
12 Schaltungsanordnung12 circuit arrangement
13 Schaltungsanordnung zur Überspannungsprüfung 14 Schaltungsanordnung zur Unterspannungsprüfung13 Circuit arrangement for overvoltage test 14 Circuit arrangement for undervoltage test
15 Gültigkeitssignal15 validity signal
16 Gültigkeitssignal16 validity signal
18 NAND-Schaltung18 NAND circuit
19 Sensorsignal 20 Schaltungsanordnung19 sensor signal 20 circuit arrangement
21 signalführende Leitung21 signal-carrying line
22 Schaltungsanordnung zur Überspannungsprüfung22 circuit arrangement for overvoltage test
23 Schaltungsanordnung zur Unterspannungsprüfung23 circuit arrangement for undervoltage testing
24 NAND-Schaltung 25 Schaltungsanordnung des Inverters24 NAND circuit 25 Circuitry of the inverter
30 Inverter30 inverters
31 Inverter 31 inverters

Claims

PATENTANSPRÜCHE
1. Sensor insbesondere zur Detektion von Angriffen auf zumindest eine signalführende Leitung (11, 21) insbesondere von Chipkarten (1), mit einer Schaltungsanordnung (10, 20), welche eine erste Schaltungsanordnung (13, 22) zur Detektion eines aktuellen Spannungswerts oberhalb einer ersten Versorgungsspannung und eine zweite Schaltungsanordnung (14, 23) zur1. Sensor, in particular for detecting attacks on at least one signal-carrying line (11, 21), in particular of chip cards (1), with a circuit arrangement (10, 20), which has a first circuit arrangement (13, 22) for detecting a current voltage value above one first supply voltage and a second circuit arrangement (14, 23) for
Detektion eines aktuellen Spannungswerts unterhalb einer zweiten Versorgungsspannung umfasst, wobei bei Detektion eines Spannungswerts außerhalb des Bereichs zwischen der ersten und der zweiten Versorgungsspannung ein Signal (19) erzeugt wird, aufgrund dessen eine Schutzmaßnahme initiierbar ist.Detection of a current voltage value below a second supply voltage comprises, wherein upon detection of a voltage value outside the range between the first and the second supply voltage, a signal (19) is generated, on the basis of which a protective measure can be initiated.
2. Sensor nach Anspruch 1 , dadurch gekennzeichnet, dass bei Überschreiten der ersten Versorgungsspannung durch den Spannungswert der signalführenden Leitung (11) ein Gültigkeitssignal (15) unterdrückt wird oder ein Überschreitungssignal erzeugt wird.2. Sensor according to claim 1, characterized in that when exceeding the first supply voltage by the voltage value of the signal-carrying line (11), a validity signal (15) is suppressed or an excess signal is generated.
3. Sensor nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass bei Unterschreiten der zweiten Versorgungsspannung durch den Spannungswert der signalführenden Leitung (11) ein Gültigkeitssignal (16) unterdrückt oder ein Unterschreitungssignal erzeugt wird. 3. Sensor according to claim 1 or 2, characterized in that when falling below the second supply voltage by the voltage value of the signal-carrying line (11) a validity signal (16) is suppressed or an underflow signal is generated.
4. Sensor nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass bei Vorliegende des Signals (19) ein Reset des Chips (2) insbesondere der Chipkarte (1) durchgeführt wird oder die Gesamtschaltung des Chips (2) insbesondere der Chipkarte (1) zumindest zeitweise deaktiviert wird.4. Sensor according to one of the preceding claims, characterized in that at present of the signal (19) a reset of the chip (2) in particular the chip card (1) is performed or the overall circuit of the chip (2) in particular the chip card (1) at least temporarily disabled.
5. Sensor nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Schaltungsanordnung (14) zur Erzeugung des Unterschreitungssignals und/oder die Schaltungsanordnung (13) zur Erzeugung des Überschreitungssignals zumindest mittels zweier Feldeffekttransistoren gebildet sind.5. Sensor according to one of the preceding claims, characterized in that the circuit arrangement (14) for generating the underflow signal and / or the circuit arrangement (13) for generating the overflow signal are formed at least by means of two field effect transistors.
6. Sensor nach Anspruch 6 , dadurch gekennzeichnet, dass die beiden Feldeffekttransistoren mit ihren Drain- Elektroden verschaltet sind. 6. Sensor according to claim 6, characterized in that the two field effect transistors are connected to their drain electrodes.
EP07735748A 2006-05-10 2007-05-03 Sensor with a circuit arrangement Withdrawn EP2019996A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
EP07735748A EP2019996A1 (en) 2006-05-10 2007-05-03 Sensor with a circuit arrangement

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP06113747 2006-05-10
EP07735748A EP2019996A1 (en) 2006-05-10 2007-05-03 Sensor with a circuit arrangement
PCT/IB2007/051652 WO2007129265A1 (en) 2006-05-10 2007-05-03 Sensor with a circuit arrangement

Publications (1)

Publication Number Publication Date
EP2019996A1 true EP2019996A1 (en) 2009-02-04

Family

ID=38515838

Family Applications (1)

Application Number Title Priority Date Filing Date
EP07735748A Withdrawn EP2019996A1 (en) 2006-05-10 2007-05-03 Sensor with a circuit arrangement

Country Status (6)

Country Link
US (1) US20100299756A1 (en)
EP (1) EP2019996A1 (en)
JP (1) JP2009536389A (en)
KR (1) KR20090010109A (en)
CN (1) CN101438303A (en)
WO (1) WO2007129265A1 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2953960B1 (en) * 2009-12-14 2012-01-13 Oberthur Technologies ELECTRONIC COMPONENT FOR DETECTING ATTACKS BY ENERGY DELIVERY
US8605401B2 (en) * 2011-04-29 2013-12-10 Altera Corporation Systems and methods for securing a programmable device against an over-voltage attack
CN105510688B (en) * 2016-01-25 2018-09-04 大唐微电子技术有限公司 A kind of voltage detector for realizing CP tests
CN107643121A (en) * 2016-07-20 2018-01-30 国民技术股份有限公司 Sensor array and its arrangement method
US10726122B2 (en) 2017-07-03 2020-07-28 Nxp B.V. Automatic reset filter deactivation during critical security processes
WO2021196094A1 (en) * 2020-04-01 2021-10-07 深圳市汇顶科技股份有限公司 Circuit and chip for detecting voltage-based attack

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3457560A (en) * 1965-09-24 1969-07-22 Milton Arthur Mckinley Undervoltage and overvoltage alarm circuit

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6816968B1 (en) * 1998-07-10 2004-11-09 Silverbrook Research Pty Ltd Consumable authentication protocol and system
ATE557361T1 (en) * 2000-04-04 2012-05-15 Nxp Bv OUTPUT LEVEL FOR THE COMMUNICATION CONNECTION OF A CONTACT DATA CARRIER
DE10120142B4 (en) * 2001-04-25 2010-12-30 Nxp B.V. Detector circuit for the detection of voltage spikes
KR100440451B1 (en) * 2002-05-31 2004-07-14 삼성전자주식회사 Circuit For Detecting A Volatage Glitch, An Integrated Circuit Device Having The Same, And An Apparatus And Method For Securing An Integrated Circuit Device From A Voltage Glitch Attack

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3457560A (en) * 1965-09-24 1969-07-22 Milton Arthur Mckinley Undervoltage and overvoltage alarm circuit

Also Published As

Publication number Publication date
JP2009536389A (en) 2009-10-08
US20100299756A1 (en) 2010-11-25
CN101438303A (en) 2009-05-20
WO2007129265A1 (en) 2007-11-15
KR20090010109A (en) 2009-01-28

Similar Documents

Publication Publication Date Title
DE10324875B4 (en) Glitch detection circuit and smart card
DE112007002037B4 (en) Detecting Radiation Based Attacks
DE10305587B4 (en) Integrated safety semiconductor circuit and semiconductor circuit board and associated monitoring method
DE3041109C2 (en)
DE102005058238B4 (en) Detector circuit for detecting an external manipulation of an electrical circuit and method for operating a circuit arrangement, are detected in the external manipulation
DE102006034271B4 (en) Voltage perturbation detection circuit, associated integrated circuit and control method
EP2019996A1 (en) Sensor with a circuit arrangement
DE60008544T2 (en) MICRO-CONTROLLERS PROTECTED FROM ATTACKS
DE60310139T2 (en) DETECTION OF MANIPULATION ON A CHIP CARD INTERFACE
DE102005056940B4 (en) Apparatus and method for non-volatile storage of a status value
DE102005055158A1 (en) Circuit arrangement for detecting manipulation tests, has manipulation tests detecting device with detector circuit that outputs alarm signal in normal operating phase of complementary data lines during occurrence of logical state in lines
DE102017102037A1 (en) PHYSICALLY UNCLAIMABLE FUNCTION SWITCHING
DE69913142T2 (en) DEVICE AND METHOD FOR SAFE INFORMATION PROCESSING
DE102004015546B4 (en) An integrated circuit semiconductor chip and method for securing a semiconductor integrated circuit
EP1114460B1 (en) Semiconductor chip with surface coating
EP1368834B1 (en) Circuit for focused ion beam sensor
DE10326089B3 (en) Electronic circuit e.g. chip card integrated circuit, with manipulation detection provided by comparing component output signals provided in response to input signals supplied by manipulation monitoring device
EP1326203A2 (en) Method and device for protecting digital circuit parts
DE102006048969B4 (en) Circuit arrangement and method for inhibiting a circuit operation
CN109388956B (en) Protection of integrated circuits
EP2428918B1 (en) Portable data carrier
DE102019116468B3 (en) Integrated circuit with detection circuit and associated chip card
WO2004036649A1 (en) Attack protected chip
DE102004009622A1 (en) Semiconductor component with complementary metal-oxide-semiconductor (CMOS) circuit, with bulk terminals, via which current is determined in blocking direction of bulk diodes between doped troughs and base
DE102019105249B4 (en) INTEGRATED CIRCUIT

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20081210

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LI LT LU LV MC MT NL PL PT RO SE SI SK TR

AX Request for extension of the european patent

Extension state: AL BA HR MK RS

17Q First examination report despatched

Effective date: 20090617

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20091028