EP1929417A1 - Co-simulation system with a slow operating mode in which hardware requests are processed and a rapid mode - Google Patents

Co-simulation system with a slow operating mode in which hardware requests are processed and a rapid mode

Info

Publication number
EP1929417A1
EP1929417A1 EP05787312A EP05787312A EP1929417A1 EP 1929417 A1 EP1929417 A1 EP 1929417A1 EP 05787312 A EP05787312 A EP 05787312A EP 05787312 A EP05787312 A EP 05787312A EP 1929417 A1 EP1929417 A1 EP 1929417A1
Authority
EP
European Patent Office
Prior art keywords
mode
dut
hardware
manager
simulator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP05787312A
Other languages
German (de)
French (fr)
Inventor
Stefan REICHÖR
Dieter Scheurer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Gleichmann Electronics Research (austria) & Co KG GmbH
Original Assignee
Gleichmann Electronics Research (austria) & Co KG GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Gleichmann Electronics Research (austria) & Co KG GmbH filed Critical Gleichmann Electronics Research (austria) & Co KG GmbH
Publication of EP1929417A1 publication Critical patent/EP1929417A1/en
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking

Definitions

  • the invention relates to a
  • a hardware / software co-simulation system comprising a simulator and a hardware block coupled thereto having an I / O manager and at least one device under test (DUT), the co-simulation system having a first mode of operation wherein the I / O manager at each clock may forward a request from the simulator to the DUT, and a hardware / software co-simulation method of a simulator with a clocked electronic system where the simulator is coupled to a hardware block comprising an I / O manager and at least has a DUT ("Device Under Test"), wherein in a first operating mode, the I / O manager can forward a request from the simulator to the DUT at each clock.
  • DUT device under test
  • Known hardware / software co-simulation systems for the co-simulation of a simulator with a clocked electronic system include a simulator and a hardware block coupled thereto having an I / O manager and at least one device under test (DUT).
  • the DUT should be integrated into an ongoing simulation of the simulator.
  • Part of the simulator and the I / O managers are responsible for integrating the DUT into the simulation as a simulation model.
  • a request from the simulator is forwarded to the DUT by the I / O manager at each cycle.
  • a disadvantage of the prior art that, depending on the type of simulation significant simulation times must be taken into account.
  • the object of the invention is to provide a hardware / software Cosimulationssystem and a method for hardware / software Cosimulation with which the simulation times can be significantly reduced.
  • the hardware / software co-simulation system includes a simulator and a hardware block coupled thereto having an I / O manager and at least one Device Under Test (DUT).
  • DUT Device Under Test
  • Cosimulation system has a first mode of operation, in which the I / O manager can forward a request from the simulator to the DUT at every clock.
  • a second mode of operation of the co-simulation system is provided in which the I / O manager only outputs the clock (DUTCIk) to the DUT without forwarding further requests to the DUT, and seamless switching between these two modes of operation Simulation possible.
  • the invention allows the acceleration of hardware / software Cosimulationen in that parts of the Simulation without the otherwise necessary for this problem area tight coupling between software and the coupled hardware part are simulated.
  • the tight coupling implies that with any clock signal sent to the coupled system, other data about the state of the coupled system may be exchanged.
  • the invention allows seamless switching from tight coupling to loose coupling where no data is exchanged between the simulated software and the coupled hardware part. Only the clock is output to the hardware in order to accelerate the simulation of the hardware. Any number of seamless switches between tight and loose coupling are possible in the course of hardware / software co-simulation.
  • the simulator is a computer program that runs in a computer. Both the type of computer program and the computer can be selected according to the requirements of the practice.
  • the i / O manager and the DUT can be located on a common hardware block or on separate blocks.
  • the invention can be used for the co-simulation of a simulator with a clocked electronic system, wherein the DUT is integrated into an ongoing simulation of the simulator. Part of the simulator and the I / O managers are responsible for integrating the DUT into the simulation as a simulation model.
  • the concept of the invention can be divided into two modes of operation. In a first operating mode
  • the I / O manager can request each clock
  • the invention allows a seamless switching between these two operating modes during a simulation.
  • a development of this embodiment provides that the I / O manager has a holding condition logic (breakpoint logic), which checks the fulfillment of the holding condition in the second operating mode.
  • Fig. 1 is a structural view for the first mode of operation
  • FIG. 2 is a structural view for the second mode of operation
  • FIG. 3 shows a timing sequence of the two modes of operation.
  • FIG. 1 shows the first operating mode Mode 1 (Cosimulation).
  • Mode 1 Cosimulation
  • a request can be sent for every clock cycle. This request is forwarded to the DUT via the l / ⁇ manager. Thereafter, a clock edge is output at the DUTCIk. After every clock cycle, a response is calculated by the I / O manager and sent back to the simulator. Between IO Manager and DUT a mutual data exchange Read / Write can take place. After each clock cycle, the simulator can decide whether to continue the simulation with Mode 1 or Mode 2.
  • FIG. 2 shows the second operating mode mode 2.
  • the simulator sends the number of clock cycles that are to be processed quickly (NumOfClks).
  • NumOfClks the number of clock cycles that are to be processed quickly
  • the holding condition is referred to below as the breakpoint condition.
  • Fig. 3 shows an exemplary timing diagram showing the timing from the simulator (SimClk), the timing that the I / O manager sends to the DUT (DUTCIk), and the request from the simulator to the I / O manager and the response from the I / O manager to the simulator.
  • the figure shows that in mode 1 the clock is excited by the simulator.
  • data can be sent to the DUT on every clock edge (request) and data can also be sent from the DUT to the simulator (response).
  • the generation of the DUTCIk is triggered only by the simulator. There is no interaction between the I / O manager and the simulator during the output of the clock edges on the DUTCIk. Only one response is sent to the simulator after the last clock has been issued or the breakpoint condition has occurred.
  • Fig. 3 also shows that it is possible to switch seamlessly between the two modes. The figure shows a part of a simulation, where of course much more clock edges are generated.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

The invention relates to a hardware/software co-simulation system comprising a simulator and a hardware block coupled thereto with an I/O manager and at least one DUT ('Device under Test'), the co-simulation system comprising a first operating mode (Mode 1), wherein the I/O manager can forward a request from the simulator to the DUT on each clock cycle and a method for hardware/software co-simulation of a simulator with a synchronous electronic system. The aim of the invention is to improve the above such that the simulation times are significantly reduced. Said aim is achieved, whereby the co-simulation system comprises a second operating mode (Mode 2), wherein the I/O manager only forwards the clock signal (DUTC1k) to the DUT without forwarding further requests to the DUT and a seamless switching between both operating modes (Mode 1, Mode 2) is possible during a simulation.

Description

COSIMULATIONSSYSTEM MIT LANGSAMEN BETRIEBSMODUS IN DEM ANFRAGEN VON DER HARDWARE BEARBEITET WERDEN UND SCHNELLEM MODUS COSIMULATION SYSTEM WITH SLOW OPERATING MODE WHEN REQUESTING THE HARDWARE ARE WORKED AND QUICK MODE
Beschreibungdescription
Die Erfindung bezieht sich auf einThe invention relates to a
Hardware/Software-Cosimulationssystem umfassend einen Simulator und einen damit gekoppelten Hardwareblock, der einen I/O-Manager und wenigstens ein DUT ("Device under Test") besitzt, wobei das Cosimulationssystem einen ersten Betriebsmodus aufweist, bei dem der I/O-Manager bei jedem Takt eine Anfrage vom Simulator an das DUT weiterleiten kann, und auf ein Verfahren zur Hardware/Software-Cosimulation eines Simulators mit einem getakteten elektronischen System, bei dem der Simulator mit einem Hardwareblock gekoppelt wird, der einen I/O-Manager und wenigstens ein DUT ("Device under Test") besitzt, wobei in einem ersten Betriebsmodus der I/O-Manager bei jedem Takt eine Anfrage vom Simulator an das DUT weiterleiten kann.A hardware / software co-simulation system comprising a simulator and a hardware block coupled thereto having an I / O manager and at least one device under test (DUT), the co-simulation system having a first mode of operation wherein the I / O manager at each clock may forward a request from the simulator to the DUT, and a hardware / software co-simulation method of a simulator with a clocked electronic system where the simulator is coupled to a hardware block comprising an I / O manager and at least has a DUT ("Device Under Test"), wherein in a first operating mode, the I / O manager can forward a request from the simulator to the DUT at each clock.
Heutzutage werden elektronische Entwicklungen immer komplexer aufgrund der Funktionalität und der Simulationen, aber die Entwicklungszeiten bleiben gleich oder verringern sich sogar. Um die Funktionsweise eines solchen komplexen Systems zu garantieren, werden immer mehr Simulationen benötigt. Für die Simulation des vollständigen Systems ist es erforderlich, eine Cosimulation durchzuführen oder einen1 Prototypen herzustellen.Today, electronic developments are becoming increasingly complex due to functionality and simulations, but development times remain the same or even decrease. To guarantee the functioning of such a complex system, more and more simulations are needed. For the simulation of the complete system, it is necessary to carry out a co-simulation or to establish a one prototype.
Bekannte Hardware/Software-Cosimulationssysteme für die Cosimulation eines Simulators mit einem getakteten elektronischen System umfassen einen Simulator und einen damit gekoppelten Hardwareblock, der einen I/O-Manager und wenigstens ein DUT ("Device under Test") besitzt. Das DUT soll in eine laufende Simulation des Simulators eingebunden werden. Ein Teil des Simulators und der I/O-Manager sind dafür zuständig, das DUT als Simulationsmodell in die Simulation einzubinden. Nach dem Stand der Technik werden dabei vom I/O-Manager bei jedem Takt eine Anfrage vom Simulator an das DUT weitergeleitet . Man spricht hier auch von einer engen Kopplung, weil bei jedem Takt Daten zwischen dem Simulator und dem gekoppelten DUT ausgetauscht werden können. Nachteilhaft ist bei dem Stand der Technik, daß je nach Art der Simulation erhebliche Simulationszeiten in Kauf genommen werden müssen.Known hardware / software co-simulation systems for the co-simulation of a simulator with a clocked electronic system include a simulator and a hardware block coupled thereto having an I / O manager and at least one device under test (DUT). The DUT should be integrated into an ongoing simulation of the simulator. Part of the simulator and the I / O managers are responsible for integrating the DUT into the simulation as a simulation model. According to the state of the art, a request from the simulator is forwarded to the DUT by the I / O manager at each cycle. One speaks here also of a tight coupling, because with each clock data between the simulator and the coupled DUT can be exchanged. A disadvantage of the prior art that, depending on the type of simulation significant simulation times must be taken into account.
Demgegenüber besteht die Aufgabe der Erfindung darin, ein Hardware/Software-Cosimulationssystem und ein Verfahren zur Hardware/Software-Cosimulation anzugeben, mit denen die Simulationszeiten erheblich verringert werden können.In contrast, the object of the invention is to provide a hardware / software Cosimulationssystem and a method for hardware / software Cosimulation with which the simulation times can be significantly reduced.
Gelöst wird diese Aufgabe mit den Merkmalen der unabhängigen Ansprüche. Das Hardware/Software-Cosimulationssystem umfaßt einen Simulator und einen damit gekoppelten Hardwareblock, der einen I/O-Manager und wenigstens ein DUT ("Device under Test", zu überprüfendes Gerät) besitzt. DasThis object is achieved with the features of the independent claims. The hardware / software co-simulation system includes a simulator and a hardware block coupled thereto having an I / O manager and at least one Device Under Test (DUT). The
Cosimulationssystem weist einen ersten Betriebsmodus auf, bei dem der I/O-Manager bei jedem Takt eine Anfrage vom Simulator an das DUT weiterleiten kann. Darüber hinaus ist nach der Erfindung ein zweiter Betriebsmodus des Cosimulationssystems vorgesehen, bei dem der I/O-Manager nur den Takt (DUTCIk) an das DUT ausgibt, ohne weitere Anfragen an das DUT weiterzuleiten, und ein nahtloses Umschalten zwischen diesen beiden Betriebsmodi während einer Simulation ermöglicht. Die Erfindung erlaubt die Beschleunigung von Hardware/Software-Cosimulationen dadurch, daß Teile der Simulation ohne der ansonsten für dieses Problemgebiet notwendigen engen Kopplung zwischen Software und dem gekoppelten Hardwareteil simuliert werden. Die enge Kopplung besagt, daß bei jedem Taktsignal, das an das gekoppelte System gesendet wird, auch andere Daten über den Zustand des gekoppelten Systems ausgetauscht werden können. Die Erfindung erlaubt die nahtlose Umschaltung von der engen Kopplung zu einer losen Kopplung, bei der keine Daten zwischen der simulierten Software und dem gekoppelten Hardwareteil ausgetauscht werden. Lediglich der Takt wird an die Hardware ausgegeben, um die Simulation der Hardware beschleunigt durchführen zu können. Dabei ist eine beliebige Anzahl von nahtlosen Umschaltungen zwischen der engen und der losen Kopplung im Ablauf einer Hardware/Software-Cosimulation möglich.Cosimulation system has a first mode of operation, in which the I / O manager can forward a request from the simulator to the DUT at every clock. Moreover, according to the invention, a second mode of operation of the co-simulation system is provided in which the I / O manager only outputs the clock (DUTCIk) to the DUT without forwarding further requests to the DUT, and seamless switching between these two modes of operation Simulation possible. The invention allows the acceleration of hardware / software Cosimulationen in that parts of the Simulation without the otherwise necessary for this problem area tight coupling between software and the coupled hardware part are simulated. The tight coupling implies that with any clock signal sent to the coupled system, other data about the state of the coupled system may be exchanged. The invention allows seamless switching from tight coupling to loose coupling where no data is exchanged between the simulated software and the coupled hardware part. Only the clock is output to the hardware in order to accelerate the simulation of the hardware. Any number of seamless switches between tight and loose coupling are possible in the course of hardware / software co-simulation.
Die Unteransprüche betreffen vorteilhafte Ausgestaltungen der Erfindung.The subclaims relate to advantageous embodiments of the invention.
Vorteilhafterweise handelt es sich bei dem Simulator um ein Computerprogramm, das in einem Computer abläuft. Sowohl die Art des Computerprogramms als auch der Computer können dabei den Anforderungen der Praxis entsprechend ausgewählt werden.Advantageously, the simulator is a computer program that runs in a computer. Both the type of computer program and the computer can be selected according to the requirements of the practice.
Der i/O-Manager und das DUT können sich auf einem gemeinsamen Hardwarebaustein oder auf getrennten Bausteinen befinden.The i / O manager and the DUT can be located on a common hardware block or on separate blocks.
Die Erfindung kann für die Cosimulation eines Simulators mit einem getakteten elektronischen System verwendet werden, wobei das DUT in eine laufende Simulation des Simulators eingebunden wird. Ein Teil des Simulators und der I/O-Manager sind dafür zuständig, das DUT als Simulationsmodell in die Simulation einzubinden. Das Konzept der Erfindung kann in zwei Betriebsmodi unterteilt werden. In einem ersten BetriebsmodusThe invention can be used for the co-simulation of a simulator with a clocked electronic system, wherein the DUT is integrated into an ongoing simulation of the simulator. Part of the simulator and the I / O managers are responsible for integrating the DUT into the simulation as a simulation model. The concept of the invention can be divided into two modes of operation. In a first operating mode
(Cosimulation) , der einer herkömmlichen Cosimulation entspricht, kann der I/O-Manager bei jedem Takt eine Anfrage(Cosimulation), which corresponds to a conventional cosimulation, the I / O manager can request each clock
(Request) vom Simulator an das DUT weiterleiten, so daß sich eine enge Kopplung zwischen dem Simulator und dem gekoppelten DUT ergibt. In einem zweiten Betriebsmodus (Clock Acceleration, Taktbeschleunigung) läuft die Simulation schneller, weil der I/O-Manager nur den Takt (DUTCIk) an das DUT ausgibt . Keine weiteren Anfragen werden in diesem Betriebsmodus an das DUT weitergeleitet . Dieser Betriebsmodus realisiert eine lose Kopplung, weil während der Ausgabe des Taktes am DUTCIk keine Interaktion zwischen dem Simulator(Request) from the simulator to the DUT forward, so that there is a close coupling between the simulator and the coupled DUT. In a second mode of operation (Clock Acceleration), the simulation runs faster because the I / O Manager only outputs the clock (DUTCIk) to the DUT. No further requests are forwarded to the DUT in this mode of operation. This mode of operation realizes a loose coupling because during the output of the clock on the DUTCIk there is no interaction between the simulator
(Softwareteil) und der gekoppelten Hardware stattfindet. Die Erfindung erlaubt dabei ein nahtloses Umschalten zwischen diesen beiden Betriebsmodi während einer Simulation.(Software part) and the coupled hardware takes place. The invention allows a seamless switching between these two operating modes during a simulation.
Dabei kann nach einer Ausgestaltung im zweiten Betriebsmodus eine Mitteilung vom Simulator an den I/O-Manager über die Anzahl der Taktzyklen, die schnell abgearbeitet werden sollen, (NumOfClks) und/oder über eine Haltebedingung (Breakpoint Condition) , die vom Zustand des DUT abhängt, erfolgen.In this case, according to an embodiment in the second operating mode, a message from the simulator to the I / O manager about the number of clock cycles to be processed quickly (NumOfClks) and / or a breakpoint condition, which depends on the state of the DUT depends.
Eine Weiterbildung dieser Ausgestaltung sieht vor, daß der I/O-Manager eine Haltebedingungslogik (Breakpoint Logic) aufweist, die im zweiten Betriebsmodus die Erfüllung der Haltebedingung überprüft .A development of this embodiment provides that the I / O manager has a holding condition logic (breakpoint logic), which checks the fulfillment of the holding condition in the second operating mode.
Eine effektive Beschleunigung der Cosimulation wird insbesondere dann erreicht, wenn im zweiten Betriebsmodus der vom I/O-Manager an das DUT ausgegebene Takt (DUTCIk) höher ist als im ersten Betriebsmodus, d.h. auch höher als der Takt des Simulators (SimClk) . _. C —An effective acceleration of the cosimulation is achieved, in particular, when in the second operating mode the clock output by the I / O manager to the DUT (DUTCIk) is higher than in the first operating mode, ie also higher than the clock of the simulator (SimClk). _. C -
In der Zeichnung ist die Erfindung näher erläutert. Es zeigen:In the drawing the invention is explained in more detail. Show it:
Fig. 1 eine Struktursicht für den ersten BetriebsmodusFig. 1 is a structural view for the first mode of operation
(Cosimulation) , Fig. 2 eine Struktursicht für den zweiten Betriebsmodus(Cosimulation), Fig. 2 is a structural view for the second mode of operation
(Clock Acceleration) und Fig. 3 eine Timingabfolge der beiden Betriebsmodi.(Clock Acceleration) and Fig. 3 shows a timing sequence of the two modes of operation.
Die Fig. 1 zeigt den ersten Betriebsmodus Mode 1 (Cosimulation) . In diesem Betriebsmodus kann für jeden Taktzyklus eine Anfrage (Request) gesendet werden. Dieser Request wird über den l/θ-Manager an das DUT weitergeleitet. Danach wird eine Taktflanke am DUTCIk ausgegeben. Nach jedem Taktzyklus wird ein Ergebnis (Response) vom I/O-Manager berechnet und an den Simulator zurückgesendet. Zwischen IO-Manager und DUT kann ein beiderseitiger Datenaustausch Read/Write stattfinden. Nach jedem Taktzyklus kann der Simulator entscheiden, ob die Simulation mit Mode 1 oder mit Mode 2 fortgesetzt wird.FIG. 1 shows the first operating mode Mode 1 (Cosimulation). In this operating mode, a request can be sent for every clock cycle. This request is forwarded to the DUT via the l / θ manager. Thereafter, a clock edge is output at the DUTCIk. After every clock cycle, a response is calculated by the I / O manager and sent back to the simulator. Between IO Manager and DUT a mutual data exchange Read / Write can take place. After each clock cycle, the simulator can decide whether to continue the simulation with Mode 1 or Mode 2.
Die Fig. 2 zeigt den zweiten Betriebsmodus Mode 2. In diesem Betriebsmodus sendet der Simulator die Anzahl der Taktzyklen, die schnell abgearbeitet werden sollen (NumOfClks) . Zusätzlich besteht die Möglichkeit, eine Haltebedingung, die vom Zustand des DUT abhängt, zu definieren. Die Haltebedingung wird im weiteren als Breakpoint condition bezeichnet .FIG. 2 shows the second operating mode mode 2. In this operating mode, the simulator sends the number of clock cycles that are to be processed quickly (NumOfClks). In addition, it is possible to define a hold condition that depends on the state of the DUT. The holding condition is referred to below as the breakpoint condition.
Sobald der I/O-Manager die Anzahl der Taktzyklen und die optionale Haltebedingung erhalten hat, beginnt" er, Taktflanken am DUTCIk auszugeben. Diese Taktflanken im Mode 2 haben eine höhere Taktfrequenz als im Mode 1 (daher die Bezeichnung "Clock acceleration" für den Mode 2) . Die Ausgabe des Takts am DUTCIk wird gestoppt, sobald eine der beiden Bedingungen eintritt :Once the I / O manager has received the number of clock cycles and the optional holding condition begins "This clock edges it to output clock edges on DUTCIk. In mode 2 have a higher clock frequency than in Mode 1 (hence the term" clock acceleration "for the Mode 2) .The output the clock on the DUTCIk is stopped as soon as one of the two conditions occurs:
• Die mittels NumOfClks spezifizierte Anzahl der Taktflanken wurde ausgegeben .• The number of clock edges specified by NumOfClks has been output.
• Die Bedingung, die über die Breakpoint condition spezifiziert wurde, ist erfüllt. Diese Bedingung wird von der Haltebedingungslogik (Breakpoint Logic) im I/O-Manager ständig überprüft .• The condition specified by the breakpoint condition is fulfilled. This condition is constantly checked by the breakpoint logic in the I / O manager.
Zwischen I/O-Manager und DUT findet nur ein einseitiger Datenaustausch Read statt . Nachdem die Taktausgabe am DUTCIk gestoppt worden ist, sendet der I/O-Manager eine Antwort (Response) an den Simulator zurück. Nun kann der Simulator entscheiden, ob mit Mode 1 oder mit Mode 2 weitersimuliert wird.There is only a one-way data exchange Read between I / O manager and DUT. After the clock output at the DUTCIk has stopped, the I / O manager sends back a response to the simulator. Now the simulator can decide whether to continue simulating with Mode 1 or Mode 2.
Die Fig. 3 zeigt ein beispielhaftes Timingdiagramm, das den Takt vom Simulator (SimClk) , den Takt, den der I/O-Manager zum DUT sendet (DUTCIk) , sowie den Request vom Simulator an den I/O-Manager und den Response vom I/O-Manager an den Simulator darstellt.Fig. 3 shows an exemplary timing diagram showing the timing from the simulator (SimClk), the timing that the I / O manager sends to the DUT (DUTCIk), and the request from the simulator to the I / O manager and the response from the I / O manager to the simulator.
Die Abbildung zeigt, dass im Mode 1 der Takt durch den Simulator angeregt wird. Zudem können bei jeder Taktflanke Daten zum DUT geschickt werden (Request) und auch Daten vom DUT an den Simulator geschickt werden (Response) . Bei Mode 2 hingegen, wird die Generierung des DUTCIk nur vom Simulator angestoßen. Während der Ausgabe der Taktflanken am DUTCIk gibt es keine Interaktion zwischen dem I/O-Manager und dem Simulator. Lediglich eine Antwort (Response) wird an den Simulator nach der Ausgabe des letzten Taktes oder dem Eintreten der Breakpoint condition gesendet . Die Fig. 3 zeigt auch, dass zwischen den beiden Modi nahtlos umgeschaltet werden kann. Die Abbildung stellt einen Ausschnitt einer Simulation dar, bei der natürlich wesentlich mehr Taktflanken generiert werden. The figure shows that in mode 1 the clock is excited by the simulator. In addition, data can be sent to the DUT on every clock edge (request) and data can also be sent from the DUT to the simulator (response). In the case of Mode 2, however, the generation of the DUTCIk is triggered only by the simulator. There is no interaction between the I / O manager and the simulator during the output of the clock edges on the DUTCIk. Only one response is sent to the simulator after the last clock has been issued or the breakpoint condition has occurred. Fig. 3 also shows that it is possible to switch seamlessly between the two modes. The figure shows a part of a simulation, where of course much more clock edges are generated.

Claims

Ansprüche claims
1. Hardware/Software-Cosimulationssystem umfassend einen Simulator und einen damit gekoppelten Hardwareblock, der einen I/O-Manager und wenigstens ein DUT ("Device under Test") besitzt, wobei das Cosimulationssystem einen ersten Betriebsmodus (Mode 1) aufweist, bei dem der I/O-Manager bei jedem Takt eine Anfrage (Request) vom Simulator an das DUT weiterleiten kann, dadurch gekennzeichnet, daß das Cosimulationssystem einen zweiten BetriebsmodusA hardware / software co-simulation system comprising a simulator and a hardware block coupled thereto having an I / O manager and at least one DUT ("Device Under Test"), the co-simulation system having a first mode of operation (Mode 1) in which the I / O manager can forward a request from the simulator to the DUT at each clock, characterized in that the co-simulation system has a second mode of operation
(Mode 2) aufweist, bei dem der I/O-Manager nur den Takt(Mode 2), where the I / O manager only clocks
(DUTCIk) an das DUT ausgibt, ohne weitere Anfragen(DUTCIk) to the DUT issues, without further inquiries
(Request) an das DUT weiterzuleiten, und daß ein nahtloses Umschalten zwischen diesen beiden(Request) to forward the DUT, and that a seamless switching between these two
Betriebsmodi (Mode 1, Mode 2) während einer Simulation ermöglicht ist.Operating modes (Mode 1, Mode 2) is enabled during a simulation.
2. Hardware/Software-Cosimulationssystem nach Anspruch 1, dadurch gekennzeichnet, daß der Simulator ein Computerprogramm ist, das in einem Computer abläuft.2. Hardware / software Cosimulationssystem according to claim 1, characterized in that the simulator is a computer program that runs in a computer.
3. Hardware/Software-Cosimulationssystem nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der I/O-Manager und das DUT sich auf einem gemeinsamen Hardwarebaustein oder auf getrennten Bausteinen befinden. 3. hardware / software Cosimulationssystem according to any one of the preceding claims, characterized in that the I / O manager and the DUT are located on a common hardware device or on separate blocks.
4. Verfahren zur Hardware/Software-Cosimulation eines Simulators mit einem getakteten elektronischen System, bei dem der Simulator mit einem Hardwareblock gekoppelt wird, der einen I/O-Manager und wenigstens ein DUT4. A method for hardware / software co-simulation of a simulator with a clocked electronic system in which the simulator is coupled to a hardware block comprising an I / O manager and at least one DUT
("Device under Test") besitzt, wobei in einem ersten Betriebsmodus (Mode 1) der I/O-Manager bei jedem Takt eine Anfrage (Request) vom Simulator an das DUT weiterleiten kann, dadurch gekennzeichnet, daß in einem zweiten Betriebsmodus (Mode 2) der I/O-Manager nur den Takt (DUTCIk) an das DUT ausgibt, ohne weitere Anfragen (Request) an das DUT weiterzuleiten, und daß ein nahtloses Umschalten zwischen diesen beiden Betriebsmodi (Mode 1, Mode 2) während einer Simulation ermöglicht ist.In a first operating mode (mode 1), the I / O manager can forward a request from the simulator to the DUT at each cycle, characterized in that in a second operating mode (Mode 2) the I / O manager only issues the clock (DUTCIk) to the DUT without forwarding requests to the DUT, and allowing seamless switching between these two modes of operation (Mode 1, Mode 2) during a simulation is.
5. Hardware/Software-Cosimulationssystem oder Verfahren zur Hardware/Software-Cosimulation nach einem der vorhergehenden Ansprüchen, dadurch gekennzeichnet, daß im zweiten Betriebsmodus (Mode 2) eine Mitteilung vom Simulator an den I/O-Manager über die Anzahl der Taktzyklen, die schnell abgearbeitet werden sollen, (NumOfClks) und/oder über eine Haltebedingung (Breakpoint Condition) , die vom Zustand des DUT abhängt , erfolgt .5. Hardware / software Cosimulationssystem or method for hardware / software Cosimulation according to any one of the preceding claims, characterized in that in the second operating mode (Mode 2) a message from the simulator to the I / O Manager on the number of clock cycles, the are executed quickly (NumOfClks) and / or via a break condition, which depends on the state of the DUT.
6. Hardware/Software-Cosimulationssystem oder Verfahren zur Hardware/Software-Cosimulation nach Anspruch 5, dadurch gekennzeichnet, daß der I/O-Manager eine Haltebedingungslogik (Breakpoint Logic) aufweist, die im zweiten Betriebsmodus (Mode 2) die Erfüllung der Haltebedingung (Breakpoint Condition) überprüft . 6. Hardware / software Cosimulationssystem or method for hardware / software Cosimulation according to claim 5, characterized in that the I / O Manager has a break condition logic (breakpoint logic), in the second operating mode (Mode 2), the fulfillment of the holding condition ( Breakpoint Condition) checked.
7. Hardware/Software-Cosimulationssystem oder Verfahren zur Hardware/Software-Cosimulation nach einem der vorhergehenden Ansprüchen, dadurch gekennzeichnet, daß im zweiten Betriebsmodus (Mode 2) der vom I/O-Manager an das DUT ausgegebene Takt (DUTCIk) höher ist als im ersten Betriebsmodus (Mode 1) . 7. Hardware / software Cosimulationssystem or method for hardware / software Cosimulation according to any one of the preceding claims, characterized in that in the second operating mode (Mode 2) of the output from the I / O Manager to the DUT clock (DUTCIk) is higher than in the first operating mode (mode 1).
EP05787312A 2005-09-01 2005-09-01 Co-simulation system with a slow operating mode in which hardware requests are processed and a rapid mode Withdrawn EP1929417A1 (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/DE2005/001537 WO2007025491A1 (en) 2005-09-01 2005-09-01 Co-simulation system with a slow operating mode in which hardware requests are processed and a rapid mode

Publications (1)

Publication Number Publication Date
EP1929417A1 true EP1929417A1 (en) 2008-06-11

Family

ID=36284271

Family Applications (1)

Application Number Title Priority Date Filing Date
EP05787312A Withdrawn EP1929417A1 (en) 2005-09-01 2005-09-01 Co-simulation system with a slow operating mode in which hardware requests are processed and a rapid mode

Country Status (4)

Country Link
US (1) US20090132224A1 (en)
EP (1) EP1929417A1 (en)
DE (1) DE112005003746A5 (en)
WO (1) WO2007025491A1 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008310727A (en) * 2007-06-18 2008-12-25 Toshiba Corp Simulation system and simulation method
US8265917B1 (en) * 2008-02-25 2012-09-11 Xilinx, Inc. Co-simulation synchronization interface for IC modeling
AT508852B1 (en) 2009-09-18 2015-11-15 Kompetenzzentrum Das Virtuelle Fahrzeug Forschungsgmbh Vif METHOD FOR SWITCHING HETEROGENIC SIMULATION MODELS AT RUNNING TIME

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5546562A (en) * 1995-02-28 1996-08-13 Patel; Chandresh Method and apparatus to emulate VLSI circuits within a logic simulator
US6182258B1 (en) * 1997-06-03 2001-01-30 Verisity Ltd. Method and apparatus for test generation during circuit design
US6470481B2 (en) * 1999-07-29 2002-10-22 Michael C. Brouhard State management in a co-verification system
US7260517B2 (en) * 2001-06-17 2007-08-21 Brian Bailey Synchronization of multiple simulation domains in an EDA simulation environment
US7346481B1 (en) * 2004-08-31 2008-03-18 Xilinx, Inc. Hardware co-simulation breakpoints in a high-level modeling system

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO2007025491A1 *

Also Published As

Publication number Publication date
US20090132224A1 (en) 2009-05-21
WO2007025491A1 (en) 2007-03-08
DE112005003746A5 (en) 2008-08-21

Similar Documents

Publication Publication Date Title
DE69831732T2 (en) METHOD AND DEVICE FOR CORRECTING ERRORS IN A COMPUTER SYSTEM
DE2023741A1 (en) Test device for complex functional logic circuits with a large number of connection pins
DE3702408C2 (en)
DE2754890C2 (en) Device for program interruption
DE60207307T2 (en) TESTING CIRCUITS WITH MULTIPLE TACTICAL SIGNAL DOMAINS
EP1929417A1 (en) Co-simulation system with a slow operating mode in which hardware requests are processed and a rapid mode
DE60300233T2 (en) Fault tolerant information processing device
DE19718467A1 (en) Frequency-independent scan chain
DE3532484A1 (en) ARRANGEMENT FOR MODEL PRESENTATION OF A PHYSICAL ELECTRICAL COMPONENT IN AN ELECTRICAL LOGIC SIMULATION
DE2161994A1 (en) Error detection circuit in a data processing system
EP3739479B1 (en) Method for detecting errors in the program logic of a system of distributed programmable gate assemblies
DE60212455T2 (en) SYSTEM AND METHOD FOR TAKING AN IP CORE DURING A TROUBLESHOOTING OPERATION
EP2653850B1 (en) Method and IT system for testing entire vehicles
DE69631508T2 (en) Secure data transfer for process execution with the ARINC 629 protocol
EP2250560B1 (en) Method for increasing the robustness of computer systems and computer system
DE69814176T2 (en) METHOD AND DEVICE FOR AUTOMATICALLY TESTING A SIMULATED INTEGRATED CIRCUIT
DE4431791A1 (en) Signal selection device
DE102019130642B4 (en) Method for emergency interruption of the generation of an EPM microtick using direct memory access
DE10122252B4 (en) Method for simulating a circuit unit to be verified and a delay tray device
DE2248451A1 (en) TESTING SYSTEM IN DATA PROCESSING SYSTEMS
DE2715983A1 (en) SETUP AND OPERATING PROCEDURES FOR MONITORING AND CHECKING THE RUNNING OF PROCESSOR OPERATIONS
DE102014223362A1 (en) Control device for I²C slave devices
WO2002031521A1 (en) Method for operating a tap controller and corresponding tap controller
DE2516681A1 (en) Remote control system with central and further stations - can have additional station evaluating signal exchange between central and further stations
DE10125364A1 (en) Method for simulation of a circuit unit that is to be verified using a test bench arrangement, whereby an operator can precisely control time delays in test pattern sequences

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20080229

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LI LT LU LV MC NL PL PT RO SE SI SK TR

17Q First examination report despatched

Effective date: 20090430

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20110201

R18D Application deemed to be withdrawn (corrected)

Effective date: 20110401