EP1900026A1 - Method for the forgery-proof identification of individual electronic subassemblies - Google Patents

Method for the forgery-proof identification of individual electronic subassemblies

Info

Publication number
EP1900026A1
EP1900026A1 EP06754629A EP06754629A EP1900026A1 EP 1900026 A1 EP1900026 A1 EP 1900026A1 EP 06754629 A EP06754629 A EP 06754629A EP 06754629 A EP06754629 A EP 06754629A EP 1900026 A1 EP1900026 A1 EP 1900026A1
Authority
EP
European Patent Office
Prior art keywords
memory
state changes
individual electronic
identification
reference state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP06754629A
Other languages
German (de)
French (fr)
Inventor
Otmar Wanierke
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohde and Schwarz GmbH and Co KG
Original Assignee
Rohde and Schwarz GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohde and Schwarz GmbH and Co KG filed Critical Rohde and Schwarz GmbH and Co KG
Publication of EP1900026A1 publication Critical patent/EP1900026A1/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H01L2223/5444—Marks applied to semiconductor devices or parts containing identification or tracking information for electrical read out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/5448—Located on chip prior to dicing and remaining on chip after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Definitions

  • the invention relates to a method for forgery-proof identification of individual electronic assemblies.
  • an individual identification of electronic assemblies In addition to the type-specific identification of electronic assemblies, there are more and more applications in which an individual identification of electronic assemblies is desired.
  • the range of applications for individual identification of electronic assemblies is diverse. On the one hand, it serves to identify an existing electronic module in a system or a user and thus to discover a theft or an exchange of an electronic module.
  • the manufacturer of software with the individual identification of an electronic assembly may check the software licensed for a particular electronic assembly for proper use.
  • a provider of an electronic service with the individual identification of an electronic module to verify the legitimate use of a particular electronic assembly used in an electronic service as well as determine the incidental fees correctly and bill.
  • the identification of the individual electronic module is realized by means of identification data stored either in special register components-for example Ethernet MAC address registers or hard disk controller identification registers-or in write-protected memory areas of standard memories.
  • the individual identification of a transponder is stored, for example, in an identification transmitter realized as a register memory.
  • an identification transmitter realized as a register memory.
  • the invention is therefore an object of the invention to provide a method for the identification of individual electronic assemblies, in which the identification of the individual electronic module remains forgery-proof over the life of the individual electronic module.
  • the object of the invention is achieved by an individual electronic assembly with a tamper-proof identification according to claim 1 and by a method for tamper-proof identification of individual electronic assemblies according to claim 4.
  • Advantageous developments of the invention are set forth in the dependent claims.
  • the physical effect is exploited that the memory cells of a dynamic volatile semiconductor memory - DRAM memory module - after failure of an auxiliary function of the memory, for example, targeted short-term switching off the supply voltage, targeted short-term removal of the clock signal, targeted brief suspension of refreshing Cycles - change their memory content.
  • an auxiliary function of the memory for example, targeted short-term switching off the supply voltage, targeted short-term removal of the clock signal, targeted brief suspension of refreshing Cycles - change their memory content.
  • This physical effect is exploited according to the invention by predetermining certain, previously defined memory cells of a memory located on the electronic module in the normal operation of the memory with specific, predetermined memory contents - bit patterns. After a deliberate failure of an auxiliary function of the memory, each of the memory cells of the memory previously set changes its memory content over time, with some statistical probability. If the failure is limited in time, as a result of the statistics of this physical effect, one part of the memory cells has a changed memory content, while the other part of the memory cells still carries its previous memory content. After restoring the normal operation of the memory, those memory cells which have a state change in the memory contents are determined by comparing the memory contents of the previously defined memory cells of the memory between the two times before and after the targeted failure of the auxiliary function of the memory.
  • the smaller statistical scattering of the state changes of several individual memory cells relative to the statistical dispersion of the state changes of a single memory cell necessitates a frequency distribution of the state changes in the individual memory cells with pronounced maxima and minima after repeated repetition of the determination of state changes in the predefined memory cells.
  • the statistics in the state changes of the predetermined memory cells of the semiconductor memory requires a determination to be made over and over again of the state changes of the predefined memory cells in the sense of the procedure described above.
  • the above-described procedure initially stored state changes of the predetermined memory cells of the semiconductor memory are stored as reference state changes and serve for above-described procedure at a later time certain state changes of the predetermined memory cells as a comparison.
  • An individual electronic assembly is identified according to the invention when the at a later Time after the above-described procedure determined state changes of the predetermined memory cells of the semiconductor memory in number are smaller than an upper limit and at the same time coincide at least in a subset with the first time determined and stored as reference state changes in a memory area of the memory state changes. In this way, it is ensured that the state changes determined at a later point in time lie within the statistical dispersion of the first-time determined reference state changes and thus the stored reference state changes have not been manipulated in the meantime and represent the identification characterizing the individual electronic module.
  • the observance of the first condition of a smaller number of detected state changes of the predetermined memory cells of the semiconductor memory guarantees the setting of a downtime of the auxiliary function of the memory, in which no complete or nearly complete state change of all predetermined memory cells of the semiconductor memory takes place and thus one for there is a clear characterization of an individual electronic assembly meaningful number of state changes.
  • an individual electronic assembly is not identified if the state changes of the predetermined memory cells of the semiconductor memory determined at a later time have fallen below a lower limit in number and have no or only a few matches with the first determined and as reference values. State changes in a memory area of the memory stored state changes match. If there is no or only a small correspondence between the first-time-determined reference state changes and the state changes determined at a later point in time, then thereof is assume that the stored reference state changes have been manipulated in the meantime and thus there is no forgery-proof identification of the individual electronic module.
  • the set failure duration of one of the auxiliary functions of the memory has been set too short and the state changes thus determined, because of their statistical character, for reliable characterization of the memory individual electronic assembly not usable.
  • the state changes of the auxiliary memory of the memory resulting in a predetermined failure of the memory cells are determined again with a shorter downtime.
  • the state changes of the predetermined memory cells resulting in failure of an auxiliary function of the memory are redetermined with a longer downtime.
  • the first-time determined reference state changes of the predetermined memory cells of the semiconductor memory can also be stored in encrypted form.
  • the state changes of the previously defined memory cells determined at a later time are accordingly encrypted with the same key and with the stored encrypted reference state changes with respect to compared to identity.
  • the encryption can preferably take place via a hash function, in which the data format of the encrypted state changes or encrypted reference state changes is reduced compared to the data format of the unencrypted state changes or unencrypted reference state changes.
  • another identifying feature of the individual electronic module for example the serial number of the electronic module-can additionally be integrated into the encryption. In this way, an identification feature that characterizes the individuality of the respective electronic assembly more precisely is available.
  • the method according to the invention for the identification of individual electronic modules can be implemented without additional hardware components, since the hardware requirements for determining the state changes of the predetermined memory cells of a semiconductor memory are met in every digital electronic module.
  • the implementation of the method according to the invention can be realized comparatively easily with a firmware implemented on the electronic module.
  • FIG. 1 shows a block diagram of an individual electronic assembly with a tamper-proof identification
  • Fig. 3 shows a flowchart of the checking phase of the method according to the invention for the tamper-proof identification of individual electronic assemblies.
  • the individual electronic module 1 is a dynamic volatile semiconductor memory - DRAM module - 2, the one terminal 3 for a supply voltage, a
  • a specific first memory area 6 is reserved with a specific, predetermined number of memory cells in which, according to the invention, state changes in the memory contents are caused by deliberate failure of an auxiliary function of the semiconductor memory 2.
  • a second memory area 7 in the semiconductor memory 2 in which the caused state changes of the memory cells of the first memory area 6 are stored as reference state changes for identification of the individual electronic module 1.
  • the initialization phase of the inventive method for forgery-proof identification of an individual electronic module which is implemented by means of a on the individual electronic module 1 with reference to FIG Firmware is performed, presented.
  • the initialization phase is performed once when an individual electronic module is introduced.
  • the individual memory cells of the first memory area 6 of the semiconductor memory 2 are described with a specific, predetermined logical memory content, while the semiconductor memory 2 stabilized in its normal operation supply voltage, cyclic refreshing of the individual Memory cells, continuous clocking and demand-oriented reading and describing memory cells - is operated.
  • step S20 after the memory cells of the first memory area 6 of the semiconductor memory 2 have stably stored the predetermined bit pattern and the above conditions of stable normal operation of the semiconductor memory 2 continue to prevail, via the switchable terminals 3, 4 and 5 one or more auxiliary functions of the semiconductor memory 2 - supply voltage, clock signal, refresh signal - specifically switched off for a certain duration.
  • the memory content of each individual memory cell of the first memory area 6 of the semiconductor memory 2 is read out in step S30 and in front of a change from the memory contents of the same memory cells the failure of one or more auxiliary functions of the semiconductor memory 2 examined.
  • those memory cells of the first memory area 6 are determined which, as a result of the failure of one or more auxiliary functions of the Semiconductor memory 2 have undergone a state changes.
  • the determined number of state changes in the memory cells of the first memory area 6 is compared in step S40 with a predetermined lower limit, which characterizes the minimum required for the inventive method number of state changes due to a failure of auxiliary functions.
  • the state changes determined in method step S30 are rejected as unusable result and for a renewed determination of state changes in method step S50 the duration of the next failure of one or more auxiliary functions of semiconductor memory 2 Increased in order to achieve a higher number of state changes in the memory cells of the first memory area 6 of the semiconductor memory 2 due to a failure of one or more auxiliary functions of the semiconductor memory 2 according to method step S20 corresponding to the statistical nature of this physical effect.
  • the first memory area 6 of the semiconductor memory 2 with the bit pattern determined in the previous passes according to method step S10 is described following the step S40.
  • the number of state changes determined in method step S30 is compared in a further method step S60 with a predetermined upper limit value which is the maximum for the method according to the invention indicates possible number of state changes due to a failure of an auxiliary function. If this second comparison in method step S60 reveals that the number of state changes determined in method step S30 is greater than the predetermined upper limit value, then these determined state changes are rejected as an unusable result and in method step S70 the duration of the failure of one or more auxiliary functions of semiconductor memory 2 reduced for a new determination of state changes.
  • a counter located to the respective memory cell in the second memory area 7 of the semiconductor memory 2 is incremented by a factor of 1 for all memory cells of the first memory area 6 for which a status change has been registered in method step S30.
  • the method steps S10 to S80 are performed again when a minimum number of predetermined repetitions of these method steps S10 to S80 has not yet been reached or the analysis of the counts belonging to all the memory cells of the first memory area 6 of the semiconductor memory 2 shows that there is still no significant occurrence of counters with comparatively high counter readings and at the same time of counters with comparatively low counter readings and thus there is still no result which can be used for the method according to the invention with a sensibly minimized statistical scattering.
  • the memory-characteristic combination of memory cells with determined reference state change and memory cells without determined reference state change represent an identification for the individual semiconductor memory 2 and thus for the individual semiconductor memory 2-containing individual electronic module 1 and are stored in a second memory area 7 of the semiconductor memory 2.
  • an encryption of this identification can be carried out.
  • a hash function may preferably be used which maps the data format of the unencrypted identification to a data format of the encrypted identification with a smaller data width with minimal collision.
  • the encryption of the identification in addition another identifying feature of the individual electronic module, for example, the serial number of the electronic module - are involved.
  • the encrypted identification is stored analogously to the unencrypted identification in the second memory area 7 of the semiconductor memory 24 for the checking phase of the inventive method for forgery-proof identification of an individual electronic module " .
  • the checking phase of the method according to the invention for the forgery-proof identification of an individual electronic component is presented below with reference to FIG. This verification phase is performed each time an individual electronic assembly must be identified within one of the above applications.
  • step S200 In analogy to method step S10 of the initialization phase, in step S200 all memory cells of the first memory area 6 of the semiconductor memory 2 of the individual electronic module 1 to be identified are described after stabilization of the normal operation of the semiconductor memory 2 with a predetermined memory content. In order to create equivalent conditions, the same bit pattern as in the initialization phase is used for this purpose.
  • auxiliary functions of the memory in analogy to method step S20 of the initialization phase after stabilization of the stored states of the individual memory cells of the first memory area 6 of the semiconductor memory 2, a targeted failure of one or more several auxiliary functions of the memory with a certain, pre-determined duration to perform.
  • the same auxiliary functions must be interrupted in the same defined duration as in the initialization phase.
  • step S220 as soon as the semiconductor memory 2 is again in normal operation, the stored states of all the memory cells of the first memory area 6 of the semiconductor memory 2 are determined and with the stored states of the identical memory cells before failure of one or more auxiliary functions of the semiconductor memory 2 with respect to state changes compared.
  • method step S230 the determined number of state changes in the memory cells of the first memory area 6 is likewise compared with a predetermined upper limit value in analogy to method step S50.
  • method step S220 If the number of state changes ascertained in method step S220 exceeds the upper limit value and thus an identification result which is unusable for the further evaluation, these determined state changes are rejected as the result and in a subsequent method step S240 the duration of the failure of one or more auxiliary functions of the semiconductor memory 2 for one repeated passage of the process steps S200, S210 and S220 reduced in the expectation that taking advantage of the statistical nature of the thereby presenting physical effect, the number of state changes in the memory cells of the first memory area 6 decreases statistically.
  • the number of state changes determined in method step S250 falls below the upper one Limit value
  • the number of state changes determined in method step S220 is compared with a predefined lower limit value in a second comparison in method step S270.
  • method step S270 If the number of state changes ascertained in method step S220 is greater than the lower limit value and thus in a range which is meaningful for the further evaluation, it is checked in method step S270 whether the state changes of method step S220 of the checking phase are at least a subset of the reference determined in the initialization phase - correspond to state changes.
  • step S280 the identifying individual electronic module is identified 1 classified as unidentified.
  • the state changes of the memory cells of the first memory area 6 determined in method step S220 are identical to the subset of a larger percentage in step S270 with the reference state changes of the memory cells of the first memory area 6 determined in the initialization phase-becomes the individual to be identified electronic assembly 1 classified as identified in step S290.
  • step S300 the state changes of the memory cells of the first memory area 6 of the semiconductor memory 2 ascertained in method step S220 are encrypted with an encryption method identical to the initialization phase.
  • the encrypted state changes of the memory cells of the first memory area 6 determined in method step S220 are compared with the reference state changes encrypted in the initialization phase and stored in the second memory area 7 of the semiconductor memory 2. If there is no identity between encrypted state changes and encrypted reference state changes, the individual electronic assembly 1 to be identified is not identified on the basis of the encrypted identification in method step S320.
  • the individual electronic module 1 to be identified is classified as identified in method step S330 on the basis of the encrypted identification.
  • the invention is not limited to the illustrated embodiment. In particular, the invention covers encryption methods other than the hash method.

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Storage Device Security (AREA)
  • Read Only Memory (AREA)

Abstract

Disclosed is a method for the forgery-proof identification of individual electronic subassemblies. According to said method, the changes in the status of certain storage locations of a memory (2) of an individual electronic subassembly (1) resulting from a specific breakdown of one or several auxiliary functions of said memory (2) are determined, and said changes in status are compared to predetermined memory-characteristic reference changes in the status of specific storage locations of the memory (2) regarding the identity thereof, said reference changes resulting from the specific breakdown of the auxiliary function of the memory (2) of the electronic subassembly (1).

Description

Verfahren zur fälschungssicheren Identifikation individueller elektronischer Baugruppen Method for the forgery-proof identification of individual electronic assemblies
Die Erfindung betrifft ein Verfahren zur fälschungs- sicheren Identifikation individueller elektronischer Baugruppen .The invention relates to a method for forgery-proof identification of individual electronic assemblies.
Neben der typspezifischen Identifikation von elektronischen Baugruppen gibt es immer mehr Anwendungen, in denen eine individuelle Identifikation von elektronischen Baugruppen erwünscht ist. Das AnwendungsSpektrum für eine individuelle Identifikation von elektronischen Baugruppen ist vielfältig. Einerseits dient sie dazu, eine in einem System oder bei einem Anwender vorhandene elektronische Baugruppe zu identifizieren und damit einen Diebstahl oder eine Vertauschung einer elektronischen Baugruppe aufzudecken. Andererseits kann der Hersteller einer Software mit der individuellen Identifikation einer elektronischen Baugruppe die für eine bestimmte elektronische Baugruppe lizenzierte Software im Hinblick auf eine korrekte Nutzung überprüfen. Analog kann ein Anbieter eines elektronischen Dienstes mit der individuellen Identifikation einer elektronischen Baugruppe die berechtigte Nutzung eines über eine bestimmte elektronischen Baugruppe in Anspruch genommenen elektronischen Dienstes überprüfen wie auch die anfallenden Nutzungsgebühren korrekt ermitteln und fakturieren.In addition to the type-specific identification of electronic assemblies, there are more and more applications in which an individual identification of electronic assemblies is desired. The range of applications for individual identification of electronic assemblies is diverse. On the one hand, it serves to identify an existing electronic module in a system or a user and thus to discover a theft or an exchange of an electronic module. On the other hand, the manufacturer of software with the individual identification of an electronic assembly may check the software licensed for a particular electronic assembly for proper use. Similarly, a provider of an electronic service with the individual identification of an electronic module to verify the legitimate use of a particular electronic assembly used in an electronic service as well as determine the incidental fees correctly and bill.
Die Identifikation der individuellen elektronischen Baugruppe wird über Identifikationsdaten realisiert, die entweder in speziellen Registerbausteinen - beispielsweise Ethernet-MAC-Adresseregister oder Festplattencontroller- Identifikationsregister - oder in schreibgeschützten Speicherbereichen von Standardspeichern abgelegt sind.The identification of the individual electronic module is realized by means of identification data stored either in special register components-for example Ethernet MAC address registers or hard disk controller identification registers-or in write-protected memory areas of standard memories.
In der DE 195 23 654 Al wird die individuelle Identifikation eines Transponders beispielseise in einem als Registerspeicher realisierten Kennungsgeber abgespeichert. Durch einfaches Beschreiben der Speicherzellen des Kennungsgebers mit einer veränderten Identifikation oder durch Austausch des Kennungsgebers mit einem identischen Kennungsgeber, in dem eine veränderte Identifikation abgespeichert ist, kann die individuelle Identifikation der elektronischen Baugruppe vergleichsweise einfach manipuliert werden. Eine fälschungssichere Identifikation der individuellen elektronischen Baugruppe ist damit nicht gewährleistet .In DE 195 23 654 A1, the individual identification of a transponder is stored, for example, in an identification transmitter realized as a register memory. By simply describing the memory cells of the Identifier with a modified identification or by replacing the identifier transmitter with an identical identifier in which a modified identification is stored, the individual identification of the electronic module can be manipulated comparatively easy. A forgery-proof identification of the individual electronic module is thus not guaranteed.
Der Erfindung liegt deshalb die Aufgabe zugrunde, ein Verfahren zur Identifikation individueller elektronischer Baugruppen zu schaffen, bei der die Identifikation der individuellen elektronischen Baugruppe fälschungssicher über die Lebensdauer der individuellen elektronischen Baugruppe erhalten bleibt .The invention is therefore an object of the invention to provide a method for the identification of individual electronic assemblies, in which the identification of the individual electronic module remains forgery-proof over the life of the individual electronic module.
Die Aufgabe der Erfindung wird durch eine individuelle elektronische Baugruppe mit einer fälschungssicheren Identifikation nach Anspruch 1 und durch ein Verfahren zur fälschungssicheren Identifikation individueller elektronischer Baugruppen nach Anspruch 4 gelöst. Vorteilhafte Weiterbildungen der Erfindung sind in den abhängigen Ansprüchen aufgeführt .The object of the invention is achieved by an individual electronic assembly with a tamper-proof identification according to claim 1 and by a method for tamper-proof identification of individual electronic assemblies according to claim 4. Advantageous developments of the invention are set forth in the dependent claims.
Zur eindeutigen Identifikation eine individuellen elektronischen Baugruppe wird der physikalische Effekt ausgenutzt, daß die Speicherzellen eines dynamischen flüchtigen Halbleiterspeichers - DRAM-Speicherbaustein - nach Ausfall einer Hilfsfunktion des Speichers beispielsweise gezieltes kurzzeitiges Ausschalten der Versorgungsspannung, gezieltes kurzzeitiges Entfernen des Taktsignals, gezieltes kurzzeitiges Aussetzen der Refresh- Zyklen - ihren Speicherinhalt ändern. Diese Änderungen in den Speicherinthalten der einzelnen Speicherzellen des Halbleiterspeichers infolge eines Ausfalls einer Hilfsfunktion des Speichers sind von den bei der Fertigung des jeweiligen Speichers jeweils herrschenden Herstellungsbedingungen - beispielsweise Dotierungsgrad der einzelnen Speicherzellen des Speichers in der jeweiligen Fertigungscharge - abhängig und weisen damit eine gewisse Einmaligkeit auf, welche erfindungsgemäß als individuelles Merkmal des Speichers und damit der zugehörigen elektronischen Baugruppe genutzt werden kann.For unambiguous identification of an individual electronic module, the physical effect is exploited that the memory cells of a dynamic volatile semiconductor memory - DRAM memory module - after failure of an auxiliary function of the memory, for example, targeted short-term switching off the supply voltage, targeted short-term removal of the clock signal, targeted brief suspension of refreshing Cycles - change their memory content. These changes in the Speicherinthalten of the individual memory cells of the semiconductor memory due to a failure of an auxiliary function of the memory of the prevailing in the production of the respective memory manufacturing conditions - for example, doping level of the individual memory cells of the memory in the respective Production batch - dependent and thus have a certain uniqueness, which according to the invention can be used as an individual feature of the memory and thus the associated electronic module.
Dieser physikalische Effekt wird erfindungsgemäß dadurch ausgenutzt, daß bestimmte, vorher festgelegte Speicherzellen eines auf der elektronischen Baugruppe befindlichen Speichers im Normalbetrieb des Speichers mit bestimmten, vorab festgelegten Speicherinhalten - Bitmuster vorbelegt werden. Nach einem gezielt herbeigeführten Ausfall einer Hilfsfunktion des Speichers ändert jede der vorher festgelegten Speicherzellen des Speichers ihren Speicherinhalt nach einer gewissen statistischen Wahrscheinlichkeit über der Zeit. Ist der Ausfall zeitlich begrenzt, so weist aufgrund der Statistik dieses physikalischen Effektes ein Teil der Speicherzellen einen veränderten Speicherinhalt auf, während der andere Teil der Speicherzellen noch seinen bisherigen Speicherinhalt trägt. Nach Wiederherstellung des Normalbetriebs des Speichers werden über einen Vergleich der Speicherinhalte der vorher festgelegten Speicherzellen des Speichers zwischen den beiden Zeitpunkten vor und nach dem gezielten Ausfall der Hilfsfunktion des Speichers diejenigen Speicherzellen ermittelt, die eine Zustandsänderung im Speicherinhalt aufweisen.This physical effect is exploited according to the invention by predetermining certain, previously defined memory cells of a memory located on the electronic module in the normal operation of the memory with specific, predetermined memory contents - bit patterns. After a deliberate failure of an auxiliary function of the memory, each of the memory cells of the memory previously set changes its memory content over time, with some statistical probability. If the failure is limited in time, as a result of the statistics of this physical effect, one part of the memory cells has a changed memory content, while the other part of the memory cells still carries its previous memory content. After restoring the normal operation of the memory, those memory cells which have a state change in the memory contents are determined by comparing the memory contents of the previously defined memory cells of the memory between the two times before and after the targeted failure of the auxiliary function of the memory.
Generell ist festzustellen, daß nicht nur die Haltezeit jeder einzelnen Speicherzelle des Halbleiterspeichers statistischen Schwankungen unterliegt, sondern auch die Haltezeiten der einzelnen Speicherzellen des Halbleiterspeichers in Relation zueinander einer statistischen Gesetzmäßigkeit unterworfen sind, die aber im Verhältnis zur Statistik der Haltezeit jeder einzelnen Speicherzelle des Halbleiterspeichers deutlich kleiner ausgeprägt ist und deshalb für das erfindungsgemäße Verfahren zur fälschungssicheren Identifikation individueller elektronischer Baugruppen genutzt wird. Aufgrund des statistischen Verhaltens dieses physikalischen Effekts wird die Bestimmung der Speicherzellen des Speichers, welche eine Zustandsänderung aufweisen, die aus einem gezielt herbeigeführten Ausfall einer Hilfs- funktion des Speichers resultieren, mehrmals wiederholt durchgeführt. Die geringere statistische Streuung der Zustandsänderungen mehrerer einzelner Speicherzellen zueinander gegenüber der statistischen Streuung der Zustandsänderungen von jeweils einer einzelnen Speicher- zelle bedingt nach mehrmaliger Wiederholung der Bestimmung von Zustandsänderungen in den vorab festgelegten Speicherzellen eine Häufigkeitsverteilung der Zustandsänderungen in den einzelnen Speicherzellen mit ausgeprägten Maxima und Minima. Indem den Maxima in der Häufigkeitsverteilung eine Zustandsänderung der jeweiligen Speicherzelle und den Minima der Häufigkeitsverteilung keine Zustandsänderung zugeordnet wird, ergibt sich damit ein für den individuellen Speicher und damit für die individuelle elektronische Baugruppe charakteristisches Merkmal, welches für das erfindungsgemäße Verfahren zur fälschungssicheren Identifikation einer individuellen elektronischen Baugruppe benutzt wird.In general, it should be noted that not only the holding time of each individual memory cell of the semiconductor memory is subject to statistical fluctuations, but also the holding times of the individual memory cells of the semiconductor memory in relation to each other are subjected to a statistical law, but clearly in relation to the statistics of the holding time of each memory cell of the semiconductor memory is less pronounced and is therefore used for the inventive method for forgery-proof identification of individual electronic assemblies. Due to the statistical behavior of this physical effect, the determination of the memory cells of the memory, which have a change in state resulting from a specifically caused failure of an auxiliary function of the memory, is carried out several times repeatedly. The smaller statistical scattering of the state changes of several individual memory cells relative to the statistical dispersion of the state changes of a single memory cell necessitates a frequency distribution of the state changes in the individual memory cells with pronounced maxima and minima after repeated repetition of the determination of state changes in the predefined memory cells. By assigning no state change to the maxima in the frequency distribution, a change in state of the respective memory cell and the minima of the frequency distribution, this results in a characteristic characteristic of the individual memory and thus of the individual electronic module, which for the inventive method for forgery-proof identification of an individual electronic Assembly is used.
Die Statistik in den Zustandsänderungen der vorab festgelegten Speicherzellen des Halbleiterspeichers erfordert eine immer wieder erneut durchzuführende Bestimmung der Zustandsänderungen der vorab festgelegten Speicherzellen im Sinne der obig beschriebenen Vorgehensweise. Um eine individuelle elektronische Baugruppe korrekt zu identifizieren, werden die nach obig beschriebener Vorgehensweise erstmalig bestimmten Zustandsänderungen der vorab festgelegten Speicherzellen des Halbleiterspeichers als Referenz-Zustandsänderungen abgespeichert und dienen für nach obig beschriebener Vorgehensweise zu einem späteren Zeitpunkt bestimmte Zustandsänderungen der vorab festgelegten Speicherzellen als Vergleich.The statistics in the state changes of the predetermined memory cells of the semiconductor memory requires a determination to be made over and over again of the state changes of the predefined memory cells in the sense of the procedure described above. In order to correctly identify an individual electronic module, the above-described procedure initially stored state changes of the predetermined memory cells of the semiconductor memory are stored as reference state changes and serve for above-described procedure at a later time certain state changes of the predetermined memory cells as a comparison.
Eine individuelle elektronische Baugruppe ist erfindungsgemäß dann identifiziert, wenn die zu einem späteren Zeitpunkt nach obig beschriebener Vorgehensweise ermittelten Zustandsänderungen der vorab festgelegten Speicherzellen des Halbleiterspeichers in ihrer Anzahl kleiner als ein oberer Grenzwert sind und gleichzeitig mindestens in einer Teilmenge mit den erstmalig bestimmten und als Referenz-Zustandsänderungen in einem Speicherbereich des Speichers abgespeicherten Zustandsänderungen übereinstimmen. Auf diese Weise ist gewährleistet, daß die zu einem späteren Zeitpunkt ermittelten Zustandsänderungen innerhalb der statistischen Streuung der erstmalig ermittelten Referenz-Zustandsänderungen liegen und somit die abgespeicherten Referenz-Zustandsänderungen zwischenzeitlich nicht manipuliert wurden und die die individuelle elektronische Baugruppe charakterisierende Identifikation darstellen. Die Einhaltung der ersten Bedingung einer gegenüber einem oberen Grenzwert kleineren Anzahl von ermittelten Zustandsänderungen der vorab festgelegten Speicherzellen des Halbleiterspeichers garantiert die Einstellung einer Ausfallzeit der Hilfsfunktion des Speichers, bei der keine vollständige oder annähernd vollständige Zustandsänderung aller vorab festgelegten Speicherzellen des Halbleiterspeichers erfolgt und damit eine für eine eindeutige Charakterisierung einer individuellen elektronischen Baugruppe sinnvollen Anzahl von Zustandsänderungen vorliegt.An individual electronic assembly is identified according to the invention when the at a later Time after the above-described procedure determined state changes of the predetermined memory cells of the semiconductor memory in number are smaller than an upper limit and at the same time coincide at least in a subset with the first time determined and stored as reference state changes in a memory area of the memory state changes. In this way, it is ensured that the state changes determined at a later point in time lie within the statistical dispersion of the first-time determined reference state changes and thus the stored reference state changes have not been manipulated in the meantime and represent the identification characterizing the individual electronic module. The observance of the first condition of a smaller number of detected state changes of the predetermined memory cells of the semiconductor memory guarantees the setting of a downtime of the auxiliary function of the memory, in which no complete or nearly complete state change of all predetermined memory cells of the semiconductor memory takes place and thus one for there is a clear characterization of an individual electronic assembly meaningful number of state changes.
Eine individuelle elektronische Baugruppe ist erfindungsgemäß dann nicht identifiziert, wenn die zu einem späteren Zeitpunkt nach obig beschriebener Vorgehensweise ermittelten Zustandsänderungen der vorab festgelegten Speicherzellen des Halbleiterspeichers in ihrer Anzahl einen unteren Grenzwert unterschritten haben und keine oder nur wenige Übereinstimmungen mit den erstmalig ermittelten und als Referenz-Zustandsänderungen in einem Speicherbereich des Speichers abgespeicherten Zustandsänderungen übereinstimmen. Liegt keine oder nur eine geringe Übereinstimmung zwischen den erstmalig ermittelten Referenz-Zustandsänderungen und den zu einem späteren Zeitpunkt ermittelten Zustandsänderungen vor, so ist davon auszugehen, daß die abgespeicherten Referenz-Zustande- änderungen zwischenzeitlich manipuliert wurden und damit keine fälschungssichere Identifikation der individuellen elektronischen Baugruppe vorliegt. Unterschreitet die Anzahl der zu einem späteren Zeitpunkt ermittelten Zustandsänderungen der vorab festgelegten Speicherzellen des Halbleiterspeichers den vorab festgelegten unteren Grenzwert, so ist die eingestellte Ausfalldauer einer der Hilfsfunktionen des Speichers zu kurz gewählt worden und die somit ermittelten Zustandsänderungen aufgrund ihres statistischen Charakters für eine zuverlässige Charakterisierung der individuellen elektronischen Baugruppe nicht brauchbar .According to the invention, an individual electronic assembly is not identified if the state changes of the predetermined memory cells of the semiconductor memory determined at a later time have fallen below a lower limit in number and have no or only a few matches with the first determined and as reference values. State changes in a memory area of the memory stored state changes match. If there is no or only a small correspondence between the first-time-determined reference state changes and the state changes determined at a later point in time, then thereof is assume that the stored reference state changes have been manipulated in the meantime and thus there is no forgery-proof identification of the individual electronic module. If the number of state changes of the predefined memory cells of the semiconductor memory determined at a later time falls below the predefined lower limit value, then the set failure duration of one of the auxiliary functions of the memory has been set too short and the state changes thus determined, because of their statistical character, for reliable characterization of the memory individual electronic assembly not usable.
Für den Fall, daß die Anzahl der zu einem späteren Zeitpunkt ermittelten Zustandsänderungen der vorab festgelegten Speicherzellen des Halbleiterspeichers den festgelegten oberen Grenzwert überschreiten, werden die aus einem Ausfall einer Hilfsfunktion des Speichers resultierenden Zustandsänderungen der vorab festgelegten Speicherzellen mit einer kürzeren Ausfallzeit erneut ermittelt. Analog wird im Fall, daß die Anzahl der zu einem späteren Zeitpunkt ermittelten Zustandsänderungen der vorab festgelegten Speicherzellen des Halbleiter- Speichers den festgelegten unteren Grenzwert unterschreiten, die aus einem Ausfall einer Hilfsfunktion des Speichers resultierenden Zustandsänderungen der vorab festgelegten Speicherzellen mit einer längeren Ausfallzeit erneut ermittelt.In the event that the number of state changes of the predetermined memory cells of the semiconductor memory detected at a later time exceeds the predetermined upper limit, the state changes of the auxiliary memory of the memory resulting in a predetermined failure of the memory cells are determined again with a shorter downtime. Similarly, in the event that the number of state changes of the predetermined memory cells of the semiconductor memory detected at a later time falls below the predetermined lower limit, the state changes of the predetermined memory cells resulting in failure of an auxiliary function of the memory are redetermined with a longer downtime.
Erfindungsgemäß können die erstmalig ermittelten Referenz- Zustandsänderungen der vorab festgelegten Speicherzellen des Halbleiterspeichers auch in verschlüsselter Form abgespeichert werden. Zur Identifizierung der individuellen elektronischen Baugruppe werden demgemäß die zu einem späteren Zeitpunkt ermittelten Zustandsänderungen der vorab festgelegten Speicherzellen mit den gleichen Schlüssel verschlüsselt und mit den abgespeicherten verschlüsselten Referenz-Zustandsänderungen im Hinblick auf Identität verglichen. Die Verschlüsselung kann bevorzugt über eine Hash-Funktion erfolgen, bei der das Datenformat der verschlüsselten Zustandsänderungen bzw. verschlüsselten Referenz-Zustandsänderungen gegenüber dem Datenformat der unverschlüsselten Zustandsänderungen bzw. unverschlüsselten Referenz-Zustandsänderungen reduziert ist. Des weiteren kann in die Verschlüsselung auch ein weiteres identifizierendes Merkmal der individuellen elektronischen Baugruppe - beispielsweise die Seriennummer der elektronischen Baugruppe - zusätzlich integriert werden. Auf diese Weise steht ein die Individualität der jeweiligen elektronischen Baugruppe präziser charakterisierendes Identifikationsmerkmal zur Verfügung.According to the invention, the first-time determined reference state changes of the predetermined memory cells of the semiconductor memory can also be stored in encrypted form. In order to identify the individual electronic module, the state changes of the previously defined memory cells determined at a later time are accordingly encrypted with the same key and with the stored encrypted reference state changes with respect to compared to identity. The encryption can preferably take place via a hash function, in which the data format of the encrypted state changes or encrypted reference state changes is reduced compared to the data format of the unencrypted state changes or unencrypted reference state changes. Furthermore, another identifying feature of the individual electronic module-for example the serial number of the electronic module-can additionally be integrated into the encryption. In this way, an identification feature that characterizes the individuality of the respective electronic assembly more precisely is available.
Neben dem Vorteil der Fälschungssicherheit kann das erfindungsgemäßen Verfahren zur Identifikation individueller elektronischer Baugruppen ohne zusätzliche Hardwarebausteine realisiert werden, da die für die Bestimmung der Zustandsänderungen der vorab festgelegten Speicherzellen eines Halbleiterspeichers erforderlichen hardwaremäßigen Voraussetzungen bei jeder digitalen elektronischen Baugruppe erfüllt sind. Die Durchführung des erfindungsgemäßen Verfahrens kann vergleichsweise einfach mit einer auf der elektronischen Baugruppe implementierten Firmware verwirklicht werden.In addition to the advantage of security against counterfeiting, the method according to the invention for the identification of individual electronic modules can be implemented without additional hardware components, since the hardware requirements for determining the state changes of the predetermined memory cells of a semiconductor memory are met in every digital electronic module. The implementation of the method according to the invention can be realized comparatively easily with a firmware implemented on the electronic module.
Ein Ausführungsbeispiel des erfindungsgemäßen Verfahrens zur fälschungssicheren Identifikation individueller elektronischer Baugruppen wird im folgenden unter Berücksichtigung der Zeichnung näher erläutert. In der Zeichnung zeigen:An embodiment of the inventive method for forgery-proof identification of individual electronic assemblies will be explained in more detail below with reference to the drawing. In the drawing show:
Fig. 1 ein Blockschaltbild einer individuellen elektronischen Baugruppe mit einer fäl- schungssicheren Identifikation,1 shows a block diagram of an individual electronic assembly with a tamper-proof identification,
Fig. 2 ein Flußdiagramm der Initialisierungsphase des erfindungsgemäßen Verfahrens zur fäl- schungssicheren Identifikation individueller elektronischer Baugruppen und2 is a flow chart of the initialization phase of the method according to the invention for Shear-proof identification of individual electronic assemblies and
Fig . 3 ein Flußdiagramm der Überprüfungsphase des erfindungsgemäßen Verfahrens zur fälschungssicheren Identifikation individueller elektronischer Baugruppen.Fig. 3 shows a flowchart of the checking phase of the method according to the invention for the tamper-proof identification of individual electronic assemblies.
Anhand von Fig. 1 wird eine individuelle elektronische Baugruppe 1 mit den für das erfindungsgemäße Verfahren zur fälschungssicheren Identifikation individueller elektronischer Baugruppen wesentlichen Bestandteilen beschrieben.1, an individual electronic module 1 with the components essential for the inventive method for the forgery-proof identification of individual electronic components will be described.
Zu den erfindungswesentlichen Merkmalen der individuellen elektronischen Baugruppe 1 zählt ein dynamischer flüchtiger Halbleiterspeichers - DRAM-Baustein - 2, der einen Anschluß 3 für eine VersorgungsSpannung, einenAmong the essential features of the invention of the individual electronic module 1 is a dynamic volatile semiconductor memory - DRAM module - 2, the one terminal 3 for a supply voltage, a
Anschluß 4 für ein Taktsignal und einen Anschluß 5 zumTerminal 4 for a clock signal and a connection 5 to
Refreshen des flüchtigen Halbleiterspeichers aufweist. Die Anschlüsse 3, 4 und 5 sind - in Fig. 1 durch entsprechendeRefreshen the volatile semiconductor memory has. The terminals 3, 4 and 5 are - in Fig. 1 by corresponding
Schalter angedeutet - schaltbar realisiert.Switch indicated - realized switchable.
Im Halbleiterspeicher 2 ist ein bestimmter erster Speicherbereich 6 mit einer bestimmten, vorab festgelegten Anzahl von Speicherzellen reserviert, in denen erfindungsgemäß durch gezielten Ausfall einer Hilfsfunktion des Halbleiterspeichers 2 Zustandsänderungen in den Speicherinhalten verursacht werden. Zusätzlich befindet sich im Halbleiterspeichers 2 ein zweiter Speicherbereich 7, in dem die verursachten Zustandsänderungen der Speicherzellen des ersten Speicherbereich 6 als Referenz-Zustandsänderungen zur Identifikation der individuellen elektronischen Baugruppe 1 abgelegt werden.In the semiconductor memory 2, a specific first memory area 6 is reserved with a specific, predetermined number of memory cells in which, according to the invention, state changes in the memory contents are caused by deliberate failure of an auxiliary function of the semiconductor memory 2. In addition, there is a second memory area 7 in the semiconductor memory 2, in which the caused state changes of the memory cells of the first memory area 6 are stored as reference state changes for identification of the individual electronic module 1.
Im folgenden wird anhand von Fig. 2 die Initialisierungsphase des erfindungsgemäßen Verfahrens zur fälschungssicheren Identifikation einer individuellen elektronischen Baugruppe, das mit Hilfe einer auf der individuellen elektronischen Baugruppe 1 implementierten Firmware durchgeführt wird, vorgestellt. Die Initialisierungsphase wird einmalig bei Betriebseinführung einer individuellen elektronischen Baugruppe durchgeführt.In the following, the initialization phase of the inventive method for forgery-proof identification of an individual electronic module, which is implemented by means of a on the individual electronic module 1 with reference to FIG Firmware is performed, presented. The initialization phase is performed once when an individual electronic module is introduced.
Im ersten Verfahrensschritt SlO des erfindungsgemäßen Verfahrens zur fälschungssicheren Identifikation einer individuellen elektronischen Baugruppe werden die einzelnen Speicherzellen des ersten Speicherbereich 6 des Halbleiterspeichers 2 mit einem bestimmten, vorher festgelegten logischen Speicherinhalt beschrieben, während der Halbleiterspeicher 2 in seinem Normalbetrieb stabilisierte eingeschaltete Versorgungsspannung, zyklisches Refreshen der einzelnen Speicherzellen, kontinuierliches Takten und bedarfsorientiertes Lesen und Beschrei- ben von Speicherzellen - betrieben wird.In the first method step S10 of the method according to the invention for forgery-proof identification of an individual electronic module, the individual memory cells of the first memory area 6 of the semiconductor memory 2 are described with a specific, predetermined logical memory content, while the semiconductor memory 2 stabilized in its normal operation supply voltage, cyclic refreshing of the individual Memory cells, continuous clocking and demand-oriented reading and describing memory cells - is operated.
Im darauf folgenden Verfahrensschritt S20 wird, nachdem die Speicherzellen des ersten Speicherbereichs 6 des Halbleiterspeichers 2 das vorgegebene Bitmuster stabil gespeichert haben und die obig genannten Bedingungen eines stabilen Normalbetriebs des Halbleiterspeichers 2 weiterhin vorherrschen, über die schaltbaren Anschlüsse 3, 4 und 5 eine oder mehrere Hilfsfunktionen des Halbleiterspeichers 2 - Versorgungsspannung, Taktsignal, Refresh-Signal - gezielt für eine bestimmte Dauer abgeschaltet .In the following step S20, after the memory cells of the first memory area 6 of the semiconductor memory 2 have stably stored the predetermined bit pattern and the above conditions of stable normal operation of the semiconductor memory 2 continue to prevail, via the switchable terminals 3, 4 and 5 one or more auxiliary functions of the semiconductor memory 2 - supply voltage, clock signal, refresh signal - specifically switched off for a certain duration.
Nachdem sich der Halbleiterspeicher 2 nach einem gezielten Ausfall einer oder mehrerer Hilfsfunktionen einer bestimmten Dauer wieder im Normalbetrieb befindet, wird in Verfahrensschritt S30 der Speicherinhalt jeder einzelnen Speicherzelle des ersten Speicherbereich 6 des Halbleiterspeichers 2 ausgelesen und im Hinblick auf eine Änderung gegenüber dem Speicherinhalt derselben Speicherzellen vor dem Ausfall einer oder mehrerer Hilfsfunktionen des Halbleiterspeichers 2 untersucht. Als Ergebnis dieses Analyse werden diejenigen Speicherzellen des ersten Speicherbereichs 6 ermittelt, die infolge des Ausfalls einer oder mehrerer Hilfsfunktionen des Halbleiterspeichers 2 eine Zustandsänderungen erfahren haben .After the semiconductor memory 2 is again in normal operation after a targeted failure of one or more auxiliary functions of a certain duration, the memory content of each individual memory cell of the first memory area 6 of the semiconductor memory 2 is read out in step S30 and in front of a change from the memory contents of the same memory cells the failure of one or more auxiliary functions of the semiconductor memory 2 examined. As a result of this analysis, those memory cells of the first memory area 6 are determined which, as a result of the failure of one or more auxiliary functions of the Semiconductor memory 2 have undergone a state changes.
Die ermittelte Anzahl von Zustandsänderungen in den Speicherzellen des ersten Speicherbereichs 6 wird in Verfahrensschritt S40 mit einem vorab festgelegten unteren Grenzwert verglichen, der die für das erfindungsgemäße Verfahren minimal erforderliche Anzahl von Zustandsänderungen infolge eines Ausfalls einer Hilfsfunktionen kennzeichnet .The determined number of state changes in the memory cells of the first memory area 6 is compared in step S40 with a predetermined lower limit, which characterizes the minimum required for the inventive method number of state changes due to a failure of auxiliary functions.
Ergibt der Vergleich in Verfahrensschritt S40 eine gegenüber dem unteren Grenzwert geringeren Anzahl von Zustandsänderungen, so werden die in Verfahrensschritt S30 ermittelten Zustandsänderungen als unbrauchbares Ergebnis verworfen und für eine erneute Ermittlung von Zustandsänderungen in Verfahrensschritt S50 die Dauer des nächsten Ausfalls einer oder mehrerer Hilfsfunktionen des Halbleiterspeichers 2 erhöht, um damit infolge eines Ausfalls einer oder mehrerer Hilfsfunktionen des Halbleiterspeichers 2 gemäß Verfahrensschritt S20 eine entsprechend dem statistischen Charakter dieses physikalischen Effekts höhere Anzahl von Zustandsänderungen in den Speicherzellen des ersten Speicher- bereichs 6 des Halbleiterspeichers 2 zu erzielen. Hierzu wird in Anschluß an Verfahrensschritt S40 der erste Speicherbereich 6 des Halbleiterspeichers 2 mit dem in den bisherigen Durchläufen entsprechend Verfahrensschritt SlO festgelegten Bitmuster beschrieben.If the comparison in method step S40 results in a smaller number of state changes compared with the lower limit value, the state changes determined in method step S30 are rejected as unusable result and for a renewed determination of state changes in method step S50 the duration of the next failure of one or more auxiliary functions of semiconductor memory 2 Increased in order to achieve a higher number of state changes in the memory cells of the first memory area 6 of the semiconductor memory 2 due to a failure of one or more auxiliary functions of the semiconductor memory 2 according to method step S20 corresponding to the statistical nature of this physical effect. For this purpose, the first memory area 6 of the semiconductor memory 2 with the bit pattern determined in the previous passes according to method step S10 is described following the step S40.
Falls die ermittelte Anzahl von Zustandsänderungen entsprechend dem Vergleich in Verfahrensschritt S40 größer als der vorab festgelegte untere Grenzwert ist, wird die in Verfahrensschritt S30 ermittelte Anzahl von Zustandsänderungen in einem weiteren Verfahrensschritt S60 mit einem vorab festgelegten oberen Grenzwert verglichen, der die für das erfindungsgemäße Verfahren maximal mögliche Anzahl von Zustandsänderungen infolge eines Ausfalls einer Hilfsfunktion kennzeichnet. Ergibt dieser zweite Vergleich in Verfahrensschritt S60, daß die in Verfahrensschritt S30 ermittelte Anzahl von Zustandsänderungen größer als der vorab festgelegte obere Grenzwert ist, so werden diese ermittelten Zustandsänderungen als unbrauchbares Ergebnis verworfen und in Verfahrensschritt S70 die Dauer des Ausfalls eines oder mehrerer Hilfsfunktionen des Halbleiterspeichers 2 für eine erneute Ermittlung von Zustandsänderungen reduziert. Auf diese Weise wird in einem sich anschließenden erneuten Ausfall einer oder mehrerer Hilfsfunktionen des Halbleiterspeichers 2 eine entsprechend dem statistischen Verhalten dieses physikalischen Effekts geringere Anzahl von Zustandsänderungen in den Speicherzellen des ersten Speicherbereichs 6 erwartet . Hierzu wird in Anschluß an Verfahrensschritt S70 der erste Speicherbereich 6 des Halbleiterspeicher 2 mit dem in den bisherigen Durchläufen entsprechend Verfahrensschritt SlO festgelegten Bitmuster beschrieben.If the determined number of state changes corresponding to the comparison in method step S40 is greater than the predefined lower limit value, the number of state changes determined in method step S30 is compared in a further method step S60 with a predetermined upper limit value which is the maximum for the method according to the invention indicates possible number of state changes due to a failure of an auxiliary function. If this second comparison in method step S60 reveals that the number of state changes determined in method step S30 is greater than the predetermined upper limit value, then these determined state changes are rejected as an unusable result and in method step S70 the duration of the failure of one or more auxiliary functions of semiconductor memory 2 reduced for a new determination of state changes. In this way, in a subsequent renewed failure of one or more auxiliary functions of the semiconductor memory 2, a smaller number of state changes in the memory cells of the first memory area 6 are expected in accordance with the statistical behavior of this physical effect. For this purpose, the first memory area 6 of the semiconductor memory 2 with the bit pattern determined in the previous passes in accordance with method step S10 is described following the method step S70.
Ergibt der zweite Vergleich in Verfahrensschritt S60 dagegen eine gegenüber dem oberen Grenzwert kleiner Anzahl von in Verfahrensschritt S30 ermittelten Zustandsänderungen, so liegt die Anzahl der ermittelten Zustands- änderungen in einem für die anschließende Auswertung des erfindungsgemäßen Verfahrens sinnvollen Bereich. In einem anschließenden Verfahrensschritt S80 werden für alle Speicherzellen des ersten Speicherbereichs 6, für die in Verfahrensschritt S30 eine Zustandsänderungen registriert wurde, ein zur jeweiligen Speicherzelle im zweiten Speicherbereich 7 des Halbleiterspeichers 2 befindlicher Zähler jeweils um den Faktor 1 inkrementiert .On the other hand, if the second comparison in method step S60 results in a state change determined in process step S30 compared to the upper limit value, then the number of determined state changes lies in a range which is meaningful for the subsequent evaluation of the method according to the invention. In a subsequent method step S80, a counter located to the respective memory cell in the second memory area 7 of the semiconductor memory 2 is incremented by a factor of 1 for all memory cells of the first memory area 6 for which a status change has been registered in method step S30.
Die Verfahrensschritte SlO bis S80 werden erneut durchgeführt, wenn eine minimale Anzahl an vorab festgelegten Wiederholungen dieser Verfahrensschritte SlO bis S80 noch nicht erreicht ist oder die Analyse der zu allen Speicherzellen des ersten Speicherbereichs 6 des Halbleiterspeichers 2 gehörigen Zählerstände ergibt, daß noch keine signifikante Ausprägung von Zählern mit vergleichsweise hohen Zählerständen und gleichzeitig von Zählern mit vergleichsweise niedrigen Zählerständen und somit noch kein für das erfindungsgemäße Verfahren verwertbares Ergebnis mit einer sinnvoll minimierten statistischen Streuung vorliegt.The method steps S10 to S80 are performed again when a minimum number of predetermined repetitions of these method steps S10 to S80 has not yet been reached or the analysis of the counts belonging to all the memory cells of the first memory area 6 of the semiconductor memory 2 shows that there is still no significant occurrence of counters with comparatively high counter readings and at the same time of counters with comparatively low counter readings and thus there is still no result which can be used for the method according to the invention with a sensibly minimized statistical scattering.
Ist dagegen eine erforderliche Anzahl an Wiederholungen der Verfahrensschritte SlO bis S80 durchgeführt worden und liegt eine für das erfindungsgemäße Verfahren verwertbare Verteilung von zu den einzelnen Speicherzellen des ersten Speicherbereichs 6 gehörigen Zählerständen vor, so ist nach Verfahrensschritt S90 eine ausreichende Anzahl von Wiederholungen durchgeführt worden. In diesem Fall werden im darauffolgenden Verfahrensschritt SlOO die Speicherzellen ermittelt, deren Zähler vergleichsweise hohe Zählerstände aufweisen. Diese Speicherzellen stellen die für die Überprüfungsphase des erfindungsgemäßen Verfahrens zur fälschungssicheren Identifikation einer individuellen elektronischen Baugruppe erforderlichen Speicherzellen mit Referenz-Zustandsänderungen dar. Die speichercharakteristische Kombination von Speicherzellen mit ermittelter Referenz-Zustandsänderung und Speicherzellen ohne ermittelter Referenz-Zustandsänderung, die wie obig beschrieben von den konkreten Herstellungsbedingungen des individuellen Halbleiterspeichers 2 abhängen und damit Einmaligkeitscharakter aufweisen, stellen eine Identifikation für den individuellen Halbleiterspeicher 2 und damit für die den individuellen Halbleiterspeicher 2 beinhaltende individuelle elektronische Baugruppe 1 dar und werden in einem zweiten Speicherbereich 7 des Halbleiterspeichers 2 abgespeichert.If, on the other hand, a required number of repetitions of the method steps S0 to S80 has been carried out and if a distribution of counts belonging to the individual memory cells of the first memory area 6 is available for the method according to the invention, a sufficient number of repetitions has been carried out after method step S90. In this case, the memory cells whose counters have comparatively high counter readings are determined in the subsequent method step S100. These memory cells represent the memory cells with reference state changes required for the checking phase of the inventive method for the tamper-proof identification of an individual electronic module. The memory-characteristic combination of memory cells with determined reference state change and memory cells without determined reference state change, as described above of the concrete Depend on production conditions of the individual semiconductor memory 2 and thus have uniqueness character, represent an identification for the individual semiconductor memory 2 and thus for the individual semiconductor memory 2-containing individual electronic module 1 and are stored in a second memory area 7 of the semiconductor memory 2.
Optional kann zusätzlich zu der die individuelle elek- tronischen Baugruppe 1 identifizierenden Identifikation, bestehend aus der je Speicherzelle des ersten Speicherbereichs 6 vorliegender bzw. nicht vorliegender Referenz- Zustandsänderung, in Verfahrensschritt SIlO eine Verschlüsselung dieser Identifikation durchgeführt werden. Bevorzugt kann hierbei eine Hash-Funktion zur Anwendung kommen, die das Datenformat der unverschlüsselten Identifikation auf ein Datenformat der verschlüsselten Identifikation mit geringerer Datenbreite kollisionsarm abbildet. Schließlich kann in die Verschlüsselung der Identifikation zusätzlich ein weiteres identifizierendes Merkmal der individuellen elektronischen Baugruppe beispielsweise die Seriennummer der elektronischen Baugruppe - eingebunden werden. Die verschlüsselte Identifikation wird analog wie die unverschlüsselte Identifikation im zweiten Speicherbereich 7 des Halbleiterspeichers 24 für die Überprüfungsphase des erfindungsgemäßen Verfahrens zur fälschungssicheren Identifikation einer individuellen elektronischen Baugruppe "abgespeichert.Optionally, in addition to the identification identifying the individual electronic module 1, consisting of the reference state change present or not present per memory cell of the first memory area 6, in step SI10 an encryption of this identification can be carried out. In this case, a hash function may preferably be used which maps the data format of the unencrypted identification to a data format of the encrypted identification with a smaller data width with minimal collision. Finally, in the encryption of the identification in addition another identifying feature of the individual electronic module, for example, the serial number of the electronic module - are involved. The encrypted identification is stored analogously to the unencrypted identification in the second memory area 7 of the semiconductor memory 24 for the checking phase of the inventive method for forgery-proof identification of an individual electronic module " .
Im folgenden wird anhand von Fig. 3 die Überprüfungsphase des erfindungsgemäßen Verfahrens zur fälschungssicheren Identifikation einer individuellen elektronischen Bau- gruppe vorgestellt. Diese Überprüfungsphase wird jedesmal durchgeführt, wenn eine individuelle elektronische Baugruppe im Rahmen einer der oben genannten Anwendungen identifiziert werden muß.The checking phase of the method according to the invention for the forgery-proof identification of an individual electronic component is presented below with reference to FIG. This verification phase is performed each time an individual electronic assembly must be identified within one of the above applications.
In Analogie zu Verfahrensschritt SlO der Initialisierungsphase werden in Verfahrensschritt S200 alle Speicherzellen des ersten Speicherbereichs 6 des Halbleiterspeichers 2 der zu identifizierenden individuellen elektronischen Baugruppe 1 nach Stabilisierung des Normalbetriebs des Halbleiterspeichers 2 mit einem vorab festgelegten Speicherinhalt beschrieben. Um äquivalente Verhältnisse zu schaffen, ist hierzu dasselbe Bitmuster wie in der Initialisierungsphase zu verwenden.In analogy to method step S10 of the initialization phase, in step S200 all memory cells of the first memory area 6 of the semiconductor memory 2 of the individual electronic module 1 to be identified are described after stabilization of the normal operation of the semiconductor memory 2 with a predetermined memory content. In order to create equivalent conditions, the same bit pattern as in the initialization phase is used for this purpose.
Im darauffolgenden Verfahrensschritt S210 ist ebenfalls in Analogie zu Verfahrensschritt S20 der Initialisierungsphase nach Stabilisierung der gespeicherten Zustände der einzelnen Speicherzellen des ersten Speicherbereich 6 des Halbleiterspeichers 2 ein gezielter Ausfall einer oder mehrerer Hilfsfunktionen des Speichers mit einer bestimmten, vorab festgelegten Dauer durchzuführen. Hierbei sind, um ebenfalls äquivalente Wirkungen wie in der Initialisierungsphase zu erzielen, dieselben Hilfs- funktionen in derselben festgelegten Dauer wie in der Initialisierungsphase zu unterbrechen.In the subsequent method step S210, in analogy to method step S20 of the initialization phase after stabilization of the stored states of the individual memory cells of the first memory area 6 of the semiconductor memory 2, a targeted failure of one or more several auxiliary functions of the memory with a certain, pre-determined duration to perform. In this case, to achieve equivalent effects as in the initialization phase, the same auxiliary functions must be interrupted in the same defined duration as in the initialization phase.
Schließlich sind in Verfahrensschritt S220, sobald sich der Halbleiterspeicher 2 wieder im Normalbetrieb befindet, die gespeicherten Zustände aller Speicherzellen des ersten Speicherbereichs 6 des Halbleiterspeichers 2 ermittelt und mit den gespeicherten Zuständen der identischen Speicherzellen vor Ausfall einer oder mehrerer Hilfsfunktionen des Halbleiterspeichers 2 im Hinblick auf Zustandsänderungen verglichen.Finally, in method step S220, as soon as the semiconductor memory 2 is again in normal operation, the stored states of all the memory cells of the first memory area 6 of the semiconductor memory 2 are determined and with the stored states of the identical memory cells before failure of one or more auxiliary functions of the semiconductor memory 2 with respect to state changes compared.
In Verfahrensschritt S230 wird ebenfalls in Analogie zu Verfahrensschritt S50 die ermittelte Anzahl von Zustandsänderungen in den Speicherzellen des ersten Speicher- bereichs 6 mit einem vorab festgelegten oberen Grenzwert verglichen.In method step S230, the determined number of state changes in the memory cells of the first memory area 6 is likewise compared with a predetermined upper limit value in analogy to method step S50.
Falls die in Verfahrensschritt S220 ermittelte Anzahl von Zustandsänderungen den oberen Grenzwert überschreitet und damit ein für die weitere Auswertung unbrauchbares Identifikationsergebnis vorliegt, werden diese ermittelten Zustandsänderungen als Ergebnis verworfen und in einem nachfolgenden Verfahrensschritt S240 die Dauer des Ausfalls einer oder mehrerer Hilfsfunktionen des Halbleiterspeichers 2 für einen wiederholten Durchgang der Verfahrensschritte S200, S210 und S220 in der Erwartung reduziert, daß unter Ausnutzung des statistischen Charakters des dabei vorlegenden physikalischen Effektes sich die Anzahl an Zustandsänderungen in den Speicherzellen des ersten Speicherbereichs 6 statistisch verkleinert .If the number of state changes ascertained in method step S220 exceeds the upper limit value and thus an identification result which is unusable for the further evaluation, these determined state changes are rejected as the result and in a subsequent method step S240 the duration of the failure of one or more auxiliary functions of the semiconductor memory 2 for one repeated passage of the process steps S200, S210 and S220 reduced in the expectation that taking advantage of the statistical nature of the thereby presenting physical effect, the number of state changes in the memory cells of the first memory area 6 decreases statistically.
Unterschreitet dagegen die in Verfahrensschritt S250 ermittelte Anzahl von Zustandsänderungen den oberen Grenzwert, so wird in einem zweiten Vergleich in Verfahrensschritt S270 die in Verfahrensschritt S220 ermittelte Anzahl von Zustandsänderungen mit einem vorab festgelegten unteren Grenzwert verglichen.By contrast, the number of state changes determined in method step S250 falls below the upper one Limit value, the number of state changes determined in method step S220 is compared with a predefined lower limit value in a second comparison in method step S270.
Für den Fall, daß die in Verfahrensschritt S220 ermittelte Anzahl von Zustandsänderungen den unteren Grenzwert unterschreitet und damit ein für die weitere Auswertung unbrauchbares Identifikationsergebnis vorliegt, werden diese ermittelten Zustandsänderungen als Ergebnis verworfen und in einem nachfolgenden Verfahrensschritt S260 die Dauer des Ausfalls einer oder mehrerer Hilfsfunktionen des Halbleiterspeichers 2 für einen wiederholten Durchgang der Verfahrensschritte S200, S210 und S220 in der Erwartung erhöht, daß dadurch unter Ausnutzung des statistischen Charakters des dabei vorlegenden physikalischen Effektes sich die Anzahl von Zustandsänderungen in den Speicherzellen des ersten Speicherbereichs 6 statistisch erhöht .In the event that the number of state changes determined in method step S220 falls below the lower limit value and thus an identification result unusable for the further evaluation, these determined state changes are rejected as the result and in a subsequent method step S260 the duration of the failure of one or more auxiliary functions of Semiconductor memory 2 for a repeated passage of the process steps S200, S210 and S220 increases in the expectation that thereby taking advantage of the statistical nature of the thereby presenting physical effect, the number of state changes in the memory cells of the first memory area 6 increases statistically.
Ist die in Verfahrensschritt S220 ermittelte Anzahl von Zustandsänderungen größer als der unteren Grenzwert und damit in einem für die weitere Auswertung sinnvollen Bereich, so wird in Verfahrensschritt S270 überprüft, ob die in Verfahrensschritt S220 der Überprüfungsphase ermittelten Zustandsänderungen mindestens einer Teilmenge der in der Initialisierungsphase ermittelten Referenz- Zustandsänderungen entsprechen.If the number of state changes ascertained in method step S220 is greater than the lower limit value and thus in a range which is meaningful for the further evaluation, it is checked in method step S270 whether the state changes of method step S220 of the checking phase are at least a subset of the reference determined in the initialization phase - correspond to state changes.
Entsprechen die in Verfahrensschritt S220 ermittelten Zustandsänderungen der Speicherzellen des ersten Speicherbereichs 6 nur zu einem gegenüber der in Verfahrensschritt S270 festgelegten Teilmenge geringeren Prozentsatz den in der Initialisierungsphase ermittelten Referenz-Zustandsänderungen der Speicherzellen des ersten Speicherbereichs 6, so wird in Verfahrensschritt S280 die identifizierende individuelle elektronische Baugruppe 1 als nicht identifiziert klassifiziert. Im entgegengesetzten Fall - die in Verfahrensschritt S220 ermittelten Zustandsänderungen der Speicherzellen des ersten Speicherbereichs 6 sind zu einem gegenüber der in Verfahrensschritt S270 festgelegten Teilmenge größerem Prozentsatz mit den in der Initialisierungsphase ermittelten Referenz-Zustandsänderungen der Speicherzellen des ersten Speicherbereichs 6 identisch - wird die zu identifizierende individuelle elektronische Baugruppe 1 in Verfahrensschritt S290 als identifiziert klassifiziert.If the state changes of the memory cells of the first memory area 6 determined in method step S220 correspond to the reference state changes of the memory cells of the first memory area 6 determined in the initialization phase compared to the partial set in step S270, then in step S280 the identifying individual electronic module is identified 1 classified as unidentified. In the opposite case-the state changes of the memory cells of the first memory area 6 determined in method step S220 are identical to the subset of a larger percentage in step S270 with the reference state changes of the memory cells of the first memory area 6 determined in the initialization phase-becomes the individual to be identified electronic assembly 1 classified as identified in step S290.
Korrespondierend zu Verfahrensschritt SIlO der Initialisierungsphase werden in Verfahrensschritt S300 die in Verfahrensschritt S220 ermittelten Zustandsänderungen der Speicherzellen des ersten Speicherbereichs 6 des Halbleiterspeichers 2 mit einem zur Initialisierungsphase identischen Verschlüsselungsverfahren verschlüsselt.Corresponding to method step SI10 of the initialization phase, in step S300 the state changes of the memory cells of the first memory area 6 of the semiconductor memory 2 ascertained in method step S220 are encrypted with an encryption method identical to the initialization phase.
Im darauf folgenden Verfahrensschritt S310 erfolgt ein Vergleich der verschlüsselten in Verfahrensschritt S220 ermittelten Zustandsänderungen der Speicherzellen des ersten Speicherbereichs 6 mit den in der Initialisierungsphase verschlüsselten und im zweiten Speicherbereich 7 des Halbleiterspeichers 2 abgespeicherten Referenz-Zustandsänderungen. Bei fehlender Identität zwischen verschlüs- selten Zustandsänderungen und verschlüsselten Referenz- Zustandsänderungen wird in Verfahrensschritt S320 die zu identifizierende individuelle elektronische Baugruppe 1 anhand der verschlüsselten Identifikation nicht identifiziert .In the subsequent method step S310, the encrypted state changes of the memory cells of the first memory area 6 determined in method step S220 are compared with the reference state changes encrypted in the initialization phase and stored in the second memory area 7 of the semiconductor memory 2. If there is no identity between encrypted state changes and encrypted reference state changes, the individual electronic assembly 1 to be identified is not identified on the basis of the encrypted identification in method step S320.
Liegt dagegen im Vergleich des Verfahrensschritt S310 Identität zwischen verschlüsselten Zustandsänderungen und verschlüsselten Referenz-Zustandsänderungen vor, so wird die zu identifizierende individuelle elektronische Baugruppe 1 in Verfahrensschritt S330 auch anhand der verschlüsselten Identifikation als identifiziert klassifiziert . Die Erfindung ist nicht auf die dargestellte Ausführungs- form beschränkt. Insbesondere sind von der Erfindung auch andere Verschlüsselungsverfahren als das Hash-Verfahren abgedeckt . If, on the other hand, identity of encrypted state changes and encrypted reference state changes is present in comparison of method step S310, the individual electronic module 1 to be identified is classified as identified in method step S330 on the basis of the encrypted identification. The invention is not limited to the illustrated embodiment. In particular, the invention covers encryption methods other than the hash method.

Claims

Ansprüche claims
1. Individuelle elektronische Baugruppe mit einer fälschungssicheren Identifikation, die in einem zur elektronischen Baugruppe (1) gehörigen Speicher (2) abgespeichert ist, dadurch gekennzeichnet, daß die Identifikation der individuellen elektronischen Baugruppe (1) aus der speichercharakteristischen Zustands- änderung von bestimmten Speicherzellen des Speichers (2) infolge eines gezielten Ausfalls einer oder mehrerer Hilfsfunktionen des Speichers (2) hervorgeht.1. Individual electronic module with a forgery-proof identification, which is stored in a memory for the electronic module (1) memory (2), characterized in that the identification of the individual electronic module (1) from the memory-characteristic state change of certain memory cells of Memory (2) as a result of a targeted failure of one or more auxiliary functions of the memory (2) emerges.
2. Individuelle elektronische Baugruppe mit einer fäl- schungssicheren Identifikation nach Anspruch 1, dadurch gekennzeichnet, daß der Speicher (2) ein flüchtiger Halbleiterspeicher -2. Individual electronic assembly with a tamper-proof identification according to claim 1, characterized in that the memory (2) is a volatile semiconductor memory -
DRAM-Speicher - ist.DRAM memory - is.
3. Individuelle elektronische Baugruppe mit einer fälschungssicheren Identifikation nach Anspruch 2, dadurch gekennzeichnet, daß der gezielte Ausfall einer oder mehrerer Hilfs- funktionen des flüchtigen Speichers (2) ein Ausschalten der Versorgungsspannung, ein Entfernen des TaktSignals oder ein Aussetzen der Auffrischzyklen des flüchtigen Speichers (2) ist.3. Individual electronic assembly with a tamper-proof identification according to claim 2, characterized in that the targeted failure of one or more auxiliary functions of the volatile memory (2), a switching off the supply voltage, removing the clock signal or a suspension of the refresh cycles of the volatile memory ( 2).
4. Verfahren zur fälschungssicheren Identifikation individueller elektronischer Baugruppen, indem die aus einem gezielten Ausfall einer oder mehrerer Hilfs- funktionen eines Speichers (2) einer individuellen elektronischen Baugruppe (1) resultierenden Zustands- änderungen bestimmter Speicherzellen des Speichers (2) mit vorab ermittelten, aus dem gezielten Ausfall der Hilfsfunktion des Speichers (2) der elektronischen Baugruppe (1) resultierenden speichercharakteristischen Referenz-Zustandsänderungen bestimmter Speicherzellen des Speichers (2) hinsichtlich Identität verglichen werden. 4. A method for forgery-proof identification of individual electronic modules by the resulting from a targeted failure of one or more auxiliary functions of a memory (2) an individual electronic module (1) resulting state changes of certain memory cells of the memory (2) with pre-determined, from the specific failure of the auxiliary function of the memory (2) of the electronic module (1) resulting storage characteristic reference state changes of certain memory cells of the memory (2) are compared in terms of identity.
5. Verfahren zur fälschungssicheren Identifikation individueller elektronischer Baugruppen nach Anspruch 4, dadurch gekennzeichnet, daß der Ausfall einer oder mehrerer Hilfsfunktionen des Speichers (2) eine bestimmte Dauer aufweist.5. A method for forgery-proof identification of individual electronic components according to claim 4, characterized in that the failure of one or more auxiliary functions of the memory (2) has a certain duration.
6. Verfahren zur fälschungssicheren Identifikation individueller elektronischer Baugruppen nach Anspruch 4 oder 5, dadurch gekennzeichnet, daß die individuelle elektronische Baugruppe (1) identifiziert wird, wenn die Anzahl ermittelter Zustandsänderungen von bestimmten Speicherzellen des Speichers (2) der individuellen elektronischen Baugruppe (1) einen bestimmten oberen Grenzwert nicht überschreitet und zumindest teilweise mit den vorab ermittelten speichercharakteristischen Referenz-Zustandsänderungen übereinstimmt.6. A method for tamper-proof identification of individual electronic modules according to claim 4 or 5, characterized in that the individual electronic module (1) is identified when the number of detected state changes of certain memory cells of the memory (2) of the individual electronic module (1) exceeds certain upper limit and at least partially coincides with the previously determined memory characteristic reference state changes.
7. Verfahren zur fälschungssicheren Identifikation individueller elektronischer Baugruppen nach einem der Ansprüche 4 bis 6, dadurch gekennzeichnet, daß die individuelle elektronische Baugruppe (1) nicht identifiziert wird, wenn die Anzahl ermittelter Zustandsänderungen von bestimmten Speicherzellen des Speichers (2) der individuellen elektronischen Baugruppe (1) einen bestimmten unteren Grenzwert überschreitet und kleiner als eine bestimmte Teilmenge der vorab ermittelten speicher- charakteristischen Referenz-Zustandsänderungen ist.7. A method for the tamper-proof identification of individual electronic assemblies according to one of claims 4 to 6, characterized in that the individual electronic module (1) is not identified when the number of detected state changes of certain memory cells of the memory (2) of the individual electronic assembly ( 1) exceeds a certain lower limit and is less than a certain subset of the previously determined memory characteristic reference state changes.
8. Verfahren zur fälschungssicheren Identifikation individueller elektronischer Baugruppen nach Anspruch 6 oder 7, dadurch gekennzeichnet, daß im Fall einer gegenüber dem oberen Grenzwert größeren Anzahl von ermittelten Zustandsänderungen die aus einem erneuten Ausfall einer oder mehrerer Hilfsfunktionen des Speichers (2) mit längerer Dauer resultierenden Zustands- änderungen erneut mit den vorab ermittelten speichercharakteristischen Referenz-Zustandsänderungen hinsichtlich Identität verglichen werden.8. A method for the tamper-proof identification of individual electronic components according to claim 6 or 7, characterized in that in the case of a relation to the upper limit of a larger number of detected state changes resulting from a renewed failure of one or more auxiliary functions of the memory (2) with a longer duration state - Changes are again compared with the previously determined memory characteristic reference state changes in terms of identity.
9. Verfahren zur fälschungssicheren Identifikation individueller elektronischer Baugruppen nach Anspruch 7 oder 8, dadurch gekennzeichnet, daß im Fall einer gegenüber dem unteren Grenzwert klei- neren Anzahl von ermittelten Zustandsänderungen die aus einem erneuten Ausfall einer oder mehrerer Hilfsfunktionen des Speichers (2) mit kürzerer Dauer resultierenden Zustandsänderungen erneut mit den vorab ermittelten speichercharakteristischen Referenz-Zustandsänderungen hinsichtlich Identität verglichen werden.9. A method for the tamper-proof identification of individual electronic components according to claim 7 or 8, characterized in that in the case of a smaller number of detected state changes compared to the lower limit that from a renewed failure of one or more auxiliary functions of the memory (2) with a shorter duration resulting state changes are compared again with the previously determined memory characteristic reference state changes in terms of identity.
10. Verfahren zur fälschungssicheren Identifikation individueller elektronischer Baugruppen nach einem der Ansprüche 5 bis 9, dadurch gekennzeichnet, daß sich die speichercharakteristischen Referenz-Zustands- änderungen von bestimmten Speicherzellen des Speichers (2) der individuellen elektronischen Baugruppe (1) aus den jeweils am häufigsten auftretenden, aus wiederholten gezielten Ausfällen einer oder mehrerer Hilfsfunktionen des Speichers (2) jeweils resultierenden Zustandsänderungen bestimmter Speicherzellen des Speichers (2) der individuellen elektronischen Baugruppe (1) ergeben.10. A method for tamper-proof identification of individual electronic components according to one of claims 5 to 9, characterized in that the memory characteristic reference state changes of certain memory cells of the memory (2) of the individual electronic module (1) from the most frequently occurring , resulting from repeated targeted failures of one or more auxiliary functions of the memory (2) respectively resulting state changes of certain memory cells of the memory (2) of the individual electronic module (1).
11. Verfahren zur fälschungssicheren Identifikation individueller elektronischer Baugruppen nach einem der Ansprüche 7 bis 10, dadurch gekennzeichnet, daß bei wiederholten gezielten Ausfällen einer oder mehrerer Hilfsfunktionen des Speichers (2) nur diejenigen jeweils resultierenden Zustandsänderungen bestimmter Speicherzellen des Speichers (2) bei der Bestimmung der Referenz-Zustandsänderungen berücksichtigt werden, deren Anzahl innerhalb des unteren und oberen Grenzwertes liegt. 11. A method for forgery-proof identification of individual electronic modules according to one of claims 7 to 10, characterized in that with repeated targeted failures of one or more auxiliary functions of the memory (2) only those respectively resulting state changes of certain memory cells of the memory (2) in the determination of Reference state changes, the number of which is within the upper and lower limits.
12. Verfahren zur fälschungssicheren Identifikation individueller elektronischer Baugruppen nach einem der Ansprüche 7 bis 11, dadurch gekennzeichnet, daß bei wiederholten gezielten Ausfällen einer oder mehrerer Hilfsfunktionen des Speichers (2) zur Bestimmung der Referenz-Zustandsänderungen die Dauer des nachfolgenden Ausfalls erhöht wird, wenn aus dem vorhergehenden Ausfall eine gegenüber dem unteren Grenzwert kleinere Anzahl von Zustandsänderungen der bestimmten Speicherzellen des Speichers (2) ermittelt wird.12. A method for the tamper-proof identification of individual electronic modules according to one of claims 7 to 11, characterized in that at repeated targeted failures of one or more auxiliary functions of the memory (2) for determining the reference state changes, the duration of the subsequent failure is increased, if off the previous failure, a smaller number of state changes of the particular memory cells of the memory (2) than the lower limit value is determined.
13. Verfahren zur fälschungssicheren Identifikation indi- vidueller elektronischer Baugruppen nach einem der13. A method for forgery-proof identification of individual electronic assemblies according to one of
Ansprüche 6 bis 12, dadurch gekennzeichnet, daß bei wiederholten gezielten Ausfällen einer oder mehrerer Hilfsfunktionen des Speichers (2) zur Bestimmung der Referenz-Zustandsänderungen die Dauer des nachfolgenden Ausfalls reduziert wird, wenn aus dem vorhergehenden Ausfall eine gegenüber dem oberen Grenzwert größere Anzahl von Zustandsänderungen der bestimmten Speicherzellen des Speichers (2) ermittelt wird.Claims 6 to 12, characterized in that, for repeated targeted failures of one or more auxiliary functions of the memory (2) for determining the reference state changes, the duration of the subsequent failure is reduced, if from the previous failure a greater number of state changes compared to the upper limit the determined memory cells of the memory (2) is determined.
14. Verfahren zur fälschungssicheren Identifikation individueller elektronischer Baugruppen nach einem der Ansprüche 4 bis 13, dadurch gekennzeichnet, daß zur Ermittlung der aus einem gezielten Ausfall einer oder mehrerer Hilfsfunktionen des Speichers resultierenden Zustandsänderungen bzw. Referenz-Zustandsänderungen bestimmter Speicherzellen des Speichers (2) einer individuellen elektronischen Baugruppe (1) die jeweiligen Speicherzellen jeweils mit einem bestimmten Speicherzustand vorbesetzt werden.14. A method for the tamper-proof identification of individual electronic modules according to one of claims 4 to 13, characterized in that for determining the resulting from a targeted failure of one or more auxiliary functions of the memory state changes or reference state changes of certain memory cells of the memory (2) of an individual electronic module (1) the respective memory cells are each pre-assigned with a specific memory state.
15. Verfahren zur fälschungssicheren Identifikation individueller elektronischer Baugruppen nach Anspruch 14, dadurch gekennzeichnet, daß nach einem gezielten Ausfall einer oder mehrerer Hilfsfunktionen des Speichers (2) die sich einstellenden Speicherzustände von bestimmten Speicherzellen des Spei- chers (2) einer individuellen elektronischen Baugruppe (1) mit den zugehörigen vor dem Ausfall einer oder mehrerer Hilfsfunktionen vorbesetzten Speicherzuständen hinsichtlich einer Zustandsänderung verglichen und die jeweils identifizierten Zustandsänderungen im Speicher (2) als Referenz-Zustandsänderungen abgelegt werden.15. A method for tamper-proof identification of individual electronic assemblies according to claim 14, characterized in that after a targeted failure of one or more auxiliary functions of the memory (2) the self-adjusting memory states of certain memory cells of the memory (2) an individual electronic module (1) with the associated pre-occupied prior to the failure of one or more auxiliary functions memory states are compared with respect to a change of state and the respectively identified state changes in the memory (2) are stored as reference state changes.
16. Verfahren zur fälschungssicheren Identifikation individueller elektronischer Baugruppen nach einem der Ansprüche 4 bis 15, dadurch gekennzeichnet, daß nach wiederholtem gezielten Ausfall einer oder mehrerer Hilfsfunktionen des Speichers (2) die Speicherzellen des Speichers (2) mit identifizierten Zustandsänderungen jeweils ermittelt werden und die Zählerstände von im Speicher (2) befindlichen Zähler inkrementiert werden, die zu denjenigen Speicherzellen des Speichers (2) gehören, bei denen eine Zustandsänderung jeweils identifiziert wurde.16. A method for forgery-proof identification of individual electronic modules according to one of claims 4 to 15, characterized in that after repeated targeted failure of one or more auxiliary functions of the memory (2), the memory cells of the memory (2) are respectively identified with identified state changes and the counter readings are incremented by in the memory (2) counter belonging to those memory cells of the memory (2), in which a change in state was respectively identified.
17. Verfahren zur fälschungssicheren Identifikation individueller elektronischer Baugruppen nach Anspruch 16, dadurch gekennzeichnet, daß diejenigen Speicherzellen des Speichers (2) eine Referenz-Zustandsänderung aufweisen, deren zugehöriger Zähler einen im Vergleich zu den zu den anderen Speicherzellen des Speichers (2) gehörigen Zähler einen ausgeprägt höhreren Zählerstand aufweist .17. A method for tamper-proof identification of individual electronic components according to claim 16, characterized in that those memory cells of the memory (2) have a reference state change, the associated counter a compared to the other memory cells of the memory (2) associated counter one pronouncedly higher meter reading.
18. Verfahren zur fälschungssicheren Identifikation individueller elektronischer Baugruppen nach einem der Ansprüche 4 bis 17, dadurch gekennzeichnet, daß die nach einem oder mehreren gezielten Ausfällen einer oder mehrerer Hilfsfunktionen des Speichers (2) ermittelten Referenz-Zustandsänderungen verschlüsselt und als verschlüsselte Referenz-Zustandsänderungen im Speicher (2) abgespeichert werden.18. A method for forgery-proof identification of individual electronic components according to one of claims 4 to 17, characterized in that after one or more targeted failures of one or more auxiliary functions of the memory (2) detected reference state changes are encrypted and stored as encrypted reference state changes in the memory (2).
19. Verfahren zur fälschungssicheren Identifikation individueller elektronischer Baugruppen nach Anspruch 18, dadurch gekennzeichnet, daß die Verschlüsselung der Referenz-Zustandsänderung über eine Hash-Funktion erfolgt.19. A method for forgery-proof identification of individual electronic modules according to claim 18, characterized in that the encryption of the reference state change via a hash function.
20. Verfahren zur fälschungssicheren Identifikation individueller elektronischer Baugruppen nach Anspruch 18 oder 19, dadurch gekennzeichnet, daß in die Verschlüsselung der Referenz-Zustandsänderungen zusätzliche identifizierende Referenz-Merkmale der individuellen elektronischen Baugruppe (1) integriert werden.20. A method for tamper-proof identification of individual electronic modules according to claim 18 or 19, characterized in that in the encryption of the reference state changes additional identifying reference features of the individual electronic module (1) are integrated.
21. Verfahren zur fälschungssicheren Identifikation indi- vidueller elektronischer Baugruppen nach einem der21. Method for the forgery-proof identification of individual electronic assemblies according to one of
Ansprüche 18 bis 20, dadurch gekennzeichnet, daß bei Vorliegen von verschlüsselten Referenz-Zustandsänderungen nach Identifizierung der elektronischen Bau- gruppe (1) mit den Referenz-Zustandsänderungen die aus dem gezielten Ausfall einer oder mehrerer Hilfsfunktionen desClaims 18 to 20, characterized in that in the presence of encrypted reference state changes after identification of the electronic module (1) with the reference state changes from the targeted failure of one or more auxiliary functions of
Speichers (2) der individuellen elektronischen BaugruppeMemory (2) of the individual electronic module
(1) resultierenden und für die Identifizierung mit den(1) resulting and for identification with the
Referenz-Zustandsänderungen ermittelten Zustandsänderungen verschlüsselt und mit den verschlüsselten Referenz- Zustandsänderungen hinsichtlich Identität verglichen werden .Encrypted state changes detected against reference state changes and compared with the encrypted reference state changes in terms of identity.
22. Verfahren zur fälschungssicheren Identifikation indi- vidueller elektronischer Baugruppen nach Anspruch 20 oder22. A method for forgery-proof identification of individual electronic assemblies according to claim 20 or
21, dadurch gekennzeichnet, daß bei Verschlüsselung der Referenz-Zustandsänderungen mit zusätzlichen identifizierenden Referenz-Merkmalen nach Identifizierung der elektronischen Baugruppe (1) mit den Referenz-Zustandsänderungen die aus dem gezielten Ausfall einer oder mehrerer Hilfsfunktionen des Speichers (2) der individuellen elektronischen Baugruppe (1) resultierenden und für die Identifizierung mit den Referenz- Zustandsänderungen ermittelten Zustandsänderungen zusammen mit den zusätzlichen identifizierenden Merkmalen der elektronischen Baugruppe (1) verschlüsselt und mit den verschlüsselten Referenz-Zustandsänderungen hinsichtlich Identität verglichen werden. 21, characterized in that when encrypting the reference state changes with additional identifying reference features after Identification of the electronic module (1) with the reference state changes resulting from the targeted failure of one or more auxiliary functions of the memory (2) of the individual electronic module (1) and determined for identification with the reference state changes state changes together with the additional identifying Characteristics of the electronic module (1) are encrypted and compared with the encrypted reference state changes in terms of identity.
EP06754629A 2005-07-05 2006-06-29 Method for the forgery-proof identification of individual electronic subassemblies Withdrawn EP1900026A1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102005031378.7A DE102005031378B4 (en) 2005-07-05 2005-07-05 Method for the forgery-proof identification of individual electronic assemblies
PCT/EP2006/006321 WO2007003341A1 (en) 2005-07-05 2006-06-29 Method for the forgery-proof identification of individual electronic subassemblies

Publications (1)

Publication Number Publication Date
EP1900026A1 true EP1900026A1 (en) 2008-03-19

Family

ID=36992758

Family Applications (1)

Application Number Title Priority Date Filing Date
EP06754629A Withdrawn EP1900026A1 (en) 2005-07-05 2006-06-29 Method for the forgery-proof identification of individual electronic subassemblies

Country Status (4)

Country Link
US (1) US20090284349A1 (en)
EP (1) EP1900026A1 (en)
DE (1) DE102005031378B4 (en)
WO (1) WO2007003341A1 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007006461A1 (en) * 2007-02-05 2008-08-21 Siemens Ag Energy distribution device, in particular low-voltage power distribution device, and method for authenticating a power distribution device
EP2523494B1 (en) * 2011-05-11 2014-01-29 Prisma Engineering S.r.l. Mobile terminal simulator for a wireless telecommunications network and method to simulate a mobile terminal
DE102016200850A1 (en) * 2016-01-21 2017-07-27 Siemens Aktiengesellschaft Method for operating a safety-relevant device and device
DE102016200907A1 (en) * 2016-01-22 2017-07-27 Siemens Aktiengesellschaft Method for operating a safety-relevant device and device

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4794236A (en) * 1985-10-29 1988-12-27 Casio Computer Co., Ltd. IC card system
US5185717A (en) 1988-08-05 1993-02-09 Ryoichi Mori Tamper resistant module having logical elements arranged in multiple layers on the outer surface of a substrate to protect stored information
DE19523654A1 (en) 1995-06-29 1997-01-02 Sel Alcatel Ag Fraud-proof equipment identification method
US6446017B1 (en) 1997-08-21 2002-09-03 Micron Technology, Inc. Method and system for tracking manufacturing data for integrated circuit parts
FR2776788B1 (en) * 1998-03-24 2000-06-09 Gemplus Card Int METHOD FOR SWITCHING APPLICATIONS ON A MULTI-APPLICATION CHIP CARD
JPWO2002050910A1 (en) 2000-12-01 2004-04-22 株式会社日立製作所 Method for identifying semiconductor integrated circuit device, method for manufacturing semiconductor integrated circuit device, and semiconductor integrated circuit device
JP3959264B2 (en) 2001-09-29 2007-08-15 株式会社東芝 Multilayer semiconductor device
US6914844B2 (en) * 2003-03-03 2005-07-05 Infineon Technologies North America Corp. Deep power down switch for memory device
FR2864292B1 (en) * 2003-12-17 2006-03-31 Gemplus Card Int FULLY SIMULTANEOUS FUNCTIONING OF A DUAL INTERFACE OBJECT
EP1544818A1 (en) * 2003-12-18 2005-06-22 Axalto S.A. Secure terminal

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO2007003341A1 *

Also Published As

Publication number Publication date
DE102005031378B4 (en) 2018-05-30
WO2007003341A1 (en) 2007-01-11
US20090284349A1 (en) 2009-11-19
DE102005031378A1 (en) 2007-01-11

Similar Documents

Publication Publication Date Title
DE102013224104B4 (en) SYSTEM AND METHOD FOR PROVIDING A REFERENCE SERVICE OF A CHIP
EP0207320B1 (en) Integrated circuit and method to protect secret data
EP2940620B1 (en) Derivation of a device-specific value employing an unclonable function
DE102013222321A1 (en) Electronic device with a large number of memory cells and with physically unclonable function
EP1183690B1 (en) Memory array with address scrambling
DE102006034271A1 (en) Voltage perturbation detection circuit, associated integrated circuit and control method
DE102005031378B4 (en) Method for the forgery-proof identification of individual electronic assemblies
WO2017008953A1 (en) Method and arrangement for securely interchanging configuration data for an apparatus
EP3726408A1 (en) Industrial automation device comprising a unit for testing and monitoring the integrity of the industrial automation device
DE102011010627A1 (en) Method of programming a mobile terminal chip
EP2689373A1 (en) Detecting attacks on a portable data carrier
WO2017085108A1 (en) Method for loading a secured memory image of a microcontroller, and assembly comprising a microcontroller
EP2097757A2 (en) Method and device for triggering a recording of a measuring signal
EP0960422B1 (en) Method for minimizing the access time for semiconductor memories
EP2232953B1 (en) Method and device for detecting a static index of a lighting device
DE10127194B4 (en) Method and device for hiding non-functional memory cells
DE4429633C2 (en) Method and device for monitoring memory cells of a memory
DE10133689C2 (en) Test method and test device for electronic memories
DE102017119426B4 (en) TEST AND MANAGEMENT OF STORAGE CELLS
EP1208546B1 (en) Circuit and method for safeguarding electronic devices
DE102021125963A1 (en) ELECTRONIC CIRCUIT AND METHOD OF OPERATING AN ELECTRONIC CIRCUIT
DE102022003779B3 (en) Monitoring device and method for a sensor device for detecting cell thickness growth of a vehicle battery
EP1118065B1 (en) Circuit and method for authenticating the content of a memory location
EP1602017A2 (en) Method for using a microprocessor and a microprocessor system
DE102004022327B4 (en) Integrated semiconductor memory

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20070727

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): DE FR GB

DAX Request for extension of the european patent (deleted)
DAX Request for extension of the european patent (deleted)
RBV Designated contracting states (corrected)

Designated state(s): DE FR GB

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20110104