EP1730785A2 - Bipolar-transistor and method for the production of a bipolar-transistor - Google Patents

Bipolar-transistor and method for the production of a bipolar-transistor

Info

Publication number
EP1730785A2
EP1730785A2 EP05728216A EP05728216A EP1730785A2 EP 1730785 A2 EP1730785 A2 EP 1730785A2 EP 05728216 A EP05728216 A EP 05728216A EP 05728216 A EP05728216 A EP 05728216A EP 1730785 A2 EP1730785 A2 EP 1730785A2
Authority
EP
European Patent Office
Prior art keywords
doped layer
buried
collector
space charge
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP05728216A
Other languages
German (de)
French (fr)
Inventor
Hartmut GRÜTZEDIEK
Michael Rammensee
Joachim Scheerer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
PREMA Semiconductor GmbH
Original Assignee
PREMA Semiconductor GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by PREMA Semiconductor GmbH filed Critical PREMA Semiconductor GmbH
Publication of EP1730785A2 publication Critical patent/EP1730785A2/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66272—Silicon vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H01L29/7322—Vertical transistors having emitter-base and base-collector junctions leaving at the same surface of the body, e.g. planar transistor

Definitions

  • the invention relates to an integrable NPN bipolar transistor and PNP bipolar transistor and a method for producing the same.
  • Bipolar transistors are generally known as semiconductor components. A brief overview of the diverse manufacturing processes for bipolar transistors is given in the magazine article "Advances in Bipolar VLSI" by George R. Wilson in Proceedings of the IEEE, Vol. 78, No. 11, 1990, pp. 1707 to 1719.
  • a subcoUector zone also referred to as a buried layer, is diffused into a p-doped semiconductor substrate, by means of which the collector level resistance of the transistor can be effectively reduced.
  • the semiconductor substrate is then coated with an epitaxial n-type layer. Thereafter, electrically isolated areas are partitioned off in the epitaxial layer. These so-called epi islands are isolated via reverse-biased pn junctions, which are created by deeply diffused p-zones. Further diffusion steps follow, with which the base and emitter regions of the NPN bipolar transistor are defined. The contacting for the transistor connections is then carried out.
  • DE 198 44 531 AI describes a simplified process for the production of semiconductor components, in particular bipolar transistors, in which an epitaxial and isolation process as in the standard bipolar process is no longer required.
  • the simplified procedure is characterized in that a mask is defined on the semiconductor substrate which defines a window that is delimited by a circumferential edge, and an n-doped or p-doped trough is produced in the semiconductor substrate by means of high-voltage implantation.
  • the high-voltage implantation is carried out with an energy that is sufficiently high that a p-doped or n-doped inner zone remains on the surface of the semiconductor substrate, while the edge zone of the n-doped or p-doped well extends to the surface of the substrate is sufficient.
  • NPN and PNP transistors can be manufactured.
  • DE 198 44 531 AI proposes an implantation of phosphorus ions with an implantation energy of 6 MeV.
  • the stationary, negatively charged A-acceptors and the stationary, positively charged donors remain in this, so that a space charge arises that builds up an electric field. Therefore the depletion zone is also called space charge zone.
  • the local field strength E (x) is obtained by integrating the space charge from an edge xi of the space charge zone to the depth x divided by the dielectric constant.
  • the space charge zone is depleted of majority charge carriers, the space charge results from the product of the elementary charge q and the difference between the (volume) concentrations of the donors ND and the acceptors NA.
  • the negatively charged acceptors dominate on the p-doped side and on the n - endowed the positively charged donors. Because of the neutrality condition, the charges on both sides of the pn transition must be of the same size.
  • V: 2 E (x ') dx' (2)
  • the integration limits xi and x 2 correspond to the edges of the space charge zone.
  • the invention has for its object to bipolar transistors with high collector-emitter reverse voltage with an open base U CEO and high collector Create basic reverse voltage UC B O ZU and specify a process for their production.
  • the basic principle of the transistors according to the invention or of the method according to the invention lies in the relatively low doping concentration of the buried layer.
  • the dose of the implantation is in a range which is far below the implantation dose in the known methods.
  • the principle of the voltage-proof NPN bipolar transistor can also be applied to PNP transistors in the same technology.
  • a mask 2 is applied to a weakly p-doped semiconductor substrate 1 (wafer), which has a window 4a which is delimited by a peripheral edge 4b.
  • a wafer of weakly doped monocrystalline silicon with a resistance of approximately 6 ⁇ cm is preferably used for the basic material, which corresponds to a basic doping of approximately 2.3 x 10 cm " .
  • the mask material can be made of photoresist, metal, glass or other materials
  • the structure is preferably produced by photolithographic processes created. A new mask is applied between the individual implantation steps. This is also known to the person skilled in the art.
  • a doping preferably an implantation of phosphorus ions takes place with an implantation dose which, depending on the substrate doping, is between 5 ⁇ 10 11 atoms / cm “2 and 5 ⁇ 10 12 atoms / cm “ 2 .
  • the dose is 1.7 x 10 12 atoms / cm "2 and the implantation energy 6 MeV.
  • This creates a buried n-doped layer 3 in the p-substrate 1, which forms the collector K of the transistor buried layer is also referred to as a trough (Fig. la).
  • the doping concentration drops not only into the depth of the substrate, but also towards the wafer surface, from the average range of the ions. In contrast to diffused tubs, this is referred to as an n-tub with a "retrograde" profile. If the ion implantation is sufficiently deep or the base or substrate doping is sufficiently high, the substrate doping is retained on the wafer surface -Transistors in the p-substrate are not absolutely necessary.
  • an annular n-doped layer 5 is introduced into the p-substrate 1 by implantation or diffusion, which extends to the buried n-doped layer 3.
  • the lateral isolation can also be carried out, for example, by etching a trench. This procedure is known to the person skilled in the art (FIG. 1b).
  • the insulation layer (insulator) is then built up (FIG. 1f) and the contacting (metal) of the transistor connections at the n + and p + transition zones is carried out using the known methods (see above: GR Wilson).
  • the n-doped well 3.5 forms the collector K
  • the p-doped inner layer 7 together with the p + transition zone 10 and the p " -doped layer 6 forms the base B
  • the n + -doped layer 9 the emitter E of the NPN transistor.
  • FIG. 2 shows the doping concentration N and the field strength E as a function of the depth along the line A-A of FIG. 1g assuming that the doping concentration of the n-doped well 3 corresponds to a relatively high concentration according to the prior art.
  • FIG. 2 shows the formation of the first space charge zone RLZ 1 between the p-doped layer 7, which forms the base B, and the n-doped well 3 forming the collector K.
  • a second space charge zone RLZ 2 is formed between the well 3 and the p " substrate 1.
  • a field-free zone is retained in between.
  • the field strength E for different potentials on the collector is shown in FIG. 2.
  • collector-emitter breakdown voltage UCEO which is related to the collector-base breakdown voltage U CBO (cf. equation (3)), is increased considerably when the area dose of the collector is reduced.
  • an n-doped well 3, 5 is produced in the p-substrate by means of ion implantation, which is such that the first and second space charge zones RLZ 1 and 2, which expand when the transistor is operating, decrease with potential on the collector penetrate the entire depth of the buried n-doped layer 3 before the critical field strength for a breakthrough between collector and emitter is reached.
  • the collector implantation dose of 1.7 x 10 atoms / cm " which depends in particular on the substrate doping. 3 shows that as the potential at the collector increases and the field strength increases, the space charge zones converge and finally meet. It is crucial that the space charge zones meet before the critical field strength for the collector-emitter breakdown is reached.
  • the collector which is spatially below the base, is then completely depleted, ie the maximum available space charge of the collector is thus exhausted. This means that the space charge zones cannot expand any further. As a result, the field strength in the collector-base barrier layer cannot increase further. The charge carrier multiplication remains below the critical threshold. Thus, not only the Uc E o breakthrough but also the (vertical) U CBO breakthrough is suppressed. This required total depletion sets a lower limit on the collector dose.
  • the voltage at the coUector connection may be increased further as long as there is no avalanche breakdown between the coUector connection and the substrate. However, this requires adequate precautions against lateral openings to the base and the substrate.
  • the collector which is completely depleted in the blocked transistor, is very high-impedance, but as soon as the transistor switches on, the collector potential approaches the emitter potential and the collector regains its conductivity.
  • the collector In order to achieve complete depletion, the collector must have a potential raised in the middle with respect to the substrate and the base. This forms a sufficient barrier for the holes in the base to prevent the holes from draining into the substrate. Only if the collector doping is so weak that the space charge zone between Kolle-ctor and substrate passes through the collector region, a so-called r punch-through breakdown takes place. The holes come out of the Base into the substrate. This breakthrough possibility sets a lower limit for the collector dose.
  • the collector dose should be as close to the upper limit as possible.
  • Both limits of the collector dose depend mainly on the substrate doping and lie between 5 x 10 ⁇ atoms / cm “2 and 5 x 10 12 atoms / cm “ 2 .
  • the upper limit of substrate doping for voltage-proof transistors is given by the avalanche breakdown between the collector and the substrate. The corresponding breakdown voltage drops with decreasing wafer resistance.
  • a still sensible upper limit for substrate doping is a wafer resistance of approx. 0.6 ⁇ cm.
  • the permissible collector dose Further influencing factors on the permissible collector dose are the implantation depth, the desired punch-through strength between the base and substrate, the base depth and the thickness of the collector doping. They also determine the tolerance range of the permissible dose range, which is greater, the greater the depth of the collector, the thinner the collector trough and the lower the maximum voltage difference between base and substrate. With small tolerance ranges for the collector doping, it may be necessary to adapt the dose to the fluctuations of the substrate doping.
  • a dose of 2 x 10 13 atoms / cm "2 is, for example U CEO 26V, at 2 xlO 12 atoms / cm" 2 30V and 1.7 x 10 12 atoms / cm "2 more than 120V.
  • the use of high-voltage implantation has proven to be particularly advantageous in order to be able to set the implantation dose precisely to a value which should only be just below the critical limit.
  • 4a to 4g illustrate the process steps for producing a PNP bipolar transistor in a p-doped substrate.
  • a high-volume implantation again creates a buried n-doped layer 11, also referred to as a well, in the weakly p " -doped substrate 1 (FIGS. 4a and 4b).
  • the high-voltage implantation is so to be dimensioned in such a way that either the substrate conduction type is retained on the wafer surface or is restored by an additional doping .
  • the trough is isolated and connected to the side by another doping 13.
  • the p " -doped layer 12 remains.
  • a central n-doped layer 14 is introduced into the p " -doped layer 12 in a further implantation step (FIG. 4c).
  • a circumferential near-surface n + transition zone is then placed in the Edge zone 13 of the trough 11 and a near-surface lateral n + transition zone 16 are introduced into the central n-layer 14 by ion implantation (FIG. 4d).
  • a peripheral p + transition zone 18 near the surface is then introduced into the p " layer 12 and a lateral near the p + layer 17 into the central n layer 14 by ion implantation (FIG. 4e).
  • the inner p " layer 12 now forms the collector K, which Central n-layer 14, the base B and the lateral p + -layer 17 the emitter E of the PNP transistor, the highly doped transition zones being provided to establish an ohmic connection to the transistor connections.
  • the transistor connections can be contacted again using the known processes.
  • the (p) collector below the n base must also be completely depleted in the PNP transistor in the p-substrate before the UC E O is reached.
  • the n-well must not impoverish at this point, since it in turn should impoverish the (p) collector. This results in an interdependency between an upper limit for the (p) collector doping and a lower limit for the implantation dose of the n-well.
  • FIG. 5 shows the doping concentration N and the field strength E as a function of the depth along the line BB of FIG. 4g.
  • a first space charge zone RLZ 1 is formed between the n-doped layer 14 and the p " -doped layer 12 and a second space charge zone RLZ 2 between the p " -doped layer 12 and the buried n-doped layer 11.
  • the two space charge zones expand on both sides during operation of the transistor with decreasing potential at the collector K.
  • the ion implantation produces the buried n-doped layer with a doping profile which is such that the space charge zones RLZ 1 and RLZ 2 which expand at the collector during operation of the transistor with decreasing potential expand the entire depth of the p " -doped Penetrate layer 12 before the critical field strength for a breakthrough between collector K and emitter E is reached.
  • a third space charge zone forms between the buried n-doped layer 11 and the p " substrate 1.
  • the blocking voltages are further increased if the doping profile is also such that is excluded that the second and third space charge zones RLZ 2 and? Hit LZ 3 while operating the transistor.
  • a parasitic NPN transistor extends from the n base via the p collector to the n well. Because of the required complete depletion of the p-collector, to which the n-well has a considerable share, on the one hand the base of this NPN transistor is comparatively weak and the emitter of the NPN transistor is comparatively highly doped. The result is a high current gain and a low collector-emitter punch-through breakdown voltage. Therefore, the differential voltage between the n-well and the n-base of the PNP transistor must be kept low. Another reason for this is the desired blocking voltage between the p-collector and the n-well, because of the intended depletion of the p-collector (from below). In order to avoid the n-well as the fourth connection of the transistor, which requires separate shading, the following two options are available:
  • the n-well is connected to the emitter.
  • the voltage difference between the n-base and the n-well is limited to a diode flux voltage of approx. 0.7 V.
  • An advantage of this configuration is that the n-well is always at a higher potential than - even when the transistor is saturated the collector and thus the substrate PNP (coUector connection - n-well - substrate) always remains blocked, thereby avoiding an unwanted substrate current.
  • the n-tub can also be connected to the base. This deactivates the parasitic NPN transistor (n-base / p-collector / n-well) because its collector-emitter path is short-circuited. As a result, the PNP transistor can be operated at higher collector currents than with a connection between the n-well and the emitter. In the latter case, the parasitic NPN, in the (quasi) saturation case, the base-emitter path of the Main PNP transistor short, leading to a premature drop in current gain. This disadvantage is avoided with the n-well at the base, but it is purchased through a substrate current in the (quasi) saturation case.
  • collector doping The relationship between the collector doping and the collector base or collector emitter reverse voltage is explained in more detail below.
  • the (p) collector Since the (p) collector is located within the n-well or above the concentration maximum of the well profile, i.e. is less deep below the base than in the case of the NPN transistor, the result would be a smaller U CEO for a highly doped collector than for the NPN transistor with a highly doped collector (n-well), assuming that for NPN and PNP - Transistors the same implantation depth or energy is used. As a result, the (p) collector must be completely depleted even at lower (negative) collector voltages compared to the base, so that this results in an upper limit for the (p) collector doping and thus for the collector conductivity. A complete depletion with smaller collector voltages initially means that the maximum permitted (p) collector dose is rather lower than with the NPN transistor. However, since the p-collector is not only depleted from above by the n-base, but also from below by the N-well, which is more highly doped than the p-collector, the disadvantage of the smaller U CEO is at least partially compensate
  • the n-well for the PNP transistor performs the same function as the substrate for the NPN transistor. The difference, however, is that with the PNP transistor, the collector-volume doping concentration is lower than that of the n-well underneath. In the case of the NPN transistor, on the other hand, the collector-volume doping concentration is higher than that of the underlying substrate. As a result, the space charge zone under the collector of the PNP transistor has a higher penetration capacity than that of the? NPN with the same applied voltage. In order to be able to operate the PNP transistor at supply voltages above the avalanche breakdown voltage between the p-collector connection and the n-well, the n-well must be completely depleted in this area before the avalanche breakdown begins.
  • the doping profile and the field strength curve correspond to the NPN transistor in the area of the p-base.
  • the difference, however, is that complete depletion only has to start at a significantly higher voltage, which corresponds to the U CBO for the NPN transistor.
  • the resulting upper limit for the implantation dose of the n well is therefore higher than in the case of the NPN transistor.
  • FIG. 6 shows the doping concentration N and the field strength E as a function of the depth along the line C-C of FIG. 4g.
  • This section plane does not include the n-doped zone 14.
  • the second and third space charge zones RLZ 2 and RLZ 3 again penetrate the n-well 11 when the transistor is operating with a decreasing collector potential. Since the substrate is connected to the negative potential within the circuit in which the transistor is used, it is always on top of that Collector potential or more negative. However, the potential of the n-well is at or at least close to the base potential. It can therefore be assumed that the reverse voltage at the third space charge zone RLZ 3 is at least as large as that at the second space charge zone RLZ 2.
  • the doping concentration is chosen to be sufficiently low so that the space charge zones meet before the critical field strength for a breakthrough between the connector and the n-well is reached, this breakthrough is suppressed.
  • the blocking voltages are increased even further if there is also a doping concentration in this sectional plane, which is created in such a way that the second and third space charge zones meet with decreasing collector potential during operation of the transistor before the critical field strength for a breakdown between the connector connection and n-tub is reached. Since the p-collector can in general assume any potential between ground and supply voltage, the punch-through breakdown of the substrate PNP transistors (coUector connection - n-well - substrate) must be avoided - similar to the NPN transistor. This results in a further lower limit for the implantation dose of the n-well.
  • FIGS. 7a to 7d show the method steps for producing a PNP transistor in the n-substrate.
  • the individual process steps correspond to the steps in FIGS. 1a to 1g, which illustrate the manufacturing process for the NPN transistor in the p-type substrate.
  • the structure of the PNP transistor in the n-substrate differs from the NPN transistor in the p-substrate only in that all p-dopings are replaced by n-dopings and all n-dopings are replaced by p-dopings. Otherwise, the process steps are the same.
  • the corresponding layers are therefore also provided with the same reference symbols. The same relationships apply between the level of the blocking voltages and the doping concentration.
  • FIGS. 4a to 4g show the process steps for producing an NPN transistor in the n-substrate.
  • the individual process steps again correspond to the process steps for producing the PNP transistor in the p-substrate, which illustrate FIGS. 4a to 4g.
  • all p-dopings are replaced by n-dopings and all n-dopings by p-doping.
  • the corresponding layers are therefore also provided with the same reference symbols.
  • the same relationships between the level of the blocking voltages and the doping concentration also apply.
  • the complementary process using a weakly n-doped substrate is an advantageous embodiment in that a p-well takes the place of the n-well. If the p-well is created with a boron ion implantation, the same can be done with much smaller ion energies Trough depth is reached or deeper troughs are generated with the same ion energy.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)
  • Bipolar Integrated Circuits (AREA)

Abstract

The invention relates to NPN and PNP bipolar transistors and to a method for the production thereof, said transistors being characterised by a particularly high collector-emitter and collector-base blocking voltage. The blocking voltage is increased by a particular doping profile. An NPN bipolar transistor comprises a p-doped substrate (1), a trenched n-doped layer (3) forming the collector, a p-doped layer (7) which is arranged above the trenched n-doped layer and is made of a base and an n-doped layer which is arranged within the p-doped layer and forms an emitter of the transistor. A spatial charge area (RLZ 1) is formed between the p-doped layer and the trenched n-doped layer and a second spatial charge area (RLZ 2) is formed between the trenched n-doped layer and the p-doped substrate, which expands in the vertical direction on the collector when the transistor is operated with an increasing potential. The trenched n-doped layer comprises a doping profile in such a manner that when the transistor is operated with an increasing potential, the first and the second spatial charge area expand on the collector, transversing the entire depth of the trenched n-doped layer prior to the critical field strength for a breakthrough being reached between the collector and emitter.

Description

Bipolar-Transistor und Verfahren zur Herstellung eines Bipolar-Transistors Bipolar transistor and method for producing a bipolar transistor
Die Erfindung betrifft einen integrationsfähigen NPN-Bipolar-Transistor und PNP-Bipolar-Transistor sowie ein Verfa-hren zur Herstellung derselben.The invention relates to an integrable NPN bipolar transistor and PNP bipolar transistor and a method for producing the same.
Bipolar-Transistoren sind als Halbleiterbauelemente allgemein bekannt. Eine kurze Übersicht über die vielfaltigen Herstellungsverfahren von Bipolartransistoren ist in dem Zeitschriftenartikel „Advances in Bipolar VLSI" von George R. Wilson in Proceedings of the IEEE, Vol. 78, No. 11, 1990, S. 1707 bis 1719 angegeben.Bipolar transistors are generally known as semiconductor components. A brief overview of the diverse manufacturing processes for bipolar transistors is given in the magazine article "Advances in Bipolar VLSI" by George R. Wilson in Proceedings of the IEEE, Vol. 78, No. 11, 1990, pp. 1707 to 1719.
Nachfolgend wird ein Standardprozess zur Herstellung von Bipolar-Transistoren näher beschrieben. Zunächst wird eine auch als vergrabene Schicht bezeichnete SubkoUektorzone in ein p-dotiertes Halbleitersubstrat eindiffundiert, durch die der Kollektorba?hnwiderstand des Transistors wirksam reduziert werden kann. Anschließend wird das Halbleitersubstrat mit einer epitaktischen n-leitenden Schicht überzogen. Danach werden in der epitaktischen Schicht elektrisch isolierte Gebiete abgeteilt. Die Isolation dieser sogenannten epi-Inseln erfolgt über in Sperrrichtung gepolte pn-Übergänge, die durch tief eindiffundierte p-Zonen geschaffen werden. Es folgen weitere Diffusionsschritte, mit denen die Basis und Emittergebiete des NPN-Bipolar-Transistors definiert werden. Anschließend wird die Kontaktierung für die Transistoranschlüsse vorgenommen.A standard process for producing bipolar transistors is described in more detail below. First, a subcoUector zone, also referred to as a buried layer, is diffused into a p-doped semiconductor substrate, by means of which the collector level resistance of the transistor can be effectively reduced. The semiconductor substrate is then coated with an epitaxial n-type layer. Thereafter, electrically isolated areas are partitioned off in the epitaxial layer. These so-called epi islands are isolated via reverse-biased pn junctions, which are created by deeply diffused p-zones. Further diffusion steps follow, with which the base and emitter regions of the NPN bipolar transistor are defined. The contacting for the transistor connections is then carried out.
Die DE 198 44 531 AI beschreibt ein vereinfachtes Verfahren zur Herstellung von Halbleiterbauelementen, insbesondere Bipolar-Transistoren, bei dem ein Epitaxie- und Isolationsprozess wie beim Standardbipolarprozess nicht mehr erforderlich ist. Das vereinfachte Verfa-hren zeic-hnet sich dadurch aus, dass auf das Halbleitersubstrat eine Maske aufgebracht wird, die ein Fenster definiert, das von einer umlaufenden Kante begrenzt wird, und eine n-dotierte bzw. p-dotierte Wanne mittels Hochvoltionenimplantation in dem Halbleitersubstrat erzeugt wird. Die Hochvoltionenimplantation erfolgt mit einer Energie, die ausreichend hoch ist, so dass an der Oberfläche des Halbleitersubstrates eine p-dotierte bzw. n- dotierte Innenzone verbleibt, wä-hrend die Randzone der n-dotierten bzw. p- dotierten Wanne bis an die Oberfläche des Substrats reicht. Ausgehend von dieser Halbleiterstruktur lassen sich sowohl ?NPN- als auch PNP-Transistoren herstellen. Die DE 198 44 531 AI schlägt eine Implantation von Phosphorionen mit einer Implantationsenergie von 6 MeV vor.DE 198 44 531 AI describes a simplified process for the production of semiconductor components, in particular bipolar transistors, in which an epitaxial and isolation process as in the standard bipolar process is no longer required. The simplified procedure is characterized in that a mask is defined on the semiconductor substrate which defines a window that is delimited by a circumferential edge, and an n-doped or p-doped trough is produced in the semiconductor substrate by means of high-voltage implantation. The high-voltage implantation is carried out with an energy that is sufficiently high that a p-doped or n-doped inner zone remains on the surface of the semiconductor substrate, while the edge zone of the n-doped or p-doped well extends to the surface of the substrate is sufficient. Starting from this semiconductor structure, both? NPN and PNP transistors can be manufactured. DE 198 44 531 AI proposes an implantation of phosphorus ions with an implantation energy of 6 MeV.
Herkömmliche integrierte Bipolartransistoren sind vertikale Transistoren, d.h. der Kollektor-Emitter-Strom fließt senkrecht zur Waferoberfläche. Da die lateralen Dimensionen meistens viel größer als die vertikalen sind, kann man den Transistor zunächst auf ein eindimensionales Bauelement reduzieren. Im gesperrten Transistor fallt die angelegte Spannung an der Kollektor-Basis- Sperrschicht ab. Sie muss daher für möglichst hohe Durchbruchspannungen ausgelegt sein. Die Feldlinien sind ebenfalls senkrecht zur Waferoberfläche ausgerichtet. Bei angelegter Sperrspannung werden die Majoritätsladungsträger beiderseits des pn-Übergangs zurückgezogen, wodurch eine Zone entsteht, die an beweglichen Ladungsträgern verarmt ist (Verarmungszone). In dieser verbleiben die ortsfesten negativ geladenen A-kzeptoren und die ebenfalls ortsfesten positiv geladenen Donatoren, so dass eine Raumladung entsteht, die ein elektrisches Feld aufbaut. Daher heißt die Verarmungszone auch Raumladungszone. Mit zunehmender Sperrspannung steigt die Raumladung zu beiden Seiten des pn- Übergangs an und damit auch die Feldstärke. Die lokale Feldstärke E(x) erhält man durch Integration der Raumladung von einer Kante xi der Raumladungszone bis zur Tiefe x geteilt durch die Dielektrizitätskonstante.Conventional integrated bipolar transistors are vertical transistors, i.e. the collector-emitter current flows perpendicular to the wafer surface. Since the lateral dimensions are usually much larger than the vertical ones, the transistor can initially be reduced to a one-dimensional component. In the blocked transistor, the voltage applied to the collector-base junction drops. It must therefore be designed for the highest possible breakdown voltages. The field lines are also aligned perpendicular to the wafer surface. When the reverse voltage is applied, the majority of the charge carriers are withdrawn on both sides of the pn junction, thereby creating a zone which is depleted on movable charge carriers (depletion zone). The stationary, negatively charged A-acceptors and the stationary, positively charged donors remain in this, so that a space charge arises that builds up an electric field. Therefore the depletion zone is also called space charge zone. With increasing reverse voltage, the space charge increases on both sides of the pn junction and thus also the field strength. The local field strength E (x) is obtained by integrating the space charge from an edge xi of the space charge zone to the depth x divided by the dielectric constant.
Da die Raumladungszone an Majoritätsladungsträgern verarmt ist, ergibt sich die Raumladung aus dem Produkt der Elementarladung q und der Differenz der (Volumen-) Konzentrationen der Donatoren ND und der Akzeptoren NA- Auf der p-dotierten Seite dominieren die negativ geladene Akzeptoren und auf der n- dotierten Seite die positiv geladnen Donatoren. Wegen der Neutralitätsbedingung müssen die Ladungen auf beiden Seiten des pn-Übergangs vom Betrag gleich groß sein. Since the space charge zone is depleted of majority charge carriers, the space charge results from the product of the elementary charge q and the difference between the (volume) concentrations of the donors ND and the acceptors NA. The negatively charged acceptors dominate on the p-doped side and on the n - endowed the positively charged donors. Because of the neutrality condition, the charges on both sides of the pn transition must be of the same size.
Durch die Integration der Feldstärke über die Raumladungszone erhält man die an dem pn-Übergang anliegende Spannung V.By integrating the field strength across the space charge zone, the voltage V present at the pn junction is obtained.
V := 2E(x')dx' (2)V: = 2 E (x ') dx' (2)
Die Integrationsgrenzen xi und x2 entsprechen dabei den Kanten der Raumladungszone.The integration limits xi and x 2 correspond to the edges of the space charge zone.
Ab einer bestimmten material- und dotierungsabhängigen Feldstärke EDB, die bei Silizium zwischen 150-1000kV/cm liegt, findet ein Lawinen-Durchbruch statt. Um eine hohe Sperrspannung zu erreichen ohne die Durchbruchsfeldstärke EDB ZU überschreiten, ist eine bestimmte Mindesttiefe und ein geeignetes Dotierungsprofil für den Kollektor erforderlich. Bei herkömmlichen Transistoren ist die Durchbruchsspannung zwischen Basis und Kollektor UCBO durch die Tiefe der Kolle-ktordotierung und deren Dotierungsprofil limitiert. Da mehrere Mi-krometer tiefe Dotierungen nicht nur aufwändig herzustellen und schwierig von der Oberfläche her anzuschließen sind, sondern auch lateral zu großen Strukturen führen und damit viel kostbare Chipfläche benötigen, weisen integrierte Bipolartransistoren nur eine sehr begrenzte Spannungsfestigkeit auf. Verschärft wird dieser Umstand dadurch, dass bei offener Basis bereits bei einer wesentlich geringeren Spannung UCEO (« UCBO) ein Kollektor-Emitter- Durchbruch (UcEO-Durchbruch stattfindet). Er resultiert daraus, dass in Gebieten ausreichend hoher Feldstärke thermisch generierte Ladungsträger so stark beschleunigt werden, dass sie genügend Energie haben, um durch Herausschlagen von weiteren Elektronen aus den Bindungen des Si-Kristalls weitere Elektron- Loch-Paare zu erzeugen (Multiplikationseffekt). Gesc-hieht dies in der Raumladungszone des Kollektor-Basis-Übergangs direkt unter dem Emitter- Basis-Übergang, so können im Fall eines NPN-Transistors die erzeugten Löcher über die Basis in den Emitter abfließen und wirken dabei wie ein Basisstrom. Dieser wird im Emitter als um die Stromverstärkung B erhöhter Elektronstrom wieder emittiert, der seinerseits in den Kollektor fließt, wo er erneut per Multiplikationseffekt verstärkt wird. So entsteht durch eine positive Rückkopplung der UcEO-Durchbruch.From a certain material and doping-dependent field strength E DB , which is between 150-1000kV / cm for silicon, an avalanche breakdown takes place. In order to achieve a high reverse voltage without exceeding the breakdown field strength E DB ZU, a certain minimum depth and a suitable doping profile for the collector are required. In conventional transistors, the breakdown voltage between the base and the collector U C B O is limited by the depth of the collector doping and its doping profile. Since several micrometer deep dopings are not only complex to manufacture and difficult to connect from the surface, but also lead laterally to large structures and thus require a lot of valuable chip area, integrated bipolar transistors have only a very limited dielectric strength. This situation is exacerbated by the fact that, with an open base, a collector-emitter breakdown (Uc EO breakdown) occurs even at a significantly lower voltage U C E O (“U C B O ). It results from the fact that in areas of sufficiently high field strength, thermally generated charge carriers are so strong accelerated that they have enough energy to generate further electron-hole pairs by knocking out more electrons from the bonds of the Si crystal (multiplication effect). This occurs in the space charge zone of the collector-base junction directly below the emitter-base junction. In the case of an NPN transistor, the holes generated can flow through the base into the emitter and act like a base current. This is emitted again in the emitter as an electric current increased by the current gain B, which in turn flows into the collector, where it is amplified again by the multiplication effect. A positive feedback creates the Uc EO breakthrough.
Der Zusammenhang zwischen UCEO> UCBO und Stromverstärkung B kann durch folgende Gleichung beschrieben werden:The relationship between UC E O > UC B O and current gain B can be described by the following equation:
T T .— _CB0_ CE0 •" (3) BTITT .— _CB0_ CE0 • " (3) BTI
Die Angaben für den empirischen Parameter n lauten unterschiedlich: n = 4 n = 4 für NPN- und n = 2 für PNP-Transistoren n = 4 für NPN- und n = 6 für PNP-Transistoren n = 4 für n-Silizium und n = 2 für p-Silizium oder pauschal n = 3..6.The data for the empirical parameter n are different: n = 4 n = 4 for NPN and n = 2 for PNP transistors n = 4 for NPN and n = 6 for PNP transistors n = 4 for n-silicon and n = 2 for p-silicon or flat rate n = 3..6.
Mit dem am häufigsten genannten Wert von n = 4 und einer typischen Stromverstärkung von B = 100 erhält man UCEO «1 * UCBO- Mit zunehmendem Kollektorstrom reduziert sich die Durchbruchsspannung sogar noch etwas, so dass der sichere Arbeitsbereich eines Bipolartransistors im Allgemeinen nur bis etwa 5 V unter UCEO reicht.With the most frequently mentioned value of n = 4 and a typical current gain of B = 100, one obtains UC E O «1 * U CBO - With increasing collector current, the breakdown voltage is even reduced somewhat, so that the safe working range of a bipolar transistor is generally only up to about 5 V below UC E O.
Der Erfindung liegt die Aufgabe zugrunde, Bipolartransistoren mit hoher Kollektor-Emitter-Sperrspannung bei offener Basis UCEO und hoher Kollektor- Basis-Sperrspannung UCBO ZU schaffen sowie ein Verfahren zu deren Herstellung anzugeben.The invention has for its object to bipolar transistors with high collector-emitter reverse voltage with an open base U CEO and high collector Create basic reverse voltage UC B O ZU and specify a process for their production.
Das Grundprinzip der erfmdungsgemäßen Transistoren bzw. des erfindungsgemäßen Verfa-hrens liegt in der relativ niedrigen Dotierungskonzentration der vergrabenen Schicht. Die Dosis der Implantaion liegt in einem Bereich, der weit unterhalb der Implantationsdosis bei den bekannten Verfahren liegt.The basic principle of the transistors according to the invention or of the method according to the invention lies in the relatively low doping concentration of the buried layer. The dose of the implantation is in a range which is far below the implantation dose in the known methods.
Es hat sich in überraschender Weise gezeigt, dass beim Absenken der Implantationsdosis für die vergrabene Schicht die Kollektor-Emitter- Sperrspannung UCEO plötzlich stark ansteigt. Danach bestimmen nur noch der Kollektor- Substrat-Durchbruch sowie der Punch-Through-Durchbruch zwischen Basis und Substrat die maximale Betriebsspannung des Transistors.It has surprisingly been found that when the implantation dose for the buried layer is lowered, the collector-emitter blocking voltage UC EO suddenly increases sharply. After that, only the collector-substrate breakdown and the punch-through breakdown between the base and the substrate determine the maximum operating voltage of the transistor.
Das Prinzip des spannungsfesten NPN-Bipolar-Transistors kann in der gleichen Technologie auch auf PNP-Transistoren übertragen werden.The principle of the voltage-proof NPN bipolar transistor can also be applied to PNP transistors in the same technology.
Im Folgenden werden verschiedene Ausführungsbeispiele der Erfindung unter Bezugnahme auf die Zeichnungen näher erläutert.Various exemplary embodiments of the invention are explained in more detail below with reference to the drawings.
Es zeigen:Show it:
Fig.en 1 a - 1 g die Verfahrenschritte zur Herstellung eines NPN-Transistors in einem p-dotierten Halbleitersubstrat,1 a - 1 g the process steps for producing an NPN transistor in a p-doped semiconductor substrate,
Fig. 2 die Dotierungskonzentration N und Feldstärke E in dem Halbleitersubstrat als Funktion der Tiefe entlang der Linie A-A von Fig. lg, wobei eine hohe Dotierungskonzentration für den Kollektor angenommen wird, Fig. 3 die Dotierungskonzentration N und die Feldstärke E als Funktion der Tiefe entlang der Linie A-A von Fig. lg mit dem erfindungsgemäßen Dotierungsprofil für den Kollektor,2 shows the doping concentration N and field strength E in the semiconductor substrate as a function of the depth along the line AA from FIG. 1g, a high doping concentration for the collector being assumed, 3 shows the doping concentration N and the field strength E as a function of the depth along the line AA of FIG. 1g with the doping profile for the collector according to the invention,
Fig.en 4a - 4g die Verfa-hrensschritte zur Herstellung eines PNP-Transistors in einem p-dotierten Substrat,4a-4g the method steps for producing a PNP transistor in a p-doped substrate,
Fig. 5 die Dotierungskonzentration N und die Feldstärke E als Funktion der Tiefe entlang der Linie B-B von Fig. 4g mit dem erfindungsgemäßen Dotierungsprofil,5 shows the doping concentration N and the field strength E as a function of the depth along the line B-B of FIG. 4g with the doping profile according to the invention,
Fig. 6 die Dotierungskonzentration N und die Feldstärke E als Funktion der Tiefe entlang der Linie C-C von Fig. 4g,6 shows the doping concentration N and the field strength E as a function of the depth along the line C-C of FIG. 4g,
Fig. 7a - 7g die Verfahrensschritte zur Herstellung eines PNP-Transistors in einem n-dotierten Substrat, und7a-7g, the process steps for producing a PNP transistor in an n-doped substrate, and
Fig. 8a — 8g die Verfahrensschritte zur Herstellung eines NPN-Transistors in einem n-dotierten Substrat.8a-8g the process steps for producing an NPN transistor in an n-doped substrate.
Zunächst werden die Verfahrensschritte zur Herstellung eines NPN- Bipolartransistors und eines PNP-Bipolartransistors in einem p-dotierten Substrat beschrieben.First, the process steps for producing an NPN bipolar transistor and a PNP bipolar transistor in a p-doped substrate are described.
Auf ein schwach p-dotiertes Halbleitersubstrat 1 (Wafer) wird eine Maske 2 aufgebracht, die ein Fenster 4a aufweist, das von einer umlaufenden Kante 4b begrenzt wird. Für das Grundmaterial wird vorzugsweise ein Wafer aus schwachdotiertem mono?kristallinem Silizium mit einem Widerstand von ca. 6 Ωcm verwendet, was einer Grunddotierung von etwa 2,3 x 10 cm" entspricht. Das Maskenmaterial kann aus Fotolack, Metall, Glas oder auch anderen Materialien bestehen. Vorzugsweise wird die Struktur durch fotolithographische Verfahren geschaffen. Zwischen den einzelnen Implantationsschritten wird jeweils eine neue Maske aufgebracht. Auch dies ist dem Fachmann bekannt.A mask 2 is applied to a weakly p-doped semiconductor substrate 1 (wafer), which has a window 4a which is delimited by a peripheral edge 4b. A wafer of weakly doped monocrystalline silicon with a resistance of approximately 6 Ωcm is preferably used for the basic material, which corresponds to a basic doping of approximately 2.3 x 10 cm " . The mask material can be made of photoresist, metal, glass or other materials The structure is preferably produced by photolithographic processes created. A new mask is applied between the individual implantation steps. This is also known to the person skilled in the art.
Nach der Maskenerstellung mit den bekannten Prozessen erfolgt eine Dotierung, vorzugsweise eine Implantation von Phosphor-Ionen mit einer Implantationsdosis, die abhängig von der Substratdotierung zwischen 5 x 1011 Atome/cm"2 und 5 x 1012 Atome/cm"2 liegt. Bei dem vorliegenden Ausführungsbeispiel ist die Dosis 1,7 x 1012 Atome/cm"2 und die Implantationsenergie 6 MeV. Dadurch wird eine vergrabene n-dotierte Schicht 3 in dem p-Substrat 1 geschaffen, die den Kollektor K des Transistors bildet. Die vergrabene Schicht wird auch als Wanne bezeichnet (Fig. la).After the mask has been produced using the known processes, a doping, preferably an implantation of phosphorus ions takes place with an implantation dose which, depending on the substrate doping, is between 5 × 10 11 atoms / cm "2 and 5 × 10 12 atoms / cm " 2 . In the present exemplary embodiment, the dose is 1.7 x 10 12 atoms / cm "2 and the implantation energy 6 MeV. This creates a buried n-doped layer 3 in the p-substrate 1, which forms the collector K of the transistor buried layer is also referred to as a trough (Fig. la).
Die Dotierungskonzentration fallt ausgehend von einem Maximum von der mittleren Reichweite der Ionen nicht nur in die Tiefe des Substrats hin ab, sondern auch zur Waferoberfläche. Im Gegensatz zu eindiffundierten Wannen spricht man hierbei von einer n- Wanne mit „retrogradem" Profil. Bei einer ausreichend tiefen Ionenimplantation bzw. einer ausreichend hohen Grund- bzw. Substratdotierung bleibt die Substratdotierung an der Waferoberfläche erhalten. Dies ist jedoch bei der Herstellung eines NPN-Transistors im p-Substrat nicht zwingend erforderlich.Starting from a maximum, the doping concentration drops not only into the depth of the substrate, but also towards the wafer surface, from the average range of the ions. In contrast to diffused tubs, this is referred to as an n-tub with a "retrograde" profile. If the ion implantation is sufficiently deep or the base or substrate doping is sufficiently high, the substrate doping is retained on the wafer surface -Transistors in the p-substrate are not absolutely necessary.
Zur lateralen Isolation und als Anschluss des Kolle-ktors K wird eine ringförmige n-dotierte Schicht 5 durch Implantation oder Diffusion in das p-Substrat 1 eingebracht, die sich bis zu der vergrabenen n-dotierten Schicht 3 erstreckt. Die laterale Isolation kann aber beispielsweise auch durch Ätzung eines Grabens erfolgen. Diese Vorgehensweise ist dem Fachmann bekannt (Fig. lb).For lateral isolation and as a connection of the collector K, an annular n-doped layer 5 is introduced into the p-substrate 1 by implantation or diffusion, which extends to the buried n-doped layer 3. However, the lateral isolation can also be carried out, for example, by etching a trench. This procedure is known to the person skilled in the art (FIG. 1b).
In die von der n-dotierten Wanne 3, 5 eingeschlossene p"-dotierte ScWcht 6 wird durch Ionenimplantation eine zentrale beispielsweise rechteckige oder runde p- dotierte Schicht 7 mit einer üblichen Konzentration (NA= 1017 - 1018 cm"3) eingebracht, die stärker als das p" -Substrat dotiert ist (Fig. lc). Anschließend werden durch Ionenimplantation eine oberflächennahe umlaufende n+-Übergangszone 8 mit einer üblichen Dotierungskonzentration (ND = 1022cm"3) in die Randzone der Wanne 3, 5 und eine oberflächennahe n+-dotierte Schicht 9 (ND = 1022 cm"3) in die p-dotierte Schicht 7 eingebracht (Fig. ld).In the doped n-type of the trough 3, 5 enclosed p "-doped ScWcht 6 is formed by ion implantation a central, for example, rectangular or round p-doped layer 7 of a usual concentration (NA = 10 17 to 10 18 cm" 3) introduced, which is more heavily doped than the p " substrate (Fig. lc). Then, by ion implantation, a near-surface circumferential n + transition zone 8 with a customary doping concentration (N D = 10 22 cm "3 ) in the edge zone of the tub 3, 5 and a near-surface n + -doped layer 9 (N D = 10 22 cm "3 ) introduced into the p-doped layer 7 (FIG. 1d).
In einem weiteren Implantationsschritt wird dann eine oberflächennahe p+-dotierte " 00In a further implantation step, a p + -doped "00
Übergangszone 10 (ND = 10 cm" ) in die p-dotierte Innenschicht 7 eingebracht (Fig. le).Transition zone 10 (N D = 10 cm " ) introduced into the p-doped inner layer 7 (Fig. Le).
Daraufhin wird die Isolationsschicht (Isolator) aufgebaut (Fig. lf) und die Kontaktierung (Metall) der Transistoranschlüsse an den n+- bzw. p+- Übergangszonen nach den bekannten Verfahren (s.o.: G. R. Wilson) vorgenommen.The insulation layer (insulator) is then built up (FIG. 1f) and the contacting (metal) of the transistor connections at the n + and p + transition zones is carried out using the known methods (see above: GR Wilson).
Die n-dotierte Wanne 3,5 bildet bei dem NPN-Transistor im p'-Substrat den Kollektor K, die p-dotierte Innenschicht 7 zusammen mit der p+-Übergangszone 10 und der p"-dotierten Sc-hicht 6 die Basis B und die n+-dotierte Schicht 9 den Emitter E des NPN-Transistors.In the case of the NPN transistor in the p ' substrate, the n-doped well 3.5 forms the collector K, the p-doped inner layer 7 together with the p + transition zone 10 and the p " -doped layer 6 forms the base B. and the n + -doped layer 9 the emitter E of the NPN transistor.
Fig. 2 zeigt die Dotierungskonzentration N und die Feldstärke E als Funktion der Tiefe entlang der Linie A-A von Fig. lg unter der Annahme, dass die Dotierungskonzentration der n-dotierten Wanne 3 einer relativ hohen Konzentration nach dem Stand der Technik entspricht.FIG. 2 shows the doping concentration N and the field strength E as a function of the depth along the line A-A of FIG. 1g assuming that the doping concentration of the n-doped well 3 corresponds to a relatively high concentration according to the prior art.
Um den Zusammenhang zwischen Dotierungskonzentration und Kollektor- Emitter-Sperrspannung UCEO zu veranschaulichen, wird davon ausgegangen, dass der NPN-Transistor nicht angesteuert wird und kein Basisstrom fließt, d.h. der Emitter E auf dem gleichen Potential liegt wie das Substrat (Masse) und der Kollektor K auf positivem Potential liegt. Unter dieser Annahme bauen sich am inneren und äußeren pn-Übergang des Kolle-ktors Raumladungszonen RLZ 1 und RLZ 2 auf. Überschreitet die Kollektor-Emitter-Spannung UCE die Kolle-ktor- Emitter-Sperrspannung UCEO, SO bricht die Kollektor-Emitter-Strecke durch. Bei höheren Spannungen ist ein sicherer Betrieb des Transistors nicht mehr sichergestellt. Nur unter gewissen Bedingungen kann der Transistor mit einer niederohmigen Basisansteuerung noch für einen Schaltbetrieb bei kleinen Kollektorströmungen genutzt werden.To illustrate the relationship between doping concentration and collector-emitter reverse voltage U CEO , it is assumed that the NPN transistor is not driven and no base current flows, ie the emitter E is at the same potential as the substrate (ground) and the Collector K is at positive potential. Under this assumption, space charge zones RLZ 1 and RLZ 2 build up at the inner and outer pn junction of the collector. If the collector-emitter voltage U CE exceeds the collector-emitter blocking voltage U CEO , SO breaks the collector-emitter path. at Safe operation of the transistor is no longer ensured at higher voltages. Only under certain conditions can the transistor with a low-impedance basic control be used for switching operations with small collector currents.
Fig. 2 zeigt die Ausbildung der ersten Raumladungszone RLZ 1 zwischen der p- dotierten Schicht 7, die die Basis B bildet, und der den Kollektor K bildenden n- dotierten Wanne 3. Eine zweite Raumladungszone RLZ 2 bildet sich zwischen der Wanne 3 und dem p"-Substrat 1 aus. Dazwischen bleibt eine feldfreie Zone erhalten. In Fig. 2 ist die Feldstärke E für unterschiedliche Potentiale an dem Kollektor dargestellt. Beim Betrieb des Transistors dehnen sich die Raumladungszonen mit zunehmendem Potential an dem Kollektor in vertikaler --Richtung aus. Bei der Dotierungskonzentration aus dem Stand der Technik bleibt aber zwischen den Raumladungszonen immer ein feldfreier Bereich bestehen. Mit zunehmendem Kollektorpotential erhöht sich die Feldstärke zu beiden Seiten der Raumladungszone soweit, bis die kritische Feldstärke für den Durchbruch zwischen Kollektor und Emitter erreicht ist.2 shows the formation of the first space charge zone RLZ 1 between the p-doped layer 7, which forms the base B, and the n-doped well 3 forming the collector K. A second space charge zone RLZ 2 is formed between the well 3 and the p " substrate 1. A field-free zone is retained in between. The field strength E for different potentials on the collector is shown in FIG. 2. When the transistor is operating, the space charge zones expand in the vertical direction with increasing potential at the collector In the case of the doping concentration from the prior art, however, there is always a field-free area between the space charge zones With increasing collector potential, the field strength increases on both sides of the space charge zone until the critical field strength for the breakthrough between the collector and emitter is reached.
Es hat sich in überraschender Weise gezeigt, dass die Kollektor-Emitter- Durchbruchspannung UCEO, die mit der Kollektor-Basis-Durchbrachspannung UCBO zusammenhängt (vgl. Gleichung (3)), beträchtlich erhöht wird, wenn die Flächendosis des Kollektors abgesenkt wird.It has surprisingly been found that the collector-emitter breakdown voltage UCEO, which is related to the collector-base breakdown voltage U CBO (cf. equation (3)), is increased considerably when the area dose of the collector is reduced.
Bei dem erfindungsgemäßen Verfa-hren wird mittels Ionenimplantation in dem p- Substrat eine n-dotierte Wanne 3,5 erzeugt, die derart beschaffen ist, dass die sich beim Betrieb des Transistors mit abnehmendem Potential am Kollektor ausdehnende erste und zweite Raumladungszone RLZ 1 und 2 die gesamte Tiefe der vergrabenen n-dotierten Schicht 3 durchdringen, bevor die -kritische Feldstärke für einen Durchbruch zwischen Kollektor und Emitter erreicht wird. Bei dem vorliegenden Ausfuhrungsbeispiel ist die insbesondere von der Substratdotierung 0 0 abhängende Kolle-ktor-Implantationsdosis von 1,7 x 10 Atome/cm" . Fig. 3 zeigt, dass mit zunehmendem Potential am Kolle-ktor und Ansteigen der Feldstärke die Raumladungszonen aufeinander zulaufen, und sich schließlich treffen. Entscheidend ist, dass sich die Raumladungszonen treffen, bevor die kritische Feldstärke für den Kollektor-Emitter-Durchbruch erreicht ist. Der Kollektor, der räumlich gesehen unterhalb der Basis liegt, ist dann vollständig verarmt, d.h. die maximal verfügbare Raumladung des Kollektors ist somit ausgeschöpft. Damit können sich die Raumladungszonen nicht weiter ausdehnen. Folglich kann auch die Feldstärke in der Kollektor-Basis-Sperrschicht nicht weiter ansteigen. Die Ladungsträger-Multiplikation bleibt unter der kritischen Schwelle. Somit ist nicht nur der UcEo-Durchbruch, sondern auch der (vertikale) UCBO- Durchbruch unterdrückt. Diese geforderte vollständige Verarmung legt eine untere Grenze der Kollektordosis fest.In the method according to the invention, an n-doped well 3, 5 is produced in the p-substrate by means of ion implantation, which is such that the first and second space charge zones RLZ 1 and 2, which expand when the transistor is operating, decrease with potential on the collector penetrate the entire depth of the buried n-doped layer 3 before the critical field strength for a breakthrough between collector and emitter is reached. In the present exemplary embodiment, the collector implantation dose of 1.7 x 10 atoms / cm ", which depends in particular on the substrate doping. 3 shows that as the potential at the collector increases and the field strength increases, the space charge zones converge and finally meet. It is crucial that the space charge zones meet before the critical field strength for the collector-emitter breakdown is reached. The collector, which is spatially below the base, is then completely depleted, ie the maximum available space charge of the collector is thus exhausted. This means that the space charge zones cannot expand any further. As a result, the field strength in the collector-base barrier layer cannot increase further. The charge carrier multiplication remains below the critical threshold. Thus, not only the Uc E o breakthrough but also the (vertical) U CBO breakthrough is suppressed. This required total depletion sets a lower limit on the collector dose.
Die Spannung am KoUektoranschluss darf weiter angehoben werden, solange kein Lawinen-Durchbruch zwischen KoUektoranschluss und Substrat auftritt. Voraussetzung dafür sind jedoch ausreichende Vorkehrungen gegen laterale Durchbrüche zur Basis und zum Substrat.The voltage at the coUector connection may be increased further as long as there is no avalanche breakdown between the coUector connection and the substrate. However, this requires adequate precautions against lateral openings to the base and the substrate.
Der im gesperrten Transistor vollständig verarmte Kolle-ktor ist se-hr hochohmig, doch sobald der Transistor durchschaltet, nähert sich das Kollektorpotential dem Emitterpotential an, und der Kollektor erhält seine Leitfähigkeit zurück.The collector, which is completely depleted in the blocked transistor, is very high-impedance, but as soon as the transistor switches on, the collector potential approaches the emitter potential and the collector regains its conductivity.
Soll der Transistor für beliebige Spannungen am Emitter eingesetzt werden, erhöht sich die Differenzspannung zwischen Basis und Substrat. Trotzdem bleibt die Basis vom Substrat isoliert. Um die vollständige Verarmung zu erreichen, muss der Kolle-ktor ein in der Mitte gegenüber dem Substrat und der Basis angehobenes Potential besitzen. Dieses bildet eine ausreichende Barriere für die Löcher in der Basis, um zu verhindern, dass die Löcher ins Substrat abfließen. Nur wenn die Kollektordotierung so schwach ist, dass die Raumladungszone zwischen Kolle-ktor und Substrat die Kollektorzone durchdringt, findet ein sogenannter rPunch-Through-Durchbruch statt. Dabei gelangen die Löcher aus der Basis ins Substrat. Diese Durchbruchsmöglichkeit legt eine untere Grenze der Kolle-ktordosis fest.If the transistor is to be used for any voltages on the emitter, the differential voltage between the base and the substrate increases. Nevertheless, the base remains isolated from the substrate. In order to achieve complete depletion, the collector must have a potential raised in the middle with respect to the substrate and the base. This forms a sufficient barrier for the holes in the base to prevent the holes from draining into the substrate. Only if the collector doping is so weak that the space charge zone between Kolle-ctor and substrate passes through the collector region, a so-called r punch-through breakdown takes place. The holes come out of the Base into the substrate. This breakthrough possibility sets a lower limit for the collector dose.
Um einen niederohmigen Kollektor zu erhalten, sollte die Kollektordosis so nahe wie möglich an der oberen Grenze liegen.In order to obtain a low-resistance collector, the collector dose should be as close to the upper limit as possible.
Beide Grenzen der Kolle-ktordosis hängen hauptsächlich von der Substratdotierung ab und liegen zwischen 5 x 10π Atome/cm"2 und 5 x 1012 Atome/cm"2. Die Obergrenze der Substratdotierung für spannungsfeste Transistoren ist durch den Lawinen-Durchbrach zwischen Kolle-ktor und Substrat gegeben. Die entsprechende Durchbruchspannung fallt mit abnehmenden Waferwiderstand ab. Eine noch sinnvolle Obergrenze der Substratdotierung liegt bei einem Waferwiderstand von ca. 0,6 Ωcm. Zu niedrigeren Substratdotierungen hin gibt es keine prinzipielle Grenze, doch nimmt die zulässige Kollektordosis und damit die erzielbare KoUektor-Leitfahigkeit ab, da die Wanne zunehmend nur noch von der Basis her verarmt wird. Weitere Einflussgrößen auf die zulässige Kolle-ktordosis sind die Implantationstiefe, die gewünschte Punch-Through- Festigkeit zwischen Basis und Substrat, die Basistiefe und die Dicke der Kollektordotierung. Sie bestimmen auch die Toleranzbreite des zulässigen Dosisbereichs, der umso größer ist, je größer die Kollektortiefe ist, je dünner die Kollektorwanne ist und je niedriger die maximale Spannungsdifferenz zwischen Basis und Substrat ist. Bei kleinen Toleranzbreiten für die Kollektordotierung kann es erforderlich sein, die Dosis den Schwankungen der Substratdotierung anzupassen.Both limits of the collector dose depend mainly on the substrate doping and lie between 5 x 10 π atoms / cm "2 and 5 x 10 12 atoms / cm " 2 . The upper limit of substrate doping for voltage-proof transistors is given by the avalanche breakdown between the collector and the substrate. The corresponding breakdown voltage drops with decreasing wafer resistance. A still sensible upper limit for substrate doping is a wafer resistance of approx. 0.6 Ωcm. There is no fundamental limit to lower substrate doping, but the permissible collector dose and thus the achievable conductivity conductivity decrease, since the tub is increasingly becoming poorer only from the base. Further influencing factors on the permissible collector dose are the implantation depth, the desired punch-through strength between the base and substrate, the base depth and the thickness of the collector doping. They also determine the tolerance range of the permissible dose range, which is greater, the greater the depth of the collector, the thinner the collector trough and the lower the maximum voltage difference between base and substrate. With small tolerance ranges for the collector doping, it may be necessary to adapt the dose to the fluctuations of the substrate doping.
In Versuchen hat sich gezeigt, dass sich bei dem vorliegenden Ausfuhrungsbeispiel die UcEo-Spannung bei einer Dosis zwischen 2 x 1013 Atome/cm"2 und 2 x 1012 Atome/cm"2 nur wenig ändert. Senkt man die Dosis ausgehend von 2 x 1012 Atome/cm2 allerdings nur um 15 % ab, so steigt UCEO um den Faktor 4 oder melrr an. Es gibt also einen sehr scharfen Übergang, ab dem die vollständige Verarmung die beiden Durchbrüche unterdrückt. Von da ab bestimmten nur noch der Lawinen-Durchbruch zwischen Wannenanschluss und Substrat und der Punch-Through-Durchbruch zwischen Basis und Substrat die maximale Betriebsspannung. Bei einer Dosis von 2 x 1013 Atome/cm"2 beispielsweise beträgt UCEO 26V, bei 2 xlO12 Atome/cm"230V und bei 1,7 x 1012 Atome/cm"2 mehr als 120V.Experiments have shown that the Uc E o voltage changes only slightly at a dose between 2 x 10 13 atoms / cm "2 and 2 x 10 12 atoms / cm " 2 in the present exemplary embodiment. However, if the dose is reduced by only 15% starting from 2 x 10 12 atoms / cm 2 , then U CEO increases by a factor of 4 or less. So there is a very sharp transition from which complete depletion suppresses the two breakthroughs. From then on, only the avalanche breakthrough between the tub connection and Substrate and the punch-through breakdown between base and substrate the maximum operating voltage. At a dose of 2 x 10 13 atoms / cm "2 is, for example U CEO 26V, at 2 xlO 12 atoms / cm" 2 30V and 1.7 x 10 12 atoms / cm "2 more than 120V.
Bei der Herstellung des NPN-Bipolartransistors nach dem erfindungsgemäßen Verfahren hat sich der Einsatz der Hochvoltionenimplantation als besonders vorteilhaft erwiesen, um die Implantationsdosis auf einen Wert genau einstellen zu können, der nur knapp unterhalb der kritischen Grenze liegen sollte.In the production of the NPN bipolar transistor using the method according to the invention, the use of high-voltage implantation has proven to be particularly advantageous in order to be able to set the implantation dose precisely to a value which should only be just below the critical limit.
Die Fig. 4a bis 4g veranschaulichen die Prozessschritte zur Herstellung eines PNP-Bipolartransistors in einem p-dotierten Substrat.4a to 4g illustrate the process steps for producing a PNP bipolar transistor in a p-doped substrate.
Nach Aufbringen der Maske 2 auf das schwach p-dotierte Substrat 1 wird mittels Hochvoltionenimplantation wieder eine auch als Wanne bezeichnete vergrabene n-dotierte Schicht 11 in dem schwach p"-dotierten Substrat 1 geschaffen (Fig. 4a und 4b). Die Hochvoltimplantation ist so zu bemessen, dass entweder an der Waferoberfläche der Substrat-Leitungstyp erhalten bleibt oder durch eine zusätzliche Dotierung wieder hergestellt wird. Analog zu Fig. la wird die Wanne beispielsweise durch eine weitere Dotierung 13 zur Seite hin isoliert und angeschlossen. In der n-dotierten Wanne 11,13 verbleibt die p"-dotierte Schicht 12. In die p"-dotierte Schicht 12 wird in einem weiteren Implantationsschritt eine zentrale n-dotierte Schicht 14 eingebracht (Fig. 4c). Anschließend werden eine umlaufende oberflächennahe n+-Übergangszone in der Randzone 13 der Wanne 11 und eine oberflächennahe seitliche n+-Übergangszone 16 in die zentrale n- Schicht 14 durch Ionenimplantation eingebracht (Fig. 4d). Daraufhin werden dann eine umlaufende oberflächennahe p+-Übergangszone 18 in die p"-Schicht 12 und eine seitliche oberflächennahe p+-Schicht 17 in die zentrale n-Schicht 14 durch Ionenimplantation eingebracht (Fig. 4e).After the mask 2 has been applied to the weakly p-doped substrate 1, a high-volume implantation again creates a buried n-doped layer 11, also referred to as a well, in the weakly p " -doped substrate 1 (FIGS. 4a and 4b). The high-voltage implantation is so to be dimensioned in such a way that either the substrate conduction type is retained on the wafer surface or is restored by an additional doping .. Analogously to FIG. 1 a, the trough is isolated and connected to the side by another doping 13. In the n-doped trough 11, 13, the p " -doped layer 12 remains. A central n-doped layer 14 is introduced into the p " -doped layer 12 in a further implantation step (FIG. 4c). A circumferential near-surface n + transition zone is then placed in the Edge zone 13 of the trough 11 and a near-surface lateral n + transition zone 16 are introduced into the central n-layer 14 by ion implantation (FIG. 4d). A peripheral p + transition zone 18 near the surface is then introduced into the p " layer 12 and a lateral near the p + layer 17 into the central n layer 14 by ion implantation (FIG. 4e).
Zum Schluss erfolgt die Isolation (Isolator) und die Schaffung der Anschlüsse (Fig. 4f und 4g)). Die innere p"-Schicht 12 bildet nun den Kollektor K, die zentrale n-Schicht 14 die Basis B und die seitliche p+-Schicht 17 den Emitter E des PNP-Transistors, wobei die hochdotierten Übergangszonen zur Herstellung einer ohmschen Verbindung zu den Transistoranschlüssen vorgesehen sind.Finally, the insulation (isolator) and the creation of the connections (Fig. 4f and 4g)). The inner p " layer 12 now forms the collector K, which Central n-layer 14, the base B and the lateral p + -layer 17 the emitter E of the PNP transistor, the highly doped transition zones being provided to establish an ohmic connection to the transistor connections.
Die Kontaktierung der Transistoranschlüsse kann wieder mit den bekannten Prozessen erfolgen. Um den UCEO- und Ucßo-Durchbruch zu unterdrücken, muss auch beim PNP-Transistor im p-Substrat der (p)-Kollektor unterhalb der n-Basis vollständig verarmen, bevor die UCEO erreicht ist. Die n- Wanne dagegen darf an dieser Stelle jedoch nicht verarmen, da sie ihrerseits den (p)-Kollektor verarmen soll. Daraus ergibt sich in gegenseitiger Abhängigkeit voneinander eine obere Grenze für die (p)-Kollektordotierung und eine untere Grenze für die Implantationsdosis der n- Wanne.The transistor connections can be contacted again using the known processes. In order to suppress the U CE O and Ucßo breakthrough, the (p) collector below the n base must also be completely depleted in the PNP transistor in the p-substrate before the UC E O is reached. The n-well, however, must not impoverish at this point, since it in turn should impoverish the (p) collector. This results in an interdependency between an upper limit for the (p) collector doping and a lower limit for the implantation dose of the n-well.
Fig. 5 zeigt die Dotierungskonzentration N und die Feldstärke E als Funktion der Tiefe entlang der Linie B-B von Fig. 4g. Es bilden sich eine erste Raumladungszone RLZ 1 zwischen der n-dotierten Schicht 14 und der p"-dotierten Schicht 12 und eine zweite Raumladungszone RLZ 2 zwischen der p"-dotierten Schicht 12 und der vergrabenen n-dotierten Schicht 11 aus. Die beiden Raumladungszonen dehnen sich beim Betrieb des Transistors mit abnehmendem Potential am Kollektor K zu beiden Seiten aus.FIG. 5 shows the doping concentration N and the field strength E as a function of the depth along the line BB of FIG. 4g. A first space charge zone RLZ 1 is formed between the n-doped layer 14 and the p " -doped layer 12 and a second space charge zone RLZ 2 between the p " -doped layer 12 and the buried n-doped layer 11. The two space charge zones expand on both sides during operation of the transistor with decreasing potential at the collector K.
Mit der Ionenimplantation wird die vergrabene n-dotierte Schicht mit einem Dotierungsprofil erzeugt, das derart beschaffen ist, dass die sich beim Betrieb des Transistors mit abnehmendem Potential an dem Kolle-ktor ausdehnenden Raumladungszonen RLZ 1 und RLZ 2 die gesamte Tiefe der p"-dotierten Schicht 12 durchdringen, bevor die -kritische Feldstärke für einen Durchbruch zwischen Kolle-ktor K und Emitter E erreicht wird.The ion implantation produces the buried n-doped layer with a doping profile which is such that the space charge zones RLZ 1 and RLZ 2 which expand at the collector during operation of the transistor with decreasing potential expand the entire depth of the p " -doped Penetrate layer 12 before the critical field strength for a breakthrough between collector K and emitter E is reached.
Eine dritte Raumladungszone bildet sich zwischen der vergrabenen n-dotierten Schicht 11 und dem p"-Substrat 1 aus. Die Sperrspannungen werden weiterhin erhöht, wenn das Dotierungsprofil darüber hinaus derart beschaffen ist, dass ausgeschlossen ist, das sich die zweite und dritte Raumladungszone RLZ 2 und ? LZ 3 beim Betrieb des Transistors treffen.A third space charge zone forms between the buried n-doped layer 11 and the p " substrate 1. The blocking voltages are further increased if the doping profile is also such that is excluded that the second and third space charge zones RLZ 2 and? Hit LZ 3 while operating the transistor.
Nachfolgend werden Ausfuhrungsbeispiele zur Beschallung der n- Wanne angegeben.In the following, examples are given for the sound of the n-type tub.
Von der n-Basis über den p-Kollektor zur n- Wanne erstreckt sich ein parasitärer NPN-Transistor. Wegen der geforderten vollständigen Verarmung des p- Kollektors, zu dem die n- Wanne einen beträchtlichen Anteil hat, ist einerseits die Basis dieses NPN-Transistors vergleichsweise schwach und der Emitter des NPN- Transistors vergleichsweise hoch dotiert. Die Folge ist eine hohe Stromverstärkung und eine geringe Kollektor-Emitter-Punch-Through- Durchbruchsspannung. Daher muss die Differenzspannung zwischen der n- Wanne und der n-Basis des PNP-Transistors niedrig gehalten werden. Ein weiterer Grund dafür ist auch die erwünschte Sperrspannung zwischen p-Kollektor und n- Wanne, wegen der beabsichtigten Verarmung des p-Kollektors (von unten). Um die n- Wanne als vierten Anschluss des Transistors zu vermeiden, der eine separate Beschattung erfordert, bieten sich folgende zwei Möglichkeiten an:A parasitic NPN transistor extends from the n base via the p collector to the n well. Because of the required complete depletion of the p-collector, to which the n-well has a considerable share, on the one hand the base of this NPN transistor is comparatively weak and the emitter of the NPN transistor is comparatively highly doped. The result is a high current gain and a low collector-emitter punch-through breakdown voltage. Therefore, the differential voltage between the n-well and the n-base of the PNP transistor must be kept low. Another reason for this is the desired blocking voltage between the p-collector and the n-well, because of the intended depletion of the p-collector (from below). In order to avoid the n-well as the fourth connection of the transistor, which requires separate shading, the following two options are available:
Die n- Wanne wird mit dem Emitter verbunden. Die Spannungsdifferenz zwischen n-Basis und der n- Wanne beschränkt sich auf eine Diodenfluss-Spannung von ca. 0,7 V. Ein Vorteil dieser Konfiguration ist, dass die n- Wanne immer - selbst im Sättigungsfall des Transistors- auf höherem Potential liegt als der Kollektor und so der Substrat-PNP (KoUektoranschluss - n- Wanne - Substrat) immer gesperrt bleibt, wodurch ein ungewollter Substratstrom vermieden wird.The n-well is connected to the emitter. The voltage difference between the n-base and the n-well is limited to a diode flux voltage of approx. 0.7 V. An advantage of this configuration is that the n-well is always at a higher potential than - even when the transistor is saturated the collector and thus the substrate PNP (coUector connection - n-well - substrate) always remains blocked, thereby avoiding an unwanted substrate current.
Die n- Wanne kann aber auch mit der Basis verbunden werden. Dadurch wird der parasitäre NPN-Transistor (n-Basis / p-Kollektor / n- Wanne) deaktiviert, weil seine Kollektor-Emitter-Strecke kurzgeschlossen wird. Dadurch kann der PNP- Transistor bei höheren Kollektorströmen betrieben werden, als mit einer Verbindung zwischen n- Wanne und Emitter. In letzterem Fall sc-hließt nämlich der parasitäre NPN, im (Quasi-)Sättigungsfall die Basis-Emitter-Strecke des Haupt-PNP-Transistors kurz und führt so zu einem verfrühten Abfall der Stromverstärkung. Mit der n- Wanne an der Basis vermeidet man diesen Nachteil, erkauft ihn jedoch durch einen Substratstrom im (Quasi-)Sättigungsfall.The n-tub can also be connected to the base. This deactivates the parasitic NPN transistor (n-base / p-collector / n-well) because its collector-emitter path is short-circuited. As a result, the PNP transistor can be operated at higher collector currents than with a connection between the n-well and the emitter. In the latter case, the parasitic NPN, in the (quasi) saturation case, the base-emitter path of the Main PNP transistor short, leading to a premature drop in current gain. This disadvantage is avoided with the n-well at the base, but it is purchased through a substrate current in the (quasi) saturation case.
Nachfolgend wird der Zusammenhang zwischen der Kollektordotierung und der Kollektor-Basis- bzw. Kollektor-Emitter-Sperrspannung näher erläutert.The relationship between the collector doping and the collector base or collector emitter reverse voltage is explained in more detail below.
Da sich der (p)-Kollektor innerhalb der n- Wanne bzw. oberhalb des Konzentrationsmaximums des Wannenprofils befindet, d h. weniger tief unter der Basis liegt als im Fall des NPN-Transitors, ergäbe sich bei einem hochdotiertem Kolle-ktor eine kleinere UCEO als beim NPN-Transistor mit hochdotiertem Kollektor (n- Wanne), wobei vorausgesetzt wird, dass für NPN- und PNP- Transistoren die gleiche Implantationstiefe bzw. -energie verwendet wird. Folglich muss der (p)-Kollektor bereits bei niedrigeren (negativen) Kollektorspannungen gegenüber der Basis vollständig verarmen, so dass sich daraus eine obere Grenze für die (p)-Kolle-ktordotierung und damit für die Kollektor-Leitfähigkeit ergibt. Eine vollständige Verarmung bei kleineren Kollektorspannungen heißt zunächst, dass die maximal erlaubte (p)- Kollektordosis eher niedriger ist, als beim NPN-Transistor. Da aber der p- Kollektor nicht nur von oben durch die n-Basis, sondern auch von unten durch die gegenüber dem p-Kollektor höher dotierte N- Wanne verarmt, wird der Nachteil der kleineren UCEO zumindest teilweise kompensiert.Since the (p) collector is located within the n-well or above the concentration maximum of the well profile, i.e. is less deep below the base than in the case of the NPN transistor, the result would be a smaller U CEO for a highly doped collector than for the NPN transistor with a highly doped collector (n-well), assuming that for NPN and PNP - Transistors the same implantation depth or energy is used. As a result, the (p) collector must be completely depleted even at lower (negative) collector voltages compared to the base, so that this results in an upper limit for the (p) collector doping and thus for the collector conductivity. A complete depletion with smaller collector voltages initially means that the maximum permitted (p) collector dose is rather lower than with the NPN transistor. However, since the p-collector is not only depleted from above by the n-base, but also from below by the N-well, which is more highly doped than the p-collector, the disadvantage of the smaller U CEO is at least partially compensated for.
Es sei bemerkt, dass die n- Wanne für den PNP-Transistor die gleiche Funktion übernimmt, wie das Substrat für den NPN-Transistor. Der Unterschied ist jedoch, dass beim PNP-Transstor die Kolle-ktor-Volumen-Dotierkonzentration niedriger liegt als die der darunter liegenden n- Wanne. Beim NPN-Transistor dagegen liegt die Kollektor- Volumen-Dotierkonzentration höher als die des darunter liegenden Substrats. Folglich hat beim PNP-Transistor die Raumladungszone unter dem Kollektor eine höhere Durchdringungsfähigkeit des Kollektors als beim ?NPN bei gleicher angelegter Spannung. Um den PNP-Transistor bei Versorgungsspannungen oberhalb der Lawinen- Durchbruchsspannung zwischen p-Kollektoranschluss und n-Wanne betreiben zu können, muss die n-Wanne in diesem Bereich vollständig verarmen, bevor der Lawinen-Durchbruch einsetzt. Das Dotierprofil und der Feldstärkeverlauf entspricht dem NPN-Transistor im Bereich der p-Basis. Der Unterschied liegt jedoch darin, dass die vollständige Verarmung erst bei einer deutlich höheren Spannung einsetzen muss, die beim NPN-Transistor der UCBO entspricht. Die daraus resultierende obere Grenze für die Implantationsdosis der n-Wanne liegt somit höher als im Fall des NPN-Transistors.It should be noted that the n-well for the PNP transistor performs the same function as the substrate for the NPN transistor. The difference, however, is that with the PNP transistor, the collector-volume doping concentration is lower than that of the n-well underneath. In the case of the NPN transistor, on the other hand, the collector-volume doping concentration is higher than that of the underlying substrate. As a result, the space charge zone under the collector of the PNP transistor has a higher penetration capacity than that of the? NPN with the same applied voltage. In order to be able to operate the PNP transistor at supply voltages above the avalanche breakdown voltage between the p-collector connection and the n-well, the n-well must be completely depleted in this area before the avalanche breakdown begins. The doping profile and the field strength curve correspond to the NPN transistor in the area of the p-base. The difference, however, is that complete depletion only has to start at a significantly higher voltage, which corresponds to the U CBO for the NPN transistor. The resulting upper limit for the implantation dose of the n well is therefore higher than in the case of the NPN transistor.
Fig. 6 zeigt die Dotierungskonzentration N und die Feldstärke E als Funktion der Tiefe entlang der Linie C-C von Fig. 4g. Diese Schnittebene schließt die n- dotierte Zone 14 nicht mit ein. Die zweite und dritte Raumladungszone RLZ 2 und RLZ 3 durchdringen wieder beim Betrieb des Transistors mit abnehmendem Kollektorpotential die n-Wanne 11. Da das Substrat mit dem negativen Potential innerhalb der Schaltung in der der Transistor eingesetzt wird, verbunden ist, liegt es immer auf dem Kollektorpotential oder negativer. Das Potential der n-Wanne liegt jedoch auf oder zumindest nahe dem Basis-Potential. Folglich kann man davon ausgehen, dass die Sperr-Spannung an der dritten Raumladungszone RLZ 3 mindestens so groß ist wie die an der zweiten Raumladungszone RLZ 2. Sobald sich mit abnehmendem Kollektorpotential die beiden Raumladungszonen treffen, kann in ihnen die Feldstärke nicht weiter ansteigen, wie unter Bezugnahme auf Figur 3 beschrieben ist. Ist die Dotierkonzentration ausreichend niedrig gewählt, so dass sich die Raumladungszonen treffen bevor die -kritische Feldstärke für einen Durchbruch zwischen KoUektoranschluss und der n-Wanne erreicht ist, so ist dieser Durchbruch unterdrückt.FIG. 6 shows the doping concentration N and the field strength E as a function of the depth along the line C-C of FIG. 4g. This section plane does not include the n-doped zone 14. The second and third space charge zones RLZ 2 and RLZ 3 again penetrate the n-well 11 when the transistor is operating with a decreasing collector potential. Since the substrate is connected to the negative potential within the circuit in which the transistor is used, it is always on top of that Collector potential or more negative. However, the potential of the n-well is at or at least close to the base potential. It can therefore be assumed that the reverse voltage at the third space charge zone RLZ 3 is at least as large as that at the second space charge zone RLZ 2. As soon as the two space charge zones meet with decreasing collector potential, the field strength in them cannot continue to increase, as with reference to Figure 3. If the doping concentration is chosen to be sufficiently low so that the space charge zones meet before the critical field strength for a breakthrough between the connector and the n-well is reached, this breakthrough is suppressed.
Die Sperrspannungen werden noch weiter erhöht, wenn auch in dieser Schnittebene eine Dotierkonzentration gegeben ist, die derart geschaffen ist, dass sich die zweite und dritte Raumladungszone beim Betrieb des Transistors mit abnehmenden Kolle-ktorpotential treffen, bevor die -kritische Feldstärke für einen Durchbruch zwischen KoUektoranschluss und n-Wanne erreicht wird. Da der p-Kollektor im allgemeinen Fall beliebige Potentiale zwischen Masse und Versorgungsspannung einnehmen kann, muss - analog zum NPN-Transistor - der Punch-Through-Durchbruch des Substrat-PNP -Transistoren (KoUektoranschluss - n-Wanne - Substrat) vermieden werden. Daraus ergibt sich eine weitere untere Grenze für die Implantationsdosis der n-Wanne.The blocking voltages are increased even further if there is also a doping concentration in this sectional plane, which is created in such a way that the second and third space charge zones meet with decreasing collector potential during operation of the transistor before the critical field strength for a breakdown between the connector connection and n-tub is reached. Since the p-collector can in general assume any potential between ground and supply voltage, the punch-through breakdown of the substrate PNP transistors (coUector connection - n-well - substrate) must be avoided - similar to the NPN transistor. This results in a further lower limit for the implantation dose of the n-well.
Die Fig. 7a bis 7d zeigen die Verfahrensschritte zur Herstellung eines PNP- Transistors im n-Substrat. Die einzelnen Verfahrensschritte entsprechen den Schritten der Fig.en la bis lg, die den Herstellungsprozess für den NPN- Transistor im p-Substrat veranschaulichen. Der PNP-Transistor im n-Substrat unterscheidet sich von dem NPN-Transistor im p-Substrat in seinem Aufbau nur dadurch, dass alle p-Dotierungen gegen n-Dotierungen und alle n-Dotierungen gegen p-Dotierungen ersetzt werden. Ansonsten sind die Verfahrensschritte gleich. Die einander entsprechenden Schichten werden daher auch mit den gleichen Bezugszeichen versehen. Es gelten die gleichen Zusammenhänge zwischen der Höhe der Sperrspannungen und der Dotierungskonzentration.7a to 7d show the method steps for producing a PNP transistor in the n-substrate. The individual process steps correspond to the steps in FIGS. 1a to 1g, which illustrate the manufacturing process for the NPN transistor in the p-type substrate. The structure of the PNP transistor in the n-substrate differs from the NPN transistor in the p-substrate only in that all p-dopings are replaced by n-dopings and all n-dopings are replaced by p-dopings. Otherwise, the process steps are the same. The corresponding layers are therefore also provided with the same reference symbols. The same relationships apply between the level of the blocking voltages and the doping concentration.
Die Fig. 8a bis 8 g zeigen die Verfahrensschritte zur Herstellung eines NPN- Transistors im n-Substrat. Die einzelnen Prozessschritte entsprechen wieder den Verfahrensschritten zur Herstellung des PNP-Transistors im p-Substrat, die die Fig. 4a bis 4g veranschaulichen. Auch hier sind wieder alle p-Dotierungen durch n-Dotierungen und alle n-Dotierungen durch p-Dotierungen ersetzt. Die einander entsprechenden Schichten sind daher ebenfalls mit den gleichen Bezugszeichen versehen. Auch gelten wieder die gleichen Zusammenhänge zwischen der Höhe der Sperrspannungen und der Dotierungskonzentration.8a to 8g show the process steps for producing an NPN transistor in the n-substrate. The individual process steps again correspond to the process steps for producing the PNP transistor in the p-substrate, which illustrate FIGS. 4a to 4g. Again, all p-dopings are replaced by n-dopings and all n-dopings by p-doping. The corresponding layers are therefore also provided with the same reference symbols. The same relationships between the level of the blocking voltages and the doping concentration also apply.
Der komplementäre Prozess unter Verwendung eines schwach n-dotierten Substrates ist insofern eine vorteilhafte Ausführungsform, als an die Stelle der n- Wanne eine p- Wanne tritt. Wenn die p-Wanne mit einer Bor-Ionenimplantation geschaffen wird, können mit wesentlich kleineren Ionenenergien die gleiche Wannetiefe erreicht bzw. mit der gleichen Ionenenergie tiefere Wannen erzeugt werden. The complementary process using a weakly n-doped substrate is an advantageous embodiment in that a p-well takes the place of the n-well. If the p-well is created with a boron ion implantation, the same can be done with much smaller ion energies Trough depth is reached or deeper troughs are generated with the same ion energy.

Claims

Patentansprüche claims
1. NPN-Bipolar-Transistor mit einem p-dotierten Substrat (1), einer vergrabenen n-dotierten Schicht (3), die den Kollektor bildet, einer oberhalb der vergrabenen n-dotierten Schicht angeordneten p-dotierten Schicht (7), die die Basis bildet, und einer innerhalb der p-dotierten Schicht angeordneten n-dotierten Schicht (9), die den Emitter bildet, wobei sich eine erste Raumladungszone (RLZ 1) zwischen der p-dotierten Schicht (7) und der vergrabenen n-dotierten Schicht (3) und eine zweite Raumladungszone (RLZ 2) zwischen der vergrabenen n-dotierten Schicht und dem p-Substrat (1) ausbildet, die sich beim Betrieb des Transistors mit zunehmenden Potential an dem Kollektor in vertikaler -Richtung ausdehnen, dadurch gekennzeichnet, dass die vergrabene n-dotierte Schicht (3) ein Dotierungsprofil aufweist, das derart beschaffen ist, dass die sich beim Betrieb des Transistors mit zune-hmenden Potential an dem Kolle-ktor ausdehnende erste und zweite Raumladungszone (RLZ 1 und 2) die gesamte Tiefe der vergrabenen n-dotierten Schicht (3) durchdringen bevor die -kritische Feldstärke für einen Durchbruch zwischen Kollektor und Emitter erreicht wird (Fig. 1).1. NPN bipolar transistor with a p-doped substrate (1), a buried n-doped layer (3) which forms the collector, a p-doped layer (7) arranged above the buried n-doped layer forms the base, and an n-doped layer (9) arranged within the p-doped layer, which forms the emitter, a first space charge zone (RLZ 1) being formed between the p-doped layer (7) and the buried n-doped layer Forms layer (3) and a second space charge zone (RLZ 2) between the buried n-doped layer and the p-substrate (1), which expand in the vertical direction during operation of the transistor with increasing potential at the collector, characterized in that that the buried n-doped layer (3) has a doping profile which is such that the first and second space charge zones (RLZ 1 and 2), which expand at the collector during operation of the transistor with increasing potential, cover the entire depthpenetrate the buried n-doped layer (3) before the critical field strength for a breakthrough between collector and emitter is reached (Fig. 1).
2. PNP-Bipolar-Transistor mit einem p-dotierten Substrat (1), einer vergrabenen n-dotierten Schicht (11), einer oberhalb der vergrabenen n-dotierten Schicht angeordneten ersten p- dotierten Sc-hicht (12), die den Kollektor bildet, einer oberhalb der ersten p-dotierten Schicht angeordneten n-dotierten Schicht (14), die die Basis bildet, und _ _ einer innerhalb der n-dotierten Schicht angeordneten zweiten p-dotierten Schicht (17), die den Emitter bildet, wobei sich eine erste Raumladungszone (RLZ 1) zwischen der n-dotierten Schicht (14) und der ersten p-dotierten Schicht (12) und eine zweite Raumladungszone (RLZ 2) zwischen der ersten p-dotierten Schicht (12) und der vergrabenen n- dotierten Schicht (11) ausbilden, die sich beim Betrieb des Transistors mit abnehmenden Potential an dem Kolle-ktor in vertikaler Richtung ausdehnen, dadurch gekennzeichnet, dass die erste p-dotierte Schicht (12) ein Dotierungsprofil aufweist, das derart beschaffen ist, dass die sich beim Betrieb des Transistors mit abnehmenden Potential an dem Kollektor ausdehnende erste und zweite Raumladungszone (RLZ 1 und 2) die gesamte Tiefe der ersten p-dotierten Schicht durchdringen bevor die -kritische Feldstärke für einen Durchbruch zwischen Kollektor und Emitter erreicht wird, und dass die vergrabene n-dotierte Schicht (11) ein Dotierungsprofil aufweist, das derart beschaffen ist, dass ausgeschlossen ist, dass sich unter der n-dotierten Schicht (14) die zweite Raumladungszone (RLZ 2) und die sich zwischen der vergrabenen n-dotierten Schicht (11) und dem p-Substrat (1) ausbildende dritte Raumladungszone (RLZ 3) beim Betrieb des Transistors treffen (Fig. 4).2. PNP bipolar transistor with a p-doped substrate (1), a buried n-doped layer (11), a first p-doped layer arranged above the buried n-doped layer (12), which is the collector forms, an n-doped layer (14) which forms the base and is arranged above the first p-doped layer, and a second p-doped layer (17) which forms the emitter and is arranged within the n-doped layer there is a first space charge zone (RLZ 1) between the n-doped layer (14) and the first p-doped layer (12) and a second space charge zone (RLZ 2) between the first p-doped layer (12) and the buried n- Form doped layer (11), which expand during operation of the transistor with decreasing potential at the collector in the vertical direction, characterized in that the first p-doped layer (12) has a doping profile which is such that the during operation of the transistor with decreasing potential at the collector-expanding first and second space charge zones (RLZ 1 and 2) penetrate the entire depth of the first p-doped layer before the critical field strength for a breakdown between the collector and emitter is reached, and that buried n-doped layer (11) has a doping profile that is designed in such a way that it is impossible for the second space charge to lie under the n-doped layer (14) ngszone (RLZ 2) and the third space charge zone (RLZ 3) forming between the buried n-doped layer (11) and the p-substrate (1) meet during operation of the transistor (Fig. 4).
3. Bipolar-Transistor nach Anspruch 2, dadurch gekennzeichnet, dass die vergrabene n-dotierte Schicht (11) ein Dotierungsprofil aufweist, das derart beschaffen ist, dass sichergestellt ist, dass sich die zweite und dritte Raumladungszone (RLZ 2 und 3) treffen, bevor mit abnehmenden Potential am Kollektor die kritische Feldstärke für einen Durchbruch zwischen dem Anschluss (18) des Kollektors und der vergrabenen n-dotierten Schicht (11) erreicht wird.3. Bipolar transistor according to claim 2, characterized in that the buried n-doped layer (11) has a doping profile which is such that it is ensured that the second and third space charge zones (RLZ 2 and 3) meet, before the critical field strength for a breakdown between the connection (18) of the collector and the buried n-doped layer (11) is reached with decreasing potential at the collector.
4. PNP-Bipolar-Transistor mit einem n-dotierten Substrat (1), einer vergrabenen p-dotierten Schicht (3), die den Kolle-ktor bildet, einer oberhalb der vergrabenen p-dotierten Schicht angeordneten n-dotierten Schicht (7), die die Basis bildet, und einer innerhalb der n-dotierten Schicht angeordneten p-dotierten Schicht (9), die den Emitter bildet, wobei sich eine erste Raumladungszone (RLZ 1) zwischen der n-dotierten Schicht und der vergrabenen p-dotierten Schicht und eine zweite Raumladungszone (RLZ 2) zwischen der vergrabenen p-dotierten Schicht und dem n-Substrat ausbildet, die sich beim Betrieb des Transistors mit abnehmenden Potential an dem Kollektor in vertikaler -Richtung ausdehnen, dadurch gekennzeichnet, dass die vergrabene p-dotierte Schicht (3) ein Dotierungsprofil aufweist, dass derart beschaffen ist, dass die sich beim Betrieb des Transistors mit abnehmenden Potential an dem Kolle-ktor ausdehnende erste und zweite Raumladungszone (RLZ 1 und 2) die gesamte Tiefe der vergrabenen p-dotierten Schicht (3) durchdringen bevor die -kritische Feldstärke für einen Durchbrach zwischen Kollektor und Emitter erreicht wird (Fig. 7).4. PNP bipolar transistor with an n-doped substrate (1), a buried p-doped layer (3) which forms the collector, an n-doped layer (7) arranged above the buried p-doped layer , which forms the basis, and a p-doped layer (9) which is arranged within the n-doped layer and forms the emitter, a first space charge zone (RLZ 1) between the n-doped layer and the buried p-doped layer and a second space charge zone (RLZ 2 ) between the buried p-doped layer and the n-substrate, which expand in the vertical direction during operation of the transistor with decreasing potential at the collector, characterized in that the buried p-doped layer (3) has a doping profile, is such that the first and second space charge zones (RLZ 1 and 2), which expand at the collector during operation of the transistor with decreasing potential, penetrate the entire depth of the buried p-doped layer (3) before the critical field strength for a breakthrough between collector and emitter is achieved (Fig. 7).
5. NPN-Bipolar-Transistor mit einem n-dotierten Substrat (1), einer vergrabenen p-dotierten Schicht (11), einer oberhalb der vergrabenen p-dotierten Schicht angeordneten ersten n- dotierten Schicht (12), die den Kollektor bildet, einer oberhalb der ersten n-dotierten Schicht angeordneten p-dotierten Schicht (14), die die Basis bildet, und einer innerhalb der p-dotierten Schicht angeordneten zweiten n-dotierten Schicht (17), die den Emitter bildet, wobei sich eine erste Raumladungszone (RLZ 1) zwischen der p-dotierten Schicht und der ersten n-dotierten Schicht und eine zweite Raumladungszone (RLZ 2) zwischen der ersten n-dotierten Schicht und der vergrabenen p-dotierten Schicht ausbilden, die sich beim Betrieb des Transistors mit abnehmenden Potential an dem Kollektor in vertikaler Richtung ausdehnen, dadurch gekennzeichnet, dass die erste n-dotierte Schicht (12) ein Dotierungsprofil aufweist, dass derart beschaffen ist, dass die sich beim Betrieb des Transistors mit abnehmenden Potential an dem Kollektor ausdehnende erste und zweite Raumladungszone (RLZ 1 und 2) die gesamte Tiefe der ersten n-dotierten Schicht durchdringen bevor die kritische Feldstärke für einen Durchbruch zwischen Kollektor und Emitter erreicht wird (Fig. 8), und dass die vergrabene p-dotierte Schicht (11) ein Dotierungsprofil aufweist, dass derart beschaffen ist, dass ausgeschlossen ist, dass sich unter der p-dotierten Schicht (14) die zweite Raumladungszone (RLZ 2) und die sich zwischen der vergrabenen p-dotierten Schicht und dem n-Substrat ausbildende dritte Raumladungszone (RLZ 3) beim Betrieb des Transistors treffen.5. NPN bipolar transistor with an n-doped substrate (1), a buried p-doped layer (11), a first n-doped layer (12) arranged above the buried p-doped layer, which forms the collector, a p-doped layer (14) which forms the base and is arranged above the first n-doped layer and a second n-doped layer (17) which is arranged within the p-doped layer and forms the emitter, a first space charge zone being formed (RLZ 1) between the p-doped layer and the first n-doped layer and a second space charge zone (RLZ 2) between the first n-doped layer and the buried p-doped layer, which develop with decreasing potential during operation of the transistor expand on the collector in the vertical direction, characterized in that the first n-doped layer (12) Doping profile has such that it is such that the first and second space charge zones (RLZ 1 and 2), which expand at the collector during operation of the transistor with a decreasing potential, penetrate the entire depth of the first n-doped layer before the critical field strength for a breakdown between Collector and emitter is reached (FIG. 8), and that the buried p-doped layer (11) has a doping profile that is such that it is impossible for the second space charge zone (14) to be under the p-doped layer (14). RLZ 2) and the third space charge zone (RLZ 3) forming between the buried p-doped layer and the n-substrate meet during operation of the transistor.
6. Bipolar-Transistor nach Anspruch 5, dadurch gekennzeichnet, dass die vergrabene p-dotierte Schicht (11) ein Dotierungsprofil aufweist, das derart beschaffen ist, dass sichergestellt ist, dass sich die zweite und dritte Raumladungszone (RLZ 2 und 3) treffen, bevor mit zunehmenden Potential am Kolle-ktor die kritische Feldstärke für einen Durchbruch zwischen dem Anschluss (18) des Kollektors und der vergrabenen p-dotierten Schicht (11) erreicht wird.6. Bipolar transistor according to claim 5, characterized in that the buried p-doped layer (11) has a doping profile which is such that it is ensured that the second and third space charge zones (RLZ 2 and 3) meet, before the critical field strength for a breakthrough between the connection (18) of the collector and the buried p-doped layer (11) is reached with increasing potential at the collector.
7. Verfahren zur Herstellung eines NPN-Bipolar-Transistors in einem p-dotierten Halbleitersubstrat mit folgenden Schritten:7. Method for producing an NPN bipolar transistor in a p-doped semiconductor substrate with the following steps:
Erzeugen einer vergrabenen n-dotierten Schicht, die den Kollektor bildet,Creating a buried n-doped layer that forms the collector
Erzeugen einer oberhalb der vergrabenen n-dotierten Schicht angeordneten p- dotierten Schicht, die die Basis bildet, und einer innerhalb der p-dotierten Schicht angeordneten n-dotierten Schicht, die den Emitter bildet, so dass sich eine erste Raumladungszone zwischen der p-dotierten Schicht und der vergrabenen n-dotierten Schicht und eine zweite Raumladungszone zwischen der vergrabenen n-dotierten Schicht und dem p-Substrat ausbildet, die sich beim Betrieb des Transistors mit zunehmenden Potential an dem Kolle-ktor in vertikaler -Richtung ausdehnen, dadurch gekennzeichnet, dass eine vergrabene n-dotierte Schicht mit einem Dotierungsprofils erzeugt wird, das derart beschaffen ist, dass die sich beim Betrieb des Transistors mit zunehmenden Potential an dem Kolle-ktor ausdehnende erste und zweite Raumladungszone die gesamte Tiefe der vergrabenen n-dotierten Schicht durchdringen bevor die kritische Feldstärke für einen Durchbrach zwischen Kolle-ktor und Emitter erreicht wird.Generating a p-doped layer arranged above the buried n-doped layer, which forms the base, and an n-doped layer arranged within the p-doped layer, which forms the emitter, so that a first space charge zone is formed between the p-doped layer Layer and the buried n-doped layer and a second space charge zone between the buried n-doped layer and the p-substrate, which during operation of the transistor with increasing potential at the collector in expand in the vertical direction, characterized in that a buried n-doped layer is produced with a doping profile which is such that the first and second space charge zones, which expand with increasing potential at the collector during operation of the transistor, cover the entire depth of the penetrate the buried n-doped layer before the critical field strength for a breakthrough between collector and emitter is reached.
8. Verfahren nach Ansprach 7, dadurch gekennzeichnet, dass eine Maske auf das p-Substrat zur Definition eines von einer umlaufenden Kante begrenzten Fensters aufgebracht und mittels Ionenimpantation durch die Maske die vergrabene n-dotierte Schicht erzeugt wird.8. The method according to spoke 7, characterized in that a mask is applied to the p-substrate to define a window bounded by a peripheral edge and the buried n-doped layer is generated by ion masking.
9. Verfahren zur Herstellung eines PNP-Bipolar-Transistors in einem p-dotierten Halbleitersubstrat mit folgenden Schritten:9. A method for producing a PNP bipolar transistor in a p-doped semiconductor substrate with the following steps:
Erzeugen einer vergrabenen n-dotierten Schicht, wobei die Randzone der vergrabenen n-dotierten Schicht bis an die Oberfläche des p-Substrats reicht und innerhalb der Wanne eine p-dotierte Schicht verbleibt, die den Kollektor bildet,Producing a buried n-doped layer, the edge zone of the buried n-doped layer reaching to the surface of the p-substrate and a p-doped layer remaining within the trough, which forms the collector,
Erzeugen einer oberhalb der ersten p-dotierten Schicht angeordneten n- dotierten Schicht, die die Basis bildet, und einer innerhalb der n-dotierten Schicht angeordneten zweiten p-dotierten Schicht, die den Emitter bildet, so dass sich eine erste Raumladungszone zwischen der n-dotierten Schicht und der ersten p-dotierten Schicht und eine zweite Raumladungszone zwischen der ersten p-dotierten Schicht und der vergrabenen n-dotierten Schicht ausbilden, die sich beim Betrieb des Transistors mit abnehmenden Potential an dem Kollektor in vertikaler Richtung ausdehnen, dadurch gekennzeichnet, dass die erste p-dotierte Schicht mit einem Dotierungsprofil erzeugt wird, das derart beschaffen ist, dass die sich beim Betrieb des Transistors mit abnehmenden Potential an dem Kollektor ausdehnende erste und zweite Raumladungszone die gesamte Tiefe der ersten p-dotierten Schicht durchdringen, bevor die -kritische Feldstärke für einen Durchbruch zwischen Kolle-ktor und Emitter erreicht wird, und dass die vergrabene n-dotierte Schicht mit einem Dotierungsprofil erzeugt wird, das derart beschaffen ist, dass ausgeschlossen ist, dass sich unter der n- dotierten Schicht die zweite Raumladungszone und die sich zwischen der vergrabenen n-dotierten Schicht und dem p-Substrat ausbildende dritte Raumladungszone beim Betrieb des Transistors treffen.Generating an n-doped layer which forms the base and is arranged above the first p-doped layer and a second p-doped layer which is arranged within the n-doped layer and forms the emitter, so that a first space charge zone is formed between the n- doped layer and the first p-doped layer and a second space charge zone between the first p-doped layer and the buried n-doped layer, which expand during operation of the transistor with decreasing potential at the collector in the vertical direction, characterized in that the first p-doped layer with a Doping profile is generated, which is such that the first and second space charge zones, which expand when the transistor operates with a decreasing potential, penetrate the entire depth of the first p-doped layer before the -critical field strength for a breakthrough between the collector and emitter is reached, and that the buried n-doped layer is produced with a doping profile which is designed in such a way that it is impossible for the second space charge zone and that between the buried n-doped layer and hit the third space charge zone forming the p-substrate during operation of the transistor.
10. Verfahren nach Ansprach 9, dadurch gekennzeichnet, die vergrabene n- dotierte Schicht mit einem Dotierungsprofil erzeugt wird, das derart beschaffen ist, dass sichergestellt ist, dass sich die zweite und dritte Raumladungszone treffen, bevor mit abnehmenden Potential am Kollektor die kritische Feldstärke für einen Durchbrach zwischen dem Anschluss des Kollektors und der vergrabenen n-dotierten Schicht erreicht wird.10. The method according spoke 9, characterized in that the buried n-doped layer is produced with a doping profile which is such that it is ensured that the second and third space charge zones meet before the critical field strength for the collector decreases with decreasing potential a breakthrough is achieved between the connection of the collector and the buried n-doped layer.
11. Verfa-hren nach Anspruch 9 oder 10, dadurch gekennzeichnet, dass eine Maske auf das p-Substrat aufgebracht wird und die vergrabene n-dotierte Schicht mittels Ionenimplantation durch die Maske mit einer Energie erzeugt wird, die ausreichend hoch ist, so dass an der Oberfläche des p-Substrats eine erste p-dotierte Sc-hicht verbleibt.11. The method according to claim 9 or 10, characterized in that a mask is applied to the p-substrate and the buried n-doped layer is generated by ion implantation through the mask with an energy which is sufficiently high so that on a first p-doped layer remains on the surface of the p-substrate.
12. Verfa-hren zur Herstellung eines PNP-Bipolar-Transistors in einem n-dotierten Halbleitersubstrat mit folgenden Schritten:12. Method for producing a PNP bipolar transistor in an n-doped semiconductor substrate with the following steps:
Erzeugen einer vergrabenen p-dotierten Schicht, die den Kollektor bildet,Creating a buried p-doped layer that forms the collector
Erzeugen einer oberhalb der vergrabenen n-dotierten Schicht angeordneten n- dotierten Schicht, die die Basis bildet, und einer innerhalb der n-dotierten Schicht angeordneten p-dotierten Schicht, die den Emitter bildet, so dass sich eine erste Raumladungszone zwischen der n-dotierten Schicht und der vergrabenen p-dotierten Schicht und eine zweite Raumladungszone zwischen der vergrabenen p-dotierten Schicht und dem n-Substrat ausbildet, die sich beim Betrieb des Transistors mit abnehmenden Potential an dem Kollektor in vertikaler Richtung ausdehnen, dadurch gekennzeichnet, dass die vergrabene p-dotierte Schicht mit einem Dotierungsprofil erzeugt wird, das derart beschaffen ist, dass die sich beim Betrieb des Transistors mit abnehmenden Potential an dem Kolle-ktor ausdehnende erste und zweite Raumladungszone die gesamte Tiefe der vergrabenen p-dotierten Schicht durchdringen bevor die kritische Feldstärke für einen Durchbrach zwischen Kolle-ktor und Emitter erreicht wird.Generate an n-doped layer, which forms the base, arranged above the buried n-doped layer and one within the n-doped layer Layer arranged p-doped layer, which forms the emitter, so that a first space charge zone between the n-doped layer and the buried p-doped layer and a second space charge zone between the buried p-doped layer and the n-substrate forms expand in the vertical direction when the transistor is operating with a decreasing potential on the collector, characterized in that the buried p-doped layer is produced with a doping profile which is such that the transistor has a decreasing potential at the collector during operation of the transistor The first and second space charge zones, which extend across the reactor, penetrate the entire depth of the buried p-doped layer before the critical field strength for a breakthrough between collector and emitter is reached.
13. Verfahren nach Anspruch 12, dadurch gekennzeichnet, dass eine Maske auf das n-Substrat zur Definition eines von einer umlaufenden Kante begrenzten Fensters aufgebracht und mittels Ionenimpantation durch die Maske die vergrabene p-dotierte Sc-hicht erzeugt wird.13. The method according to claim 12, characterized in that a mask is applied to the n-substrate to define a window bounded by a peripheral edge and the buried p-doped layer is generated by ion masking.
14. Verfaliren zur Herstellung eines NPN-Bipolar-Transistors in einem n- dotierten Halbleitersubstrat mit folgenden Schritten:14. The process for producing an NPN bipolar transistor in an n-doped semiconductor substrate comprises the following steps:
Erzeugen einer vergrabenen p-dotierten Schicht, wobei die Randzone der vergrabenen p-dotierten Schicht bis an die Oberfläche des n-Substrats reicht und an der Oberfläche des n-Substrats eine erste n-dotierte Schicht verbleibt, die den Kollektor bildet,Producing a buried p-doped layer, the edge zone of the buried p-doped layer reaching to the surface of the n-substrate and a first n-doped layer remaining on the surface of the n-substrate, which forms the collector,
Erzeugen einer oberhalb der ersten n-dotierten Schicht angeordneten p- dotierten Sc-hicht, die die Basis bildet, und einer innerhalb der p-dotierten Schicht angeordneten zweiten n-dotierten Schicht, die den Emitter bildet, so dass sich eine erste Raumladungszone zwischen der p-dotierten Schicht und der ersten n-dotierten Schicht und eine zweite Raumladungszone zwischen der ersten n-dotierten Schicht und der vergrabenen p-dotierten Schicht ausbilden, die sich beim Betrieb des Transistors mit abnehmenden Potential an dem Kollektor in vertikaler -Richtung ausdehnen, dadurch gekennzeic-hnet, dass die erste n-dotierte Schicht mit einem Dotierungsprofil erzeugt wird, das derart beschaffen ist, dass die sich beim Betrieb des Transistors mit abnehmenden Potential an dem Kollektor ausdehnende erste und zweite Raumladungszone die gesamte Tiefe der ersten n-dotierten Schicht durchdringen bevor die kritische Feldstärke für einen Durchbruch zwischen Kollektor und Emitter erreicht wird, und dass die vergrabene p-dotierte Schicht mit einem Dotierungsprofil erzeugt wird, das derart beschaffen ist, dass ausgeschlossen ist, dass sich unter der p- dotierten Sc-hicht die zweite Raumladungszone und die sich zwischen der vergrabenen p-dotierten Schicht und dem p-Substrat ausbildende dritte Raumladungszone beim Betrieb des Transistors treffen.Generating a p-doped layer arranged above the first n-doped layer, which forms the base, and a second n-doped layer arranged inside the p-doped layer, which forms the emitter, so that a first space charge zone is formed between the p-doped layer and the first n-doped layer and a second space charge zone between the form the first n-doped layer and the buried p-doped layer, which expand in the vertical direction during operation of the transistor with decreasing potential at the collector, characterized in that the first n-doped layer is produced with a doping profile, which is such that the first and second space charge zones, which expand when the transistor operates with a decreasing potential at the collector, penetrate the entire depth of the first n-doped layer before the critical field strength for a breakdown between the collector and emitter is reached, and that buried p-doped layer is generated with a doping profile that is such that it is excluded that under the p-doped layer the second space charge zone and the third formed between the buried p-doped layer and the p-substrate Hit the space charge zone when operating the transistor.
15. Verfahren nach Anspruch 14, dadurch gekennzeic-hnet, die vergrabene p- dotierte Schicht mit einem Dotierungsprofil erzeugt wird, das derart beschaffen ist, dass sichergestellt ist, dass sich die zweite und dritte Raumladungszone treffen, bevor mit zunehmenden Potential am Kollektor die kritische Feldstärke für einen Durchbruch zwischen dem Anschluss des Kollektors und der vergrabenen p-dotierten Schicht erreicht wird.15. The method according to claim 14, characterized in that the buried p-doped layer is produced with a doping profile which is such that it is ensured that the second and third space charge zones meet before the critical potential increases with the collector Field strength for a breakthrough between the connection of the collector and the buried p-doped layer is achieved.
16. Verfahren nach Anspruch 14 oder 15, dadurch gekennzeic-hnet, dass eine Maske auf das n-Substrat aufgebracht wird und die vergrabene p-dotierte Schicht mittels Ionenimplantation durch die Maske mit einer Energie erzeugt wird, die ausreichend hoch ist, so dass an der Oberfläche des n-Substrats eine erste n-dotierte Schicht verbleibt. 16. The method according to claim 14 or 15, characterized in that a mask is applied to the n-substrate and the buried p-doped layer is generated by ion implantation through the mask with an energy that is sufficiently high so that on a first n-doped layer remains on the surface of the n-substrate.
EP05728216A 2004-04-02 2005-03-24 Bipolar-transistor and method for the production of a bipolar-transistor Withdrawn EP1730785A2 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102004016992A DE102004016992B4 (en) 2004-04-02 2004-04-02 Method for producing a bipolar transistor
PCT/EP2005/003129 WO2005098960A2 (en) 2004-04-02 2005-03-24 Bipolar-transistor and method for the production of a bipolar-transistor

Publications (1)

Publication Number Publication Date
EP1730785A2 true EP1730785A2 (en) 2006-12-13

Family

ID=34965059

Family Applications (1)

Application Number Title Priority Date Filing Date
EP05728216A Withdrawn EP1730785A2 (en) 2004-04-02 2005-03-24 Bipolar-transistor and method for the production of a bipolar-transistor

Country Status (5)

Country Link
US (1) US7563685B2 (en)
EP (1) EP1730785A2 (en)
JP (1) JP5031552B2 (en)
DE (1) DE102004016992B4 (en)
WO (1) WO2005098960A2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7550787B2 (en) * 2005-05-31 2009-06-23 International Business Machines Corporation Varied impurity profile region formation for varying breakdown voltage of devices
US9006864B2 (en) * 2012-11-06 2015-04-14 Texas Instruments Incorporated Radiation induced diode structure

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5753977A (en) * 1980-09-17 1982-03-31 Matsushita Electronics Corp Transistor
JPS59189671A (en) * 1983-04-13 1984-10-27 Nec Corp Semiconductor device
US4639761A (en) 1983-12-16 1987-01-27 North American Philips Corporation Combined bipolar-field effect transistor resurf devices
JPH0494545A (en) * 1990-08-10 1992-03-26 Fujitsu Ltd Bipolar transistor
JPH0750306A (en) * 1993-08-05 1995-02-21 Sharp Corp Manufacture of bipolar transistor
US5656531A (en) * 1993-12-10 1997-08-12 Micron Technology, Inc. Method to form hemi-spherical grain (HSG) silicon from amorphous silicon
JPH08195399A (en) 1994-09-22 1996-07-30 Texas Instr Inc <Ti> Insulated vertical pnp transistor dispensing with embedded layer
DE19844531B4 (en) * 1998-09-29 2017-12-14 Prema Semiconductor Gmbh Process for the production of transistors
SE519975C2 (en) * 1999-06-23 2003-05-06 Ericsson Telefon Ab L M Semiconductor structure for high voltage semiconductor components
US6245609B1 (en) 1999-09-27 2001-06-12 Taiwan Semiconductor Manufacturing Company High voltage transistor using P+ buried layer
JP3730483B2 (en) * 2000-06-30 2006-01-05 株式会社東芝 Bipolar transistor
DE10036007B4 (en) 2000-07-25 2015-03-26 Robert Bosch Gmbh Magnetotransistor assembly, method of fabricating a magnetotransistor assembly, and method of measuring a magnetic field
US6894366B2 (en) 2000-10-10 2005-05-17 Texas Instruments Incorporated Bipolar junction transistor with a counterdoped collector region
EP1417715A1 (en) 2001-08-07 2004-05-12 Koninklijke Philips Electronics N.V. Bipolar transistor and method of manufacturing same
DE10206133C1 (en) * 2002-02-14 2003-09-25 Infineon Technologies Ag Vertical bipolar transistor with inherent junction field effect transistor (J-FET)
JP3865728B2 (en) * 2003-12-05 2007-01-10 シャープ株式会社 MOS type solid-state imaging device of threshold voltage modulation system and manufacturing method thereof

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO2005098960A2 *

Also Published As

Publication number Publication date
JP2007531292A (en) 2007-11-01
DE102004016992B4 (en) 2009-02-05
DE102004016992A1 (en) 2005-10-27
JP5031552B2 (en) 2012-09-19
WO2005098960A2 (en) 2005-10-20
WO2005098960A3 (en) 2006-04-20
US20070273007A1 (en) 2007-11-29
US7563685B2 (en) 2009-07-21

Similar Documents

Publication Publication Date Title
DE102006024504B4 (en) Power semiconductor device with vertical gate zone and method for producing the same
EP0389863B1 (en) Process for manufacturing a high-voltage withstanding planar p-n junction
DE102008064829B3 (en) Trench isolated gate bipolar transistor
DE1938365A1 (en) Process for manufacturing integrated circuits
DE4114174A1 (en) POWER TRANSISTOR COMPONENT AND METHOD FOR THE PRODUCTION THEREOF
DE1944793C3 (en) Method for manufacturing an integrated semiconductor device
DE102015104723B4 (en) A method of fabricating first and second doped regions and recombination regions in a semiconductor body
DE102015105943A1 (en) Bipolar transistor
DE3027599C2 (en)
DE102007055290B4 (en) Semiconductor device
DE102004018153B9 (en) High-voltage junction field-effect transistor with retrograde gate well and method for its production
DE102015118616B3 (en) Latchup-solid transistor
DE3340143A1 (en) BURNED BREAKDOWN DIODE IN AN INTEGRATED CIRCUIT AND METHOD FOR PRODUCING THE SAME
DE10160509A1 (en) Semiconductor device and method for its manufacture
WO2005098960A2 (en) Bipolar-transistor and method for the production of a bipolar-transistor
EP0974161B1 (en) Semiconductor component with a structure for preventing onset of cross currents
DE3005367C2 (en)
DE19844531B4 (en) Process for the production of transistors
DE102007018367B4 (en) Semiconductor component and method for its production
DE102019201834A1 (en) Semiconductor device
EP1670052B1 (en) Method of making a semiconductor device having a voltage withstanding PMOSFET semiconductor structure and an NMOSFET semiconductor structure
DE19520182C2 (en) PNP-type bipolar transistor
DE2160426A1 (en) A method for manufacturing a semiconductor device and a semiconductor device manufactured by this method
DE2627307A1 (en) CONDUCTOR ARRANGEMENT AND METHOD OF MANUFACTURING IT
DE3026927A1 (en) THYRISTOR FOR INTEGRATED CIRCUIT AND METHOD FOR PRODUCING THE SAME

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20060915

AK Designated contracting states

Kind code of ref document: A2

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LI LT LU MC NL PL PT RO SE SI SK TR

RIN1 Information on inventor provided before grant (corrected)

Inventor name: GRUETZEDIEK, HARTMUT

Inventor name: SCHEERER, JOACHIM

Inventor name: RAMMENSEE, MICHAEL

DAX Request for extension of the european patent (deleted)
17Q First examination report despatched

Effective date: 20090324

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20110823