EP1723525A2 - SURVEILLANCE DE L’EXECUTION D’UN PROGRAMME PAR UN PROCESSEUR D’UN CIRCUIT ELECTRONIQUE - Google Patents

SURVEILLANCE DE L’EXECUTION D’UN PROGRAMME PAR UN PROCESSEUR D’UN CIRCUIT ELECTRONIQUE

Info

Publication number
EP1723525A2
EP1723525A2 EP05729301A EP05729301A EP1723525A2 EP 1723525 A2 EP1723525 A2 EP 1723525A2 EP 05729301 A EP05729301 A EP 05729301A EP 05729301 A EP05729301 A EP 05729301A EP 1723525 A2 EP1723525 A2 EP 1723525A2
Authority
EP
European Patent Office
Prior art keywords
data
circuit
monitoring data
program
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP05729301A
Other languages
German (de)
English (en)
Inventor
Gérard Humeau
Roland Marbot
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SA
Original Assignee
STMicroelectronics SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SA filed Critical STMicroelectronics SA
Publication of EP1723525A2 publication Critical patent/EP1723525A2/fr
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/36—Preventing errors by testing or debugging software
    • G06F11/362—Software debugging
    • G06F11/3636—Software debugging by tracing the execution of the program

Definitions

  • the present invention relates to a method of monitoring a program execution by a processor of an electronic circuit. It also relates to an electronic circuit comprising a programmable processor, adapted to implement such a method.
  • Many devices incorporate an electronic card specifically designed for a particular application, which corresponds to the use of the device or to an additional function linked to this use.
  • Such a card is presented as a printed electronic circuit (or PCB of the English “Printed Circuit Board”) which carries discrete and / or integrated electronic components, among which is a processor.
  • Such a processor is commonly integrated into an ASIC (from the English “Application Specifies Integrated Circuit”). So that card functions can be customized by the device manufacturer, the processor is usually programmable. Thus, different functions can be offered by identical cards, but programmed differently.
  • the same card model can then be used in devices of different customers, which considerably reduces the unit price of the cards.
  • devices which incorporate an electronic card mention may be made, for example, of hard disk drives, modems, mobile telephones, washing machines, alarm clocks, etc.
  • Different devices of the same type for example different hard disk drives, operate differently depending on the model of the device.
  • These operating variants are obtained, in particular, by different programming of the processors of the cards incorporated in these devices, depending on the model of these devices.
  • the programming of the processor is carried out by the manufacturer of the device (ie the customer), and not by the card manufacturer.
  • the client uses a debugging tool, which makes it possible to find and correct any errors that may be present in the program.
  • the debugging tool is connected to the programmed processor, and makes it possible to control the execution of parts of the program by the processor. It identifies the programmed commands which are successively executed, and gives access to states of certain elements of the processor such as the content of registers, the state of certain buses, values of pointed addresses, etc. Knowledge of these states allows the programmer to modify the program, to correct errors present in the initial version.
  • the electronic circuit comprises, in addition to the processor, a data collection module for monitoring the execution of the program. Among the monitoring data collected are the states of processor elements at different times during the execution of the program, mentioned above.
  • the IEEE 5001 standard known to those skilled in the art under the name “Nexus”, establishes a selection of monitoring data.
  • the transmission rate of the monitoring data to the debugging tool depends on the operating speed of the processor, the transmission speed of the monitoring data and the size of the connection bus between the card which carries the processor and the debugging tool. For example, for a transmission operating at 150 megahertz and a two-byte bus, the transmission rate is 300 megabytes per second. However, it is expected that processors will present in the coming years an ever increasing complexity and speed of operation. Processors operating at approximately 1 GigaHertz are envisaged.
  • the throughput of monitoring data passed to a debugging tool necessary to effectively monitor execution in real time of a program, is intended to increase considerably.
  • this speed is currently limited to around 400 Megabytes per second, for the 16-bit transmission modes currently used between the card carrying the processor and the debugging tool.
  • Such a solution requires providing a large memory capacity in the circuit. However, such memory capacities are expensive. This would result in a high price for each device, while the added memory would otherwise be useless during normal operation of each device.
  • An object of the present invention is therefore to propose a method for developing a program which is compatible with a high speed of execution of the program, and which limits the increase in the price of each circuit.
  • the invention provides a method of monitoring the execution of a program by a processor of an electronic circuit, according to which monitoring data are transmitted in serialized form between a circuit which incorporates the processor and a device for development of the program, and according to which a unit for clocking serialized data is shared between several serialization units. So the same timing unit is common to several serialization units, which avoids duplicating certain components within the circuit. This results in a decrease in the complexity of the circuit, a reduction in the number of pins of the circuit, as well as a reduction in the size of the silicon substrate from which the circuit is made. The level of integration of the circuit can thus be higher, and its cost price is reduced accordingly.
  • the monitoring data is transmitted in serial form between the circuit which incorporates the processor and the debugging tool.
  • a first advantage of a method according to the invention results from the mastery of serialization devices attained to date, which make serial transmission a safe, efficient and inexpensive mode of transmission.
  • a second advantage of a method according to the invention lies in the reduced number of transmission wires that a serial connection comprises. Indeed, a serial connection can comprise only five wires, while a 16-byte bus comprising 20 wires is currently used for the connection between a programmable processor circuit and a debugging tool. For this reason, the cost of connecting the circuit to the debugging device is reduced by using a serial connection.
  • the timing unit is common between, on the one hand, a first serialization unit intended to process data for monitoring the execution of the program, and, on the other hand, a second serialization unit intended to process data produced by the execution of the program.
  • the process for monitoring the execution of the program by the processor of the electronic circuit then comprises the following steps: - connecting the circuit to a device for debugging the program by an external connection to the circuit and comprising at least one serial connection; - execute at least part of the program; - collect, within the circuit, data for monitoring the execution of said part of the program; and - transmit the monitoring data to the program development device via the external connection.
  • the step of transmitting the monitoring data itself comprises the following sub-steps: - serializing the monitoring data within the circuit; - transmit serialized monitoring data; and - restore the monitoring data within the program development device.
  • the same timing unit used to clock the serialized monitoring data is also used to clock another serialization of data produced by the execution of said part of the program. This dual use of the timing unit avoids having to provide a separate timing unit for each type of serialized data.
  • the invention also provides an electronic circuit which is adapted to allow the use of a method for monitoring the execution of a program in accordance with the first embodiment of the invention.
  • Such an electronic circuit includes: - a programmable processor; a unit for collecting data for monitoring the execution of part of a program by the processor; - a serial connector arranged to transmit collected monitoring data; and a unit for serializing the collected surveillance data, connected at the input to the collection unit and at the output at the connector, and is characterized in that it further comprises a timing unit arranged to clock the serialized surveillance data and to time another serialization of data produced by the execution of at least part of the program.
  • the timing unit is common between several serialization units intended to process each of the respective parts of the data for monitoring the execution of the program.
  • the process for monitoring the execution of a program by a processor of an electronic circuit then comprises the following steps: - connecting the circuit to a device for debugging the program by an external connection to the circuit and comprising several serial connections ; - execute at least part of the program; - collect, within the circuit, data for monitoring the execution of said part of the program; and - transmit the monitoring data to the program development device via the external connection.
  • the step of transmitting the monitoring data then itself comprises the following sub-steps: - serializing the monitoring data within the circuit by using several serialization units in parallel with each other to serialize respective parts of the monitoring data, a common timing unit being used to clock said respective portions of the monitoring data serialized by the serialization units; - transmit the serialized monitoring data simultaneously via several of the serial connections included in the external connection and connected respectively to said serialization units; and - restore the monitoring data within the program development device by using several playback units in parallel with each other to restore said respective parts of the monitoring data.
  • the transmission of the serialized monitoring data is carried out simultaneously via several serial connections included in the external connection and connected respectively to the serialization.
  • An electronic circuit adapted for a monitoring method comprises: - a programmable processor; a unit for collecting data for monitoring the execution of part of a program by the processor; - a connector comprising several serial connection terminals arranged to transmit respective parts of the collected monitoring data; and - several monitoring data serialization units connected in parallel with each other each between the collection unit and a respective serial connection terminal of the connector, and is characterized in that it further comprises a common unit for timing of serialized monitoring data arranged to simultaneously time said serialization units of monitoring data.
  • the invention finally relates to a hard disk controller which comprises an electronic circuit adapted to allow the use of a monitoring method in accordance with the first and / or the second embodiment of the invention.
  • a mass storage device 10 comprises a data recording unit 11, for example a hard disk, denoted HD.
  • the storage device 10 further comprises an electronic circuit 13, which can be produced in the form of a PCB card.
  • the circuit 13 is the hard drive controller 11. It includes a programmable processor 14, denoted CPU, and which can be carried by the PCB.
  • the processor 14 is connected by a first connection 12 to the recording unit 11.
  • connection 12 transmits control instructions from the recording unit 11, as well as data read or intended to be recorded in the unit 11.
  • a second connection, referenced 19, connects the processor 14 to an external device, not shown, which uses the data read in the recording unit 11, or which supplies data intended to be recorded in the unit 11.
  • the circuit 13 further comprises the following circu it blocks: - a collection unit 15 connected as an input to an output of the processor 14 so as to collect data for monitoring the execution of a program by the processor 14.
  • the collection unit 15 can comply with the “Nexus” standard introduced above; a unit 17 for serializing the collected data, denoted SER. on the face.
  • the serialization unit 17 is connected at the input to an output of the collection unit 15; and - a serial connector 18, marked CONN.
  • the serialization unit 17 can be connected to the collection unit 15 via a protocol adapter 16, denoted ADAPT. on the face.
  • the adapter 16 converts data exchange protocols between the output interface of the collection unit 15 and the input interface of the serialization unit 17.
  • the processor 14, the collection unit 15, the serialization unit 17 and, if necessary, the adapter 16 can be produced in a single integrated circuit. The connections between these circuit blocks are then made in integrated form.
  • a program development device 30, called a debugging tool comprises a PCB 31 and a computer unit 36.
  • the card 31 carries a serial connector 32, also denoted CONN., A serialized data restitution unit 33, denoted DESER., And a logic unit 34, denoted CPLD (for “Complex Programmable Logic Device” in English).
  • the rendering unit 33 is connected at the input to the connector 32 and at the output at an input of the logic unit 34.
  • the logic unit 34 is connected at the output to a port of the computer unit 36 by a connection 35. E In addition, it can optionally incorporate an adapter at the input which performs a function opposite to that of the adapter 16.
  • the computer unit 36 hosts program development software, of a type known to those skilled in the art. job. It allows a programmer to follow an execution of a program by the processor 14, from monitoring data of this execution of the program, and possibly modify the program itself.
  • the mass storage device 10 and the debugging tool 30 are connected to each other by a serial connection 20, disposed between the connectors 18 and 32.
  • the connection 20 transmits signals corresponding to monitoring data from the execution of the program collected by the module 14 and transmitted to the debugging tool 30.
  • the serial connection 20 is of one of the types known to those skilled in the art. For example, according to the SATA standard (for “Sériai Advanced Technology Attachment”, in English), 1 byte in serial form corresponds to 10 bits. For a processor 14 and a logic unit 34 clocked at 150 MegaHertz, and for monitoring data produced on two bytes, the bit rate necessary for the transmission of the serialized data by the connection 20 is at least 3 Gigabits per second.
  • Serial connections, serialization units and serialized data restitution units which allow such a speed are available today. Some of these serial connections have five wires: two differential signal wires, two power supply wires and one electrical ground wire. Furthermore, a serialization unit adapted for such a transmission rate occupies a portion of substrate with a surface area of approximately 0.25 millimeter-square. It is therefore smaller than the set of pads required to connect an integrated circuit to a two-byte bus.
  • the transmission of the surveillance data by the connection 20 can then be carried out in real time during the execution of the program by the processor 14.
  • a programmer who uses the debugging tool 31 can have a quantity of surveillance data. as much as the transmission rate is high between the circuit 13 and the debugging tool 31.
  • Figure 2 illustrates a combination of the first and second modes of implementation of the invention previously introduced. It incorporates the main elements of Figure 1: the electronic circuit 13 consisting of a PCB, which incorporates a programmable processor 14, a collection module 15, a protocol adapter 16 and a connector 18, as well as the debugging tool 30 which comprises a PCB 31, with a logic unit 34 and a connector 32.
  • the connection 20 is replaced by several serial connections, for example four serial connections referenced 20a-20d.
  • the circuit 13 then comprises several serialization units of monitoring data 17a-17d.
  • the processor 14, the collection unit 15 and the serialization units 17a-17d are preferably produced in the same single integrated circuit.
  • the serialization units 17a-17d are connected in parallel with each other between the collection unit 15, or the protocol adapter 16 if necessary, and respective serial connection terminals 18a-18d of the connector 18.
  • the circuit 13 further comprises a unit 1 70 for timing the serialized monitoring data.
  • the timing unit 170 is common for timing the serialization units 17a-17d.
  • the timing unit 170 is denoted CLK in FIG. 2.
  • the debugging tool 30 then comprises several units for restitution of serialized data, referenced 33a-33d, connected in parallel; with each other between respective serial connection terminals 32a-32d of the connector 32 and the logic unit 34.
  • the rendering units 33a-33d can be grouped together within a data rendering module 33. Such grouping allows to use certain components in a manner shared between the rendering units 33a-33d.
  • the data restitution module 33 can be carried by the card 31.
  • the restitution units 33a-33d are arranged within the module 33 to transmit to the logical unit 34 restored data in the form of a stream of recombined data.
  • the timing unit 170 used for timing the serialization units 17a-17d is also used for timing a serialization of data produced by the execution of part of the program by the processor 14.
  • an additional serialization unit, referenced 17e is connected at the input to a data output bus of the processor 14, referenced 19a.
  • a logic unit 190, denoted LOG., May possibly be placed on the bus 19a.
  • the data produced by the execution of the program part by the processor 14 are then transmitted by a serial connection 19b to an external device not shown.
  • the timing unit 170 and the serialization units 17a-17e are advantageously grouped within the serialization module 17.
  • the serialization module 17 can also include a data restitution unit 17f, in order to restore the data transmitted in serial form by the connection 19b to the processor 14 to be used during the execution of the part of the program.
  • a serialization module 17, comprising the units 17a-17f and 170 was produced on a silicon substrate. It occupies a portion of substrate of about 2 square millimeter. In general, for a transmission operating for example at
  • the data transmission rate of surveillance data between PCBs 13 and 31 is nx 300 Megabytes per second, n being the number of serial connections used to connect cards 13 and 31
  • n being the number of serial connections used to connect cards 13 and 31
  • Each of the n serial connections operates at 3 Gigabits per second, so that the overall data transmission rate for surveillance data is equal to nx 3 Gigabits per second.
  • a set of program execution monitoring data can then be transmitted in real time, during the execution of the program part by the processor 14. It is understood that the invention can be implemented for a circuit electric comprising a processor operating at any speed, in particular greater than 150 MegaHertz.
  • other data serialization standards than the SATA-PHY standard can be used in an equivalent manner.
  • the timing unit 170 is used to clock both several monitoring data serialization units and a serialization unit of data produced by program execution.
  • the timing unit 170 can also be devoted only to the timing of the serialization units of the monitoring data, or else be devoted to the timing of the serialization unit of the data produced by the execution of the program. and a single serialization unit for surveillance data.

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)

Abstract

Un procédé de surveillance de l’exécution d’un programme par un processeur (14) comprend des opérations de collecte et de transmission de données de surveillance. Les données de surveillance sont sérialisées avant d’être transmises, puis restituées au sein d’un dispositif de mise au point du programme. Une même unité de cadencement (170) est utilisée pour sérialiser une partie au moins des données de surveillance et pour cadencer une autre sérialisation de données. L’autre sérialisation de données peut concerner des données produites par l’exécution du programme, ou une autre partie des données de surveillance.

Description

SURVEILLANCE DE L'EXECUTION D'UN PROGRAMME PAR UN PROCESSEUR D'UN CIRCUIT ELECTRONIQUE
La présente invention concerne un procédé de surveillance d'une exécution d'un programme par un processeur d'un circuit électronique. Elle concerne aussi un circuit électronique comprenant un processeur programmable, adapté pour mettre en œuvre un tel procédé. De très nombreux appareils incorporent une carte électronique spécifiquement conçue pour une application particulière, qui correspond à l'utilisation de l'appareil ou à une fonction annexe liée à cette utilisation. Une telle carte se présente comme un circuit électronique imprimé (ou PCB de l'anglais «Printed Circuit Board») qui porte des composants électroniques discrets et/ou intégrés, parmi lesquels figure un processeur. Un tel processeur est couramment intégré dans un ASIC (de l'anglais «Application Spécifie Integrated Circuit»). Afin que des fonctions de la carte puissent être personnalisées par le fabriquant de l'appareil, le processeur est généralement programmable. Ainsi, des fonctions différentes peuvent être offertes par des cartes identiques, mais programmées différemment. Un même modèle de carte peut alors être utilisé dans des appareils de clients différents, ce qui permet de réduire considérablement le prix unitaire des cartes. Parmi les appareils qui incorporent une carte électronique, on peut citer, à titre d'exemple, les lecteurs de disque dur, les modems, les téléphones mobiles, les machines à laver, les réveils,... Différents appareils d'un même type, par exemple différents lecteurs de disques durs, ont des fonctionnements qui varient en fonction du modèle de l'appareil. Ces variantes de fonctionnement sont obtenues, notamment, par des programmations différentes des processeurs des cartes incorporées dans ces appareils, en fonction du modèle de ces appareils. La programmation du processeur est effectuée par le fabriquant de l'appareil (i.e. le client), et non par le fabricant de la carte. Pour la mise au point du programme, le client utilise un outil de debogage, qui permet de rechercher et de corriger des erreurs éventuellement présentes dans le programme. L'outil de debogage est relié au processeur programmé, et permet de commander l'exécution de parties du programme par le processeur. Il identifie les commandes programmées qui sont successivement exécutées, et donne accès à des états de certains éléments du processeur tels que le contenu de registres, l'état de certains bus, des valeurs d'adresses pointées, etc. La connaissance de ces états permet au programmeur de modifier le programme, pour corriger des erreurs présentes dans la version initiale. Pour permettre une telle mise au point d'un programme, le circuit électronique comprend, outre le processeur, un module de collecte de données pour la surveillance de l'exécution du programme. Parmi les données de surveillance collectées figurent les états d'éléments du processeur à différents instants lors de l'exécution du programme, mentionnés plus haut. La norme IEEE 5001, connue par l'Homme du métier sous l'appellation «Nexus», établit une sélection des données de surveillance. Elle fixe en outre la structure de ces données de surveillance, ainsi que la façon selon laquelle elles sont transmises à l'outil de debogage du programme. L'ensemble des données de surveillance sélectionnées est aussi appelé trace d'exécution du programme et des données associées à ce programme. Le débit de transmission des données de surveillance à l'outil de debogage dépend de la vitesse de fonctionnement du processeur, de la vitesse de transmission des données de surveillance et de la dimension du bus de liaison entre la carte qui porte le processeur et l'outil de debogage. A titre d'exemple, pour une transmission fonctionnant à 150 MégaHertz et un bus de deux octets, le débit de transmission est de 300 Mégaoctets par seconde. Or, il est prévu que les processeurs présenteront dans les prochaines années une complexité et une vitesse de fonctionnement toujours croissantes. Des processeurs fonctionnant à environ 1 GigaHertz sont envisagés. En conséquence, le débit de données de surveillance transmises à un outil de debogage, nécessaire pour surveiller efficacement en temps réel l'exécution d'un programme, est destiné à augmenter considérablement. Or, ce débit est limité aujourd'hui à environ 400 Mégaoctets par seconde, pour les modes de transmission sur 16 bits actuellement utilisés entre la carte qui porte le processeur et l'outil de debogage. On peut envisager de mémoriser au sein du circuit électronique les données de surveillance de l'exécution du programme, au fur et à mesure de leur apparition, et de les transmettre à l'outil de debogage de façon différée, avec un débit de transmission inférieur à la vitesse d'apparition desdites données de surveillance. Une telle solution nécessite de prévoir une grande capacité mémoire dans le circuit. Or de telles capacités mémoires sont onéreuses. Il en résulterait un prix élevé de chaque appareil, alors que la mémoire ajoutée serait par ailleurs inutile lors du fonctionnement normal de chaque appareil. Pour transmettre les données de surveillance à l'outil de debogage en temps réel pendant l'exécution du programme, selon un débit compatible avec la vitesse de fonctionnement du processeur et la quantité de données de la trace, il est connu d'utiliser une transmission série. Pour cela, une unité de serialisation des données de surveillance est prévue dans le circuit, ainsi qu'une unité de cadencement nécessaire pour cadencer les données sérialisées. Mais l'unité de serialisation et l'unité de cadencement constituent des éléments de circuit supplémentaires, qui engendrent une augmentation du prix unitaire de chaque circuit. Un but de la présente invention est alors de proposer un procédé de mise au point d'un programme qui est compatible avec une vitesse élevée d'exécution du programme, et qui limite l'augmentation du prix de chaque circuit. Pour cela, l'invention propose un procédé de surveillance de l'exécution d'un programme par un processeur d'un circuit électronique, suivant lequel des données de surveillance sont transmises sous forme sérialisée entre un circuit qui incorpore le processeur et un dispositif de mise au point du programme, et suivant lequel une unité de cadencement de données sérialisées est partagée entre plusieurs unités de serialisation. Ainsi une même unité de cadencement est commune à plusieurs unités de serialisation, ce qui évite de dupliquer certains composants au sein du circuit. Il en résulte une diminution de la complexité du circuit, une réduction du nombre de broches («pins» en anglais) du circuit, ainsi qu'une réduction de la taille du substrat de silicium à partir duquel le circuit est réalisé. Le niveau d'intégration du circuit peut ainsi être supérieur, et son prix de revient est réduit en conséquence. Les données de surveillance sont transmises sous forme série entre le circuit qui incorpore le processeur et l'outil de debogage. Elles sont donc transmises avec le débit caractéristique de la connexion série. En fonction de la connexion série utilisée, ce débit peut-être très supérieur aux débits de transmission les plus élevés obtenus par les modes de transmission actuellement utilisés pour des données de surveillance. Un premier avantage d'un procédé selon l'invention résulte de la maîtrise des dispositifs de serialisation atteinte à ce jour, qui font de la transmission série un mode de transmission sûr, efficace et peu onéreux. Un second avantage d'un procédé selon l'invention réside dans le nombre réduit de fils de transmission que comprend une connexion série. En effet, une connexion série peut comprendre cinq fils seulement, alors qu'un bus de 16 octets comprenant 20 fils est actuellement utilisé pour la connexion entre un circuit à processeur programmable et un outil de debogage. Pour cette raison, le prix de la connexion du circuit au dispositif de debogage est réduit en utilisant une connexion série. Selon un premier mode de mise en œuvre de l'invention, l'unité de cadencement est commune entre, d'une part, une première unité de serialisation destinée à traiter des données de surveillance de l'exécution du programme, et, d'autre part, une seconde unité de serialisation destinée à traiter des données produites par l'exécution du programme. Le procédé de surveillance de l'exécution du programme par le processeur du circuit électronique comprend alors les étapes suivantes : - relier le circuit à un dispositif de mise au point du programme par une connexion externe au circuit et comprenant au moins une connexion série ; - exécuter une partie au moins du programme ; - collecter, au sein du circuit, des données de surveillance de l'exécution de ladite partie du programme ; et - transmettre les données de surveillance au dispositif de mise au point du programme par l'intermédiaire de la connexion externe. L'étape de transmission des données de surveillance, effectuée en temps réel pendant l'exécution du programme, comprend elle même les sous- étapes suivantes : - sérialiser les données de surveillance au sein du circuit ; - transmettre les données de surveillance sérialisées ; et - restituer les données de surveillance au sein du dispositif de mise au point du programme. Une même unité de cadencement utilisée pour cadencer les données de surveillance sérialisées est aussi utilisée pour cadencer une autre serialisation de données produites par l'exécution de ladite partie du programme. Cette double utilisation de l'unité de cadencement évite de prévoir une unité de cadencement distincte pour chaque type de données sérialisées. L'invention propose aussi un circuit électronique qui est adapté pour permettre d'utiliser un procédé de surveillance de l'exécution d'un programme conformément au premier mode de mise en œuvre de l'invention. Un tel circuit électronique comprend : - un processeur programmable ; - une unité de collecte de données de surveillance de l'exécution d'une partie d'un programme par le processeur ; - un connecteur série agencé pour transmettre des données de surveillance collectées ; et - une unité de serialisation des données de surveillance collectées, reliée en entrée à l'unité de collecte et en sortie au connecteur, et est caractérisé en ce qu'il comprend en outre une unité de cadencement disposée pour cadencer les données de surveillance sérialisées et pour cadencer une autre serialisation de données produites par l'exécution d'une partie au moins du programme. Selon un second mode de mise en œuvre de l'invention, l'unité de cadencement est commune entre plusieurs unités de serialisation destinées à traiter chacune des parties respectives des données de surveillance de l'exécution du programme. Le procédé de surveillance de l'exécution d'un programme par un processeur d'un circuit électronique comprend alors les étapes suivantes : - relier le circuit à un dispositif de mise au point du programme par une connexion externe au circuit et comprenant plusieurs connexions série ; - exécuter une partie au moins du prograrnm e ; - collecter, au sein du circuit, des données de surveillance de l'exécution de ladite partie du programme ; et - transmettre les données de surveillance au dispositif de mise au point du programme par l'intermédiaire de la connexion externe. L'étape de transmission des données de surveillance comprend alors elle-même les sous-étapes suivantes : - sérialiser les données de surveillance au sein du circuit en utilisant plusieurs unités de serialisation en parallèle les unes avec les autres pour sérialiser des parties respectives d es données de surveillance, une unité de cadencement commune étant utilisée pour cadencer lesdites parties respectives des données de surveillance sérialisées par les unités de serialisation ; - transmettre les données de surveillance sérialisées simultanément par l'intermédiaire de plusieurs des connexions série comprises dans la connexion externe et reliées respectivement auxdites unités de serialisation ; et - restituer les données de surveillance au sein du dispositif de mise au point du programme en utilisant plusieurs unités de restitution en parallèle les unes avec les autres po ur restituer lesdites parties respectives des données de surveillance. Ainsi, la transmission des données de surveillance sérialisées est effectuée simultanément par l'intermédiaire de plusieurs connexions série comprises dans la connexion externe et reliées respectivement aux unités de sérialisation. Corrélativement, plusieurs unités de restitution sont utilisées en parallèle les unes avec les autres dans le dispositif de mise au point du programme pour restituer lesdites parties respectives des données de surveillance. Le débit global de transmission des données de surveillance ainsi obtenu est alors encore supérieur. Selon l'invention, la disposition de plusieurs unités de serialisation au sein du circuit est combinée avec l'utilisation d'une unité de cadencement unique. De cette façon, les avantages précédemment cités concernant la diminution de la complexité du circuit, la réduction du nombre de broches, ainsi que la réduction de la taille du substrat du circuit sont encore obtenus. Un circuit électronique adapté pour un procédé de surveillance selon le second mode de mise en œuvre de l'invention comprend : - un processeur programmable ; - une unité de collecte de données de surveillance de l'exécution d'une partie d'un programme par le processeur ; - un connecteur comprenant plusieurs bornes de connexion série agencées pour transmettre des parties respectives des données de surveillance collectées ; et - plusieurs unités de serialisation de données de surveillance reliées en parallèle les unes avec les autres chacune entre l'unité de collecte et une borne respective de connexion série du connecteur, et est caractérisé en ce qu'il comprend en outre une unité commune de cadencement des données de surveillance sérialisées agencée pour cadencer simultanément lesdites unités de serialisation des données de surveillance. L'invention concerne enfin un contrôleur de disque dur qui comprend un circuit électronique adapté pour permettre d'utiliser un procédé de surveillance conforme au premier et/ou au second mode de mise en œuvre de l'invention. D'autres particularités et avantages de la présente invention apparaîtront dans la description ci-après d'un exemple de mise en œuvre non limitatif, en référence aux dessins annexés, dans lesquels : - la figure 1 représente un circuit électronique relié à un outil de debogage dans lequel l'invention peut être mise en œuvre, et - la figure 2 représente une mise en œuvre de l'invention dans un circuit électronique relié à un outil de debogage selon la figure 1. Conformément à la figure 1 , un dispositif de stockage de masse 10 comprend une unité d'enregistrement de données 11 , par exemple un disque dur, noté HD. Le dispositif de stockage 10 comprend en outre un circuit électronique 13, qui peut être réalisé sous forme d'une carte PCB. Le circuit 13 est le contrôleur du disque dur 11. Il comprend un processeur programmable 14, noté CPU, et pouvant être porté par la carte PCB. Le processeur 14 est relié par une première connexion 12 à l'unité d'enregistrement 11. La connexion 12 transmet des instructions de contrôle de l'u nité d'enregistrement 11 , ainsi que des données lues ou destinées à être enregistrées dans l'unité 11. Une seconde connexion, référencée 19, relie le processeur 14 à un dispositif externe non représenté, qui utilise les données lues dans l'unité d'enregistrement 11 , ou qui fournit des données destinées à être enregistrées dans l'unité 11. Le circuit 13 comprend en outre des blocs de circu it suivants : - une unité de collecte 15 connectée en entrée à une sortie du processeur 14 de façon à collecter des données de surveillance de l'exécution d'un programme par le processeur 14. L'unité de collecte 15 peut être conforme à la norme «Nexus» introduite plus haut ; - une unité 17 de serialisation des données collectées, notée SER. sur la figure. L'unité de serialisation 17 est reliée en entrée à une sortie de l'unité de collecte 15 ; et - un connecteur série 18, noté CONN. sur la figure, relié à une sortie de l'unité de serialisation 17. Ainsi, des données de surveillance de l'exécution d'un programme ou d'une partie de programme par le processeur 14 sont collectées et présentées au niveau du connecteur 18. Eventuellement, l'unité de serialisation 17 peut être reliée à l'unité de collecte 15 par l'intermédiaire d'un adaptateur de protocoles 16, noté ADAPT. sur la figure. L'adaptateur 16 effectue une conversion de protocoles d'échanges de données entre l'interface de sortie de l'unité de collecte 15 et l'interface d'entrée de l'unité de serialisation 17. Selon une réalisation avantageuse du circuit 13, le processeur 14, l'unité de collecte 15, l'unité de serialisation 17 et, le cas échéant, l'adaptateur 16 peuvent être réalisés dans un circuit intégré unique. Les connexions entre ces blocs de circuit sont alors réalisées sous forme intégrée. Il en résulte une suppression de bornes en forme de plots (désignés par < pads» en anglais) nécessaires pour connecter ces blocs de circuit les uns aux autres. La quantité de substrat de silicium nécessaire pour réaliser les unités 1 5-17 est diminuée en conséquence. L'assemblage du circuit 13 est aussi simplifié. Le circuit 13 possède alors un prix de revient particulièrement bas. Un dispositif de mise au point de programmes 30, appelé outil de debogage, comprend une carte PCB 31 et une unité informatique 36. La carte 31 porte un connecteur série 32, aussi noté CONN., une unité de restitution de données sérialisées 33, notée DESER., et une unité logiqu e 34, notée CPLD (pour «Complex Programmable Logique Device» en anglais). L'unité de restitution 33 est connectée en entrée au connecteur 32 et en sortie à une entrée de l'unité logique 34. L'unité logique 34 est connectée en sortie à un port de l'unité informatique 36 par une connexion 35. E n outre, elle peut éventuellement incorporer en entrée un adaptateur qui re mplit une fonction inverse de celle de l'adaptateur 16. L'unité informatique 36 héberge un logiciel de mise au point de programmes, d'un type connu de l'Homme du métier. Il permet à un programmateur de suivre une exécution d'un programme par le processeur 14, à partir de données de surveillance de cette exécution du programme, et de modifier éventuellement le programme lui-même. Le dispositif de stockage de masse 10 et l'outil de debogage 30 sont reliés l'un à l'autre par une connexion série 20, disposée entre les connecteurs 18 et 32. La connexion 20 transmet des signaux correspondant à des données de surveillance de l'exécution du programme collectées par le module 14 et transmises à destination de l'outil de debogage 30. Elle peut aussi transmettre des signaux de commande de lancement et d'arrêt de l'exécution d'un programme par le processeur 14. De telles commandes sont produites par l'outil de debogage 30 à destination du processeur 14. Des instructions de programmation du processeur 14 sont éventuellement produites à partir de l'outil de debogage 30. Des signaux correspondant à de telles instructions sont aussi transmis par la connexion 20. La connexion série 20 est de l'un des types connus de l'Homme de métier. Par exemple, selon la norme SATA (pour «Sériai Advanced Technology Attachment», en anglais), 1 octet mis sous forme série correspond à 10 bits. Pour un processeur 14 et une unité logique 34 cadencés à 150 MégaHertz, et pour des données de surveillance produites sur deux octets, le débit nécessaire pour la transmission des données sérialisées par la connexion 20 est d'au moins 3 Gigabits par seconde. Des connexions série, des unités de serialisation et des unités de restitution de données sérialisées qui permettent un tel débit sont disponibles aujourd'hui. Certaines de ces connexions série possèdent cinq fils : deux fils de signaux différentiels, deux fils d'alimentation électrique et un fil de masse électrique. Par ailleurs, une unité de serialisation adaptée pour un tel débit de transmission occupe une portion de substrat de surface 0,25 millimètre-carré environ. Elle est donc plus petite que l'ensemble des plots nécessaires pour connecter un circuit intégré à un bus de deux octets. La transmission des données de surveillance par la connexion 20 peut alors être effectuée en temps réel pendant l'exécution du programme par le processeur 14. Un programmeur qui utilise l'outil de debogage 31 peut disposer d'une quantité de données de surveillance d'autant plus grande que le débit de transmission est élevé entre le circuit 13 et l'outil de debogage 31. Suivant le second mode de mise en œuvre de l'invention illustré par la figure 2, le débit de transmission entre le circuit 13 et l'outil de debogage 31 est multiplié par 4. Il est entendu que cette valeur de multiplication du débit de transmission est prise à titre d'exemple, et que le principe exposé ci-dessous peut être utilisé pour obtenir d'autres valeurs de débit de transmission. La figure 2 illustre une combinaison des premier et second modes de mise en œuvre de l'invention introduits préalablement. Elle reprend les principaux éléments de la figure 1 : le circuit électronique 13 constitué par une carte PCB, qui incorpore un processeur programmable 14, un module de collecte 15, un adaptateur de protocoles 16 et un connecteur 18, ainsi que l'outil de debogage 30 qui comprend une carte PCB 31, avec une unité logique 34 et un connecteur 32. La connexion 20 est remplacée par plusieurs connexions série, par exemple quatre connexions série référencées 20a-20d. Le circuit 13 comprend alors plusieurs unités de serialisation de données de surveillance 17a-17d. Le processeur 14, l'unité de collecte 15 et les unités de serialisation 17a-17d sont réalisés de préférence dans un même circuit intégré unique. Les unités de serialisation 17a-17d sont reliées en parallèle les unes avec les autres entre l'unité de collecte 15, ou l'adaptateur de protocoles 16 le cas échéant, et des bornes de connexion série respectives 18a-18d du connecteur 18. Le circuit 13 comprend en outre une unité 1 70 de cadencement des données de surveillance sérialisées. L'unité de cadencement 170 est commune pour cadencer les unités de serialisation 17a-17d. L'unité de cadencement 170 est notée CLK sur la figure 2. L'outil de debogage 30 comprend alors plusieurs unités de restitution de données sérialisées, référencées 33a-33d, reliées en parallèle les; unes avec les autres entre des bornes de connexion série respectives 32a-32d du connecteur 32 et l'unité logique 34. Les unités de restitution 33a-33d peuvent être regroupées au sein d'un module de restitution de données 33. Un tel regroupement permet d'utiliser certains composants d'une façon partagée entre les unités de restitution 33a-33d. Le module de restitution de données 33 peut-être porté par la carte 31. Les unités de restitution 33a-33d sont ag&ncées au sein du module 33 pour transmettre à destination de l'unité logique 34 des données restituées sous forme d'un flux de données recombiné. L'unité de cadencement 170 utilisée pour cadencer les unités de serialisation 17a-17d est aussi utilisée pour cadencer une serialisation de données produites par l'exécution d'une partie du programme par le processeur 14. A cette fin une unité de serialisation supplémentaire, référencée 17e, est connectée en entrée à un bus de sortie de données du processeur 14, référencé 19a. Une unité logique 190, notée LOG., peut éventuellement être disposée sur le bus 19a. Les données produites par l'exécution de la partie de programme par le processeur 14 sont alors transmises par une connexion série 19b à un dispositif externe non représenté. L'unité de cadencement 170 et les unités de serialisation 17a-17e sont avantageusement regroupées au sein du module de serialisation 17. Le module de serialisation 17 peut aussi comprendre une unité de restitution de données 17f, afin de restituer des données transmises sous forme série par la connexion 19b à destination du processeur 14 pour être utilisées lors de l'exécution de la partie du programme. Un tel module de serialisation 17, comprenant les unités 17a-17f et 170 a été réalisé sur un substrat de silicium. Il occupe une portion de substrat d'environ 2 millimètre-carré. De façon générale, pour une transmission fonctionnant par exemple à
600 MégaHertz et pour des données de surveillance codées sur 2 octets, le débit de transmission des données de surveillance entre les cartes PCB 13 et 31 est n x 300 Mégaoctets par seconde, n étant le nombre de connexions série utilisées pour relier les cartes 13 et 31. Chacune des n connexions série fonctionne à 3 Gigabits par seconde, de sorte que le débit global de transmission de données de surveillance est égal à n x 3 Gigabits par seconde. Un ensemble de données de surveillance de l'exécution du programme peut alors être transmis en temps réel, pendant l'exécution de la partie de programme par le processeur 14. II est bien entendu que l'invention peut être mise en œuvre pour un circuit électrique comprenant un processeur fonctionnant à une vitesse quelconque, notamment supérieure à 150 MégaHertz. En outre, d'autres normes de serialisation de données que la norme SATA-PHY peuvent être utilisées de façon équivalente. Enfin, dans le mode de mise en œuvre de l'invention qui a été décrit en détail, l'unité de cadencement 170 est utilisée pour cadencer à la fois plusieurs unités de serialisation de données de surveillance et une unité de serialisation de données produites par l'exécution du programme. Mais, il est bien entendu que l'unité de cadencement 170 peut aussi être consacrée seulement au cadencement des unités de serialisation des données de surveillance, ou bien être consacrée au cadencement de l'unité de serialisation des données produites par l'exécution du programme et d'une seule unité de serialisation de données de surveillance.

Claims

R E V E N D I C A T I O N S
1. Procédé de surveillance de l'exécution d'un programme par un processeur (14) d'un circuit électronique (13), comprenant les étapes suivantes : - relier le circuit à un dispositif de mise au point du programme (30) par une connexion (20) externe au circuit et comprenant au moins une connexion série ; - exécuter une partie au moins du programme ; - collecter, au sein du circuit (13), des données de surveillance de l'exécution de ladite partie du programme ; et - transmettre les données de surveillance au dispositif de mise au point du programme (30) par l'intermédiaire de la connexion externe (20), suivant lequel l'étape de transmission des données de surveillance est effectuée en temps réel pendant l'exécution du programme et comprend les sous-étapes suivantes : - sérialiser les données de surveillance au sein du circuit (13) ; - transmettre les données de surveillance sérialisées ; et - restituer les données de surveillance au sein du dispositif de mise au point du programme (30), et suivant lequel une unité de cadencement (170) utilisée pour cadencer les données de surveillance sérialisées est aussi utilisée pour cadencer une autre serialisation de données produites par l'exécution de ladite partie du programme.
2. Procédé selon la revendication 1 , suivant lequel la transmission des données de surveillance sérialisées est effectuée avec un débit d'au moins
3 Gigabits par seconde.
3. Procédé selon la revendication 1 ou 2, suivant lequel le dispositif de mise au point du programme (30) comprend : - un connecteur série (32) pour recevoir les données de surveillance de l'exécution de la partie de programme dans ledit circuit (13) ; - une unité de traitement des données de surveillance (36) ; - une unité logique (34) reliée en sortie à un port de l'unité de traitement des données de surveillance (36) ; et - au moins une unité de restitution de données sérialisées (33) reliée en entrée au connecteur (32) et en sortie à l'unité logique (34).
4. Procédé de surveillance de l'exécution d'un programme par un processeur (14) d'un circuit électronique (13), comprenant les étapes suivantes : - relier le circuit à un dispositif de mise au point du programme (30) par une connexion (20) externe au circuit et comprenant plusieurs connexions série (20a-20d) ; - exécuter une partie au moins du programme ; - collecter, au sein du circuit (13), des données de surveillance de l'exécution de ladite partie du programme ; et - transmettre les données de surveillance au dispositif de mise au point du programme (30) par l'intermédiaire de la connexion externe (20), suivant lequel l'étape de transmission des données de surveillance comprend les sous-étapes suivantes : - sérialiser les données de surveillance au sein du circuit (13) en utilisant plusieurs unités de serialisation (17a-17d) en parallèle les unes avec les autres pour sérialiser des parties respectives des données de surveillance, une unité de cadencement commune (170) étant utilisée pour cadencer lesdites parties respectives des données de surveillance sérialisées par les unités de serialisation (17a-17d) ; - transmettre les données de surveillance sérialisées simultanément par l'intermédiaire de plusieurs des connexions série (20a-20d) comprises dans la connexion externe (20) et reliées respectivement auxdites unités de serialisation (17a-17d) ; et - restituer les données de surveillance au sein du dispositif de mise au point du programme (30) en utilisant plusieurs unités de restitution (33a-33d) en parallèle les unes avec les autres pour restituer lesdites parties respectives des données de surveillance.
5. Procédé selon la revendication 4, suivant lequel la transmission des données de surveillance sérialisées est effectuée avec un débit global d'au moins 3 Gigabits par seconde.
6. Procédé selon la revendication 4 ou 5, suivant lequel la transmission des' données de surveillance est effectuée en temps réel pendant l'exécution de la partie du programme.
7. Procédé selon l'une quelconque des revendications 4 à 6, suivant lequel le dispositif de mise au point du programme (30) comprend : - un connecteur (32) comprenant plusieurs bornes de connexion série (32a-32d) pour recevoir respectivement les parties des données de surveillance de l'exécution du programme dans ledit circuit (13) ; - une unité de traitement des données de surveillance (36) ; - une unité logique (34) reliée en sortie à un port de l'unité de traitement des données de surveillance (36) ; et - plusieurs unités de restitution de données sérialisées (33a-33d) reliées en parallèle les unes avec les autres chacune entre une borne respective de connexion série (32a-32d) du connecteur (32) et l'unité logique (34), pour transmettre à destination de l'unité logique des données restituées sous forme d'un flux de données recombiné.
8. Circuit électronique (13) comprenant : - un processeur programmable (14) ; - une unité (15) de collecte de données de surveillance de l'exécution d'une partie d'un programme par le processeur ; - un connecteur série (18) agencé pour transmettre des données de surveillance collectées ; et - une unité (17) de serialisation des données de surveillance collectées, reliée en entrée à l'unité de collecte (15) et en sortie au connecteur (18), caractérisé en ce que le circuit comprend en outre une unité de cadencement (170) disposée pour cadencer les données de surveillance sérialisées et pour cadencer une autre serialisation de données produites par l'exécution de la partie du programme.
9. Circuit selon la revendication 8, dans lequel le processeur (14), l'unité de collecte (15) et l'unité de serialisation (17) sont réalisés dans un circuit intégré unique.
10. Circuit selon la revendication 8 ou 9, dans lequel l'unité de serialisation (17) est reliée à l'unité de collecte (15) par l'intermédiaire d'un adaptateur de protocoles d'échanges de données (16).
11. Circuit selon l'une quelconque des revendications 8 à 10, dans lequel l'unité de serialisation (17) est adaptée pour transmettre les données de surveillance sérialisées avec un débit d'au moins 3 Gigabits par seconde.
12. Circuit électronique (13) comprenant : - un processeur programmable (14) ; - une unité (15) de collecte de données de surveillance de l'exécution d'une partie d'un programme par le processeur ; - un connecteur (18) comprenant plusieurs bornes de connexion série (18a-18d) agencées pour transmettre des parties respectives des données de surveillance collectées ; et - plusieurs unités de serialisation de données de surveillance (17a-17d) reliées en parallèle les unes avec les autres chacune entre l'unité de collecte (15) et une borne respective de connexion série (18a-18d) du connecteur (18), caractérisé en ce que le circuit comprend en outre une unité commune (170) de cadencement des données de surveillance sérialisées agencée pour cadencer simultanément lesdites unités de serialisation des données de surveillance (17a-17d).
13. Circuit selon la revendication 12, dans lequel le processeur (14), l'unité de collecte (15) et les unités de serialisation (17a-17d) sont réalisés dans un circuit intégré unique.
14. Circuit selon la revendication 12 ou 13, dans lequel les unités de serialisation (17a-17d) sont reliées à l'unité de collecte (15) par l'intermédiaire d'un adaptateur de protocoles d'échanges de données (16).
15. Circuit selon l'une quelconque des revendications 12 à 14, dans lequel les unités de serialisation (17a-17d) sont adaptées pour transmettre les données de surveillance sérialisées avec un débit global d'au moins 3 Gigabits par seconde.
16. Contrôleur de disque dur comprenant un circuit selon l'une quelconque des revendications 8 à 15.
EP05729301A 2004-02-23 2005-02-16 SURVEILLANCE DE L&rsquo;EXECUTION D&rsquo;UN PROGRAMME PAR UN PROCESSEUR D&rsquo;UN CIRCUIT ELECTRONIQUE Withdrawn EP1723525A2 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0401790 2004-02-23
PCT/FR2005/000358 WO2005091144A2 (fr) 2004-02-23 2005-02-16 Surveillance de l’execution d’un programme par un processeur d’un circuit electronique

Publications (1)

Publication Number Publication Date
EP1723525A2 true EP1723525A2 (fr) 2006-11-22

Family

ID=34944903

Family Applications (1)

Application Number Title Priority Date Filing Date
EP05729301A Withdrawn EP1723525A2 (fr) 2004-02-23 2005-02-16 SURVEILLANCE DE L&rsquo;EXECUTION D&rsquo;UN PROGRAMME PAR UN PROCESSEUR D&rsquo;UN CIRCUIT ELECTRONIQUE

Country Status (3)

Country Link
US (1) US7607044B2 (fr)
EP (1) EP1723525A2 (fr)
WO (1) WO2005091144A2 (fr)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100255026B1 (ko) * 1994-12-28 2000-05-01 디. 크레이그 노룬드 마이크로프로세서 및 디버그 시스템
GB9622684D0 (en) * 1996-10-31 1997-01-08 Sgs Thomson Microelectronics An integrated circuit device and method of communication therwith
WO1999048001A1 (fr) * 1998-03-18 1999-09-23 Lsi Logic Corporation Ameliorations apportees a des systemes de developpement a microprocesseur
SE9801678L (sv) * 1998-05-13 1999-11-14 Axis Ab Datorchip och datoranordning med förbättrad avlusningsförmåga
JP4190114B2 (ja) * 1999-11-10 2008-12-03 株式会社ルネサステクノロジ マイクロコンピュータ
US6687779B1 (en) * 2000-07-14 2004-02-03 Texas Instruments Incorporated Method and apparatus for transmitting control information across a serialized bus interface
US7565576B2 (en) 2003-04-17 2009-07-21 Seagate Technology Llc Method and apparatus for obtaining trace data of a high speed embedded processor

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO2005091144A2 *

Also Published As

Publication number Publication date
WO2005091144A3 (fr) 2006-12-07
WO2005091144A2 (fr) 2005-09-29
US7607044B2 (en) 2009-10-20
US20070043979A1 (en) 2007-02-22

Similar Documents

Publication Publication Date Title
US6845027B2 (en) Semiconductor chip
EP1110173A1 (fr) Procede de transmission de donnees et carte pour une telle transmission
TWI382306B (zh) 具自測試能力之記憶體系統及測試記憶體系統之方法
FR2862147A1 (fr) Reconfiguration dynamique de liaisons de type pci-express
FR2612313A1 (fr) Selecteur programmable d&#39;options
EP0819283B1 (fr) Systeme de collecte d&#39;informations pour lecteurs de cartes
TW201133008A (en) On-die logic analyzer for semiconductor die
FR2868647A1 (fr) Interface de transmission
EP1310847A1 (fr) Système de téléchargement et de télémaintenance d&#39;une carte électronique
EP0540427A1 (fr) Circuit d&#39;interface pour carte à circuit intégré
EP0656591B1 (fr) Simulateur de bus numérique intégré dans un système de test automatique
FR3089322A1 (fr) Gestion des restrictions d’accès au sein d’un système sur puce
EP1723525A2 (fr) SURVEILLANCE DE L&amp;rsquo;EXECUTION D&amp;rsquo;UN PROGRAMME PAR UN PROCESSEUR D&amp;rsquo;UN CIRCUIT ELECTRONIQUE
WO2007113025A1 (fr) Module électronique de radiocommunication sans mémoires internes pour le stockage et l&#39;exécution d&#39;un programme de radiocommunication, et dispositif de radiocommunication correspondant
WO2003107185A1 (fr) Procede et systeme de gestion des evenements____________________
FR2948473A1 (fr) Circuit d&#39;interface comportant une memoire de type fifo
FR2611052A1 (fr) Dispositif de test de circuit electrique et circuit comportant ledit dispositif
EP1556765A1 (fr) Transmission de messages numeriques generiques par un circuit de surveillance d&#39;un microprocesseur
WO2012052080A1 (fr) Procede de controle d&#39;un circuit integre
FR3113761A1 (fr) Module d&#39;aquisition et de restitution audio integre sous forme de composant electronique
FR2872944A1 (fr) Support de donnees a mode de test
FR2648588A1 (fr) Systeme de couplage avec interface entre au moins deux appareils electroniques ayant des bus d&#39;acces de format different
EP4187383A1 (fr) Procédé de gestion d&#39;événements et circuit intégré correspondant
FR2823579A1 (fr) Dispositif de traitement de donnees par plusieurs processeurs
WO2004042579A1 (fr) Surveillance d&#39;un programme de microprocesseur par envoi de messages reperables dans le temps

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20060830

AK Designated contracting states

Kind code of ref document: A2

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LI LT LU MC NL PL PT RO SE SI SK TR

AX Request for extension of the european patent

Extension state: AL BA HR LV MK YU

PUAK Availability of information related to the publication of the international search report

Free format text: ORIGINAL CODE: 0009015

DAX Request for extension of the european patent (deleted)
RBV Designated contracting states (corrected)

Designated state(s): DE FR GB IT

17Q First examination report despatched

Effective date: 20080107

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20130903