EP1532555A2 - Verfahren und vorrichtung zum äquivalenzvergleich digitaler schaltungen - Google Patents

Verfahren und vorrichtung zum äquivalenzvergleich digitaler schaltungen

Info

Publication number
EP1532555A2
EP1532555A2 EP03794961A EP03794961A EP1532555A2 EP 1532555 A2 EP1532555 A2 EP 1532555A2 EP 03794961 A EP03794961 A EP 03794961A EP 03794961 A EP03794961 A EP 03794961A EP 1532555 A2 EP1532555 A2 EP 1532555A2
Authority
EP
European Patent Office
Prior art keywords
description
circuit
description format
format
signal path
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP03794961A
Other languages
English (en)
French (fr)
Inventor
Wolfgang Günther
Rolf Drechsler
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Onespin Solutions GmbH
Original Assignee
Infineon Technologies AG
Onespin Solutions GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG, Onespin Solutions GmbH filed Critical Infineon Technologies AG
Publication of EP1532555A2 publication Critical patent/EP1532555A2/de
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking
    • G06F30/3323—Design verification, e.g. functional simulation or model checking using formal methods, e.g. equivalence checking or property checking

Definitions

  • the present invention relates to a method and a device for generating assignment information for signal path identifiers in circuit descriptions for describing digital circuits according to different description formats. Furthermore, the present invention relates to a digital storage medium with control signals for executing the method according to the invention on a data processing device.
  • the signal path identifiers are generally changed so that, on the basis of the modifications made in the development process, the circuit description generated uses different signal path identifiers at the low level of abstraction. det as the comparison description. In this case, the corresponding assignments must disadvantageously be made by hand in order to be able to carry out the equivalence comparison, which is complex and may even be impossible under certain circumstances.
  • the object of the present invention is therefore to create a system for facilitating the assignment of signal paths in circuit descriptions of a low level of abstraction.
  • a circuit description according to the first description format can include signal path group identifiers, which denotes a group of signal paths. This group of signal paths can in turn be divided into subgroups with their own group identifiers.
  • the first description format preferably stores the digital circuit in a circuit description according to the register transfer level.
  • the second description format can advantageously be the netlist format.
  • the assignment information generated with the method according to the invention or the device according to the invention can be generated as a separate list which is used by a method or a device for carrying out the equivalence comparison.
  • the assignment information can also be generated where the equivalence comparison itself is carried out.
  • a device or a method for carrying out the equivalence comparison can already include the generation of the assignment information, so that in this case the equivalence comparison between two circuit descriptions according to the second description format is carried out while taking into account a circuit description according to the first description format.
  • circuit description of a digital circuit according to the first description format to a circuit description of the digital circuit according to the second description format
  • numerous circuit descriptions can possibly arise, which can have different description formats with different levels of abstraction.
  • the present invention can be carried out by devices set up only for this purpose or by generally usable, programmable devices.
  • the device can be a personal computer, a data processing system, a workstation or another programmable device, in which case the invention also comprises a data carrier which has control signals which are set up in such a way that they are set up in such a way that they interact carry out the method according to the invention with a data processing system.
  • the data processing system must be controlled by the control signals on the data carrier, for which purpose the data processing system preferably has a device for reading out the data
  • the assignment of signal path identifiers is also referred to as matching.
  • the first circuit description is in the VHDL format, which is the digital one
  • the second description format corresponds to the GAT format and represents a net list format.
  • VHDL is translated into GAT format in the form of intermediate stages in several phases.
  • the procedure is as follows; if different signals represent the same function and are therefore represented by the same flip-flops, this flip-flop is assigned a list of names (instead of a single name so far). If necessary, the list can be divided into a main name and several secondary names. When signals are broken down into individual bits, secondary names are generated in the same way in addition to the main name. If complicated data types are used, either possible secondary names can be generated or a reference to the position in the respective data type can be inserted.
  • the equivalence comparison can also be carried out only as a function of the circuit descriptions according to the second description format, since the Circuit descriptions according to the second description format have sufficient information content.
  • the present invention also comes into play in a method or a device for generating a digitally stored circuit description, the circuit description according to the second description format according to the invention being at a lower abstraction level than a circuit description according to the first description format from which the circuit description has been generated in accordance with the second description format.
  • This process which can generally also be referred to as a conversion, leads to a change in the signal path identifier, the information content of the signal path identifier not decreasing according to the invention.
  • the level of abstraction is reduced and the circuit description can be better prepared to initiate the production of the digital circuit, and, on the other hand, improved starting conditions are created for an equivalence comparison.
  • the subsequent equivalence comparison is considerably simplified.
  • signal path identifiers can be assigned to the signal paths of the group, for example when signal path group identifiers are resolved, in which both the name of the signal path group identifier and a sub-name of the corresponding individual signal path or the signal path sub-group appear.
  • the retention of the original information content in relation to the signal path identifier can also be achieved by documenting changes in the signal path identifier.
  • These changes can, for example, be stored as changes at a suitable point in the digitally stored circuit description in accordance with the second description format, so that the programs point either to the generation of assignment information or to carry out the equivalence comparison at this point access the changes made and take them into account when assigning signal paths.
  • references to associated signal paths can be generated and saved with the circuit description in accordance with the second description format, the associated signal paths in the circuit description in accordance with the first description format being identified as belonging together and this identification in the generation of the circuit description in accordance with the second description format immediate signal path identification has been lost.
  • FIG. 1 shows schematically the generation of various circuit descriptions and with a final equivalence comparison according to the exemplary embodiment of the present invention
  • Figure 2 shows schematically the generation of various circuit descriptions with a final equivalence comparison according to the prior art.
  • the procedure according to the prior art is described in FIG.
  • the digital circuit described therein is to be converted into a fourth circuit description which stores the digital circuit in accordance with a second description format.
  • the fourth circuit description 4 has the advantage that it is better suited as a basis for the production of the digital circuit.
  • the digital circuit description 4 has the advantage that it is better suited as a basis for the production of the digital circuit.
  • an equivalence comparison is carried out.
  • this equivalence comparison which is carried out by a program represented as block 6, the equivalence is determined by two circuit descriptions 4, 5 in accordance with the second description format using mathematical methods or evidence, or changes are detected.
  • a fifth circuit description 5 according to the second description format is generated from the first circuit description 1 in accordance with the first description format, the modifications made on the way to generating the fourth circuit description 4 not being carried out.
  • the fourth and fifth circuit descriptions 4, 5 must therefore basically have the same function if the intermediate stages of the second or third circuit description 3, 4 are correctly modified.
  • the equivalence comparison 6 therefore compares the equivalence between the fourth circuit description 4 and the fifth circuit description Description 5. Due to the different origins, however, signal path identifiers in the fourth circuit description 4 and in the fifth circuit description 5 can vary, even though they refer to the same signal paths.
  • FIG. 1 the schematic representation of the procedure according to the system according to the invention is shown.
  • a first circuit description 1 of a digital circuit serves as the starting point.
  • a fourth circuit description 4 according to the second description format is generated via the intermediate stages of a second circuit description 2 and a third circuit description 3, whereas the first circuit description was according to the first description format.
  • digital circuits are stored at a lower level of abstraction than according to the first description format.
  • the fourth circuit description 4 according to the second description format is better suited to creating the prerequisite for the production of the digital circuit.
  • the modifications in connection with the second circuit description 2 and the third circuit description 3 do not become a fundamental change in the function of the digital
  • a fifth circuit description 5 is in turn generated directly from the first circuit description 1 in accordance with the second description format, the modifications made on the way to generating the fourth circuit description 4 not being carried out.
  • Circuit description 4 and the fifth circuit description Exercise 5 as well as the first circuit description 1 according to the first description format.
  • the equivalence comparison 6 in the first circuit description 1 evaluates in particular the signal path identifier in order to be able to better assign the signal path identifier in the fourth circuit description 4 and the fifth circuit description 5.
  • exemplary signal path identifiers are used to show how the assignment information is generated for the equivalence comparison.
  • the first circuit description 1 in the example described comprises a record of the following definitions:
  • IO_adrval std_ulogic; - Address / Comma ⁇ d valid
  • IO_adbus std_ulogic_vector (31 DOWNTO 0); - Data / address bus flsg: std_ulogic; - error signal
  • the aforementioned record thus contains 35 individual signals, de ⁇ ren signal path identifier read as follows: oc_bus_ sense -flsg oc_bus_ sense _io_adbus (0) oc_bus_ sense _io_adbus (l) oc_bus_ sense _io_adbus (2) oc_bus_ sense. _io_adbus (3) oc_bus_ sense _io_adbus (4) oc_bus_ sense _io_adbus (5) oc_bus_ sense jo_adbus (6) oc_bus.
  • _io_adbus (18 oc_bus. sense _io_adbus (1 oc_bus. sense . _io_adbus (20 oc_bus. sense. _io_adbus (21 oc bus sense .io_adbus (22; ioc_bus_sense_io_adbus (23) ioc_bus_sense_io_adbus (24) ioc_bus_sense_io_adbus (25) ioc_bus_sense_io_adbus (26) ioc_bus_sense_io_adbus (27) ioc_bus_sense_io_adbus (28) ioc_bus_sense_io_adbus (29) ioc_bus_se ⁇ se_io_adbus (30) ioc_bus_sense_io_adbus (31) ioc_bus_se ⁇ se
  • the signal path identifiers of the fourth can be used in the equivalence comparison 6 Circuit description 4 and the fifth circuit description 5 are assigned to each other.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Communication Control (AREA)
  • Bus Control (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

Beim Entwurf von digitalen Schaltungen ist in den letzten Jahren der Äquivalenzvergleich zur Standardmethode geworden, um die Korrektheit von Verarbeitungsschritten nachzuweisen. Bevor der eigentliche Äquivalenzvergleich durchgeführt werden kann, müssen jedoch Signalpfadkennzeichner in verschiedenen Schaltungsbeschreibungen gemäß einem zweiten Beschreibungsformat einander zugeordnet werden, wobei die Schaltungsbeschreibungen (4, 5) gemäß dem zweiten Beschreibungsformat durch Konvertierung einer Schaltungsbeschreibung (1) gemäß einem ersten Beschreibungsformat erzeugt worden sind und das erste Beschreibungsformat eine höhere Abstraktionsebene aufweist als das zweite Beschreibungsformat. Bei dieser Konvertierung können nachteiligerweise Signalpfadkennzeichner derart verändert werden, dass eine Zuordnung der Signalpfadkennzeichner zweier Schaltungsbeschreibungen (4, 5) gemäß dem zweiten Beschreibungsformat, die unterschiedliche Zwischenschritte durchlaufen haben, nicht mehr möglich ist. Erfindungsgemäß ist daher vorgesehen, Zuordnungsinformationen zur Zuordnung von Signalpfadkennzeichnern von Schaltungsbeschreibungen (4, 5) gemäß dem zweiten Beschreibungsformat auch in Abhängigkeit der Schaltungsbeschreibung (1) gemäß dem ersten Beschreibungsformat zu erzeugen, aus der die Schaltungsbschreibungen (4, 5) gemäß dem zweiten Beschreibungsformat durch Konvertierung entstanden sind. Weiterhin können die Schaltungsbeschreibungen (4, 5) gemäß dem zweiten Beschreibungsformat aus der Schaltungsbeschreibung (1) gemäß dem ersten Beschreibungsformat derart erzeugt werden, dass der Informationsgehalt in Bezug auf die Signalpfadkennzeichner nicht geringer wird, so dass die Zuordnung der Signalpfadkennzeichner in einem Äquivalenzvergleich (6) erleichtert wird.

Description

Beschreibung
Verfahren und Vorrichtung zum Äquivalenzvergleich digitaler Schaltungen
Die vorliegende Erfindung betrifft ein Verfahren sowie eine Vorrichtung zur Erzeugung von Zuordnungsinformationen für Signalpfadkennzeichner in Schaltungsbeschreibungen zur Beschreibung digitaler Schaltungen gemäß unterschiedlicher Be- Schreibungsformate. Weiterhin betrifft die vorliegende Erfindung ein digitales Speichermedium mit Steuersignalen zur Ausführung der erfindungsgemäßen Verfahren auf einer Datenverarbeitungseinrichtung.
Die Validierung einzelner Entwurfsschritte durch Simulationsverfahren stößt beim Entwurf digitaler Schaltungen deutlich an ihre Grenzen. Heutige ASICs können aus mehreren Millionen Gattern bestehen, so dass durch die ständig zunehmende Komplexität der Entwürfe bei gleichzeitig angestrebten verrin- gerten Entwicklungszeiten der Umfang der durchgeführten Simulationsläufe zur Sicherung der erforderlichen Qualität nicht mehr ausreicht. Selbst durch Simulationsläufe, die sich über Tage und Wochen erstrecken, kann nur ein Bruchteil der Abdeckung erreicht werden. Neben dem Laufzeitproblem stößt die klassische Simulation noch an anderen Stellen an ihre Grenzen. So werden durch zufällige Simulationsstimuli (Random Pattern Simulation) im Allgemeinen nicht alle schwierigen Situationen, sog. Corner Cases, abgedeckt. Ein weiteres Problem, das sich im unmittelbaren Anschluss an die Entdeckung eines Fehlers ergibt, ist die Korrektur. Auch hier liefert die Simulation wenig Hilfe in Bezug auf die Lokalisierung der Fehler in der Beschreibung. Bei der Fehlerentdeckung wird zwar der Effekt sichtbar, der Grund für das falsche Verhalten folgt jedoch nicht unmittelbar daraus. Bei komplexen Entwür- fen kommt der Diagnose des Fehlerorts jedoch eine immer größere Bedeutung zu, da es schwerfällt, den gesamten Entwurf zu überblicken. aber für die beteiligten Personen das Verständnis erschwert ist .
Im Verlauf der Konvertierung einer Schaltungsbeschreibung auf einer hohen Abstraktionsebene zu Beginn des Entwurfs zu einer Schaltungsbeschreibung auf einer niedrigeren Abstraktionsebene werden zusätzliche Modifikationen an der digitalen Schaltung ausgeführt. Diese können beispielsweise die Optimierung zur Testbarkeit der resultierenden digitalen Schaltung oder eine Optimierung der Signallaufzeiten sein. Darüber hinaus müssen oft gegen Ende des Entwurfsprozesses noch Änderungen an der digitalen Schaltung vorgenommen werden, die dann aber an der Schaltungsbeschreibung auf der niedrigeren Abstraktionsebene durchgeführt werden, so dass die Korrektheit der vorgenommenen Änderungen auf Grund der niedrigeren Abstraktionsebene schwerer zu kontrollieren ist.
Am Ende des Entwicklungsvorgangs besitzt man nun eine Schaltungsbeschreibung der digitalen Schaltung auf einer niedrigen Abstraktionsebene, wobei im Verlauf der Entwicklung Änderungen vorgenommen wurden, die geprüft werden sollen. Dabei wird die ursprüngliche Schaltungsbeschreibung auf der hohen Abstraktionsebene direkt ohne Vornahme der Modifikationen auf eine niedrige Abstraktionsebene konvertiert, um eine Ver- gleichsbeschreibung auf niedriger Abstraktionsebene zu erhalten. Diese Vergleichsbeschreibung wird einem Äquivalenzvergleich mit der am Ende des Entwicklungsvorgangs erhaltenen Schaltungsbeschreibung unterzogen, um die Modifikationen zu testen. Der Äquivalenzvergleich findet insbesondere auf der Basis von Signalpfaden innerhalb der digitalen Schaltung statt, denen Signalpfadkennzeichner zugeordnet werden. Für einen ordnungsgemäßen Äquivalenzvergleich ist somit die genaue Zuordnung der Signalpfadkennzeichner erforderlich. Bei der Konvertierung in eine niedrigere Abstraktionsebene jedoch werden in der Regel die Signalpfadkennzeichner verändert, so dass auf Grund der im Entwicklungsprozess vorgenommenen Modifikationen die erzeugte Schaltungsbeschreibung auf der niedrigen Abstraktionsebene andere Signalpfadkennzeichner verwen- det als die Vergleichsbeschreibung. In diesem Fall müssen nachteiligerweise per Hand die entsprechenden Zuordnungen geschaffen werden, um den Äquivalenzvergleich durchführen zu können, welches aufwendig ist und unter Umständen sogar un- möglich ist.
Aufgabe der vorliegenden Erfindung ist es daher, ein System zur Erleichterung der Zuordnung von Signalpfaden in Schaltungsbeschreibungen einer niedrigen Abstraktionsebene zu schaffen.
Die erfindungsgemäße Aufgabe wird durch ein Verfahren mit den Merkmalen des Anspruchs 1 bzw. 10, bzw. eine Vorrichtung mit den Merkmalen des Anspruchs 7 bzw. 14 bzw. ein digitales Speichermedium mit den Merkmalen des Anspruchs 9 bzw. 16 gelöst. Die Unteransprüche definieren jeweils bevorzugte und vorteilhafte Ausführungsformen der vorliegenden Erfindung.
Erfindungsgemäß werden zur Herstellung der Zuordnungen der Signalpfadkennzeichner aus zwei unterschiedlichen Schaltungsbeschreibungen gemäß dem zweiten Beschreibungsformat auch wenigstens zum Teil Informationen der Schaltungsbeschreibung gemäß dem ersten Beschreibungsformat herangezogen, aus der die Schaltungsbeschreibungen gemäß dem zweiten Beschreibungs- format durch Konvertierung erzeugt wurden. Diese Informationen können dazu verwendet werden, Änderungen der Signalpfadkennzeichner einzelner Signalpfade nachzuvollziehen und Zuordnungen zu schaffen. Insbesondere in Fällen von höheren Datentypen, wie beispielsweise Records, die mehrere Signalpfade umfassen, können so die Signalpfade besser zugeordnet werden. So kann beispielsweise eine Schaltungsbeschreibung gemäß dem ersten Beschreibungsformat Signalpfadgruppenkennzeichner umfassen, die eine Gruppe von Signalpfaden bezeichnet. Diese Gruppe von Signalpfaden kann wiederum in Untergruppen mit ei- genen Gruppenkennzeichnungen unterteilt sein. Bei der Konvertierung der Schaltungsbeschreibung in das zweite Beschreibungsformat kann es dabei vorkommen, dass die Signalpfade, die von dem Signalgruppenkennzeichner erfasst wurden, alle die Bezeichnung des Signalpfadgruppenkennzeichners zuzüglich eines Indexes erhalten. Anhand des Indexes alleine ist unter keinen Umständen mehr ersichtlich, welche Unterbezeichnung ein bestimmter Signalpfad besessen hat oder welcher Unter- gruppe ein bestimmter Signalpfad angehört hat.
Das erste Beschreibungsformat speichert die digitale Schaltung vorzugsweise in einer Schaltungsbeschreibung gemäß der Registertransferebene . Das zweite Beschreibungsformat kann vorteilhafterweise das Netzlistenformat sein.
Die mit dem erfindungsgemäßen Verfahren bzw. der erfindungsgemäßen Vorrichtung erzeugten Zuordnungsinformationen können als eigene Liste erzeugt werden, die von einem Verfahren bzw. einer Vorrichtung zur Durchführung des Äquivalenzvergleichs herangezogen wird. Ebenso können die ZuordnungsInformationen bereits dort erzeugt werden, wo der Äquivalenzvergleich selbst durchgeführt wird. So kann eine Vorrichtung bzw. ein Verfahren zur Durchführung des Äquivalenzvergleichs die Er- zeugung der Zuordnungsinformationen bereits umfassen, so dass in diesem Fall der Äquivalenzvergleich zwischen zwei Schaltungsbeschreibungen gemäß dem zweiten Beschreibungsformat unter gleichzeitiger Berücksichtigung einer Schaltungsbeschreibung gemäß dem ersten Beschreibungsformat durchgeführt wird.
Auf dem Weg der Schaltungsbeschreibung einer digitalen Schaltung gemäß dem ersten Beschreibungsformat zu einer Schaltungsbeschreibung der digitalen Schaltung gemäß dem zweiten Beschreibungsformat können u.U. zahlreiche Schaltungsbe- Schreibungen entstehen, die unterschiedliche Beschreibungsformate unterschiedlicher Abstraktionsebenen besitzen können. Für die Durchführung der Erfindung ist es unerheblich, ob bei der Erzeugung der Zuordnungsinformationen eine Schaltungsanordnung gemäß der höchsten auftretenden Abstraktionsebene he- rangezogen wird oder eine Schaltungsbeschreibung einer darunterliegenden Abstraktionsebene, solange eine Schaltungsbeschreibung gemäß einem Beschreibungsformat auf einer Abstrak- tionsebene herangezogen wird, die über der Abstraktionsebene der Schaltungsbeschreibungen des zweiten Beschreibungsformats liegt, zwischen denen letztendlich der Äquivalenzvergleich durchgeführt wird.
Ebenso können auch mehrere Schaltungsbeschreibungen auf höheren Abstraktionsebenen herangezogen werden.
Die vorliegende Erfindung kann von nur zu diesem Zweck eingerichteten Vorrichtungen oder von allgemein verwendbaren, pro- grammierbaren Vorrichtungen durchgeführt werden. In letzterem Fall kann die Vorrichtung ein Personal Computer, eine Datenverarbeitungsanlage, eine Workstation oder eine andere programmierbare Vorrichtung sein, wobei in diesem Fall die Erfindung auch einen Datenträger umfasst, der entsprechend ein- gerichtete Steuersignale aufweist, die derart eingerichtet sind, dass sie im Zusammenwirken mit einer Datenverarbeitungsanlage die erfindungsgemäßen Verfahren durchführen. Dazu muss die Datenverarbeitungsanlage von den Steuersignalen auf den Datenträger gesteuert werden, wozu die Datenverarbei- tungsanlage vorzugsweise eine Einrichtung zum Auslesen der
Steuersignale vom Datenträger aufweist.
Die Zuordnung von Signalpfadkennzeichnem wird auch als Mat- ching bezeichnet. Bei einem Beispiel liegt die erste Schal- tungsbeschreibung in dem VHDL-Format vor, das die digitale
Schaltung auf der Registertransferebene speichert. Das zweite Beschreibungsformat entspricht dem GAT-Format und stellt ein Netzlistenformat dar.
Die Übersetzung von VHDL in das GAT-Format erfolgt in Form der Zwischenstufen in mehreren Phasen. Zunächst wird die VHDL-Beschreibung eingelesen und in interne Datenstrukturen repräsentiert (Parsing) . Aus dieser Repräsentation werden die Signale extrahiert. Zu jedem Signal werden die entsprechenden Zuweisungen analysiert und die jeweiligen Übergangsfunktionen berechnet. Für manche Signale werden speichernde Elemente (Flipflops) erzeugt, während die restlichen einfach verbunden werden können. Anschließend werden die Signale in einzelne Bits zerlegt. Entsprechend werden Namen für die einzelnen Bits ausgehend von den Signalname generiert. Zum Schluss folgen noch einige Reduktionen auf Bit-Ebene, wie das Entfernen von Flipflops, die nach dem Übergang zur Bit-Ebene nicht mehr benötigt werden.
Gemäß der erfindungsgemäßen Lösung wird dabei folgendermaßen vorgegangen; stellen verschieden Signale die gleiche Funktion dar und werden deshalb durch die gleichen Flipflops repräsen- tiert, so bekommt dieses Flipflop eine Liste von Namen zugewiesen (statt bisher einem einzigen Namen) . Falls notwendig, kann die Liste in einen Haupt- und mehrere Nebennamen aufgeteilt werden. Bei der Zerlegung von Signalen in einzelne Bits werden auf die gleiche Weise zusätzlich zu dem Hauptnamen Ne- bennamen generiert. Werden komplizierte Datentypen verwendet, so können entweder mögliche Nebennamen generiert werden oder ein Verweis auf die Stelle im jeweiligen Datentyp eingefügt werden. Insgesamt ist die Erzeugung der Schaltungsbeschreibung gemäß dem zweiten Beschreibungsformat unter Beibehaltung des Informationsgehalts in Bezug auf die Signalpfadkennzeichner nicht wesentlich aufwendiger als die gemäß dem Stand der Technik durchgeführte Konvertierung, da die Berechnung der Übergangsfunktionen wesentlich mehr Zeit und Platz benötigen als die Generierung der Signalnamen. Durch die Verwendung zu- sätzlicher Informationen aus einer höheren Abstraktionsebene können namensbasierte Verfahren somit einen Ansatz bilden, der auch in schwierigen Fällen eine Lösung bestimmen kann.
Im vorgenannten Fall, in dem der zum verbesserten Matching benötigte Informationsgehalt der Schaltungsbeschreibung gemäß dem ersten Beschreibungsformat bei der Konvertierung in Schaltungsbeschreibungen gemäß dem zweiten Beschreibungsformat beibehalten wurde, kann der Äquivalenzvergleich auch nur in Abhängigkeit der Schaltungsbeschreibungen gemäß dem zwei- ten Beschreibungsformat durchgeführt werden, da die Schaltungsbeschreibungen gemäß dem zweiten Beschreibungsformat ausreichenden Informationsgehalt aufweisen. Die vorliegende Erfindung kommt auch in einem Verfahren bzw. einer Vorrichtung zum Erzeugen einer digital gespeicherten Schaltungsbeschreibung zum Tragen, wobei erfindungsgemäß die erzeugte Schaltungsbeschreibung gemäß dem zweiten Beschrei- bungsformat sich auf einer niedrigeren Abstraktionsebene als eine Schaltungsbeschreibung gemäß dem ersten Beschreibungs- format befindet, aus dem die Schaltungsbeschreibung gemäß dem zweiten Beschreibungsformat erzeugt worden ist. Dieser Vorgang, der allg. auch als Konvertierung bezeichnet werden kann, führt zu einer Veränderung der Signalpfadkennzeichner, wobei erfindungsgemäß der Informationsgehalt der Signalpfadkennzeichner nicht abnimmt. Auf diese Weise wird erreicht, dass zum einen das Abstraktionsniveau verringert und die Schaltungsbeschreibung besser zur Einleitung der Produktion der digitalen Schaltung vorbereitet werden kann, und zum anderen verbesserte Ausgangsbedingungen für einen Äquivalenz- vergleich geschaffen werden. Durch die Beibehaltung eines hohen Informationsgehalts in Bezug auf die Signalpfadkennzeichner der Konvertierung der Schaltungsbeschreibung wird der nachfolgende Äquivalenzvergleich wesentlich vereinfacht.
Zur Beibehaltung des Informationsgehalts in Bezug auf die Signalpfadkennzeichner können beispielsweise bei Auflösung von Signalpfadgruppenkennzeichnern den Signalpfaden der Grup- pe Signalpfadkennzeichner zugeordnet werden, in denen sowohl die Bezeichnung der Signalpfadgruppenkennzeichnung als auch eine Unterbezeichnung des entsprechenden einzelnen Signalpfads bzw. der Signalpfaduntergruppe aufscheint.
Die Beibehaltung des ursprünglichen Informationsgehalts in Bezug auf die Signalpfadkennzeichner kann auch dadurch erreicht werden, dass Änderungen der Signalpfadkennzeichnungen dokumentiert werden. Diese Änderungen können beispielsweise an geeigneter Stelle in der digital gespeicherten Schaltungs- beschreibung gemäß dem zweiten Beschreibungsformat als Änderungen gespeichert sein, so dass die Programme entweder zur Erzeugung von ZuordnungsInformationen oder gleich zur Durchführung des Äquivalenzvergleichs an dieser Stelle auf die vorgenommenen Änderungen zugreifen und diese bei der Zuordnung von Signalpfaden berücksichtigen können.
Unabhängig davon können Hinweise auf zusammengehörige Signal- pfade erzeugt und mit der Schaltungsbeschreibung gemäß dem zweiten Beschreibungsformat gespeichert werden, wobei die zusammengehörigen Signalpfade in der Schaltungsbeschreibung gemäß dem ersten Beschreibungsformat als zusammengehörig gekennzeichnet waren und diese Kennzeichnung bei der Erzeugung der Schaltungsbeschreibung gemäß dem zweiten Beschreibungsformat in der unmittelbaren Signalpfadkennzeichnung verlorengegangen ist.
Die Erfindung wird nachfolgend anhand eines bevorzugten Aus- führungsbeispiels unter Bezugnahme auf die beigefügte Zeichnung näher erläutert .
Figur 1 zeigt schematisch die Erzeugung verschiedener Schaltungsbeschreibungen und mit abschließendem Äquivalenzver- gleich gemäß dem Ausführungsbeispiel der vorliegenden Erfindung, und
Figur 2 zeigt schematisch die Erzeugung verschiedener Schaltungsbeschreibungen mit abschließendem Äquivalenzvergleich gemäß dem Stand der Technik.
Vor der Beschreibung des Ausführungsbeispiels der vorliegenden Erfindung wird in Figur 2 die Vorgehensweise nach dem Stand der Technik beschrieben. Ausgehend von einer ersten Schaltungsbeschreibung 1 gemäß einem ersten Beschreibungsformat soll die darin beschriebene digitale Schaltung in eine vierte Schaltungsbeschreibung konvertiert werden, die gemäß einem zweiten Beschreibungsformat die digitale Schaltung speichert. Die vierte Schaltungsbeschreibung 4 besitzt den Vorteil, dass sie besser als Grundlage für die Herstellung der digitalen Schaltung geeignet ist. Nachteiligerweise jedoch wird gemäß dem zweiten Beschreibungsformat die digitale
Schaltung auf einer niedrigeren Abstraktionsebene als gemäß dem ersten Beschreibungsformat gespeichert, so dass die vierte Schaltungsbeschreibung 4 für die beteiligten Personen schwerer verständlich ist. In dem Entwicklungsfortgang von der ersten Schaltungsbeschreibung 1 bis zur vierten Schal- tungsbeschreibung 4 werden weitere Zwischenstadien durchlaufen, in denen beispielsweise zu Zwecken der Testbarkeit, der Beobachtbarkeit oder einfach nur auf Grund erst zum Schluss bekannt gewordener Änderungsvorgaben Modifikationen an der Schaltung vorgenommen werden. Diese Zwischenstufen werden von der zweiten Schaltungsbeschreibung 2 bzw. der dritten Schaltungsbeschreibung 3 dargestellt. Die bis zu der vierten Schaltungsbeschreibung 4 vorgenommenen Modifikationen werden zwar benötigt, sollen jedoch die Grundfunktion der von der ersten Schaltungsbeschreibung 1 gespeicherten digitalen Schaltung nicht verändern.
Um festzustellen, ob und welche Änderungen der Funktion der digitalen Schaltung zwischen der ersten Schaltungsbeschreibung 1 und der letztendlich erhaltenen vierten Schaltungsbe- Schreibung 4 aufgetreten sind, wird ein Äquivalenzvergleich durchgeführt. Bei diesem Äquivalenzvergleich, der von einem als Block 6 dargestellten Programm durchgeführt wird, wird von zwei Schaltungsbeschreibungen 4, 5 gemäß dem zweiten Beschreibungsformat durch Anwendung mathematischer Methoden bzw. Beweise die Äquivalenz festgestellt oder werden Änderungen aufgedeckt.
Dazu wird aus der ersten Schaltungsbeschreibung 1 gemäß dem ersten Beschreibungsformat eine fünfte Schaltungsbeschreibung 5 gemäß dem zweiten Beschreibungsformat erzeugt, wobei die auf dem Weg zur Erzeugung der vierten Schaltungsbeschreibung 4 vorgenommenen Modifikationen nicht durchgeführt werden. Die vierte und die fünfte Schaltungsbeschreibung 4, 5 müssen bei korrekt vorgenommenen Modifikationen an den Zwischenstufen der zweiten bzw. dritten Schaltungsbeschreibung 3, 4 demnach grundsätzlich die gleiche Funktion aufweisen. Der Äquivalenzvergleich 6 vergleicht daher die Äquivalenz zwischen der vierten Schaltungsbeschreibung 4 und der fünften Schaltungs- beschreibung 5. Auf Grund der unterschiedlichen Entstehungsgeschichte können jedoch Signalpfadkennzeichner in der vierten Schaltungsbeschreibung 4 und in der fünften Schaltungsbeschreibung 5 variieren, obwohl sie sich auf die gleichen Sig- nalpfade beziehen.
In Figur 1 ist die schematische Darstellung der Vorgehensweise nach dem erfindungsgemäßen System dargestellt. Wie zuvor in Verbindung mit dem beschriebenen Stand der Technik dient als Ausgangspunkt eine erste Schaltungsbeschreibung 1 einer digitalen Schaltung. Über die Zwischenstufen einer zweiten Schaltungsbeschreibung 2 und einer dritten Schaltungsbeschreibung 3 wird eine vierte Schaltungsbeschreibung 4 gemäß dem zweiten Beschreibungsformat erzeugt, wohingegen die erste Schaltungsbeschreibung gemäß dem ersten Beschreibungsformat war. Gemäß dem zweiten Beschreibungsformat werden digitale Schaltungen auf einer niedrigeren Abstraktionsebene gespeichert als gemäß dem ersten Beschreibungsformat . Die vierte Schaltungsbeschreibung 4 gemäß dem zweiten Beschreibungsfor- mat ist allerdings besser dazu geeignet, die Voraussetzung der Herstellung der digitalen Schaltung zu schaffen. Ebenso wie im Entwicklungsprozess gemäß dem Stand der Technik werden die Modifikationen in Verbindung mit der zweiten Schaltungsbeschreibung 2 und der dritten Schaltungsbeschreibung 3 nicht zur grundsätzlichen Veränderung der Funktion der digitalen
Schaltung, sondern zur besseren Testbarkeit und/oder Beobachtbarkeit oder einfach nur auf Grund kurzfristig geplanter Änderungen durchgeführt.
Zur Durchführung des Äquivalenzvergleichs wird wiederum direkt aus der ersten Schaltungsbeschreibung 1 eine fünfte Schaltungsbeschreibung 5 gemäß dem zweiten Beschreibungsformat erzeugt, wobei die auf dem Weg zur Erzeugung der vierten Schaltungsbeschreibung 4 vorgenommenen Modifikationen nicht vorgenommen werden.
Der Äquivalenzvergleich 6 greift nun sowohl auf die vierte
Schaltungsbeschreibung 4 und die fünfte Schaltungsbeschrei- bung 5 als auch auf die erste Schaltungsbeschreibung 1 gemäß dem ersten Beschreibungsformat zu. Der Äquivalenzvergleich 6 wertet in der ersten Schaltungsbeschreibung 1 insbesondere die Signalpfadkennzeichnung aus, um die Signalpfadkennzeich- ner in der vierten Schaltungsbeschreibung 4 und der fünften Schaltungsbeschreibung 5 besser zuordnen zu können.
Im Folgenden soll anhand exemplarischer Signalpfadkennzeichner aufgezeigt werden, wie für den Äquivalenzvergleich die Zuordnungsinformationen erzeugt werden.
Unter anderem umfasst die erste Schaltungsbeschreibung 1 im beschriebenen Beispiel einen Record folgender Definitionen:
TYPE IO_coramonbus_t IS RECORD
IO_adrval : std_ulogic; — Adress/Commaπd-Valid
IO_dval : std_ulogic; -- Data-Valid
IO_adbus : std_ulogic_vector(31 DOWNTO 0); -- Daten/Adress-Bus flsg : std_ulogic; - Fehler-Signal
END RECORD;
Der vorgenannte Record beinhaltet somit 35 Einzelsignale , de¬ ren Signalpfadkennzeichner wie folgt lauten : oc_bus_ sense -flsg oc_bus_ sense _io_adbus(0) oc_bus_ sense _io_adbus(l) oc_bus_ sense _io_adbus(2) oc_bus_ sense. _io_adbus(3) oc_bus_ sense _io_adbus(4) oc_bus_ sense _io_adbus(5) oc_bus_ sense jo_adbus(6) oc_bus. sense _io_adbus(7) oc_bus_ sense _io_adbus(8) oc_bus_ sense. .io_adbus(9) oc_bιιs_ sense jo_adbus(10' oc_bus_ sense. jo_adbus(ll oc_bus_ sense jo_adbus(12 oc_bus_ sense. _io_adbus(13 oc_bus_ sense _io_adbus(14 oc_bus. sense jo_adbus(15; oc_bus_ sense. jo_adbus(16) oc_bιιs_ sense. .io_adbus(17 oc_bus_ sense. _io_adbus(18 oc_bus. sense _io_adbus(1 oc_bus. sense. _io_adbus(20 oc_bus. sense. _io_adbus(21 oc bus sense .io_adbus(22; ioc_bus_sense_io_adbus(23) ioc_bus_sense_io_adbus(24) ioc_bus_sense_io_adbus(25) ioc_bus_sense_io_adbus(26) ioc_bus_sense_io_adbus(27) ioc_bus_sense_io_adbus(28) ioc_bus_sense_io_adbus(29) ioc_bus_seπse_io_adbus(30) ioc_bus_sense_io_adbus(31) ioc_bus_seιιse_lo_adrvaI ioc_bus_sense_io_dval
Bei der Erzeugung der vierten bzw. fünften Schaltungsbeschreibung 4, 5 ist die Information des Records verlorengegangen, so dass sich in diesem Schaltungsbeschreibungen gemäß dem zweiten Beschreibungsformat nur die folgenden Signalpfadkennzeichner wiederfinden: oc_bus_ sense[0] oc_bus_ sense[l] oc_bus_ sense(2] oc_bus_ sense[3] oc_bus_ sense[4] oc_bus_ sense[5] oc_b s. sense[6] oc_bus. sense[7] oc_bus. sense[8] .ocjbus. sense[9] oc_bus. sense[10 oc_bus_ sense[ll oc_bus_ sense[1 oc_bus_ .sense[13 oc_bus_ sense[14 oc_bus. sense[15 ocjbus. sense[16] ,oc_bus_ sense[Ϊ oc_bus_ sense[18 oc_bus_ sense[19 oc_bus_ sense[20. oc_bus. sense[21 oc_bus_ sense[22; oc_bus_ sense[23^ oc_bus. sense[2 oc_bus. seπse[25i oc_bus .sense[26] ocjbus. sense[27 ocjbus. _sense[28 oc_bus. .sense[29^ oc_bus. .sense[30 ocjbus. _sense[31 ocjbus. _sense[32 oc_bus. _sense[33 oc bus _sense[3 Es handelt sich wiederum um 35 Signale, deren Signalpfadkennzeichner jedoch sich nur im Index unterscheiden und keine Zuordnung möglich ist.
Durch Berücksichtigung des Records ist jedoch ersichtlich, dass es sich um einen 32-Bit-Bus und 3 Steuersignale handeln muss .
Mit Hilfe dieser Informationen und ggf. der Reihenfolge des Auftretens der einzelnen Signalpfadkennzeichner und ggf. der Information über die Art und Weise, wie Signalpfadkennzeichner bei der Konvertierung aus dem ersten Beschreibungsformat in das zweite Beschreibungsformat verändert werden, können bei dem Äquivalenzvergleich 6 die Signalpfadkennzeichner der vierten Schaltungsbeschreibung 4 und der fünften Schaltungsbeschreibung 5 einander zugeordnet werden.
Somit kann mit Hilfe des erfindungsgemäßen Systems das Mat- ching und somit das Durchführen des Äquivalenzvergleichs wesentlich vereinfacht werden.

Claims

Patentansprüche
1. Verfahren zur Erzeugung von ZuordnungsInformationen zur Zuordnung von Signalpfadkennzeichnem von Signalpfaden von wenigstens zwei verschiedenen digital gespeicherten Schaltungsbeschreibungen (4, 5) gemäß einem zweiten Beschreibungs- format zur Beschreibung digitaler Schaltungen, wobei die wenigstens zwei Schaltungsbeschreibungen (4, 5) jeweils durch Konvertierung einer Schaltungsbeschreibung (1) gemäß einem ersten Beschreibungsformat erzeugt sind und die Schaltungsbeschreibung (1) gemäß dem ersten Beschreibungsformat in Bezug auf die Signalpfadkennzeichner einen höheren Informationsgehalt aufweist als die Schaltungsbeschreibungen (4, 5) gemäß dem zweiten Beschreibungsformat, dadurch g e k e n n z e i c h n e t, dass die ZuordnungsInformationen in Abhängigkeit der wenigstens zwei Schaltungsbeschreibungen (4, 5) gemäß dem zweiten Beschreibungsformat und in Abhängigkeit wenigstens eines Teils der Schaltungsbeschreibung (1) gemäß dem ersten Be- schreibungsformat erzeugt werden.
2. Verfahren nach Anspruch 1, dadurch g e k e n n z e i c h n e t, dass das erste Beschreibungsformat eine Beschreibung auf der Register-Transfer-Ebene ist.
3. Verfahren nach einem der vorhergehenden Ansprüche, dadurch g e k e n n z e i c h n e t, dass das zweite Beschreibungsformat ein Netzlistenformat ist
4. Verfahren nach einem der vorhergehenden Ansprüche, dadurch g e k e n n z e i c h n e t, dass die ZuordnungsInformation in Abhängigkeit von Signalpfadkennzeichnem erzeugt werden, die eine Mehrzahl von zu- sammengehörigen Signalpfaden kennzeichnen.
5. Verfahren nach einem der vorhergehenden Ansprüche, dadurch g e k e n n z e i c h n e t, dass das zweite Beschreibungsformat digitale Schaltungen auf einer niedrigeren Abstraktionsebene speichert als das erste Beschreibungsformat .
6. Verfahren nach einem der vorhergehenden Ansprüche, dadurch g e k e n n z e i c h n e t, dass die Zuordnungsinformationen digital gespeichert sind.
7. Vorrichtung zum Erzeugen von Zuordnungsinformationen zur Zuordnung von Signalpfadkennzeichne von Signalpfaden von wenigstens zwei digital gespeicherten Schaltungsbeschreibugen (4, 5) gemäß einem zweiten Beschreibungsformat zur Beschreibung digitaler Schaltungen, wobei die wenigstens zwei Schaltungsbeschreibungen (4, 5) jeweils durch Konvertierung einer Schaltungsbeschreibung (1) gemäß einem ersten Beschreibungsformat erzeugt sind und die Schaltungsbeschreibung (1) gemäß dem ersten Beschreibungsformat in Bezug auf die Signalpfadkennzeichner einen höheren Informationsgehalt aufweist als die Schaltungsbeschreibungen (4, 5) gemäß dem zweiten Be- schreibungsformat, dadurch g e k e n n z e i c h n e t, dass die Vorrichtung Mittel zum Lesen der digital gespeicherten Schaltungsbeschreibungen (4, 5) gemäß dem zweiten Beschreibungsformat und zum Lesen der Schaltungsbeschreibung (1) gemäß dem ersten Beschreibungsformat und Datenverarbeitungsmittel aufweist, wobei die Datenverarbeitungsmittel derart eingerichtet sind, dass sie in Abhängigkeit der wenigstens zwei Schaltungsbeschreibungen (4, 5) gemäß dem zweiten Beschreibungsformat und wenigstens eines Teils der Schal- tungsbeschreibung (1) gemäß dem ersten Beschreibungsformat die ZuordnungsInformation erzeugt.
8. Vorrichtung nach Anspruch 7 , dadurch g e k e n n z e i c h n e t, dass die Vorrichtung zur Durchführung eines Verfahrens nach einem der Ansprüche 1 bis 6 eingerichtet ist.
9. Digitales Speichermedium mit elektronisch auslesbaren Steuersignalen, die derart eingerichtet sind, dass sie mit einer programmierbaren Datenverarbeitungseinrichtung derart zusammenwirken können, dass die Datenverarbeitungseinrichtung ein Verfahren nach einem der Ansprüche 1 bis 6 ausführt.
10. Computer-Programm-Produkt mit auf einem maschinenlesbaren Träger gespeichertem Programmcode zur Durchführung eines Verfahrens nach einem der Ansprüche 1 bis 6, wenn der Programm- code auf einem Rechner abläuft oder in ihm verwendet wird.
11. Verfahren zum Erzeugen einer digital gespeicherten Schaltungsbeschreibung (4, 5) gemäß einem zweiten Beschreibungsformat einer digitalen Schaltung aus einer Schaltungsbe- Schreibung (1) gemäß einem ersten Beschreibungsformat der digitalen Schaltung, wobei die Schaltungsbeschreibung (4, 5) gemäß dem zweiten Beschreibungsformat die digitale Schaltung auf einer niedrigeren Abstraktionsebene speichert als die Schaltungsbeschreibung (1) gemäß dem ersten Beschreibungsfor- mat und die Schaltungsbeschreibungen (1, 4, 5) gemäß den beiden Beschreibungsformaten jeweils Signalpfadkennzeichner von Signalpfaden der digitalen Schaltung umfassen, dadurch g e k e n n z e i c h n e t, dass die Schaltungsbeschreibung (4, 5) gemäß dem zweiten Be- schreibungsformat derart erzeugt wird, dass sie in Bezug auf die Signalpfadkennzeichner einen ebenso hohen Informationsgehalt wie die Schaltungsbeschreibung (1) gemäß dem ersten Beschreibungsformat aufweist.
12. Verfahren nach Anspruch 11, dadurch g e k e n n z e i c h n e t , dass die Schaltungsbeschreibung ( 4 , 5 ) gemäß dem zweiten Beschreibungsformat derart erzeugt wird, dass sie Informationen über Änderungen der Signalpfadkennzeichner der Schaltungsbe- Schreibung ( 1 ) gemäß dem ersten Beschreibungsformat im Vergleich zu den Signalpfadkennzeichnem der erzeugten Schaltungsbeschreibung ( 4 , 5 ) gemäß dem zweiten Beschreibungsformat aufweist .
13. Verfahren nach Anspruch 11 oder 12, dadurch g e k e n n z e i c hn e t, dass die Schaltungsbeschreibung (4, 5) gemäß dem zweiten Beschreibungsformat derart erzeugt wird, dass sie Signalpfad- gruppenkennzeichner umfasst, die anzeigen, welche Signalpfade in der Schaltungsbeschreibung (1) gemäß dem ersten Beschreibungsformat mit einer Gruppe bildenden Signalpfadkennzeichnem versehen sind.
14. Verfahren nach Anspruch 13, dadurch g e k e n n z e i c hn e t, dass die Signalpfadgruppenkennzeichner in der Schaltungsbeschreibung (4, 5) gemäß dem zweiten Beschreibungsformat ein Hinweis auf die Signalpfadkennzeichner in der Schaltungsbeschreibung (4, 5) gemäß dem zweiten Beschreibungsformat sind, deren zugeordnete Signalpfade in der Schaltungsbeschreibung (1) gemäß dem ersten Beschreibungsformat als Gruppe einen einheitlichen Signalpfadkennzeichner aufweisen.
15. Vorrichtung zum Erzeugen einer digital gespeicherten Schaltungsbeschreibung (4, 5) einer digitalen Schaltung gemäß einem ersten Beschreibungsformat aus einer Schaltungsbeschreibung (1) gemäß einem ersten Beschreibungsformat der di- gitalen Schaltung, wobei die Schaltungsbeschreibung (4, 5) gemäß dem zweiten Beschreibungsformat die digitale Schaltung in einer niedrigeren Abstraktionsebene speichert als die Schaltungsbeschreibung (1) gemäß dem ersten Beschreibungsformat und die Schaltungsbeschreibungen (1, 4, 5) gemäß den bei- den Beschreibungsformaten jeweils Signalpfadkennzeichner von Signalpfaden der digitalen Schaltung aufweisen, dadurch g e k e n n z e i c h n e t, dass die Vorrichtung Mittel zum Lesen der digital gespeicherten Schaltungsbeschreibung (1) gemäß dem ersten Beschrei- bungsformat, Mittel zum Schreiben der Schaltungsbeschreibung (4, 5) gemäß dem zweiten Beschreibungsformat und Datenverarbeitungsmittel aufweist, wobei die Datenverarbeitungsmittel derart eingerichtet sind, da: sie die Schaltungsbeschreibung (4, 5) gemäß dem zweiten Beschreibungsformat derart erzeugen, dass diese in Bezug auf die Signalpfadkennzeichner einen e- benso hohen Informationsgehalt wie die Schaltungsbeschreibung (1) gemäß dem ersten Beschreibungsformat aufweist.
16. Vorrichtung nach Anspruch 15, dadurch g e k e n n z e i c h n e t, dass die Vorrichtung zur Durchführung eines Verfahrens nach einem der Ansprüche 11 bis 14 eingerichtet ist.
17. Digitales Speichermedium mit elektronisch auslesbaren Steuersignalen, die derart eingerichtet sind, dass sie mit einer programmierbaren Datenverarbeitungseinrichtung derart zusammenwirken können, dass die Datenverarbeitungseinrichtung ein Verfahren nach einem der Ansprüche 11 bis 14 ausführt.
18. Computer-Programm-Produkt mit auf einem maschinenlesbaren Träger gespeichertem Programmcode zur Durchführung eines Verfahrens nach einem der Ansprüche 11 bis 14, wenn der Pro- grammcode auf einem Rechner abläuft oder in ihm verwendet wird.
EP03794961A 2002-08-30 2003-08-28 Verfahren und vorrichtung zum äquivalenzvergleich digitaler schaltungen Withdrawn EP1532555A2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE10240133 2002-08-30
DE10240133A DE10240133A1 (de) 2002-08-30 2002-08-30 Verfahren und Vorrichtung zum Äquivalenzvergleich digitaler Schaltungen
PCT/EP2003/009548 WO2004025521A2 (de) 2002-08-30 2003-08-28 Verfahren und vorrichtung zum äquivalenzvergleich digitaler schaltungen

Publications (1)

Publication Number Publication Date
EP1532555A2 true EP1532555A2 (de) 2005-05-25

Family

ID=31724214

Family Applications (1)

Application Number Title Priority Date Filing Date
EP03794961A Withdrawn EP1532555A2 (de) 2002-08-30 2003-08-28 Verfahren und vorrichtung zum äquivalenzvergleich digitaler schaltungen

Country Status (7)

Country Link
US (1) US20050246668A1 (de)
EP (1) EP1532555A2 (de)
JP (1) JP2005536815A (de)
CN (1) CN1679029A (de)
AU (1) AU2003296752A1 (de)
DE (1) DE10240133A1 (de)
WO (1) WO2004025521A2 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7294654B2 (en) * 2004-04-19 2007-11-13 Novation Environmental Technologies, Inc. Method of making thermally regenerable salt sorbent resins
DE102004033339A1 (de) 2004-07-09 2006-02-02 Infineon Technologies Ag Verfahren und Vorrichtung zum Auffinden von Schaltungsabweichungen
US7346864B2 (en) * 2005-03-31 2008-03-18 Intel Corporation Logic design development tool and method

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5995730A (en) * 1997-05-23 1999-11-30 Lsi Logic Corporation Method for generating format-independent electronic circuit representations

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
None *
See also references of WO2004025521A3 *

Also Published As

Publication number Publication date
AU2003296752A1 (en) 2004-04-30
DE10240133A1 (de) 2004-03-18
CN1679029A (zh) 2005-10-05
JP2005536815A (ja) 2005-12-02
US20050246668A1 (en) 2005-11-03
WO2004025521A2 (de) 2004-03-25
WO2004025521A3 (de) 2004-08-12

Similar Documents

Publication Publication Date Title
DE2515297A1 (de) Pruefsystem fuer logische netzwerke mit simulatororientiertem fehlerpruefgenerator
DE102012212304A1 (de) Anordnung mit einem Mikroprozessorsystem
EP1192543A2 (de) Verfahren und anordnung zur ermittlung eines fehlerbaums eines technischen systems, computerprogramm-erzeugnis und computerlesbares speichermedium
DE102017211433A1 (de) Verfahren zum Durchführen eines Funktionstests eines Steuergeräts in einem Hardware-in-the-Loop-Test, HIL-Test, sowie HIL-Prüfstand und Steuergerät
DE102010042288A1 (de) Vorrichtung und Verfahren zum maschinellen Erstellen eines Prozessdiagramms
DE102006001776A1 (de) Testprogrammsatz Minimierung der Veralterung durch Software- und automatische Testgeräteprozesse
EP3812949A1 (de) Konfigurierbarer digitaler zwilling
EP1622022A1 (de) Automatische Erzeugung von Testfällen
DE102022133720A1 (de) Testverwaltungssystem, das einen datensatz verwendet, und dazugehöriges verfahren
EP1532555A2 (de) Verfahren und vorrichtung zum äquivalenzvergleich digitaler schaltungen
EP1947567A2 (de) Verfahren und Vorrichtung zum automatischen Testen von modellbasierten Funktionen
DE102012210482A1 (de) Verfahren und System zum Migrieren von Geschäftsprozessinstanzen
DE102017212612A1 (de) Verfahren zum automatischen Erzeugen von Tests für die Software eines Fahrzeugs
DE10325513B4 (de) Verfahren und Vorrichtung zum Erstellen eines Verhaltensaspekts einer Schaltung zur formalen Verifikation
DE102018132385A1 (de) Verfahren zur Implementierung eines virtuellen Adressraumes auf einem eingebetteten System
EP0708941B1 (de) Verfahren zum test eines objektorientierten programms
EP0560342B1 (de) Verfahren zum Untersuchen des Ablaufs eines in einer Hardware-Beschreibungssprache geschriebenen Programms
DE102018127910A1 (de) Verfahren und Vorrichtungen zur Schaltungsverifikation
DE102015115797A1 (de) Verfahren zum Erzeugen von elektronischen Dokumenten
DE102020210531A1 (de) Elektronische steuereinheit
EP1880365B1 (de) Verfahren zum datenaustausch
DE10303684B4 (de) Verfahren und Vorrichtung zur formalen Schaltungsverifikation einer digitalen Schaltung
EP2037375B1 (de) Verfahren zum Betreiben von Datenbanken
EP1590751A2 (de) Eigenschaftsnachweis (formale verifikation) für ein mischsystem mit analogen und digitalen teilsystemen
DE102023133057A1 (de) Verfahren zum nachkorrigieren eines bestehenden signalnetzes und computerprogrammprodukt

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20050215

AK Designated contracting states

Kind code of ref document: A2

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LI LU MC NL PT RO SE SI SK TR

AX Request for extension of the european patent

Extension state: AL LT LV MK

DAX Request for extension of the european patent (deleted)
RBV Designated contracting states (corrected)

Designated state(s): DE FR GB

RAP1 Party data changed (applicant data changed or rights of an application transferred)

Owner name: ONESPIN SOLUTIONS GMBH

RIN1 Information on inventor provided before grant (corrected)

Inventor name: DRECHSLER, ROLF

Inventor name: GUENTHER, WOLFGANG

17Q First examination report despatched

Effective date: 20050818

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20070605