EP1444771A2 - Systeme de commande a architecture distribuee pour convertisseurs statiques de puissance - Google Patents

Systeme de commande a architecture distribuee pour convertisseurs statiques de puissance

Info

Publication number
EP1444771A2
EP1444771A2 EP02795376A EP02795376A EP1444771A2 EP 1444771 A2 EP1444771 A2 EP 1444771A2 EP 02795376 A EP02795376 A EP 02795376A EP 02795376 A EP02795376 A EP 02795376A EP 1444771 A2 EP1444771 A2 EP 1444771A2
Authority
EP
European Patent Office
Prior art keywords
control system
module
network
level
modules
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP02795376A
Other languages
German (de)
English (en)
Inventor
Jean-Luc Thomas
Jean-Paul Lavieville
Philippe Baudesson
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Grid Solutions SAS
Original Assignee
Areva T&D SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Areva T&D SAS filed Critical Areva T&D SAS
Publication of EP1444771A2 publication Critical patent/EP1444771A2/fr
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—ELECTRIC POWER NETWORKS; CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or discharging batteries or for supplying loads from batteries
    • H02J7/60—Circuit arrangements for charging or discharging batteries or for supplying loads from batteries including safety or protection arrangements
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—ELECTRIC POWER NETWORKS; CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J13/00—Circuit arrangements for providing remote monitoring or remote control of equipment in a power distribution network
    • H02J13/13—Circuit arrangements for providing remote monitoring or remote control of equipment in a power distribution network characterised by the transmission of data to equipment in the power network
    • H02J13/1321—Circuit arrangements for providing remote monitoring or remote control of equipment in a power distribution network characterised by the transmission of data to equipment in the power network using a wired telecommunication network or a data transmission bus
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H02M1/084—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters using a control circuit common to several phases of a multi-phase system
    • H02M1/0845—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters using a control circuit common to several phases of a multi-phase system digitally controlled (or with digital control)
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—ELECTRIC POWER NETWORKS; CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J13/00—Circuit arrangements for providing remote monitoring or remote control of equipment in a power distribution network
    • H02J13/13—Circuit arrangements for providing remote monitoring or remote control of equipment in a power distribution network characterised by the transmission of data to equipment in the power network
    • H02J13/1321—Circuit arrangements for providing remote monitoring or remote control of equipment in a power distribution network characterised by the transmission of data to equipment in the power network using a wired telecommunication network or a data transmission bus
    • H02J13/1323—Circuit arrangements for providing remote monitoring or remote control of equipment in a power distribution network characterised by the transmission of data to equipment in the power network using a wired telecommunication network or a data transmission bus using optical fibres

Definitions

  • the invention relates to control systems for static power converters having a plurality of power semiconductor components of the MOSFET, IGBT, IGCT, bipolar transitor, GTO, ETO, thyristor, etc. type.
  • This type of converter is used for example to transform an alternating current into direct current at the entry of an underwater electric transport cable.
  • Such a converter is described in particular in document US-6288921. It can include a very large number of power components functioning as switches which are switched simultaneously and cyclically at a certain switching frequency depending on the application.
  • the control system generates at each switching cycle the plurality of switching signals which are applied simultaneously to the input terminal of the power components. Each switching signal has a binary form of the O / N type to open (switch on) or close (switch off) the power component.
  • the invention relates more particularly to a digital control system with distributed architecture comprising control modules connected to the input terminal of the power components and communicating remotely with a master processor via a real-time communication network. with serial communication link.
  • a digital control system with distributed architecture is described in the document IEEE PESC, Galway, Ireland, June 2000, pages 113 to 118 entitled "A New Control Architecture For Distributed Power Electronics Systems".
  • a distributed architecture offers considerable advantages in terms of modularity, flexibility and functionality of the control system compared to a centralized architecture.
  • the real-time communication network can be used to transfer to the master processor information extracted from power components such as measurements of current, input and output voltage, temperature, etc., these components of power forming part of the same power converter or of different power converters.
  • a serial communication link like a bus generates deviations in the propagation time of network frames between the master processor and the control modules.
  • the latter must therefore be synchronized to compensate for propagation time differences in such a way as to simultaneously produce the signals of switching from a general switching order from the master processor which controls the application.
  • the real-time communication network has a ring structure constituted by a chain of optical fibers and it follows that the control system has little tolerance for faults. Indeed, a malfunction in one of the modules connected to the fiber optic ring can completely block communication between the master processor and the other modules, the optical T not existing. This can result in complete unavailability of the control system and therefore stoppage of the operation of the static power converter.
  • the object of the invention is to remedy this drawback and to this end, the object of the invention is a distributed architecture control system for static power converters having a plurality of power components, comprising control modules connected to the input terminal 5 of the power components and communicating remotely with a master processor via a real-time communication network with serial communication link, characterized in that the serial communication link is a bus conductor and in that each control module is subdivided into a so-called high level sub-module connected to bus 0 and at least one so-called low level sub-module connected to the input terminal of a power component and connected to the high level sub-module via a communication link constituting an electrical insulation barrier.
  • a network frame sent by the master processor is physically broadcast to all 5 modules and not only propagated from module to module as is the case with a fiber optic ring.
  • the communication links between the high level and low level 0 sub-modules can be fiber optic links to serve as an electrical isolation barrier between the power components themselves and between the power part and the control part so that the conductive bus therefore does not need any particular isolation.
  • the copper bus can be a pair of twisted copper wires constituting the structure of a field network operating according to a standard deterministic communication protocol such as the WorldFIP protocol.
  • This structure of the communication network also brings the advantage that the communication interfaces on the copper bus are inexpensive in comparison with communication interfaces on a fiber optic ring.
  • the control system includes many fiber optic communication interfaces in the high and low level sub-modules but these do not need to be very sophisticated, the transmission rate on these optical fibers remaining very low to the one on the copper bus.
  • Figure 1 is a very schematic representation of the distributed architecture of the control system according to the invention.
  • Figure 2 is a very schematic representation of a variant of the distributed architecture of the control system according to the invention.
  • FIG. 3 schematically represents the format of a first network frame used by the network communication protocol.
  • FIG. 4 schematically represents the format of a second network frame used by the network communication protocol.
  • FIG. 5 schematically represents the format of a third network frame used by the network communication protocol.
  • FIG. 6 schematically represents the format of a fourth network frame used by the network communication protocol.
  • FIG. 7 schematically illustrates an exchange of network frames between the master processor and the control modules during a calibration phase of the high-level sub-modules.
  • FIG. 8 schematically illustrates an exchange of network frames between the master processor and the control modules during a phase of synchronization of the high-level submodules and switching of the power components.
  • Figure 9 is a flowchart illustrating the operation of the master processor.
  • Figure 10 is a flowchart illustrating the operation of a high level submodule.
  • Figures 1 and 2 show some power components 11, 12.1m, In forming part of a static converter of medium or high power. It should be understood that such a converter can comprise several hundred power components. For example, a very high power converter corresponding to a voltage of 200 kV can include 1200 power components, of 2 kV each.
  • the digital control system has a distributed architecture and comprises a certain number of control modules S, S 2 , S n which are connected to the input terminal (ignition trigger) of the semi-power components.
  • conductors I1, l2, lm, ln and which communicate remotely with a master processor UC via a standard real-time communication network of the field network type, the structure of which is a serial communication link in the form of a conductive bus 1.
  • the master processor UC which has the bus arbiter drives the application while the control modules behave as slaves.
  • the reference 2 designates the network communication interfaces which are included in the master processor and in the control modules.
  • the communication protocol used by the field network is a deterministic protocol, for example World FI P, and the bus arbiter in the master processor has an operating cycle which is set on the switching frequency of the power components of the converter .
  • the switching frequency is from a few hundred hertz to a few kilohertz, for example between 1 and 20 kHz.
  • the conductive bus 1 can be a copper bus constituted by a pair of twisted copper wires. This type of network bus is inexpensive and is well suited for the topology of very high power static converters where the master processor can be distant from the power components by a distance greater than a hundred meters.
  • the copper bus contributes to the operating reliability of the network, for example in the event of a malfunction of a network communication interface 2 in one of the control modules and to the availability of the control system.
  • each control module is subdivided into a so-called high-level sub-module such as HLi, HL 2 , HL n comprising a network communication interface 2 to be connected to the copper bus 1 and one or several so-called low-level sub-modules such as LL-i, LL 2 , LL 3 , LL n .
  • Each low-level submodule comprises an isolated electrical supply 5 and integrates, in addition to the function of generating a switching signal for the input terminal of a power component, functions for extracting information from the component. power regarding current, voltage, temperature, ... etc.
  • Each low level submodule is connected to a high level sub-module via a communication link 3 forming an electrical insulation barrier, this communication link 3 can for example be a fiber optic link.
  • the reference 4 designates the communication interfaces on optical fiber 5 which are included in the high-level and low-level sub-modules.
  • the serial communication link 1 at high speed does not need to be isolated because it is the fiber optic communication links 3 which constitute the barrier electrical isolation Bl.
  • These optical fiber 0 communication links 3 have the same length so as not to create a delay in propagation of the data coming from the master processor.
  • the bandwidth of the fiber optic communication links 3 can be relatively low because, on the one hand, the information which is extracted from the power components by the low-level sub-modules generally does not have to be transmitted to the processor.
  • master in critical times, and on the other hand, the general switching order produced cyclically by the master processor arrives in the low level submodules at a relatively low frequency which is the switching frequency.
  • the communication links 3 can be made with optical fibers made of a plastic material which is easy to work, o light and inexpensive.
  • the high level submodules are freed from low level tasks on the power circuits of the power components and the high logic level of the application can be distributed on the master processor and the submodules of high level in a flexible way and 5 reconfigurable per program.
  • each control module consists of a high level submodule and a low level submodule.
  • the power component connected to the low-level submodule may correspond to a series of power components operating in identical switching mode, that is to say all receiving the same switching signal.
  • each control module consists of a high level submodule and two low level submodules.
  • actuate in a complementary manner two power components (or two series of power components 5) through fiber optic communication links 3 separate which allows to simply and easily increase the capacity of control of the control system with a limited number of high-level sub-modules.
  • the bus structure of the communication network induces propagation delays of network frames from the master processor to the high-level submodules. More particularly, a network frame sent on bus 1 by the master processor will be received at different times by the high-level submodules. It follows that these propagation time differences must be compensated so as to ensure synchronous operation of the high level submodules during the switching phase of the power components.
  • a deterministic standard communication protocol such as WorldFIP brings the advantage of being able to use network mechanisms allowing automatic detection of subscribers on the network and location of subscribers on the network.
  • the synchronization of the high-level submodules during the switching phase of the power components is preceded by a calibration phase carried out automatically by the master processor using the WorldFIP network mechanisms.
  • the calibration of high-level submodules consists, by sending and receiving network frames from the master processor, of automatically measuring the round trip propagation time of a network frame and the turnaround time of each high submodule. level so as to determine by calculation in the master processor a synchronization duration to be applied in each high-level submodule to make it operate synchronously with the other high-level submodules.
  • Figures 3 to 6 schematically show the format of network frames which are used in the calibration phase and in the synchronization and switching phase.
  • the network frame T1 shown in FIG. 3 is a transmission authorization frame used to produce data by a subscriber.
  • the data is identified by a word ID transported in the network frame Tl which is produced by the bus arbiter exclusively.
  • the network frame TC shown in FIG. 4 is a frame transporting the command used in the synchronization and switching phase. It contains DATA data words which are synchronization and switching data when produced by the bus arbiter.
  • the network frame TP shown in FIG. 5 is a frame used in the calibration phase for the calculation of the synchronization times. It contains a STATUS data word returned by a subscriber to allow its identification and location.
  • the network frame TM shown in FIG. 6 is a frame used in the synchronization and switching phase. It carries a MES data word containing a measurement produced at each switching cycle by the subscribers in turn.
  • All the network frames TI, TC, TP, TM have a start word of frame DTR and an end word of frame FTR.
  • the network frame T1 is a frame of the "IDDAT” type and the network frames TC, TM, TP are frames of the "RPDAT” type.
  • the network frames TI, TM, TP can be 8 bytes long and the network frame TC can be 136 bytes long with 4 bytes reserved for each submodule high level.
  • FIG. 7 illustrates the progress of the calibration phase of the high level sub-modules.
  • the master processor UC sends on the bus 1 a succession of network frames T1 which each identify in the word ID the logical address of a particular high-level submodule.
  • Each high-level sub-module in response to the reception of a network frame T1 containing an ID word corresponding to the logical address of the sub-module in the network, returns on the bus 1 a network frame TP.
  • 3 sequences of transmission reception of Tl and TP frames are shown respectively for the 3 high level sub-modules HL ⁇ , HL 2 and HL n .
  • the response times ⁇ T-i, ⁇ T 2 , ⁇ T n as explained below, respectively of the high-level submodules, can be determined with great precision by the master processor UC by triggering a time counter at transmission of the end of frame word FTR of the network frame Tl and by stopping the time counter upon reception of the start of frame word DTR of the network frame TP.
  • the time counter in the master processor records the propagation time of the network frame Tl from the master processor to a high level sub-module, the turnaround time in the sub-module level and the propagation time of the TP network frame from the high-level submodule to the master processor.
  • the cumulative propagation times of the Tl frames and TP and the turnaround time for a high level submodule is called the response time of the high level submodule.
  • Very precise detection of the time of transmission and reception of the start and end words of frame DTR and FTR in the network frames T1 and TP can be obtained in the master processor using a circuit of the type FPGA implementing the WorldFIP communication protocol. This same type of circuit is used in each high-level submodule to implement the communication protocol and to make the turnaround time from one high-level submodule to another constant.
  • R n denotes the synchronization duration assigned to the high level submodule HL n (the index n corresponding to the logical address assigned to the high level submodule)
  • Tmax denotes the maximum response time measured by the master processor
  • ⁇ T n denotes the response time measured by the master processor for the high-level sub-module HL n
  • the algorithm of FIG. 9 illustrates the operation of the master processor during a calibration phase.
  • the master processor initializes a time counter CT at 105 and sends at 110 a network frame Tl identifying in the word ID the logical address of a high level submodule symbolized by the variable not.
  • the time counter CT is triggered to count the time until a network frame TP is received on bus 1 by the master processor (block 115).
  • the time counter CT is stopped on detection of the reception of the frame start word DTR from the network frame TP.
  • the value of the time counter CT representative of the response time of the high-level submodule, is kept in memory at 120 in the master processor.
  • a subsequent calibration phase starts again from block 105 for a new high-level submodule logical address and so on until the master processor has scanned in block 125 all of the connected high-level submodules. to bus 1.
  • the synchronization times R1, R2, ... Rn of the high-level submodules are then calculated at 130 according to the relationship indicated above. From block 130, the CPU master processor is ready for synchronization and switching phase.
  • FIG. 8 illustrates the progress of the synchronization and switching phase.
  • the synchronization and switching phase consists for the master processor UC of successively sending on the bus 1 a network frame Tl identifying in the word ID a control datum, followed by a network frame TC containing in the word DATA the synchronization times R1, R2, .... Rn assigned respectively to the high level sub-modules with the switching orders C1, C2, ... Cn intended respectively for the high level sub-modules, followed by a network frame Tl identifying in the word ID the logical address of a particular high-level submodule.
  • each high-level submodule sends on bus 1 to the master processor UC in response to the second network frame Tl, a network frame TM containing in the word MES the information extracted one or more power components by the low-level sub-modules.
  • the synchronization and control phase in the master processor begins in 135 with the transmission of a network frame Tl containing a word ID which identifies a command for all the high sub-modules level.
  • the value of this word ID is symbolized in FIG. 9, for reasons of clarity, by the symbol #.
  • the master processor sends a network frame TC at 140 containing all the synchronization times calculated in block 130 with the switching orders intended respectively for the high-level sub-modules.
  • the formatting of the network frame TC with the synchronization times R1, R2, ... Rn and the switching orders C1, C2 Cn is illustrated in FIG. 4.
  • a new network frame Tl containing a word ID which identifies the logical address of a particular high-level submodule is sent at 145 on bus 1 and the master processor waits at 150 for the return of a TM network frame sent by the high-level submodule identified in the word ID of the previous Tl network frame.
  • a subsequent synchronization and switching cycle starts again from block 135 for new switching orders and a new high level submodule logical address and so on until the master processor has scanned in block 155 all high-level submodules connected to bus 1.
  • the master processor has scanned in block 155 all high-level submodules connected to bus 1.
  • FIG. 10 illustrates the operation of a high level sub-module during the calibration phase and during the synchronization and switching phase.
  • the time counter CL is triggered (block 230).
  • the high-level sub-module Before step 230, the high-level sub-module has extracted from the network frame TC, the synchronization duration Rn which is assigned to it and the switching order Cn which it must apply to the power components to which it is logged.
  • the high level submodule transmits in 240 the switching order Cn to one or more low level submodules through the fiber communication links optics 3 and the low level sub-modules each generate a switching signal which is applied to the input terminal of a power component.
  • the processing continues at 250, with the reception of a new network frame T1 containing an ID word corresponding to a logical sub-module address. If this logical address in the word ID corresponds to that of the sub-module, it returns in 255 a network frame TM with a word MES containing measurement information before returning to step 200.
  • the time of transmission of the end of frame word FTR (last bit of the word FTR) of the network frame T1 or the time of reception of the start of the frame word DTR (last bit of the word DTR) of the network frame TP in the master processor is detected by the network communication interface 2 thereof.
  • the instant of reception of the end of frame word FTR (last bit of the word FTR) from the network frame TC in each high-level submodule is detected by the network communication interface 2 of the latter. This end of frame word FTR in the network frame TC constitutes a reference signal for synchronization.
  • the synchronization of the high-level sub-modules is therefore done using a single TC network frame containing all the durations of synchronization R1, R2, ...
  • ignition phase-shift durations generated by the application which are added to the synchronization durations in the high-level sub-modules.
  • the synchronization does not require any time base common to the high level submodules and the drift of the clocks in the high level submodules is limited by Initialization of the time delay at each switching cycle of the power components.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Supply And Distribution Of Alternating Current (AREA)
  • Control Of Voltage And Current In General (AREA)
  • Power Conversion In General (AREA)
  • Multi Processors (AREA)

Abstract

Le système de commande pour convertisseurs statiques de puissance ayant une pluralité de composants de puissance (11,12,Im,ln), comprend des modules de commande (S>1<, S>2<, S>n<) connectés aux composants de puissance et communiquant à distance avec un processeur maître (UC) par l'intermédiaire d'un réseau de communication temps réel à liaison de communication série (1) qui est est un bus conducteur. Chaque module de commande est subdivisé en un sous-module de haut niveau (HL>1<, HL>2<, HL>n< ) connecté au bus et au moins un sous-module de bas niveau (LL>1<, LL>2<, LL>n<) connecté à un composant de puissance et relié au sous-module de haut niveau par l'intermédiaire d'une liaison de communication (3) constituant une barrière d'isolation électrique entre les composants de puissance et entre la partie puissance et la partie commande.

Description

Système de commande à architecture distribuée pour convertisseurs statiques de puissance
L'invention concerne les systèmes de commande pour convertisseurs statiques de puissance ayant une pluralité de composants semi-conducteurs de puissance du type MOSFET, IGBT, IGCT, transitor bipolaire, GTO, ETO, thyristor, ...etc. Ce type de convertisseur est utilisé par exemple pour transformer un courant alternatif en courant continu à l'entrée d'un câble de transport électrique sous marin. Un tel convertisseur est décrit notammment dans le document US-6288921. Il peut comporter un très grand nombre de composants de puissance fonctionnant comme des interrupteurs qui sont commutés de manière simultanée et de manière cyclique à une certaine fréquence de commutation dépendant de l'application. Le système de commande élabore à chaque cycle de commutation la pluralité de signaux de commutation qui sont appliqués de manière simultanée sur la borne d'entrée des composants de puissance. Chaque signal de commutation a une forme binaire du type O/N pour ouvrir (allumer) ou fermer (éteindre) le composant de puissance.
L'invention concerne plus particulièrement un système de commande numérique à architecture distribuée comprenant des modules de commande connectés à la borne d'entrée des composants de puissance et communiquant à distance avec un processeur maître par l'intermédiaire d'un réseau de communication temps réel à liaison de communication série. Un tel système de commande numérique à architecture distribuée est décrit dans le document IEEE PESC, Galway, Ireland, June 2000, pages 113 à 118 intitulé « A New Control Architecture For Distributed Power Electronics Systems ». Une architecture distribuée offre des avantages considérables en termes de modularité, de flexibilité et de fonctionnalité du système de commande en comparaison avec une architecture centralisée. En particulier, le réseau de communication temps réel peut être utilisé pour transférer vers le processeur maître des informations extraites des composants de puissance comme des mesures de courant, de tension d'entrée et de sortie, de température, ...etc, ces composants de puissance faisant partie du même convertisseur de puissance ou de convertisseurs de puissance différents. Toutefois, une liaison de communication série comme un bus, engendre des écarts de temps de propagation des trames réseau entre le processeur maître et les modules de commande. Ces derniers doivent donc être synchronisés pour compenser les écarts de temps de propagation de telle manière à produire de manière simultanée les signaux de commutation à partir d'un ordre général de commutation provenant du processeur maître qui pilote l'application.
Dans le document IEEE PESC, le réseau de communication temps réel a une structure en anneau constituée par un chaînage de fibres optiques et il en résulte 5 que le système de commande est peu tolérant aux fautes. En effet, un défaut de fonctionnement dans un des modules connectés à l'anneau en fibre optique peut bloquer complètement la communication entre le processeur maître et les autres modules, le T optique n'existant pas. Il peut en résulter une indisponibilité complète du système de commande et donc l'arrêt du fonctionnement du o convertisseur statique de puissance.
Le but de l'invention est de remédier à cet inconvénient et à cet effet, l'objet de l'invention est un système de commande à architecture distribuée pour convertisseurs statiques de puissance ayant une pluralité de composants de puissance, comprenant des modules de commande connectés à la borne 5 d'entrée des composants de puissance et communiquant à distance avec un processeur maître par l'intermédiaire d'un réseau de communication temps réel à liaison de communication série, caractérisé en ce que la liaison de communication série est un bus conducteur et en ce que chaque module de commande est subdivisé en un sous-module dit de haut niveau connecté au bus 0 et au moins un sous-module dit de bas niveau connecté à la borne d'entrée d'un composant de puissance et relié au sous-module de haut niveau par l'intermédiaire d'une liaison de communication constituant une barrière d'isolation électrique. Avec un bus conducteur du type bus cuivre, une trame réseau envoyée par le processeur maître est diffusée physiquement vers l'ensemble des 5 modules et non pas seulement propagée de module en module comme c'est le cas avec un anneau en fibre optique. Il en résulte qu'un défaut de fonctionnement d'un des modules n'engendre pas nécessairement l'arrêt du système de commande qui peut être reconfiguré en fonction de la panne. Par ailleurs, les liaisons de communication entre les sous-modules de haut niveau et 0 de bas niveau peuvent être des liaisons à fibres optiques pour servir de barrière d'isolation électrique entre les composants de puissance eux-mêmes et entre la partie puissance et la partie commande de sorte que le bus conducteur n'a donc pas besoin d'un isolement particulier. Le bus cuivre peut être une paire de fils torsadés en cuivre constituant la structure d'un réseau de terrain fonctionnant 5 selon un protocole standard de communication déterministe comme le protocole WorldFIP. Cette structure du réseau de communication apporte également l'avantage que les interfaces de communication sur le bus cuivre sont peu coûteuses en comparaison avec des interfaces de communication sur un anneau à fibre optique. Le système de commande comprend bien des interfaces de communication sur fibre optique dans les sous-modules de haut et de bas niveau mais celles-ci n'ont pas besoin d'être très sophistiquées, le débit de transmission sur ces fibres optiques restant très inférieur à celui sur le bus cuivre.
D'autres caractéristiques et avantages du système de commande selon l'invention apparaîtront à la lecture de la description qui suit d'un exemple de réalisation illustré par les dessins. La figure 1 est une représentation très schématique de l'architecture distribuée du système de commande selon l'invention.
La figure 2 est une représentation très schématique d'une variante de l'architecture distribuée du système de commande selon l'invention.
La figure 3 représente schématiquement le format d'une première trame réseau utilisée par le protocole de communication réseau.
La figure 4 représente schématiquement le format d'une seconde trame réseau utilisée par le protocole de communication réseau.
La figure 5 représente schématiquement le format d'une troisième trame réseau utilisée par le protocole de communication réseau. La figure 6 représente schématiquement le format d'une quatrième trame réseau utilisée par le protocole de communication réseau.
La figure 7 illustre schématiquement un échange de trames réseau entre le processeur maître et les modules de commande lors d'une phase de calibration des sous-modules de haut niveau. La figure 8 illustre schématiquement un échange de trames réseau entre le processeur maître et les modules de commande lors d'une phase de synchronisation des sous-modules de haut niveau et de commutation des composants de puissance.
La figure 9 est un organigramme illustrant le fonctionnement du processeur maître.
La figure 10 est un organigramme illustrant le fonctionnement d'un sous- module de haut niveau.
Les figures 1 et 2 montrent quelques composants de puissance 11 ,12,1m, In faisant partie d'un convertisseur statique de moyenne ou haute puissance. II faut bien comprendre qu'un tel convertisseur peut comprendre plusieurs centaines de composants de puissance. Par exemple, un convertisseur très haute puissance correspondant à une tension de 200 kV peut comprendre 1200 composants de puissance, de 2 kV chacun.
Le système de commande numérique selon l'invention a une architecture distribuée et comprend un certain nombre de modules de commande S , S2, Sn qui sont connectés à la borne d'entrée (gâchette d'allumage) des composants de puissance semi-conducteurs I1 ,l2,lm,ln et qui communiquent à distance avec un processeur maître UC par l'intermédiaire d'un réseau de communication temps réel standard du type réseau de terrain dont la structure est une liaison de communication série sous la forme d'un bus conducteur 1. Le processeur maître UC qui dispose de l'arbitre de bus pilote l'application tandis que les modules de commande se comportent en esclaves. Sur les figures 1 et 2, la référence 2 désigne les interfaces de communication réseau qui sont incluses dans le processeur maître et dans les modules de commande. Le protocole de communication utilisé par le réseau de terrain est un protocole déterministe, par exemple World FI P, et l'arbitre de bus dans le processeur maître a un cycle de fonctionnement qui est calé sur la fréquence de commutation des composants de puissance du convertisseur. Généralement la fréquence de commutation est de quelques centaines de hertz à quelques kilohertz, par exemple entre 1 et 20 kHz. Le bus conducteur 1 peut être un bus cuivre constitué par une paire de fils torsadés en cuivre. Ce type de bus réseau est bon marché et convient bien pour la topologie des convertisseurs statiques très haute puissance où le processeur maître peut être éloigné des composants de puissance d'une distance supérieure à une centaine de mètres. Le bus cuivre contribue à la fiabilité de fonctionnement du réseau par exemple en cas de dysfonctionnement d'une interface de communication réseau 2 dans un des modules de commande et à la disponibilité du système de commande.
Comme visible sur les figures 1 et 2, chaque module de commande est subdivisé en un sous-module dit de haut niveau tel que HLi, HL2, HLn comprenant une interface de communication réseau 2 pour être connecté au bus cuivre 1 et un ou plusieurs sous-modules dit de bas niveau tels que LL-i, LL2, LL3,LLn . Chaque sous-module de bas niveau comporte une alimentation électrique 5 isolée et intégre outre la fonction de génération d'un signal de commutation pour la borne d'entrée d'un composant de puissance, des fonctions d'extraction d'informations dans le composant de puissance concernant le courant, la tension, la température, ...etc. Chaque sous-module de bas niveau est connecté à un sous-module de haut niveau par l'intermédiaire d'une liaison de communication 3 formant barrière d'isolation électrique, cette liaison de communication 3 pouvant être par exemple une liaison à fibre optique. Sur les figures 1 et 2, la référence 4 désigne les interfaces de communication sur fibre 5 optique qui sont incluses dans les sous-modules de haut niveau et de bas niveau. Dans le système de commande selon l'invention à deux niveaux de communication, la liaison de communication série 1 à haut débit n'a pas besoin d'être isolée car ce sont les liaisons de communication à fibre optique 3 qui constituent la barrière d'isolation électrique Bl. Ces liaisons de communication à 0 fibre optique 3 ont une même longueur pour ne pas créer de retard de propagation des données provenant du processeur maître. La bande passante des liaisons de communication à fibre optique 3 peut être relativement faible car d'une part, les informations qui sont extraites des composants de puissance par les sous-modules de bas niveau n'ont généralement pas à être transmises vers 5 le processeur maître dans des temps critiques, et d'autre part, l'ordre général de commutation produit cycliquement par le processeur maître arrive dans les sous- modules de bas niveau à une fréquence relativement basse qui est la fréquence de commutation. Il en résulte que les liaisons de communication 3 peuvent être réalisées avec des fibres optiques en une matière plastique facile à travailler, o légère et bon marché.
Avec cette architecture distribuée, les sous-modules de haut niveau sont libérés des tâches de bas niveau sur les circuits de puissance des composants de puissance et le haut niveau logique de l'application peut être distribué sur le processeur maître et les sous-modules de haut niveau de manière flexible et 5 reconfigurable par programme.
Sur la figure 1 , chaque module de commande est constitué d'un sous-module de haut niveau et d'un sous-module de bas niveau. Le composant de puissance connecté au sous-module de bas niveau peut correspondre à une série de composants de puissance fonctionnant en commutation de manière identique, o c'est-à-dire recevant tous le même signal de commutation.
Sur la figure 2, chaque module de commande est constitué d'un sous-module de haut niveau et de deux sous-modules de bas niveau. Avec cette construction, il est possible, à partir d'un sous-module de haut niveau, d'actionner de manière complémentaire deux composants de puissance (ou deux séries de composants 5 de puissance) à travers des liaisons de communication à fibre optique 3 séparées ce qui permet d'augmenter simplement et facilement la capacité de pilotage du système de commande avec un nombre limité de sous-modules de haut niveau.
La structure en bus du réseau de communication induit des écarts de temps de propagation des trames réseau du processeur maître vers les sous-modules de haut niveau. Plus particulièrement, une trame réseau envoyée sur le bus 1 par le processeur maître sera reçue à des instants différents par les sous- modules de haut niveau. Il en résulte que ces écarts de temps de propagation doivent être compensés de manière à assurer un fonctionnement synchrone des sous-modules de haut niveau lors de la phase de commutation des composants de puissance.
L'utilisation d'un protocole de communication standard déterministe tel que WorldFIP apporte l'avantage de pouvoir utiliser des mécanismes réseau permettant la détection automatique des abonnés sur le réseau et une localisation des abonnés sur le réseau. La synchronisation des sous-modules de haut niveau pendant la phase de commutation des composants de puissance est précédée d'une phase de calibration réalisée de manière automatique par le processeur maître en utilisant les mécanismes réseau WorldFIP.
Le calibrage des sous-modules de haut niveau consiste, par émission et réception de trames réseau depuis le processeur maître, à mesurer automatiquement le temps de propagation aller et retour d'une trame réseau et le temps de retournement de chaque sous-module de haut niveau de manière à déterminer par calcul dans le processeur maître une durée de synchronisation à appliquer dans chaque sous-module de haut niveau pour le faire fonctionner de manière synchrone avec les autres sous-modules de haut niveau. Les figures 3 à 6 montrent schématiquerment le format de trames réseau qui sont utilisées dans la phase de calibration et dans la phase de synchronisation et de commutation.
La trame réseau Tl montrée sur la figure 3 est une trame d'autorisation d'émission utilisée pour faire produire une donnée par un abonné. La donnée est identifiée par un mot ID transporté dans la trame réseau Tl qui est produite par l'arbitre de bus exclusivement.
La trame réseau TC montrée sur la figure 4 est une trame transportant la commande utilisée dans la phase de synchronisation et de commutation. Elle contient des mots de données DATA qui sont des données de synchronisation et de commutation quand elle est produite par l'arbitre de bus. La trame réseau TP montrée sur la figure 5 est une trame utilisée dans la phase de calibration pour le calcul des durées de synchronisation. Elle contient un mot de données STATUS retourné par un abonné pour permettre son identification et sa localisation. La trame réseau TM montrée sur la figure 6 est une trame utilisée dans la phase de synchronisation et de commutation. Elle transporte un mot de données MES contenant une mesure produite à chaque cycle de commutation par les abonnés à tour de rôle.
Toutes les trames réseau TI,TC,TP,TM comportent un mot de début de trame DTR et un mot de fin de trame FTR. Dans le protocole standard WorldFIP, la trame réseau Tl est une trame du type « IDDAT » et les trames réseau TC,TM,TP sont des trames du type « RPDAT ». Dans un système de commande comprenant 32 sous-modules de haut niveau, les trames réseau TI,TM,TP peuvent avoir une longueur de 8 octets et la trame réseau TC peut avoir une longueur de 136 octets avec 4 octets réservés pour chaque sous-module de haut niveau.
La figure 7 illustre le déroulement de la phase de calibration des sous- modules de haut niveau. Le processeur maître UC envoie sur le bus 1 une succession de trames réseau Tl qui identifient chacune dans le mot ID l'adresse logique d'un sous-module de haut niveau particulier. Chaque sous-module de haut niveau, en réponse à la réception d'une trame réseau Tl contenant un mot ID correspondant à l'adresse logique du sous-module dans le réseau, renvoie sur le bus 1 une trame réseau TP. Sur la figure 7, on a représenté 3 séquences d'émission réception de trames Tl et TP respectivement pour les 3 sous-modules de haut niveau HLι,HL2 et HLn.
Les temps de réponse ΔT-i, ΔT2, ΔTn comme expliqué plus loin, respectivement des sous-modules de haut niveau, peuvent être déterminés avec une grande précision par le processeur maître UC par déclenchement d'un compteur de temps à l'émission du mot de fin de trame FTR de la trame réseau Tl et par arrêt du compteur de temps à la réception du mot de début de trame DTR de la trame réseau TP. A chaque séquence de la phase de calibration, le compteur de temps dans le processeur maître comptabilise le temps de propagation de la trame réseau Tl du processeur maître jusqu'à un sous-module de haut niveau, le temps de retournement dans le sous-module de haut niveau et le temps de propagation de la trame réseau TP du sous-module de haut niveau jusqu'au processeur maître. Le cumul des temps de propagation des trames Tl et TP et du temps de retournement pour un sous-module de haut niveau est appelé temps de réponse du sous-module de haut niveau. Une détection très précise de l'instant d'émission et de réception des mots de début et de fin de trame DTR et FTR dans les trames réseau Tl et TP peut être obtenue dans le processeur maître à l'aide d'un circuit du type FPGA implémentant le protocole de communication WorldFIP. Ce même type de circuit est utilisé dans chaque sous-module de haut niveau pour implémenter le protocole de communication et rendre constant le temps de retournement d'un sous-module de haut niveau à l'autre. II en résulte que les durées de synchronisation à appliquer dans chaque sous-module de haut niveau peuvent être obtenues par la relation suivante : Rn = 1/2.(ΔTmax - ΔTn ) où
Rn désigne la durée de synchronisation affectée au sous-module de haut niveau HLn (l'indice n correspondant à l'adresse logique affectée au sous-module de haut niveau) ΔTmax désigne le temps de réponse maximal mesuré par le processeur maître
ΔTn désigne le temps de réponse mesuré par le processeur maître pour le sous-module de haut niveau HLn
L'algorithme de la figure 9 illustre le fonctionnement du processeur maître lors d'une phase de calibration. A l'initialisation du système de commande, le processeur maître initialise un compteur de temps CT en 105 et envoie en 110 une trame réseau Tl identifiant dans le mot ID l'adresse logique d'un sous- module de haut niveau symbolisée par la variable n. Sur détection de l'émission du mot de fin de trame FTR de la trame réseau Tl, le compteur de temps CT est déclenché pour comptabiliser le temps jusqu'à ce qu'une trame réseau TP soit reçue sur le bus 1 par le processeur maître (bloc 115). Le compteur de temps CT est arrêté sur détection de la réception du mot de début de trame DTR de la trame réseau TP. La valeur du compteur de temps CT, représentative du temps de réponse du sous-module de haut niveau, est maintenue en mémoire en 120 dans le processeur maître. Une phase subséquente de calibration recommence à partir du bloc 105 pour une nouvelle adresse logique de sous-module de haut niveau et ainsi de suite jusqu'à ce que le processeur maître ait balayé dans le bloc 125 tous les sous-modules de haut niveau connectés au bus 1. Les durées de synchronisation R1 ,R2, ...Rn des sous-modules de haut niveau sont ensuite calculées en 130 selon la relation indiquée plus haut. A partir du bloc 130, le processeur maître UC est prêt pour la phase de synchroniation et de commutation.
La figure 8 illustre le déroulement de la phase de synchronisation et de commutation. La phase de synchronisation et de commutation consiste pour le processeur maître UC à envoyer sur le bus 1 successivement une trame réseau Tl identifiant dans le mot ID une donnée de commande, suivie d'une trame réseau TC contenant dans le mot DATA les durées de synchronisation R1 ,R2, .... Rn affectées respectivement aux sous-modules de haut niveau avec les ordres de commutation C1 ,C2, ...Cn destinés respectivement aux sous-modules de haut niveau, suivie d'une trame réseau Tl identifiant dans le mot ID l'adresse logique d'un sous-module de haut niveau particulier. A chaque cycle de la phase de synchronisation et de commande, chaque sous-module de haut niveau envoie sur le bus 1 vers le processeur maître UC en réponse à la seconde trame réseau Tl, une trame réseau TM contenant dans le mot MES les informations extraites d'un ou de plusieurs composants de puissances par les sous-modules de bas niveau.
En se reportant de nouveau à la figure 9, la phase de synchronisation et de commande dans le processeur maître débute en 135 par l'émission d'une trame réseau Tl contenant un mot ID qui identifie une commande pour tous les sous- modules de haut niveau. La valeur de ce mot ID est symbolisée sur la figure 9, pour des raisons de clarté, par le symbole #. Puis le processeur maître envoie une trame réseau TC en 140 contenant toutes les durées de synchronisation calculées dans le bloc 130 avec les ordres de commutation destinés respectivement aux sous-modules de haut niveau. Le formatage de la trame réseau TC avec les durées de synchronsiation R1 ,R2,...Rn et les ordres de commutation C1 ,C2 Cn est illustré sur la figure 4. Puis une nouvelle trame réseau Tl contenant un mot ID qui identifie l'adresse logique d'un sous-module de haut niveau particulier est envoyée en 145 sur le bus 1 et le processeur maître attend en 150 le retour d'une trame réseau TM envoyée par le sous- module de haut niveau identifié dans le mot ID de la trame réseau Tl précédente. Un cycle subséquent de synchronisation et de commutation recommence à partir du bloc 135 pour de nouveaux ordres de commutation et une nouvelle adresse logique de sous-module de haut niveau et ainsi de suite jusqu'à ce que le processeur maître ait balayé dans le bloc 155 tous les sous-modules de haut niveau connectés au bus 1. Au fur et à mesure des cycles de synchronisation et de commutation, les informations extraites dans les composants de puissance remontent à travers le réseau vers le processeur maître aux fins d'un réglage de l'application.
La figure 10 illustre le fonctionnement d'un sous-module de haut niveau pendant la phase de calibration et pendant la phase de synchronisation et de commutation. En réponse à la détection d'une trame réseau Tl sur le bus 1 , le sous-module de haut niveau détecte en 200 si le mot ID de la trame Tl correspond à son adresse logique et dans ce cas il envoie en 210 une trame réseau TP, ou bien si le mot ID de la trame réseau Tl correspond à une commande de sous-module de haut niveau (ID=#) et dans ce cas le sous- module de haut niveau initialise en 220 un compteur de temps CL et attend en 225 la réception d'une trame réseau TC. Dès détection de la réception du mot de fin de trame FTR de la trame réseau TC, le compteur de temps CL est déclenché (bloc 230). Avant l'étape 230, le sous-module de haut niveau a extrait de la trame réseau TC, la durée de synchronisation Rn qui lui est affectée et l'ordre de commutation Cn qu'il doit appliquer sur les composants de puissance auxquels il est connecté. Quand le compteur de temps CL a comptabilisé la durée de synchronisation Rn en 235, le sous-module de haut niveau transmet en 240 l'ordre de commutation Cn à un ou plusieurs sous-modules de bas niveau à travers les liaisons de communication à fibre optique 3 et les sous-modules de bas niveau génèrent à leur tour chacun un signal de commutation qui est appliqué sur la borne d'entrée d'un composant de puissance. Dans le sous- module de haut niveau, le traitement se poursuit en 250, avec la réception d'une nouvelle trame réseau Tl contenant un mot ID correspondant à une adresse logique de sous-module. Si cette adresse logique dans le mot ID correspond à celle du sous-module, il renvoie en 255 une trame réseau TM avec un mot MES contenant des informations de mesure avant de revenir à l'étape 200.
L'instant d'émission du mot de fin de trame FTR (dernier bit du mot FTR) de la trame réseau Tl ou l'instant de réception du mot de début de trame DTR (dernier bit du mot DTR) de la trame réseau TP dans le processeur maître est détecté par l'interface de communication réseau 2 de celui-ci. De la même façon, l'instant de réception du mot de fin de trame FTR (dernier bit du mot FTR) de la trame réseau TC dans chaque sous-module de haut niveau est détecté par l'interface de communication réseau 2 de celui-ci. Ce mot de fin de trame FTR dans la trame réseau TC constitue un signal de référence pour la synchronisation. La synchronisation des sous-modules de haut niveau se fait donc à l'aide d'une seule trame réseau TC contenant à la fois toutes les durées de synchronisation R1 ,R2, ...Rn et tous les ordres de commutation C1 ,C2, ...Cn destinés respectivement aux sous-modules de haut niveau ce qui contribue à l'optimisation du rendement du protocole de communication. Par ailleurs, dans la trame réseau TC, il est également possible d'inclure des durées de déphasage d'allumage générées par l'application qui s'ajoutent aux durées de synchronisation dans les sous-modules de haut niveau. La synchronisation ne nécessite aucune base de temps commune aux sous-modules de haut niveau et la dérive des horloges dans les sous-modules de haut niveau est limitée par Initialisation de la temporisation à chaque cycle de commutation des composants de puissance. En utilisant un protocole de communication déterministe standard comme WorldFIP, il est possible de limiter la dispersion de la synchronisation à moins de 500 ns avec un débit sur le bus cuivre de 5 Mb/s et une fréquence de commutation des composants de 3 Khz.

Claims

REVENDICATIONS
1/ Système de commande pour convertisseurs statiques de puissance ayant une pluralité de composants de puissance (I1 ,l2,lm,ln), comprenant des modules de commande (S-i, S2, Sn) connectés aux composants de puissance et communiquant à distance avec un processeur maître (UC) par l'intermédiaire d'un réseau de communication temps réel à liaison de communication série (1 ), caractérisé en ce que la liaison de communication série (1 ) est un bus conducteur et en ce que chaque module de commande est subdivisé en un sous-module dit de haut niveau (HL-i, HL2> HLn ) connecté au bus et au moins un sous-module dit de bas niveau (LL-i, LL2, LLn) connecté à un composant de puissance et relié au sous-module de commande de haut niveau par l'intermédiaire d'une liaison de communication (3) constituant une barrière d'isolation électrique. 2/ Système de commande selon la revendication 1 , dans lequel le réseau de communication est un réseau de terrain, le bus conducteur (1 ) étant constitué par une paire de fils torsadés en cuivre.
3/ Système de commande selon la revendication 1 ou 2, danss lequel la liaison de communication entre un sous-module de haut niveau et un sous- module de bas niveau est une liaison à fibre optique.
4/ Système de commande selon la revendication 3, dans lequel plusieurs sous-modules de bas niveau sont reliés à un sous-module de haut niveau par des liaisons de communication à fibre optique séparées (3).
5/ Système de commande selon l'une des revendications 3 à 4, dans lequel les liaisons de communication (3) entre les sous-modules de bas niveau et les sous-modules de haut niveau ont une même longueur.
6/ Système de commande selon l'une des revendications précédentes, dans lequel le protocole de communication est un protocole de communication standard déterministe. 11 Convertisseur statique de puissance comprenant un système de commande numérique à architecture distribuée selon l'une des revendications 1 à 6.
EP02795376A 2001-11-16 2002-11-15 Systeme de commande a architecture distribuee pour convertisseurs statiques de puissance Withdrawn EP1444771A2 (fr)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR0114859A FR2832561B1 (fr) 2001-11-16 2001-11-16 Systeme de commande a architecture distribuee pour convertisseurs statiques de puissance
FR0114859 2001-11-16
PCT/FR2002/003925 WO2003043168A2 (fr) 2001-11-16 2002-11-15 Systeme de commande a architecture distribuee pour convertisseurs statiques de puissance

Publications (1)

Publication Number Publication Date
EP1444771A2 true EP1444771A2 (fr) 2004-08-11

Family

ID=8869483

Family Applications (1)

Application Number Title Priority Date Filing Date
EP02795376A Withdrawn EP1444771A2 (fr) 2001-11-16 2002-11-15 Systeme de commande a architecture distribuee pour convertisseurs statiques de puissance

Country Status (7)

Country Link
EP (1) EP1444771A2 (fr)
JP (1) JP2005510193A (fr)
AU (1) AU2002360172A1 (fr)
CA (1) CA2466666A1 (fr)
FR (1) FR2832561B1 (fr)
NO (1) NO20033225L (fr)
WO (1) WO2003043168A2 (fr)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005015944A1 (de) 2005-04-07 2006-10-12 Abb Patent Gmbh Elektrische Niederspannungsschaltanlage
DE102013207099A1 (de) * 2013-04-19 2014-10-23 Siemens Aktiengesellschaft Modulare Gleichspannungswandleranordnung
CN104901423B (zh) * 2015-06-21 2017-03-08 南京南瑞继保电气有限公司 传输时标的广域相量差动保护方法
CN104967219A (zh) * 2015-07-13 2015-10-07 江苏嘉宇电气科技有限公司 一种集实时通讯和数据上传与一体的智能电力电容器
KR101687809B1 (ko) * 2016-04-11 2017-01-19 (주)이건산전 철도차량의 추진제어장치용 인터페이스 장치

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5045988A (en) * 1990-07-31 1991-09-03 Eaton Corporation Isolated adjustable frequency AC inverter control

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO03043168A2 *

Also Published As

Publication number Publication date
WO2003043168A3 (fr) 2004-02-26
FR2832561B1 (fr) 2004-01-09
FR2832561A1 (fr) 2003-05-23
NO20033225D0 (no) 2003-07-16
WO2003043168A2 (fr) 2003-05-22
AU2002360172A1 (en) 2003-05-26
NO20033225L (no) 2003-09-16
JP2005510193A (ja) 2005-04-14
CA2466666A1 (fr) 2003-05-22

Similar Documents

Publication Publication Date Title
CA1201504A (fr) Procede et dispositif de teletransmission de signaux et application a la detection et/ou mesure de la teneur en gaz combustible d&#39;une atmosphere
FR2598575A1 (fr) Dispositif de commande de reseau de zone locale
CA3122373C (fr) Procede d&#39;etablissement de communication dans un reseau d&#39;acces optique
FR2526250A1 (fr) Procede de calage temporel automatique de stations dans un systeme de transmission par multiplex et de traitement de donnees
EP0411529B1 (fr) Transmetteur numérique synchrone
WO1985001849A1 (fr) Systeme de multiplexage numerique temporel asynchrone a bus distribue
EP1444771A2 (fr) Systeme de commande a architecture distribuee pour convertisseurs statiques de puissance
EP0120172A1 (fr) Dispositif d&#39;interface de bus pour un système de traitement de données
EP0704952B2 (fr) Circuit d&#39;autosurveillance, notamment d&#39;appareillage électrique et en particulier de disjoncteur haute tension à SF6
CA2115880A1 (fr) Centre satellite a technologie mixte photonique-electronique pour raccorder des lignes d&#39;abonne optiques a un reseau de telecommunication a mode de transfert asynchrone
FR2832523A1 (fr) Procede pour compenser des ecarts de temps de propagation de donnees dans un systeme de commande a architecture distribuee
EP0062295B1 (fr) Réseau de connexion numérique
EP0178205B1 (fr) Réseau numérique à accès multiples
FR2653898A1 (fr) Methode et dispositif de transmission a grand debit suivant un mode quasi-asynchrone.
CA2118450A1 (fr) Dispositif de synchronisation pour reseau de communication optique
FR2537368A1 (fr) Systeme d&#39;identification de stations locales par un poste central d&#39;interrogation
WO1994024618A1 (fr) Dispositif logique de gestion centralisee
EP2740039B1 (fr) Dispositif pour echanger des donnees entre au moins deux applications
CA3176135C (fr) Procede d&#39;etablissement de communication dans un reseau d&#39;acces optique
EP0770286A1 (fr) Procede et dispositif de transmission entre une pluralite d&#39;unites locales connectees a differents reseaux de distribution de courant electrique
FR2714193A1 (fr) Dispositif d&#39;intercommunication entre unités émettrices réceptrices numériques.
EP0471633A1 (fr) Réseau de communication à anneau d&#39;écriture et anneau de lecture et procédé d&#39;accès et de reconfiguration d&#39;un tel réseau
EP0383666B1 (fr) Circuit modulaire d&#39;interface et régie d&#39;abonné pour réseau numérique
WO2025131629A1 (fr) Découverte d&#39;un réseau de synchronisation au sein d&#39;un réseau d&#39;équipements
FR3132366A1 (fr) Attribution d’adresses pour unité de distribution d’énergie modulaire

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20040423

AK Designated contracting states

Kind code of ref document: A2

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR IE IT LI LU MC NL PT SE SK TR

AX Request for extension of the european patent

Extension state: AL LT LV MK RO SI

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20070601