EP1040400A1 - Circuit for reducing input voltage - Google Patents

Circuit for reducing input voltage

Info

Publication number
EP1040400A1
EP1040400A1 EP99923390A EP99923390A EP1040400A1 EP 1040400 A1 EP1040400 A1 EP 1040400A1 EP 99923390 A EP99923390 A EP 99923390A EP 99923390 A EP99923390 A EP 99923390A EP 1040400 A1 EP1040400 A1 EP 1040400A1
Authority
EP
European Patent Office
Prior art keywords
voltage
arb
input
working
input voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
EP99923390A
Other languages
German (de)
French (fr)
Inventor
Andreas Kneer
Peter Lutz
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Publication of EP1040400A1 publication Critical patent/EP1040400A1/en
Ceased legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/613—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in parallel with the load as final control devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P3/00—Measuring linear or angular speed; Measuring differences of linear or angular speeds
    • G01P3/42—Devices characterised by the use of electric or magnetic means
    • G01P3/44—Devices characterised by the use of electric or magnetic means for measuring angular speed
    • G01P3/48—Devices characterised by the use of electric or magnetic means for measuring angular speed by measuring frequency of generated current or voltage
    • G01P3/4802—Devices characterised by the use of electric or magnetic means for measuring angular speed by measuring frequency of generated current or voltage by using electronic circuits in general

Definitions

  • Circuit arrangement for reducing an input voltage
  • the present invention relates to a circuit arrangement for reducing an especially pulse-shaped
  • Such a circuit arrangement for generating a speed-dependent signal sequence from the periodic Voltage of an inductive transmitter arrangement is known for example from DE 31 27 220 C2.
  • gears with a small number of teeth for example four
  • Teeth to use as impulse wheels.
  • interference signals can impair the speed detection during the relatively long intermediate times between two pulses if their amplitudes exceed a threshold value of the threshold value stage or an evaluation circuit.
  • Such interference signals fluctuate approximately to the same extent as the input signal to be evaluated.
  • the circuitry required to create a threshold value tracking must be regarded as considerable.
  • the object of the invention is to provide a circuit arrangement with which voltages of variable amplitude occurring in particular during the operation of an inductive speed sensor can be reduced in such a way that interference signals which occur can be distinguished from measurement signals in a simple manner, for example by means of a threshold value stage.
  • This object is achieved by a circuit arrangement with the features of patent claim 1 and a method with the features of patent claim 7.
  • a circuit arrangement can now be realized with a few, inexpensively available components, with which measuring signal voltages can be separated or distinguished from occurring interference signal voltages, for example when operating an inductive speed sensor.
  • speed-dependent input voltages of a speed sensor and, for example, interference voltages occurring on the signal paths can be reduced in such a way that the signal voltages are certainly greater and the interference voltages are certainly less than a response threshold of an evaluation circuit.
  • This is achieved in that the division factor generated by means of a variable voltage divider is increased for larger input voltages and vice versa (that is to say that with larger input voltages the working voltage supplied to the evaluation circuit corresponds to a correspondingly smaller percentage of the input voltage).
  • the working voltage can expediently be regulated to an essentially constant value. This makes it possible to make the evaluation circuit to which the working voltage is supplied particularly simple.
  • the voltage divider has at least a first resistor and a field effect transistor acting as a variable resistor. With such a
  • the desired voltage regulation can be carried out in a very simple and effective manner by the field effect transistor.
  • a control input of the field effect transistor can advantageously be acted upon by a control voltage derived from the working voltage. This takes advantage of the fact that the ohmic resistance of
  • Control voltage can be controlled or regulated in a particularly simple manner.
  • the circuit arrangement according to the invention expediently has a further voltage divider provided between the first voltage divider and the evaluation circuit.
  • the provision of a second voltage divider enables the working voltage to be optimally matched to threshold voltage values of a downstream evaluation circuit.
  • this is for dividing down or reducing an input voltage present in differential form to a differential working voltage designed . This creates freedom from ground for the signal lines, which can reduce interference.
  • Figure 1 is a schematic block diagram of a preferred embodiment of the invention
  • Figure 2 is a circuit diagram for realizing the
  • the circuit arrangement has a first voltage divider Rl, R3, Tl, R4, by means of which a pulse-shaped input voltage U e in at an input E is divided down to an intermediate voltage or first working voltage U z .
  • U z is present in the illustration in FIG. 2 between points A, B.
  • Evaluation circuit 10 supplied. It should be noted that it would also be possible to supply the first working voltage U z to the evaluation circuit. While the second voltage divider divides the second working voltage U arb applied to it with a constant division factor, the first voltage divider is designed as a variable voltage divider. For this purpose, the first voltage divider has a field effect transistor or FET T1, the control input G of which is acted upon by a control voltage U s derived from the working voltage U arb (U s is present between points B and C as shown in FIG. 2). The control voltage U s is generated by charging a capacitor Cl, which is connected to the working voltage U z with the interposition of a resistor R5 and a diode Dl.
  • FET T1 field effect transistor
  • the diode Dl at which a constant voltage drops, ensures that the capacitor does not discharge through the resistor R5 in the periods between the voltage pulses.
  • the capacitor is charged in a pulsed manner and continuously discharged via a resistor R6.
  • the FET T1 acts like a high-impedance resistor, since there is no voltage worth mentioning at its control input G.
  • the low input voltage is therefore only slightly reduced.
  • a division factor F characterizing the voltage divider is relatively small in this state.
  • the capacitor Cl With increasing input voltage U a , the capacitor Cl is increasingly charged, so that the control input G of the FET Tl is acted upon by a control voltage U s , whereby the FET Tl is turned on, so that its ohmic resistance drops.
  • the input voltage is thereby divided down more, ie the working voltage U z corresponds to a smaller fraction of the input voltage U a .
  • the division factor F characterizing the voltage divider is relatively large in this state. Characterized in that by the lowering of the operating voltage U and the voltage across the capacitor Cl z decreases again, a control circuit is provided, through which the working voltage U z even with variable input voltage U a is approximately kept constant.
  • the circuit arrangement shown in FIG. 2 is designed for the processing of differential voltage signals.
  • the fact that mass-free signal paths are present means that the occurrence of mass-related interference signals can be avoided.
  • a speed sensor 9, shown schematically in FIG. 2 generates the input voltage U a , which is applied to the respective first and second voltage dividers via lines DZG + and DZG-.
  • the resistance Rdzg corresponds to the internal resistance of the speed sensor 9.
  • Resistor R12 represents the
  • Switching threshold of the evaluation circuit 10 When dimensioning the components of the circuit arrangement according to the invention, there is in particular one Switching threshold of the evaluation circuit 10 to be taken into account.
  • the resistance or capacitance values given by way of example in FIG. 2 are designed to adapt the input voltage generated by an inductive speed sensor to an evaluation circuit 10 with a switching threshold of 40 or 400 mV.
  • the working voltage V z depends on the threshold voltage of the FET Tl and the forward voltage of the diode Dl and is therefore subject to high tolerances.
  • the second voltage divider R7, R8, R2 should therefore be dimensioned such that even in the worst-case scenario, the switching threshold of the evaluation circuit 10 is exceeded by the working voltage U arb provided by the second voltage divider.
  • the circuit arrangement according to the invention can also be used with an asymmetrical speed sensor.
  • the DZG line must be connected to ground.
  • the FET T1 Since the FET T1 has a diode connected in the inverse direction with respect to the input voltage, the negative half-wave of the input signal is always maximally limited, so that advantageously an evaluation circuit is used which switches in the zero signal crossing.
  • the circuit arrangement requires a rapid reaction to increasing amplitudes or levels of the input signal, the frequencies of the Input signal, for example, when using a pulse wheel generating four pulses per revolution in the speed sensor 9 are relatively low, the capacitor C1 must be quick to charge but slow to discharge. For this reason, are a high impedance
  • Discharge resistor R6 and a low-resistance charging resistor Rl + R5 are provided.
  • R6 must not be selected too large, since in this case the risk of interference increases.
  • the resistor R3, which absorbs a large part of the excess pulse energy, must not be dimensioned too small, since in this case there is a risk of overloading.
  • Electromagnetic interference could lead to charging of the capacitor Cl, which would cause an inappropriately strong reduction or damping of the working voltage. Such interference can be effectively avoided by providing a second capacitor C2, which is connected between the lines DZG + and DZG-.

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Electromagnetism (AREA)
  • Electronic Switches (AREA)
  • Transmission And Conversion Of Sensor Element Output (AREA)
  • Measurement Of Length, Angles, Or The Like Using Electric Or Magnetic Means (AREA)
  • Control Of Electrical Variables (AREA)
  • Dc Digital Transmission (AREA)
  • Networks Using Active Elements (AREA)

Abstract

The invention relates to a circuit for reducing a variable input voltage (Uein), especially a pulsed input voltage, to a working voltage (Uz, Uarb) that is fed to an evaluation circuit (10), wherein the input voltage (Uein) may be reduced to obtain the working voltage (Uz, Uarb) according to a division factor (F) supplied by at least one voltage divider (R1, R3, T1, R4; R7, R8, R2), wherein the at least one voltage divider (R1, R3, T1, R4; R7, R8, R2) can be regulated in such a way that the division factor (F) may be augmented with increasing input voltage (Uein) and lowered with reducing input voltage (Uein).

Description

Schaltungsanordnunq zur Reduzierung einer EinqanqsspannunqCircuit arrangement for reducing an input voltage
Die vorliegende Erfindung betrifft eine Schaltungsanordnung zur Reduzierung einer insbesondere impulsförmigenThe present invention relates to a circuit arrangement for reducing an especially pulse-shaped
EingangsSpannung nach dem Oberbegriff des Patentanspruchs 1 sowie ein entsprechendes Verfahren.Input voltage according to the preamble of claim 1 and a corresponding method.
Es ist bekannt, zur Erfassung von Drehzahlen induktive Geberanordnungen zu verwenden. Mittels eines sich vor einer Induktionsspule drehenden Zahnrades bzw. Impulsrades wird in der Induktionsspule eine der zeitlichen Änderung des Magnetfeldes und somit der Drehzahl des Zahnrades proportionale Spannung induziert. Diese Spannungen können einer Schwellwertstufe zugeführt werden, die eine drehzahlabhängige Signalfolge liefert.It is known to use inductive sensor arrangements to record speeds. By means of a gear wheel or impulse wheel rotating in front of an induction coil, a voltage proportional to the change in the magnetic field over time and thus the speed of the gear wheel is induced in the induction coil. These voltages can be fed to a threshold value stage, which delivers a speed-dependent signal sequence.
Eine derartige Schaltungsanordnung zum Erzeugen einer drehzahlabhängigen Signalfolge aus der periodischen Spannung einer induktiven Geberanordnung ist beispielsweise aus der DE 31 27 220 C2 bekannt.Such a circuit arrangement for generating a speed-dependent signal sequence from the periodic Voltage of an inductive transmitter arrangement is known for example from DE 31 27 220 C2.
Für bestimmte Anwendungen ist es üblich, Zahnräder mit einer geringen Anzahl von Zähnen, beispielsweise vierFor certain applications it is common to have gears with a small number of teeth, for example four
Zähnen, als Impulsräder zu verwenden. Hierbei tritt jedoch das Problem auf, daß während der relativ langen Zwischenzeiten zwischen zwei Impulsen Störsignale die Drehzahlerfassung beeinträchtigen können, wenn deren Amplituden einen Schwellwert der Schwellwertstufe bzw. einer Auswerteschaltung überschreiten. Derartige Störsignale schwanken etwa in dem gleichen Maße wie das auszuwertende Eingangssignal. Zur Umgehung der hiermit verbundenen Ungenauigkeiten in der Drehzahlerfassung ist es bekannt, eine Nachführung des Schwellwertes der Schwellwertstufe in Abhängigkeit von der Drehzahl auszuführen. Der zur Schaffung einer SchwelIwertnachfuhrung notwendige Schaltungsaufwand muß jedoch als beträchtlich angesehen werden.Teeth to use as impulse wheels. Here, however, the problem arises that interference signals can impair the speed detection during the relatively long intermediate times between two pulses if their amplitudes exceed a threshold value of the threshold value stage or an evaluation circuit. Such interference signals fluctuate approximately to the same extent as the input signal to be evaluated. To avoid the associated inaccuracies in the speed detection, it is known to carry out a tracking of the threshold value of the threshold value as a function of the speed. However, the circuitry required to create a threshold value tracking must be regarded as considerable.
Aufgabe der Erfindung ist die Schaffung einer Schaltungsanordnung, mit der insbesondere beim Betrieb eines induktiven Drehzahlgebers auftretende Spannungen veränderlicher Amplitude derart reduzierbar sind, daß auftretende Störsignale beispielsweise mittels einer Schwellwertstufe in einfacher Weise von Meßsignalen unterschieden werden können. Diese Aufgabe wird gelöst durch eine Schaltungsanordnung mit den Merkmalen des Patentanspruchs 1 sowie ein Verfahren mit den Merkmalen des Patentanspruchs 7.The object of the invention is to provide a circuit arrangement with which voltages of variable amplitude occurring in particular during the operation of an inductive speed sensor can be reduced in such a way that interference signals which occur can be distinguished from measurement signals in a simple manner, for example by means of a threshold value stage. This object is achieved by a circuit arrangement with the features of patent claim 1 and a method with the features of patent claim 7.
Erfindungsgemäß ist nun mit wenigen, preiswert erhältlichen Bauteilen eine Schaltungsanordnung realisierbar, mit der beispielsweise beim Betrieb eines induktiven Drehzahlgebers MeßsignalSpannungen von auftretenden Störsignalspannungen trennbar bzw. unterscheidbar sind. Zu diesem Zwecke sind drehzahlabhängige Eingangsspannungen eines Drehzahlgebers und beispielsweise auf den Signalwegen auftretende Störspannungen derart reduzierbar, daß die SignalSpannungen sicher größer, und die Störspannungen sicher kleiner sind als eine Ansprechschwelle einer Auswerteschaltung. Dies wird dadurch erreicht, daß der mittels eines variablen Spannungsteilers erzeugte Teilungsfaktor für größere Eingangsspannungen angehoben wird und umgekehrt (daß also bei größeren EingangsSpannungen die der Auswerteschaltung zugeführte Arbeitsspannung einem entsprechend kleineren prozentualen Anteil der Eingangsspannung entspricht) .According to the invention, a circuit arrangement can now be realized with a few, inexpensively available components, with which measuring signal voltages can be separated or distinguished from occurring interference signal voltages, for example when operating an inductive speed sensor. For this purpose, speed-dependent input voltages of a speed sensor and, for example, interference voltages occurring on the signal paths can be reduced in such a way that the signal voltages are certainly greater and the interference voltages are certainly less than a response threshold of an evaluation circuit. This is achieved in that the division factor generated by means of a variable voltage divider is increased for larger input voltages and vice versa (that is to say that with larger input voltages the working voltage supplied to the evaluation circuit corresponds to a correspondingly smaller percentage of the input voltage).
Vorteilhafte Ausgestaltungen der Erfindung sind Gegenstand der Unteransprüche .Advantageous embodiments of the invention are the subject of the dependent claims.
Zweckmäßigerweise ist die Arbeitsspannung auf einen im wesentlichen konstanten Wert regelbar. Hierdurch ist es möglich, die Auswerteschaltung, der die Arbeitsspannung zugeführt wird, besonders einfach zu gestalten. Gemäß einer bevorzugten Ausführungsform der erfindungsgemäßen Schaltungsanordnung weist der Spannungsteiler wenigstens einen ersten Widerstand und einen als veränderlichen Widerstand wirkenden Feldeffekttransistor auf. Mit einem derartigenThe working voltage can expediently be regulated to an essentially constant value. This makes it possible to make the evaluation circuit to which the working voltage is supplied particularly simple. According to a preferred embodiment of the circuit arrangement according to the invention, the voltage divider has at least a first resistor and a field effect transistor acting as a variable resistor. With such a
Feldeffekttransistor ist die gewünschte Spannungsregelung in sehr einfacher und effektiver Weise durchführbar.The desired voltage regulation can be carried out in a very simple and effective manner by the field effect transistor.
Vorteilhafterweise ist ein Steuereingang des Feldeffekttransistors durch eine von der Arbeitssspannung abgeleitete Steuerspannung beaufschlagbar. Hierbei wird ausgenutzt, daß der ohmsche Widerstand vonA control input of the field effect transistor can advantageously be acted upon by a control voltage derived from the working voltage. This takes advantage of the fact that the ohmic resistance of
Feldeffekttransistoren lediglich durch eine zwischen ihremField effect transistors only by one between their
Steuer- bzw. Gateanschluß und ihrem Sourceanschluß anliegende Steuerspannung bestimmt ist. Eine derartigeControl or gate connection and its source connection control voltage is determined. Such
SteuerSpannung ist in besonders einfacher Weise steuerbar bzw. regelbar.Control voltage can be controlled or regulated in a particularly simple manner.
Zweckmäßigerweise weist die erfindungsgemäße Schaltungsanordnung einen weiteren, zwischen dem ersten Spannungsteiler und der Auswerteschaltung vorgesehenen Spannungsteiler auf . Das Vorsehen eines zweiten Spannungsteilers ermöglicht eine optimale Anpassung der ArbeitsSpannung an Schwellspannungswerte einer nachgeschalteten Auswerteschaltung.The circuit arrangement according to the invention expediently has a further voltage divider provided between the first voltage divider and the evaluation circuit. The provision of a second voltage divider enables the working voltage to be optimally matched to threshold voltage values of a downstream evaluation circuit.
Gemäß einer weiteren bevorzugten Ausführungsform der erfindungsgemäßen Schaltung ist diese zur Herunterteilung bzw. Reduzierung einer in differentieller Form vorliegenden EingangsSpannung zu einer differentiellen Arbeitsspannung ausgelegt . Hiermit ist eine Massefreiheit der Signalleitungen geschaffen, wodurch Störeinflüsse verringert werden können.According to a further preferred embodiment of the circuit according to the invention, this is for dividing down or reducing an input voltage present in differential form to a differential working voltage designed . This creates freedom from ground for the signal lines, which can reduce interference.
Eine bevorzugte Ausführungsform der vorliegenden Erfindung wird nun anhand der beigefügten Zeichnung im einzelnen erläutert . Es zeigtA preferred embodiment of the present invention will now be explained in detail with reference to the accompanying drawing. It shows
Figur 1 ein schematisches Blockschaltbild einer bevorzugten Ausführungsform der erfindungsgemäßenFigure 1 is a schematic block diagram of a preferred embodiment of the invention
Schaltungsanordnung, undCircuit arrangement, and
Figur 2 ein Schaltbild zur Realisierung derFigure 2 is a circuit diagram for realizing the
Schaltungsanordnung gemäß Figur 1, bei dem die auftretenden SpannungsSignale alsCircuit arrangement according to Figure 1, in which the voltage signals occurring as
Differenzsignale vorliegen.Difference signals are present.
Die Schaltungsanordnung weist einen ersten Spannungsteiler Rl, R3 , Tl, R4 auf, mittels dessen eine an einem Eingang E anliegende impulsförmige Eingangsspannung Ueιn auf eine Zwischenspannung bzw. erste Arbeitsspannung Uz heruntergeteilt wird. Uz liegt in der Darstellung der Figur 2 zwischen den Punkten A, B an. Über einen zweiten Spannungsteiler R7, R8 , R2 wird die Spannung Uz auf eine zweite ArbeitsSpannung Uarb heruntergeteilt und einerThe circuit arrangement has a first voltage divider Rl, R3, Tl, R4, by means of which a pulse-shaped input voltage U e in at an input E is divided down to an intermediate voltage or first working voltage U z . U z is present in the illustration in FIG. 2 between points A, B. Via a second voltage divider R7, R8, R2, the voltage U z is divided down to a second working voltage U arb and one
Auswerteschaltung 10 zugeführt. Es sei angemerkt, daß es auch möglich wäre, die erste ArbeitsSpannung Uz der Auswerteschaltung zuzuführen. Während der zweite Spannungsteiler die an ihm anliegende zweite Arbeitsspannung Uarb mit einem konstanten Teilungsfaktor herunterteilt, ist der erste Spannungsteiler als variabler Spannungsteiler ausgebildet. Zu diesem Zwecke weist der erste Spannungsteiler einen Feldeffekttransistor bzw. FET Tl auf, dessen Steuereingang G von einer von der Arbeitsspannung Uarb abgeleiteten Steuerspannung Us beaufschlagt wird (Us liegt gemäß der Darstellung in Figur 2 zwischen den Punkten B und C an) . Die Steuerspannung Us wird über die Aufladung eines Kondensators Cl erzeugt, welcher unter Zwischenschaltung eines Widerstandes R5 und einer Diode Dl an der ArbeitsSpannung Uz anliegt. Die Diode Dl, an der eine konstante Spannung abfällt, gewährleistet, daß sich der Kondensator in den Zeiträumen zwischen den Spannungsimpulsen nicht über den Widerstand R5 entlädt . Der Kondensator wird pulsartig aufgeladen und kontinuierlich über einen Widerstand R6 entladen. Je größer die an dem Steuereingang des FET Tl anliegende Spannung Us ist, desto weiter wird der FET Tl aufgesteuert , wodurch der ohmsche Widerstand des FET Tl sinkt.Evaluation circuit 10 supplied. It should be noted that it would also be possible to supply the first working voltage U z to the evaluation circuit. While the second voltage divider divides the second working voltage U arb applied to it with a constant division factor, the first voltage divider is designed as a variable voltage divider. For this purpose, the first voltage divider has a field effect transistor or FET T1, the control input G of which is acted upon by a control voltage U s derived from the working voltage U arb (U s is present between points B and C as shown in FIG. 2). The control voltage U s is generated by charging a capacitor Cl, which is connected to the working voltage U z with the interposition of a resistor R5 and a diode Dl. The diode Dl, at which a constant voltage drops, ensures that the capacitor does not discharge through the resistor R5 in the periods between the voltage pulses. The capacitor is charged in a pulsed manner and continuously discharged via a resistor R6. The greater the voltage U s present at the control input of the FET Tl, the further the FET Tl is turned on, as a result of which the ohmic resistance of the FET Tl decreases.
Liegt keine bzw. nur ein geringen EingangsSpannung Uein an, sind auch die Spannungen Uz und Us relativ niedrig. In diesem Zustand wirkt der FET Tl wie ein hochohmiger Widerstand, da an seinem Steuereingang G keine nennenswerte Spannung anliegt. Die niedrige EingangsSpannung wird daher nur wenig abgesenkt . Ein den Spannungsteiler charakterisierender Teilungsfaktor F ist in diesem Zustand relativ klein. Bei steigender EingangsSpannung Uein wird der Kondensator Cl zunehmend aufgeladen, so daß der Steuereingang G des FET Tl mit einer Steuerspannung Us beaufschlagt wird, wodurch der FET Tl aufgesteuert wird, so daß sein ohmscher Widerstand absinkt. Die Eingangsspannung wird hierdurch stärker heruntergeteilt, d.h. die ArbeitsSpannung Uz entspricht einem geringeren Bruchteil der Eingangsspannung Uein. Der den Spannungsteiler charakterisierende Teilungsfaktor F ist in diesem Zustand relativ groß. Dadurch, daß durch das Absinken der ArbeitsSpannung Uz auch die Spannung am Kondensator Cl wieder abnimmt, ist ein Regelkreis geschaffen, durch welchen die Arbeitsspannung Uz auch bei veränderlicher Eingangsspannung Uein näherungsweise konstant gehalten wird.If there is no or only a low input voltage U in, and the voltages U U z and s are relatively low. In this state, the FET T1 acts like a high-impedance resistor, since there is no voltage worth mentioning at its control input G. The low input voltage is therefore only slightly reduced. A division factor F characterizing the voltage divider is relatively small in this state. With increasing input voltage U a , the capacitor Cl is increasingly charged, so that the control input G of the FET Tl is acted upon by a control voltage U s , whereby the FET Tl is turned on, so that its ohmic resistance drops. The input voltage is thereby divided down more, ie the working voltage U z corresponds to a smaller fraction of the input voltage U a . The division factor F characterizing the voltage divider is relatively large in this state. Characterized in that by the lowering of the operating voltage U and the voltage across the capacitor Cl z decreases again, a control circuit is provided, through which the working voltage U z even with variable input voltage U a is approximately kept constant.
Die in Figur 2 dargestellte Schaltungsanordnung ist für die Verarbeitung von differentiellen Spannungssignalen ausgelegt. Dadurch, daß massefreie Signalwege vorliegen, kann das Auftreten von massebedingten Störsignalen vermieden werden. Ein in Figur 2 schematisch dargestellte Drehzahlgeber 9 erzeugt die EingangsSpannung Uein, welche über Leitungen DZG+ und DZG- auf die jeweiligen ersten und zweiten Spannungsteiler gegeben wird. Der Widerstand Rdzg entspricht hierbei dem inneren Widerstand des Drehzahlgebers 9. Widerstand R12 stellt denThe circuit arrangement shown in FIG. 2 is designed for the processing of differential voltage signals. The fact that mass-free signal paths are present means that the occurrence of mass-related interference signals can be avoided. A speed sensor 9, shown schematically in FIG. 2, generates the input voltage U a , which is applied to the respective first and second voltage dividers via lines DZG + and DZG-. The resistance Rdzg corresponds to the internal resistance of the speed sensor 9. Resistor R12 represents the
Eingangswiderstand der Schaltungsanordnung bezüglich des Drehzahlgebers 9 dar.Input resistance of the circuit arrangement with respect to the speed sensor 9.
Bei der Dimensionierung der Komponenten der erfindungsgemäßen Schaltungsanordnung ist insbesondere eine Schaltschwelle der Auswerteschaltung 10 zu berücksichtigen. Die in Figur 2 beispielhaft angegebenen Widerstands- bzw. Kapazitätswerte sind zur Anpassung der durch einen induktiven Drehzahlgeber erzeugten Eingangsspannung an eine Auswerteschaltung 10 mit einer Schaltschwelle von 40 bzw. 400mV ausgelegt. Beispielsweise ist die Arbeitsspannung Vz von der Schwellenspannung des FET Tl und der Durchlaßspannung der Diode Dl abhängig und daher stark toleranzbehaftet. Der zweite Spannungsteiler R7 , R8 , R2 sollte daher derart dimensioniert sein, daß auch für den schlechtest anzunehmenden Fall die Schaltschwelle der Auswerteschaltung 10 von der durch den zweiten Spannungsteiler zur Verfügung gestellte Arbeitsspannung Uarb überschritten wird.When dimensioning the components of the circuit arrangement according to the invention, there is in particular one Switching threshold of the evaluation circuit 10 to be taken into account. The resistance or capacitance values given by way of example in FIG. 2 are designed to adapt the input voltage generated by an inductive speed sensor to an evaluation circuit 10 with a switching threshold of 40 or 400 mV. For example, the working voltage V z depends on the threshold voltage of the FET Tl and the forward voltage of the diode Dl and is therefore subject to high tolerances. The second voltage divider R7, R8, R2 should therefore be dimensioned such that even in the worst-case scenario, the switching threshold of the evaluation circuit 10 is exceeded by the working voltage U arb provided by the second voltage divider.
Beispielsweise durch Verdopplung des Widerstandswertes von Rl und Überbrückung von R3 läßt sich die erfindungsgemäße Schaltungsanordnung auch mit einem unsymmetrischen Drehzahlgeber einsetzen. In diesem Fall ist die DZG-Leitung mit Masse zu verbinden.For example, by doubling the resistance value of R1 and bridging R3, the circuit arrangement according to the invention can also be used with an asymmetrical speed sensor. In this case, the DZG line must be connected to ground.
Da der FET Tl eine bezüglich der EingangsSpannung in Inversrichtung geschaltete Diode aufweist, ist die negative Halbwelle des Eingangssignals stets maximal begrenzt, so daß vorteilhafterweise eine Auswerteschaltung verwendet wird, welche im Signalnulldurchgang schaltet.Since the FET T1 has a diode connected in the inverse direction with respect to the input voltage, the negative half-wave of the input signal is always maximally limited, so that advantageously an evaluation circuit is used which switches in the zero signal crossing.
Da von der Schaltungsanordnung eine schnelle Reaktion auf steigende Amplituden bzw. Pegel des Eingangssignals gefordert wird, die auftretenden Frequenzen des Eingangssignals beispielsweise bei Verwendung eines vier Impulse je Umdrehung erzeugenden Impulsrades im Drehzahlgeber 9 jedoch relativ niedrig sind, muß der Kondensator Cl schnell aufladbar, aber langsam entladbar sein. Aus diesem Grunde sind ein hochohmigerSince the circuit arrangement requires a rapid reaction to increasing amplitudes or levels of the input signal, the frequencies of the Input signal, for example, when using a pulse wheel generating four pulses per revolution in the speed sensor 9 are relatively low, the capacitor C1 must be quick to charge but slow to discharge. For this reason, are a high impedance
Entladewiderstand R6 und ein niederohmiger Ladewiderstand Rl + R5 vorgesehen. R6 darf hierbei nicht zu groß gewählt werden, da in diesem Fall die Gefahr von Störungen zunimmt Der Widerstand R3 , der einen Großteil der überschüssigen Impulsenergie aufnimmt, darf nicht zu klein dimensioniert werden, da in diesem Fall die Gefahr einer Überlastung besteht .Discharge resistor R6 and a low-resistance charging resistor Rl + R5 are provided. R6 must not be selected too large, since in this case the risk of interference increases. The resistor R3, which absorbs a large part of the excess pulse energy, must not be dimensioned too small, since in this case there is a risk of overloading.
Durch elektromagnetische Störeinflüsse könnte es zu einer Aufladung des Kondensators Cl kommen, wodurch eine unangemessen starke Reduzierung bzw. Dämpfung der ArbeitsSpannung hervorgerufen würde. Derartige Störeinflüsse können durch Vorsehen eines zweiten Kondensators C2 , der zwischen die Leitungen DZG+ und DZG- geschaltet ist, wirksam vermieden werden. Electromagnetic interference could lead to charging of the capacitor Cl, which would cause an inappropriately strong reduction or damping of the working voltage. Such interference can be effectively avoided by providing a second capacitor C2, which is connected between the lines DZG + and DZG-.

Claims

Ansprüche Expectations
1. Schaltungsanordnung zur Reduzierung einer insbesondere impulsförmigen, veränderlichen Eingangsspannung Uein auf eine einer Auswerteschaltung (10) zuzuführende Arbeitsspannung Uz ,Uarb, wobei die Eingangsspannung Uein entsprechend einem mittels wenigstens eines Spannungsteilers (Rl, R3 , Tl, R4 ; R7 , R8 , R2) zur Verfügung gestellten Teilungsfaktor (F) zum Erhalt der Arbeitsspannung Uz, Uarb reduzierbar ist, d a d u r c h g e k e n n z e i c h n e t , daß der wenigstens eine Spannungsteiler (Rl, R3 , Tl, R4 ; R7, R8, R2) derart regelbar ist, daß der Teilungsfaktor (F) mit zunehmender Eingangsspannung Uein vergrößerbar, und mit abnehmender Eingangsspannung Uein verkleinerbar ist.1. A circuit arrangement for reducing a particular pulsed, variable input voltage U a z to a an evaluation circuit (10) supplied operating voltage U, arb U, whereby the input voltage U corresponding to a means of at least one voltage divider (Rl, R3, Tl, R4; R7, R8, R2) provided division factor (F) to maintain the working voltage U z , U arb can be reduced, characterized in that the at least one voltage divider (Rl, R3, Tl, R4; R7, R8, R2) can be regulated such that the division factor (F) increases with increasing input voltage U a is a reducible enlarged, and with decreasing input voltage U.
2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Arbeitsspannung Uz, Uarb auf einen im wesentlichen konstanten Wert regelbar ist.2. Circuit arrangement according to claim 1, characterized in that the working voltage U z , U arb can be regulated to a substantially constant value.
3. Schaltungsanordnung nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, daß der Spannungsteiler wenigstens einen ersten Widerstand (Rl, R3) und einen als veränderlichen Widerstand wirkenden Feldeffekttransistor (Tl) aufweist.3. Circuit arrangement according to one of claims 1 or 2, characterized in that the voltage divider at least a first resistor (Rl, R3) and one as Variable resistance acting field effect transistor (Tl).
4. Schaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet, daß ein Steuereingang (G) des Feldeffekttransistors (Tl) durch eine von der Arbeitssspannung Uz, Uarb abgeleitete Steuerspannung Us beaufschlagbar ist.4. A circuit arrangement according to claim 3, characterized in that a control input (G) of the field effect transistor (Tl) can be acted upon by a control voltage U s derived from the working voltage U z , U arb .
5. Schaltungsanordnung nach einem der vorstehenden5. Circuit arrangement according to one of the preceding
Ansprüche, gekennzeichnet durch einen weiteren, zwischen dem ersten Spannungsteiler und der Auswerteschaltung (10) vorgesehenen Spannungsteiler (R7, R8 , R2) .Claims, characterized by a further voltage divider (R7, R8, R2) provided between the first voltage divider and the evaluation circuit (10).
6. Schaltungsanordnung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß eine in differentieller Form vorliegende Eingangsspannung Uein in eine differentielle Arbeitsspannung Uz, Uarb umwandelbar wird.6. Circuit arrangement according to one of the preceding claims, characterized in that a present in the form of differential input voltage U is in a differential working voltage U z, U arb a convertible.
7. Verfahren zur Reduzierung einer insbesondere impulsförmigen, veränderlichen Eingangsspannung Uein auf eine einer Auswerteschaltung zuzuführende Arbeitsspannung Uz Uarb, mit folgenden Verfahrensschritten: - Beaufschlagung eines Spannungsteilers (Rl, R3 , Tl, R4) mit der Eingangsspannung Uein, wobei der Spannungsteiler (Rl, R3 , Tl, R4) die Eingangsspannung Uein entsprechend einem Teilungsfaktor (F) zum Erhalt der Arbeitsspannung Uz, Uarb reduziert, - Regelung des Spannungsteilers (Rl, R3 , Tl, R4) derart, daß mit zunehmender Eingangsspannung Ueιn der Teilungsfaktor (F) des Spannungsteilers (Rl, R3 , Tl, R4) vergrößert, und mit abnehmender Eingangsspannung verkleinert wird.7. A method for reducing an in particular pulsed, variable input voltage U to be supplied to an evaluation circuit working voltage U z U arb, comprising the following steps: - applying a voltage divider (Rl, R3, Tl, R4) with the input voltage U a, wherein the voltage divider (Rl, R3, Tl, R4), the input voltage U a z U corresponding to a division factor (F) for receiving the operating voltage, U arb reduced, - Regulation of the voltage divider (Rl, R3, Tl, R4) such that with increasing input voltage U eιn the division factor (F) of the voltage divider (Rl, R3, Tl, R4) increases, and is reduced with decreasing input voltage.
8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß die Arbeitsspannung Uz, Uarb auf einen im wesentlichen konstanten Wert geregelt wird.8. The method according to claim 7, characterized in that the working voltage U z , U arb is regulated to a substantially constant value.
9. Verfahren nach einem der Ansprüche 7 oder 8, dadurch gekennzeichnet, daß ein Steuereingang (G) eines Feldeffekttransistors (Tl) , der einen veränderlichen Widerstand des Spannungsteilers (Rl, R3 , Tl, R4) bildet, mit einem der Arbeitsspannung Uz, Uarb zugeordneten Spannungssignal Us beaufschlagt wird.9. The method according to any one of claims 7 or 8, characterized in that a control input (G) of a field effect transistor (Tl), which forms a variable resistance of the voltage divider (Rl, R3, Tl, R4) with one of the working voltage U z , U arb assigned voltage signal U s is applied.
10. Verfahren nach einem der Ansprüche 7 bis 9, dadurch gekennzeichnet, daß die Arbeitsspannung Uz, Uarb einem zwischen dem ersten Spannungsteiler (Rl, R3 , Tl, R4) und der Auswerteschaltung (10) angeordneten zweiten Spannungsteiler (R7, R8 , R2) zugeführt wird.10. The method according to any one of claims 7 to 9, characterized in that the working voltage U z , U arb one between the first voltage divider (Rl, R3, Tl, R4) and the evaluation circuit (10) arranged second voltage divider (R7, R8, R2) is supplied.
11. Verfahren nach einem der vorstehenden Ansprüche 7 bis 10, dadurch gekennzeichnet ein in differentieller Form vorliegendes Eingangssignal Ueιn in ein differentielles Arbeitssignal Uz, Uarb umgewandelt wird. 11. The method according to any one of the preceding claims 7 to 10, characterized in that an input signal U eιn present in differential form is converted into a differential working signal U z , U arb .
EP99923390A 1998-07-23 1999-03-24 Circuit for reducing input voltage Ceased EP1040400A1 (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE19833092 1998-07-23
DE19833092A DE19833092A1 (en) 1998-07-23 1998-07-23 Circuit for reducing input voltage for revolution rate measurement has potential divider(s) regulated to increase/decrease division factor with increasing/decreasing input voltage
PCT/DE1999/000868 WO2000005635A1 (en) 1998-07-23 1999-03-24 Circuit for reducing input voltage

Publications (1)

Publication Number Publication Date
EP1040400A1 true EP1040400A1 (en) 2000-10-04

Family

ID=7874998

Family Applications (1)

Application Number Title Priority Date Filing Date
EP99923390A Ceased EP1040400A1 (en) 1998-07-23 1999-03-24 Circuit for reducing input voltage

Country Status (6)

Country Link
US (1) US6275015B1 (en)
EP (1) EP1040400A1 (en)
JP (1) JP2002521673A (en)
KR (1) KR20010030574A (en)
DE (1) DE19833092A1 (en)
WO (1) WO2000005635A1 (en)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3636382A (en) 1967-09-01 1972-01-18 Ibm Automatic delay equalizer
DE2809275A1 (en) * 1978-03-03 1979-09-06 Siemens Ag CIRCUIT ARRANGEMENT FOR THE GENERATION OF A REGULATED HIGH DC VOLTAGE FROM A THREE-PHASE CURRENT
DE3127220C2 (en) 1981-07-10 1983-04-14 Robert Bosch Gmbh, 7000 Stuttgart Device for generating a speed-dependent signal sequence
US5521488A (en) * 1994-01-10 1996-05-28 Motorola, Inc. Voltage regulator and method therefor
JPH07253437A (en) 1994-01-26 1995-10-03 Matsushita Electric Works Ltd Rotating speed detector

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO0005635A1 *

Also Published As

Publication number Publication date
KR20010030574A (en) 2001-04-16
WO2000005635A1 (en) 2000-02-03
US6275015B1 (en) 2001-08-14
JP2002521673A (en) 2002-07-16
DE19833092A1 (en) 2000-01-27

Similar Documents

Publication Publication Date Title
EP0532909B1 (en) Device for the evaluation of periodic signals from inductive sensors
EP1050894B1 (en) Circuit for controlling an inductive load
DE2837669A1 (en) MEASUREMENT PROCESSING CIRCUIT
DE4205352C2 (en) Device and method for obtaining pulse signals
DE2942134A1 (en) EVALUATION FOR AN INDUCTIVE ENCODER
WO1983000193A1 (en) Device for producing a signal depending on the number of revolutions
DD254254A1 (en) CIRCUIT ARRANGEMENT FOR GENERATING A SPEED-PROPORTIONAL IMPULSE SEQUENCE WITH DC CURRENT MOTORS
EP3375087B1 (en) Interface
EP1040400A1 (en) Circuit for reducing input voltage
EP0933874A1 (en) Bus driver
DE10319557B4 (en) Control unit for speed control by means of a control transistor of a fan assembly
DE2854929C2 (en)
EP1590882B1 (en) Method and control circuit for reducing line-bound disturbances in pulse-width modulated control of an electric motor
DE2037899A1 (en) Circuit arrangement for converting a variable pulse transmission speed into a relative electrical output variable
DE10234094B4 (en) Method for detecting a sensor signal
DE2749990A1 (en) FAULT SIGNAL RE-WELDING
DE4219790B4 (en) Building block for pulse shaping
DE3914387C2 (en)
DE102008040925A1 (en) Method for controlling electric motor by pulse width modulation, involves generating control pulses with reference pulse width repetition factor and temporally varying pulse widths and pulse distances as function of recorded parameter
DE2700146A1 (en) Interference signals suppression circuit for anti-blocking brake - has device eliminating wheel speed sensor signal amplitude dependence on speed or frequency
DE19733733C2 (en) Method and circuit arrangement for processing digital signals
EP0242446A2 (en) Duty ratio measuring system for variable frequency pulses
DE1801444B1 (en) Electronic switch
DE4133837A1 (en) Sensor for detecting movement of machine part - has row of ferromagnetic teeth detected by Hall sensor with evaluation circuit contg. operational amplifier, comparator and end stage generating control signal
WO2005054902A1 (en) Circuit for analyzing a reflected signal

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20000803

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): DE FR GB IT

17Q First examination report despatched

Effective date: 20030226

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION HAS BEEN REFUSED

18R Application refused

Effective date: 20050812