EP0901688A1 - Circuit integre comportant des plots de connexion debouchant sur une face - Google Patents

Circuit integre comportant des plots de connexion debouchant sur une face

Info

Publication number
EP0901688A1
EP0901688A1 EP97923132A EP97923132A EP0901688A1 EP 0901688 A1 EP0901688 A1 EP 0901688A1 EP 97923132 A EP97923132 A EP 97923132A EP 97923132 A EP97923132 A EP 97923132A EP 0901688 A1 EP0901688 A1 EP 0901688A1
Authority
EP
European Patent Office
Prior art keywords
integrated circuit
connection pads
insulating layer
conductive
repositioning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP97923132A
Other languages
German (de)
English (en)
Inventor
Jean-No[L Audoux
Benoít Thevenot
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Axalto SA
Original Assignee
Schlumberger Systemes SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Schlumberger Systemes SA filed Critical Schlumberger Systemes SA
Publication of EP0901688A1 publication Critical patent/EP0901688A1/fr
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/65—Shapes or dispositions of interconnections
    • H10W70/654—Top-view layouts
    • H10W70/655—Fan-out layouts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/65—Shapes or dispositions of interconnections
    • H10W70/654—Top-view layouts
    • H10W70/656—Fan-in layouts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/921—Structures or relative sizes of bond pads
    • H10W72/922—Bond pads being integral with underlying chip-level interconnections

Definitions

  • Integrated circuit comprising connection pads opening onto one face.
  • the present invention relates to an integrated circuit comprising connection pads opening onto one face of the integrated circuit.
  • Integrated circuit cards are known in which the integrated circuit is mounted in the card by first producing a module comprising a support film on which the integrated circuit is fixed by its rear face, that is to say the opposite side to that on which the connection pads open.
  • the support film On a face of the support film 0 opposite to that on which the integrated circuit is fixed, the support film comprises contact pads generally produced prior to the attachment of the integrated circuit to the support film. With respect to the contact pads, the support film has holes allowing the passage of a connecting wire between the connection pads of the integrated circuit and the contact pads. Note that the integrated circuit turns its back on the contact pads.
  • connection pads In order to make the connection between the integrated circuit connection pads and the 0 contact pads as simple as possible, the founders were asked to arrange the connection pads in an order corresponding to the contact pads of so that each connecting wire passes directly from a connection pad to a contact pad without having to bypass another connection pad or to cross another connection wire.
  • connection pads of the integrated circuit open onto the face of the card which includes the contact pads unlike the previous assembly where the connection pads of the integrated circuit turned their backs on the contact pads. If an integrated circuit intended to be mounted in a module is used in the new assembly, the inversion of the integrated circuit causes the position of the connection pads to be inverted with respect to the contact pads whose position is normalized.
  • the contact pads being arranged in two parallel rows, it is of course possible in the new assembly to choose the orientation of the integrated circuit so that a row of connection pads is opposite the row of corresponding contact pads.
  • the integrated circuit connection pads are, however, in the reverse order to that of the contact pads and it is then necessary to produce conductive connecting lines which bypass the contact pads as illustrated in FIG. 1 so that each connection pad of the integrated circuit is well connected to the contact pad which corresponds to it.
  • the connecting conductive lines are therefore relatively long and, given their small width, they therefore have a relatively high resistance.
  • the great length of the conductive connecting lines leads to an increased risk of short circuit between two conducting connecting lines or of interruption by lack of conductive material, in particular when the conducting connecting lines are produced by serigraphy.
  • the longest connecting conductive line has a length on the order of 15 mm and the total length of the connecting conducting lines is on the order of 47 mm.
  • the connection pads would be arranged so as to be immediately opposite the corresponding contact pads.
  • the price of an integrated circuit depends on the quantities which are produced according to the same model and a demand for a special integrated circuit for the new assembly would lead to an increase in the cost of the integrated circuit which would be prohibitive given the very severe competition. which currently exists in the field of manufacturing integrated circuit cards.
  • Document WO-93/22475 also discloses an integrated circuit comprising connection pads opening onto one face of the integrated circuit, in which this face is covered with at least a first insulating layer comprising openings facing the pads. connection, and in which at least one conductive line extending over the first insulating layer and has one end connected to one of the connection pads of the integrated circuit.
  • This document however relates to the production of solder pads on one face of the integrated circuit and does not in any way concern the problem of repositioning the pads of the integrated circuit which may go as far as a complete reversal of the initial positioning.
  • the integrated circuit comprises a second insulating layer covering the first insulating layer and comprising openings facing each conductive line of the first insulating layer and facing the connection pads not connected to a conductive line, at least one repositioning conductor line extending over the second insulating layer and having one end connected to a conductor line of the first insulating layer. It is thus possible to cross two conductive repositioning lines without short circuit between these two lines and thus reverse the position of two connection pads repositioned relative to the corresponding position of the connection pads of the integrated circuit.
  • the integrated circuit comprises an insulating covering layer comprising an opening defining a connection pad repositioned opposite each line conduc ⁇ ting for repositioning, as well as an opening coincident with each. non-repositioned connection pads.
  • FIG. 1 is a very enlarged partial front view of an integrated circuit card comprising an integrated circuit of the prior art
  • - Figure 2 is a view similar to Figure 1 of a card equipped with the integrated circuit according to the invention
  • FIG. 3 to 8 are very enlarged perspective views of the integrated circuit according to the invention during the various stages of carrying out the repositioning of the connection pads.
  • connection pads 2 opening onto one of the faces of the integrated circuit.
  • connection pads bear the specific references 2.1 to 2.5 depending on their position on the integrated circuit.
  • the connection pads 2 are connected to contact pads 3 by lines connecting conductors 4.
  • the contact pads have the specific references 3.1 to 3.5 and the connecting conductive lines have the specific references 4.1 to 4.5.
  • connection pads are arranged in reverse order from the contact pads and to produce the conductive connecting lines 4 in a single screen printing operation it is therefore necessary to provide for the conductive lines of connection 4.1, 4.2 and 4.4, bypassing the contact pads 3.3 and 3.5 in order to ensure a connection with the corresponding contact pads without crossing the conductive connecting lines.
  • FIG. 2 illustrates the simplification of the network of conductive connecting lines which is obtained with repositioned connection pads 12 according to the invention. It is immediately noted that the length of the connecting conductive lines 4.1, 4.2 and 4.4 has been considerably reduced compared to FIG. 1. In practice the total length of the conducting connecting lines can be reduced to only 13 mm.
  • connection pads The different stages of repositioning the connection pads according to the invention will now be explained with reference to FIGS. 3 to 8.
  • FIG. 3 illustrates the integrated circuit in its initial state, that is to say with connection pads arranged for mounting in a module.
  • FIG. 4 illustrates the integrated circuit after installation of a first insulating layer 5 which has openings 6, respectively 6.1 to 6.5, in coincidence with the connection pads 2 of the integrated circuit. These openings are preferably broadly dimensioned to reduce the precision necessary for their positioning opposite the connection pads 2.
  • Figure 5 illustrates the integrated circuit after installation of repositioning conductive lines 7 which extend over the first insulating layer 5 and have one end connected to one of the connection pads of the integrated circuit via the corresponding opening 6. It will be noted in this connection that in the illustrated embodiment the repositioning aims to reverse the position of the connection pads 2.1 and 2.3 on the one hand, and 2.4 and 2.5 on the other. To this end, the repositioning conductive lines 7 extend over the first insulating layer 5 approximately up to mid distance from the desired final repositioning position.
  • FIG. 6 illustrates the integrated circuit equipped with a second insulating layer 8 comprising openings
  • connection pad 9 bearing the specific reference numbers 9.1 to 9.5 by reference to the connection pads or to the corresponding repositioning conductive lines with which they are associated. Note in this connection that the connection pad 2.2 is not repositioned, no repositioning conductive line is associated with it.
  • the openings 9.1, 9.3, 9.4 and 9.5 are respectively opposite the end of the conducting resting lines 7 opposite to that which is connected to the connection pads 2.
  • FIG. 7 illustrates the integrated circuit equipped with repositioning conductive lines 10 which extend over the second insulating layer 8 and have one end connected to the corresponding repositioning conductive line 7.
  • FIG. 8 illustrates the integrated circuit equipped with an insulating covering layer 11 comprising openings 12 defining the pads repositioned opposite each repositioning conductive line and an opening 12.2 coincident with the connection pad 2.2 not repositioned.
  • the insulating layers and the repositioning conductive lines are. preferably performed by screen printing or by vacuum deposition on the integrated circuit while the latter is also associated with other integrated circuits in the form of a silicon wafer. This ensures simultaneous repositioning of the connection pads of a very large number of integrated circuits.
  • the insulating layers are for example made of insulating polymer such as a polyimide and the repositioning conductive lines are made for example of conductive polymer.
  • connection pad 2.2 To prevent the upper surface of the connection pad 2.2 from being at a different level from the repositioned connection pads, provision may be made to fill the corresponding opening in the insulating layer with a drop of conductive polymer at each step.
  • the invention has been illustrated in relation to an integrated circuit in which it is desired to ensure a position reversal of four connection pads of the integrated circuit, it is also possible to realize the invention by ensuring a displacement of a single connection pad or a displacement of several connection pads according to new positions for which it is not necessary to cross the repositioning conductive lines. In this case, it will be possible to reposition using a single insulating layer.
  • connection pads makes it possible not only to reduce the length of the conductive connecting lines but also to establish a standard drawing of these connecting conductive lines, a particu ⁇ link integrated circuit being adapted to this standard drawing by an appropriate repositioning of the connection pads.

Landscapes

  • Wire Bonding (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Le circuit imprimé comporte des plots de connexion débouchant sur une face du circuit intégré, recouverte d'une première couche isolante (5) comprenant des ouvertures en regard des plots de connexion, au moins une ligne conductrice (7) s'étendant sur la première couche isolante et ayant une extrémité reliée à l'un des plots de connexion du circuit intégré, une seconde couche isolante (8) recouvrant la première couche isolante et comportant des ouvertures (9) en regard de chaque ligne conductrice (7) de la première couche et en regard des plots de connexion non reliés à une ligne conductrice (7), et au moins une ligne conductrice de repositionnement (10) s'étendant sur la seconde couche isolante (8) et ayant une extrémité reliée à une ligne conductrice (7) de la première couche isolante.

Description

Circuit intégré comportant des plots de connexion débouchant sur une face.
La présente invention concerne un circuit intégré comportant des plots de connexion débouchant sur une face du circuit intégré.
On connaît des cartes à circuit intégré dans 5 lesquelles le circuit intégré est monté dans la carte en réalisant tout d'abord un module comprenant un film support sur lequel le circuit intégré est fixé par sa face arrière, c'est-à-dire la face opposée à celle sur laquelle débou¬ chent les plots de connexion. Sur une face du film support 0 opposée à celle sur laquelle est fixé le circuit intégré, le film support comporte des plages de contact généralement réalisées préalablement à la fixation du circuit intégré sur le film support. En regard des plages de contact, le film support comporte des trous permettant le passage d'un 5 fil de liaison entre les plots de connexion du circuit intégré et les plages de contact. On remarque que le circuit intégré tourne le dos aux plages de contact. Afin d'effectuer de façon aussi simple que possible la liaison entre les plots de connexion du circuit intégré et les 0 plages de contact, il a été demandé aux fondeurs de disposer les plots de connexion selon un ordre correspon¬ dant aux plages de contact de sorte que chaque fil de liaison passe directement d'un plot de connexion à une plage de contact sans avoir à contourner un autre plot de 5 connexion ou à croiser un autre fil de liaison.
Ce type de montage du circuit intégré dans une carte est actuellement le plus répandu mais il est apparu récemment un autre type de montage selon lequel le circuit intégré est directement fixé dans une cavité de la carte 0 avec les plots de connexion du circuit intégré affleurant la face de la carte comportant les plages de contact . Selon un aspect avantageux de ce type de montage, les plages de contact et les lignes conductrices de liaison reliant les plots de connexion aux plages de contact sont réalisés par 5 sérigraphie en polymère conducteur après que le circuit intégré ait été fixé sur la carte.
On notera que dans ce montage les plots de connexion du circuit intégré débouchent sur la face de la carte qui comporte les plages de contact contrairement au montage antérieur où les plots de connexion du circuit intégré tournaient le dos aux plages de contact. Si l'on utilise dans le nouveau montage un circuit intégré prévu pour être monté dans un module, le retournement du circuit intégré provoque une inversion de la position des plots de connexion par rapport aux plages de contact dont la position est normalisée.
Les plages de contact étant disposées selon deux rangées parallèles, il est bien sûr possible dans le nouveau montage de choisir l'orientation du circuit intégré pour qu'une rangée de plots de connexion soit en regard de la rangée des plages de contact correspondante. Les plots de connexion de circuit intégré se trouvent cependant dans un ordre inverse de celui des plages de contact et il est alors nécessaire de réaliser des lignes conductrices de liaison qui contournent les plages de contact comme illustré par la figure 1 afin que chaque plot de connexion du circuit intégré soit bien relié à la plage de contact qui lui correspond. Les lignes conductrices de liaison sont donc relativement longues et compte tenu de leur faible largeur, elles présentent donc une résistance relativement élevée. De plus, la grande longueur des lignes conductrices de liaison entraîne un risque accru de court-circuit entre deux lignes conductrices de liaison ou d' interruption par manque de matière conductrice, en particulier lorsque les lignes conductrices de liaison sont réalisées par sérigra¬ phie.
A titre indicatif, dans le mode de réalisation de la figure 1, la ligne conductrice de liaison la plus longue a une longueur de l'ordre de 15 mm et la longueur totale des lignes conductrices de liaison est de l'ordre de 47 mm. Afin de diminuer la longueur des lignes conductrices de liaison il serait certes possible de demander au fondeur de réaliser un circuit intégré dans lequel les plots de connexion seraient disposés pour être immédiatement en regard des plages de contact correspondantes. Toutefois, le prix d'un circuit intégré dépend des quantités qui sont réalisées selon un même modèle et une demande de circuit intégré spécial pour le nouveau montage entraînerait une augmentation du coût du circuit intégré qui serait prohibi- tive compte tenu de la concurrence très sévère qui existe actuellement dans le domaine de la fabrication des cartes à circuit intégré.
On connaît également du document WO-93/22475 un circuit intégré comportant des plots de connexion débou- chant sur une face du circuit intégré, dans lequel cette face est recouverte d'au moins une première couche isolante comprenant des ouvertures en regard des plots de connexion, et dans lequel au moins une ligne conductrice s'étendant sur la première couche isolante et a une extrémité reliée à l'un des plots de connexion du circuit intégré. Ce document concerne toutefois la réalisation de plots de soudage sur une face du circuit intégré et ne concerne en aucune façon le problème du repositionnement des plots du circuit intégré pouvant aller jusqu'à une inversion complète du positionnement initial.
Selon l'invention, le circuit intégré comporte une seconde couche isolante recouvrant la première couche isolante et comprenant des ouvertures en regard de chaque ligne conductrice de la première couche isolante et en regard des plots de connexion non reliés à une ligne conductrice, au moins une ligne conductrice de reposition¬ nement s'étendant sur la seconde couche isolante et ayant une extrémité reliée à une ligne conductrice de la première couche isolante. Il est ainsi possible de réaliser un croisement de deux lignes conductrices de repositionnement sans court-circuit entre ces deux lignes et d'inverser ainsi la position de deux plots de connexion repositionnés par rapport à la position correspondante des plots de connexion du circuit intégré. Selon un autre aspect avantageux de l'invention, le circuit intégré comporte une couche isolante de recou¬ vrement comportant une ouverture définissant un plot de connexion repositionné en regard de chaque ligne conduc¬ trice de repositionnement, ainsi qu'une ouverture en coïncidence avec chacun des plots de connexion non reposi¬ tionnés.
D'autres caractéristiques et avantages de l'in¬ vention apparaîtront à la lecture de la description qui va suivre d'un mode de réalisation particulier non limitatif de l'invention, en référence aux figures ci-jointes parmi lesquelles :
- la figure 1 est une vue de face partielle très agrandie d'une carte à circuit intégré comportant un circuit intégré de l'art antérieur, - la figure 2 est une vue analogue à la figure 1 d'une carte équipée du circuit intégré selon l'invention,
- les figures 3 à 8 sont des vues en perspective très agrandies du circuit intégré selon l'invention lors des différentes étapes de réalisation du repositionnement des plots de connexion.
En référence à la figure 1 on a illustré une carte à circuit intégré comportant un circuit intégré du type prévu pour être monté dans un module, ce circuit intégré étant monté directement dans la carte. Le circuit intégré 1 comporte des plots de connexion 2 débouchant sur une des faces du circuit intégré. Pour une meilleure compréhension de l'invention les plots de connexion portent les références particulières 2.1 à 2.5 en fonction de leur position sur le circuit intégré. Les plots de connexion 2 sont reliés à des plages de contact 3 par des lignes conductrices de liaison 4. Les plages de contact portent les références particulières 3.1 à 3.5 et les lignes conductrices de liaison les références particulières 4.1 à 4.5. Ainsi qu'il a été indiqué plus haut, les plots de connexion sont disposés dans un ordre inverse des plages de contact et pour réaliser les lignes conductrices de liaison 4 en une seule opération de sérigraphie il est donc nécessaire de prévoir pour les lignes conductrices de liaison 4.1, 4.2 et 4.4, un contournement des plages de contact 3.3 et 3.5 afin d'assurer une liaison avec les plages de contact correspondantes sans croisement des lignes conductrices de liaison.
La figure 2 illustre la simplification du réseau des lignes conductrices de liaison qui est obtenue avec des plots de connexion repositionnés 12 selon l'invention. On constate immédiatement que la longueur des lignes conduc¬ trices de liaison 4.1, 4.2 et 4.4 a été considérablement réduite par rapport à la figure 1. En pratique la longueur totale des lignes conductrices de liaison peut être ramenée à 13 mm seulement .
Les différentes étapes du repositionnement des plots de connexion selon l'invention vont maintenant être exposées en référence aux figures 3 à 8.
La figure 3 illustre le circuit intégré dans son état initial, c'est-à-dire avec des plots de connexion disposés en vue d'un montage dans un module.
La figure 4 illustre le circuit intégré après mise en place d'une première couche isolante 5 qui comporte des ouvertures 6, respectivement 6.1 à 6.5, en coïncidence avec les plots de connexion 2 du circuit intégré. Ces ouvertures sont de préférence largement dimensionnées pour diminuer la précision nécessaire pour leur positionnement en regard des plots de connexion 2.
La figure 5 illustre le circuit intégré après mise en place de lignes conductrices de repositionnement 7 qui s'étendent sur la première couche isolante 5 et ont une extrémité reliée à l'un des plots de connexion du circuit intégré en passant par l'ouverture 6 correspondante. On remarquera à ce propos que dans le mode de réalisation illustré le repositionnement a pour but d'inverser la position des plots de connexion 2.1 et 2.3 d'une part, et 2.4 et 2.5 d'autre part. A cet effet, les lignes conductri¬ ces de repositionnement 7 s'étendent sur la première couche isolante 5 environ jusqu'à mi distance de la position de repositionnement finale recherchée.
La figure 6 illustre le circuit intégré équipé d'une seconde couche isolante 8 comportant des ouvertures
9 portant les références numériques particulières 9.1 à 9.5 par référence aux plots de connexion ou aux lignes conduc- trices de repositionnement correspondantes auxquelles elles sont associées. On remarquera à ce propos que le plot de connexion 2.2 n'étant pas repositionné, aucune ligne conductrice de repositionnement ne lui est associée. Les ouvertures 9.1, 9.3, 9.4 et 9.5 sont respectivement en regard de l'extrémité des lignes conductrices de reposi¬ tionnement 7 opposée à celle qui est reliée aux plots de connexion 2.
La figure 7 illustre le circuit intégré équipé de lignes conductrices de repositionnement 10 qui s'étendent sur la seconde couche isolante 8 et ont une extrémité reliée à la ligne conductrice de repositionnement 7 correspondante. Les lignes conductrices de repositionnement
10 s'étendent jusqu'à l'emplacement souhaité pour le plot de connexion repositionné. La figure 8 illustre le circuit intégré équipé d'une couche isolante de recouvrement 11 comportant des ouvertures 12 définissant les plots repositionnés en regard de chaque ligne conductrice de repositionnement et une ouverture 12.2 en coïncidence avec le plot de connexion 2.2 non repositionné. Les couches isolantes et les lignes conductrices de repositionnement sont de . préférence réalisées par sérigraphie ou par dépôt sous vide sur le circuit intégré alors que celui-ci est encore associé à d'autres circuits intégrés sous forme d'une galette de silicium. On assure ainsi simultanément le repositionnement des plots de connexion d'un très grand nombre de circuits intégrés. Les couches isolantes sont par exemple réalisées en polymère isolant tel qu'un polyimide et les lignes conductrices de repositionnement sont réalisées par exemple en polymère conducteur.
Pour éviter que la surface supérieure du plot de connexion 2.2 se trouve à un niveau différent des plots de connexion repositionnés on peut prévoir de remplir à chaque étape l'ouverture correspondante dans la couche isolante avec une goutte de polymère conducteur.
Bien entendu l'invention n'est pas limitée au mode de réalisation décrit et on peut y apporter des variantes de réalisation sans sortir du cadre de l'inven- tion tel que défini par les revendications.
En particulier, bien que l'invention ait été illustrée en relation avec un circuit intégré dans lequel on souhaite assurer une inversion de position de quatre plots de connexion du circuit intégré, on peut également réaliser l'invention en assurant un déplacement d'un seul plot de connexion ou un déplacement de plusieurs plots de connexion selon des nouveaux positionnements pour lesquels il n'est pas nécessaire de réaliser un croisement des lignes conductrices de repositionnement. Dans ce cas, il sera possible de réaliser le repositionnement en utilisant une seule couche isolante.
A ce propos, on remarquera que le repositionne¬ ment des plots de connexion selon l'invention permet non seulement de réduire la longueur des lignes conductrices de liaison mais également d'établir un dessin type de ces lignes conductrices de liaison, un circuit intégré particu¬ lier étant adapté à ce dessin type par un repositionnement approprié des plots de connexion.

Claims

REVENDICATIONS
1. Circuit intégré comportant des plots de connexion (2) débouchant sur une face du circuit intégré, cette face étant recouverte d'une première couche isolante (5) comprenant des ouvertures (6) en regard des plots de connexion (2) et au moins une ligne conductrice (7) s'étendant sur la première couche isolante (5) et ayant une extrémité reliée à l'un des plots de connexion du circuit intégré, caractérisé en ce qu'il comporte une seconde couche isolante (8) recouvrant la première couche isolante et comportant des ouvertures (9) en regard de chaque ligne conductrice (7) de la première couche et en regard des plots de connexion (2.2) non reliés à une ligne conductrice (7) , et en ce qu'au moins une ligne conductrice de reposi- tionnement (10) s'étend sur la seconde couche isolante (8) et a une extrémité reliée à une ligne conductrice (7) de la première couche isolante.
2. Circuit intégré selon la revendication 1, caractérisé en ce qu'il comporte une couche isolante de recouvrement (11) comportant une ouverture (12) définissant un plot de connexion repositionné en regard de chaque ligne conductrice de repositionnement (10) , ainsi qu'une ouver¬ ture (12.2) en coïncidence avec chacun des plots de connexion non repositionnés.
3. Circuit intégré selon la revendication 1 ou la revendication 2, caractérisé en ce que les lignes conduc¬ trices de repositionnement (10) sont réalisées en polymère conducteur.
EP97923132A 1996-05-07 1997-05-05 Circuit integre comportant des plots de connexion debouchant sur une face Withdrawn EP0901688A1 (fr)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR9605698A FR2748602B1 (fr) 1996-05-07 1996-05-07 Circuit integre comportant des plots de connexion debouchant sur une face
FR9605698 1996-05-07
PCT/FR1997/000790 WO1997042656A1 (fr) 1996-05-07 1997-05-05 Circuit integre comportant des plots de connexion debouchant sur une face

Publications (1)

Publication Number Publication Date
EP0901688A1 true EP0901688A1 (fr) 1999-03-17

Family

ID=9491912

Family Applications (1)

Application Number Title Priority Date Filing Date
EP97923132A Withdrawn EP0901688A1 (fr) 1996-05-07 1997-05-05 Circuit integre comportant des plots de connexion debouchant sur une face

Country Status (4)

Country Link
US (1) US6084303A (fr)
EP (1) EP0901688A1 (fr)
FR (1) FR2748602B1 (fr)
WO (1) WO1997042656A1 (fr)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2447985A1 (fr) 2010-10-29 2012-05-02 Gemalto SA Procédé pour réaliser des lignes d'interconnexion ou de redirection d'au moins un composant à circuit intégré

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6246327B1 (en) * 1998-06-09 2001-06-12 Motorola, Inc. Radio frequency identification tag circuit chip having printed interconnection pads
WO2002017392A2 (fr) * 2000-08-24 2002-02-28 Polymer Flip Chip Corporation Redistribution polymere de plots de connexion par billes
CN100481423C (zh) * 2005-11-30 2009-04-22 义隆电子股份有限公司 具有凸块结构的芯片
US10340241B2 (en) 2015-06-11 2019-07-02 International Business Machines Corporation Chip-on-chip structure and methods of manufacture

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3421206A (en) * 1965-10-19 1969-01-14 Sylvania Electric Prod Method of forming leads on semiconductor devices
US4723197A (en) * 1985-12-16 1988-02-02 National Semiconductor Corporation Bonding pad interconnection structure
JPH0815152B2 (ja) * 1986-01-27 1996-02-14 三菱電機株式会社 半導体装置及びその製造方法
US5047834A (en) * 1989-06-20 1991-09-10 International Business Machines Corporation High strength low stress encapsulation of interconnected semiconductor devices
US5006673A (en) * 1989-12-07 1991-04-09 Motorola, Inc. Fabrication of pad array carriers from a universal interconnect structure
US5665991A (en) * 1992-03-13 1997-09-09 Texas Instruments Incorporated Device having current ballasting and busing over active area using a multi-level conductor process
US5281684A (en) * 1992-04-30 1994-01-25 Motorola, Inc. Solder bumping of integrated circuit die
US5483100A (en) * 1992-06-02 1996-01-09 Amkor Electronics, Inc. Integrated circuit package with via interconnections formed in a substrate

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO9742656A1 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2447985A1 (fr) 2010-10-29 2012-05-02 Gemalto SA Procédé pour réaliser des lignes d'interconnexion ou de redirection d'au moins un composant à circuit intégré
WO2012055726A1 (fr) 2010-10-29 2012-05-03 Gemalto Sa Procede pour realiser des lignes d'interconnexion ou de redirection d'au moins un composant a circuit integre

Also Published As

Publication number Publication date
WO1997042656A1 (fr) 1997-11-13
FR2748602B1 (fr) 1998-08-21
US6084303A (en) 2000-07-04
FR2748602A1 (fr) 1997-11-14

Similar Documents

Publication Publication Date Title
EP0030186A1 (fr) Shunt de mesure à compensation de tension d'erreur induite
FR2621173A1 (fr) Boitier pour circuit integre de haute densite
EP1101193B1 (fr) Antenne ajouree pour carte a circuit integre, et carte a circuit integre comprenant une telle antenne
FR2665799A1 (fr) Dispositif semi-conducteur encapsule a evacuation thermique amelioree.
FR2830971A1 (fr) Dispositif magnetoresistif a vanne de spin a performances ameliorees
WO1990011594A1 (fr) Tete magnetique de lecture a magnetoresistance pour enregistrement perpendiculaire et procede de realisation d'une telle tete
EP0957449A1 (fr) Carte a memoire du type sans contact, et procede de fabrication d'une telle carte
EP0392944B1 (fr) Résistance spirale haute tension
FR2564225A1 (fr) Dispositif d'affichage avec axe incline du disque
FR2759493A1 (fr) Dispositif de puissance a semiconducteur
EP0901688A1 (fr) Circuit integre comportant des plots de connexion debouchant sur une face
FR2563660A1 (fr) Circuit de distribution de courant
EP0750349A3 (fr) Capteur d'image comprenant des segments de réparation de ligne d'adresse
FR2728392A1 (fr) Procede et support de connexion d'un circuit integre a un autre support par l'intermediaire de boules
EP0714090B1 (fr) Tête magnétique d'enregistrement/lecture et procédé de réalisation
EP0448483A1 (fr) Appareil de test de circuit imprimé
FR2554624A1 (fr) Tete transductrice magnetique
FR2518813A1 (fr) Support d'interconnexion d'un boitier de circuit integre sur un circuit imprime et systeme d'interconnexion utilisant un tel support
FR2629272A1 (fr) Support de circuit integre de haute densite et appareil d'etamage selectif des conducteurs du support
FR2585202A1 (fr) Element pilote pour charges inductives
FR2636175A1 (fr) Dispositif de codage notamment pour carte a circuits integres
FR2705154A1 (fr) Surface de déplacement pour "souris" d'ordinateur .
FR2712419A1 (fr) Tête magnétique d'enregistrement/lecture.
EP0895627B1 (fr) Ensemble electronique comprenant une unite electronique reliee a une bobine
EP1685411A1 (fr) Capteur de mesure a liaisons conductrices sans raideur et procede de fabrication

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 19981030

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): BE DE ES GB IT NL

GRAG Despatch of communication of intention to grant

Free format text: ORIGINAL CODE: EPIDOS AGRA

17Q First examination report despatched

Effective date: 20010329

GRAG Despatch of communication of intention to grant

Free format text: ORIGINAL CODE: EPIDOS AGRA

GRAH Despatch of communication of intention to grant a patent

Free format text: ORIGINAL CODE: EPIDOS IGRA

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20010905