EP0682334A1 - Process for transforming a video image into an image for a matrix display - Google Patents

Process for transforming a video image into an image for a matrix display Download PDF

Info

Publication number
EP0682334A1
EP0682334A1 EP95401053A EP95401053A EP0682334A1 EP 0682334 A1 EP0682334 A1 EP 0682334A1 EP 95401053 A EP95401053 A EP 95401053A EP 95401053 A EP95401053 A EP 95401053A EP 0682334 A1 EP0682334 A1 EP 0682334A1
Authority
EP
European Patent Office
Prior art keywords
memory
module
image
signal
video
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
EP95401053A
Other languages
German (de)
French (fr)
Inventor
Thierry Leroux
Christian Massart
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
EssilorLuxottica SA
Original Assignee
Essilor International Compagnie Generale dOptique SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Essilor International Compagnie Generale dOptique SA filed Critical Essilor International Compagnie Generale dOptique SA
Publication of EP0682334A1 publication Critical patent/EP0682334A1/en
Ceased legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0221—Addressing of scan or signal lines with use of split matrices
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/10—Mixing of images, i.e. displayed pixel being the result of an operation, e.g. adding, on the corresponding input pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/12—Frame memory handling
    • G09G2360/126—The frame memory having additional data ports, not inclusive of standard details of the output serial port of a VRAM

Definitions

  • the subject of the present invention is a method of transforming a video image into an image for a display matrix.
  • This method applies in particular to the transformation of an image supplied by a monochrome CCD camera (charge coupled diodes) into an image for an LCD type display matrix (liquid crystal display).
  • the invention also relates to a device for implementing the method.
  • the invention is of particularly advantageous application for glass centering devices.
  • image represents both the real image iela visible real physical representation, as well as the signals corresponding to this image, and capable of permitting the representation thereof on a cathode-ray tube type device (CRT tube) or display matrix.
  • CRT tube cathode-ray tube type device
  • a known CCD type camera makes it easy to obtain a video image in CCIR format: it is simple to use and has a compact structure.
  • the image supplied can only be used on a cathode-screen type screen. This is a drawback, because this type of screen, if it ensures good image quality, is more bulky than a flat screen; maintaining the same image leads to a phenomenon of afterglow.
  • it also has drawbacks linked to the temporal stability of the image, and to the parallax problems due to the thickness of the screen glass and its curved shape.
  • An LCD type screen provides a simple solution to these problems: it is compact, is not subject to afterglow if an image is maintained for a long time on the screen, does not pose parallax or temporal drift of the image.
  • One of the objects of the invention is therefore to provide a device capable of receiving the image supplied by a CCD camera as input and of outputting an image to an LCD screen.
  • the only devices known in the technical field in question are graphic controller circuits for an LCD display matrix, which make it possible to display on such a matrix an image in VGA format or an image in a different format, and for example an image not VGA, not interleaved, asynchronous.
  • Such circuits are not suitable for receiving an image in CCIR or EIA format as input, such as that supplied by a CCD camera.
  • the present invention provides a solution to this problem, and makes it possible to combine the advantages of a monochrome CCD type camera and an LCD type display matrix.
  • said steps consisting respectively in reading and writing are carried out simultaneously in one and in the other of said even and odd parts of said memory.
  • said memory has four parts corresponding respectively to the upper part of the even frame of the video signal, to the upper part of the odd frame of the video signal, to the lower part of the even frame of the signal video, and at the bottom of the odd frame of the video signal.
  • the processing module comprises a gray palette module ensuring the transformation into gray levels of the values of the signals read in said memory, and an interface module which ensures the serialization of the signals received from said gray palette module to constitute a signal for display matrix.
  • the device further comprises an overlay memory intended to receive an image to be overlaid in said image for display matrix, and said graphics controller further manages reading in said memory. overlay, and outputs a signal for a display matrix in which said image to be embedded is embedded.
  • said processing module comprises a gray palette module ensuring the transformation into gray levels of the values of the signals coming from said multiplexing module, and an interface module which ensures the serialization of the signals received from said palette palette module. gray to constitute a signal for display matrix.
  • FIG. 1 shows a block diagram of an application of the invention to a glass centering device.
  • the glass centering device of FIG. 1 comprises a first assembly 1, which provides a video image in CCIR or EIA format of the glass to be treated.
  • the assembly 1 comprises a support on which the glass to be treated is placed, a device for lighting this glass and a CCD camera which films an image of the glass.
  • the assembly 1 provides a video image of the lens on an output 2
  • the device of Figure 1 further comprises a set 3 frame reader, which provides an image of a given frame. Apparatuses of this type are known in the prior art.
  • the assembly 3 also includes a microprocessor capable of generating a target.
  • the assembly 3 provides on an output 4 signals representative of the frame and the target, intended to be superimposed on the image of the lens provided by the assembly 1. The structure of these signals is described in more detail below. .
  • the device of FIG. 1 also includes an LCD screen 5, for displaying the image of the lens, the frame and the target.
  • an LCD screen 5 for displaying the image of the lens, the frame and the target.
  • the LCD screen 5 has an input schematically indicated by the reference 6 for the reception of the image to be displayed.
  • the device of FIG. 1 comprises an image transformation device 7, implementing the method according to the invention, and the structure and operation of which are described in more detail with reference to FIGS. 5 and 6.
  • the device image transformation 7 generates an image for LCD screen type which superimposes the images of the lens to be treated, of the frame and of the test pattern. This image is transmitted for display at input 6 of the LCD screen 5.
  • the device of Figure 1 allows a display on an LCD screen of the image of a lens, a frame and a target, and has the advantages described above.
  • FIG. 2 shows a block diagram of a first embodiment of a device 10 for implementing the method according to the invention.
  • the device of FIG. 2 makes it possible to transform a video image into an image for a display matrix.
  • the device 10 has an input 11 intended to receive a video image.
  • Figure 2 is shown schematically a video camera 12 providing this image.
  • the device 10 has an output 13 providing an image for an LCD screen; an LCD screen 14 is also shown diagrammatically in FIG. 2.
  • the device 10 is controlled by a microprocessor 15.
  • the device 10 comprises a memory 17 for storing an image, consisting of a dual-port RAM memory, for example of the TMS 4C 1050 (Texas) type, accessible in asynchronous writing and reading.
  • the memory is for example produced using a pseudo-static RAM type FIFO, with asynchronous write-read and shared in two even and odd parts. Each of the even and odd parts can be separated into an upper part and a lower part.
  • the device 10 includes a graphics controller 18, connected to the microprocessor 15.
  • the graphics controller is also connected to the converter 16, and to the memory 17.
  • the memory 17 is addressed in writing by the output of the analog-digital video converter 16, under the control of the graphics controller 18.
  • the memory 17 is addressed in write / read by the microprocessor 15, via the graphics controller 18.
  • the graphics controller 18 is connected to the output 13 of the device 10 and provides an LCD image.
  • the graphic controller 18 can be produced in the form of a PLD (programmable logic device) circuit, and its various functionalities are described more precisely with reference to FIG. 3.
  • PLD programmable logic device
  • the device of FIG. 2 operates as follows: in the converter 16, the video signal received from the camera 12 is processed so as to separate the "useful" data from the frame synchronization and line synchronization data.
  • "useful" data is meant the data corresponding to the gray levels of the pixels of each of the lines for the even and odd frames.
  • the useful data is digitized in the converter 16. There is therefore available, at the output of the converter, and synchronously with the input video signal, useful data of the even and odd frames, digitized.
  • the read and write operations in the memory 17 are asynchronous and controlled by the graphics controller 18, as appears from the description with reference to FIGS. 3 and 4.
  • FIG. 3 shows a block diagram of an embodiment of the memory 17 for storing the device 10 of FIG. 2.
  • the memory 17 is organized into four memory planes 20, 21, 22, 23 corresponding respectively to the upper part of the even frame of the video signal, at the top of the odd frame of the video signal, at the bottom of the even frame of the video signal, and at the bottom of the odd frame of the video signal.
  • these four memory planes receive as input on four bits D0 to D3 the useful signals of the even and odd frames coming from the converter 16.
  • Four write selection signals WEU, WOU, WEL and WOL respectively make it possible to choose in which memory planes 20, 21, 22, 23 the signals D0 to D3 must be written.
  • the two upper memory planes 20 and 21 supply the useful data on four bits UD0 to UD3, intended for the graphics controller.
  • the two lower memory planes 22 and 23 supply the useful data on four bits LD0 to LD3, intended for the graphics controller.
  • Two signals RE and RO make it possible to select a reading in the memory planes 20, 22 of the even frame or in the memory planes 21, 23 of the odd frame.
  • the graphic controller transmits the signals WEU, WOU, WEL, WOL, RE and RO making it possible to control the writing and the reading in the different memory plans.
  • the separation of the memory 17 according to the even and odd frames makes it possible to write at a given moment only in one of the memory planes 20, 22 or 21, 23.
  • the separation of the memory 17 according to the upper and lower parts of the image makes it possible to simplify the constitution of the signals bound for the LCD screen, which is separated into an upper part and a lower part.
  • FIG 4 shows a block diagram of an embodiment of the graphics controller 18 of the device of Figure 2.
  • the different modules of the graphics controller 18 are shown schematically. We find in Figure 4 the converter 16, the microprocessor 15, the screen 14 and the memory 17.
  • the graphics controller 18 has a clock not shown, which generates a clock signal.
  • the graphics controller 18 comprises a video synchronization module 30, which detects the useful window of the video signal, ie the time window where the useful information of the video signal.
  • the video synchronization module 30 receives from the converter 16 a frame and line synchronization signal. It receives from the clock of the controller 18 a clock signal.
  • the video synchronization module 30 outputs a synchronization signal and a clock signal for writing to the memory 17.
  • the graphics controller 18 includes a write module 31 in the memory 17.
  • This write module 31 ensures the generation of the WEU, WOU, WEL, WOL write signals in the memory 17, in synchronism with the received video signal.
  • the writing module 31 receives from the converter 16 a signal representative of the presence of useful video signal, as well as a clock signal emitted by an external oscillator not shown.
  • the writing module 31 also receives the synchronization signal and a clock signal for writing into the memory 17 emitted by the video synchronization module 30.
  • the writing module 31 On the basis of the information it receives, the writing module 31 generates the memory signals WEU, WOU, WEL, WOL to memory 17. It also generates a write reset signal in the memory 17, as well as a write clock.
  • the video synchronization 30 and write 31 modules thus make it possible to control, from the graphic controller 18, writing to the memory 17, synchronously with the received video signal.
  • the graphics controller 18 comprises a reading module 32.
  • the reading module 32 makes it possible to synchronize the reading of the memory 17 and the generation of the signals intended for the LCD screen 14.
  • the reading module 32 receives the clock signal from the graphic controller 18. It transmits to memory 17 the read signals RE and RO of the memory planes 20, 22 of the even frame or in the memory planes 21, 23 of the odd frame.
  • the read module 32 is connected to the LCD screen 14 and transmits write control signals in the LCD screen, namely signals for start of write, start of scan and scan clock.
  • the graphics controller 18 comprises a gray palette module 33, which makes it possible to transform the signals read from the memory 17 into different levels of gray intended for the LCD screen 14.
  • the gray palette module 33 has an upper part and a part lower.
  • the upper part of the gray palette module 33 receives the signals UD0 to UD3 from the two upper memory planes 20 and 21 of the memory 17, while the lower part of the gray palette module 33 receives the signals LD0 to LD3 from the two planes lower memory 22 and 23 of memory 17; the upper and lower parts of the module 33 also receive from the read module 32 an algorithm selection signal.
  • an algorithm for processing the signals from the video memory is chosen. This algorithm can for example be that described in patent application FR 91 00288 published under the number 2671656.
  • the upper and lower parts of the module 33 provide at the output useful signals in different gray levels.
  • the signals emitted by the gray palette module 33 are transmitted to an interface module 34.
  • This module transforms the signals it receives into signals adapted to the LCD screen.
  • the module 34 is like the module 33 separated into an upper part and a lower part.
  • the upper (respectively lower) part receives the signals from the upper (respectively lower) part of the module 33, serializes them and transmits to the upper (respectively lower) part of the LCD screen 14 a suitable signal.
  • the module 34 is synchronized by a signal received from the reading module 32.
  • the various modules of the controller 18 allow the implementation of the method of the invention.
  • the writing into the memory 17 is carried out thanks to the video synchronization 30 and writing 31 modules; the reading in the memory 17 is controlled by the reading module 32.
  • the signals read in the memory 17 are processed in the gray palette 33 and interface 34 modules to be adapted to the LCD screen 14.
  • the writing to the LCD screen 14 is done thanks to the control signals sent by the read module 32 and to the data signals sent by the interface module 34.
  • the microprocessor 15 makes it possible to control the gain and the offset of the converter 16.
  • FIG. 5 shows a block diagram of a second embodiment of a device 40 for implementing the method of the invention.
  • the device of FIG. 5 makes it possible to transform a video image into an image for a display matrix. It is also completed so that an overlay image can be superimposed on the image of the LCD screen.
  • This inlay image in an application such as that described in FIG. 1, includes a target and the shape of the frame in which the lens is to be mounted.
  • the overlay image is not limited to this example of use.
  • the device 40 comprises, like the device 10 of FIG. 2, an analog-digital video converter 16, a memory 17 (see FIG. 3), and a graphics controller 41.
  • the device 40 further comprises an overlay memory 42, connected on the one hand to the microprocessor 15 and on the other hand to the graphics controller 41.
  • the device of FIG. 5 functions, as regards the transformation of the video image supplied on the input 11, like that of FIG. 2.
  • the microprocessor 15 stores in the overlay memory 42 an image to be superimposed on the LCD screen. This image is transmitted to the LCD screen 14 by the graphics controller 41, summed with the transformed video image, so as to allow the overlay.
  • the overlay memory 42 is advantageously separated into an upper part and a lower part, like the memory 17. It can be produced using a dynamic dual port RAM memory, for example of the TC 524256 type (Toshiba), accessible by the microprocessor via the graphics controller 41.
  • the size of the memory 42 is typically 480 ⁇ 640 ⁇ 4 bits, for a standard LCD screen.
  • FIG. 6 shows a block diagram of an embodiment of the graphics controller 41 of the device of Figure 5.
  • the modules of the graphics controller identical to those of the graphics controller of Figure 4 have the same reference numerals and are not described further in detail.
  • the graphics controller 41 in Figure 6 can be implemented as a PLD (programmable logic device) circuit.
  • the graphics controller further presents a module 43 for managing the overlay memory 42, a module 44 for generating the overlay memory addresses and a module 45 for summing.
  • the module 43 for managing the overlay memory 42 provides the signals necessary for controlling the writing of the overlay image by the microprocessor, as well as the refresh signals from the memory 42.
  • the module 43 receives from the microprocessor 15 a read or write selection signal in the memory 42. It also receives a signal for the start of a read or write cycle, a cycle synchronization signal for reading or writing, as well as an acknowledgment signal for read or write cycles.
  • the module 43 also receives from the read module 32 a synchronization signal for the transfer of the data from the overlay memory 42 to the graphics controller.
  • the module 43 transmits to the overlay memory 42 signals for line address selection, column address selection at the top or bottom of the memory 42, write authorization and transfer authorization. .
  • the module 43 receives from the generation module of the overlay memory addresses 44 signals for selecting the upper or lower part of the memory 42, and transmits to the module 44 synchronization signals for data transfer and line synchronization.
  • the module 44 for generating the management overlay memory addresses ensures the generation of the addresses of the overlay memory 42, in read or write mode.
  • the module 44 receives, from the microprocessor 15, on 11 bits, the addresses for writing or reading. As a function of this address, it transmits the line address selection and column address selection signals at the top or bottom of the memory 42. It therefore transmits to the overlay memory 42 a 9-bit multiplexed address.
  • the module 44 receives from the module 43 the write authorization and transfer authorization signals.
  • the module 44 When reading from memory 42, the module 44 receives from the reading module 32 a reading address. As a function of this address, it transmits the line address selection and column address selection signals at the top or bottom of the memory 42. It also transmits to the overlay memory 42 a reading address.
  • the overlay memory 42 is connected to the controller 41 and receives on the one hand the control signals emitted by the module 43 and on the other hand the address signals emitted by the module 44.
  • the memory 42 is a RAM memory with double port; one of the ports receives on four bits the signals coming from the microprocessor 15 (if necessary by the intermediary of the controller); the other port is connected to the summing module 45 of the controller 41.
  • the modules 43 and 44 thus allow the writing of the overlay image by the microprocessor in the memory 42. They also allow the reading of the overlay image in the memory 42, on command of the reading module 32.
  • the signals read by the graphics controller 41 in the overlay memory 42 are transmitted to the summation module 45.
  • This summation module 45 is arranged upstream of the gray palette module 33. It receives the signals coming from memory 17, and the signals from the key memory 42. It performs a temporal summation of the signals it receives and transmits the result to the module 33 gray palette.
  • the device of FIG. 6 makes it possible to display on the LCD screen 14 an image corresponding to the video image of the camera 12, with an overlay image provided by the microprocessor 15. It is particularly suitable for implementation of the invention described with reference to Figure 1.

Abstract

The method involves digitising a video signal (16) into components corresp. to odd and even frames and composite frame and line synchronisation signals. A memory (17) contg. even and odd portions is written synchronously under the influence of a graphics controller (18) in which a video synchronisation module (30) ensures detection of the useful window. A microprocessor (15) addresses the memory in both write and read modes. Readout is synchronised by a read module (32) and the signal generated for the matrix display (14) is transformed by a grey scale module (33) and a serialising interface module (34). <IMAGE>

Description

La présente invention a pour objet un procédé de transformation d'une image vidéo en une image pour matrice d'affichage. Ce procédé s'applique en particulier à la transformation d'une image fournie par une caméra CCD monochrome (diodes à couplage de charge) en une image pour matrice d'affichage type LCD (liquid crystal display). L'invention concerne aussi un dispositif pour la mise en oeuvre du procédé. L'invention est d'une application particulièrement avantageuse pour les dispositifs de centrage de verre.The subject of the present invention is a method of transforming a video image into an image for a display matrix. This method applies in particular to the transformation of an image supplied by a monochrome CCD camera (charge coupled diodes) into an image for an LCD type display matrix (liquid crystal display). The invention also relates to a device for implementing the method. The invention is of particularly advantageous application for glass centering devices.

Dans toute la suite du texte, et dans les revendications, le terme "image" représente aussi bien l'image réelle i.e.la représentation physique réelle visible, que les signaux correspondant à cette image, et susceptibles de permettre la représentation de celle-ci sur un dispositif du type tube cathodique (tube CRT) ou matrice d'affichage.Throughout the rest of the text, and in the claims, the term "image" represents both the real image iela visible real physical representation, as well as the signals corresponding to this image, and capable of permitting the representation thereof on a cathode-ray tube type device (CRT tube) or display matrix.

Une caméra connue de type CCD permet d'obtenir facilement une image vidéo au format CCIR: elle est d'une utilisation simple et d'une structure compacte. Toutefois, l'image fournie n'est utilisable que sur un écran type écran cathodique. Ceci constitue un inconvénient, car ce type d'écran, s'il assure une bonne qualité d'image, est plus encombrant qu'un écran plat; le maintien d'une même image conduit à un phénomène de rémanence. Il présente aussi, lorsqu'il est utilisé pour des mesures, des inconvénients liés à la stabilité temporelle de l'image, et aux problèmes de parallaxe dus à l'épaisseur de la glace de l'écran et à sa forme bombée.A known CCD type camera makes it easy to obtain a video image in CCIR format: it is simple to use and has a compact structure. However, the image supplied can only be used on a cathode-screen type screen. This is a drawback, because this type of screen, if it ensures good image quality, is more bulky than a flat screen; maintaining the same image leads to a phenomenon of afterglow. When used for measurements, it also has drawbacks linked to the temporal stability of the image, and to the parallax problems due to the thickness of the screen glass and its curved shape.

Un écran de type LCD fournit une solution simple à ces problèmes: il est d'un encombrement réduit, n'est pas sujet à la rémanence si une image est maintenue pendant longtemps sur l'écran, ne pose pas de problèmes de parallaxe ou de dérive temporelle de l'image.An LCD type screen provides a simple solution to these problems: it is compact, is not subject to afterglow if an image is maintained for a long time on the screen, does not pose parallax or temporal drift of the image.

Toutefois, il n'existe pas de système permettant d'afficher sur un écran LCD l'image fournie par une caméra CCD.However, there is no system for displaying the image supplied by a CCD camera on an LCD screen.

Ce problème se pose en particulier dans le domaine de l'optique. Il est nécessaire pour les opticiens de placer avec précision verres et lentilles par rapport aux supports destinés à les recevoir. Des machines existantes, permettent de visualiser sur un écran cathodique l'image d'un verre, en même temps que l'image de son support, et par exemple de sa monture. Ces machines fonctionnent avec une caméra type CCD, qui filme l'image que projette un verre sur un écran dépoli sous l'éclairage d'une lumière émise par une diode électroluminescente. L'image filmée par la caméra CCD est projetée sur un écran cathodique, et l'image de la monture correspondante est projetée en même temps.This problem arises in particular in the field of optics. It is necessary for opticians to place glasses and lenses precisely with respect to the supports intended to receive them. Existing machines make it possible to visualize on a cathode screen the image of a lens, at the same time as the image of its support, and for example of its frame. These machines work with a CCD type camera, which films the image that a glass projects on a frosted screen under the light of a light emitted by a light emitting diode. The image filmed by the CCD camera is projected onto a cathode-ray screen, and the image of the corresponding frame is projected at the same time.

Ce système pourrait encore être amélioré en utilisant un écran plat type LCD à la place du tube cathodique. Un des objets de l'invention est donc de fournir un dispositif susceptible de recevoir en entrée l'image fournie par une caméra CCD et de délivrer en sortie une image à destination d'un écran LCD.This system could be further improved by using a flat screen LCD type instead of the cathode ray tube. One of the objects of the invention is therefore to provide a device capable of receiving the image supplied by a CCD camera as input and of outputting an image to an LCD screen.

Les seuls dispositifs connus dans le domaine technique en cause sont des circuits contrôleurs graphiques pour matrice d'affichage LCD, qui permettent d'afficher sur une telle matrice une image au format VGA ou une image dans un format différent, et par exemple une image non VGA, non entrelacée, asynchrone. De tels circuits ne sont pas adaptés à recevoir en entrée une image au format CCIR ou EIA, telle que celle fournie par une caméra CCD.The only devices known in the technical field in question are graphic controller circuits for an LCD display matrix, which make it possible to display on such a matrix an image in VGA format or an image in a different format, and for example an image not VGA, not interleaved, asynchronous. Such circuits are not suitable for receiving an image in CCIR or EIA format as input, such as that supplied by a CCD camera.

La présente invention propose une solution à ce problème, et permet de combiner les avantages d'une caméra type CCD monochrome et d'une matrice d'affichage du type LCD.The present invention provides a solution to this problem, and makes it possible to combine the advantages of a monochrome CCD type camera and an LCD type display matrix.

L'invention a pour objet un procédé de transformation d'un signal vidéo représentatif d'une image vidéo en un signal représentatif d'une image pour matrice d'affichage (LCD), caractérisé en ce qu'il comporte les étapes consistant à:

  • séparer les informations de synchronisation trame et ligne du signal vidéo des informations utiles des trames paire et impaire;
  • convertir lesdites informations utiles en signaux numériques correspondant aux trames paire et impaire;
  • écrire dans une partie paire d'une mémoire les signaux numériques correspondant aux trames paires et dans une partie impaire de la dite mémoire les signaux numériques correspondant aux trames impaires, de façon synchrone au signal vidéo;
  • lire alternativement dans la mémoire impaire les signaux numériques correspondant à une ligne de la trame impaire, et dans la mémoire paire les signaux numériques correspondant à une ligne de la trame paire, de façon synchrone au signal représentatif d'une image pour matrice d'affichage à reconstituer;
  • reconstituer une image pour matrice d'affichage, à partir des signaux ainsi lus.
The subject of the invention is a method of transforming a video signal representative of a video image into a signal representative of an image for a display matrix. (LCD), characterized in that it comprises the steps consisting in:
  • separating the frame and line synchronization information of the video signal from the useful information of the even and odd frames;
  • converting said useful information into digital signals corresponding to the even and odd frames;
  • writing in a even part of a memory the digital signals corresponding to the even frames and in an odd part of said memory the digital signals corresponding to the odd frames, synchronously with the video signal;
  • alternately read in the odd memory the digital signals corresponding to a line of the odd frame, and in the even memory the digital signals corresponding to a line of the even frame, synchronously with the signal representative of an image for display matrix to reconstruct;
  • reconstruct an image for display matrix, from the signals thus read.

Selon une variante de ce procédé, lesdites étapes consistant respectivement à lire et à écrire s'effectuent simultanément respectivement dans l'une et dans l'autre des dites parties paire et impaire de la dite mémoire.According to a variant of this method, said steps consisting respectively in reading and writing are carried out simultaneously in one and in the other of said even and odd parts of said memory.

L'invention a aussi pour objet un dispositif pour la mise en oeuvre de ce procédé, comportant:

  • un convertisseur analogique numérique vidéo, destiné à recevoir l'image vidéo à transformer et fournissant en sortie des signaux numériques correspondant aux trames paire et impaires et des signaux de synchronisation composite trame et ligne;
  • une mémoire de stockage d'une image, présentant au moins une partie paire et au moins une partie impaire, accessible en écriture et en lecture asynchrones;
  • un contrôleur graphique gérant l'écriture des signaux fournis par le convertisseur dans la dite mémoire, et la lecture dans la dite mémoire, et fournissant en sortie un signal pour matrice d'affichage.
The invention also relates to a device for implementing this method, comprising:
  • an analog digital video converter, intended to receive the video image to be transformed and providing as output digital signals corresponding to the even and odd frames and composite frame and line synchronization signals;
  • a memory for storing an image, having at least an even part and at least an odd part, accessible in asynchronous writing and reading;
  • a graphics controller managing the writing of the signals supplied by the converter in said memory, and the reading in said memory, and providing at output a signal for display matrix.

Dans un mode de réalisation du dispositif, la dite mémoire présente quatre parties correspondant respectivement à la partie supérieure de la trame paire du signal vidéo, à la partie supérieure de la trame impaire du signal vidéo, à la partie inférieure de la trame paire du signal vidéo, et à la partie inférieure de la trame impaire du signal vidéo.In one embodiment of the device, said memory has four parts corresponding respectively to the upper part of the even frame of the video signal, to the upper part of the odd frame of the video signal, to the lower part of the even frame of the signal video, and at the bottom of the odd frame of the video signal.

Le contrôleur graphique comporte:

  • un module de synchronisation vidéo assurant la détection de la fenêtre utile du signal vidéo;
  • un module d'écriture assurant la synchronisation de l'écriture dans les parties de la mémoire des signaux numériques fournis par le convertisseur analogique numérique vidéo;
  • un module de lecture assurant la synchronisation de la lecture dans la dite mémoire et de la génération du signal pour matrice d'affichage;
  • un module de traitement, transformant les signaux lus dans la dite mémoire en un signal pour matrice d'affichage.
The graphics controller includes:
  • a video synchronization module ensuring the detection of the useful window of the video signal;
  • a writing module ensuring the synchronization of the writing in the parts of the memory of the digital signals supplied by the analog digital video converter;
  • a reading module ensuring synchronization of the reading in said memory and of the generation of the signal for display matrix;
  • a processing module, transforming the signals read from said memory into a signal for display matrix.

Dans un mode de réalisation, le module de traitement comprend un module palette de gris assurant la transformation en niveaux de gris des valeurs des signaux lus dans la dite mémoire, et un module interface qui assure la sérialisation des signaux reçus du dit module palette de gris pour constituer un signal pour matrice d'affichage.In one embodiment, the processing module comprises a gray palette module ensuring the transformation into gray levels of the values of the signals read in said memory, and an interface module which ensures the serialization of the signals received from said gray palette module to constitute a signal for display matrix.

Dans un autre mode de réalisation, le dispositif comprend en outre une mémoire d'incrustation destinée à recevoir une image à incruster dans la dite image pour matrice d'affichage, et le dit contrôleur graphique gère en outre la lecture dans la dite mémoire d'incrustation, et fournit en sortie un signal pour matrice d'affichage dans laquelle est incrustée ladite image à incruster.In another embodiment, the device further comprises an overlay memory intended to receive an image to be overlaid in said image for display matrix, and said graphics controller further manages reading in said memory. overlay, and outputs a signal for a display matrix in which said image to be embedded is embedded.

Le contrôleur graphique du dispositif comporte alors:

  • un module de synchronisation vidéo assurant la détection de la fenêtre utile du signal vidéo;
  • un module d'écriture assurant la synchronisation de l'écriture dans les parties de la mémoire des signaux numériques fournis par le convertisseur analogique numérique vidéo;
  • un module de lecture assurant la synchronisation de la lecture dans la dite mémoire et dans la dite mémoire d'incrustation et de la génération du signal pour matrice d'affichage;
  • un module de gestion de la mémoire d'incrustation et un module de génération des adresses permettant l'écriture ou la lecture dans ladite mémoire d'incrustation;
  • un module de multiplexage des signaux lus dans ladite mémoire et dans la dite mémoire d'incrustation;
  • un module de traitement, transformant les signaux provenant du dit module de multiplexage en un signal pour matrice d'affichage.
The graphics controller of the device then comprises:
  • a video synchronization module ensuring the detection of the useful window of the video signal;
  • a writing module ensuring the synchronization of the writing in the parts of the memory of the digital signals supplied by the analog digital video converter;
  • a reading module ensuring synchronization of the reading in said memory and in said keying memory and of the generation of the signal for display matrix;
  • an overlay memory management module and an address generation module enabling writing or reading into said overlay memory;
  • a module for multiplexing the signals read from said memory and from said overlay memory;
  • a processing module, transforming the signals coming from said multiplexing module into a signal for display matrix.

Dans un mode de réalisation, ledit module de traitement comprend un module palette de gris assurant la transformation en niveaux de gris des valeurs des signaux provenant du dit module de multiplexage, et un module interface qui assure la sérialisation des signaux reçus du dit module palette de gris pour constituer un signal pour matrice d'affichage.In one embodiment, said processing module comprises a gray palette module ensuring the transformation into gray levels of the values of the signals coming from said multiplexing module, and an interface module which ensures the serialization of the signals received from said palette palette module. gray to constitute a signal for display matrix.

L'invention a enfin pour objet l'application d'un tel dispositif à un appareil de centrage de verres, comprenant en outre:

  • un ensemble fournissant une image vidéo du verre à centrer;
  • un ensemble lecteur de monture, comprenant un microprocesseur générant une image d'une monture et d'une mire, à incruster dans ladite image vidéo;
  • un dispositif d'affichage constitué d'une matrice d'affichage.
The invention finally relates to the application of such a device to a lens centering device, further comprising:
  • an assembly providing a video image of the lens to be centered;
  • a frame player assembly, comprising a microprocessor generating an image of a frame and a test pattern, to be embedded in said video image;
  • a display device consisting of a display matrix.

Les caractéristiques et avantages de la présente invention ressortiront mieux de la description suivante, donnée à titre d'exemple et en référence aux figures annexées qui montrent:

  • la figure 1, un schéma synoptique d'une application de l'invention à un dispositif de centrage de verre;
  • la figure 2 un schéma synoptique d'un premier mode de réalisation d'un dispositif pour la mise en oeuvre du procédé selon l'invention;
  • la figure 3 un schéma synoptique d'un mode de réalisation de la mémoire de stockage du dispositif de la figure 2;
  • la figure 4 un schéma synoptique d'un mode de réalisation du contrôleur graphique du dispositif de la figure 2;
  • la figure 5 un schéma synoptique d'un deuxième mode de réalisation d'un dispositif pour la mise en oeuvre du procédé de l'invention;
  • la figure 6 un schéma synoptique d'un mode de réalisation du contrôleur graphique du dispositif de la figure 5.
The characteristics and advantages of the present invention will emerge more clearly from the following description, given by way of example and with reference to the appended figures which show:
  • Figure 1, a block diagram of an application of the invention to a glass centering device;
  • Figure 2 a block diagram of a first embodiment of a device for implementing the method according to the invention;
  • Figure 3 a block diagram of an embodiment of the storage memory of the device of Figure 2;
  • Figure 4 a block diagram of an embodiment of the graphics controller of the device of Figure 2;
  • FIG. 5 a block diagram of a second embodiment of a device for implementing the method of the invention;
  • FIG. 6 is a block diagram of an embodiment of the graphics controller of the device of FIG. 5.

La figure 1 montre un schéma synoptique d'une application de l'invention à un dispositif de centrage de verre. Le dispositif de centrage de verre de la figure 1 comprend un premier ensemble 1, qui fournit une image vidéo au format CCIR ou EIA du verre à traiter. Typiquement, l'ensemble 1 comprend un support sur lequel est posé le verre à traiter, un dispositif d'éclairage de ce verre et une caméra CCD qui filme une image du verre. L'ensemble 1 fournit sur une sortie 2 une image vidéo du verreFigure 1 shows a block diagram of an application of the invention to a glass centering device. The glass centering device of FIG. 1 comprises a first assembly 1, which provides a video image in CCIR or EIA format of the glass to be treated. Typically, the assembly 1 comprises a support on which the glass to be treated is placed, a device for lighting this glass and a CCD camera which films an image of the glass. The assembly 1 provides a video image of the lens on an output 2

Le dispositif de la figure 1 comprend en outre un ensemble 3 lecteur de monture, qui permet d'obtenir une image d'une monture donnée. Des appareils de ce type sont connus dans l'art antérieur. L'ensemble 3 comprend aussi un microprocesseur susceptible de générer une mire. L'ensemble 3 fournit sur une sortie 4 des signaux représentatifs de la monture et de la mire, destinés à être superposés à l'image du verre fournie par l'ensemble 1. La structure de ces signaux est décrite plus en détail dans la suite.The device of Figure 1 further comprises a set 3 frame reader, which provides an image of a given frame. Apparatuses of this type are known in the prior art. The assembly 3 also includes a microprocessor capable of generating a target. The assembly 3 provides on an output 4 signals representative of the frame and the target, intended to be superimposed on the image of the lens provided by the assembly 1. The structure of these signals is described in more detail below. .

Le dispositif de la figure 1 comprend aussi un écran LCD 5, pour l'affichage de l'image du verre, de la monture et de la mire. Comme expliqué plus haut, l'utilisation de l'écran LCD 5 permet d'éviter les inconvénients de volume, d'instabilité temporelle et de parallaxe des dispositifs connus. L'écran LCD 5 présente une entrée schématiquement indiquée par la référence 6 pour la réception de l'image à afficher.The device of FIG. 1 also includes an LCD screen 5, for displaying the image of the lens, the frame and the target. As explained above, the use of the LCD screen 5 makes it possible to avoid the drawbacks of volume, temporal instability and parallax of the known devices. The LCD screen 5 has an input schematically indicated by the reference 6 for the reception of the image to be displayed.

Enfin, le dispositif de la figure 1 comprend un dispositif de transformation d'image 7, mettant en oeuvre le procédé selon l'invention, et dont la structure et le fonctionnement sont décrits plus en détail en référence aux figures 5 et 6. Le dispositif de transformation d'image 7 génère une image pour écran type LCD qui superpose les images du verre à traiter, de la monture et de la mire. Cette image est transmise pour affichage à l'entrée 6 de l'écran LCD 5.Finally, the device of FIG. 1 comprises an image transformation device 7, implementing the method according to the invention, and the structure and operation of which are described in more detail with reference to FIGS. 5 and 6. The device image transformation 7 generates an image for LCD screen type which superimposes the images of the lens to be treated, of the frame and of the test pattern. This image is transmitted for display at input 6 of the LCD screen 5.

Le dispositif de la figure 1 permet un affichage sur un écran LCD de l'image d'un verre, d'une monture et d'une mire, et présente les avantages décrits plus haut.The device of Figure 1 allows a display on an LCD screen of the image of a lens, a frame and a target, and has the advantages described above.

La figure 2 montre un schéma synoptique d'un premier mode de réalisation d'un dispositif 10 pour la mise en oeuvre du procédé selon l'invention. Le dispositif de la figure 2 permet de transformer une image vidéo en une image pour matrice d'affichage. Le dispositif 10 présente une entrée 11 destinée à recevoir une image vidéo. Sur la figure 2 est représentée schématiquement une caméra vidéo 12 fournissant cette image. Le dispositif 10 présente une sortie 13 fournissant une image pour écran LCD; un écran LCD 14 est aussi représenté schématiquement sur la figure 2. Le dispositif 10 est commandé par un microprocesseur 15.FIG. 2 shows a block diagram of a first embodiment of a device 10 for implementing the method according to the invention. The device of FIG. 2 makes it possible to transform a video image into an image for a display matrix. The device 10 has an input 11 intended to receive a video image. In Figure 2 is shown schematically a video camera 12 providing this image. The device 10 has an output 13 providing an image for an LCD screen; an LCD screen 14 is also shown diagrammatically in FIG. 2. The device 10 is controlled by a microprocessor 15.

Le dispositif 10 comprend un convertisseur analogiquenumérique vidéo 16, dont l'entrée est reliée à l'entrée 11 du dispositif 10 et reçoit une image vidéo. Le convertisseur 16 peut par exemple être réalisé à l'aide d'un composant type BT 252 Brooktree, qui présente les fonctionnalités suivantes:

  • un convertisseur flash 8 bits;
  • une détection de synchronisation trame et ligne du signal vidéo;
  • une mémoire RAM de 256x8, servant de table de correction de linéarité du signal vidéo, et susceptible d'être adressée par le microprocesseur 15;
  • gain et offset de conversion programmable par le microprocesseur 15.
The device 10 comprises an analog digital video converter 16, the input of which is connected to the input 11 of the device 10 and receives a video image. The converter 16 can for example be produced using a component type BT 252 Brooktree, which has the following functionalities:
  • an 8-bit flash converter;
  • frame and line synchronization detection of the video signal;
  • a RAM memory of 256 × 8, serving as a table for correcting the linearity of the video signal, and capable of being addressed by the microprocessor 15;
  • gain and conversion offset programmable by the microprocessor 15.

Le dispositif 10 comprend une mémoire 17 pour le stockage d'une image, constituée d'une mémoire RAM double port, par exemple du type TMS 4C 1050 (Texas) accessible en écriture et en lecture asynchrones. La mémoire est par exemple réalisée à l'aide d'une RAM pseudo-static type FIFO, à écriture-lecture asynchrone et partagée en deux parties paire et impaire. Chacune des parties paire et impaire peut être séparée en une partie haute et une partie basse.The device 10 comprises a memory 17 for storing an image, consisting of a dual-port RAM memory, for example of the TMS 4C 1050 (Texas) type, accessible in asynchronous writing and reading. The memory is for example produced using a pseudo-static RAM type FIFO, with asynchronous write-read and shared in two even and odd parts. Each of the even and odd parts can be separated into an upper part and a lower part.

Le dispositif 10 comprend un contrôleur graphique 18, relié au microprocesseur 15. Le contrôleur graphique est aussi relié au convertisseur 16, et à la mémoire 17. La mémoire 17 est adressée en écriture par la sortie du convertisseur analogique-numérique vidéo 16, sous le contrôle du contrôleur graphique 18. La mémoire 17 est adressée en écriture/lecture par le microprocesseur 15, par l'intermédiaire du contrôleur graphique 18. Le contrôleur graphique 18 est relié à la sortie 13 du dispositif 10 et fournit une image LCD. Le contrôleur graphique 18 peut être réalisé sous la forme d'un circuit PLD (programmable logic device), et ses différentes fonctionnalités sont décrites plus précisément en référence à la figure 3.The device 10 includes a graphics controller 18, connected to the microprocessor 15. The graphics controller is also connected to the converter 16, and to the memory 17. The memory 17 is addressed in writing by the output of the analog-digital video converter 16, under the control of the graphics controller 18. The memory 17 is addressed in write / read by the microprocessor 15, via the graphics controller 18. The graphics controller 18 is connected to the output 13 of the device 10 and provides an LCD image. The graphic controller 18 can be produced in the form of a PLD (programmable logic device) circuit, and its various functionalities are described more precisely with reference to FIG. 3.

Le dispositif de la figure 2 fonctionne de la façon suivante: dans le convertisseur 16, le signal vidéo reçu de la caméra 12 est traité de façon à séparer les données "utiles" des données de synchronisation de trame et de synchronisation de ligne. Par données "utiles", on entend les données correspondant aux niveaux gris des pixels de chacune des lignes pour les trames paire et impaire. Les données utiles sont numérisées dans le convertisseur 16. On dispose donc, en sortie du convertisseur, et de façon synchrone au signal vidéo d'entrée, des données utiles des trames paires et impaires, numérisées.The device of FIG. 2 operates as follows: in the converter 16, the video signal received from the camera 12 is processed so as to separate the "useful" data from the frame synchronization and line synchronization data. By "useful" data is meant the data corresponding to the gray levels of the pixels of each of the lines for the even and odd frames. The useful data is digitized in the converter 16. There is therefore available, at the output of the converter, and synchronously with the input video signal, useful data of the even and odd frames, digitized.

Ces données utiles sont écrites dans la mémoire 17, dans les parties paire et impaire correspondantes. Autrement dit, lorsque l'on obtient en sortie du convertisseur 16 les données utiles numérisées de la trame paire, on les écrit dans la partie paire de la mémoire 17, et quand on obtient en sortie du convertisseur 16 les données utiles numérisées de la trame impaire, on les écrit dans la partie impaire de la mémoire 17. Cette écriture s'effectue de façon synchrone au signal vidéo.These useful data are written in memory 17, in the corresponding even and odd parts. In other words, when the digital useful data of the even frame is obtained at the output of the converter 16, they are written in the even part of the memory 17, and when the digital useful data of the frame is obtained at the output of the converter 16 odd, they are written in the odd part of the memory 17. This writing is carried out synchronously with the video signal.

En même temps, on lit les données écrites dans les parties paires et impaires de la mémoire 17 non plus de façon synchrone avec le signal vidéo, mais à une fréquence compatible avec celle du contrôleur graphique 18 qui pilote l'écran LCD 14. Les données ainsi lues sont utilisées par le contrôleur graphique pour l'affichage sur l'écran graphique.At the same time, we read the data written in the even and odd parts of the memory 17 no longer synchronously with the video signal, but at a frequency compatible with that of the graphics controller 18 which controls the LCD screen 14. The data thus read are used by the graphics controller for display on the graphics screen.

Les opérations de lecture et d'écriture dans la mémoire 17 sont asynchrones et contrôlées par le contrôleur graphique 18, comme cela apparaît de la description en référence aux figures 3 et 4.The read and write operations in the memory 17 are asynchronous and controlled by the graphics controller 18, as appears from the description with reference to FIGS. 3 and 4.

La figure 3 montre un schéma synoptique d'un mode de réalisation de la mémoire 17 de stockage du dispositif 10 de la figure 2. La mémoire 17 est organisée en quatre plans mémoire 20, 21, 22, 23 correspondant respectivement à la partie supérieure de la trame paire du signal vidéo, à la partie supérieure de la trame impaire du signal vidéo, à la partie inférieure de la trame paire du signal vidéo, et à la partie inférieure de la trame impaire du signal vidéo.FIG. 3 shows a block diagram of an embodiment of the memory 17 for storing the device 10 of FIG. 2. The memory 17 is organized into four memory planes 20, 21, 22, 23 corresponding respectively to the upper part of the even frame of the video signal, at the top of the odd frame of the video signal, at the bottom of the even frame of the video signal, and at the bottom of the odd frame of the video signal.

En écriture, ces quatre plans mémoire reçoivent en entrée sur quatre bits D0 à D3 les signaux utiles des trames paire et impaire en provenance du convertisseur 16. Quatre signaux de sélection d'écriture WEU, WOU, WEL et WOL permettent respectivement de choisir dans lequel des plans mémoires 20, 21, 22, 23 les signaux D0 à D3 doivent être écrits.In writing, these four memory planes receive as input on four bits D0 to D3 the useful signals of the even and odd frames coming from the converter 16. Four write selection signals WEU, WOU, WEL and WOL respectively make it possible to choose in which memory planes 20, 21, 22, 23 the signals D0 to D3 must be written.

En lecture, les deux plans mémoire supérieurs 20 et 21 fournissent sur quatre bits UD0 à UD3 les données utiles, à destination du contrôleur graphique. De même, les deux plans mémoire inférieurs 22 et 23 fournissent sur quatre bits LD0 à LD3 les données utiles, à destination du contrôleur graphique. Deux signaux RE et RO permettent de sélectionner une lecture dans les plans mémoires 20, 22 de la trame paire ou dans les plans mémoires 21, 23 de la trame impaire.In reading, the two upper memory planes 20 and 21 supply the useful data on four bits UD0 to UD3, intended for the graphics controller. Likewise, the two lower memory planes 22 and 23 supply the useful data on four bits LD0 to LD3, intended for the graphics controller. Two signals RE and RO make it possible to select a reading in the memory planes 20, 22 of the even frame or in the memory planes 21, 23 of the odd frame.

Comme expliqué en référence à la figure 2, l'écriture et la lecture dans la mémoire 17 se font de façon asynchrone, le contrôleur graphique émet les signaux WEU, WOU, WEL, WOL, RE et RO permettant de contrôler l'écriture et la lecture dans les différents plans mémoire. La séparation de la mémoire 17 selon les trames paire et impaire permet de n'écrire à un moment donné que dans l'un des plans mémoire 20, 22 ou 21, 23. La séparation de la mémoire 17 selon les parties supérieure et inférieure de l'image permet de simplifier la constitution des signaux à destination de l'écran LCD, qui est séparé en une partie supérieure et une partie inférieure.As explained with reference to FIG. 2, the writing and reading in the memory 17 are done asynchronously, the graphic controller transmits the signals WEU, WOU, WEL, WOL, RE and RO making it possible to control the writing and the reading in the different memory plans. The separation of the memory 17 according to the even and odd frames makes it possible to write at a given moment only in one of the memory planes 20, 22 or 21, 23. The separation of the memory 17 according to the upper and lower parts of the image makes it possible to simplify the constitution of the signals bound for the LCD screen, which is separated into an upper part and a lower part.

La figure 4 montre un schéma synoptique d'un mode de réalisation du contrôleur graphique 18 du dispositif de la figure 2. Les différents modules du contrôleur graphique 18 sont représentés schématiquement. On retrouve sur la figure 4 le convertisseur 16, le microprocesseur 15, l'écran 14 et la mémoire 17. Le contrôleur graphique 18 présente une horloge non représentée, qui génère un signal d'horloge.Figure 4 shows a block diagram of an embodiment of the graphics controller 18 of the device of Figure 2. The different modules of the graphics controller 18 are shown schematically. We find in Figure 4 the converter 16, the microprocessor 15, the screen 14 and the memory 17. The graphics controller 18 has a clock not shown, which generates a clock signal.

Le contrôleur graphique 18 comprend un module de synchronisation vidéo 30, qui assure la détection de la fenêtre utile du signal vidéo, i.e. de la fenêtre temporelle où se trouvent les informations utiles du signal vidéo. Le module de synchronisation vidéo 30 reçoit du convertisseur 16 un signal de synchronisation trame et ligne. Il reçoit de l'horloge du contrôleur 18 un signal d'horloge. Le module de synchronisation vidéo 30 émet en sortie un signal de synchronisation et un signal d'horloge pour l'écriture dans la mémoire 17.The graphics controller 18 comprises a video synchronization module 30, which detects the useful window of the video signal, ie the time window where the useful information of the video signal. The video synchronization module 30 receives from the converter 16 a frame and line synchronization signal. It receives from the clock of the controller 18 a clock signal. The video synchronization module 30 outputs a synchronization signal and a clock signal for writing to the memory 17.

Le contrôleur graphique 18 comprend un module d'écriture 31 dans la mémoire 17. Ce module d'écriture 31 assure la génération des signaux WEU, WOU, WEL, WOL d'écriture dans la mémoire 17, en synchronisme avec le signal vidéo reçu. Le module d'écriture 31 reçoit du convertisseur 16 un signal représentatif de la présence de signal vidéo utile, ainsi qu'un signal d'horloge émis par un oscillateur externe non représenté. Le module d'écriture 31 reçoit aussi le signal de synchronisation et un signal d'horloge pour l'écriture dans la mémoire 17 émis par le module de synchronisation vidéo 30. Sur la base des informations qu'il reçoit, le module d'écriture 31 génère à destination de la mémoire 17 les signaux d'écriture WEU, WOU, WEL, WOL. Il génère aussi un signal de reset d'écriture dans la mémoire 17, ainsi qu'une horloge d'écriture.The graphics controller 18 includes a write module 31 in the memory 17. This write module 31 ensures the generation of the WEU, WOU, WEL, WOL write signals in the memory 17, in synchronism with the received video signal. The writing module 31 receives from the converter 16 a signal representative of the presence of useful video signal, as well as a clock signal emitted by an external oscillator not shown. The writing module 31 also receives the synchronization signal and a clock signal for writing into the memory 17 emitted by the video synchronization module 30. On the basis of the information it receives, the writing module 31 generates the memory signals WEU, WOU, WEL, WOL to memory 17. It also generates a write reset signal in the memory 17, as well as a write clock.

Les modules de synchronisation vidéo 30 et d'écriture 31 permettent ainsi de piloter depuis le contrôleur graphique 18 l'écriture dans la mémoire 17, de façon synchrone au signal vidéo reçu.The video synchronization 30 and write 31 modules thus make it possible to control, from the graphic controller 18, writing to the memory 17, synchronously with the received video signal.

Le contrôleur graphique 18 comprend un module de lecture 32. Le module de lecture 32 permet de synchroniser la lecture de la mémoire 17 et la génération des signaux destinés à l'écran LCD 14. Le module de lecture 32 reçoit le signal d'horloge du contrôleur graphique 18. Il émet vers la mémoire 17 les signaux de lecture RE et RO des plans mémoires 20, 22 de la trame paire ou dans les plans mémoires 21, 23 de la trame impaire. Le module de lecture 32 est relié à l'écran LCD 14 et émet des signaux de commande d'écriture dans l'écran LCD, à savoir des signaux de début d'écriture, de début de balayage et d'horloge de balayage.The graphics controller 18 comprises a reading module 32. The reading module 32 makes it possible to synchronize the reading of the memory 17 and the generation of the signals intended for the LCD screen 14. The reading module 32 receives the clock signal from the graphic controller 18. It transmits to memory 17 the read signals RE and RO of the memory planes 20, 22 of the even frame or in the memory planes 21, 23 of the odd frame. The read module 32 is connected to the LCD screen 14 and transmits write control signals in the LCD screen, namely signals for start of write, start of scan and scan clock.

Le contrôleur graphique 18 comprend un module palette de gris 33, qui permet de transformer les signaux lus dans la mémoire 17 en différents niveaux de gris à destination de l'écran LCD 14. Le module palette de gris 33 présente une partie supérieure et une partie inférieure. La partie supérieure du module palette de gris 33 reçoit les signaux UD0 à UD3 provenant des deux plans mémoire supérieurs 20 et 21 de la mémoire 17, tandis que la partie inférieure du module palette de gris 33 reçoit les signaux LD0 à LD3 provenant des deux plans mémoire inférieurs 22 et 23 de la mémoire 17; les parties supérieure et inférieure du module 33 reçoivent en outre du module de lecture 32 un signal de sélection d'algorithme. En fonction de ce signal, un algorithme de traitement des signaux provenant de la mémoire vidéo est choisi. Cet algorithme peut par exemple être celui décrit dans la demande de brevet FR 91 00288 publiée sous le n° 2671656. Les parties supérieure et inférieure du module 33 fournissent en sortie des signaux utiles en différents niveaux de gris.The graphics controller 18 comprises a gray palette module 33, which makes it possible to transform the signals read from the memory 17 into different levels of gray intended for the LCD screen 14. The gray palette module 33 has an upper part and a part lower. The upper part of the gray palette module 33 receives the signals UD0 to UD3 from the two upper memory planes 20 and 21 of the memory 17, while the lower part of the gray palette module 33 receives the signals LD0 to LD3 from the two planes lower memory 22 and 23 of memory 17; the upper and lower parts of the module 33 also receive from the read module 32 an algorithm selection signal. Depending on this signal, an algorithm for processing the signals from the video memory is chosen. This algorithm can for example be that described in patent application FR 91 00288 published under the number 2671656. The upper and lower parts of the module 33 provide at the output useful signals in different gray levels.

Les signaux émis par le module palette de gris 33 sont transmis à un module interface 34. Ce module transforme les signaux qu'il reçoit en signaux adaptés à l'écran LCD. Le module 34 est comme le module 33 séparé en une partie supérieure et une partie inférieure. La partie supérieure (respectivement inférieure) reçoit les signaux provenant de la partie supérieure (respectivement inférieure) du module 33, les sérialise et émet vers la partie supérieure (respectivement inférieure) de l'écran LCD 14 un signal adapté. Le module 34 est synchronisé par un signal reçu du module de lecture 32.The signals emitted by the gray palette module 33 are transmitted to an interface module 34. This module transforms the signals it receives into signals adapted to the LCD screen. The module 34 is like the module 33 separated into an upper part and a lower part. The upper (respectively lower) part receives the signals from the upper (respectively lower) part of the module 33, serializes them and transmits to the upper (respectively lower) part of the LCD screen 14 a suitable signal. The module 34 is synchronized by a signal received from the reading module 32.

Les différents modules du contrôleur 18 permettent la mise en oeuvre du procédé de l'invention. L'écriture dans la mémoire 17 est réalisée grâce aux modules de synchronisation vidéo 30 et d'écriture 31; la lecture dans la mémoire 17 est commandée par le module de lecture 32. Les signaux lus dans la mémoire 17 sont traités dans les modules palette de gris 33 et interface 34 pour être adaptés à l'écran LCD 14. L'écriture dans l'écran LCD 14 se fait grâce aux signaux de commande émis par le module de lecture 32 et aux signaux de données émis par le module interface 34.The various modules of the controller 18 allow the implementation of the method of the invention. The writing into the memory 17 is carried out thanks to the video synchronization 30 and writing 31 modules; the reading in the memory 17 is controlled by the reading module 32. The signals read in the memory 17 are processed in the gray palette 33 and interface 34 modules to be adapted to the LCD screen 14. The writing to the LCD screen 14 is done thanks to the control signals sent by the read module 32 and to the data signals sent by the interface module 34.

Le microprocesseur 15 permet de contrôler le gain et l'offset du convertisseur 16.The microprocessor 15 makes it possible to control the gain and the offset of the converter 16.

La figure 5 montre un schéma synoptique d'un deuxième mode de réalisation d'un dispositif 40 pour la mise en oeuvre du procédé de l'invention. Le dispositif de la figure 5 permet de transformer une image vidéo en une image pour matrice d'affichage. Il est aussi complété de façon à pouvoir incruster sur l'image de l'écran LCD une image d'incrustation. Cette image d'incrustation, dans une application telle que celle décrite à la figure 1, comprend une mire et la forme de la monture dans laquelle le verre doit être monté. Bien entendu, l'image d'incrustation n'est pas limitée à cet exemple d'utilisation.FIG. 5 shows a block diagram of a second embodiment of a device 40 for implementing the method of the invention. The device of FIG. 5 makes it possible to transform a video image into an image for a display matrix. It is also completed so that an overlay image can be superimposed on the image of the LCD screen. This inlay image, in an application such as that described in FIG. 1, includes a target and the shape of the frame in which the lens is to be mounted. Of course, the overlay image is not limited to this example of use.

Les parties du dispositif de la figure 5 analogues à celles du dispositif de la figure 2 portent les mêmes références numériques et ne sont pas décrites plus en détail.The parts of the device of Figure 5 similar to those of the device of Figure 2 have the same reference numerals and are not described in more detail.

Le dispositif 40 comprend, comme le dispositif 10 de la figure 2, un convertisseur analogique-numérique vidéo 16, une mémoire 17 (voir figure 3), et un contrôleur graphique 41. Le dispositif 40 comprend en outre une mémoire d'incrustation 42, reliée d'une part au microprocesseur 15 et d'autre part au contrôleur graphique 41.The device 40 comprises, like the device 10 of FIG. 2, an analog-digital video converter 16, a memory 17 (see FIG. 3), and a graphics controller 41. The device 40 further comprises an overlay memory 42, connected on the one hand to the microprocessor 15 and on the other hand to the graphics controller 41.

Le dispositif de la figure 5 fonctionne, pour ce qui est de la transformation de l'image vidéo fournie sur l'entrée 11, comme celui de la figure 2. En outre, le microprocesseur 15 stocke dans la mémoire d'incrustation 42 une image à incruster sur l'écran LCD. Cette image est transmise à l'écran LCD 14 par le contrôleur graphique 41, en sommation avec l'image vidéo transformée, de façon à permettre l'incrustation.The device of FIG. 5 functions, as regards the transformation of the video image supplied on the input 11, like that of FIG. 2. In addition, the microprocessor 15 stores in the overlay memory 42 an image to be superimposed on the LCD screen. This image is transmitted to the LCD screen 14 by the graphics controller 41, summed with the transformed video image, so as to allow the overlay.

La mémoire d'incrustation 42 est avantageusement séparée en une partie supérieure et une partie inférieure, comme la mémoire 17. Elle peut être réalisée à l'aide d'une mémoire RAM dynamique double port, par exemple du type TC 524256 (Toshiba), accessible par le microprocesseur via le contrôleur graphique 41. La dimension de la mémoire 42 est typiquement de 480x640x4 bits, pour un écran LCD standard.The overlay memory 42 is advantageously separated into an upper part and a lower part, like the memory 17. It can be produced using a dynamic dual port RAM memory, for example of the TC 524256 type (Toshiba), accessible by the microprocessor via the graphics controller 41. The size of the memory 42 is typically 480 × 640 × 4 bits, for a standard LCD screen.

Le fonctionnement du dispositif de la figure 5 ressort clairement de la description de la figure 6.The operation of the device in FIG. 5 is clear from the description of FIG. 6.

La figure 6 montre un schéma synoptique d'un mode de réalisation du contrôleur graphique 41 du dispositif de la figure 5. Les modules du contrôleur graphique identiques à ceux du contrôleur graphique de la figure 4 portent les mêmes références numériques et ne sont pas décrits plus en détail. Comme le contrôleur graphique 18 de la figure 4, le contrôleur graphique 41 de la figure 6 peut être réalisé sous la forme d'un circuit PLD (programmable logic device).Figure 6 shows a block diagram of an embodiment of the graphics controller 41 of the device of Figure 5. The modules of the graphics controller identical to those of the graphics controller of Figure 4 have the same reference numerals and are not described further in detail. Like the graphics controller 18 in Figure 4, the graphics controller 41 in Figure 6 can be implemented as a PLD (programmable logic device) circuit.

Le contrôleur graphique présente en outre un module 43 de gestion de la mémoire d'incrustation 42, un module 44 de génération des adresses mémoire d'incrustation et un module 45 de sommation.The graphics controller further presents a module 43 for managing the overlay memory 42, a module 44 for generating the overlay memory addresses and a module 45 for summing.

Le module 43 de gestion de la mémoire d'incrustation 42 fournit les signaux nécessaires au contrôle de l'écriture de l'image d'incrustation par le microprocesseur, ainsi que les signaux de rafraîchissement de la mémoire 42. Le module 43 reçoit du microprocesseur 15 un signal de sélection de lecture ou d'écriture dans la mémoire 42. Il reçoit aussi un signal de début d'un cycle de lecture ou d'écriture, un signal de synchronisation cycle pour la lecture ou l'écriture, ainsi qu'un signal d'accusé de réception pour les cycles de lecture ou d'écriture.The module 43 for managing the overlay memory 42 provides the signals necessary for controlling the writing of the overlay image by the microprocessor, as well as the refresh signals from the memory 42. The module 43 receives from the microprocessor 15 a read or write selection signal in the memory 42. It also receives a signal for the start of a read or write cycle, a cycle synchronization signal for reading or writing, as well as an acknowledgment signal for read or write cycles.

Le module 43 reçoit en outre du module de lecture 32 un signal de synchronisation pour le transfert des données de la mémoire d'incrustation 42 vers le contrôleur graphique.The module 43 also receives from the read module 32 a synchronization signal for the transfer of the data from the overlay memory 42 to the graphics controller.

Le module 43 émet vers la mémoire d'incrustation 42 des signaux de sélection d'adresse ligne, de sélection d'adresse colonne en partie haute ou en partie basse de la mémoire 42, d'autorisation d'écriture et d'autorisation de transfert.The module 43 transmits to the overlay memory 42 signals for line address selection, column address selection at the top or bottom of the memory 42, write authorization and transfer authorization. .

Le module 43 reçoit du module de génération des adresses mémoire d'incrustation 44 des signaux de sélection de la partie haute ou basse de la mémoire 42, et émet vers le module 44 des signaux de synchronisation de transfert des données et de synchronisation ligne.The module 43 receives from the generation module of the overlay memory addresses 44 signals for selecting the upper or lower part of the memory 42, and transmits to the module 44 synchronization signals for data transfer and line synchronization.

Le module 44 de génération des adresses mémoire d'incrustation de gestion assure la génération des adresses de la mémoire d'incrustation 42, en lecture ou en écriture. En écriture dans la mémoire 42, le module 44 reçoit, depuis le microprocesseur 15, sur 11 bits, les adresses d'écriture ou de lecture. Il émet en fonction de cette adresse vers le module 43 les signaux de sélection d'adresse ligne, et de sélection d'adresse colonne en partie haute ou en partie basse de la mémoire 42. Il émet donc vers la mémoire d'incrustation 42 une adresse multiplexée sur 9 bits. En outre, le module 44 reçoit du module 43 les signaux d'autorisation d'écriture et d'autorisation de transfert.The module 44 for generating the management overlay memory addresses ensures the generation of the addresses of the overlay memory 42, in read or write mode. In writing in the memory 42, the module 44 receives, from the microprocessor 15, on 11 bits, the addresses for writing or reading. As a function of this address, it transmits the line address selection and column address selection signals at the top or bottom of the memory 42. It therefore transmits to the overlay memory 42 a 9-bit multiplexed address. In addition, the module 44 receives from the module 43 the write authorization and transfer authorization signals.

En lecture dans la mémoire 42, le module 44 reçoit du module de lecture 32 une adresse de lecture. Il émet en fonction de cette adresse vers le module 43 les signaux de sélection d'adresse ligne, et de sélection d'adresse colonne en partie haute ou en partie basse de la mémoire 42. Il émet aussi vers la mémoire d'incrustation 42 une adresse de lecture.When reading from memory 42, the module 44 receives from the reading module 32 a reading address. As a function of this address, it transmits the line address selection and column address selection signals at the top or bottom of the memory 42. It also transmits to the overlay memory 42 a reading address.

La mémoire d'incrustation 42 est reliée au contrôleur 41 et reçoit d'une part les signaux de contrôle émis par le module 43 et d'autre part les signaux d'adresse émis par le module 44. La mémoire 42 est une mémoire RAM à double port; un des ports reçoit sur quatre bits les signaux provenant du microprocesseur 15 (le cas échéant par l'intermédiaire du contrôleur); l'autre port est relié au module de sommation 45 du contrôleur 41.The overlay memory 42 is connected to the controller 41 and receives on the one hand the control signals emitted by the module 43 and on the other hand the address signals emitted by the module 44. The memory 42 is a RAM memory with double port; one of the ports receives on four bits the signals coming from the microprocessor 15 (if necessary by the intermediary of the controller); the other port is connected to the summing module 45 of the controller 41.

Les modules 43 et 44 permettent ainsi l'écriture de l'image d'incrustation par le microprocesseur dans la mémoire 42. Ils permettent aussi la lecture de l'image d'incrustation dans la mémoire 42, sur commande du module de lecture 32.The modules 43 and 44 thus allow the writing of the overlay image by the microprocessor in the memory 42. They also allow the reading of the overlay image in the memory 42, on command of the reading module 32.

Les signaux lus par le contrôleur graphique 41 dans la mémoire d'incrustation 42 sont transmis au module de sommation 45. Ce module de sommation 45 est disposé en amont du module palette de gris 33. Il reçoit les signaux provenant de la mémoire 17, et les signaux provenant de la mémoire d'incrustation 42. Il réalise une sommation temporelle des signaux qu'il reçoit et transmet le résultat vers le module 33 palette de gris.The signals read by the graphics controller 41 in the overlay memory 42 are transmitted to the summation module 45. This summation module 45 is arranged upstream of the gray palette module 33. It receives the signals coming from memory 17, and the signals from the key memory 42. It performs a temporal summation of the signals it receives and transmits the result to the module 33 gray palette.

Le dispositif de la figure 6 permet d'afficher sur l'écran LCD 14 une image correspondant à l'image vidéo de la caméra 12, avec une image d'incrustation fournie par le microprocesseur 15. Il est particulièrement adapté à la mise en oeuvre de l'invention décrite en référence à la figure 1.The device of FIG. 6 makes it possible to display on the LCD screen 14 an image corresponding to the video image of the camera 12, with an overlay image provided by the microprocessor 15. It is particularly suitable for implementation of the invention described with reference to Figure 1.

La réalisation pratique des différents modules des contrôleurs graphiques 18 et 41 est à la portée de l'homme du métier qui peut aussi utiliser d'autres circuits que les circuits PLD proposés plus haut.The practical realization of the various modules of the graphic controllers 18 and 41 is within the reach of the skilled person who can also use other circuits than the PLD circuits proposed above.

Claims (10)

1.- Procédé de transformation d'un signal vidéo représentatif d'une image vidéo en un signal représentatif d'une image pour matrice d'affichage (LCD), caractérisé en ce qu'il comporte les étapes consistant à: - séparer les informations de synchronisation trame et ligne du signal vidéo des informations utiles des trames paire et impaire; - convertir lesdites informations utiles en signaux numériques correspondant aux trames paire et impaire; - écrire dans une partie paire d'une mémoire les signaux numériques correspondant aux trames paires et dans une partie impaire de la dite mémoire les signaux numériques correspondant aux trames impaires, de façon synchrone au signal vidéo; - lire alternativement dans la mémoire impaire les signaux numériques correspondant à une ligne de la trame impaire, et dans la mémoire paire les signaux numériques correspondant à une ligne de la trame paire, de façon synchrone au signal représentatif d'une image pour matrice d'affichage à reconstituer; - reconstituer une image pour matrice d'affichage, à partir des signaux ainsi lus. 1.- Method for transforming a video signal representative of a video image into a signal representative of an image for a display matrix (LCD), characterized in that it comprises the steps consisting in: - separate the frame and line synchronization information of the video signal from the useful information of the even and odd frames; - converting said useful information into digital signals corresponding to the even and odd frames; - write in an even part of a memory the digital signals corresponding to the even frames and in an odd part of said memory the digital signals corresponding to the odd frames, synchronously with the video signal; - alternately read in the odd memory the digital signals corresponding to a line of the odd frame, and in the even memory the digital signals corresponding to a line of the even frame, synchronously with the signal representative of an image for matrix of display to be reconstructed; - reconstruct an image for display matrix, from the signals thus read. 2.- Procédé selon la revendication 1, caractérisé en ce que lesdites étapes consistant respectivement à lire et à écrire s'effectuent simultanément respectivement dans l'une et dans l'autre desdites parties paire et impaire de la dite mémoire. 2.- Method according to claim 1, characterized in that said steps consisting respectively of reading and writing are carried out simultaneously in one and in the other of said even and odd parts of said memory. 3.- Dispositif pour la mise en oeuvre du procédé selon la revendication 1 ou 2, comportant: - un convertisseur analogique numérique vidéo (16), destiné à recevoir l'image vidéo à transformer et fournissant en sortie des signaux numériques correspondant aux trames paire et impaires et des signaux de synchronisation composite trame et ligne; - une mémoire (17) de stockage d'une image, présentant au moins une partie paire (20, 22) et au moins une partie impaire (21, 23), accessible en écriture et en lecture asynchrones; - un contrôleur graphique (18; 41) gérant l'écriture des signaux fournis par le convertisseur (16) dans la dite mémoire (17), et la lecture dans la dite mémoire (17), et fournissant en sortie un signal pour matrice d'affichage. 3.- Device for implementing the method according to claim 1 or 2, comprising: - an analog to digital video converter (16), intended to receive the video image to be transformed and providing as output digital signals corresponding to the even and odd frames and composite frame and line synchronization signals; - a memory (17) for storing an image, having at least one even part (20, 22) and at least one odd part (21, 23), accessible in asynchronous writing and reading; - a graphics controller (18; 41) managing the writing of the signals supplied by the converter (16) in said memory (17), and the reading in said memory (17), and providing at output a signal for matrix d 'display. 4.- Dispositif selon la revendication 4, caractérisé en ce que la dite mémoire (17) présente quatre parties (20, 21, 22, 23) correspondant respectivement à la partie supérieure de la trame paire du signal vidéo, à la partie supérieure de la trame impaire du signal vidéo, à la partie inférieure de la trame paire du signal vidéo, et à la partie inférieure de la trame impaire du signal vidéo. 4.- Device according to claim 4, characterized in that said memory (17) has four parts (20, 21, 22, 23) corresponding respectively to the upper part of the even frame of the video signal, to the upper part of the odd frame of the video signal, at the bottom of the even frame of the video signal, and at the bottom of the odd frame of the video signal. 5.- Dispositif selon la revendication 3 ou 4, caractérisé en ce que ledit contrôleur graphique (18; 41) comporte: - un module de synchronisation vidéo (30) assurant la détection de la fenêtre utile du signal vidéo; - un module d'écriture (31) assurant la synchronisation de l'écriture dans les parties de la mémoire (17) des signaux numériques fournis par le convertisseur analogique numérique vidéo (16); - un module de lecture assurant la synchronisation de la lecture dans la dite mémoire (17) et de la génération du signal pour matrice d'affichage; - un module de traitement (33, 34), transformant les signaux lus dans la dite mémoire (17) en un signal pour matrice d'affichage. 5.- Device according to claim 3 or 4, characterized in that said graphics controller (18; 41) comprises: - a video synchronization module (30) ensuring the detection of the useful window of the video signal; - a writing module (31) ensuring the synchronization of the writing in the parts of the memory (17) of the digital signals supplied by the analog digital video converter (16); - a reading module ensuring synchronization of the reading in said memory (17) and of the generation of the signal for display matrix; - a processing module (33, 34), transforming the signals read from said memory (17) into a signal for display matrix. 6.- Dispositif selon la revendication 5, caractérisé en ce que ledit module de traitement comprend un module palette de gris (33) assurant la transformation en niveaux de gris des valeurs des signaux lus dans la dite mémoire (17), et un module interface (34) qui assure la sérialisation des signaux reçus du dit module palette de gris (33) pour constituer un signal pour matrice d'affichage. 6.- Device according to claim 5, characterized in that said processing module comprises a gray palette module (33) ensuring the transformation into gray levels of the values of the signals read in said memory (17), and an interface module (34) which ensures the serialization of the signals received from the said gray palette module (33) to constitute a signal for display matrix. 7.- Dispositif selon la revendication 3 ou 4, caractérisé en ce qu'il comprend en outre une mémoire d'incrustation (42) destinée à recevoir une image à incruster dans la dite image pour matrice d'affichage, et en ce que le dit contrôleur graphique (41) gère en outre la lecture dans la dite mémoire d'incrustation (42), et fournit en sortie un signal pour matrice d'affichage dans laquelle est incrustée ladite image à incruster. 7.- Device according to claim 3 or 4, characterized in that it further comprises an overlay memory (42) intended to receive an image to be embedded in said image for display matrix, and in that the said graphics controller (41) also manages the reading in said keying memory (42), and outputs a signal for display matrix in which said image to be superimposed. 8.- Dispositif selon la revendication 7, caractérisé en ce que ledit contrôleur graphique (41) comporte: - un module de synchronisation vidéo (30) assurant la détection de la fenêtre utile du signal vidéo; - un module d'écriture (31) assurant la synchronisation de l'écriture dans les parties de la mémoire (17) des signaux numériques fournis par le convertisseur analogique numérique vidéo (16); - un module de lecture assurant la synchronisation de la lecture dans la dite mémoire (17) et dans la dite mémoire d'incrustation (42) et de la génération du signal pour matrice d'affichage; - un module (43) de gestion de la mémoire d'incrustation (42) et un module (44) de génération des adresses permettant l'écriture ou la lecture dans ladite mémoire d'incrustation (42) ; - un module (45) des signaux lus dans ladite mémoire (17) et dans la dite mémoire d'incrustation (42) ; - un module de traitement (33, 34), transformant les signaux provenant du dit module (45) de multiplexage en un signal pour matrice d'affichage. 8.- Device according to claim 7, characterized in that said graphics controller (41) comprises: - a video synchronization module (30) ensuring the detection of the useful window of the video signal; - a writing module (31) ensuring the synchronization of the writing in the parts of the memory (17) of the digital signals supplied by the analog digital video converter (16); - a reading module ensuring synchronization of the reading in said memory (17) and in said overlay memory (42) and of the generation of the signal for display matrix; - a module (43) for managing the overlay memory (42) and a module (44) for generating addresses allowing writing or reading in said overlay memory (42); - a module (45) of the signals read from said memory (17) and from said overlay memory (42); - a processing module (33, 34), transforming the signals from said multiplexing module (45) into a signal for display matrix. 9.- Dispositif selon la revendication 8, caractérisé en ce que ledit module de traitement comprend un module palette de gris (33) assurant la transformation en niveaux de gris des valeurs des signaux provenant du dit module (45) de multiplexage, et un module interface (34) qui assure la sérialisation des signaux reçus du dit module palette de gris (33) pour constituer un signal pour matrice d'affichage. 9.- Device according to claim 8, characterized in that said processing module comprises a gray palette module (33) ensuring the transformation into gray levels of the values of the signals coming from said multiplexing module (45), and a module interface (34) which serializes the signals received from said gray palette module (33) to constitute a signal for display matrix. 10.- Application d'un dispositif selon l'une des revendications 7 à 9 à un appareil de centrage de verres, comprenant en outre: - un ensemble (1) fournissant une image vidéo du verre à centrer; - un ensemble (3) lecteur de monture, comprenant un microprocesseur générant une image d'une monture et d'une mire, à incruster dans ladite image vidéo; - un dispositif d'affichage constitué d'une matrice d'affichage (5). 10.- Application of a device according to one of claims 7 to 9 to a device for centering glasses, further comprising: - an assembly (1) providing a video image of the lens to be centered; - an assembly (3) frame player, comprising a microprocessor generating an image of a frame and a test pattern, to be embedded in said video image; - a display device consisting of a display matrix (5).
EP95401053A 1994-05-10 1995-05-05 Process for transforming a video image into an image for a matrix display Ceased EP0682334A1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR9405728 1994-05-10
FR9405728A FR2719928B1 (en) 1994-05-10 1994-05-10 Method for transforming a video image into an image for a display matrix.

Publications (1)

Publication Number Publication Date
EP0682334A1 true EP0682334A1 (en) 1995-11-15

Family

ID=9463063

Family Applications (1)

Application Number Title Priority Date Filing Date
EP95401053A Ceased EP0682334A1 (en) 1994-05-10 1995-05-05 Process for transforming a video image into an image for a matrix display

Country Status (4)

Country Link
US (1) US5598223A (en)
EP (1) EP0682334A1 (en)
JP (1) JPH0887243A (en)
FR (1) FR2719928B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0921518A2 (en) * 1997-12-08 1999-06-09 Samsung Electronics Co., Ltd. Interface for liquid crystal display

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08205126A (en) * 1995-01-23 1996-08-09 Nikon Corp Device and system for image transmission
US5983201A (en) * 1997-03-28 1999-11-09 Fay; Pierre N. System and method enabling shopping from home for fitted eyeglass frames
US6095650A (en) * 1998-09-22 2000-08-01 Virtual Visual Devices, Llc Interactive eyewear selection system
US6583792B1 (en) 1999-11-09 2003-06-24 Newag Digital, Llc System and method for accurately displaying superimposed images
JP2004320507A (en) * 2003-04-17 2004-11-11 Sony Corp Video signal processing apparatus, video signal processing method, imaging apparatus, reproducing apparatus, and receiver

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4730260A (en) * 1984-09-28 1988-03-08 Asahi Glass Company Ltd. Method for eyewear simulation and a device for its practice
EP0279444A2 (en) * 1987-02-20 1988-08-24 Sumitomo Electric Industries, Ltd. High-speed digital image processing apparatus
EP0291252A2 (en) * 1987-05-12 1988-11-17 Seiko Epson Corporation Method of video display and video display device therefor
EP0384257A2 (en) * 1989-02-23 1990-08-29 International Business Machines Corporation Audio video interactive display
EP0411464A2 (en) * 1989-07-31 1991-02-06 Kabushiki Kaisha Toshiba Flat panel display controller using dual-port memory
FR2660471A1 (en) * 1990-03-30 1991-10-04 Sextant Avionique Safety visual-display device, using a dot matrix screen and aircraft instrument panel including at least one such device
EP0479508A2 (en) * 1990-09-29 1992-04-08 Sharp Kabushiki Kaisha Video display apparatus including display device having fixed two-dimensional pixel arrangement
FR2671656A1 (en) 1991-01-11 1992-07-17 Commissariat Energie Atomique DISPLAY PROCESS ON A MATRIX SCREEN OF IMAGES INCLUDING Q GRAY LEVELS.
EP0539033A1 (en) * 1991-09-25 1993-04-28 Sharp Kabushiki Kaisha Display device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4656590A (en) * 1984-11-07 1987-04-07 Ronald Ace Method and apparatus for making patterns for eyeglasses
US4680632A (en) * 1985-07-31 1987-07-14 Rca Corporation Television display system with flicker reduction processor having burst locked clock and skew correction
US5168270A (en) * 1990-05-16 1992-12-01 Nippon Telegraph And Telephone Corporation Liquid crystal display device capable of selecting display definition modes, and driving method therefor
US5293540A (en) * 1991-07-29 1994-03-08 Nview Corporation Method and apparatus for merging independently generated internal video with external video
US5283980A (en) * 1992-12-04 1994-02-08 Coburn Optical Industries, Inc. Lens blocker

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4730260A (en) * 1984-09-28 1988-03-08 Asahi Glass Company Ltd. Method for eyewear simulation and a device for its practice
EP0279444A2 (en) * 1987-02-20 1988-08-24 Sumitomo Electric Industries, Ltd. High-speed digital image processing apparatus
EP0291252A2 (en) * 1987-05-12 1988-11-17 Seiko Epson Corporation Method of video display and video display device therefor
EP0384257A2 (en) * 1989-02-23 1990-08-29 International Business Machines Corporation Audio video interactive display
EP0411464A2 (en) * 1989-07-31 1991-02-06 Kabushiki Kaisha Toshiba Flat panel display controller using dual-port memory
FR2660471A1 (en) * 1990-03-30 1991-10-04 Sextant Avionique Safety visual-display device, using a dot matrix screen and aircraft instrument panel including at least one such device
EP0479508A2 (en) * 1990-09-29 1992-04-08 Sharp Kabushiki Kaisha Video display apparatus including display device having fixed two-dimensional pixel arrangement
FR2671656A1 (en) 1991-01-11 1992-07-17 Commissariat Energie Atomique DISPLAY PROCESS ON A MATRIX SCREEN OF IMAGES INCLUDING Q GRAY LEVELS.
EP0539033A1 (en) * 1991-09-25 1993-04-28 Sharp Kabushiki Kaisha Display device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0921518A2 (en) * 1997-12-08 1999-06-09 Samsung Electronics Co., Ltd. Interface for liquid crystal display
EP0921518A3 (en) * 1997-12-08 1999-12-01 Samsung Electronics Co., Ltd. Interface for liquid crystal display
US6271821B1 (en) 1997-12-08 2001-08-07 Samsung Electronics Co., Ltd. Interface for liquid crystal display

Also Published As

Publication number Publication date
FR2719928A1 (en) 1995-11-17
JPH0887243A (en) 1996-04-02
US5598223A (en) 1997-01-28
FR2719928B1 (en) 1996-08-02

Similar Documents

Publication Publication Date Title
RU2570354C2 (en) Real-time image capture and display
EP0575220B1 (en) Multistandard observation camera and system using such a camera
FR2890776A1 (en) DISPLAY DEVICE AND METHOD FOR CONTROLLING THE SAME
GB2267793A (en) Video spectacles
EP0640267A1 (en) Video system character display device
EP0682334A1 (en) Process for transforming a video image into an image for a matrix display
EP0086677B1 (en) Real-time acquisition and restitution device for a raster-scanned picture
EP0306403B1 (en) Flat screen visualization device with an operator-controlled display
FR2664779A1 (en) PROCESS FOR PROCESSING A VIDEO SIGNAL
EP0472463B1 (en) Method for displaying images on a matrix screen and system for carrying out this method
FR2631474A1 (en) CIRCUIT AND METHOD FOR CONTROLLING THE PRESENTATION OF COLOR INFORMATION TO A DISPLAY DEVICE OF A COMPUTER SYSTEM
FR2678462A1 (en) REAL TIME DEVICE FOR PRESENTING TELEVISION TYPE IMAGES ON A DISPLAY SCREEN.
FR2837052A1 (en) METHOD FOR DISPLAYING A VIDEO IMAGE ON A DIGITAL DISPLAY DEVICE
EP0222641A1 (en) Electronic shutter devices
EP0114553A1 (en) Colour television picture projector
FR2712450A1 (en) Video image format conversion process producing digital signal
EP0108689B1 (en) Device for the superposition of synthetic information upon cartographic information
EP0391760B1 (en) Device for converting the frame rate for a high definition television receiver, and coded television motion detection method
EP0391755A2 (en) Image display system
FR2669171A1 (en) Autoadaptive, multi-standard time base for TV monitor
EP2703298A1 (en) Device and method for stimulating an optoelectronic sensor
JPS63181593A (en) Stereoscopic video reproducing device
EP0840522A2 (en) Improvements in or relating to image display systems
US5063442A (en) Image converter
KR100396318B1 (en) Method of processing image data of high pixel density progressive ccd camera

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 19950818

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): BE DE ES FR GB IT

17Q First examination report despatched

Effective date: 19980122

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION HAS BEEN REFUSED

18R Application refused

Effective date: 20000629