EP0665594A1 - Three-dimensional package for ray detection and process for manufacturing - Google Patents

Three-dimensional package for ray detection and process for manufacturing Download PDF

Info

Publication number
EP0665594A1
EP0665594A1 EP95400089A EP95400089A EP0665594A1 EP 0665594 A1 EP0665594 A1 EP 0665594A1 EP 95400089 A EP95400089 A EP 95400089A EP 95400089 A EP95400089 A EP 95400089A EP 0665594 A1 EP0665594 A1 EP 0665594A1
Authority
EP
European Patent Office
Prior art keywords
faces
circuits
reading
block
detection matrix
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP95400089A
Other languages
German (de)
French (fr)
Inventor
Michel Ravetto
François Marion
Jean-Marc Debono
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA filed Critical Commissariat a lEnergie Atomique CEA
Publication of EP0665594A1 publication Critical patent/EP0665594A1/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14649—Infrared imagers
    • H01L27/1465—Infrared imagers of the hybrid type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures

Definitions

  • the present invention relates to a radiation detection device.
  • radiation is meant in particular infrared radiation, X radiation or ⁇ radiation.
  • the present invention finds applications in particular in the field of thermal imaging and applies for example to the manufacture of a converter of infrared radiation into visible radiation.
  • a first technique consists in removing the packages from these circuits, or chips, and in directly hybridizing these chips, by means of solder microbeads, on multilayer substrates making it possible to make the interconnections between the chips.
  • a second known technique called the "three-dimensional" technique, makes it possible to bring the interconnections back into a reduced volume.
  • a detection matrix 2 intended to detect radiation 4 is directly hybridized, by means of microbeads. indium 6, to a reading circuit 8 provided with input-output connections 10.
  • each detection pixel is associated with a read pixel which is formed on the circuit 8 and whose size is equal to the pitch of the detection matrix.
  • the detection pixels 12 of the detection matrix 2 are distributed in a pitch of 40 ⁇ m in the two directions of the plane and the maximum surface available for the read pixel 14 corresponding to a detection pixel 12, in the focal plane of the device, does not exceed 40x40 ⁇ m2.
  • FIG. 3 schematically illustrates the obtaining of a large area detection plane by abutment of elementary detection matrices 16 on a reading circuit 18.
  • the present invention aims precisely to solve the problem of increasing the size of the read pixels.
  • the device which is the subject of the invention is a three-dimensional device.
  • the circuit for reading the detection pixels is arranged perpendicular to the plane of these detection pixels.
  • the detection matrix and the electrical output component are respectively fixed to two opposite faces of the block, each of these two opposite faces being formed from juxtaposed edges of the elementary reading circuits.
  • the block comprises at least two stacks fixed to one another by faces of elementary reading circuits.
  • the block comprises at least two stacks fixed to one another by faces formed from juxtaposed edges of elementary reading circuits.
  • the faces of the elementary reading circuits are electrically connected to the edges thereof to receive the information supplied by the detection matrix.
  • the device which is the subject of the invention may further comprise cooling means provided for cooling the block by the other four faces of the latter.
  • the output electrical component can be an interconnection network support.
  • This component can also be an electronic component capable of processing the signals that the read circuit is capable of supplying.
  • the detection device according to the invention which is schematically represented in perspective in Figure 4, is intended to detect radiation 20, for example, infrared radiation.
  • the circuit 24 for reading (and possibly processing) is a stack of integrated circuits 28, or chips ("chips"), which constitute elementary circuits for reading (and possibly processing) the signals supplied by the detection matrix.
  • This stack forms a substantially parallelepipedal block which therefore has six faces.
  • the faces 27 of the elementary circuits 28 are parallel to each other and perpendicular to the plane of the detection matrix 22 and to the interconnection network support 26.
  • the matrix 22 and the support 26 are respectively fixed to two opposite faces of the block 24, each of these two opposite faces being formed of edges, or edges ("edges"), juxtaposed 29 of the integrated circuits 28, as seen on the figure 4.
  • the integrated circuits 28 are hybridized to each other by solder microbeads 30.
  • the detection matrix 22 and the support 26 are hybridized by other solder microbeads 32 to the edges of the integrated circuits which are associated with them.
  • the information from the detection matrix is transmitted to the faces 27 of the circuits integrated 28 by means of the corresponding sections of these circuits and of electrical connections (not shown in FIG. 4), which go from these sections to the faces of these integrated circuits, with a view to reading (and possibly processing after reading) of this information in these integrated circuits.
  • the interconnection network support 26 constitutes a passive electrical component which has the function of ensuring the electrical and mechanical interfaces between the stack of integrated circuits 28 and the exterior of the device of FIG. 4, via connections input-output such as connections 34 in Figure 4.
  • the interconnection network support 26 is replaced by an active electrical component, capable of processing signals supplied by the integrated circuits 28, for example a screen for viewing the emitting objects (not shown) infrared radiation 20.
  • the device of FIG. 4 can be provided with means symbolized by arrows 36 and intended to cool this device, by means of the four other faces of the block 24 (faces which are neither fixed to the matrix 22 nor to the support 26).
  • the production of the stack 24 must respect both the pitch of the detection matrix 22 and the pitch of the connections made on the interconnection network support.
  • the detection matrix is read by circuits which have a much larger surface area than in the prior art, since a three-dimensional assembly of circuits is used integrated whose planes, on which this reading is carried out, are perpendicular to the detection matrix.
  • the device of FIG. 4 thus makes it possible to integrate a maximum of functions in a very small volume and to reduce the lengths of the interconnections between the integrated circuits used and therefore to limit the line capacities, which are factors limiting switching speeds. known detection devices.
  • FIG. 5 which very schematically illustrates the hybridization of the chips 28, by solder microbeads 30, is to be compared to FIG. 7 of the document (2).
  • Such an assembly technique is particularly advantageous when it is desired, as is the case here, to obtain very high precision on the relative positioning of the chips 28 and the interval between these chips 28.
  • FIG. 6 is a schematic and partial view, in perspective, of an example of the chips 28 used in the device of FIG. 4.
  • FIG. 6 shows an edge 29 of the chip 28, which is intended to be connected to the detection matrix.
  • Areas 40 of this edge 29 have been shown which correspond respectively to detection pixels of the detection matrix 22.
  • each detection pixel is a square with a side of 35 ⁇ m (the areas 40 being represented in the form of rectangles for the sake of clarity in FIG. 6), the thickness E of each chip 28 is equal to 490 ⁇ m and thus corresponds to fourteen columns of detection pixels and the height H of each chip 28 can range from a few millimeters to a few centimeters.
  • the seven detection pixels corresponding to the seven areas on the right are read on the face 42 of the chip 28, the corresponding signals being transmitted by seven electrical connections referenced 44, which go from the edge 29 to the face 42, as seen on the figure 6.
  • the other face 46 of the chip 28 serves as an interconnection network and the signals corresponding to the seven detection pixels associated with the seven zones on the left reach this interconnection network via seven electrical connections 48, which go from the edge 29 to face 46, as seen in FIG. 6.
  • the other seven pixels associated with the connections 48 of the chip 28 are processed on a face of the chip (not shown) adjacent to the face 46, to which they reach via the interconnection network formed on this face. 46.
  • connection network support 26 On the side of the interconnection network support 26, electrical connections of the same kind as the connections 44 and 48 are provided on the edges and the faces of the chips 28 to ensure the desired connections between the reading circuits and the network support d interconnection 26.
  • This manufacture uses a wafer (silicon wafer) 50 and the two faces of this wafer 50 are treated as explained below.
  • Connection areas 58 are also created, on which the electrical connections will be made between the circuits subsequently formed on the edges and the faces of the chips mentioned above.
  • These alignment patterns and these connection zones can be produced by chemical etching of the silicon.
  • Active electrical elements and passive electrical elements are then produced respectively on the two faces of the silicon wafer 50.
  • connection lines such as the lines 45 in FIG. 6 are also produced, which exist on the two faces 42 and 46 of the wafer 28 and which are part of the connections referenced 44 and 48 in figure 6.
  • connection zones 58 are spaced from one another by separation zones 62 called “cutting paths" and reserved for the separation of the chips from each other.
  • FIG. 8 is a sectional view of the plate 50 which shows the connection zones 58, the elementary patterns 60 separated from each other by the cutting paths 62 and intended to form, after separation, the chips 28.
  • the treatments of the two faces of the silicon wafer 50 can be carried out first on one face and then on the other face either on the two faces at the same time, or by carrying out certain treatment operations at the same time on the two faces to make the most of the successive deposits and engravings that one seeks to make on these faces.
  • FIG. 9 schematically and partially illustrates respectively conductive and insulating layers 64 and 66 which one is thus led to form on these faces of the silicon wafer 50.
  • solder pads for example in indium
  • each chip 28 thus cut comprises conductive (metallic) layers 66 surmounted by passivation layers 64 (insulating), on its two faces.
  • the passivation layers 64 have openings revealing surfaces of the layers 66 (forming electrical connections).
  • one of the two faces of the chip 28 also includes pancakes 68 (or solder elements) made of indium intended for the hybridization of this chip to an adjacent chip, as will be seen by the following.
  • wafers 68 rest on the passivation layers 64 and are in contact, through the openings provided in the latter, with the corresponding metal layers.
  • the face of the chip 28 which includes these solder pads bears the reference 70a while the opposite face of the chip 28 carries the reference 70b.
  • the chips 28 are all aligned and stacked, as seen in FIG. 11, so that the faces 70a are in contact with the faces 70b in the stack.
  • the surfaces of the metal layers, which do not carry solder pads, are of course wettable by the material of these solder pads to allow hybridization of a chip to the adjacent chip.
  • the final distance D between two adjacent chips is perfectly defined and reproducible.
  • silicon wafers of the order of 100 mm in diameter and of the order of 500 ⁇ m in thickness (to within 5 ⁇ m) are used and the distance D between two adjacent chips is around 10 ⁇ m (to within 1 ⁇ m).
  • the block 24 thus obtained has a face 74a made up of all the edges 72a of the chips and a face 74b opposite the previous one, made up of all the edges 72b of these chips.
  • the next step in the process consists in coating the resin with the weld hybridization interval between two adjacent chips.
  • a layer 75 of resin is deposited at each gap between the chips and this resin wets the adjacent faces 70a and 70b up to the solder microbeads 30 (resulting from the operation most external of the stack.
  • this resin coating is to protect the elements (active and / or passive) produced on the faces 70a and 70b of the chips and to mechanically hold these chips in relation to each other for the subsequent stages of the process.
  • FIG. 12 also schematically illustrates the next step of the method, which consists of a mechanical lapping and polishing of the faces 74a and 74b of the block 24, corresponding to the edges 72a and 72b, so as to eliminate the cutting residues in the connection areas, and also in preparation of the surfaces thus ground and polished for the following technological stages.
  • the alignment of the masking levels is done from the alignment patterns which have been generated during the processing of the faces of the chips and which now appear on the connection areas 58.
  • the production of the block 24 of FIG. 4 was thus completed, carrying the reading and interconnection circuits, this block forming an interface between the detection matrix (on which wettable surfaces have been defined associated with the solder pads 78 produced. on the block 24) and the interconnection network support 26 (on which solder wafers have been produced corresponding to the wettable surfaces of the metal layers 76 produced on the face 74b of the block 24).
  • this interconnection network support constitutes an interface between the device of FIG. 4 and the outside.
  • FIG. 14 Another detection device according to the invention is schematically and partially shown in FIG. 14 and comprises, instead of a single block as in the case of FIG. 4, a plurality of blocks 24a each composed of chips 28 (as block 24 of Figure 4).
  • These blocks 24a are hybridized by solder microbeads 30 and form a row which is inserted between a detection matrix 22a and an interconnection network support 26a, the latter being hybridized by solder microbeads 32 to the different chips 28 of the blocks 24a.
  • FIG. 15 schematically and partially illustrates another detection device according to the invention which comprises not just one but several, for example two, rows of blocks 24a, the blocks of a row being respectively connected, by solder microbeads 32, to the blocks of the other row, each edge of a chip of a block of a row thus being hybridized to the edge of a chip of a block of the other row.
  • the set of blocks obtained is further hybridized on one side to a detection matrix 22b and on the other to an interconnection network support 26b by solder microbeads 32.
  • a block can be manufactured comprising one or more stacks of chips and hybridization, with two chosen faces of this block, a detection matrix and an interconnection network support.

Abstract

The detector includes an array of detection pixels (22), which receive an incident IR beam (20), a reading and processing circuit (24) and a support (26) for the connections between the two components. The reading and processing circuit is made up of a number of chips (28) assembled in a cubic block. The chips are attached to each other via solder balls (30) using a flip chip technique. The detection array and the support are then attached to opposite facets of the reading block via solder balls (32).

Description

La présente invention concerne un dispositif de détection de rayonnement.The present invention relates to a radiation detection device.

Par "rayonnement", on entend notamment un rayonnement infrarouge, un rayonnement X ou un rayonnement γ.By "radiation" is meant in particular infrared radiation, X radiation or γ radiation.

La présente invention trouve des applications en particulier dans le domaine de l'imagerie thermique et s'applique par exemple à la fabrication d'un convertisseur de rayonnement infrarouge en rayonnement visible.The present invention finds applications in particular in the field of thermal imaging and applies for example to the manufacture of a converter of infrared radiation into visible radiation.

Du fait de la miniaturisation des circuits intégrés, les facteurs limitatifs des tailles des systèmes comportant de tels circuits sont actuellement l'assemblage et les interconnexions de ces circuits.Due to the miniaturization of integrated circuits, the limiting factors of the sizes of the systems comprising such circuits are currently the assembly and the interconnections of these circuits.

On connaît diverses techniques pour réaliser des systèmes complexes et denses, à partir de circuits intégrés.Various techniques are known for producing complex and dense systems from integrated circuits.

Une première technique consiste à supprimer les boîtiers de ces circuits, ou puces ("chips"), et à hybrider directement ces puces, au moyen de microbilles de soudure, sur des substrats multicouches permettant de réaliser les interconnexions entre les puces.A first technique consists in removing the packages from these circuits, or chips, and in directly hybridizing these chips, by means of solder microbeads, on multilayer substrates making it possible to make the interconnections between the chips.

Cette première technique connue, appelée technique "flip chip", permet d'hybrider des centaines de puces sur des substrats en céramique (technique "multi chip module").This first known technique, called the "flip chip" technique, makes it possible to hybridize hundreds of chips on ceramic substrates ("multi chip module" technique).

Cette technique est décrite notamment dans le document US-A-4,202,007.This technique is described in particular in document US-A-4,202,007.

Une deuxième technique connue, appelée technique "tridimensionnelle", permet de ramener les interconnexions dans un volume réduit.A second known technique, called the "three-dimensional" technique, makes it possible to bring the interconnections back into a reduced volume.

Cette deuxième technique consiste, par exemple, à coller les puces les unes sur les autres et à former des connexions électriques appropriées sur le bord, ou tranche ("edge"), du bloc ainsi obtenu, de manière à pouvoir interconnecter les puces les unes avec les autres par leurs bords, comme cela apparaît dans le document suivant auquel on se reportera :

  • (1) "Packaging takes on a new dimension", European semiconductor, Mars 1993, p.21 ou bien encore à hybrider les puces les unes avec les autres au moyen de microbilles d'indium, par une technique d'auto-alignement qui est décrite dans le document suivant auquel on se reportera :
  • (2) Demande de brevet français n° 8905542 du 26 avril 1989 (voir aussi EP-A-0395488 et US-A-5,131,584).
This second technique consists, for example, in gluing the chips one on the other and in forming appropriate electrical connections on the edge, or edge ("edge"), of the block thus obtained, so as to be able to interconnect the chips one with the others by their edges, as it appears in the following document to which we will refer:
  • (1) "Packaging takes on a new dimension", European semiconductor, March 1993, p.21 or even to hybridize the chips with each other by means of indium microbeads, by a self-alignment technique which is described in the following document to which reference will be made:
  • (2) French patent application No. 8905542 of April 26, 1989 (see also EP-A-0395488 and US-A-5,131,584).

Dans le domaine de la détection infrarouge, on connaît des dispositifs bidimensionnels de détection dans lesquels, comme le montre schématiquement la figure 1, une matrice de détection 2, destinée à détecter un rayonnement 4, est directement hybridée, par l'intermédiaire de microbilles d'indium 6, à un circuit de lecture 8 muni de connexions d'entrée-sortie 10.In the field of infrared detection, two-dimensional detection devices are known in which, as schematically shown in FIG. 1, a detection matrix 2, intended to detect radiation 4, is directly hybridized, by means of microbeads. indium 6, to a reading circuit 8 provided with input-output connections 10.

Dans le dispositif bidimensionnel de la figure 1, chaque pixel de détection est associé à un pixel de lecture qui est formé sur le circuit 8 et dont la taille est égale au pas de la matrice de détection.In the two-dimensional device of FIG. 1, each detection pixel is associated with a read pixel which is formed on the circuit 8 and whose size is equal to the pitch of the detection matrix.

Dans l'exemple de dispositif schématiquement illustré par la figure 2, les pixels de détection 12 de la matrice de détection 2 sont répartis suivant un pas de 40 µm dans les deux directions du plan et la surface maximale disponible pour le pixel de lecture 14 correspondant à un pixel de détection 12, dans le plan focal du dispositif, ne dépasse pas 40x40 µm².In the example of a device schematically illustrated in FIG. 2, the detection pixels 12 of the detection matrix 2 are distributed in a pitch of 40 μm in the two directions of the plane and the maximum surface available for the read pixel 14 corresponding to a detection pixel 12, in the focal plane of the device, does not exceed 40x40 µm².

Actuellement, on cherche à obtenir des plans de détection de grande surface, disposant d'une résolution améliorée de l'image et l'on cherche également à traiter, de façon toujours plus performante et plus complète, dans le plan focal d'un dispositif de détection, les signaux fournis par la matrice de détection du dispositif, ce qui nécessite aussi une grande surface.Currently, we seek to obtain large area detection plans, with improved resolution of the image and we also seek to process, in an ever more efficient and more complete manner, in the focal plane of a device. detection, the signals supplied by the detection matrix of the device, which also requires a large area.

La figure 3 illustre schématiquement l'obtention d'un plan de détection de grande surface par aboutage de matrices de détection élémentaires 16 sur un circuit de lecture 18.FIG. 3 schematically illustrates the obtaining of a large area detection plane by abutment of elementary detection matrices 16 on a reading circuit 18.

Pour atteindre les objectifs ci-dessus, il est nécessaire d'une part de diminuer le pas de la matrice de détection et d'autre part de disposer d'une surface beaucoup grande pour chaque pixel de lecture.To achieve the above objectives, it is necessary on the one hand to reduce the pitch of the detection matrix and on the other hand to have a much larger surface for each read pixel.

Manifestement, ces conditions ne peuvent être simultanément satisfaites dans un dispositif de détection bidimensionnel.Obviously, these conditions cannot be satisfied simultaneously in a two-dimensional detection device.

Ainsi, pour une taille de pixel de détection donnée, il n'est pas possible d'augmenter, dans le plan de détection, la taille du pixel de lecture associé à ce pixel de détection.Thus, for a given detection pixel size, it is not possible to increase, in the detection plane, the size of the read pixel associated with this detection pixel.

La présente invention vise précisément à résoudre le problème de l'augmentation de la taille des pixels de lecture.The present invention aims precisely to solve the problem of increasing the size of the read pixels.

Pour résoudre ce problème, le dispositif objet de l'invention est un dispositif tridimensionnel.To solve this problem, the device which is the subject of the invention is a three-dimensional device.

De façon précise, la présente invention a pour objet un dispositif de détection de rayonnement comprenant :

  • une matrice de détection destinée à recevoir le rayonnement et à fournir des signaux représentatifs de ce rayonnement, et
  • un circuit de lecture des signaux fournis par la matrice de détection,

ce dispositif étant caractérisé en ce que le circuit de lecture comprend un bloc comportant au moins un empilement de circuits intégrés constituant des circuits élémentaires de lecture, en ce que le dispositif comprend en outre un composant électrique de sortie qui est électriquement relié au circuit de lecture et en ce que la matrice de détection et ce composant sont respectivement fixés à deux faces distinctes du bloc, en ce que les circuits élémentaires de lecture sont hybridés les uns aux autres par des microbilles de soudure et en ce que la matrice de détection et le composant électrique sont hybridés aux faces correspondantes du bloc par des microbilles de soudure.Specifically, the subject of the present invention is a radiation detection device comprising:
  • a detection matrix intended to receive the radiation and to supply signals representative of this radiation, and
  • a circuit for reading the signals supplied by the detection matrix,

this device being characterized in that the reading circuit comprises a block comprising at least one stack of integrated circuits constituting elementary reading circuits, in that the device also comprises an electrical output component which is electrically connected to the reading circuit and in that the detection matrix and this component are respectively fixed to two distinct faces of the block, in that the elementary reading circuits are hybridized to each other by solder microbeads and in that the detection matrix and the electrical component are hybridized to the corresponding faces of the block by solder microbeads.

Selon un mode de réalisation préféré du dispositif objet de l'invention, pour obtenir une plus grande surface pour chaque pixel de lecture, le circuit de lecture des pixels de détection est disposé perpendiculairement au plan de ces pixels de détection.According to a preferred embodiment of the device which is the subject of the invention, in order to obtain a larger surface area for each read pixel, the circuit for reading the detection pixels is arranged perpendicular to the plane of these detection pixels.

Plus précisément, selon ce mode de réalisation préféré, la matrice de détection et le composant électrique de sortie sont respectivement fixés à deux faces opposées du bloc, chacune de ces deux faces opposées étant formée de bords juxtaposés des circuits élémentaires de lecture.More precisely, according to this preferred embodiment, the detection matrix and the electrical output component are respectively fixed to two opposite faces of the block, each of these two opposite faces being formed from juxtaposed edges of the elementary reading circuits.

Selon un mode de réalisation particulier du dispositif objet de l'invention, le bloc comprend au moins deux empilements fixés l'un à l'autre par des faces de circuits élémentaires de lecture.According to a particular embodiment of the device which is the subject of the invention, the block comprises at least two stacks fixed to one another by faces of elementary reading circuits.

Selon un autre mode de réalisation particulier, le bloc comprend au moins deux empilements fixés l'un à l'autre par des faces formées de bords juxtaposés de circuits élémentaires de lecture.According to another particular embodiment, the block comprises at least two stacks fixed to one another by faces formed from juxtaposed edges of elementary reading circuits.

De préférence, les faces des circuits élémentaires de lecture sont électriquement reliées aux bords de ceux-ci pour recevoir les informations fournies par la matrice de détection.Preferably, the faces of the elementary reading circuits are electrically connected to the edges thereof to receive the information supplied by the detection matrix.

Le dispositif objet de l'invention peut comprendre en outre des moyens de refroidissement prévus pour refroidir le bloc par les quatre autres faces de celui-ci.The device which is the subject of the invention may further comprise cooling means provided for cooling the block by the other four faces of the latter.

Le composant électrique de sortie peut être un support de réseau d'interconnexion.The output electrical component can be an interconnection network support.

Ce composant peut être également un composant électronique apte à traiter les signaux que le circuit de lecture est apte à fournir.This component can also be an electronic component capable of processing the signals that the read circuit is capable of supplying.

La présente invention concerne également un procédé de fabrication du dispositif objet de l'invention, caractérisé en ce qu'il comprend les étapes suivantes :

  • on fabrique les circuits intégrés constituant les circuits élémentaires de lecture, chaque circuit intégré comprenant, sur l'une de ses deux faces, des galettes de soudure destinées à l'hybridation de ce circuit intégré à un autre des circuits intégrés,
  • on hybride ces circuits élémentaires de lecture les uns aux autres de façon à former l'empilement de circuits intégrés,
  • on enrobe de résine les intervalles entre circuits intégrés hybridés,
  • on usine deux faces opposées de l'empilement, qui sont formées de bords juxtaposés de circuits élémentaires de lecture, de façon à aplanir ces faces opposées,
  • on traite ces deux faces opposées de manière à y former des ensembles de connexions électriques destinées à être respectivement associées à la matrice de détection et au composant électrique de sortie, et
  • on hybride la matrice de détection et le composant électrique de sortie aux faces correspondantes de l'empilement.
The present invention also relates to a method of manufacturing the device which is the subject of the invention, characterized in that it comprises the following steps:
  • the integrated circuits constituting the elementary reading circuits are manufactured, each integrated circuit comprising, on one of its two faces, solder pads intended for the hybridization of this integrated circuit to another of the integrated circuits,
  • these elementary reading circuits are hybridized to each other so as to form the stack of integrated circuits,
  • the intervals between hybridized integrated circuits are coated with resin,
  • two opposite faces of the stack are machined, which are formed from juxtaposed edges of elementary reading circuits, so as to flatten these opposite faces,
  • these two opposite faces are treated so as to form therein sets of electrical connections intended to be respectively associated with the detection matrix and with the electrical output component, and
  • the detection matrix and the electrical output component are hybridized to the corresponding faces of the stack.

La présente invention sera mieux comprise à la lecture de la description d'exemples de réalisation donnés ci-après, à titre purement indicatif et nullement limitatif, en faisant référence aux dessins annexés sur lesquels :

  • · la figure 1, déjà décrite, est une vue schématique d'un dispositif bidimensionnel connu de détection de rayonnement,
  • · la figure 2, déjà décrite, est une vue en coupe schématique d'un tel dispositif bidimensionnel,
  • · la figure 3, déjà décrite, est une vue schématique en perspective d'un autre dispositif bidimensionnel connu de détection de rayonnement,
  • · la figure est une vue schématique d'un mode de réalisation particulier du dispositif tridimensionnel de détection de rayonnement objet de l'invention,
  • · la figure 5 illustre schématiquement une technique utilisable pour la fabrication du dispositif de la figure 4,
  • · la figure 6 illustre schématiquement des connexions électriques formées sur les circuits élémentaires de lecture que comporte le dispositif de la figure 4,
  • · la figure 7 illustre schématiquement l'étape d'un procédé conforme à l'invention, dans laquelle on réalise, sur une plaquette ("Wafer") de silicium, des circuits intégrés permettant de réaliser un dispositif conforme à l'invention du genre de celui de la figure 4,
  • · la figure 8 est une vue en coupe de cette plaquette de silicium dans laquelle sont formées ces circuits intégrés,
  • · la figure 9 illustre schématiquement la formation de diverses couches sur les deux faces de la plaquette de silicium,
  • · la figure 10 illustre schématiquement un circuit intégré que l'on a découpé à partir de cette plaquette,
  • · la figure 11 illustre schématiquement une étape du procédé conforme à l'invention, dans laquelle les circuits intégrés sont hybridés les uns aux autres,
  • · la figure 12 illustre schématiquement une autre étape de ce procédé, selon laquelle on réalise un enrobage de résine de chaque intervalle d'hybridation, ainsi qu'une autre étape selon laquelle on réalise un aplanissement des bords des circuits intégrés assemblés,
  • · la figure 13 illustre schématiquement une autre étape selon laquelle les faces aplanies sont pourvues de connexions électriques, l'une des ces faces étant également pourvue de galettes de soudure,
  • · la figure 14 illustre schématiquement un autre dispositif tridimensionnel conforme à l'invention, et
  • · la figure 15 illustre également, de façon schématique, un autre dispositif tridimensionnel conforme à l'invention.
The present invention will be better understood on reading the description of exemplary embodiments given below, by way of purely indicative and in no way limiting, with reference to the appended drawings in which:
  • FIG. 1, already described, is a schematic view of a known two-dimensional device for detecting radiation,
  • FIG. 2, already described, is a schematic sectional view of such a two-dimensional device,
  • FIG. 3, already described, is a schematic perspective view of another two-dimensional device known for detecting radiation,
  • The figure is a schematic view of a particular embodiment of the three-dimensional radiation detection device object of the invention,
  • FIG. 5 schematically illustrates a technique which can be used for the manufacture of the device of FIG. 4,
  • FIG. 6 schematically illustrates electrical connections formed on the elementary reading circuits which the device of FIG. 4 comprises,
  • FIG. 7 schematically illustrates the step of a method according to the invention, in which a silicon wafer is produced, integrated circuits making it possible to produce a device according to the invention of the kind of that of FIG. 4,
  • FIG. 8 is a sectional view of this silicon wafer in which these integrated circuits are formed,
  • FIG. 9 schematically illustrates the formation of various layers on the two faces of the silicon wafer,
  • FIG. 10 schematically illustrates an integrated circuit that has been cut from this wafer,
  • FIG. 11 schematically illustrates a step in the method according to the invention, in which the integrated circuits are hybridized to each other,
  • FIG. 12 schematically illustrates another step of this process, according to which a resin coating is carried out on each hybridization interval, as well as another step according to which a flattening of the edges of the assembled integrated circuits is carried out,
  • FIG. 13 schematically illustrates another step according to which the flattened faces are provided with electrical connections, one of these faces also being provided with solder pads,
  • FIG. 14 schematically illustrates another three-dimensional device according to the invention, and
  • · Figure 15 also illustrates, schematically, another three-dimensional device according to the invention.

Le dispositif de détection conforme à l'invention, qui est schématiquement représenté en perspective sur la figure 4, est destiné à détecter un rayonnement 20, par exemple, un rayonnement infrarouge.The detection device according to the invention, which is schematically represented in perspective in Figure 4, is intended to detect radiation 20, for example, infrared radiation.

Ce dispositif de la figure 4 comprend :

  • une matrice 22 de détection du rayonnement qui reçoit ce rayonnement et fournit des signaux représentatifs de ce rayonnement,
  • un circuit 24 de lecture (et éventuellement de traitement après lecture) des signaux fournis par la matrice de détection, et
  • un support de réseau d'interconnexion 26.
This device of FIG. 4 comprises:
  • a radiation detection matrix 22 which receives this radiation and provides signals representative of this radiation,
  • a circuit 24 for reading (and optionally processing after reading) the signals supplied by the detection matrix, and
  • an interconnection network support 26.

Le circuit 24 de lecture (et éventuellement de traitement) est un empilement de circuits intégrés 28, ou puces ("chips"), qui constituent des circuits élémentaires de lecture (et éventuellement de traitement) des signaux fournis par la matrice de détection.The circuit 24 for reading (and possibly processing) is a stack of integrated circuits 28, or chips ("chips"), which constitute elementary circuits for reading (and possibly processing) the signals supplied by the detection matrix.

Cet empilement forme un bloc sensiblement parallélépipédique qui a donc six faces.This stack forms a substantially parallelepipedal block which therefore has six faces.

Les faces 27 des circuits élémentaires 28 sont parallèles les unes aux autres et perpendiculaires au plan de la matrice de détection 22 et au support de réseau d'interconnexion 26.The faces 27 of the elementary circuits 28 are parallel to each other and perpendicular to the plane of the detection matrix 22 and to the interconnection network support 26.

La matrice 22 et le support 26 sont respectivement fixés à deux faces opposées du bloc 24, chacune de ces deux faces opposées étant formées de bords, ou tranches ("edges"), juxtaposés 29 des circuits intégrés 28, comme on le voit sur la figure 4.The matrix 22 and the support 26 are respectively fixed to two opposite faces of the block 24, each of these two opposite faces being formed of edges, or edges ("edges"), juxtaposed 29 of the integrated circuits 28, as seen on the figure 4.

Les circuits intégrés 28 sont hybridés les uns aux autres par des microbilles de soudure 30.The integrated circuits 28 are hybridized to each other by solder microbeads 30.

De la même façon, la matrice de détection 22 et le support 26 sont hybridés par d'autres microbilles de soudure 32 aux tranches des circuits intégrés qui leurs sont associées.Similarly, the detection matrix 22 and the support 26 are hybridized by other solder microbeads 32 to the edges of the integrated circuits which are associated with them.

Les informations issues de la matrice de détection sont transmises aux faces 27 des circuits intégrés 28 par l'intermédiaire des tranches correspondantes de ces circuits et de connexions électriques (non représentées sur la figure 4), qui vont de ces tranches aux faces de ces circuits intégrés, en vue d'une lecture (et éventuellement d'un traitement après lecture) de ces informations dans ces circuits intégrés.The information from the detection matrix is transmitted to the faces 27 of the circuits integrated 28 by means of the corresponding sections of these circuits and of electrical connections (not shown in FIG. 4), which go from these sections to the faces of these integrated circuits, with a view to reading (and possibly processing after reading) of this information in these integrated circuits.

Le support de réseau d'interconnexion 26 constitue un composant électrique passif qui a pour fonction d'assurer les interfaces électriques et mécaniques entre l'empilement de circuits intégrés 28 et l'extérieur du dispositif de la figure 4, par l'intermédiaire de connexions d'entrée-sortie telles que les connexions 34 de la figure 4.The interconnection network support 26 constitutes a passive electrical component which has the function of ensuring the electrical and mechanical interfaces between the stack of integrated circuits 28 and the exterior of the device of FIG. 4, via connections input-output such as connections 34 in Figure 4.

Dans un mode de réalisation particulier non représenté, le support de réseau d'interconnexion 26 est remplacé par un composant électrique actif, apte à traiter des signaux fournis par les circuits intégrés 28, par exemple un écran de visualisation des objets (non représentés) émettant le rayonnement infrarouge 20.In a particular embodiment not shown, the interconnection network support 26 is replaced by an active electrical component, capable of processing signals supplied by the integrated circuits 28, for example a screen for viewing the emitting objects (not shown) infrared radiation 20.

On obtient ainsi un dispositif de conversion de rayonnement infrarouge en lumière visible.This gives a device for converting infrared radiation into visible light.

On précise que le dispositif de la figure 4 peut être muni de moyens symbolisés par des flèches 36 et destinés à refroidir ce dispositif, par l'intermédiaire des quatre autres faces du bloc 24 (faces qui ne sont fixées ni à la matrice 22 ni au support 26).It is specified that the device of FIG. 4 can be provided with means symbolized by arrows 36 and intended to cool this device, by means of the four other faces of the block 24 (faces which are neither fixed to the matrix 22 nor to the support 26).

La réalisation de l'empilement 24 doit respecter à la fois le pas de la matrice de détection 22 et le pas des connexions réalisées sur le support de réseau d'interconnexion.The production of the stack 24 must respect both the pitch of the detection matrix 22 and the pitch of the connections made on the interconnection network support.

Avec le dispositif conforme à l'invention qui est représenté sur la figure 4, la matrice de détection est lue par des circuits qui disposent d'une surface beaucoup plus grande que dans l'art antérieur, puisqu'on utilise un assemblage tridimensionnel de circuits intégrés dont les plans, sur lesquels s'effectue cette lecture, sont perpendiculaires à la matrice de détection.With the device according to the invention which is shown in FIG. 4, the detection matrix is read by circuits which have a much larger surface area than in the prior art, since a three-dimensional assembly of circuits is used integrated whose planes, on which this reading is carried out, are perpendicular to the detection matrix.

Le dispositif de la figure 4 permet ainsi d'intégrer un maximum de fonctions dans un très faible volume et de réduire les longueurs des interconnexions entre les circuits intégrés utilisés et donc de limiter les capacités de lignes, qui sont des facteurs limitatifs des vitesses de commutation des dispositifs de détection connus.The device of FIG. 4 thus makes it possible to integrate a maximum of functions in a very small volume and to reduce the lengths of the interconnections between the integrated circuits used and therefore to limit the line capacities, which are factors limiting switching speeds. known detection devices.

On décrira dans ce qui suit un procédé de fabrication du dispositif de la figure 4 mais on précise dès à présent que ce procédé utilise une technique d'hybridation par auto-alignement, qui est décrite dans le document (2) mentionné plus haut.A method of manufacturing the device of FIG. 4 will be described in what follows, but it is specified now that this method uses a hybridization technique by self-alignment, which is described in the document (2) mentioned above.

La figure 5, qui illustre très schématiquement l'hybridation des puces 28, par des microbilles de soudure 30, est à rapprocher de la figure 7 du document (2).FIG. 5, which very schematically illustrates the hybridization of the chips 28, by solder microbeads 30, is to be compared to FIG. 7 of the document (2).

Une telle technique d'assemblage est particulièrement intéressante lorsqu'on souhaite, comme c'est le cas ici, obtenir une très grande précision sur le positionnement relatif des puces 28 et l'intervalle entre ces puces 28.Such an assembly technique is particularly advantageous when it is desired, as is the case here, to obtain very high precision on the relative positioning of the chips 28 and the interval between these chips 28.

La figure 6 est une vue schématique et partielle, en perspective, d'un exemplaire des puces 28 utilisées dans le dispositif de la figure 4.FIG. 6 is a schematic and partial view, in perspective, of an example of the chips 28 used in the device of FIG. 4.

On voit sur la figure 6 un bord 29 de la puce 28, qui est destiné à être connecté à la matrice de détection.FIG. 6 shows an edge 29 of the chip 28, which is intended to be connected to the detection matrix.

On a représenté des zones 40 de ce bord 29 qui correspondent respectivement à des pixels de détection de la matrice de détection 22.Areas 40 of this edge 29 have been shown which correspond respectively to detection pixels of the detection matrix 22.

A titre purement indicatif et nullement limitatif, chaque pixel de détection est un carré de 35 µm de côté (les zones 40 étant représentées sous forme de rectangles pour plus de clarté de la figure 6), l'épaisseur E de chaque puce 28 vaut 490 µm et correspond ainsi à quatorze colonnes de pixels de détection et la hauteur H de chaque puce 28 peut aller de quelques millimètres à quelques centimètres.As a purely indicative and in no way limitative, each detection pixel is a square with a side of 35 μm (the areas 40 being represented in the form of rectangles for the sake of clarity in FIG. 6), the thickness E of each chip 28 is equal to 490 μm and thus corresponds to fourteen columns of detection pixels and the height H of each chip 28 can range from a few millimeters to a few centimeters.

Pour chaque rangée de quatorze zones 40 de la puce 28, on distingue les sept zones de gauche et les sept zones de droite que l'on voit sur la figure 6.For each row of fourteen zones 40 of the chip 28, a distinction is made between the seven zones on the left and the seven zones on the right as seen in FIG. 6.

Les sept pixels de détection correspondant aux sept zones de droite sont lus sur la face 42 de la puce 28, les signaux correspondants étant transmis par sept connexions électriques référencées 44, qui vont du bord 29 à la face 42, comme on le voit sur la figure 6.The seven detection pixels corresponding to the seven areas on the right are read on the face 42 of the chip 28, the corresponding signals being transmitted by seven electrical connections referenced 44, which go from the edge 29 to the face 42, as seen on the figure 6.

L'autre face 46 de la puce 28 sert de réseau d'interconnexion et les signaux correspondant aux sept pixels de détection associés aux sept zones de gauche parviennent à ce réseau d'interconnexion par l'intermédiaire de sept connexions électriques 48, qui vont du bord 29 à la face 46, comme on le voit sur la figure 6.The other face 46 of the chip 28 serves as an interconnection network and the signals corresponding to the seven detection pixels associated with the seven zones on the left reach this interconnection network via seven electrical connections 48, which go from the edge 29 to face 46, as seen in FIG. 6.

Sur la face 42 de la puce 28, on lit également sept pixels de détection associés à la puce (non représentée) adjacente à la face 42 (mais bien entendu dans une zone différente de celle correspondant aux sept pixels associés à cette puce 28), les signaux correspondants parvenant à la face 42 par l'intermédiaire d'un réseau d'interconnexion formé sur une face de cette puce adjacente, face qui est l'homologue de la face 46 de la puce 28.On the face 42 of the chip 28, there are also seven detection pixels associated with the chip (not shown) adjacent to the face 42 (but of course in a zone different from that corresponding to the seven pixels associated with this chip 28), the corresponding signals arriving at face 42 via an interconnection network formed on one face of this adjacent chip, which face is the counterpart of face 46 of chip 28.

De même, les sept autres pixels associés aux connexions 48 de la puce 28 sont traités sur une face de la puce (non représentée) adjacente à la face 46, à laquelle ils parviennent par l'intermédiaire du réseau d'interconnexion formé sur cette face 46.Likewise, the other seven pixels associated with the connections 48 of the chip 28 are processed on a face of the chip (not shown) adjacent to the face 46, to which they reach via the interconnection network formed on this face. 46.

Ainsi, sur chaque face du genre de la face 42, on dispose d'une grande surface de lecture pour un pixel de détection, à savoir 35xH/14 µm² dans l'exemple donné ci-dessus.Thus, on each face of the kind of the face 42, there is a large reading surface for a detection pixel, namely 35 × H / 14 μm in the example given above.

Du côté du support de réseau d'interconnexion 26, des connexions électriques du même genre que les connexions 44 et 48 sont prévues sur les tranches et les faces des puces 28 pour assurer les liaisons voulues entre les circuits de lecture et le support de réseau d'interconnexion 26.On the side of the interconnection network support 26, electrical connections of the same kind as the connections 44 and 48 are provided on the edges and the faces of the chips 28 to ensure the desired connections between the reading circuits and the network support d interconnection 26.

On explique dans ce qui suit un procédé de fabrication du dispositif représenté sur la figure 4.The following describes a method of manufacturing the device shown in FIG. 4.

Cette fabrication utilise une plaquette ("wafer") de silicium 50 et l'on traite les deux faces de cette plaquette 50 comme on l'explique ci-après.This manufacture uses a wafer (silicon wafer) 50 and the two faces of this wafer 50 are treated as explained below.

On commence d'abord par créer sur chacune des faces de la plaquette 50 des motifs d'alignement (non représentés) pour le photo-masquage et la gravure que l'on réalise ultérieurement.We first start by creating on each of the faces of the wafer 50 alignment patterns (not shown) for the photo-masking and the etching which is carried out subsequently.

Les positions respectives de ces motifs d'alignement sont parfaitement définies (avec les équipements actuellement utilisés, on aboutit à des alignements standards à 2 µm près).The respective positions of these alignment patterns are perfectly defined (with the equipment currently in use, standard alignments are obtained to within 2 µm).

On crée également des zones de raccordement 58, sur lesquelles on réalisera les raccordements électriques entre les circuits ultérieurement formés sur les bords et les faces des puces dont il a été question plus haut.Connection areas 58 are also created, on which the electrical connections will be made between the circuits subsequently formed on the edges and the faces of the chips mentioned above.

Ces motifs d'alignement et ces zones de raccordement peuvent être réalisés par gravure chimique du silicium.These alignment patterns and these connection zones can be produced by chemical etching of the silicon.

On réalise ensuite des éléments électriques actifs et des éléments électriques passifs respectivement sur les deux faces de la plaquette 50 de silicium.Active electrical elements and passive electrical elements are then produced respectively on the two faces of the silicon wafer 50.

Ainsi, sur l'une des faces de cette plaquette 50, on réalise les motifs élémentaires 60 constituant les circuits élémentaires de lecture des pixels de détection et, sur l'autre face, on réalise les réseaux d'interconnexion dont il a été question plus haut à propos de la face 46 de la figure 6.Thus, on one of the faces of this plate 50, the elementary patterns 60 constituting the elementary circuits for reading the detection pixels are produced and, on the other face, the interconnection networks which have been discussed above are produced. top about face 46 of figure 6.

Sur les deux faces de la plaquette 50, on réalise également des lignes de connexions électriques du genre des lignes 45 de la figure 6, qui existent sur les deux faces 42 et 46 de la plaquette 28 et qui font partie des connexions référencées 44 et 48 sur la figure 6.On the two faces of the wafer 50, electrical connection lines such as the lines 45 in FIG. 6 are also produced, which exist on the two faces 42 and 46 of the wafer 28 and which are part of the connections referenced 44 and 48 in figure 6.

On notera que les motifs élémentaires 60, munis des zones de raccordement 58, sont espacés les uns des autres par des zones de séparation 62 appelées "chemins de découpe" et réservées à la séparation des puces les unes des autres.It will be noted that the elementary patterns 60, provided with connection zones 58, are spaced from one another by separation zones 62 called "cutting paths" and reserved for the separation of the chips from each other.

La figure 8 est une vue en coupe de la plaquette 50 qui montre les zones de raccordement 58, les motifs élémentaires 60 séparés les uns des autres par les chemins de découpe 62 et destinés à former, après séparation, les puces 28.FIG. 8 is a sectional view of the plate 50 which shows the connection zones 58, the elementary patterns 60 separated from each other by the cutting paths 62 and intended to form, after separation, the chips 28.

Les traitements des deux faces de la plaquette 50 de silicium peuvent être réalisés d'abord sur une face puis sur l'autre face soit sur les deux faces à la fois, soit en réalisant certaines opérations de traitement en même temps sur les deux faces pour profiter au mieux des dépôts et gravures successifs que l'on cherche à faire sur ces faces.The treatments of the two faces of the silicon wafer 50 can be carried out first on one face and then on the other face either on the two faces at the same time, or by carrying out certain treatment operations at the same time on the two faces to make the most of the successive deposits and engravings that one seeks to make on these faces.

La figure 9 illustre de façon schématique et partielle des couches respectivement conductrices et isolantes 64 et 66 que l'on est ainsi amené à former sur ces faces de la plaquette 50 de silicium.FIG. 9 schematically and partially illustrates respectively conductive and insulating layers 64 and 66 which one is thus led to form on these faces of the silicon wafer 50.

On précise que les opérations successives de dépôt et de gravure, dont le nombre est fonction du type de circuits à former, se déroulent jusqu'à la formation de galettes de soudure (par exemple en indium) qui a lieu sur une seule des deux faces de la plaquette de silicium (en vue de réaliser ultérieurement les hybridations des puces, dont il a été question plus haut).It is specified that the successive deposition and etching operations, the number of which depends on the type of circuits to be formed, take place until the formation of solder pads (for example in indium) which takes place on only one of the two faces of the silicon wafer (with a view to subsequently carrying out the hybridizations of the chips, which have been mentioned above).

On sépare ensuite les unes des autres les puces 28 ainsi obtenues comme l'illustre schématiquement la figure 10.The chips 28 thus obtained are then separated from each other as illustrated diagrammatically in FIG. 10.

Il s'agit d'une opération standard de séparation qui s'effectue dans deux directions perpendiculaires, à l'intérieur des chemins de découpe 62 prévus à cet effet sur la plaquette de silicium 50.This is a standard separation operation which is carried out in two perpendicular directions, inside the cutting paths 62 provided for this purpose on the silicon wafer 50.

On voit sur la figure 10 que chaque puce 28 ainsi découpée comprend des couches conductrices (métalliques) 66 surmontées de couches de passivation 64 (isolantes), sur ses deux faces.It can be seen in FIG. 10 that each chip 28 thus cut comprises conductive (metallic) layers 66 surmounted by passivation layers 64 (insulating), on its two faces.

Les couches de passivation 64 comportent des ouvertures laissant apparaître des surfaces des couches 66 (formant des connexions électriques).The passivation layers 64 have openings revealing surfaces of the layers 66 (forming electrical connections).

Comme on le voit sur la figure 10, l'une des deux faces de la puce 28 comporte aussi des galettes 68 (ou éléments de soudure) en indium destinées à l'hybridation de cette puce à une puce adjacente, comme on le verra par la suite.As can be seen in FIG. 10, one of the two faces of the chip 28 also includes pancakes 68 (or solder elements) made of indium intended for the hybridization of this chip to an adjacent chip, as will be seen by the following.

Ces galettes 68 reposent sur les couches de passivation 64 et sont en contact, à travers les ouvertures prévues dans ces dernières, avec les couches métalliques correspondantes.These wafers 68 rest on the passivation layers 64 and are in contact, through the openings provided in the latter, with the corresponding metal layers.

La face de la puce 28 qui comporte ces galettes de soudure porte la référence 70a tandis que la face opposée de la puce 28 porte la référence 70b.The face of the chip 28 which includes these solder pads bears the reference 70a while the opposite face of the chip 28 carries the reference 70b.

Les bords de la puce 28 résultant de la séparation de cette puce des puces adjacentes portent respectivement les références 72a et 72b.The edges of the chip 28 resulting from the separation of this chip from the adjacent chips bear the references 72a and 72b respectively.

Une fois les galettes de soudure formées, les puces 28 sont toutes alignées et empilées, comme on le voit sur la figure 11, de façon que les faces 70a soient au contact des faces 70b dans l'empilement.Once the weld pads are formed, the chips 28 are all aligned and stacked, as seen in FIG. 11, so that the faces 70a are in contact with the faces 70b in the stack.

Ensuite, ces puces 28 sont hybridées les unes aux autres grâce aux galettes de soudure, selon l'enseignement du document (2) mentionné plus haut.Then, these chips 28 are hybridized to each other using the solder pads, according to the teaching of document (2) mentioned above.

Les surfaces des couches métalliques, qui ne portent pas de galettes de soudure, sont bien entendu mouillables par le matériau de ces galettes de soudure pour permettre l'hybridation d'une puce à la puce adjacente.The surfaces of the metal layers, which do not carry solder pads, are of course wettable by the material of these solder pads to allow hybridization of a chip to the adjacent chip.

La distance finale D entre deux puces adjacentes est parfaitement définie et reproductible.The final distance D between two adjacent chips is perfectly defined and reproducible.

A titre purement indicatif et nullement limitatif, on utilise des plaquettes de silicium de l'ordre de 100 mm de diamètre et de l'ordre de 500 µm d'épaisseur (à 5 µm près) et la distance D entre deux puces adjacentes est de l'ordre de 10 µm (à 1 µm près).As a purely indicative and in no way limitative, silicon wafers of the order of 100 mm in diameter and of the order of 500 μm in thickness (to within 5 μm) are used and the distance D between two adjacent chips is around 10 µm (to within 1 µm).

Le bloc 24 ainsi obtenu comporte une face 74a constituée de tout les bords 72a des puces et une face 74b opposée à la précédente, composée de tous les bords 72b de ces puces.The block 24 thus obtained has a face 74a made up of all the edges 72a of the chips and a face 74b opposite the previous one, made up of all the edges 72b of these chips.

L'étape suivante du procédé consiste à réaliser un enrobage de résine de l'intervalle d'hybridation de soudure entre deux puces adjacentes.The next step in the process consists in coating the resin with the weld hybridization interval between two adjacent chips.

Plus précisément, comme l'illustre schématiquement la figure 12, on dépose une couche 75 de résine au niveau de chaque intervalle entre les puces et cette résine mouille les faces 70a et 70b adjacentes jusqu'aux microbilles de soudure 30 (résultant de l'opération d'hybridation) les plus externes de l'empilement.More precisely, as schematically illustrated in FIG. 12, a layer 75 of resin is deposited at each gap between the chips and this resin wets the adjacent faces 70a and 70b up to the solder microbeads 30 (resulting from the operation most external of the stack.

Cet enrobage de résine a pour fonction de protéger les éléments (actifs et/ou passifs) réalisés sur les faces 70a et 70b des puces et de maintenir mécaniquement ces puces les unes par rapport aux autres pour les étapes ultérieures du procédé.The function of this resin coating is to protect the elements (active and / or passive) produced on the faces 70a and 70b of the chips and to mechanically hold these chips in relation to each other for the subsequent stages of the process.

La figure 12 illustre également de façon schématique l'étape suivante du procédé, qui consiste en un rodage et un polissage mécaniques des faces 74a et 74b du bloc 24, correspondant aux bords 72a et 72b, de manière à éliminer les résidus de découpe dans les zones de raccordement, et également en une préparation des surfaces ainsi rodées et polies pour les étapes technologiques suivantes.FIG. 12 also schematically illustrates the next step of the method, which consists of a mechanical lapping and polishing of the faces 74a and 74b of the block 24, corresponding to the edges 72a and 72b, so as to eliminate the cutting residues in the connection areas, and also in preparation of the surfaces thus ground and polished for the following technological stages.

On précise que les deux autres faces du bloc sont traitées comme ces faces 74a et 74b dans le cas où il est nécessaire d'y réaliser des circuits électriques et, dans le cas contraire, restent dans l'état où elles sont après découpe.It is specified that the two other faces of the block are treated like these faces 74a and 74b in the case where it is necessary to make electrical circuits there and, in the contrary case, remain in the state where they are after cutting.

Dans l'étape suivante, on traite les faces 74a et 74b du bloc 24 comme l'illustre schématiquement la figure 13.In the next step, the faces 74a and 74b of the block 24 are treated as shown diagrammatically in FIG. 13.

Ce traitement est beaucoup plus simple et surtout moins critique que celui qui a été réalisé auparavant sur les faces 70a et 70b des puces 28.This treatment is much simpler and above all less critical than that which was carried out previously on the faces 70a and 70b of the chips 28.

Il s'agit en fait de réaliser des réseaux d'interconnexion sans fonction active, cette réalisation étant réduite, dans l'exemple donné,

  • · à trois niveaux de masquage sur la face 74b correspondant au support de réseau d'interconnexion pour réaliser :
    • une première métallisation (non représentée) correspondant aux lignes de connexion électrique référencées 45a sur la figure 6, qui prolongent respectivement les lignes 45 pour former les connexions 44 de la figure 6,
    • une deuxième métallisation spécifique pour former des couches métalliques 76 destinées à recevoir les billes d'indium 32 formées lors de l'hybridation du support de réseau d'interconnexion à cette face 74b, et
    • une passivation entre les deux métallisations, donnant des couches de passivation 80 qui présentent des ouvertures pour permettre un contact entre les microbilles de soudure et les couches 76 sur la face 74b, et
  • · seulement à cinq niveaux de masquage pour l'autre face 74a du bloc 24, à savoir les trois niveaux de masquage précédemment mentionnés et deux autres niveaux de masquage pour réaliser des galettes de soudure 82 en indium, destinées à l'hybridation de la face 74a à la matrice de détection 22 de la figure 4.
It is in fact a question of making interconnection networks without active function, this achievement being reduced, in the example given,
  • · With three masking levels on the face 74b corresponding to the interconnection network support to achieve:
    • a first metallization (not shown) corresponding to the electrical connection lines referenced 45a in FIG. 6, which respectively extend the lines 45 to form the connections 44 of FIG. 6,
    • a second specific metallization to form metal layers 76 intended to receive the indium balls 32 formed during the hybridization of the interconnection network support to this face 74b, and
    • a passivation between the two metallizations, giving passivation layers 80 which have openings to allow contact between the solder microbeads and the layers 76 on the face 74b, and
  • · Only at five masking levels for the other face 74a of the block 24, namely the three masking levels previously mentioned and two other masking levels for producing solder wafers 82 in indium, intended for the hybridization of the face 74a to the detection matrix 22 of FIG. 4.

On précise que l'alignement des niveaux de masquage se fait à partir des motifs d'alignement qui ont été engendrés lors du traitement des faces des puces et qui apparaissent maintenant sur les zones de raccordement 58.It is specified that the alignment of the masking levels is done from the alignment patterns which have been generated during the processing of the faces of the chips and which now appear on the connection areas 58.

Dans cette étape de traitement des faces 74a, et 74b, on fait encore en sorte de profiter au mieux des dépôts et gravures que l'on retrouve sur chacune de ces faces 74a et 74b, en particulier les dépôts de première métallisation, les dépôts de deuxième métallisation et la passivation.In this step of processing the faces 74a, and 74b, we still take advantage of the deposits and etchings that are found on each of these faces 74a and 74b, in particular the first metallization deposits, second metallization deposits and passivation.

On a ainsi achevé la fabrication du bloc 24 de la figure 4, portant les circuits de lecture et d'interconnexion, ce bloc formant une interface entre la matrice de détection (sur laquelle on a défini des surfaces mouillables associées aux galettes de soudure 78 réalisées sur le bloc 24) et le support de réseau d'interconnexion 26 (sur lequel on a réalisé des galettes de soudure correspondant aux surfaces mouillables des couches métalliques 76 réalisées sur la face 74b du bloc 24).The production of the block 24 of FIG. 4 was thus completed, carrying the reading and interconnection circuits, this block forming an interface between the detection matrix (on which wettable surfaces have been defined associated with the solder pads 78 produced. on the block 24) and the interconnection network support 26 (on which solder wafers have been produced corresponding to the wettable surfaces of the metal layers 76 produced on the face 74b of the block 24).

Comme on l'a vu plus haut, ce support de réseau d'interconnexion constitue une interface entre le dispositif de la figure 4 et l'extérieur.As seen above, this interconnection network support constitutes an interface between the device of FIG. 4 and the outside.

Ensuite, on réalise une hybridation, par microbilles de soudure, de la face 74a du bloc 24 avec la matrice de détection 22 et de la face 74b du bloc 24 avec le support de réseau d'interconnexion 26.Then, a hybridization is carried out, by solder microbeads, of the face 74a of the block 24 with the detection matrix 22 and of the face 74b of the block 24 with the interconnection network support 26.

A ce sujet, on se référera encore au document (2).On this subject, we will also refer to document (2).

On obtient ainsi le dispositif représenté sur la figure 4.The device shown in FIG. 4 is thus obtained.

Un autre dispositif de détection conforme à l'invention est schématiquement et partiellement représenté sur la figure 14 et comprend, au lieu d'un seul bloc comme dans le cas de la figure 4, une pluralité de bloc 24a composé chacun de puces 28 (comme le bloc 24 de la figure 4).Another detection device according to the invention is schematically and partially shown in FIG. 14 and comprises, instead of a single block as in the case of FIG. 4, a plurality of blocks 24a each composed of chips 28 (as block 24 of Figure 4).

Ces blocs 24a sont hybridés par des microbilles de soudure 30 et forment une rangée qui est insérée entre une matrice de détection 22a et un support de réseau d'interconnexion 26a, ces derniers étant hybridés par des microbilles de soudure 32 aux différentes puces 28 des blocs 24a.These blocks 24a are hybridized by solder microbeads 30 and form a row which is inserted between a detection matrix 22a and an interconnection network support 26a, the latter being hybridized by solder microbeads 32 to the different chips 28 of the blocks 24a.

La figure 15 illustre schématiquement et partiellement un autre dispositif de détection conforme à l'invention qui comprend non pas une seule mais plusieurs, par exemple deux, rangées de blocs 24a, les blocs d'une rangée étant respectivement reliés, par des microbilles de soudure 32, aux blocs de l'autre rangée, chaque bord d'une puce d'un bloc d'une rangée étant ainsi hybridée au bord d'une puce d'un bloc de l'autre rangée.FIG. 15 schematically and partially illustrates another detection device according to the invention which comprises not just one but several, for example two, rows of blocks 24a, the blocks of a row being respectively connected, by solder microbeads 32, to the blocks of the other row, each edge of a chip of a block of a row thus being hybridized to the edge of a chip of a block of the other row.

L'ensemble de blocs obtenu est encore hybridé d'un côté à une matrice de détection 22b et de l'autre à un support de réseau d'interconnexion 26b par des microbilles de soudure 32.The set of blocks obtained is further hybridized on one side to a detection matrix 22b and on the other to an interconnection network support 26b by solder microbeads 32.

Pour les hybridations relatives aux dispositifs des figures 14 et 15 on se référera encore au document (2).For the hybridizations relating to the devices of FIGS. 14 and 15, reference will also be made to document (2).

D'autres dispositifs conformes à l'invention sont réalisables : on peut fabriquer un bloc comprenant un ou plusieurs empilements de puces et hybrider, à deux faces choisies de ce bloc, une matrice de détection et un support de réseau d'interconnexion.Other devices in accordance with the invention can be produced: a block can be manufactured comprising one or more stacks of chips and hybridization, with two chosen faces of this block, a detection matrix and an interconnection network support.

Claims (9)

Dispositif de détection de rayonnement comprenant : - une matrice de détection (22) destinée à recevoir le rayonnement et à fournir des signaux représentatifs de ce rayonnement, et - un circuit (24) de lecture des signaux fournis par la matrice de détection, ce dispositif étant caractérisé en ce que le circuit de lecture comprend un bloc comportant au moins un empilement de circuits intégrés (28) constituant des circuits élémentaires de lecture, en ce que le dispositif comprend en outre un composant électrique de sortie (26) qui est électriquement relié au circuit de lecture, en ce que la matrice de détection et ce composant sont respectivement fixés à deux faces distinctes du bloc, en ce que les circuits élémentaires de lecture (28) sont hybridés les uns aux autres par des microbilles de soudure (30) et en ce que la matrice de détection (22) et le composant électrique (26) sont hybridés aux faces correspondantes du bloc par des microbilles de soudure (32).Radiation detection device comprising: - a detection matrix (22) intended to receive the radiation and to supply signals representative of this radiation, and - a circuit (24) for reading the signals supplied by the detection matrix, this device being characterized in that the reading circuit comprises a block comprising at least one stack of integrated circuits (28) constituting elementary reading circuits, in that the device also comprises an electrical output component (26) which is electrically connected to the reading circuit, in that the detection matrix and this component are respectively fixed to two distinct faces of the block, in that the elementary reading circuits (28) are hybridized to each other by solder microbeads ( 30) and in that the detection matrix (22) and the electrical component (26) are hybridized to the corresponding faces of the block by solder microbeads (32). Dispositif selon la revendication 1, caractérisé en ce que la matrice de détection (22) et le composant électrique de sortie (26) sont respectivement fixés à deux faces opposées du bloc, chacune de ces deux faces opposées étant formée de bords juxtaposés (29) des circuits élémentaires de lecture (28).Device according to claim 1, characterized in that the detection matrix (22) and the electrical output component (26) are respectively fixed to two opposite faces of the block, each of these two opposite faces being formed of juxtaposed edges (29) elementary reading circuits (28). Dispositif selon l'une quelconque des revendications 1 et 2, caractérisé en ce que le bloc comprend au moins deux empilements (24a) fixés l'un à l'autre par des faces de circuits élémentaires de lecture.Device according to either of Claims 1 and 2, characterized in that the block comprises at least two stacks (24a) fixed to one another by faces of elementary reading circuits. Dispositif selon l'une quelconque des revendications 1 à 3, caractérisé en ce que le bloc comprend au moins deux empilements (24a) fixés l'un à l'autre par des faces formées de bords juxtaposés de circuits élémentaires de lecture.Device according to any one of Claims 1 to 3, characterized in that the block comprises at least two stacks (24a) fixed to each other by faces formed from juxtaposed edges of elementary reading circuits. Dispositif selon l'une quelconque des revendications 1 à 4, caractérisé en ce que les faces (42, 46) des circuits élémentaires de lecture (28) sont électriquement reliées aux bords de ceux-ci (29) pour recevoir les informations fournies par la matrice de détection (22).Device according to any one of Claims 1 to 4, characterized in that the faces (42, 46) of the elementary reading circuits (28) are electrically connected to the edges of these (29) to receive the information provided by the detection matrix (22). Dispositif selon l'une quelconque des revendications 1 à 5, caractérisé en ce qu'il comprend en outre des moyens de refroidissement (36) prévus pour refroidir le bloc par les quatre autres faces de celui-ci.Device according to any one of claims 1 to 5, characterized in that it further comprises cooling means (36) provided for cooling the block by the four other faces of the latter. Dispositif selon l'une quelconque des revendications 1 à 6, caractérisé en ce que le composant électrique de sortie est un support de réseau d'interconnexion (26).Device according to any one of Claims 1 to 6, characterized in that the electrical output component is an interconnection network support (26). Dispositif selon l'une quelconque des revendications 1 à 6, caractérisé en ce que le composant électrique de sortie est un composant électronique apte à traiter les signaux que le circuit de lecture est apte à fournirDevice according to any one of Claims 1 to 6, characterized in that the electrical output component is an electronic component capable of processing the signals which the reading circuit is capable of supplying Procédé de fabrication du dispositif selon la revendication 1, caractérisé en ce qu'il comprend les étapes suivantes : - on fabrique les circuits intégrés constituant les circuits élémentaires de lecture (28), chaque circuit intégré comprenant, sur l'une de ses deux faces, des galettes de soudure (68) destinées à l'hybridation de ce circuit intégré à un autre des circuits intégrés, - on hybride ces circuits élémentaires de lecture (28) les uns aux autres de façon à former l'empilement (24) de circuits intégrés, - on enrobe de résine (75) les intervalles entre circuits intégrés hybridés, - on usine deux faces opposées (74a, 74b) de l'empilement, qui sont formées de bords juxtaposés de circuits élémentaires de lecture, de façon à aplanir ces deux faces opposées, - on traite ces deux faces opposées de manière à y former des ensembles de connexions électriques destinés à être respectivement associés à la matrice de détection (22) et au composant électrique de sortie (26), et - on hybride la matrice de détection et le composant électrique de sortie aux faces correspondantes de l'empilement. Method of manufacturing the device according to claim 1, characterized in that it comprises the following steps: - The integrated circuits constituting the elementary reading circuits (28) are manufactured, each integrated circuit comprising, on one of its two faces, solder pads (68) intended for the hybridization of this integrated circuit to another of the integrated circuits, these elementary reading circuits (28) are hybridized to each other so as to form the stack (24) of integrated circuits, - the intervals between hybridized integrated circuits are coated with resin (75), - two opposite faces (74a, 74b) of the stack are machined, which are formed from juxtaposed edges of elementary reading circuits, so as to flatten these two opposite faces, these two opposite faces are treated so as to form therein sets of electrical connections intended to be respectively associated with the detection matrix (22) and with the electrical output component (26), and - The detection matrix and the electrical output component are hybridized to the corresponding faces of the stack.
EP95400089A 1994-01-19 1995-01-17 Three-dimensional package for ray detection and process for manufacturing Withdrawn EP0665594A1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR9400530A FR2715250B1 (en) 1994-01-19 1994-01-19 Three-dimensional radiation detection device and method of manufacturing this device.
FR9400530 1994-01-19

Publications (1)

Publication Number Publication Date
EP0665594A1 true EP0665594A1 (en) 1995-08-02

Family

ID=9459174

Family Applications (1)

Application Number Title Priority Date Filing Date
EP95400089A Withdrawn EP0665594A1 (en) 1994-01-19 1995-01-17 Three-dimensional package for ray detection and process for manufacturing

Country Status (4)

Country Link
US (1) US5552596A (en)
EP (1) EP0665594A1 (en)
JP (1) JPH07218338A (en)
FR (1) FR2715250B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2902927A1 (en) * 2006-06-27 2007-12-28 Commissariat Energie Atomique Three-dimensional electronic device e.g. square shaped modular element, for e.g. square shaped pixelized modular image sensor, has transducer placed on surface and connected to matrix, and pads defined on upper surface based on matrix
EP2009697A1 (en) * 2007-06-27 2008-12-31 Société Française de Détecteurs Infrarouges - SOFRADIR Fabrication process of a matrix-shaped radiation detector and process for exchanging single detection modules of this matrix

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5737192A (en) * 1993-04-30 1998-04-07 The United States Of America As Represented By The Secretary Of The Air Force Density improvement in integration modules
US5889313A (en) * 1996-02-08 1999-03-30 University Of Hawaii Three-dimensional architecture for solid state radiation detectors
US5817530A (en) * 1996-05-20 1998-10-06 Micron Technology, Inc. Use of conductive lines on the back side of wafers and dice for semiconductor interconnects
US5801374A (en) * 1996-11-04 1998-09-01 Rockwell International Precision optical sensor packaging
US6204087B1 (en) 1997-02-07 2001-03-20 University Of Hawai'i Fabrication of three-dimensional architecture for solid state radiation detectors
US5943574A (en) * 1998-02-23 1999-08-24 Motorola, Inc. Method of fabricating 3D multilayer semiconductor circuits
US6147411A (en) * 1998-03-31 2000-11-14 Micron Technology, Inc. Vertical surface mount package utilizing a back-to-back semiconductor device module
FR2794287B1 (en) * 1999-05-25 2003-06-06 Commissariat Energie Atomique SEMICONDUCTOR DETECTOR FOR THE DETECTION OF IONIZING RADIATION
US6369448B1 (en) * 2000-01-21 2002-04-09 Lsi Logic Corporation Vertically integrated flip chip semiconductor package
FI121828B (en) 2007-12-04 2011-04-29 Finphys Oy Radiation detector, method of producing a radiation detector and use of the detector for measuring radiation
WO2016093140A1 (en) 2014-12-09 2016-06-16 雫石　誠 Imaging device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4551629A (en) * 1980-09-16 1985-11-05 Irvine Sensors Corporation Detector array module-structure and fabrication
US4618763A (en) * 1985-04-12 1986-10-21 Grumman Aerospace Corporation Infrared focal plane module with stacked IC module body
EP0317083A2 (en) * 1987-11-18 1989-05-24 Grumman Aerospace Corporation Single wafer moated signal processor
FR2646558A1 (en) * 1989-04-26 1990-11-02 Commissariat Energie Atomique METHOD AND MACHINE FOR INTERCONNECTING ELECTRICAL COMPONENTS BY WELDING ELEMENTS
EP0531723A1 (en) * 1991-09-13 1993-03-17 International Business Machines Corporation Three-dimensional multichip packaging method

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4202007A (en) * 1978-06-23 1980-05-06 International Business Machines Corporation Multi-layer dielectric planar structure having an internal conductor pattern characterized with opposite terminations disposed at a common edge surface of the layers
US4680617A (en) * 1984-05-23 1987-07-14 Ross Milton I Encapsulated electronic circuit device, and method and apparatus for making same
US4792672A (en) * 1985-04-12 1988-12-20 Grumman Aerospace Corporation Detector buffer board
US4703170A (en) * 1985-04-12 1987-10-27 Grumman Aerospace Corporation Infrared focal plane module
FR2639784B1 (en) * 1988-11-29 1991-01-11 Commissariat Energie Atomique MONOLITHIC INFRARED DETECTION OR IMAGING STRUCTURE AND MANUFACTURING METHOD THEREOF
FR2651315B1 (en) * 1989-08-22 1991-11-15 Detecteurs Infra Rouges Ste Fs INFRARED DETECTION DEVICE.
US5270261A (en) * 1991-09-13 1993-12-14 International Business Machines Corporation Three dimensional multichip package methods of fabrication
FR2691579A1 (en) * 1992-05-21 1993-11-26 Commissariat Energie Atomique System for converting an infrared image into a visible or near infrared image.

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4551629A (en) * 1980-09-16 1985-11-05 Irvine Sensors Corporation Detector array module-structure and fabrication
US4618763A (en) * 1985-04-12 1986-10-21 Grumman Aerospace Corporation Infrared focal plane module with stacked IC module body
EP0317083A2 (en) * 1987-11-18 1989-05-24 Grumman Aerospace Corporation Single wafer moated signal processor
FR2646558A1 (en) * 1989-04-26 1990-11-02 Commissariat Energie Atomique METHOD AND MACHINE FOR INTERCONNECTING ELECTRICAL COMPONENTS BY WELDING ELEMENTS
EP0531723A1 (en) * 1991-09-13 1993-03-17 International Business Machines Corporation Three-dimensional multichip packaging method

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2902927A1 (en) * 2006-06-27 2007-12-28 Commissariat Energie Atomique Three-dimensional electronic device e.g. square shaped modular element, for e.g. square shaped pixelized modular image sensor, has transducer placed on surface and connected to matrix, and pads defined on upper surface based on matrix
EP2009697A1 (en) * 2007-06-27 2008-12-31 Société Française de Détecteurs Infrarouges - SOFRADIR Fabrication process of a matrix-shaped radiation detector and process for exchanging single detection modules of this matrix
FR2918212A1 (en) * 2007-06-27 2009-01-02 Fr De Detecteurs Infrarouges S METHOD FOR PRODUCING AN ELECTROMAGNETIC RADIATION MATRIX AND METHOD FOR REPLACING AN ELEMENTARY MODULE OF SUCH A DETECTION MATRIX
US7811855B2 (en) 2007-06-27 2010-10-12 Societe Francaise De Detecteurs Infrarouges-Sofradir Method for producing a matrix for detecting electromagnetic radiation and method for replacing an elementary module of such a detection matrix

Also Published As

Publication number Publication date
US5552596A (en) 1996-09-03
FR2715250A1 (en) 1995-07-21
JPH07218338A (en) 1995-08-18
FR2715250B1 (en) 1996-04-05

Similar Documents

Publication Publication Date Title
EP1421623B1 (en) Colour image sensor with enhanced calorimetry and method for making same
EP3667728B1 (en) Method for manufacturing a device with light-emitting and/or light-receiving diodes and with a self-aligned collimation grid
EP0583201B1 (en) Three-dimensional multichip module
EP0665594A1 (en) Three-dimensional package for ray detection and process for manufacturing
WO2008074688A1 (en) Process for fabricating a high-integration-density image sensor
CN103489885A (en) Wafer-level packaging method of image sensor chips
CN102646688A (en) Semiconductor device, method for manufacturing semiconductor device, method for laminating semiconductor wafers, and electronic device
EP1421624B1 (en) Method for making a colour image sensor with recessed contact apertures prior to thinning
EP1421622B1 (en) Colour image sensor on transparent substrate and method for making same
CA2460394C (en) Image sensor with recessed planarizing layers and method for making same
WO2005067054A1 (en) Method for producing electronic chips consisting of thinned silicon
EP1421625B1 (en) Method for making a colour image sensor with support substrate welded connection-on-connection
FR2688628A1 (en) Three-dimensional assembly of electronic components using microwires and blobs of solder, and method of producing this assembly
EP0642163A1 (en) Three dimensional electronic components assembly method by means of microwire loops and solder elements
FR2887076A1 (en) IMAGINE SEMICONDUCTOR SUBSTRATE IMAGE SENSOR WITH REAR METALLIZATION
WO2023036481A1 (en) Color and infrared image sensor
FR3037720A1 (en) ELECTRONIC COMPONENT AND METHOD FOR MANUFACTURING THE SAME
EP0733268A1 (en) Method for replacing a detection module hybridized by welding balls

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): DE GB IT

17P Request for examination filed

Effective date: 19960104

17Q First examination report despatched

Effective date: 19970228

GRAG Despatch of communication of intention to grant

Free format text: ORIGINAL CODE: EPIDOS AGRA

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20010703