EP0217839A1 - Circuit for automatic tuning of sharpness in fm receivers - Google Patents

Circuit for automatic tuning of sharpness in fm receivers

Info

Publication number
EP0217839A1
EP0217839A1 EP19860901813 EP86901813A EP0217839A1 EP 0217839 A1 EP0217839 A1 EP 0217839A1 EP 19860901813 EP19860901813 EP 19860901813 EP 86901813 A EP86901813 A EP 86901813A EP 0217839 A1 EP0217839 A1 EP 0217839A1
Authority
EP
European Patent Office
Prior art keywords
frequency
circuit
circuit according
counter
divider
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP19860901813
Other languages
German (de)
French (fr)
Inventor
Jens Hansen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HuC Elektronik Hansen and Co
Original Assignee
HuC Elektronik Hansen and Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HuC Elektronik Hansen and Co filed Critical HuC Elektronik Hansen and Co
Publication of EP0217839A1 publication Critical patent/EP0217839A1/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
    • H03J7/00—Automatic frequency control; Automatic scanning over a band of frequencies
    • H03J7/02—Automatic frequency control
    • H03J7/04—Automatic frequency control where the frequency control is accomplished by varying the electrical characteristics of a non-mechanically adjustable element or where the nature of the frequency controlling element is not significant
    • H03J7/08—Automatic frequency control where the frequency control is accomplished by varying the electrical characteristics of a non-mechanically adjustable element or where the nature of the frequency controlling element is not significant using varactors, i.e. voltage variable reactive diodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D3/00—Demodulation of angle-, frequency- or phase- modulated oscillations
    • H03D3/001—Details of arrangements applicable to more than one type of frequency demodulator
    • H03D3/003—Arrangements for reducing frequency deviation, e.g. by negative frequency feedback
    • H03D3/005—Arrangements for reducing frequency deviation, e.g. by negative frequency feedback wherein the demodulated signal is used for controlling a bandpass filter

Definitions

  • the invention relates to a circuit for automatic tuning for FM receivers according to the preamble of the main claim.
  • the received signal is converted via one or more mixing stages into intermediate frequency signals which are fed to a demodulator via intermediate frequency filters, in which they are converted into low-frequency signals.
  • intermediate frequency filters in which they are converted into low-frequency signals.
  • the filters In order to keep interference as low as possible, efforts are made to design the filters to be narrow-band (DE-OS 30 48 263), an after-control voltage being derived from the output voltage of the demodulator, which shifts the resonance frequency of the narrow-band intermediate-frequency filter connected upstream of the demodulator in such a way that the respective instantaneous value of the intermediate frequency always within the pass range of the filter. Since these tracking filters are very narrow-band, it is important that the transmitter to be received is very well tuned. Manual tuning is generally not enough for good reception.
  • the invention is therefore based on the object of providing a circuit arrangement for automatic tuning for FM receivers, in particular for receivers with narrow-band tracking filters, which ensures in a precise and simple manner that the carrier lies in the resonance range of the filter.
  • the analog and digital circuit arrangement offers a fast and precise readjustment of the intermediate frequency in the resonance range of the filter or filters in an indirect and direct manner, so that a flawless and sharp reception of the desired transmitter is ensured.
  • the oscillator maintains the frequency value immediately before the shutdown by a storage device and thus does not run out of the set reception area.
  • a device is provided in the stand-by mode, which sweeps the tracking filter by continuously increasing and / or decreasing the oscillator frequency over the permissible frequency tolerance range of the channel.
  • Fig. 1 shows a first embodiment of the circuit configuration of the present invention
  • Fig. 2 shows a second embodiment of the circuit configuration of the present invention.
  • Fig. 3 shows a circuit for gradually changing the oscillator frequency.
  • 10 denotes the mixer stage, to which the received signal indicated by the arrow is supplied, which comes directly from the receive stage or has been converted into intermediate frequency signals via one or more mixer and filter stages.
  • the output of the mixer stage 10 is connected to an IF filter 13, which consists, for example, of several tracking filters.
  • the IF filter 13 is connected to the input of a demodulator 14, at whose output the low-frequency signals are present, which consist of an alternating voltage superimposed on a direct voltage.
  • the output signals of the demodulator 14 are converted in a known manner via a loudspeaker 15 into acoustic signals.
  • the output of the demodulator is also connected to a low-pass filter 16 with a large time constant, which is connected via an inverter 17 to the actual value input of an inverting integral controller 18.
  • the setpoint input of the integral controller 18 is connected to a voltage divider 19 which specifies a fixed DC voltage.
  • the output of the integral regulator 18 is connected to the voltage-controlled oscillator 12 via a sample and hold circuit.
  • the output of the IF filter 13 leads to a rectification circuit 21 which is connected to a threshold switch 22 designed as a Schmitt trigger.
  • the output of the threshold switch 22 is connected to an input of the sasple and hold circuit 20.
  • the operation of the circuit arrangement according to FIG. 1 will be described in the following.
  • the DC voltage contained in the output signal of the demodulator 14, by which the AC component fluctuates, is a measure of the position of the intermediate frequency signal.
  • the low-pass filter 16 with a large time constant filters this DC component out of the output signal of the demodulator 14, which forms the actual value at the integral controller 18 as a DC voltage via the inverter 17.
  • the fixed predetermined target voltage corresponding to the target IF is generated by the voltage divider 19 and the
  • the integral controller 18 supplies a control signal which is fed via the sample and hold circuit 20 to the voltage-controlled oscillator 12, the output frequency of which changes depending on the control signal, as a result of which the frequency of the intermediate frequency signal changes in Direction of the target frequency shifts.
  • This circuit described in this way forms a closed control loop, which has the effect that the intermediate frequency signal is always in the resonance range of the IF filter 13.
  • the IF signal would run out of the resonance range of the IF filter, for example in the case of a field strength reduction due to shadowing, since the control voltage assumes an undefined value due to the noise. After the field strength has increased again (end of shadowing), the previously set transmitter could then no longer be received.
  • the sample and hold circuit 20 is provided.
  • the output signal of the IF filter 13, which is a measure of the field strength, is rectified via the rectifier circuit 21 and fed to the threshold switch 22. If the rectified voltage falls below the threshold value specified by the threshold switch 22, that is to say if the field strength drops below a certain value, the logic output state of the threshold switch 22 changes from 0 to 1 or vice versa.
  • This change in the logic state is communicated to the control input of the sample and hold circuit 20, which stores the control value currently being applied by the integral controller 18 and supplies it to the voltage-controlled oscillator 12 until the field strength increases again and the threshold value switch 22 again changes its logic output state.
  • the intermediate frequency signal remains in the set transmission range even when the field strength is reduced.
  • the DC voltage component of the output signal of the demodulator 14 can change to a small extent due to different tolerances of the components during the lifetime of the receiver, so that the setpoint on the integral controller must be changed accordingly.
  • This is achieved by a potentiometer 23 provided in the voltage divider 19, which allows the setpoint voltage at the input of the controller 18 to be adjusted by a small amount.
  • Another way to compensate for the different tolerances is to change the Operating point of the IF filter, which usually has capacitance diodes.
  • the operating point is set via a voltage divider, which can also be made slightly changeable by providing a variable resistor.
  • the IF filter 13 is shown as a plurality of tracking filters arranged one behind the other, the control or regulation of these tracking filters, as in FIG. 1, not being shown, since it is not the subject of the present application.
  • the output of the IF filter is connected via a limiter amplifier 25 to the counting input of a first counter 26, the output of which is connected to the reset input of a second counter 27, this counter receiving pulses with a predetermined target frequency, which is indicated by arrow 28 .
  • the output of the second counter 27 is connected to the reset input of the first counter 26.
  • the output of the first counter 26 is connected to one input of an AND gate 29, the other input of which is the output of the threshold switch 22. Accordingly, the output of the second counter 27 is connected to a UBD gate 30, which is also connected to the output of the threshold switch 22.
  • the outputs of the AND gates 29, 30 are each connected to a first and a second control input 31, 32 of a programmable divider 33.
  • the divider 33 is part of a PLL circuit 34, which has a phase comparator 35, a low-pass filter 36 and a voltage-controlled oscillator 37 in a known manner.
  • the divider 33 is connected to an input of the phase comparator 35, at the other input of which there is a pulse source 38 which supplies pulses with a low target frequency of the so-called reference frequency.
  • the output of the PLL circuit 34 is optionally connected to the mixer 10 via a further divider 39.
  • the modulated intermediate frequency signal is at the output of the IF filter.
  • This alternating signal is sent to the limiter amplifier 25, at the output of which the intermediate frequency is present as a square-wave signal which is passed to the first counter 26.
  • the second counter 27 receives the pulses 28 with the target frequency for the intermediate frequency signal.
  • the pulses are counted both by the counter 26 for frequency averaging and by the counter 27 during a fixed predetermined counting period which is determined by a predetermined final counter reading, the predetermined final counter readings for both counters being different depending on the target frequency supplied. If the final counter reading is reached, an output pulse is delivered. If, for example, the counter 27 reaches the fixed predetermined reading before the first counter 26, the pulse at the output of the second counter 27 resets the first counter 26. before it reaches the predetermined counter reading. The same applies vice versa when the first counter 26 first runs to the final counter reading.
  • the relevant output signal is passed on via one of the AND gates 29, 30 and reaches one of the control inputs 31, 32 of the programmable divider 33.
  • the divider divides the output frequency of the voltage-controlled oscillator 37 down to the reference frequency, whereby when a pulse is applied to the control input 31, the division factor is increased step by step, ie incremented and when output pulses are applied to the control input 32, the division factor of the divider 33 is reduced by one step, i.e. is decremented.
  • the frequency control of the oscillator 37 by incrementing or decrementing the divider 33 is such that the intermediate frequency is regulated to the target frequency applied to the counter 27.
  • the frequency of the pulse source 38 should be very low. If the reference frequency is low, a low-pass filter with a low cut-off frequency must be selected so that the control time is also relatively long. In order to achieve a faster transient response, a divider 39 can be provided between the PLL circuit 34 and the mixing stage 10. which divides the output frequency of the PLL circuit 34 down. This measure allows a higher frequency to be selected for the reference frequency, so that the settling time of the low pass 36 is shortened.
  • the exemplary embodiment according to FIG. 2 is preferably used for radio in radio receivers in which only noise and no sufficiently high field strength is available in stand-by mode.
  • FIG. 3 A circuit arrangement for implementation is shown in FIG. 3, the circuit serving as an additional circuit to the control circuit according to FIG. 2 and some components from FIG. 2 are also shown here.
  • the threshold switch 22, not shown, is connected to a timer 40, the output of which is connected to the one input of two AND gates 41.
  • At the second inputs of the AND gates 41, 42 are the outputs of two further AND gates 43, 44, one input of which is connected to the output of a divider 45 connected to a pulse source, for example the pulse source 38.
  • a further divider 46 At the other inputs there is the output of a further divider 46 with a smaller division ratio, an inverter 47 being interposed to the AND gate 44.
  • divider 45 At the output of divider 45 there is a pulse train with a higher frequency than the pulse train at the output of divider 46.
  • the outputs of the AND gates 43, 44 each provide one for the other through the divider 46 given time a pulse train. If there is a sufficiently high field strength at the output of the IF filter 13, these pulse sequences are blocked at the AND gates 41, 42. If the field strength is below the value specified by the threshold switch 22 for a period of time specified by the timer 40, the AND gates 41, 42 switch through and the pulse trains pass via the OR gates 48, 49 to the control inputs 31, 32 of the programmable one Divider 33 of the PLL circuit 34.
  • the set channel range is traversed step by step from low frequencies to higher frequencies, while it is traversed step by step from the high frequencies to lower frequencies by the pulse train at the control input 32. If a transmitter is found, the field strength increases and the threshold switch 22 switches off the wobble circuit according to FIG. 3.
  • this circuit according to FIG. 3 can be used not only for radio devices but also for other receivers.

Abstract

Un circuit de sélectivité automatique est utilisé pour des récepteurs FM, en particulier pour des récepteurs ayant des filtres de retransmission à bande étroite. Ces récepteurs comprennent généralement un étage de changement de fréquence (10) commandé par un oscillateur (12), au moins un filtre (13) pour filtrer les fréquences intermédiaires et un démodulateur (14). La sélectivité est effectuée par une boucle fermée de régulation. Dans un mode de réalisation, il se forme une valeur moyenne de la tension de sortie du démodulateur, qui est comparée à une tension prescrite (U prescrite) qui donne un niveau de référence pour les signaux de fréquence intermédiaire. La fréquence de l'oscillateur est réglée en fonction de la différence entre la valeur moyenne et la tension prescrite. Dans un autre mode de réalisation , il se forme une valeur moyenne de la fréquence intermédiaire, qui est comparée à une fréquence prescrite qui donne le niveau de référence de la fréquence intermédiaire, la fréquence de l'oscillateur étant réglée en fonction de la différence entre la valeur moyenne de la fréquence intermédiaire et la fréquence prescrite.An automatic discrimination circuit is used for FM receivers, in particular for receivers having narrowband retransmission filters. These receivers generally include a frequency change stage (10) controlled by an oscillator (12), at least one filter (13) for filtering the intermediate frequencies and a demodulator (14). The selectivity is carried out by a closed regulation loop. In one embodiment, an average value of the output voltage of the demodulator is formed, which is compared with a prescribed voltage (prescribed U) which gives a reference level for the intermediate frequency signals. The frequency of the oscillator is adjusted according to the difference between the average value and the prescribed voltage. In another embodiment, an average value of the intermediate frequency is formed, which is compared with a prescribed frequency which gives the reference level of the intermediate frequency, the frequency of the oscillator being adjusted as a function of the difference between the mean value of the intermediate frequency and the prescribed frequency.

Description

Schaltung zur automatischen Scharfabstimmung für FM-EmpfängerAutomatic tuning circuit for FM receivers
Die Erfindung bezieht sich auf eine Schaltung zur automatischen Scharfabstimmung für FM-Empfänger nach dem Oberbegriff des Hauptanspruchs.The invention relates to a circuit for automatic tuning for FM receivers according to the preamble of the main claim.
Bei bekannten FM-Empfängern wird das empfangene Signal über eine oder mehrere Mischstufen in zwischenfrequente Signale umgewandelt, die über Zwischenfrequenzfilter einem Demodulator zugeleitet werden, in dem sie in Niederfrequenzsignale umgewandelt werden. Um Störungen so gering als möglich zu halten, ist man bestrebt, die Filter schmalbandig auszubilden (DE-OS 30 48 263), wobei von der AusgangsSpannung des Demodulators eine NachsteuerSpannung abgeleitet wird, die die Resonanzfrequenz des dem Demodulator vorgeschalteten schmalbandigen Zwischenfrequenzfilters derart verschiebt, daß der jeweilige Momentanwert der Zwischenfrequenz stets innerhalb des Durchlaß bereiches des Filters liegt. Da diese Mitlauffilter sehr schmalbandig ausgeführt sind, ist es wichtig, daß eine sehr gute Scharfabstimmung des zu empfangenen Senders vorgenommen wird. Eine manuelle Scharfabstimmung reicht im allgemeinen für einen guten Empfang nicht aus.In known FM receivers, the received signal is converted via one or more mixing stages into intermediate frequency signals which are fed to a demodulator via intermediate frequency filters, in which they are converted into low-frequency signals. In order to keep interference as low as possible, efforts are made to design the filters to be narrow-band (DE-OS 30 48 263), an after-control voltage being derived from the output voltage of the demodulator, which shifts the resonance frequency of the narrow-band intermediate-frequency filter connected upstream of the demodulator in such a way that the respective instantaneous value of the intermediate frequency always within the pass range of the filter. Since these tracking filters are very narrow-band, it is important that the transmitter to be received is very well tuned. Manual tuning is generally not enough for good reception.
Der Erfindung liegt daher die Aufgabe zugrunde, eine Schaltungsanordnung zur automatischen Scharfabstimmung für FM-Empfänger insbesondere für Empfänger mit schmalbandigen Mitlauffiltern zu schaffen, die in genauer und einfacher Weise gewährleistet, daß der Träger im Resonanzbereich des Filters liegt.The invention is therefore based on the object of providing a circuit arrangement for automatic tuning for FM receivers, in particular for receivers with narrow-band tracking filters, which ensures in a precise and simple manner that the carrier lies in the resonance range of the filter.
Diese Aufgabe wird erfindungsgemäß durch die kennzeichnenden Merkmale des Anspruchs 1 oder des Anspruchs 2 in Verbindung mit den Merkmalen des Oberbegriffs gelöst.This object is achieved according to the invention by the characterizing features of claim 1 or claim 2 in conjunction with the features of the preamble.
Die analoge und die digitale Schaltungsanordnung bietet in mittelbarer und unmittelbarer Weise eine schnelle und genaue Nachregelung der Zwischenfrequenz in dem Resonanzbereich des oder der Filter, so daß ein einwandfreier und scharfer Empfang des gewünschten Senders gewährleistet wird.The analog and digital circuit arrangement offers a fast and precise readjustment of the intermediate frequency in the resonance range of the filter or filters in an indirect and direct manner, so that a flawless and sharp reception of the desired transmitter is ensured.
Durch die in den Unteransprüchen angegebenen Maßnahmensind vorteilhafte Weiterbildungen und Verbesserungen möglich. Besonders vorteilhaft ist, daß der Oszillator in dem Fall, in welchem die Feldstärke beispielsweise durch Abschattung einen bestimmten Wert unterschreitet, den Frequenzwert unmittelbar vor der Abschaltung durch eine Speichervorrichtung beibehält und somit nicht aus dem eingestellten Empfangsbereich herausläuft. Bei Funkgeräten ist es besonders vorteilhaft, daß im stand by Betrieb eine Einrichtung vorgesehen ist, die das Mitlauffilter durch ständiges schrittweises Erhöhen und/oder Verringern der Oszillatorfrequenz über den zulässigen Frequenztoleranzbereich des Kanals gewobbelt wird.Advantageous further developments and improvements are possible through the measures specified in the subclaims. It is particularly advantageous that, in the case in which the field strength falls below a certain value, for example due to shadowing, the oscillator maintains the frequency value immediately before the shutdown by a storage device and thus does not run out of the set reception area. In the case of radio devices, it is particularly advantageous that a device is provided in the stand-by mode, which sweeps the tracking filter by continuously increasing and / or decreasing the oscillator frequency over the permissible frequency tolerance range of the channel.
Die Erfindung ist in der Zeichnung dargestellt und wird in der nachfolgenden Beschreibung näher erläutert. Es zeigen:The invention is illustrated in the drawing and is explained in more detail in the following description. Show it:
Fig. 1 ein erstes Ausführungsbeispiel der schaltungsgemäßen Ausgestaltung der vorliegenden Erfindung;Fig. 1 shows a first embodiment of the circuit configuration of the present invention;
Fig. 2 ein zweites Ausführungsbeispiel der schaltungsgemäßen Ausgestaltung der vorliegenden Erfindung; undFig. 2 shows a second embodiment of the circuit configuration of the present invention; and
Fig. 3 eine Schaltung zur schrittweisen Veränderung der Oszillatorfrequenz.Fig. 3 shows a circuit for gradually changing the oscillator frequency.
In Fig. 1 ist mit 10 die Mischstufe bezeichnet, dem das durch den Pfeil bezeichnete Empfangssignal zugeführt wird, das direkt von der Empfangsstufe kommt oder über eine oder mehrere Misch- und Filterstufen in zwischenfrequente Signale umgewandelt wurde. Der Mischstufe 10 werden die Ausgangssignale eines Oszillators 12 zugeleitet, der als feststehender, nicht manuell durchstimmbarer spannungsgesteuerter Oszlllator ausgebildet ist. Der Ausgang der Mischstufe 10 ist an ein ZF-Filter 13 angeschlossen, das beispielsweise aus mehreren Mitlauffiltern besteht. Das ZF-Filter 13 ist mit dem Eingang eines Demodulators 14 verbunden, an dessen Ausgang die niederfrequenten Signale anstehen, die aus einer Gleichspannung überlagerten Wechselspannung bestehen. Die Ausgangssignale des Demodulators 14 werden in bekannter Weise über einen Lautsprecher 15 in akustische Signale umgewandelt. Der Ausgang des Demodulators ist außerdem mit einem Tiefpaß 16 mit einer großen Zeitkonstante verbunden, der über einen Inverter 17 an den Istwert-Eingang eines invertierenden Integralreglers 18 angeschlossen ist. Der Sollwert-Eingang des Integralreglers 18 ist mit einem, eine feste Gleichspannung vorgebenden Spannungsteiler 19 verbunden. Der Ausgang des Integralreglers 18 steht über eine Sample and Hold-Schaltung mit dem spannungsgesteuerten Oszillator 12 in Verbindung. Der Ausgang des ZF-Filters 13 führt auf eine Gleichrichtschaltung 21, die mit einem als Schmitt-Trigger ausgebildeten Schwellenwertschalter 22 verbunden ist. Der Ausgang des Schwellenwertschalters 22 ist an einen Eingang der Sasple and Hold-Schaltung 20 angeschlossen.In Fig. 1, 10 denotes the mixer stage, to which the received signal indicated by the arrow is supplied, which comes directly from the receive stage or has been converted into intermediate frequency signals via one or more mixer and filter stages. The output stage of an oscillator 12, which is a fixed, not manually tunable voltage-controlled, is fed to the mixer stage 10 Oszlllator is formed. The output of the mixer stage 10 is connected to an IF filter 13, which consists, for example, of several tracking filters. The IF filter 13 is connected to the input of a demodulator 14, at whose output the low-frequency signals are present, which consist of an alternating voltage superimposed on a direct voltage. The output signals of the demodulator 14 are converted in a known manner via a loudspeaker 15 into acoustic signals. The output of the demodulator is also connected to a low-pass filter 16 with a large time constant, which is connected via an inverter 17 to the actual value input of an inverting integral controller 18. The setpoint input of the integral controller 18 is connected to a voltage divider 19 which specifies a fixed DC voltage. The output of the integral regulator 18 is connected to the voltage-controlled oscillator 12 via a sample and hold circuit. The output of the IF filter 13 leads to a rectification circuit 21 which is connected to a threshold switch 22 designed as a Schmitt trigger. The output of the threshold switch 22 is connected to an input of the sasple and hold circuit 20.
Die Wirkungsweise der Schaltungsanorndung nach Fig. 1 soll im folgenden beschrieben werden. Die im Ausgangssigńal des Demodulators 14 enthaltene Gleichspannung, um die der Wechselanteil schwankt, ist ein Maß für die Lage des Zwischenfrequenzsignals. Der Tiefpaß 16 mit großer Zeitkonstante filtert diesen Gleichanteil aus dem Ausgangssignal des Demodulators 14 heraus, die als Gleichspannung über den Inverter 17 den Ist-Wert am Integralregler 18 bildet. Die der Soll-ZF entsprechende feste vorgegebene Sollspannung wird vom Spannungsteiler 19 erzeugt und demThe operation of the circuit arrangement according to FIG. 1 will be described in the following. The DC voltage contained in the output signal of the demodulator 14, by which the AC component fluctuates, is a measure of the position of the intermediate frequency signal. The low-pass filter 16 with a large time constant filters this DC component out of the output signal of the demodulator 14, which forms the actual value at the integral controller 18 as a DC voltage via the inverter 17. The fixed predetermined target voltage corresponding to the target IF is generated by the voltage divider 19 and the
Sollwert-Eingang zugeführt. Weicht der Istwert der Spannung vom Sollwert ab, so liefert der Integralregler 18 ein Regelsignal, das über die Sample and Hold-Schaltung 20 dem spannungs- gesteuerten Oszillator 12 zugeführt wird, dessen Ausgangsfrequenz sich abhängig vom Regelsignal ändert, wodurch sich die Frequenz des Zwischenfrequenzsignals in Richtung der Sollfrequenz verschiebt. Diese so beschriebene Schaltung bildet einen geschlossenen Regelkreis, der bewirkt, daß das Zwischenfrequenzsignal immer im Resonanzbereich des ZF-Filters 13 liegt.Setpoint input fed. If the actual value of the voltage deviates from the target value, the integral controller 18 supplies a control signal which is fed via the sample and hold circuit 20 to the voltage-controlled oscillator 12, the output frequency of which changes depending on the control signal, as a result of which the frequency of the intermediate frequency signal changes in Direction of the target frequency shifts. This circuit described in this way forms a closed control loop, which has the effect that the intermediate frequency signal is always in the resonance range of the IF filter 13.
Wenn keine weiteren Vorkehrungen getroffen würden, so würde zum Beispiel bei einer Feldstärkeverringerung aufgrund einer Abschattung das ZF-Signal aus dem Resonanzbereich des ZF-Filters herauslaufen, da aufgrund des Rauschens die Regelspannung einen Undefinierten Wert einnimmt. Nach erneutem Anwachsen der Feldstärke (Ende der Abschattung) könnte der vorher eingestellte Sender dann nicht mehr empfangen werden. Um diesen Nachteil zu vermeiden, ist die Sample and Hold-Schaltung 20 vorgesehen. Das Ausgangssignal des ZF-Filters 13, das ein Maß für die Feldstärke ist, wird über die Gleichrichterschaltung 21 gleichgerichtet und dem Schwellenwertschalter 22 zugeleitet. Bei Unterschreiten der gleichgerichteten Spannung des durch den Schwellenwertschalter 22 vorgegebenen Schwellenwertes, das heißt bei Abfallen der Feldstärke unter einen bestimmten Wert, ändert sich der logische Ausgangszustand des Schwellenwertschalters 22 von 0 auf 1 oder umgekehrt. Diese Änderung des logischen Zustandes wird dem Steuereingang der Sample and Hold-Schaltung 20 mitgeteilt, die den gerade anliegenden Regelwert vom Integralregler 18 speichert und solange an den spannungsgesteuerten Oszillator 12 liefert, bis die Feldstärke wieder ansteigt und der Schwellenwertschalter 22 abermals seinen logischen Ausgangszustand ändert. Durch diese Maßnahme bleibt das Zwischen- frequenzsignal auch bei Verringerung der Feldstärke im eingestellten Sendebereich.If no further precautions were taken, the IF signal would run out of the resonance range of the IF filter, for example in the case of a field strength reduction due to shadowing, since the control voltage assumes an undefined value due to the noise. After the field strength has increased again (end of shadowing), the previously set transmitter could then no longer be received. In order to avoid this disadvantage, the sample and hold circuit 20 is provided. The output signal of the IF filter 13, which is a measure of the field strength, is rectified via the rectifier circuit 21 and fed to the threshold switch 22. If the rectified voltage falls below the threshold value specified by the threshold switch 22, that is to say if the field strength drops below a certain value, the logic output state of the threshold switch 22 changes from 0 to 1 or vice versa. This change in the logic state is communicated to the control input of the sample and hold circuit 20, which stores the control value currently being applied by the integral controller 18 and supplies it to the voltage-controlled oscillator 12 until the field strength increases again and the threshold value switch 22 again changes its logic output state. As a result of this measure, the intermediate frequency signal remains in the set transmission range even when the field strength is reduced.
Der Gleichspannungsanteil des Ausgangssignals des Demodulators 14 kann sich aufgrund von unterschiedlichen Toleranzen der Bauelemente während der Lebensdauer des Empfängers in geringem Maße ändern, so daß dem entsprechend der am Integralregler liegende Sollwert geändert werden muß. Dies wird durch ein im Spannungsteiler 19 vorgesehenes Potentiometer 23 erreicht, das eine Verstellung der Sollwertspannung am Eingang des Reglers 18 um ein geringes Maß erlaubt. Eine andere Möglichkeit zur Kompensation der unterschiedlichen Toleranzen besteht in einer Veränderung des Arbeitspunktes des ZF-Filters, das üblicherweise Kapazitätsdioden aufweist. Der Arbeitspunkt wird über einen Spannungsteiler eingestellt, der durch Vorsehen eines veränderbaren Widerstandes ebenfalls im geringen Maße veränderbar gemacht werden kann.The DC voltage component of the output signal of the demodulator 14 can change to a small extent due to different tolerances of the components during the lifetime of the receiver, so that the setpoint on the integral controller must be changed accordingly. This is achieved by a potentiometer 23 provided in the voltage divider 19, which allows the setpoint voltage at the input of the controller 18 to be adjusted by a small amount. Another way to compensate for the different tolerances is to change the Operating point of the IF filter, which usually has capacitance diodes. The operating point is set via a voltage divider, which can also be made slightly changeable by providing a variable resistor.
In Fig. 2 ist ein weiteres Ausführungsbeispiel dargestellt, das in digitaler Weise arbeitet. Gleiche Bauteile sind dabei mit den gleichen Bezugszeichen versehen. Das ZF-Filter 13 ist in diesem Ausführungsbeispiel als mehrere hintereinander angeordnete Mitlauffilter dargestellt, wobei die Steuerung bzw. Regelung dieser Mitlauffilter ebenso wie in der Fig. 1 nicht dargestellt ist, da sie nicht Gegenstand der vorliegenden Anmeldung ist. Der Ausgang des ZF-Filters ist über einen Begrenzerverstärker 25 mit dem Zähleingang eines ersten Zählers 26 verbunden, dessen Ausgang an den Rücksetzeingang eines zweiten Zählers 27 angeschlossen ist, wobei dieser Zähler Impulse mit einer fest vorgegebenen Sollfrequenz erhält, was durch den Pfeil 28 angedeutet ist. Der Ausgang des zweiten Zählers 27 ist mit dem Rücksetzeingang des ersten Zählers 26 verbunden. Der Ausgang des ersten Zählers 26 ist an den einen Eingang eines UND-Gatters 29 angeschlossen, an dessen anderem Eingang der Ausgang des Schwellenwertschalters 22 liegt. Entsprechend ist der Ausgang des zweiten Zählers 27 ait einem UBD-Gatter 30 verbunden, das ebenfalls an den Ausgang des Schwellenwertschalters 22 angeschlossen ist. Die Ausgänge der UND-Gatter 29, 30 sind jeweils mit einem ersten und einem zweiten Steuereingang 31, 32 eines programmierbaren Teilers 33 verbunden. Der Teiler 33 ist Bestandteil einer PLL-Schaltung 34, die in bekannter Weise einen Phasenvergleicher 35, einen Tiefpaß 36 und einen spannungsgesteuerten Oszillator 37 aufweist. Der Teiler 33 ist mit einem Eingang des Phasenvergleichers 35 verbunden, an dessen anderem Eingang eine Impulsquelle 38 liegt, die Impulse mit einer niedrigen Sollfrequenz der sogenannten Referenzfrequenz liefert. Der Ausgang der PLL-Schaltung 34 ist gegebenenfalls über einen weiteren Teiler 39 mit dem Mischer 10 verbunden.2 shows a further exemplary embodiment which works in a digital manner. The same components are provided with the same reference numerals. In this exemplary embodiment, the IF filter 13 is shown as a plurality of tracking filters arranged one behind the other, the control or regulation of these tracking filters, as in FIG. 1, not being shown, since it is not the subject of the present application. The output of the IF filter is connected via a limiter amplifier 25 to the counting input of a first counter 26, the output of which is connected to the reset input of a second counter 27, this counter receiving pulses with a predetermined target frequency, which is indicated by arrow 28 . The output of the second counter 27 is connected to the reset input of the first counter 26. The output of the first counter 26 is connected to one input of an AND gate 29, the other input of which is the output of the threshold switch 22. Accordingly, the output of the second counter 27 is connected to a UBD gate 30, which is also connected to the output of the threshold switch 22. The outputs of the AND gates 29, 30 are each connected to a first and a second control input 31, 32 of a programmable divider 33. The divider 33 is part of a PLL circuit 34, which has a phase comparator 35, a low-pass filter 36 and a voltage-controlled oscillator 37 in a known manner. The divider 33 is connected to an input of the phase comparator 35, at the other input of which there is a pulse source 38 which supplies pulses with a low target frequency of the so-called reference frequency. The output of the PLL circuit 34 is optionally connected to the mixer 10 via a further divider 39.
Am Ausgang des ZF-Filters liegt das modulierte Zwischenfrequenzsignal. Dieses Wechselsignal wird auf den Begrenzerverstärker 25 gegeben, an dessen Ausgang die Zwischenfrequenz als RechteckSignal vorliegt, welches auf den ersten Zähler 26 geleitet wird. Der zweite Zähler 27 erhält die Impulse 28 mit der Sollfrequenz für das Zwischenfrequenzsignal. Die Impulse werden sowohl vom Zähler 26 für eine Frequenzmittelwertbildung als auch vom Zähler 27 während einer festen vorgegebenen Zählperiode gezählt, die durch einen vorgegebenen Endzählerstand festgelegt ist, wobei die vorgegebenen Endzählerstände für beide Zähler je nach gelieferter Sollfrequenz unterschiedlich sein können. Wird der Endzählerstand erreicKt", so wird ein Ausgangsimpuls geliefert. Erreicht beispielsweise der Zähler 27 den fest vorgegebenen Zählerstand vor dem ersten Zähler 26, wird durch den am Ausgang des zweiten Zählers 27 anstehenden Impuls der erste Zähler 26 rückgesetzt. bevor dieser den fest vorgegebenen Zählerstand erreicht. Entsprechendes gilt umgekehrt, wenn der erste Zähler 26 zuerst auf den Endzählerstand läuft.The modulated intermediate frequency signal is at the output of the IF filter. This alternating signal is sent to the limiter amplifier 25, at the output of which the intermediate frequency is present as a square-wave signal which is passed to the first counter 26. The second counter 27 receives the pulses 28 with the target frequency for the intermediate frequency signal. The pulses are counted both by the counter 26 for frequency averaging and by the counter 27 during a fixed predetermined counting period which is determined by a predetermined final counter reading, the predetermined final counter readings for both counters being different depending on the target frequency supplied. If the final counter reading is reached, an output pulse is delivered. If, for example, the counter 27 reaches the fixed predetermined reading before the first counter 26, the pulse at the output of the second counter 27 resets the first counter 26. before it reaches the predetermined counter reading. The same applies vice versa when the first counter 26 first runs to the final counter reading.
Wenn die Feldstärke ausreichend hoch ist, wird das betreffende Ausgangssignal über eines der UND-Gatter 29, 30 weitergeleitet und gelangt auf einen der Steuereingänge 31, 32 des programmierbaren Teilers 33. Der Teiler teilt die Ausgangsfrequenz des spannungsgesteuerten Oszillators 37 auf die Referenzfrequenz herunter, wobei bei Anliegen eines Impulses am Steuereingang 31 der Teilungsfaktor jeweils schrittweise erhöht, d.h. inkrementiert und bei Anliegen von Ausgangsimpulsen am Steuereingang 32 der Teilungsfaktor des Teilers 33 jeweils um einen Schritt verringert, d.h. dekrementiert wird. Die Frequenzregelung des Oszillators 37 durch In- bzw. Dekrementieren des Teilers 33 ist derart, daß die Zwischenfrequenz auf die am Zähler 27 anliegende Sollfrequenz geregelt wird.If the field strength is sufficiently high, the relevant output signal is passed on via one of the AND gates 29, 30 and reaches one of the control inputs 31, 32 of the programmable divider 33. The divider divides the output frequency of the voltage-controlled oscillator 37 down to the reference frequency, whereby when a pulse is applied to the control input 31, the division factor is increased step by step, ie incremented and when output pulses are applied to the control input 32, the division factor of the divider 33 is reduced by one step, i.e. is decremented. The frequency control of the oscillator 37 by incrementing or decrementing the divider 33 is such that the intermediate frequency is regulated to the target frequency applied to the counter 27.
Um eine gute Regelgenauigkeit der geschlossenen Regelschleife nach Fig. 2 zu erhalten, sollte die Frequenz der Impulsquelle 38 sehr niedrig sein. Bei einer niedrigen Referenzfrequenz muß ein Tiefpaß mit einer niedrigen Grenzfrequenz gewählt werden, so daß damit auch die Regelzeit verhältnismäßig lang ist. Um ein schnelleres Einschwingverhalten zu realisieren, kann ein Teiler 39 zwischen PLL-Schaltung 34 und Mischstufe 10 vorgesehen sein. der die Ausgangsfrequenz der PLL-Schaltung 34 herunterteilt. Durch diese Maßnahme kann eine höhere Frequenz für die Referenzfrequenz gewählt werden, so daß die Einschwingzeit des Tiefpasses 36 verkürzt wird. Das Ausführungsbeispiel nach Fig. 2 wird vorzugsweise für den Funk bei Funkempfängern verwendet, bei denen im stand by Betrieb nur Rauschen und keine genügend hohe Feldstärke vorhanden ist. Um daher einen Sender zu finden, muß das Mitlauffilter 13 über den Toleranzbereich des Kanals gewobbelt werden. Eine Schaltungsanordnung zur Durchführung ist in Fig. 3 dargestellt, wobei die Schaltung als Zusatzschaltung zu dem Regelkreis nach Fig. 2 dient und einige Bauteile aus Fig.2 hier ebenfalls dargestellt sind. Der nicht dargestellte Schwellenschalter 22 ist mit einem Zeitgeber 40 verbunden, dessen Ausgang mit dem einen Eingang zweier UND-Gatter 41 verbunden ist. An den zweiten Eingängen der UND-Gatter 41, 42 liegen die Ausgänge zweier weiterer UND-Gatter 43, 44, deren einer Eingang mit dem Ausgang eines an einer Impulsquelle, beispielsweise der Impulsquelle 38, liegenden Teilers 45 verbunden sind. An den anderen Eingängen liegt der Ausgang eines weiteren Teilers 46 mit einem kleineren Teilurgsverhältnis, wobei zu dem UND-Gatter 44 ein Inverter 47 zwischengeschaltet ist.In order to obtain good control accuracy of the closed control loop according to FIG. 2, the frequency of the pulse source 38 should be very low. If the reference frequency is low, a low-pass filter with a low cut-off frequency must be selected so that the control time is also relatively long. In order to achieve a faster transient response, a divider 39 can be provided between the PLL circuit 34 and the mixing stage 10. which divides the output frequency of the PLL circuit 34 down. This measure allows a higher frequency to be selected for the reference frequency, so that the settling time of the low pass 36 is shortened. The exemplary embodiment according to FIG. 2 is preferably used for radio in radio receivers in which only noise and no sufficiently high field strength is available in stand-by mode. Therefore, in order to find a transmitter, the tracking filter 13 must be wobbled over the tolerance range of the channel. A circuit arrangement for implementation is shown in FIG. 3, the circuit serving as an additional circuit to the control circuit according to FIG. 2 and some components from FIG. 2 are also shown here. The threshold switch 22, not shown, is connected to a timer 40, the output of which is connected to the one input of two AND gates 41. At the second inputs of the AND gates 41, 42 are the outputs of two further AND gates 43, 44, one input of which is connected to the output of a divider 45 connected to a pulse source, for example the pulse source 38. At the other inputs there is the output of a further divider 46 with a smaller division ratio, an inverter 47 being interposed to the AND gate 44.
Am Ausgang des Teilers 45 liegt eine Impulsfolge mit einer zu der am Ausgang des Teilers 46 liegenden Impulsfolge höheren Frequenz. Die Ausgänge der UND-Gatter 43, 44 liefern jeweils wechselseitig für eine durch den Teiler 46 vorgegebene Zeit eine Impulsfolge. Ist eine ausreichend hohe Feldstärke am Ausgang des ZF-Filters 13 gegeben, so werden diese Impulsfolgen an den UND-Gattern 41, 42 gesperrt. Liegt die Feldstärke für einen durch den Zeitgeber 40 vorgegebenen Zeitraum unter dem durch den Schwellenwertschalter 22 vorgegebenen Wert, so schalten die UND-Gatter 41, 42 durch und die Impulsfolgen gelangen über die ODER-Gatter 48, 49 auf die Steuereingänge 31, 32 des programmierbaren Teilers 33 der PLL-Schaltung 34. Durch die an dem Steuereingang 31 liegende Impulsfolge wird der eingestellte Kanalbereich von niedrigen Frequenzen zu höheren Frequenzen schrittweise durchfahren, während er durch die an dem Steuereingang 32 liegende Impulsfolge schrittweise von hohen Frequenzen zu niedrigeren Frequenzen durchfahren wird. Wird ein Sender gefunden, so steigt die Feldstärke und der Schwellenwertschalter 22 schaltet die Wobbelschaltung nach Fig. 3 ab. Selbstverständlich ist diese Schaltung nach Fig. 3 nicht nur für Funkgeräte sondern auch für andere Empfänger verwendbar. At the output of divider 45 there is a pulse train with a higher frequency than the pulse train at the output of divider 46. The outputs of the AND gates 43, 44 each provide one for the other through the divider 46 given time a pulse train. If there is a sufficiently high field strength at the output of the IF filter 13, these pulse sequences are blocked at the AND gates 41, 42. If the field strength is below the value specified by the threshold switch 22 for a period of time specified by the timer 40, the AND gates 41, 42 switch through and the pulse trains pass via the OR gates 48, 49 to the control inputs 31, 32 of the programmable one Divider 33 of the PLL circuit 34. Through the pulse sequence at the control input 31, the set channel range is traversed step by step from low frequencies to higher frequencies, while it is traversed step by step from the high frequencies to lower frequencies by the pulse train at the control input 32. If a transmitter is found, the field strength increases and the threshold switch 22 switches off the wobble circuit according to FIG. 3. Of course, this circuit according to FIG. 3 can be used not only for radio devices but also for other receivers.

Claims

Patentansprüche Claims
1. Schaltung zur automatischen Scharfabstimmung für FM-Empfänger, insbesondere für Empfänger mit schmalbandigen Mitlauffiltern, mit einer von einem Oszillator gesteuerten Mischstufe, mindestens einem Filter zum Ausfiltern der ZF-Signale und einem Demodulator, d a d u r c h g e k e n n z e i c h n e t , daß der Mittelwert der Ausgangsspannung des Demodulators (14) gebildet wird, der mit einer die Referenzlage der Zwischenfrequenz angebenden Sollspannung verglichen wird und daß abhängig von der Abweichung zwischen Mittelwert und Sollspannung die Frequenz des Oszillators (12) nachgeregelt wird.1.Circuit for automatic tuning for FM receivers, in particular for receivers with narrowband tracking filters, with a mixing stage controlled by an oscillator, at least one filter for filtering out the IF signals and a demodulator, characterized in that the mean value of the output voltage of the demodulator (14 ) is formed, which is compared with a reference voltage indicating the reference position of the intermediate frequency and that the frequency of the oscillator (12) is readjusted depending on the deviation between the mean value and the target voltage.
2. Schaltung zur automatischen Scharfabstimmung für FM-Empfänger, insbesondere für Empfänger mit schmalbandigen Mitlauffiltern, mit einer von einem Oszillator gesteuerten Mischstufe, mindestens einem Filter zum Ausfiltern der ZF-Signale und einem Demodulator, dadurch gekennzeichnet, daß der Mittelwert der ZF-Frequenz gebildet wird, der mit einer die Referenzlage der Zwischenfrequenz angebenden Sollfrequenz verglichen wird und daß abhängig von der Abweichung zwischen Mittelwert und Sollfrequenz die Frequenz des Oszillators (34) nachgeregelt wird.2. Circuit for automatic tuning for FM receivers, especially for receivers with narrow-band tracking filters, with a mixing stage controlled by an oscillator, at least one filter for filtering out the IF signals and a demodulator, characterized in that the mean value of the IF frequency is formed which is compared with a reference frequency indicating the reference position of the intermediate frequency and that the frequency of the oscillator (34) is readjusted depending on the deviation between the mean value and the reference frequency.
3. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Bildung des Mittelwertes Über einen Tiefpaß (16) mit großer Zeitkonstante erfolgt. 3. Circuit according to claim 1, characterized in that the formation of the mean value takes place via a low-pass filter (16) with a large time constant.
4. Schaltung nach Anspruch 1 oder 3, dadurch gekennzeichnet, daß zum Vergleich ein Integralregler (18) vorgesehen ist, an dessen einem Eingang die Mittelwertspannung und an dessen anderem Eingang die SollSpannung liegt, wobei bei Abweichung ein Steuersignal abgegeben wird.4. A circuit according to claim 1 or 3, characterized in that an integral controller (18) is provided for comparison, at one input of which the mean value voltage and at the other input of which the target voltage is applied, a control signal being emitted in the event of a deviation.
5. Schaltung nach einem der Ansprüche 1, 3 oder 4, dadurch gekennzeichnet, daß der Oszillator (12) ein feststehender, nicht manuell durchstimmbarer spannungsgesteuerter Oszillator ist.5. Circuit according to one of claims 1, 3 or 4, characterized in that the oscillator (12) is a fixed, not manually tunable voltage-controlled oscillator.
6. Schaltung nach Anspruch 1 oder einem der Ansprüche 3 bis 5, dadurch gekennzeichnet, daß zur Kompensation von Toleranzen und Langzeitveränderungen die Sollspannung in geringen Grenzen nachstellbar ist.6. Circuit according to claim 1 or one of claims 3 to 5, characterized in that to compensate for tolerances and long-term changes, the target voltage is adjustable within small limits.
7. Schaltung nach Anspruch 6,dadurch gekennzeichnet, daß die Nachstellung über ein Potentiometer (23) erfolgt, das in einem die Sollspannung vorgebenden Spannungsteiler (19) enthalten ist.7. Circuit according to claim 6, characterized in that the adjustment is carried out via a potentiometer (23) which is contained in a voltage divider (19) which specifies the target voltage.
8. Schaltung nach Anspruch 1 oder einem der Ansprüche 3 bis 5, dadurch gekennzeichnet, daß zur Kompensation von Toleranzen und Langzeitveränderungen der Arbeitspunkt des ZF-Filters (13) veränderbar ist. 8. Circuit according to claim 1 or one of claims 3 to 5, characterized in that the compensation of tolerances and long-term changes, the operating point of the IF filter (13) is variable.
9. Schaltimg nach Anspruch 2, dadurch gekennzeichnet, daß die Mittelwertbildung über einen ersten Zähler (26) durch Zählen der durch die Zwischenfrequenz vorgegebenen Impulse über eine vorgegebene Zählperiode erfolgt.9. Schaltimg according to claim 2, characterized in that the averaging takes place via a first counter (26) by counting the pulses predetermined by the intermediate frequency over a predetermined counting period.
10. Schaltung nach Anspruch 2 oder 9, dadurch gekennzeichnet, daß der Vergleich des Mittelwertes der ZF-Frequenz mit der Sollfrequenz durch Vergleich des Zählerstandes des ersten Zählers (26) mit dem Zählerstand eines zweiten, mit Impulsen (28) mit Sollfrequenz getakteten Zählers (27) erfolgt, wobei abhängig von den Zählerständen ein Steuersignal abgegeben wird.10. A circuit according to claim 2 or 9, characterized in that the comparison of the mean value of the IF frequency with the target frequency by comparing the counter reading of the first counter (26) with the counter reading of a second counter clocked with pulses (28) at the target frequency ( 27) takes place, a control signal being emitted depending on the counter readings.
11. Schaltung nach Anspruch 2, 9 oder 10, dadurch gekennzeichnet, daß der Oszillator als PLL-Schaltung (34) mit Teiler (33) ausgebildet ist, wobei der Teiler ein programmierbarer Teiler (33) ist, dessen Teiiungsverhältnis abhängig vom Vergleich des Mittelwertes der ZF-Frequenz mit der Sollfrequenz schrittweise erhöht oder verringert wird.11. The circuit according to claim 2, 9 or 10, characterized in that the oscillator is designed as a PLL circuit (34) with a divider (33), the divider being a programmable divider (33), the division ratio of which depends on the comparison of the mean the IF frequency is gradually increased or decreased with the target frequency.
12. Schaltung nach Anspruch 10 oder 11, dadurch gekennzeichnet, daß der Ausgang des ersten Zählers (26) mit dem Rücksetzeingang des zweiten Zählers (27) und der Ausgang des zweiten Zählers (27) mit dem Rücksetzeingang des ersten Zählers verbunden ist und daß der Ausgang des ersten Zählers (27) an den Steuereingang (31) des Teilers (33) zur schrittweisen Erhöhung des Teilerverhältnisses und der zweite Zähler (27) an den Steuereingang (32) zum schrittweisen Verringern des Teilerverhältnisses des Teilers (33) angeschlossen ist.12. The circuit according to claim 10 or 11, characterized in that the output of the first counter (26) with the reset input of the second counter (27) and the output of the second counter (27) is connected to the reset input of the first counter and that Output of the first counter (27) to the control input (31) of the divider (33) for gradually increasing the divider ratio and the second counter (27) to the control input (32) for gradually reducing the divider ratio of the divider (33) is connected.
13. Schaltung nach Anspruch 11, dadurch gekennzeichnet, daß zwischen PLL-Schaltung (34) und Mischer (10) ein Teiler (39) zum Herunterteilen der Oszillatorfrequenz vorgesehen ist.13. Circuit according to claim 11, characterized in that a divider (39) is provided between the PLL circuit (34) and mixer (10) for dividing the oscillator frequency.
14. Schaltung nach einem der Ansprüche 1 bis 13, dadurch gekennzeichnet, daß eine Sperrschaltung (20,29,30) vorgesehen ist, die abhängig von der Feldstärke die Steuersignale sperrt oder durchläßt.14. Circuit according to one of claims 1 to 13, characterized in that a blocking circuit (20, 29, 30) is provided which blocks or passes the control signals depending on the field strength.
15. Schaltung nach Anspruch 14 und einem der Ansprüche 1, 3 bis 8, dadurch gekennzeichnet, daß die Sperrschaltung als Sample und Hold-Schaltung (20) ausgebildet ist, die zwischen Integralregler (18) und Oszillator (12) geschaltet ist.15. Circuit according to claim 14 and one of claims 1, 3 to 8, characterized in that the blocking circuit is designed as a sample and hold circuit (20) which is connected between the integral controller (18) and the oscillator (12).
16. Schaltung nach Anspruch 14 und einem der Ansprüche 2, 9 bis 13, dadurch gekennzeichnet, daß die Sperrschaltung als UND-Gatter (29,30) ausgebildet ist.16. The circuit according to claim 14 and one of claims 2, 9 to 13, characterized in that the blocking circuit is designed as an AND gate (29,30).
17. Schaltung nach einem der Ansprüche 14 bis 16, dadurch gekennzeichnet, daß zwischen Ausgang des ZF-Filters (13) und Sperrsσhaltung (20,29,30) eine Gleichrichterschaltung (21) und ein Schwellenwertschalter (22) geschaltet ist. 17. Circuit according to one of claims 14 to 16, characterized in that a rectifier circuit (21) and a threshold switch (22) is connected between the output of the IF filter (13) and Sperrsσhaltung (20,29,30).
18. Schaltung nach einem der Ansprüche 2, 9 bis 14, 16 und 17, dadurch gekennzeichnet, daß bei Nichtvorhandensein einer genügend hohen Feldstärke über eine bestimmte Zeitdauer das ZF-Filter (13) über den Toleranzbereich des Kanals gewobbelt wird.18. Circuit according to one of claims 2, 9 to 14, 16 and 17, characterized in that in the absence of a sufficiently high field strength over a certain period of time, the IF filter (13) is wobbled over the tolerance range of the channel.
19. Schaltung nach Anspruch 18, dadurch gekennzeichnet, daß das Wobbein durch ständiges schrittweises Erhöhen und/oder Verringern des Teilerverhältnisses des programmierbaren Teilers (33) der PLL-Schaltung (34) durchgeführt wird. 19. A circuit according to claim 18, characterized in that the wobble is carried out by continuously increasing and / or decreasing the divider ratio of the programmable divider (33) of the PLL circuit (34).
EP19860901813 1985-03-21 1986-03-18 Circuit for automatic tuning of sharpness in fm receivers Withdrawn EP0217839A1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE3510559 1985-03-21
DE19853510559 DE3510559A1 (en) 1985-03-21 1985-03-21 CIRCUIT FOR AUTOMATIC TUNING FOR FM RECEIVERS

Publications (1)

Publication Number Publication Date
EP0217839A1 true EP0217839A1 (en) 1987-04-15

Family

ID=6266110

Family Applications (1)

Application Number Title Priority Date Filing Date
EP19860901813 Withdrawn EP0217839A1 (en) 1985-03-21 1986-03-18 Circuit for automatic tuning of sharpness in fm receivers

Country Status (4)

Country Link
EP (1) EP0217839A1 (en)
AU (1) AU5589586A (en)
DE (1) DE3510559A1 (en)
WO (1) WO1986005637A1 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5062427A (en) * 1988-05-06 1991-11-05 Kabushiki Kaisha Toshiba Ultrasonic doppler apparatus
GB2220317B (en) * 1988-05-28 1992-07-22 Motorola Israel Ltd Automatically self-calibrating oscillators in heterodyned radio receivers
US4959872A (en) * 1988-06-23 1990-09-25 Kabushiki Kaisha Toshiba Automatic frequency control apparatus for FM receivers
DE3834118A1 (en) * 1988-10-07 1990-04-12 Philips Patentverwaltung CIRCUIT ARRANGEMENT FOR DEMODULATING A FREQUENCY-MODULATED SIGNAL
ATE421795T1 (en) * 2002-02-18 2009-02-15 Freescale Semiconductor Inc DEVICE AND METHOD FOR TUNING A FILTER

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL122610C (en) * 1959-02-18
DE2115683C3 (en) * 1971-03-31 1974-01-03 Siemens Ag, 1000 Berlin U. 8000 Muenchen Oscillator circuitry
DE2233724C3 (en) * 1972-07-08 1975-11-27 Loewe Opta Gmbh, 1000 Berlin Circuit arrangement for setting the frequency in voltage-dependent oscillators
JPS51142201A (en) * 1975-06-02 1976-12-07 Onkyo Corp Automatic frequency control circuit
DE3048263A1 (en) * 1980-12-20 1982-07-29 Blaupunkt-Werke Gmbh, 3200 Hildesheim BROADCAST RECEIVER
JPS5992617A (en) * 1982-11-19 1984-05-28 Hitachi Ltd Electronic tuning receiver
DE3317158A1 (en) * 1983-05-11 1984-11-15 Robert Bosch Gmbh, 7000 Stuttgart Radio-frequency receiving circuit

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO8605637A1 *

Also Published As

Publication number Publication date
AU5589586A (en) 1986-10-13
DE3510559A1 (en) 1986-09-25
WO1986005637A1 (en) 1986-09-25

Similar Documents

Publication Publication Date Title
EP0028734B1 (en) Device for adjusting an equalizer in a data signal-transmission equipment
DE2522085C2 (en)
DE2424613B2 (en) Circuit arrangement for the automatic fine-tuning of a heterodyne receiver
DE2706224C2 (en) Digitally adjustable frequency generator
DE2909520B2 (en)
DE4220228B4 (en) Circuit arrangement for the suppression of narrowband interference signals
EP0217839A1 (en) Circuit for automatic tuning of sharpness in fm receivers
DE2424200A1 (en) MICROWAVE WOBBLE TRANSMITTER
DE3113800A1 (en) FREQUENCY MODULATOR
DE2031294C3 (en) Abbnmvorrichtung for high-frequency electrical vibrations
EP0200847A2 (en) Method and device for sending and receiving telephone metering impulses on a carrier frequency
DE2456533C2 (en) Circuit arrangement for tuning a signal-dependent reactance element to a reception frequency in a channel selector
DE2507885A1 (en) TUNING DEVICE WITH A VOLTAGE DEPENDENT REACTANCE ELEMENT
EP0170793B1 (en) High-frequency transmitter modulated by binary data signals
DE2741952B2 (en) Level control
DE3317158C2 (en)
DE2720896A1 (en) Automatic adjustment of wobbulator centre frequency - compares instantaneous wobbling voltage with nominal voltage, and corrections are made accordingly
DE1176214B (en) Receiver for frequency or phase modulated electrical oscillations with automatic bandwidth control
DE2650305C3 (en) Circuit arrangement for an automatic station search
DE2333852A1 (en) OVERLAY RECEIVER WITH A DIGITAL ADJUSTABLE VOTING ARRANGEMENT
DE2637953C2 (en) Device for retuning a frequency-modulated oscillator
DE3205683C2 (en) Arrangement for converting a measuring voltage while maintaining its frequency at constant amplitude
DE3333298A1 (en) DC circuit receiver with phase adjustment
DE1144838B (en) Measuring transmitter
DE2912710B2 (en) Tuning circuit for a receiver, the tuning position of which is determined by the reading of a counter

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AT BE CH DE FR GB IT LI LU NL SE

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 19861223

RIN1 Information on inventor provided before grant (corrected)

Inventor name: HANSEN, JENS