EP0214961A1 - Procede et dispositif d'attribution de droits d'acces - Google Patents
Procede et dispositif d'attribution de droits d'accesInfo
- Publication number
- EP0214961A1 EP0214961A1 EP85901462A EP85901462A EP0214961A1 EP 0214961 A1 EP0214961 A1 EP 0214961A1 EP 85901462 A EP85901462 A EP 85901462A EP 85901462 A EP85901462 A EP 85901462A EP 0214961 A1 EP0214961 A1 EP 0214961A1
- Authority
- EP
- European Patent Office
- Prior art keywords
- access
- signal
- equipment
- loop
- transition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
- G06F13/368—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control
- G06F13/37—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control using a physical-position-dependent priority, e.g. daisy chain, round robin or token passing
Definitions
- the present invention relates to methods and devices for allocating access rights to an organ used in shared mode between several pieces of equipment, such as those applied in electronic and computer systems of local area networks or in switching systems of local area networks.
- the free transmission by any equipment as soon as it desires access to the common organ has the drawback of leading to a situation of collision between messages transmitted simultaneously by several equipment, the frequency of such a situation then being all the greater as the number of equipments is high. If such a mode of "taking" of the common organ can remain suitable for systems with a reduced number of devices, it cannot be suitable for extended systems which have to process a large number of messages.
- Yet another mode of "taking" the common organ consists of assigning different priorities to the different equipment likely to access the common organ. This can be obtained, in particular, either by varying, in a variable way from one equipment to another, the attributions of access to the common organ so that among the equipments wishing to access the common organ it is the one to which is granted the shortest time for granting access which has priority, or by assigning to the various equipment different priority codes which define between them a sequence of priorities so that only the equipment with the highest priority has the 'access to the common organ.
- the object of the present invention is to define a mode of allocation of access and therefore "of taking" of the body shared between different equipment making it possible to benefit from the advantages of the various aforementioned modes while avoiding their drawbacks.
- the present invention therefore relates to an allocation method of rights of access to a common organ shared between a plurality of devices, characterized in that it consists:
- FIG. 1 represents the device for assigning access rights, according to the invention, to a common bus, for example of a computer, in a computer system,
- FIG. 1 illustrates by different diagrams the operation of the device according to the invention.
- a computer system has been diagrammed in which a plurality of devices 1-1, 1-2, ..., 1-n, can, at the request of each of them, access a computer 2 by a common bus 3 and in which a device for allocating access rights is used to resolve possible access conflicts of these equipments to the common member, in this case bus 3, while offering in an extremely simple fair and fast access to all equipment.
- the common member will be a switching channel shared between the various pieces of equipment or terminal stations.
- This device forms a circuit independent of that 3 assigned to the transmission of data or messages; it constitutes a unidirectional closed loop 5, called a control loop, successively passing through logic circuits 6-1, 6-2, .., 6-n assigned individually to the equipment 1-1, 1-2, ... 1- n, to which they are connected respectively.
- the right of access of the equipment to the common member 3 is defined by a value transition of a signal which can take several possible values and kept in circulation permanently on the loop 5.
- this signal called loop signal
- this loop signal can take two possible values translated by the binary states 1 and 0, respectively.
- this loop signal can take a larger number of values and define by all or part of the possible value transitions a right of access.
- the loop. 5 is equipped at one point with an inverter 7 for the change of binary state of the signal which it conveys, this inversion thus ensuring the presence of at least one transition on the loop.
- Logic circuits 6-1 to 6-n each capable of assigning the access right of its equipment to bus 3 and said logic circuit for controlling access allocation, are identical to each other. Each of them is connected to its equipment by a link 8 called access request link by which it receives a significant access request signal simply called access request signal D, by convention in binary state 1 as soon as its equipment requests access and in binary state o otherwise. Each of them is also connected to its equipment by a second link 9, called the access authorization link, by which it delivers a significant access authorization signal known as simply the authorization signal A to its equipment, by convention. in binary state 1 as soon as the access right is assigned to its equipment and in binary state o otherwise. Each of these logic circuits also includes means, not shown, such as a flip-flop, capable of maintaining the state of the signal which it delivers on its output.
- control loop 5 The operation of the control loop 5 according to FIG. 1 is given below.
- FIG. 2 there are shown four diagrams illustrating the possible state o or 1 of the input signal E of one of the logic circuits, the state possible from the access request signal D received, state o or 1 taken by its output signal, as a consequence of the two previous signals, and state o or 1 of the access authorization signal A which results therefrom .
- phase I and a phase II corresponding to crossing the logic circuit have been caused by a transition o-1, and 1-o, respectively, in the absence of an access request: in these two phases the state of the output signal is the copy of the state of the input signal while the access authorization signal A remains at zero.
- this phase III we see that as long as the input E and output S states are identical, the access request D is not satisfied and the signal A remains at o.
- phase IV the arrival of a new transition 1-o of the state of the input signal has been represented, while the access request signal is present and then disappears after transmission of the corresponding message.
- This phase is analogous to phase III: there is a temporary blockage of the transition for the duration of the transmission.
- the access request signal disappears, there is a copy of the input state at the loop output, thus causing the natural disappearance of such parasitic transitions.
- inverter 7 on the control loop 5 makes it possible to guarantee that a transition remains continuously in circulation on the loop. If, of course, the circulation of such a transition is too rapid, in particular in application contexts where all of the common bus user equipment feels few and therefore can simultaneously be non-requesting access, there is instead of introducing one or more local timers on the control loop 5 to reduce the loop travel frequency, so as to assign a minimum period between two successive transitions.
- the access allocation system ensures equitable distribution of access between all requesting devices, while avoiding multiple access conflicts.
- the simplicity of implementation allows a very high speed of access, moreover, guarantees a good functioning of the system by the permanent maintenance of a transition in circulation on the control loop.
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Small-Scale Networks (AREA)
- Bus Control (AREA)
Abstract
L'attribution d'accès à un organe commun (3) partagé entre plusieurs équipements est définie par une transition de valeur d'un signal pouvant prendre plusieurs valeurs et mis en circulation sur une boucle fermée unidirectionnelle de contrôle équipée d'un moyen modifiant la valeur en un point de la boucle et de circuits de contrôle d'attribution d'accès affectés individuellement aux équipements, chacun de ces circuits, d'une part, étant transparent à toute transition de son signal d'entrée (E) sur la boucle en l'absence de demande d'accès (D) de son équipement et, d'autre part, bloquant toute transition de son signal d'entrée lors d'une demande d'accès de son équipement pour lui attribuer l'accès audit organe commun.
Description
Procédé et dispositif d'attribution de droits d'accès
La présente invention porte sur les procédés et dispositifs d'attribution de droits d'accès à un organe utilisé en mode partagé entre plusieurs équipements, tels que ceux appliqués dans des systèmes électroniques et informatiques de réseaux locaux ou dans des systèmes de commutation de réseaux de transmission dans lesquels les équipements, tels que unités terminales ou stations, sont reliés à un bus d'ordinateur ou voie de communication qu'ils doivent se partager en réponse à leur demande d'accès. Dans de tels systèmes, l'émission libre par tout équipement dès qu'il désire l'accès à l'organe commun a pour inconvénient de conduire à une situation de collision entre messages émis simultanément par plusieurs équipements, la fréquence d'une telle situation étant alors d'autant plus grande que le nombre d'équipements est élevé. Si un tel mode de "prise" de l'organe commun peut demeurer approprié à des systèmes à nombre d'équipements réduit, il ne peut l'être aux systèmes étendu devant traiter un grand nombre de messages. De plus, la nécessité de répéter les messages altérés par une collision nuit à l'efficacité finale du système. Pour limiter les collisions possibles entre messages, il est connu de venir bloquer tout équipement désirant émettre un message lorsque l'organe commun est déjà utilisé par un autre équipement. Ce mode de "prise" de l'organe commun qui peut être désigné par l'expression
"écoute avant d'émettre" n'évite encore pas une collision entre messages de deux équipements, ou plus, prêts à émettre et attendant simultanément l'apparition du statut "libre" avant leur propre émission individuelle.
C'est pourquoi d'autres modes de "prise" de l'organe commun coexistent. Parmi ces autres modes de "prise" de l'organe commun, l'un d'eux consiste à venir interroger successivement depuis un contrôleur, centralisé ou non, les différents équipements arrangés selon une chaîne fixe à interrompre cette interrogation ou consultation dès que l'équipement alors consulté est prêt à émettre, ceci pendant la durée de sa propre émission et à poursuivre la consultation à la fin de l'émission du message précédent. Une telle exploration touchant notamment des
équipements ne désirant pas d'accès, donne une attribution d'accès équitable entre les équipements mais nuit cependant à l'efficacité du système compte tenu d'un temps d'exploration non négligeable au niveau de chaque équipement, qu'il soit demandeur d'accès ou non. Une telle exploration a surtout l'inconvénient d'être interrompue définitivement en cas de défaillance du contrôleur centralisé ou de l'un des équipements de la chaîne, ce qui peut mettre hors service l'ensemble du système.
Un autre mode encore de "prise" de l'organe commun consiste à affecter aux différents équipements susceptibles d'accéder à l'organe commun des priorités différentes. Ceci peut être obtenu, notamment, soit en différant, de manière variable d'un équipement à un autre, les attributions d'accès à l'organe commun si bien que parmi les équipements désirant accéder à l'organe commun c'est celui auquel est accordé le plus court délai d'attribution d'accès qui a la priorité, ou en affectant aux divers équipements des codes de priorité différents qui définissent entre eux une séquence de priorités pour que seul l'équipement ayant la priorité la plus élevée ait l'accès à l'organe commun.
Dans ces modes de "prise" de l'organe commun en fonction de priorités, l'accès à l'organe commun n'est pas équitable, les équipements ayant des priorités élevées demeurant toujours favorisés dans le cas de demandes d'accès simultanées. Même dans le cas de priorités établies selon des séquences évolutives pour compenser ce manque d'équité, il ne demeure pas moins que l'arrangement fonctionnel des équipements découlant de chacune des séquences successives conduit à des attributions d'accès demeurant inéquitables pendant le laps de temps d'application de chaque séquence. De plus, les interactions entre les équipements et le contrôleur centralisé ou entre les équipements en l'absence de contrôleur centralisé, pour permettre l'attribution d'accès à un seul équipement exigent de nombreuses interconnexions et conduisent donc à une complexité du système.
La présente invention a pour objet de définir un mode d'attribution d'accès et donc "de prise" de l'organe partagé entre différents équipements permettant de bénéficier des avantages des différents modes précités en évitant toutefois leurs inconvénients. La présente invention a donc pour objet un procédé d'attribution
de droits d'accès à un organe commun partagé entre une pluralité d'équipements, caractérisé par le fait qu'il consiste :
- à définir un droit d'accès par une transition de valeur d'un signal, ayant plusieurs valeurs possibles, mis en circulation sur une boucle fermée unidirectionnelle de contrôle d'accès associée à l'ensemble des équipements individuels considérés successivement,
- à venir bloquer localement cette transition sur ladite boucle par l'équipement qui est demandeur et le premier rencontré, pendant sa durée d'utilisation dudit organe et, - à modifier en un point de ladite boucle la valeur du signal qui s'y propage.
Elle a également pour objet un dispositif d'attribution de droits d'accès à un organe commun partagé entre une pluralité d'équipements reliés à cet organe, caractérisé par le fait qu'il comporte une boucle fermée unidirectionnelle de contrôle véhiculant ledit signal, un moyen pour modifier en un point de la boucle la valeur dudit signal se propageant sur la boucle, et une pluralité de circuits logiques de contrôle montés sur ladite boucle et affectés individuellement aux équipements auxquels ils sont reliés, pour recevoir leur propre signal de demande d'accès à l'organe commun et leur délivrer un signal d'autorisation d'accès, chacun susceptible de maintenir la circulation de la transition de valeur du signal sur la boucle en cas d'absence de signal de demande d'accès reçu de son équipement, et de bloquer cette transition pour délivrer le signal d'autorisation d'accès à son équipement lors d'une demande d'accès émanant de celui-ci, pendant sa durée d'utilisation de l'organe commun.
D'autres caractéristiques et les avantages de la présente invention apparaîtront plus clairement au cours de la description donnée ci-après d'un exemple de réalisation en regard des dessins ci-annexés. Dans ces dessins :
- la figure 1 représente le dispositif d'attribution de droits d'accès, selon l'invention, à un bus commun par exemple d'ordinateur, dans un système informatique,
- la figure 2 illustre par différents diagrammes le fonctionnement du dispositif selon l'invention.
Dans la figure 1 , on a schématisé un système informatique dans lequel une pluralité d'équipements 1-1, 1-2,..., 1-n, peuvent à la demande de chacun d'eux, accéder à un ordinateur 2 par un bus commun 3 et dans lequel un dispositif d'attribution de droits d'accès est utilisé pour résoudre les conflits d'accès possibles de ces équipements à l'organe commun, en l'occurence au bus 3, tout en offrant de manière extrêmement simple un accès équitable et rapide pour l'ensemble des équipements.
Bien entendu, en variante, dans un système de commutation, l'organe commun, sera une voie de commutation partagée entre les différents équipements ou stations terminales.
Ce dispositif, selon l'invention, forme un circuit indépendant de celui 3 affecté à la transmission des données ou messages ; il constitue une boucle fermée unidirectionnelle 5, dite de contrôle, traversant suo- cessivement des circuits logiques 6-1, 6-2,.., 6-n affectés individuellement aux équipements 1-1, 1-2,... 1-n, auxquels ils sont reliés respectivement.
Selon l'invention, le droit d'accès des équipements à l'organe commun 3 est défini par une transition de valeur d'un signal pouvant prendre plusieurs valeurs possibles et maintenu en circulation en permanence sur la boucle 5. Dans l'exemple de réalisation décrit ci-après, on a simplement considéré que ce signal dit signal de boucle peut prendre deux valeurs possibles traduites par les états binaires 1 et 0, respectivement. Bien entendu ce signal de boucle pourra prendre un plus grand nombre de valeurs et définir par toute ou partie des transitions de valeur possible un droit d'accès.
Dans la figure 1, la boucle. 5 est équipée en un point d'un inverseur 7 pour le changement de état binaire du signal qu'elle véhicule, cette inversion assurant ainsi la présence d'au moins une transition sur la boucle. Les circuits logiques 6-1 à 6-n, chacun susceptible d'attribuer le droit d'accès de son équipement au bus 3 et dit circuit logique de contrôle d'attribution d'accès, sont identiques entre eux. Chacun d'eux est relié à son équipement par une liaison 8 dite liaison de demande d'accès par laquelle il reçoit un signal significatif de demande d'accès dit simplement signal de demande d'accès D, par
convention à l'état binaire 1 dès que son équipement est demandeur d'accès et à l'état binaire o dans le cas contraire. Chacun d'eux est également relié à son équipement par une deuxième liaison 9, dite liaison d'autorisation d'accès par laquelle il délivre un signal significatif d'autorisation d'accès dit simplement signal d'autorisation A à son équipement, par convention à l'état binaire 1 dès que l'attribution de droit d'accès est donnée à son équipement et à l'état binaire o dans le cas contraire. Chacun de ces circuits logiques comporte aussi des moyens non représentés, tels qu'une bascule, susceptibles d'assurer le maintien de l'état du signal qu'il délivre sur sa sortie.
Ces circuits logiques de contrôle identiques entre eux sont de réalisation aisée, non illustrée, qui est simplement définie par les équations logiques suivantes, qui régissent la fonction de chacun d'eux dans la boucle de contrôle 5 :
A = D. [ (E⊕S) + A] (2)
Dans ces équations les signes "+" , " . " et "⊕" traduisent les fonctions logiques "OU", "ET", et "OU exclusif", respectivement. Dans ces équations (1) et (2) S est le signal de sortie appliqué sur la boucle par l'un quelconque des circuits logiques considéré, D est le signal de demande d'accès qu'il reçoit de son équipement, E son signal d'entrée reçu de la boucle et A Ie signal d'autorisation d'accès qu'il délivre à son équipement.
Le fonctionnement de la boucle de contrôle 5 selon la figure 1 est donné ci-après.
Les fonctions réalisées par chacun des circuits logiques 6-1 à 6-n, qui sont indiquées sous forme d'équations logiques données ci-dessus, montrent qu'en l'absence de demande d'accès, D = o et
tout circuit logique est transparent pour son état d'entrée, c'est-à-dire recopie sur sa sortie de boucle l'état que présente son entrée de boucle et refuse à son équipement le signal d'autorisation d'accès, A = o.
Dans ces conditions de non demande d'accès reçue par les circuits logiques successifs, l'état binaire pris par le signal S de sortie de
boucle de l'un de ces circuits devient, par le tronçon de boucle ne comportant pas l'inverseur 7, l'état du signal d'entrée E du circuit logique directement aval. Ce même état du signal E se propage donc d'un circuit logique à l'autre le long de la boucle et vient s'inverser par le tronçon de boucle incluant l'inverseur pour constituer une transition : ce nouvel état d'entrée se propagera de manière identique au précédent le long de la boucle.
Ces mêmes équations montrent qu'en présence d'une demande d'accès, D = 1 , reçue par l'un des circuits logiques, à l' arrivée d'une transition 1/o ou o/1 provoquée par l'inverseur 7 et propagée, jusqu'à ce circuit logique concerné, par les circuits amont non demandeurs d'accès et les tronçons de boucle ne comportant pas l'inverseur, il y a d'une part blocage de la transition dans ce circuit logique par maintien forcé de sa sortie S à son état précédent et d'autre part autorisation d'accès délivrée à son équipement. Pour l'accomplissement correct de ces deux fonctions réalisées par ce circuit logique concerné, à savoir blocage de la transition puis autorisation d'accès, celles-ci seront obtenues successivement, en introduisant un léger retard ou une temporisation dans l'utilisation, lors de l'arrivée d'une transition d'entrée, du signal D pour l'obtention du signal A, c'est-à-dire en permettant à ce circuit logique de ne "prendre" la transition, pour autoriser l'accès, que si il l'a précédemment bloquée. Une telle temporisation garantit, en cas d'arrivée quasi-simultanée d'une transition et d'une demande d'accès sur les entrées correspondantes du circuit logique considéré, qu'une autorisation d'accès délivrée a été précédée du blocage interne de cette transition en cause ou que faute de blocage de cette transition il n'y a pas d'autorisation d'accès alors accordée. Dès que l'autorisation d'accès est délivrée, A = 1, ce blocage de la transition a pour effet également de rendre le circuit logique insensible à d'éventuelles fluctuations accidentelles de son signal d'entrée, son état de sortie étant maintenu fixe tant que le signal de demande d'accès reste présent donc que le message n'est pas entièrement transmis.
Dès la fin de la transmission du message, entraînant la suppression du signal de demande d'accès D appliqué jusqu'à cet instant au circuit logique concerné ayant délivré l'autorisation d'accès, il y a
recopie de l'état d'entrée E sur la sortie S de ce circuit logique et retrait du signal d'autorisation d'accès, A = o. La transition, ayant permis l'autorisation d'accès précédente alors qu'elle était bloquée temporairement sur la boucle pendant l'émission du message, a alors traversé ce circuit logique et se présente sur l'entrée du circuit logique directement aval.
Le fonctionnement du dispositif selon la figure 1 est également illustré dans la figure 2. Dans cette figure 2 on a représenté quatre diagrammes illustrant l'état o ou 1 possible du signal d'entrée E de l'un des circuits logiques, l'état possible du signal de demande d'accès D reçu, l'état o ou 1 pris par son signal de sortie, en conséquence des deux précédents signaux, et l'état o ou 1 du signal d'autorisation d'accès A qui en découle.
En regard de ces diagrammes, on a fait appraître une phase I et une phase II correspondant à la traversée du circuit logique par une transition o-1, et 1-o, respectivement, en l'absence d'une demande d'accès : dans ces deux phases l'état du signal de sortie est la recopie de l'état du signal d'entrée tandis que le signal d'autorisation d'accès A demeure à zéro. On a fait aussi apparaître une phase III dans laquelle on a illustré l'arrivée d'une transition o-1 sur le circuit logique recevant déjà de son équipement un signal de demande d'accès D, puis la suppression de ce signal de demande d'accès D, D = o. Dans cette phase III on voit que tant que les états d'entrée E et de sortie S sont identiques, la demande d'accès D n'est pas satisfaite et le signal A reste à o. Par contre, à l'arrivée sur son entrée d'une transition créée par l'inverseur, le circuit logique vient bloquer cette transition, par maintien de son signal de sortie de boucle à son état antérieur, et autoriser l'accès, A = 1. A la disparition de la demande d'accès, D = o, correspondant à la fin d'émission de message, l'état de sortie S recopie l'état d'entrée E pour la propagation de cette transition au circuit logique suivant et le signal A prend Ie niveau o. Dans cette phase III, on a en outre illustré en pointillés, sur le signal D, une demande d'accès différée par rapport à celle illustrée en trait plein, pour schématiser la temporisation ou décalage minimal indiqué ci-avant et
repéré par t dans l'utilisation de la demande d'accès pour l'obtention du signal d'autorisation d'accès, A = 1.
Dans une phase IV on a représenté l'arrivée d'une nouvelle transition 1-o de l'état du signal d'entrée, alors que le signal de demande d'accès est présent puis disparaît après émission du message correspondant. Cette phase est analogue à la phase III : il y a blocage temporaire de la transition pendant la durée de l'émission. Dans la phase IV, on a en outre illustré une paire de transitions résultant d'une, impulsion "parasite" sur le signal E, alors que le signal d'autorisation d'accès est déjà présent, A = 1 ; ces transitions apparaissant dans de telles conditions ne perturbent pas l'émission en cours, du fait du maintien du signal d'autorisation à son état 1 pendant le maintien du signal de demande d'accès. Lors de la disparition du signal de demande d'accès, il y a recopie en sortie de boucle de l'état de l'entrée, entraînant ainsi la disparition naturelle de telles transitions parasites.
La présence de l'inverseur 7 sur la boucle de contrôle 5 permet de garantir qu'une transition reste continuellement en circulation sur la boucle. Si, bien entendu, la circulation d'une telle transition est trop rapide, notamment dans les contextes d'application où tous les équipements utilisateurs de bus commun sent peu nombreux et par là même peuvent être simultanément non demandeurs d'accès, il y a lieu d'introduire sur la boucle de contrôle 5 une ou des temporisations locales pour diminuer la fréquence de parcours de la boucle, de manière à affecter une période minimale entre deux transitions successives.
Le dispositif d'attribution d'accès assure une répartition équitable d'accès entre tous les équipements demandeurs, tout en évitant les conflits d'accès multiples. La simplicité de mise en oeuvre, permet une très grande rapidité d'accès, de plus, garantit un bon fonctionnement du système par l'entretien permanent d'une transition en circulation sur la boucle de contrôle.
La présente invention a été décrite en regard d'un exemple de réalisation illustré dans les dessins ; il est évident que l'on peut y apporter des modifications en remplaçant certains moyens par d'autres moyens équivalents sans pour autant sortir du cadre de cette invention.
En particulier, la réalisation des circuits logiques peut être définie à partir de fonctions logiques différentes de celles indiquées, susceptibles à partir de l'entretien d'une transition circulant sur la boucle de bloquer cette transition pour l'autorisation d'accès et pendant la durée d'accès à l'organe commun.
Claims
REVENDICATIONS
1/ Procédé d'attribution de droits d'accès à un organe commun partagé entre une pluralité d'équipements, caractérisé par le fait qu'il consiste - à définir un droit d'accès par une transition de valeur d'un signal ayant plusieurs valeurs possibles et mis en circulation sur une boucle fermée unidirectionnelle de contrôle d'accès associée à l'ensemble des équipements individuels considérés successivement,
- à venir bloquer localement cette transition sur ladite boucle par l'équipement qui est demandeur d'accès et le premier renconté, pendant sa durée d'utilisation dudit organe et
- à modifier en un point de la boucle la valeur du signal dit signal de boucle qui s'y propage.
2/ Dispositif d'attribution de droits d'accès à un organe commun partagé entre une pluralité d'équipements reliés à cet organe mettant en oeuvre le procédé selon la revendication 1, caractérisé par le fait qu'il comporte une boucle fermée unidirectionnelle de contrôle, véhiculant ledit signal de boucle, un moyen pour modifier en un point de la boucle la valeur dudit signal de boucle et une pluralité de circuits logiques de contrôle montés sur ladite boucle et affectés individuellement aux équipements auxquels ils sont reliés pour recevoir leur propre signal significatif de demande d'accès (D) à l'organe commun et leur délivrer un signal significatif d'autorisation d'accès (A), chacun susceptible de maintenir la circulation de la transition en cas d'absence de signal de demande d'accès reçu de son équipement, et de bloquer cette transition pour délivrer le signal d'autorisation (A) à son équipement lors d'une demande d'accès émanant de celui-ci, pendant sa durée d'utilisation de l'organe commun. 3/ Dispositif selon la revendication 2, caractérisé par le fait que lesdits circuits logiques sont identiques entre eux et comportent chacun des circuits combinatoires transparents au signal d'entrée pour sa recopie en sortie sur ladite boucle en l'absence de signal de demande d'accès de l'équipement auquel le circuit logique considéré est affecté et des circuits combinatoires bloquant le passage de cette transition lors d'une demande d'accès de l'équipement auquel il est affecté pour
autoriser l'accès de cet équipement à l'organe commun. 4/ Dispositif selon l'une des revendications 2 et 3, caractérisé par le fait que ledit signal de boucle est un signal binaire et que chacun desdits circuits logiques est défini par les équations logiques :
A = D. [ (E⊕S) + A ] dans lesquelles S est son signal de sortie sur la boucle, E son signal d'entrée de la boucle, D le signal de demande d'accès reçu de son équipement et A le signal d'autorisation d'accès qu'il délivre à son équipement, et dans lesquelles les signes "." "+" et "⊕" traduisent les fonctions logiques "ET", "OU" et "OU exclusif", respectivement.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8315216A FR2552569B1 (fr) | 1983-09-26 | 1983-09-26 | Procede et dispositif d'attribution de droits d'acces |
| PCT/FR1985/000061 WO1986005899A1 (fr) | 1983-09-26 | 1985-03-26 | Procede et dispositif d'attribution de droits d'acces |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| EP0214961A1 true EP0214961A1 (fr) | 1987-03-25 |
Family
ID=26223594
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| EP85901462A Withdrawn EP0214961A1 (fr) | 1983-09-26 | 1985-03-26 | Procede et dispositif d'attribution de droits d'acces |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0214961A1 (fr) |
| FR (1) | FR2552569B1 (fr) |
| WO (1) | WO1986005899A1 (fr) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2552569B1 (fr) * | 1983-09-26 | 1985-11-22 | Systemes Automation Et | Procede et dispositif d'attribution de droits d'acces |
| USRE34007E (en) * | 1986-11-27 | 1992-07-28 | Sachs Industries S.A. (Huret et Millard reunis) | Indexation control device for a cycle derailleur |
| FR2607462B1 (fr) * | 1986-11-27 | 1990-03-23 | Huret Sachs Sa | Dispositif de commande a indexation pour derailleur de cycle |
| US5388223A (en) * | 1991-09-05 | 1995-02-07 | International Business Machines Corporation | 1-bit token ring arbitration architecture |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4428048A (en) * | 1981-01-28 | 1984-01-24 | Grumman Aerospace Corporation | Multiprocessor with staggered processing |
| FR2518779B1 (fr) * | 1981-12-23 | 1987-09-18 | Europ Teletransmission | Dispositif de gestion d'une memoire commune a plusieurs processeurs |
| FR2552569B1 (fr) * | 1983-09-26 | 1985-11-22 | Systemes Automation Et | Procede et dispositif d'attribution de droits d'acces |
-
1983
- 1983-09-26 FR FR8315216A patent/FR2552569B1/fr not_active Expired
-
1985
- 1985-03-26 WO PCT/FR1985/000061 patent/WO1986005899A1/fr unknown
- 1985-03-26 EP EP85901462A patent/EP0214961A1/fr not_active Withdrawn
Non-Patent Citations (1)
| Title |
|---|
| See references of WO8605899A1 * |
Also Published As
| Publication number | Publication date |
|---|---|
| WO1986005899A1 (fr) | 1986-10-09 |
| FR2552569A1 (fr) | 1985-03-29 |
| FR2552569B1 (fr) | 1985-11-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0167193B1 (fr) | Système d'arbitrage des demandes d'accès de plusieurs processeurs à des ressources communes, par l'intermédiaire d'un bus commun | |
| EP0293314B1 (fr) | Méthode et système de contrôle de flux de paquets | |
| EP1701274B1 (fr) | Architecture de noeud de communication dans un système de réseau sur puce globalement asynchrone | |
| EP0109898B1 (fr) | Unité de stockage temporaire de données organisée en file d'attente | |
| EP0517609B1 (fr) | Procédé et bus d'arbitrage pour transmission de données série | |
| CA2655948C (fr) | Procede de routage de liens virtuels dans un reseau a commutation de trames a determinisme garanti | |
| FR2519441A1 (fr) | Systeme de selection de priorite pour l'acces a un bus utilise en mode partage | |
| EP2882122B1 (fr) | Dispositif et procédé d'arbitrage optique dans un réseau | |
| FR2519442A1 (fr) | Systeme d'attribution de l'acces a un bus utilise en mode partage | |
| EP0438009B1 (fr) | Méthode et système de lissage et de contrôle de débits de communications temporelles asynchrones | |
| EP0005722A1 (fr) | Système de sélection de circuit d'interface prioritaire | |
| FR2758681A1 (fr) | Allocation a une pluralite d'elements d'autorisations d'acces a une ressource partagee | |
| FR2598575A1 (fr) | Dispositif de commande de reseau de zone locale | |
| EP0552121A1 (fr) | Méthode de contrôle de débit de cellules | |
| CA1209712A (fr) | Procede et installation de transmission de donnees numeriques | |
| EP0166062B1 (fr) | Dispositif d'arbitrage d'accès à une ressource partagée | |
| EP0214961A1 (fr) | Procede et dispositif d'attribution de droits d'acces | |
| EP0599705A1 (fr) | Système d'appareils distribués en réseau | |
| Ghafir et al. | Performance analysis of a multiple-access ring network | |
| US20170336586A1 (en) | Asynchronous distributed optical mutual exclusion interconnect and method | |
| EP1871058B1 (fr) | Système et procédé de gestion de messages transmis dans un réseau d'interconnexions. | |
| EP0082765B1 (fr) | Dispositif de gestion d'une mémoire commune à plusieurs processeurs | |
| CA2013644A1 (fr) | Procede et dispositif d'acces a un medium de communication partage entre des utilisateurs pouvant transmettre en mode circuit ou paquet avec differents niveaux de priorite | |
| EP0341175A1 (fr) | Réseau local de communications à accès multiples par régulation distribuée de trafic | |
| EP0484200A1 (fr) | Procédé de configuration d'un système informatique maillé |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PUAI | Public reference made under article 153(3) epc to a published international application that has entered the european phase |
Free format text: ORIGINAL CODE: 0009012 |
|
| AK | Designated contracting states |
Kind code of ref document: A1 Designated state(s): AT BE CH DE FR GB LI LU NL SE |
|
| STAA | Information on the status of an ep patent application or granted ep patent |
Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN |
|
| 18D | Application deemed to be withdrawn |
Effective date: 19861230 |