EP0160595A1 - Circuits de codage et de décodage d'un signal vidéo codé par un décalage du signal d'image par rapport au signal de synchronisation - Google Patents

Circuits de codage et de décodage d'un signal vidéo codé par un décalage du signal d'image par rapport au signal de synchronisation Download PDF

Info

Publication number
EP0160595A1
EP0160595A1 EP85400590A EP85400590A EP0160595A1 EP 0160595 A1 EP0160595 A1 EP 0160595A1 EP 85400590 A EP85400590 A EP 85400590A EP 85400590 A EP85400590 A EP 85400590A EP 0160595 A1 EP0160595 A1 EP 0160595A1
Authority
EP
European Patent Office
Prior art keywords
line
signal
delay
video
decoding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
EP85400590A
Other languages
German (de)
English (en)
Other versions
EP0160595B1 (fr
Inventor
Jean-Claude Guillon
Jean-Yves Maheo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Societe dElectronique de la Region Pays de Loire
Original Assignee
Societe dElectronique de la Region Pays de Loire
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Societe dElectronique de la Region Pays de Loire filed Critical Societe dElectronique de la Region Pays de Loire
Publication of EP0160595A1 publication Critical patent/EP0160595A1/fr
Application granted granted Critical
Publication of EP0160595B1 publication Critical patent/EP0160595B1/fr
Expired legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/16—Analogue secrecy systems; Analogue subscription systems
    • H04N7/167—Systems rendering the television signal unintelligible and subsequently intelligible
    • H04N7/169—Systems operating in the time domain of the television signal
    • H04N7/1693—Systems operating in the time domain of the television signal by displacing synchronisation signals relative to active picture signals or vice versa

Definitions

  • the invention relates to circuits for coding and decoding a video signal coded by an offset (advance or delay) of the image signal with respect to the line synchronization signal.
  • the receiver In so-called "pay-per-view" television systems, that is to say systems in which it is desired to transmit television broadcasts only to authorized persons - for example having paid a subscription -, on transmission the signal is coded by so that the signal can only be received correctly by these authorized persons.
  • the receiver therefore includes a decoder circuit for performing, on the received signal, a reverse transformation from the transformation carried out on transmission.
  • the decoding circuit comprises a delay line of the charge transfer type (DTC or CCD) and a switch controlled and mounted so that only the image signal crosses the delay line, the synchronization signal line being transmitted directly.
  • the coding circuit of this prior patent with a delay of the order of 5 microseconds - only allows the decoding of signals which, on transmission, are coded with an interval separating the synchronization signal from the image signal which is more smaller than the corresponding interval of the uncoded signal.
  • the decoding consisting in conferring a delay can only be used to descramble a signal coded by an advance.
  • the assembly of the DTC delay line of the previous document is complex and the delay line used is not in common use and is therefore expensive.
  • the invention does not have these drawbacks.
  • the decoding circuit comprises a single DTC delay line capable of storing the information of a video line of duration P (having a capacity close to that of a line) and which is controlled by a signal frequency clock such that the delay provided by the delay line has a value P, - B, of the same order of magnitude as the duration P of a video line, means being provided to interrupt the operation of the clock , or to decrease (for example divide by two) its frequency, for a time which is a function of the delay or the advance to be corrected.
  • a DTC delay line is a shift register, each box of which contains an analog signal which is a sample of the input signal. The contents of one box pass into the next with each clock signal.
  • the clock frequency is the sampling frequency of the video signal. It must therefore be greater than twice the maximum frequency of the video signal, that is to say must be greater than twelve MHz.
  • the delay is equal to the number of stages, or boxes, multiplied by the duration of the clock period.
  • the signals keep their values in the various stages of the delay line.
  • the decoding device can be used with all color television systems. It is however more particularly advantageous for the PAL or NTSC system where an amplitude and phase modulation is carried out because the video signal is not subjected to differential distortions (from line to line) neither in amplitude nor in phase, in particular due to the uniqueness of the delay line.
  • the delay line is of a very common type; it is therefore of a low price.
  • the period of the clock signal and / or the number of boxes of the shift register DTC are such that it is possible to carry out the correction only to a value ⁇ t (for example 1 microsecond) by excess another delay line is then provided, or a monostable one providing a delay A t of the only synchronization signal.
  • the coded video signal is applied to input 10 of the decoding circuit, which is connected, on the one hand, to input 11 of a delay line of the DTC charge transfer type 12 and, on the other hand , at the first contact 13 1 of a switch 13 via a conductor 14.
  • the second contact 13 2 of the switch 13 is connected to the output 15 of the DTC delay line 12.
  • the decoded video signal is collected; this contact 13 3 therefore constitutes the output of the decoding circuit.
  • the switch 13 is controlled by a circuit 16 providing pulses of the type of those shown in Figure 2 e) .
  • This circuit 16 is itself controlled by the line synchronization signal and during the frame return.
  • a connection is established between points 13 1 and 13 3 during the line synchronization pulse 20 (FIG. 2 a) ) so that this line synchronization pulse is transmitted without delay.
  • the connection is established between the contacts 13 2 and 13 3 . In this case the signal on the output is the signal which crossed the delay line 12.
  • the clock input 17 of line 12 is connected to the output of an AND gate 18 with two inputs 18. and 18 2 of which the first, 18 1 , receives the clock signal and the second, 18 2 , is connected to the output of a blocking pulse generator circuit 19 making it possible, as will be seen below, to vary the delay provided by the line 12.
  • the circuit 19 is controlled in synchronism with the coding circuit of the transmitter. These are the signals which it emits which make it possible to compensate for the advances or delays of the image signal with respect to the line synchronization signal which have been brought about by the coding.
  • a DTC delay line is analogous to a shift register comprising N stages.
  • the input stage stores the signal applied to its input when a clock signal is applied to the input 17. At this time, the signals stored in each stage are transferred to the next stage.
  • the signal on output 15 is that of the top floor.
  • the delay brought by line 12 is therefore:
  • T is the period of the clock signal
  • N is the number of stages
  • B is the duration of blocking the clock.
  • the clock frequency is chosen so that, when this line has stored the video signal of a scanning line (of duration 64 ⁇ s), the delay provided by this line 12 is less than a duration determined B at the duration P of the video line, and this without blocking the clock signal. So :
  • the image signal 21, which corresponds to a line, has not been offset from the line synchronization pulse 20.
  • the clock signal In order for this video line to be received correctly on the television, the clock signal must be blocked for a period of time B 1 because, if this were not so, the signal 21 would be one line ahead of B 1 .
  • the low level, 30, of the diagram of FIG. 2 e) corresponds to the connection between the contacts 13 1 and 13 31, that is to say to the direct connection of the input 10 of the decoding circuit to the output 13 3 of this circuit, while the high level 31 corresponds to the connection between the contacts 13 2 and 13 3 , that is to say to the passage of the image signal through the delay line 12.
  • the delay line 12 permanently receives signals on its input 11, even the synchronization signal will be delayed in this line 12; this synchronization signal is also distorted. But this delay and this distortion of the synchronization signal have no effect, because of the switch 13 and its control: the synchronization signal transmitted by the line 12 is not taken into account because? by the time it appears on exit 15? contact 13 2 is "in the air", that is to say not connected to output 1 3 3 .
  • the signal 21 2 (FIG. 2 d) ) on the output 15 and the signal 21 3 (FIG. 2 f) ) on the output 13 3 are thus in phase with the transmission synchronization signal.
  • the clock signal is blocked for 2B 1 ( Figure 2b) , interval 23 1 ).
  • Coding is carried out on transmission using a pseudo-random generator delivering binary signals which, for each line, represent either an image signal in phase with the correct signal, or late by B or in advance of B 1 .
  • This generator pseudo-random having for example a two-bit output, the signal 01 corresponds to an absence of offset, 10 to a delay B 1 , 11 to an advance B 1 , and 00 also to an absence of offset.
  • circuit 19 On reception, circuit 19 also includes a pseudo-random generator operating in synchronism with that of transmission to compensate for advances and delays.
  • the start signal of the pseudo-random generator of circuit 19 is of course supplied by the transmitter.
  • the advance and late variation sequence has a period of six frames.
  • the switch 13 When an uncoded transmission is received, the switch 13 is constantly in the connection position of the contacts 13 1 and 13 3 . In the case of an unencrypted transmission, it is also possible to keep the command by circuit 16, which then gives a possibility of adjustment, by the blocking duration B 1 , of the offset of the image signal with respect to the synchronization signal. line.
  • the frequency of this clock signal is modified, at least for a fraction of the duration of each line.
  • This variant is necessary when a DTC delay line is available whose operation is disturbed in the event of blockage or when several delay lines are used connected in series.
  • clock signals at a frequency half the nominal clock frequency are applied to the clock input 17, for a fraction of each line.
  • a number m of half frequency clock periods m which is equal to the number n of clock periods equivalent to the blocking time is thus applied to the delay line.
  • the frequency of the nominal clock signal is greater than 12 MHz so that the signal sampled by the shift register DTC 12 is not disturbed.
  • the offset B 1 is preferably of the order of one microsecond.
  • the delay provided by line 12, without blocking the clock be less than the duration P of a video line. This delay could be equal to or even greater than the duration P.
  • the invention is of course not limited to the case where the image video signal is on each line either in phase with the nominal signal, either in advance or in delay. It also applies in the case where the image signal is either in phase with the nominal signal, or behind by an R value, or behind by a value 2 R.

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Television Systems (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

A l'émission le signal de télévision est codé, pour chaque ligne, par décalage pseudo-aléatoire du signal d'image par rapport au signal de synchronisation ligne. Le circuit de décodage comprend une ligne à retard (12) dont le retard est commandé pour rétablir le décalage correct entre le signal de synchronisation et le signal d'image.
La ligne à retard est du type à transfert de charge (DTC). Elle a la capacité d'une ligne de signal vidéo de durée P. La fréquence du signal d'horloge est telle qu'une ligne vidéo est retardée d'une valeur du même ordre de grandeur que la durée d'une telle ligne vidéo. Un moyen (18, 19) est prévu pour bloquer le signal d'horloge pendant un temps qui, à chaque ligne, est fonction du décalage à effectuer pour rétablir la phase correcte entre le signal de synchronisation et le signal d'image.

Description

  • L'invention est relative à des circuits de codage et de décodage d'un signal vidéo codé par un décalage (avance ou retard) du signal d'image par rapport au signal de synchronisation ligne.
  • Dans les systèmes de télévision dits "à péage", c'est-à-dire les systèmes où on désire transmettre des émissions télévisées seulement à des personnes autorisées - ayant par exemple payé un abonnement -, à l'émission le signal est codé de manière que le signal ne puisse être reçu correctement que par ces personnes autorisées. Dans un tel système le récepteur comporte donc un circuit décodeur pour effectuer, sur le signal reçu, une transformation inverse de la transformation effectuée à l'émission.
  • Dans le brevet français n° 2 330 236 est décrit un procédé de codage et de décodage d'émissions de télévision qui consiste, pour chaque ligne, à l'émission, à décaler le signal d'image par rapport au` signal de synchronisation et, à la réception, à conférer un décalage complémentaire rétablissant l'intervalle de temps correct entre le signal de synchronisation et le signal d'image. Ce retard varie d'une ligne à une autre ou d'un groupe de lignes à un autre groupe de lignes afin que l'image reçue par un récepteur sans décodeur soit déformée et ainsi pénible à regarder.
  • Dans ce brevet antérieur le circuit de décodage comporte une ligne à retard du type à transfert de charge (DTC ou CCD) et un commutateur commandé et monté de façon telle que seul le signal d'image traverse la ligne à retard, le signal de synchronisation ligne étant transmis directement. Le circuit de codage de ce brevet antérieur - à retard de l'ordre de 5 microsecondes - ne permet que le décodage de signaux qui, à l'émission, sont codés avec un intervalle séparant le signal de synchronisation du signal d'image qui est plus petit que l'intervalle correspondant du signal non codé. Autrement dit le décodage consistant à conférer un retard il ne peut être utilisé que pour désembrouiller un signal codé par une avance. De plus le montage de la ligne à retard DTC du document antérieur est complexe et la ligne à retard utilisée n'est pas d'un usage courant et est donc d'un prix élevé.
  • L'invention ne présente pas ces inconvénients.
  • Elle est caractérisée en ce que le circuit de décodage comprend une seule ligne à retard DTC capable d'emmagasiner les informations d'une ligne vidéo de durée P (ayant une capacité voisine de celle d'une ligne) et qui est commandée par un signal d'horloge de fréquence telle que le retard apporté par la ligne à retard ait une valeur P, - B, du même ordre de grandeur que la durée P d'une ligne vidéo, des moyens étant prévus pour interrompre le fonctionnement de l'horloge, ou pour diminuer (par exemple diviser par deux) sa fréquence, pendant un temps qui est fonction du retard ou de l'avance à corriger.
  • On rappelle ici qu'une ligne à retard DTC est un registre à décalage dont chaque case contient un signal analogique qui est un échantillon du signal d'entrée. Le contenu d'une case passe dans la suivante à chaque signal d'horloge. La fréquence d'horloge est la fréquence d'échantillonnage du signal vidéo. Elle doit donc être supérieure au double de la fréquence maximale du signal vidéo c'est-à-dire doit être supérieure à douze MHz. Le retard est égal au nombre d'étages, ou cases, multiplié par la durée de la période d'horloge.
  • Pendant le blocage du générateur d'horloge, ou même entre deux impulsions d'horloge, les signaux gardent leurs valeurs dans les divers étages de la ligne à retard.
  • Pour expliquer le fonctionnement du circuit de décodage de l'invention on supposera que Pl = P. Dans ce cas si le signal vidéo d'image est codé avec un retard B (par exemple de 1µs) le signal en sortie de la ligne à retard DTC aura le retard suivant :
    Figure imgb0001
  • P étant la durée d'une ligne, on assure ainsi le décodage car, dans ce ras, le signal à la sortie de la ligne à retard est en phase avec la vidéo nominale à une période P d'une ligne près.
  • Dans cette situation il n'est nécessaire ni d'interrompre le fonctionnement de l'horloge ni de diminuer la fréquence de cette dernière.
  • Par contre si le signal vidéo émis est en phase avec le signal nominal, si l'horloge n'était pas bloquée pendant un certain temps, à la sortie de la ligne à retard on obtiendrait un signal avec un retard P - B c'est-à-dire, à une période de ligne près, avec une avance de B par rapport au signal nominal. C'est pourquoi on bloque l'horloge pendant un temps B pour rétablir, à la réception, la phase correcte du signal.
  • Enfin si, à l'émission, le signal est codé en avance d'une valeur B, c'est-à-dire avec un retard de - B, si l'horloge n'était pas bloquée à la sortie de la ligne à retard on obtiendrait un retard total de P - 2B, c'est-à-dire une avance de 2B. On bloque donc l'horloge de commande de la ligne à retard DTC pendant un temps 2B.
  • Le dispositif de décodage selon l'invention peut être utilisé avec tous les systèmes de télévision en couleurs. Il est cependant plus particulièrement avantageux pour le système PAL ou NTSC où l'on effectue une modulation en amplitude et en phase car le signal vidéo ne subit de distorsions différentielles (de ligne à ligne) ni en amplitude ni en phase, notamment en raison de l'unicité de la ligne à retard. De plus la ligne à retard est d'un type très courant; elle est donc d'un bas prix.
  • Si la période du signal d'horloge et/ou le nombre de cases du registre à décalage DTC sont tels qu'il n'est possible d'effectuer la correction qu'à une valeur Δ t (par exemple 1 microseconde) près par excès on prévoit alors une autre ligne à retard, ou un monostable apportant un retard A t du seul signal de synchronisation.
  • D'autres caractéristiques et avantages de l'invention apparaîtront avec la description de certains de ses modes de réalisation,, celle-ci étant effectuée en se référant aux dessins ci-annexés sur lesquels :
    • - la figure 1 est un schéma d'un circuit de décodage selon l'invention, et
    • - les figures 2a) à 2f) sont des diagrammes de signaux apparaissant en divers points du schéma de la figure 1 et permettant de comprendre son fonctionnement.
  • Le signal vidéo codé est appliqué sur l'entrée 10 du circuit de décodage, laquelle est connectée, d'une part, à l'entrée 11 d'une ligne à retard du type à transfert de charge DTC 12 et, d'autre part, au premier contact 131 d'un commutateur 13 par l'intermédiaire d'un conducteur 14. Le second contact 132 du commutateur 13 est relié à la sortie 15 de la ligne à retard DTC 12. Sur le point milieu 133 du commutateur 13 on recueille le signal vidéo décodé; ce contact 133 constitue donc la sortie du circuit de décodage.
  • Le commutateur 13 est commandé par un circuit 16 fournissant des impulsions du type de celles représentées sur la figure 2e). Ce circuit 16 est lui-même commandé par le signal de synchronisation ligne et pendant le retour trame. Une liaison est établie entre les points 131 et 133 lors de l'impulsion de synchronisation ligne 20 (figure 2a)) de manière que cette impulsion de synchronisation ligne soit transmise sans retard. Par contre lorsqu'apparaît le signal d'image la liaison est établie entre les contacts 132 et 133. Dans ce cas le signal sur la sortie est le signal qui a traversé la ligne à retard 12.
  • L'entrée d'horloge 17 de la ligne 12 est connectée à la sortie d'une porte ET 18 à deux entrées 18. et 182 dont la première, 181, reçoit le signal d'horloge et la seconde, 182, est connectée à la sortie d'un circuit 19 générateur d'impulsions de blocage permettant, comme on le verra ci-après, de faire varier le retard apporté par la ligne 12.Le circuit 19 est commandé en synchronisme avec le circuit de codage de l'émetteur. Ce sont les signaux qu'il émet qui permettent de compenser les avances ou retards du signal d'image par rapport au signal de synchronisation ligne qui ont été apportés par le codage.
  • On comprend aisément le fonctionnement du circuit de décodage selon l'invention si, tout d'abord, on rappelle qu'une ligne à retard DTC est analogue à un registre à décalage comprenant N étages. L'étage d'entrée emmagasine le signal appliqué sur son entrée au moment de l'application d'un signal d'horloge sur l'entrée 17. A ce moment les signaux emmagasinés dans chaque étage sont transférés dans l'étage suivant. Le signal sur la sortie 15 est celui du dernier étage. Le retard
    Figure imgb0002
    apporté par la ligne 12 est donc :
    Figure imgb0003
  • Dans cette formule T est la période du signal d'horloge, N, comme déjà indiqué, est le nombre d'étages et B est la durée de blocage de l'horloge.
  • Dans l'exemple la fréquence d'horloge est choisie de façon telle que, lorsque cette ligne a emmagasiné le signal vidéo d'une ligne de balayage (de durée 64 µs), le retard apporté par cette ligne 12 est inférieur d'une durée déterminée B à la durée P de la ligne vidéo, et cela sans blocage du signal d'horloge. Ainsi :
    Figure imgb0004
  • Sur le diagramme de la figure 2a) le signal d'image 21, qui correspond à une ligne, n'a pas subi de décalage par rapport à l'impulsion 20 de synchronisation ligne.
  • Pour que cette ligne vidéo soit reçue correctement sur le téléviseur il faut bloquer le signal d'horloge pendant une durée B 1 car, s'il n'en était pas ainsi, le signal 21 serait, à une ligne près, en avance de B1.
  • Ce blocage de l'horloge pendant la durée B a été représenté par l'intervalle 211 sur la figure 2b). Ce retard n'aura d'effet que sur la ligne suivante comme le montre les diagrammes des figures 2d) et 2f) où la figure 2d) représente le signal sur la sortie 15 de la ligne à retard 12 et la figure 2f) le signal sur la sortie 133 du circuit de la figure 1. La figure 2c) représente le signal de synchronisation ligne d'émission et la figure 2e) représente le signal sur la sortie du circuit 16, c'est-à-dire l'état du commutateur 13.
  • Le niveau bas, 30, du diagramme de la figure 2e) correspond à la liaison entre les contacts 131 et 1331 c'est-à-dire à la connexion directe de l'entrée 10 du circuit de décodage à la sortie 133 de ce circuit, tandis que le niveau haut 31 correspond à la connexion entre les contacts 132 et 133, c'est-à-dire au passage du signal d'image à travers la ligne à retard 12.
  • A chaque ligne vidéo le niveau 30 est appliqué pendant un temps déterminé, 6 µs environ pour la norme française, le signal 31 pendant le reste du temps, c'est-à-dire 58 µs environ.
  • Etant donné que la ligne à retard 12 reçoit en permanence des signaux sur son entrée 11, même le signal de synchronisation sera retardé dans cette ligne 12; ce signal de synchronisation est également déformé. Mais ce retard et cette déformation du signal de synchronisation sont sans effet, en raison du commutateur 13 et de sa commande : le signal de synchronisation transmis par la ligne 12 n'est pas pris en compte car? au moment où il apparaît sur la sortie 15? le contact 132 est "en l'air", c'est-à-dire non connecté à la sortie 13 3.
  • Le signal 212 (figure 2d)) sur la sortie 15 et le signal 213 (figure 2f)) sur la sortie 133 sont ainsi en phase avec le signal de synchronisation d'émission.
  • Le signal d'image 22 (figure 2a)) est en retard d'une durée B1 par rapport au signal non codé. Il est restitué avec sa phase correcte par la ligne 12 sans blocage de l'horloge de cette dernière car le signal 222 apparaissant sur la sortie 15 de la ligne 12 a un retard de :
    • B1 + (P - B1) = P, ce qui correspond exactement au retard d'une ligne.
  • Le signal d'image 23, qui s'étend également sur une ligne, est en avance de B1 par rapport au signal non codé. Pour le décodage le signal d'horloge est bloqué pendant 2B1 (figure 2b), intervalle 231).
  • Le codage est effectué à l'émission à l'aide d'un générateur pseudo-aléatoire délivrant des signaux binaires qui, pour chaque ligne, représentent soit un signal d'image en phase avec le signal correct, soit en retard de B soit en avance de B1. Ce générateur pseudo-aléatoire ayant par exemple une sortie à deux bits, le signal 01 correspond à une absence de décalage, 10 à un retard B1, 11 à une avance B1, et 00 aussi à une absence de décalage.
  • A la réception le circuit 19 comporte également un générateur pseudo-aléatoire fonctionnant en synchronisme avec celui de l'émission pour compenser les avances et retards. Le signal de départ du générateur pseudo-aléatoire du circuit 19 est bien entendu fourni par l'émetteur.
  • Dans un exemple la séquence de variation des avances et retards a une période de six trames.
  • Lorsqu'une émission non codée est reçue le commutateur 13 est constamment dans la position de connexion des contacts 131 et 133. Dans le cas d'une émission non codée on peut également conserver la commande par le circuit 16, ce qui donne alors une possibilité de réglage, par la durée de blocage B1, du décalage du signal d'image par rapport au signal de synchronisation ligne.
  • En variante, au lieu de bloquer le signal d'horloge pendant un temps déterminé, on modifie la fréquence de ce signal d'horloge, au moins pendant une fraction de la durée de chaque ligne. Cette variante est nécessaire lorsqu'on dispose d'une ligne à retard DTC dont le fonctionnement est perturbé en cas de blocage ou lorsqu'on utilise plusieurs lignes à retard montées en série. Dans un exemple on applique sur l'entrée d'horloge 17, pendant une fraction de chaque ligne, des signaux d'horloge à la fréquence moitié de la fréquence nominale d'horloge.
  • Le calcul de la durée pendant laquelle ces signaux d'horloge à fréquence moitié doivent être appliqués est le suivant :
    • On rappelle tout d'abord que le retard total
      Figure imgb0005
      apporté par la ligne à retard 12 est :
      Figure imgb0006
      = N.T + B, N étant le nombre d'étages de la ligne et T la période du signal d'horloge (non ralenti) et B le temps de blocage de l'horloge.
  • Le temps de blocage B est équivalent à un nombre n de périodes d'horloge T : B = n.T.
    • Ainsi:
      Figure imgb0007
      = NT + nT
  • Par ailleurs, si au lieu de bloquer l'horloge pendant le temps B on lui applique m périodes d'horloge 2T (fréquence moitié), alors :
    • Figure imgb0008
      =(N - m)T + m . 2T, soit, pour obtenir le même retard :
      Figure imgb0009
  • D'où on déduit : n = m.
  • On applique ainsi à la ligne à retard un nombre m de périodes d'horloge de fréquence moitié qui est égal au nombre n de périodes d'horloge équivalent au temps de blocage.
  • Quel que soit le mode de réalisation, la fréquence du signal d'horloge nominal est supérieure à 12 MHz pour que le signal échantillonné par le registre à décalage DTC 12 ne soit pas perturbé.
  • Le décalage B1 est, de préférence, de l'ordre d'une microseconde.
  • Il n'est pas indispensable que le retard apporté par la ligne 12, sans blocage de l'horloge, soit inférieur à la durée P d'une ligne vidéo. Ce retard pourrait être égal ou même supérieur à la durée P. Dans ce cas il est nécessaire de prévoir une ligne à retard ou un monostable 40, représenté en traits interrompus sur la figure 1, entre l'entrée 10 et le contact 131 pour retarder le signal de synchronisation d'une durée qui permet de rétablir l'intervalle correct entre la synchronisation et le signal d'image. Par exemple si la ligne 12 apporte un retard de 65 µs, l'élément 40 apportera un retard de 1 µs.
  • L'invention n'est bien entendu pas limitée au cas où le signal vidéo d'image est à chaque ligne soit en phase avec le signal nominal, soit en avance, soit en retard. Elle s'applique également dans le cas où le signal d'image est soit en phase avec le signal nominal, soit en retard d'une valeur R, soit en retard d'une valeur 2 R.

Claims (7)

1. Circuit de décodage d'un signal de télévision qui, à l'émission, a été codé pour chaque ligne par décalage pseudo-aléatoire du signal vidéo (21) par rapport au signal de synchronisation ligne (20), ce circuit de décodage comprenant une ligne à retard (12) dont le retard est commandé pour rétablir le décalage correct entre le signal de synchronisation et le signal d'image, et un commutateur (13) commandé pour que le signal de synchronisation ligne (20) traverse une voie de dérivation (14), caractérisé en ce que la ligne à retard étant du type à transfert de charge (DTC), celle-ci a une capacité voisine d'une ligne de signal vidéo de durée P, la fréquence du signal d'horloge de commande de cette ligne (DTC) est telle qu'une ligne vidéo est retardée d'une valeur P1 - B, du même ordre de grandeur que la durée P d'une ligne vidéo, et le circuit de décodage comprend un moyen (18, 19) pour bloquer le signal d'horloge, ou diminuer la fréquence de ce signal d'horloge, pendant un temps qui, à chaque ligne, est fonction du décalage à effectuer.
2. Circuit selon la revendication 1, caractérisé en ce que P1 est égal à la durée P d'une ligne vidéo.
3. Circuit selon la revendication 2, caractérisé en ce que B est de l'ordre de la microseconde.
4. Circuit selon l'une quelconque des revendications 1 à 3, caractérisé en ce que l'entrée d'horloge (17) de la ligne à retard (DTC 12) est connectée à la sortie d'une porte ET (18) à deux entrées (181, 182) dont la première reçoit directement le signal d'horloge et dont la seconde (182) reçoit les signaux fournis par un circuit de blocage (19) dont les signaux de sortie commandent le décodage.
5. Circuit selon l'une quelconque des revendications 1 à 3, caractérisé en ce qu'on applique sur l'entrée d'horloge (17) de la ligne à retard DTC (12) un signal d'horloge de fréquence égale à la moitié de celle du signal d'horloge nominal pendant une fraction de la durée de chaque ligne vidéo pour assurer le décodage.
6. Circuit selon la revendication 1, caractérisé en ce que la durée P1 - B étant supérieure à la durée P d'une ligne de signal vidéo, pour rétablir la phase correcte du signal de synchronisation ligne par rapport au signal d'image, on prévoit un élément de retard (40) pour le signal de synchronisation ligne.
7. Circuit de codage utilisable avec un circuit de décodage selon l'une quelconque des revendications précédentes, caractérisé en ce que le signal vidéo d'image est, à chaque ligne, soit en phase avec le signal nominal, soit en avance, soit en retard.
EP19850400590 1984-03-30 1985-03-26 Circuits de codage et de décodage d'un signal vidéo codé par un décalage du signal d'image par rapport au signal de synchronisation Expired EP0160595B1 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR8405043A FR2562365B1 (fr) 1984-03-30 1984-03-30 Circuits de codage et de decodage d'un signal video code par un decalage du signal d'image par rapport au signal de synchronisation
FR8405043 1984-03-30

Publications (2)

Publication Number Publication Date
EP0160595A1 true EP0160595A1 (fr) 1985-11-06
EP0160595B1 EP0160595B1 (fr) 1988-09-21

Family

ID=9302658

Family Applications (1)

Application Number Title Priority Date Filing Date
EP19850400590 Expired EP0160595B1 (fr) 1984-03-30 1985-03-26 Circuits de codage et de décodage d'un signal vidéo codé par un décalage du signal d'image par rapport au signal de synchronisation

Country Status (3)

Country Link
EP (1) EP0160595B1 (fr)
DE (1) DE3565200D1 (fr)
FR (1) FR2562365B1 (fr)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0349680A1 (fr) * 1988-07-06 1990-01-10 Philips Electronique Grand Public Dispositif d'embrouillage ou de désembrouillage pour un système de télévision MAC
FR2637757A1 (fr) * 1988-10-11 1990-04-13 Cit Alcatel Procede et dispositif de recalibrage des salves de chrominance d'un signal video de television couleur
EP0673163A1 (fr) * 1993-04-05 1995-09-20 South African Micro-Electronic Systems (Proprietary) Limited Procédé et dispositif pour coder et décoder des signaux

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2321222A1 (fr) * 1975-08-14 1977-03-11 Rca Corp Unite de traitement de signaux comprenant des dispositifs de couplage par charge
FR2330236A1 (fr) * 1975-11-03 1977-05-27 France Etat Un procede de cryptage et de decryptage d'emissions de television et des circuits mettant en oeuvre ce procede
FR2524241A1 (fr) * 1982-03-24 1983-09-30 Radiotechnique Circuit de commande du dispositif de decryptage d'un systeme de transmission d'emissions de television cryptees et systeme de transmission d'emissions cryptees comportant un tel circuit

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2321222A1 (fr) * 1975-08-14 1977-03-11 Rca Corp Unite de traitement de signaux comprenant des dispositifs de couplage par charge
FR2330236A1 (fr) * 1975-11-03 1977-05-27 France Etat Un procede de cryptage et de decryptage d'emissions de television et des circuits mettant en oeuvre ce procede
FR2524241A1 (fr) * 1982-03-24 1983-09-30 Radiotechnique Circuit de commande du dispositif de decryptage d'un systeme de transmission d'emissions de television cryptees et systeme de transmission d'emissions cryptees comportant un tel circuit

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0349680A1 (fr) * 1988-07-06 1990-01-10 Philips Electronique Grand Public Dispositif d'embrouillage ou de désembrouillage pour un système de télévision MAC
FR2634085A1 (fr) * 1988-07-06 1990-01-12 Radiotechnique Ind & Comm Dispositif d'embrouillage ou de desembrouillage pour un systeme de television mac
FR2637757A1 (fr) * 1988-10-11 1990-04-13 Cit Alcatel Procede et dispositif de recalibrage des salves de chrominance d'un signal video de television couleur
EP0673163A1 (fr) * 1993-04-05 1995-09-20 South African Micro-Electronic Systems (Proprietary) Limited Procédé et dispositif pour coder et décoder des signaux

Also Published As

Publication number Publication date
FR2562365A1 (fr) 1985-10-04
FR2562365B1 (fr) 1988-02-05
DE3565200D1 (en) 1988-10-27
EP0160595B1 (fr) 1988-09-21

Similar Documents

Publication Publication Date Title
FR2482813A1 (fr) Dispositif de codage et de signaux d'image et de son
FR2482815A1 (fr) Dispositif de codage et de decodage de signaux d'image et de son
EP0159924B1 (fr) Démodulateur DIDON numérique
EP0426923A1 (fr) Procédé d'embrouillage et de désembrouillage de signaux vidéo composites et dispositif de mise en oeuvre
FR2459595A1 (fr) Systeme de television a controle d'acces utilisant une cle electronique variable
FR2482814A1 (fr) Procede et dispositif pour coder et decoder des signaux video par inversion repetitive de la polarite de ces signaux
FR2565448A1 (fr) Procede et dispositif d'extraction de synchronisation pour systeme de diffusion a multiplexage temporel de signaux numeriques et analogiques
FR2499795A1 (fr) Circuit pour doubler la frequence de trame d'un signal de television
FR2533099A1 (fr) Procede de brouillage d'images de television et dispositif de dechiffrage d'images ainsi brouillees
EP0160595B1 (fr) Circuits de codage et de décodage d'un signal vidéo codé par un décalage du signal d'image par rapport au signal de synchronisation
EP0119945A1 (fr) Procédés et dispositifs d'embrouillage et de désembrouillage pour images de télévision
FR2539263A1 (fr) Systeme pour traiter et transmettre un signal de television
EP0732845B1 (fr) Procédé et dispositif de synchronisation d'un signal vidéo numérique
EP0169093A1 (fr) Récepteur á démodulateur de fréquence pour système de télévision à multiplexage temporal
FR2553610A1 (fr) Circuit de reception d'onde modulee tantot en frequence par signal analogique et tantot en phase par signal numerique
EP0250274B1 (fr) Procédé et dispositif de modulation de signaux de télévision, notamment du type D2-MAC/Paquet
EP0196681B1 (fr) Procédé et dispositifs de déchiffrement ou de chiffrement appliqués au standard de télévision de type MAC
EP0148098B1 (fr) Circuit de régénération de signaux périodiques
EP0063990A1 (fr) Procédé de transmission d'une image à débit réduit; système de transmission pour la mise en oeuvre de ce procédé
EP0375540B1 (fr) Procédé d'embrouillage de signaux vidéo composite PAL SECAM et NTSC décodeur de signaux embrouillés par ce procédé
EP0211791B1 (fr) Procédé d'embrouillage et de désembrouillage d'images de télévision
EP0241339B1 (fr) Circuit de multiplexage pour dispositifs à transfert de charges
FR2575352A1 (fr) Systeme de transmission de television en couleur ou de couleur d'information a codage en multiplexage dans le temps et emetteur et recepteur d'information convenant a cet effet
EP0508534B1 (fr) Appareil pour la réception de télévision muni d'un dispositif amélioré de restitution de la composante continue
EP0368417A1 (fr) Appareil muni d'un dispositif de restitution de la composante continue amélioré

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

AK Designated contracting states

Designated state(s): BE CH DE GB IT LI NL

17P Request for examination filed

Effective date: 19851115

RAP1 Party data changed (applicant data changed or rights of an application transferred)

Owner name: SOCIETE ELECTRONIQUE DE LA REGION PAYS DE LOIRE

17Q First examination report despatched

Effective date: 19870601

GRAA (expected) grant

Free format text: ORIGINAL CODE: 0009210

AK Designated contracting states

Kind code of ref document: B1

Designated state(s): BE CH DE GB IT LI NL

ITF It: translation for a ep patent filed

Owner name: JACOBACCI & PERANI S.P.A.

REF Corresponds to:

Ref document number: 3565200

Country of ref document: DE

Date of ref document: 19881027

GBT Gb: translation of ep patent filed (gb section 77(6)(a)/1977)
PLBE No opposition filed within time limit

Free format text: ORIGINAL CODE: 0009261

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: NO OPPOSITION FILED WITHIN TIME LIMIT

26N No opposition filed
PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: CH

Payment date: 19930218

Year of fee payment: 9

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: BE

Payment date: 19930301

Year of fee payment: 9

ITTA It: last paid annual fee
PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: NL

Payment date: 19930331

Year of fee payment: 9

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: LI

Effective date: 19940331

Ref country code: CH

Effective date: 19940331

Ref country code: BE

Effective date: 19940331

BERE Be: lapsed

Owner name: SOC. ELECTRONIQUE DE LA REGION PAYS DE LOIRE

Effective date: 19940331

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: NL

Effective date: 19941001

NLV4 Nl: lapsed or anulled due to non-payment of the annual fee
REG Reference to a national code

Ref country code: CH

Ref legal event code: PL

Ref country code: CH

Ref legal event code: AUV

Free format text: LE BREVET CI-DESSUS EST TOMBE EN DECHEANCE, FAUTE DE PAIEMENT, DE LA 10E ANNUITE.

REG Reference to a national code

Ref country code: GB

Ref legal event code: 746

Effective date: 19971104

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: GB

Payment date: 19990209

Year of fee payment: 15

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: DE

Payment date: 19991229

Year of fee payment: 16

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: GB

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20000326

GBPC Gb: european patent ceased through non-payment of renewal fee

Effective date: 20000326

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: DE

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20020101