EP0050350B1 - Procédé pour comparer un état horaire et le contenu d'un registre dans une pièce d'horlogerie à rappel, circuit pour sa mise en oeuvre et utilisation de ce circuit - Google Patents

Procédé pour comparer un état horaire et le contenu d'un registre dans une pièce d'horlogerie à rappel, circuit pour sa mise en oeuvre et utilisation de ce circuit Download PDF

Info

Publication number
EP0050350B1
EP0050350B1 EP19810108503 EP81108503A EP0050350B1 EP 0050350 B1 EP0050350 B1 EP 0050350B1 EP 19810108503 EP19810108503 EP 19810108503 EP 81108503 A EP81108503 A EP 81108503A EP 0050350 B1 EP0050350 B1 EP 0050350B1
Authority
EP
European Patent Office
Prior art keywords
state
register
circuit
gate
whenever
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
EP19810108503
Other languages
German (de)
English (en)
Other versions
EP0050350A2 (fr
EP0050350A3 (en
Inventor
Christian Piguet
Jean-Félix Perotto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SSIH Management Services SA
Original Assignee
Societe Suisse pour lIindustrie Horlogere Management Services SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Societe Suisse pour lIindustrie Horlogere Management Services SA filed Critical Societe Suisse pour lIindustrie Horlogere Management Services SA
Publication of EP0050350A2 publication Critical patent/EP0050350A2/fr
Publication of EP0050350A3 publication Critical patent/EP0050350A3/fr
Application granted granted Critical
Publication of EP0050350B1 publication Critical patent/EP0050350B1/fr
Expired legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G04—HOROLOGY
    • G04G—ELECTRONIC TIME-PIECES
    • G04G13/00—Producing acoustic time signals
    • G04G13/02—Producing acoustic time signals at preselected times, e.g. alarm clocks

Definitions

  • the invention relates to a method for comparing the hourly state of an electronic timepiece to trigger a warning or reminder signal at different programmable intervals in a register by the user, this triggering occurring when the The hourly state of the timepiece at least partially coincides with the contents of the register. It also relates to a logic circuit for the implementation of this method and a use of this circuit in a watch microprocessor.
  • a weekly reminder frequency, but only weekly, can also be obtained by means of the circuit described in patent application DE-A-26 43 993 which compares from days to minutes.
  • a comparator for the hours and minutes in a watch comprising ten reminders is also set out in patent application DE-A-21 17 756.
  • the invention aims to achieve by proposing a method for the comparison, as claimed in claim 1, and a logic circuit for its implementation, as claimed in claim 2, allowing activation a warning signal when the content of at least one hour meter of the timepiece coincides with the content of the corresponding part of the register in which the reminder indication has been programmed, the other part the register containing, instead of time information, a state that the corresponding hour counters never reach in normal operation, for example the code of a non-numeric symbol such as the comparison between the state of the corresponding hour meters whatever this state is, and the content of this other part of the register is always validated.
  • Such an arrangement allows the user to program any periodicity desired upon recall, for example daily, weekly, monthly, yearly.
  • FIG. 1 the hourly state of a timepiece appears in hour counters 1 containing the information relating respectively to the minute ("35"), the hour ("13"), the date ( "24”) and monthly ("03").
  • a programmable register 2 is constituted by cells each corresponding to elementary information present in the counters 1. The counters 1 and the register 2 are connected to the display thus allowing the visualization of their respective contents.
  • In the part of this register 2 corresponding to the hour and the minute have been programmed in the example shown, thirteen hours (“13") and thirty-five minutes (“35”), respectively.
  • a non-numeric symbol has been programmed corresponding, in this case, to a dash ("-").
  • a comparator logic circuit 3 consists of cells or elementary comparators 6 in number corresponding to each of the preceding elementary information, eight in the present case and of an AND logic gate 5.
  • Each elementary comparator 6 receives as input the relative information Ai and Bi respectively to each elementary information contained in the hour counters 1 and in the register 2. In the case where there is identity between the information Ai and the corresponding information Bi, or else where the information Bi represents the dash symbol "- ", the comparator 6 concerned will deliver at its output a signal S at logic level" 1 "which will reach the AND gate 5.
  • FIG. 3 represents a particular execution of an elementary comparator 6 for hour meters 1 whose code comprises four bits, such as the BCD code presented in FIG. 2, and where an impossible state of the meters 1 is represented by the non-numeric symbol dash "-" is for example coded by "1 1 1 1".
  • the bits A 1 , A 2 , A 3 ' A 4 represent the information Ai coming from one of the counters 1, and the bits B 1 , B 2 , B 3 , B 4 the information Bi coming from the corresponding part of register 2 where the reminder indication is programmed.
  • Circuit 7 is a four-bit comparator such as, for example, circuit 7485 well known in TTL (Transistor-Transistor-Logic) technology.
  • Figure 4 illustrates the special case where, in register 2, the minutes are not specified.
  • the cells concerned therefore include, for example, the code 1111 corresponding to the dash symbol "-".
  • FIG. 5 A variant use of the elementary comparator circuit 6 is illustrated in FIG. 5. It is applied as a special function of an arithmetic and logic unit (ALU) 24 in a watch microprocessor.
  • a bus 13 makes it possible to load two registers 14, 15 with the content of two counters or time registers to be compared. If the two contents are identical or if the code contained in the recall register is that of the dash symbol "-", the output signal S of comparator 6 is at logic level "1".
  • This signal serves as an input to an AND gate 17 and a signal 16 as the second input of this AND gate 17 allows, by an instruction from the microprocessor, to select this comparison operation.
  • the output of the AND gate 17 at level “1” puts at the same level “1” the indicator or flip-flop 18 when the comparison is effective.
  • This output signal Q of the indicator 18 is tested by the microprocessor to determine whether the comparison has been effective and a signal 20 allows the indicator 18 to be reset to zero.
  • a signal 8 allows, by an instruction from the microprocessor , to select as desired, as in the previous case, a simple comparison and the signal 8 is level "0", or a validated comparison in which case the signal 8 is at level "1".
  • the arithmetic and logic unit 24 can further comprise a circuit 21 such as the well-known type TTL-74 181 receiving as input the outputs of the two registers 14 and 15 and whose output is bus 23, control variables 22 for selecting the operation to be performed.
  • a circuit 21 such as the well-known type TTL-74 181 receiving as input the outputs of the two registers 14 and 15 and whose output is bus 23, control variables 22 for selecting the operation to be performed.

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Electric Clocks (AREA)

Description

  • L'invention est relative à un procédé pour la comparaison de l'état horaire d'une pièce d'horlogerie électronique pour déclencher un signal d'avertissement ou rappel à différentes périodicités programmables dans un registre par l'utilisateur, ce déclenchement intervenant lorsque l'état horaire de la pièce d'horlogerie arrive au moins partiellement en coïncidence avec le contenu du registre. Elle concerne également un circuit logique pour la mise en oeuvre de ce procédé et une utilisation de ce circuit dans un microprocesseur horloger.
  • Un circuit logique pour une montre-réveil est décrit dans le brevet US-A-3,759,029. Dans ce cas, le registre doit nécessairement toujours contenir l'indication des heures, minutes et secondes et la périodicité du rappel est donc toujour nécessairement la même, c'est-à-dire quotidienne. Des circuits du même type pour rappel à périodicité fixe et pouvant comparer respectivement depuis les dizaines d'heures jusqu'aux secondes et depuis les heures jusqu'aux dizaines de minutes font également l'objet des brevets US-A-3,745,761 et CH-A-534 386.
  • Une périodicité de rappel hebdomadaire, mais bebdomadaire seulement, peut aussi être obtenue au moyen du circuit décrit dans la demande de brevet DE-A-26 43 993 qui compare depuis les jours jusqu'aux minutes. Un comparateur pour les heures et les minutes dans une montre comportant dix rappels est également exposé dans la demande de brevet DE-A-21 17 756.
  • Dans aucun de ces cas l'utilisateur n'est maître de la périodicité, fixée une fois pour toute, du rappel qu'il programme. Aussi est-il apparu comme extrêmement utilise que l'utilisateur puisse choisir lui-même, selon ses besoins propres, la périodicité des rappels qu'il attend de sa montre - ou autre pièce d'horlogerie -. C'est cet objectif que l'invention vise à atteindre en proposant un procédé pour la comparaison, tel que revendiqué dans la revendication 1, et un circuit logique pour sa mise en oeuvre, tel que revendiqué dans la revendication 2, permettant l'activation d'un signal d'avertissement lorsque le contenu d'au moins un compteur horaire de la pièce d'horlogerie arrive en coïncidence avec le contenu de la partie correspondante du registre dans lequel a été programmée l'indication de rappel, l'autre partie du registre contenant, au lieu d'informations horaires, un état que les compteurs horaires correspondants n'atteignent jamais en fonctionnement normal, par exemple le code d'un symbole non numérique tel que la comparaison entre l'état des compteurs horaires correspondants, quel que soit cet état, et le contenu de cette autre partie du registre soit toujours validée. Une telle disposition permet à l'utilisateur de programmer toute périodicité désirée à son rappel, par exemple quotidienne, hebdomadaire, mensuelle, annuelle.
  • L'invention va maintenant être exposée en détail à la lumière d'un exemple. Pour l'inte- ligence de la description, on se référera aux dessins parmi lesquels:
    • La figure 1 est une représentation schématique d'un circuit comparateur selon l'invention.
    • La figure 3 illustre un code qui peut être utilisé pour la programmation du registre du circuit de la figure 1.
    • La figure 3 représente une cellule ou comparateur élémentaire du même circuit.
    • La figure 4 montre une disposition permettant, dans le cadre de l'invention, d'inhiber le rappel sonore au profit d'un rappel visuel lorsque les minutes ne sont pas spécifiées.
    • La figure 5 illustre une utilisation possible du comparateur élémentaire de la figure 3 dans une unité arithmétique et logique d'un microprocesseur horloger.
  • A la figure 1, l'état horaire d'une pièce d'horlogerie apparaît dans des compteurs horaires 1 contenant l'information relative respectivement à la minute ("35"), à l'heure ("13"), au quantième ("24") et au mois ("03"). Un registre programmable 2 est constitué par des cellules correspondant chacune à une information élémentaire présente dans les compteurs 1. Les compteurs 1 et le registre 2 sont connectés à l'affichage permettant ainsi la visualisation de leurs contenus respectifs. Dans la partie de ce registre 2 correspondant à l'heure et à la minute ont, dans l'exemple représenté, été respectivement programmés treize heures ("13") et trente-cinq minutes ("35"). Dans chaque cellule de l'autre partie du registre 2 a été programmé un symbole non numérique correspondant, dans le cas présent, à un tiret ("-"). On aurait tout aussi bien pu programmer une autre information, l'essentiel étant que celle-ci représente un état que ne peuvent atteindre les compteurs horaires correspondants 1 en fonctionnement normal de la pièce d'horlogerie. Un circuit logique comparateur 3 est constitué de cellules ou comparateurs élémentaires 6 en nombre correspondant à chacune des informations élémentaires précédentes, huit dans le cas présent et d'une porte logique ET 5. Chaque comparateur élémentaire 6 reçoit en entrée les informations Ai et Bi relatives respectivement à chaque information élémentaire contenue dans les compteurs horaires 1 et dans le registre 2. Dans le cas où il y a identité entre l'information Ai et l'information Bi correspondante, ou bien où l'information Bi représente le symbole tiret "-", le comparateur 6 concerné va délivrer à sa sortie un signal S au niveau logique "1" qui va parvenir à la porte ET 5. Dans l'exemple illustré, il en est ainsi en permanence pour tous les étages autres que ceux relatifs à l'heure et à la minute, et, lorsque les compteurs 1 des heures et des minutes correspondront à treize heures et trente-cinq minutes, les quatre comparateurs élémentaires 6 concernés fourniront également chacun un signal S au niveau logique "1" et la porte ET 5 laissera passer un signal allant activer un avertisseur 4, par exemple un haut- parleur. Une minute plus tard, à treize heures et trente-six minutes, l'activation cassera et la porte ET 5 ne transmettra plus aucun signal jusqu'à ce que l'état horaire de la pièce d'horlogerie aux compteurs 1 soit "03 25 13:25" et, à ce moment, l'avertisseur 4 sera à nouveau activé. On obtient donc un rappel quotidien, chaque fois qu'il est treize heures trente-cinq.
  • Si l'utilisateur programme dans le registre 2 "--" 24 13:35", le mois n'étant pas spécifié et représenté par les symboles "--" le rappel aura lieu mensuellement au quantième vingt-quatre et à treize heures trente-cinq. De même, si toutes les positions du registre 2 sont occupées par un symbole numérique correspondant à un état possible des compteurs 1, donc sans aucun symbole tiret "-" ou autre état impossible des compteurs 1, on aura une périodicidé annuelle pour le rappel ainsi la programmation "0521 13:35" provoquera un avertissement tous les vingt et un mai à treize heures trente-cinq.
  • On pourrait de même programmer une périodicité hebdomadaire en prévoyant une lecture pour la comparaison du compteur des dates et du compteur des jours. Ainsi la programmation "-- SA 10:30" donnerait un rappel tous les samedis à dix heures trente. Bien que cet exemple ne soit pas illustré, il est clair qu'il découle, pour l'homme de métier, de façon évidente de ce qui vient d'être exposé.
  • La figure 3 représente une exécution particulière d'un comparateur élémentaire 6 pour des compteurs horaires 1 dont le code comprend quatre bits, tel le code BCD présenté à la figure 2, et où un état impossible des compteurs 1 est représenté par le symbole non numérique tiret "-" est par exemple codé par "1 1 1 1 ". Les bits A1, A2, A3' A4 représentent l'information Ai venant d'un des compteurs 1, et les bits B1, B2, B3, B4 l'information Bi en provenance de la partie correspondante du registre 2 où est programmée l'indication de rappel. Le circuit 7 est un comparateur à quatre bits tel par exemple que le circuit 7485 bien connu en technologie TTL (Transistor-Transistor-Logic). Si Ai=Bi quel que soit i égal à 1, 2, 3 ou 4, la sortie du circuit 7 est au niveau logique "1 " et ce signal va passer la porte OU 10 pour donner à la sortie S du comparateur élémentaire 6 un niveau logique "1" également, et ce quel que soit le niveau à la sortie de la porte ET 9. Cette porte ET 9 reçoit les bits Bj, B2, B3' B4 et une entrée supplémentaire 8. Si l'entrée 8 est au niveau "0", la sortie de la porte ET 9 sera toujours au même niveau "0", et le comparateur élémentaire 6 fonctionne alors comme un simple comparateur à quatre bits, la porte OU 10 ne pouvant envoyer un signal "1" à la porte ET 5 que quand AI=Bi. Si, par contre, l'entrée 8 est au niveau "1", le comparateur élémentaire 6 sera un comparateur à quatre bits où la comparaison sera validée dès qu'on aura B1=B2=B3 B4=1, c'est-à-dire le symbole tiret "-" dans la cellule correspondante du registre 2, et ce quelles que soient les valeurs A1, A2, A3, A4 fournies par le compteur 1 correspondant. En effet, la sortie ET 9 sera toujours au niveau logique "1" et par conséquent celle de la porte OU 10 également.
  • La figure 4 illustre le cas particulier où, dans le registre 2, ce sont les minutes qui ne sont pas spécifiées. Les cellules concernées comportent donc, par exemple, le code 1111 correspondant au symbole tiret "-".
  • Dans cette hypothèse, il est utile que le rappel prévu ne soit pas sonore, car de durée trop longue, et du lui substituer un avertissement visuel. Aussi une porte NON-ET 11 est- elle prévue à la sortie du registre 2, celle-ci produit alors le niveau logique "0" qui va inhiber l'avertisseur sonore 4 en bloquant la porte ET 5, mais par ailleurs activer un indicateur visuel (non représenté) par l'intermédiaire d'un inverseur 12. Cette disposition peut être utilisée pour un rappel quotidien en programmant uniquement l'information de l'heure, le reste du registre 2 comportant partout ailleurs le code du symbole tiret "-" ou autre état impossible des compteurs 1. De même, en ne spécifiant que la date, c'est-à-dire le quantième et le mois, on pourra programmer des anniversaires, par exemple "07 21 - -:- -" , le 21 juillet de chaque année.
  • Une variante d'utilisation du circuit comparateur élémentaire 6 est illustrée à la figure 5. Il est appliqué comme fonction spéciale d'une unité arithmétique et logique (ALU) 24 dans un microprocesseur horloger. Un bus 13 permet de charger deux registres 14, 15 avec le contenu de deux compteurs ou registres horaires à comparer. Si les deux contenus sont identiques ou si le code contenu dans le registre de rappel est celui du symbole tiret "-", le signal de sortie S du comparateur 6 est au niveau logique "1". Ce signal sert d'entrée à une porte ET 17 et un signal 16 en seconde entrée de cette porte ET 17 permet, par une instruction du microprocesseur, de sélectionner cette opération de comparaison. Dans ce cas, la sortie de la porte ET 17 au niveau "1" met au même niveau "1" l'indicateur ou bascule-drapeau 18 lorsque la comparaison est effective. Ce signal de sortie Q de l'indicateur 18 est testé par le microprocesseur pour déterminer si la comparaison a été effective et un signal 20 permet de remettre à zéro l'indicateur 18. Par ailleurs, un signal 8 permet, par une instruction du microprocesseur, de sélectionner au choix, comme dans le cas précédent, une comparaison simple et le signal 8 est niveau "0", ou une comparaison validée auquel cas le signal 8 est au niveau "1 ".
  • L'unité arithmétique et logique 24 peut comporter en outre un circuit 21 tel que le type TTL-74 181 bien connu recevant en entrée les sorties des deux registres 14 et 15 et dont la sortie est le bus 23, des variables de commande 22 permettant de sélectionner l'opération à effectuer.
  • Pour la programmation du registre programmable 2 de la figure 1 ou l'équivalent de la figure 5, on peut faire appel à un système tel que montré dans le brevet CH-A-610 712 dans lequel on utilise deux commutateurs dont un fonctionne comme sélecteur et l'autre comme correcteur. Le sélecteur est actionné afin d'envoyer un signal à une compteur électronique dont le contenu, qui dépend du nombre de fois que le commutateur de sélection a été actionné, est envoyé à un aiguillage de correction. Le commutateur de correction peut à tour de rôle être actionné afin d'envoyer des signaux à la cellule sélectionnée du registre 2 pour changer son contenu. Pour chaque impulsion, le contenu peut être augmenté par une unité et il est bien entendu que le comptage prévu permettra l'introduction du symbole tiret "-" ou autre état impossible des compteurs 1. Il est également possible que le correcteur puisse transmettre un train d'impulsions au lieu d'une seule impulsion lors de son actionnement.

Claims (7)

1. Procédé pour la comparaison de l'état horaire d'une pièce d'horlogerie électronique et du contenu d'un registre programmable pour déclencher un signal d'avertissement lorsque le .contenu d'au moins un compteur horaire de la pièce d'horlogerie arrive en coïncidence avec le contenu de la partie correspondante du registre, caractérisé par le fait qu'il consiste à programmer dans l'autre partie du registre (2), au lieu d'une information horaire, le code d'un état que les compteurs horaires correspondants (1) n'atteignent jamais en fonctionnement normal (-) et à valider la comparaison entre l'état des compteurs horaires (1) correspondants, quel que soit cet état, et le contenu de cette autre partie du registre (2), cet état ne pouvant donc inhiber l'avertissement (4).
2. Circuit de déclenchement d'un avertisseur (4) dans une pièce d'horlogerie électronique lorsque certains compteurs (1), au moins, d'une chaîne de division atteignent un état correspondant à un état de consigne, caractérisé par le fait qu'il comporte un registre programmable (2) dont les différentes cellules, qui correspondent chacune à un compteur (1) de ladite chaîne, peuvent être placées individuellement soit dans un état de consigne soit dans un état de validation, une pluralité de circuits comparateurs (6) associés respectivement auxdites cellules (2) pour produire chacun un signal d'autorisation lorsqu'il y a coïncidence entre l'état de la cellule associée (2) et l'état du compteur (1) correspondant ou lorsque la cellule associée (2) se trouve dans l'état de validation, et un circuit porte (5) déclenchant l'avertisseur (4) lorsque tous les comparateurs (6) émettent simultanément un signal d'autorisation.
3. Circuit selon la revendication 2, caractérisé par le fait que ledit état de validation est un état que le compteur (1) n'atteint jamais en fonctionnement normal.
4. Circuit selon la revendication 2 ou la revendication 3, caractérisé par le fait que chaque comparateur élémentaire (6) comporte un circuit conventionnel (7) comparateur à quatre bits, recevant en entrée les quatre bits (Ai, Bi) respectivement en provenance du compteur horaire et de la cellule du registre correspondante (2), associé à une porte OU (10) dont la sortie (S) sert d'entrée à la porte ET (5), et à laquelle porte OU (10) il envoie un signal d'activation lorsqu'il y a identité (A=B) entre les deux ensembles de quatre bits, et associé également à une porte ET (9) recevant en entrée les quatre bits (Bi) en provenance de la cellule du registre (2) ainsi qu'un signal (8) permettant l'activation de cette porte ET (9) lorsquel les quatre bits (Bi) représentent le code de l'état impossible (-), ladite porte ET (9) délivrant alors son signal à la porte OU (10).
5. Circuit selon l'une quelconque des revendications 2 à 4, caractérisé par le fait qu'aux cellules du registre (2) correspondant au moins, soit à la minute, soit à l'heure, soit au jour ou soit au mois, est associée une porte NON-ET (11) dont la sortie sert d'entrée à la porte ET (5) et à la commande par l'intermédiaire d'un inverseur (12) d'un second avertisseur de nature différente du premier (4), le code de l'état impossible (-) du compteur correspondant (1), s'il est contenu dans lesdites cellules (2) inhibant ainsi le premier avertisseur (4) au profit du second.
6. Circuit selon la revendication 5, caractérisé par le fait que le premier avertisseur (4) est sonore, et le second visuel.
7. Utilisation d'un circuit selon l'une quelconque des revendications 2 à 6, caractérisée par le fait que ce circuit représente une fonction spéciale d'une unité arithmétique et logique (24) dans un microprocesseur pour pièce d'horlogerie.
EP19810108503 1980-10-21 1981-10-19 Procédé pour comparer un état horaire et le contenu d'un registre dans une pièce d'horlogerie à rappel, circuit pour sa mise en oeuvre et utilisation de ce circuit Expired EP0050350B1 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR8022889 1980-10-21
FR8022889A FR2492551B1 (fr) 1980-10-21 1980-10-21 Procede pour comparer un etat horaire et le contenu d'un registre dans une piece d'horlogerie a rappel, circuit pour sa mise en oeuvre et utilisation de ce circuit

Publications (3)

Publication Number Publication Date
EP0050350A2 EP0050350A2 (fr) 1982-04-28
EP0050350A3 EP0050350A3 (en) 1982-05-26
EP0050350B1 true EP0050350B1 (fr) 1984-08-08

Family

ID=9247326

Family Applications (1)

Application Number Title Priority Date Filing Date
EP19810108503 Expired EP0050350B1 (fr) 1980-10-21 1981-10-19 Procédé pour comparer un état horaire et le contenu d'un registre dans une pièce d'horlogerie à rappel, circuit pour sa mise en oeuvre et utilisation de ce circuit

Country Status (4)

Country Link
EP (1) EP0050350B1 (fr)
JP (1) JPS5798891A (fr)
DE (1) DE3165427D1 (fr)
FR (1) FR2492551B1 (fr)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61264287A (ja) * 1985-05-17 1986-11-22 Seiko Epson Corp 電子時計

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3664116A (en) * 1970-04-06 1972-05-23 Gen Electric Digital clock controlled by voltage level of clock reference signal
US3664117A (en) * 1970-06-05 1972-05-23 Gen Electric Non-time indicating number correction circuit
GB1367247A (en) * 1971-02-18 1974-09-18 Suwa Seikosha Kk Electronic timepieces
GB1366794A (en) * 1971-12-02 1974-09-11 Seiko Instr & Electronics Electronic timepiece
JPS5242773A (en) * 1975-10-01 1977-04-02 Seiko Instr & Electronics Ltd Digital alarm watch
JPS5248362A (en) * 1975-10-15 1977-04-18 Seiko Instr & Electronics Ltd Electronic timepiece with alarm mechanism
JPS539162A (en) * 1976-07-13 1978-01-27 Citizen Watch Co Ltd Electronic watch with calendar alarm
JPS5411476A (en) * 1977-06-29 1979-01-27 Tokyo Shibaura Electric Co Electrode and method of manufacturing same

Also Published As

Publication number Publication date
FR2492551A1 (fr) 1982-04-23
EP0050350A2 (fr) 1982-04-28
FR2492551B1 (fr) 1985-06-07
DE3165427D1 (en) 1984-09-13
EP0050350A3 (en) 1982-05-26
JPS5798891A (en) 1982-06-19

Similar Documents

Publication Publication Date Title
US4316272A (en) Electronic timepiece with global time zone display
EP0231451B1 (fr) Montre électronique à deux moteurs pourvue d'un quantième perpétuel
FR2460501A1 (fr) Montre electronique avec affichage de la date
FR2488704A1 (fr) Instrument d'horlogerie comportant un dispositif d'identification electro-optique
EP0715233B1 (fr) Pièce d'horlogerie à affichage analogique comportant des moyens de sélection d'une information numérique
EP0619035B1 (fr) Montre avec dispositif de quantieme
EP0735442B1 (fr) Pièce d'horlogerie électronique analogique à disque de quantième multifunctionnel
US7423936B2 (en) Electronic device with scheduled occurrence indicators
EP0031077B1 (fr) Dispositif interactif d'entrée de données pour instrument de petit volume, notamment pour pièce d'horlogerie
EP0050350B1 (fr) Procédé pour comparer un état horaire et le contenu d'un registre dans une pièce d'horlogerie à rappel, circuit pour sa mise en oeuvre et utilisation de ce circuit
CA1141179A (fr) Chronometre electronique pour application sportive a un tres grand nombre de participants
EP0502292B1 (fr) Procédé d'initialisation du calendrier perpétuel d'un chronographe analogique à quartz et chronographe à quartz pour sa mise en oeuvre
FR2459505A1 (fr) Montre electronique a sonneries multiples
EP0644468B1 (fr) Pièce d'horlogerie à affichage analogique pouvant fournir une ou plusieurs informations alphanumériques sur l'état d'un mode de fonctionnement ou d'un événement programmé
JPS6238672B2 (fr)
US4444512A (en) Method and circuit for comparing the timekeeping state and contents of a register in an electronic reminder giving timepiece
US4384790A (en) Alarm device for electronic watches
EP0267440A1 (fr) Montre analogique à deux moteurs comportant un quantième perpétuel
CH688497GA3 (fr) Pièce d'horlogerie à affichage analogique comportant des moyens de traitement d'un nombre décimal.
EP0489652B1 (fr) Indicateur astrologique occidental et chinois
WO1989004512A1 (fr) Procede de programmation du calendrier perpetuel d'une montre et montre pour la mise en oeuvre de ce procede
EP1385067B1 (fr) Pièce d'horlogerie planificatrice d'événements
US4280207A (en) Electronic timepiece and digital display therefor
FR2728124A1 (fr) Enregistreur electronique autonome de sonneries de telephone a commande vocale avec procede eliminant toute erreur a l'enregistrement
JPS6015038B2 (ja) 電子時計における月日判別方式

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

PUAL Search report despatched

Free format text: ORIGINAL CODE: 0009013

AK Designated contracting states

Designated state(s): CH DE GB

AK Designated contracting states

Designated state(s): CH DE GB

17P Request for examination filed

Effective date: 19820930

GRAA (expected) grant

Free format text: ORIGINAL CODE: 0009210

AK Designated contracting states

Designated state(s): CH DE GB LI

REF Corresponds to:

Ref document number: 3165427

Country of ref document: DE

Date of ref document: 19840913

PLBE No opposition filed within time limit

Free format text: ORIGINAL CODE: 0009261

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: NO OPPOSITION FILED WITHIN TIME LIMIT

26N No opposition filed
PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: GB

Payment date: 19910927

Year of fee payment: 11

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: DE

Payment date: 19911021

Year of fee payment: 11

Ref country code: CH

Payment date: 19911021

Year of fee payment: 11

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: GB

Effective date: 19921019

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: LI

Effective date: 19921031

Ref country code: CH

Effective date: 19921031

GBPC Gb: european patent ceased through non-payment of renewal fee

Effective date: 19921019

REG Reference to a national code

Ref country code: CH

Ref legal event code: PL

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: DE

Effective date: 19930701