DK164677B - EQUIPMENT FOR ERROR-TOLERANT DATA / READING - Google Patents
EQUIPMENT FOR ERROR-TOLERANT DATA / READING Download PDFInfo
- Publication number
- DK164677B DK164677B DK326686A DK326686A DK164677B DK 164677 B DK164677 B DK 164677B DK 326686 A DK326686 A DK 326686A DK 326686 A DK326686 A DK 326686A DK 164677 B DK164677 B DK 164677B
- Authority
- DK
- Denmark
- Prior art keywords
- data
- input
- output
- computer
- units
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/004—Error avoidance
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Hardware Redundancy (AREA)
- Detection And Correction Of Errors (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Radio Transmission System (AREA)
- Cash Registers Or Receiving Machines (AREA)
- Control Of Electric Motors In General (AREA)
- Error Detection And Correction (AREA)
Abstract
Description
DK 164677 BDK 164677 B
Opfindelsen angår et udstyr, som angivet i indledningen til krav 1.The invention relates to an equipment as set forth in the preamble of claim 1.
Ved styringen af fortrinsvis omfangsrige processer ved hjælp af datamater eller datamatsystemer, eksem-5 pelvis styringen af signalhus- og rangereanlæg indenfor jernbanevæsenet, anvendes der regelmæssigt ,ind-/udlæs-ningsenheder, som udgør et interface mellem datamatsystemet og de proceselementer, der skal styres. Disse ind-/udlæsningsenheder fordeler den datamatinterne data-10 bus på de elementspecifikke ind-/udlæsningsledninger, hhv. de forener de fra periferien tilførte data på databussen. Hver ind-/udlæsningsenhed forsyner et betemt antal proceselementer; den består til indlæsningen af separeringsporte, eventuelt også pufferlagre til ilygtige 15 data, og til udlæsningen principielt af pufferlagre. Til proceselementerne har datamatsystemet indirekte tilgang over ind-/udlæsningsenhederne. Hertil aktiverer datamatsystemet den ind-/udlæsningsenhed, der skal behandles, pr. adresse og foranlediger derefter den blokvise ind-20 læsning hhv. udlæsning af data i datamatsystemet hhv. til den aktiverede udlæsningsenhed. Overføringen af adresser, data og i det mindste en del af styreanvisningerne til datamatsystemets drift sker regelmæssigt over et dertil forhåndenværende bussystem.In the control of preferably large-scale processes by means of computers or computer systems, for example the control of signal house and ranger systems within the railway system, regular input / output units are used which form an interface between the computer system and the process elements to be controlled. . These input / output devices distribute the data intra-data bus on the element-specific input / output lines, respectively. they combine the data supplied from the periphery to the data bus. Each input / output unit supplies a certain number of process elements; it consists for the loading of separation ports, optionally also buffer stores for invalid data, and for the reading in principle of buffer stores. For the process elements, the computer system has indirect access over the input / output devices. For this, the computer system activates the input / output device to be processed per. address and then causes the block-wise read-in, respectively. read out data in the computer system respectively. to the enabled readout device. The transfer of addresses, data and at least part of the control instructions for the operation of the computer system takes place regularly over a bus system available for that purpose.
25 Med henblik på at undgå fejlreaktioner af data matsystemet eller af proceselementerne som følge af fejlagtig adresseafkodning i ind-/udlæsningsenhederne er det ved særlig sikkerhedsrelevante processtyringer almindeligt at kontrollere adresseringen af ind-/udlæs-30 ningsenhederne ved tilbageoverføring af enten adressen eller et andet karakteristikum til den adresserende station, inden dataene overføres. Også dataene selv kan tilbageoverføres før deres anerkendelse og først frigives efter kontrol med de udsendte data (tysk offentlig-35 gørelsesskrift nr. 25 47 178). Denne fremgangsmåde til sikret udveksling af data i databearbejdningsanlæg er tidkrævende, uden at det er sikret, at de data, der skal25 In order to avoid malfunctions of the data mat system or of the process elements due to incorrect address decoding in the input / output units, it is common for particularly security-relevant process controls to check the addressing of the input / output units by returning either the address or another characteristic to the addressing station before transmitting the data. Also, the data itself can be retransmitted before their recognition and released only after checking the transmitted data (German Publication Publication No. 25 47 178). This method of securely exchanging data in data processing plants is time consuming without ensuring that the data needed to
DK 164677 BDK 164677 B
2 overføres, også faktisk og udelukkende ankommer ved de adresserede enheder.2 is transmitted, also actually and exclusively arriving at the addressed units.
Styringen - navnlig af ind-/udlæsningsenhederne -over et bussystem har foruden fordele den principielle 5 ulempe, at ved bestemte forstyrrelser på en af busserne, eksempelvis ved en kortslutning af ud-/indgangen på en ind-/udlæsningsenhed, er fortsat drift af datamatsystemet ikke længere mulig.The control - in particular of the input / output devices - over a bus system has, in addition to advantages, the principle disadvantage that in case of certain disturbances on one of the buses, for example by a short circuit of the output / input on an input / output device, the computer system continues to operate. no longer possible.
Den foreliggende opfindelse har til opgave at 10 angive et udstyr som omhandlet i krav l's indledning, som gør det muligt ved koblingstekniske foranstaltninger at kunne give afkald på den hidtil nødvendige adresseafkodning i ind-/udlæsningsenhederne og dermed at forøge anlæggets pålidelighed, og som derudover også har en høj 15 disponibilitet, idet det begrænser indvirkningerne af forstyrrelser i enkelte ind-/udlæsningsenheder til den i hvert enkelt tilfælde direkte af forstyrrelsen berørte ind-/udlæsningsenhed hhv. ved flere af forstyrrelsen direkte berørte ind-/udlæsningsenheder begrænser ind-20 virkningerne til disse.SUMMARY OF THE INVENTION The present invention has for its object to provide an equipment as claimed in the preamble of claim 1, which enables coupling-technical measures to dispense with the necessary address decoding in the input / output units and thus to increase the reliability of the system, and in addition also has a high availability, limiting the effects of interference in individual input / output devices to the input / output device directly affected by the interference in each case. in several of the disturbance directly affected read / unload units limit the effects to these.
Denne opgave løses ifølge opfindelsen med de i krav l's kendetegnende del angivne træk. Fordelagtige udformninger af udstyret ifølge opfindelsen er angivet i underkravene.This task is solved according to the invention with the features specified in the characterizing part of claim 1. Advantageous designs of the equipment according to the invention are set out in the subclaims.
25 Opfindelsen er i det følgende forklaret nærmere på grundlag af et på tegningen vist udførelseseksempel.The invention is explained in more detail below on the basis of an exemplary embodiment shown in the drawing.
Tegningen viser i den venstre del en skematisk fremstilling af et udsnit af de til bearbejdning af ind-og udlæsninger nødvendige interne dele i en datamat 30 eller i et datamatsystem R og i den højre del et antal indlæsningsenheder El-En og udlæsningsenheder Al-An.The drawing shows in the left part a schematic representation of a section of the internal parts needed for processing inputs and outputs in a computer 30 or in a computer system R and in the right part a number of input units E1-One and output units A1-An.
Over indlæsningsenhederne bliver meldinger hidrørende fra ikke viste proceselementer afgivet til datamatsystemet, og over udlæsningsenhederne afgives ordrer hidrø-35 rende fra datamaten til proceselementerne. Til hver ind-/udlæsningsenhed er der tilsluttet indtil otte pro-Messages originating from process elements not shown are delivered to the computer system over the input units, and orders from the computer to the process elements are issued over the output units. Up to eight devices are connected to each input / output device.
DK 164677 BDK 164677 B
3 ceselementer. Ind-/udlæsningsenhederne udgøres af paral-lel/serie- hhv. serie/parallel-omsættere. De serielle udgange på indlæsningsenhederne El-En er over separate dataledninger Del-Den tilsluttet tilknyttede indgange 5 el~en på et indlæsningsregister ER1; de serielle indgange på udlæsningsenhederne Al-An er over separate dataledninger Dal-Dan tilsluttet tilknyttede udgange al-an på et udlæsnings register ARI. Endvidere er der til ind-/udlæsningsenhederne i hvert enkelt tilfælde 10 separat ført takt- og styreledninger SI hhv. S2 for indlæsningsenhederne og udlæsningsenhederne. Takt- og styreledningerne er tilsluttet tilhørende udgange si hhv. s2 på datamaten. Over styre- og taktledningerne foranlediges de tilsluttede ind- hhv. udlæsningsenheder 15 i hvert enkelt tilfælde samlet til seriel, taktstyret indlæsning hhv. overtagelse af data. I det viste udførelseseksempel er der for indlæsnings enhederne E1-E3 og En antaget vilkårlige data hidrørende fra proceselementerne. Datamatens overtagelse af disse data for-20 klares nærmere i det følgende.3 case elements. The loading / unloading units are made up of parallel / serial and respectively. serial / parallel converters. The serial outputs of the input units El-En are over separate data lines Part-The connected associated inputs 5 or one on an input register ER1; the serial inputs of the read-out units Al-An are connected via separate data lines Dal-Dan to connected outputs already on a read-out register ARI. In addition, in each case 10 inlet / output units are individually routed clock and control lines SI respectively. S2 for the input and output devices. The clock and control lines are connected to corresponding outputs in respectively. s2 on the computer. Over the control and clock lines, the connected components are triggered. read-out units 15 in each case assembled for serial, clock-controlled input respectively. data acquisition. In the illustrated embodiment, for the input units E1-E3 and A, random data derived from the process elements is assumed. The computer's acquisition of this data is explained in more detail below.
Overtagelsen af data i datamaten kan både initieres fra periferien og fra datamaten. Hvis der foreligger data fra indlæsningsenhederne El-En til overtagelse, adresserer datamaten først det indlæsningsregister, 25 over hvilket de data, der skal overtages, kan tilføres.The acquisition of data in the computer can be initiated both from the periphery and from the computer. If data is available from the input units El-En for acquisition, the computer first addresses the input register over which the data to be acquired can be supplied.
I det antagne eksempel er dette indlæsningsregistret ERl. Datamaten, der i det foreliggende tilfælde udgøres af et processor-modul CPU, lagre ROM og RAM samt adresse-, data- og styrebus ADR, D og ST, foranlediger 30 derpå udlæsning af et styresignal til den styreledning SI, som fører til de indlæsningsenheder El-En, der skal afspørges. De enkelte lagerpladser i indlæsningsenhederne afspørges derpå taktstyret og overfører de i dem lagrede data til indlæsningsregistret ERl. Herved dan-35 ner de fra den første, den anden, den tredje osv. lagerplads i indlæsningsenhederne El-En afspurgte databit iIn the assumed example, this is the entry register ER1. The computer, which in the present case is made up of a CPU module CPU, stores ROM and RAM as well as address, data and control bus ADR, D and ST, then causes the output of a control signal to the control line S1 leading to the input units. El-One to be questioned. The individual storage locations in the input units are then query controlled and transmit the data stored in them to the input register ER1. Hereby, they form from the first, second, third, etc. storage space in the loading units El-En
DK 164677 BDK 164677 B
4 hvert enkelt tilfælde dataord, som optages af indlæsningsregistret ERl og under styring af processor-modulet CPU indskrives i datamatens arbejdslager RAM. De der efter hinanden nedlagte dataord svarer ikke til de i 5 de enkelte indlæsningsenheder lagrede datafølger. For en efterfølgende bearbejdning af de overførte data er det derfor på datamatens side nødvendigt at retablere dataenes oprindelige tilknytning til de enkelte indlæsningsenheder og dermed til de tilhørende proceselementer.In each case, data words that are recorded by the input register ER1 and under the control of the CPU module CPU are written into the computer's working memory RAM. The sequenced data words do not correspond to the data sequences stored in the 5 individual loading units. Therefore, for subsequent processing of the transferred data, it is necessary on the computer side to restore the original connection of the data to the individual input units and thus to the associated process elements.
10 Hertil tager opfindelsen udgangspunkt i den er kendelse, at dataenes oprindelige tilknytning til indlæsningsenhederne og dermed til de tilhørende proceselementer kan retableres ud fra de i arbejdslageret RAM mellemlagrede dataord ved, at man i den datamatrix DM, 15 der er opstået af de efter hinanden overførte dataord, ved ombytning af linier og spalter danner den transponerede DT. På tegningen er den nævnte omsætningsproces anskueliggjort symbolsk ved hjælp af stiplede linier. Processor-modulet CPU foranlediger derved - eventuelt 20 under anvendelse af et internt register - den spaltevise udlæsning af den af de overførte dataord dannede datamatrix i arbejdslageret RAM og indskrivningen af de derved dannede nye dataord i et andet område i arbejdslageret. Modulet gør dette under indflydelse af et i et 25 fastlager ROM nedlagt program. Efter afslutning af omstillingsprocessen foreligger i arbejdslageret RAM de oprindeligt fra indlæsningsenhederne tilførte datafølger; de kan nu frigives til egentlig databearbejdning i datamaten.10 The invention is based on the invention that it is known that the original connection of the data to the input units and thus to the associated process elements can be restored from the data words stored in the working memory RAM by the fact that in the data matrix DM that has arisen from the transmitted sequences data words, when exchanging lines and columns form the transposed DT. In the drawing, the said turnover process is illustrated symbolically by dotted lines. The CPU module CPU thereby causes - optionally 20 using an internal register - the slot readout of the data matrix formed by the transferred data words in the working memory RAM and the entry of the new data words thus formed in another area of the working memory. The module does this under the influence of a program stored in a 25 memory ROM. Upon completion of the switching process, in the RAM stored, the data sequences supplied initially from the input devices are present; they can now be released for actual data processing in the computer.
30 På helt lignende må foregår udlæsningen af data.30 The reading of data must be very similar.
De af datamaten til en bestemt gruppe udlæsningsenheder, f.eks. udlæsningsenhederne Al-An, udarbejdede data danner i datamatens arbejdslager en datamatrix. Ud fra denne datamatrix bestemmer datamaten den transponerede 35 og overfører de således omstillede data ordvist til udlæsningsregistret ARI, på hvis udgange al-an udlæs-Those of the computer for a particular group of readout devices, e.g. the read-out units Al-An, compiled data forms in the computer's work storage a data matrix. From this data matrix, the computer determines the transposed 35 and transfers the data thus converted verbatim to the read-out register ARI, at whose outputs as read out
DK 164677 BDK 164677 B
5 ningsenhederne Al-An er tilsluttet over tilknyttede separate dataledninger Dal-Dan. Dataordene overføres således til udlæsningsregistret ARI, at der i udlæsningsenhederne efter afslutningen af overføringsproces-5 sen nøjagtigt er lagret de data, der forinden af datamaten blev udarbejdet til disse enheder.The Al-An 5 units are connected over connected separate data lines Dal-Dan. The data words are transmitted to the readout register ARI so that, after the completion of the transfer process, the readout units have accurately stored the data that was previously prepared by the computer for these units.
Virkningerne af forstyrrelser i enkelte ind-eller udlæsningsenheder forbliver begrænset til de i hvert enkelt tilfælde af forstyrrelsen berørte ind-/ud-10 læsningsenheder, fordi de af forstyrrelsen ikke berørte øvrige ind-/udlæsningsenheder er afkoblet fra den eller de forstyrrede ind-/udlæsningsenheder over de tilknyttede dataledninger. Derved opnås for indlæsningsprocessen og udlæsningsprocessen af data fra processen til data-15 maten hhv. fra datamaten til processen en disponibili-tet, som ligger langt ud over disponibiliteten for sådanne datamater eller datamatsystemer, som kommunikerer med deres ind-/udlæsningsenheder over et bussystem.The effects of interference in individual input or output devices remain limited to the input / output devices affected in each case because the other input / output devices not affected by the interference are disconnected from the interrupt input / output device (s). over the associated data lines. Thereby, for the loading process and the readout process, data is obtained from the process to the data mat respectively. from the computer to the process, a availability that is far beyond the availability of such computers or computer systems that communicate with their input / output devices over a bus system.
Til ind- hhv. udlæsning af data adresserer data-20 maten enkelte registre, eksempelvis indlæsningsregistret ER1 eller udlæsningsregistret ARI, og fra disse registre bliver de data, der skal overføres, ledet videre til datamaten hhv. udlæsningsenhederne. Da ind-/udlæs-ningsenhederne adresseres indirekte af datamaten over 25 ind-/udlæsningsregistrene, kræves der i ind-/udlæsnings-enhederne selv ikke længere nogen adresseafkodning. Dermed formindskes muligheden for afkodningsfejl ved dataoverføringen, og dette gør ind- og udlæsningen af data mere pålidelig end i anlæg med enkelt adressering af 30 ind-/udlæsningsenhederne.For respectively. read-out of data addresses the data-fed individual registers, for example the input register ER1 or the output register ARI, and from these registers the data to be transferred are passed on to the computer respectively. udlæsningsenhederne. Since the input / output units are addressed indirectly by the computer over the 25 input / output registers, no address decoding is required in the input / output units themselves. This reduces the possibility of decoding errors in the data transfer, and this makes the loading and unloading of data more reliable than in systems with single addressing of the 30 input / output units.
I en fordelagtig udformning af opfindelsen gøres antallet af ind- hhv. udlæsningsenheder, der skal tilsluttes et ind-/udlæsningsregister, i hvert enkelt tilfælde højst lig med databredden af den parallelle data-35 bearbejdning i datamaten. Med denne begrænsning er dataoparbejdningen i datamaten overordentlig ukompliceret.In an advantageous embodiment of the invention, the number of components is made. output devices to be connected to an input / output register, in each case at most equal to the data width of the parallel data processing in the computer. With this limitation, data processing in the computer is extremely straightforward.
Claims (7)
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19853524647 DE3524647A1 (en) | 1985-07-10 | 1985-07-10 | DEVICE FOR ERROR-TOLERANT INPUT / OUTPUT OF DATA |
DE3524647 | 1985-07-10 |
Publications (4)
Publication Number | Publication Date |
---|---|
DK326686D0 DK326686D0 (en) | 1986-07-09 |
DK326686A DK326686A (en) | 1987-01-11 |
DK164677B true DK164677B (en) | 1992-07-27 |
DK164677C DK164677C (en) | 1992-12-14 |
Family
ID=6275423
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DK326686A DK164677C (en) | 1985-07-10 | 1986-07-09 | EQUIPMENT FOR ERROR-TOLERANT DATA / READING |
Country Status (4)
Country | Link |
---|---|
EP (1) | EP0208164B1 (en) |
AT (1) | ATE75864T1 (en) |
DE (2) | DE3524647A1 (en) |
DK (1) | DK164677C (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3720879A1 (en) * | 1987-06-24 | 1989-01-05 | Siemens Ag | Device for error-tolerant input/output of data |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0068099B1 (en) * | 1981-06-18 | 1989-02-01 | International Business Machines Corporation | Fault tolerant machine/human interface unit |
US4541094A (en) * | 1983-03-21 | 1985-09-10 | Sequoia Systems, Inc. | Self-checking computer circuitry |
FR2553559B1 (en) * | 1983-10-14 | 1988-10-14 | Citroen Sa | CONTROLLING THE LOADING OF INTEGRATED CIRCUITS OF THE PARALLEL REGISTER TYPE HAVING A DISTINCT LOADING REGISTER OF THE OUTPUT STAGES |
-
1985
- 1985-07-10 DE DE19853524647 patent/DE3524647A1/en not_active Withdrawn
-
1986
- 1986-06-12 AT AT86108072T patent/ATE75864T1/en not_active IP Right Cessation
- 1986-06-12 DE DE8686108072T patent/DE3685158D1/en not_active Expired - Fee Related
- 1986-06-12 EP EP86108072A patent/EP0208164B1/en not_active Expired - Lifetime
- 1986-07-09 DK DK326686A patent/DK164677C/en active
Also Published As
Publication number | Publication date |
---|---|
ATE75864T1 (en) | 1992-05-15 |
EP0208164B1 (en) | 1992-05-06 |
DK326686A (en) | 1987-01-11 |
EP0208164A2 (en) | 1987-01-14 |
DK164677C (en) | 1992-12-14 |
DE3524647A1 (en) | 1987-01-15 |
DE3685158D1 (en) | 1992-06-11 |
DK326686D0 (en) | 1986-07-09 |
EP0208164A3 (en) | 1989-03-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4366535A (en) | Modular signal-processing system | |
US5842038A (en) | Optimized input/output memory access request system and method | |
USRE36263E (en) | Peer-to-peer register exchange controller for PLCS | |
CA1179069A (en) | Data transmission apparatus for a multiprocessor system | |
EP0608663B1 (en) | A multi-processor system with shared memory | |
US4591973A (en) | Input/output system and method for digital computers | |
JP2658397B2 (en) | Multiprocessor system | |
US4933838A (en) | Segmentable parallel bus for multiprocessor computer systems | |
US4920539A (en) | Memory error correction system | |
EP0280251B1 (en) | Shared memory controller arrangement | |
GB950911A (en) | Modular computer system | |
EP0129006B1 (en) | Detection and correction of multi-chip synchronization errors | |
US20060212619A1 (en) | Data processing system | |
EP0658998B1 (en) | Data switching apparatus | |
US5524211A (en) | System for employing select, pause, and identification registers to control communication among plural processors | |
DK164677B (en) | EQUIPMENT FOR ERROR-TOLERANT DATA / READING | |
US4969089A (en) | Method of operating a computer system and a multiprocessor system employing such method | |
US5206952A (en) | Fault tolerant networking architecture | |
US4254464A (en) | Common data buffer system | |
AU597674B2 (en) | Multiprocessor level change synchronization apparatus | |
EP0067519B1 (en) | Telecommunications system | |
US5845131A (en) | Multiprocessor system employing an improved self-coded distributed interrupt arbitration technique | |
US5175832A (en) | Modular memory employing varying number of imput shift register stages | |
JPH03238539A (en) | Memory access controller | |
US20080052473A1 (en) | Information processing apparatus |