DE9307408U1

DE9307408U1 - Transistor tester

Info

Publication number: DE9307408U1
Application number: DE9307408U
Authority: DE
Original assignee: WINTJENS RUEDIGER 47533 KLEVE DE
Current assignee: WINTJENS RUEDIGER 47533 KLEVE DE
Priority date: 1993-05-15
Filing date: 1993-05-15
Publication date: 1993-07-29
Anticipated expiration: 2003-05-16

Description

PATENTANWALT DR. STARK ■ MOERSER STRASSE 140 D-4150 KREFELi) · W (0215'.) 282 22 u. 2C469PATENT ATTORNEY DR. STARK ■ MOERSER STRASSE 140 D-4150 KREFELi) · W (0215'.) 282 22 and 2C469

93 102 / th93 102 / th

Rüdiger Wintjens, Briener Straße 148, 4190 Kleve 1 - KellenRüdiger Wintjens, Briener Straße 148, 4190 Kleve 1 - Kellen

Transistor tester

Die Erfindung betrifft ein Transistorprüfgerät mit einer Suchlaufeinrichtung zur Ermittlung der Transistoranschlüsse und des Transistortyps PNP bzw. NPN und mit zugeordneten Anzeigen.The invention relates to a transistor testing device with a search device for determining the transistor connections and the transistor type PNP or NPN and with associated displays.

Derartige Transistorprüfgeräte sind regelmäßig mit einem Netzteil ausgerüstet und in der Lage, nicht nur die Transistoranschlüsse sondern auch den Transistortyp (= Dotierungsfolge) zu ermitteln. Dabei kann ein Transistor sowohl in eingebautem als auch in ausgebautem Zustand geprüft werden.Such transistor testing devices are usually equipped with a power supply and are able to determine not only the transistor connections but also the transistor type (= doping sequence). A transistor can be tested both when installed and when removed.

Bei einem Transistorprüfgerät der eingangs beschriebenen Gattung (DE-OS 20 59 463) ist die Suchlaufeinrichtung ein motorgetriebener Drehwähler, der die für die Prüfung der Transistoranschlüsse notwendigen Schalter durchläuft und angehalten wird, wenn die gesuchte Schalter erreicht ist. Dann werden die Belegung der Transistoranschlüsse sowie des Transistortyps angezeigt. Die mechanischen Bauteile dieses Transistorprüfgerätes sind störanfällig und nicht wartungsfrei.In a transistor tester of the type described above (DE-OS 20 59 463), the search device is a motor-driven rotary selector that runs through the switches required to test the transistor connections and stops when the switch being sought is reached. The assignment of the transistor connections and the transistor type are then displayed. The mechanical components of this transistor tester are susceptible to failure and are not maintenance-free.

PATENTANWALT DR. STARK MOERSER STRASSE 140 D-4150 KREFELD W (O'-M51 28222 &ugr; 20463PATENT ATTORNEY DR. STARK MOERSER STRASSE 140 D-4150 KREFELD W (O'-M51 28222 &ugr; 20463

Aufgabe der Erfindung ist es, ein Transistorprüfgerät der eingangs beschriebenen Gattung im Hinblick auf Zuverlässigkeit und Schnelligkeit zu verbessern.The object of the invention is to improve a transistor testing device of the type described above with regard to reliability and speed.

Diese Aufgabe wird gelöst mit der Merkmalskombination des Anspruch 1. Vorteilhafte Ausgestaltungen ergeben sich aus den Unteransprüchen und der Beschreibung.This object is achieved with the combination of features of claim 1. Advantageous embodiments result from the subclaims and the description.

Im folgenden wird ein in der Zeichnung dargestelltes Ausführungsbeispiel der Erfindung erläutert; es zeigen:In the following, an embodiment of the invention is explained, as shown in the drawing; in which:

Fig. 1 schematisch ein Blockschaltbild des Transistorprüfgerätes ,Fig. 1 schematically shows a block diagram of the transistor tester,

Fig. 2 das Schaltbild einer Start/Stop-Einrichtung,
Fig. 3 das Schaltbild einer Umsetzbaugruppe,Fig. 2 the circuit diagram of a start/stop device,
Fig. 3 the circuit diagram of a conversion module,

Fig. 4 das Schaltbild eines Moduls "A" mit Relaiskarte, Fig. 4 the circuit diagram of a module "A" with relay card,

Fig. 5 das Schaltbild einer NPN-PNP-Auswertlogik,
Fig. 6 das Schaltbild einer NPN-PNP-Anzeige,Fig. 5 the circuit diagram of an NPN-PNP evaluation logic,
Fig. 6 the circuit diagram of an NPN-PNP display,

Fig. 7 das Schaltbild eines vollelektronischen Relais zum Umsetzen einer binären Information in eine einem Transistoranschluß zuzuführende Spannung,Fig. 7 shows the circuit diagram of a fully electronic relay for converting binary information into a voltage to be fed to a transistor terminal,

Fig. 8 eine Präzisionsschaltung für einen Komparator,Fig. 8 a precision circuit for a comparator,

PATENTANWALT DR. STARK MOERSER STRASSE 140 ■ D-4150 KREFELD W (0 21 H1) 'S. WiU u.PATENT ATTORNEY DR. STARK MOERSER STRASSE 140 ■ D-4150 KREFELD W (0 21 H1) 'S. WiU u.

Fig. 9 das Schaltbild einer NF/HF-Umschalt- und Anzeigelogik, Fig. 9 the circuit diagram of an NF/HF switching and display logic,

Fig. 10 das Schaltbild eines Silizium-Germanium-Detektors, Fig. 10 the circuit diagram of a silicon germanium detector,

Fig. 11 das Schaltbild eines Takt-Simulators,
Fig. 12 das Schaltbild eines Schaltzeitmeßgerätes.Fig. 11 the circuit diagram of a clock simulator,
Fig. 12 shows the circuit diagram of a switching time measuring device.

Das in der Zeichnung dargestellte Transistorprüfgerät besteht in seinem grundsätzlichen Aufbau aus einem Netzteil 1, einer Start/Stop-Einrichtung 2, einer Umsetzbaugruppe 3, einem Modul "A" 4, einer Relaiskarte 5, einer NF/HF-Umschalt- und Anzeigelogik 6, einem Schaltzeitmeßgerät 7, Anzeige für Belegung der Transistoranschlüsse 8, einer Anzeige für Dotierungsfolge: NPN/PNP 9, Taktsimuator mit Anzeige 10 und den +U be / -U eb -mV-Spannungsmesser 11.The transistor tester shown in the drawing consists in its basic structure of a power supply unit 1, a start/stop device 2, a conversion module 3, a module "A" 4, a relay card 5, an LF/HF switching and display logic 6, a switching time measuring device 7, a display for the assignment of the transistor connections 8, a display for the doping sequence: NPN/PNP 9, a clock simulator with display 10 and the +U be / -U eb -mV voltmeter 11.

Die Suchlaufeinrichtung weist einen Oszillator 12 mit einem nachgeschalteten Binärzähler 29 auf, wobei die Ausgänge des Binärzählers 29 einerseits über Binär/Dezimal-Wandler 30, 31 die Anzeigen 8 und außerdem Relais 34 zum Umschalten der Transistoranschlüsse betätigen sowie andererseits über Pegelwandler 35 zu den Kontakten der die Transistoranschlüsse versorgenden Relais 34 geführt sind, und daß ein Komparator 40 vorgesehen ist, der den Oszillator 12 abschaltet, wenn am Kollektor des untersuchten Transistors ein bestimmter Spannungsabfall auftritt. Auch mit diesem Transistorprüfgerät können Transistoren sowohl in eingebautem als auch in ausgebautem Zustand untersucht werden. Im Rahmen der beschriebenen Schaltung werden nach-The search device has an oscillator 12 with a binary counter 29 connected downstream, whereby the outputs of the binary counter 29 actuate the displays 8 and also relays 34 for switching the transistor connections via binary/decimal converters 30, 31, and are also led via level converters 35 to the contacts of the relays 34 supplying the transistor connections, and a comparator 40 is provided which switches off the oscillator 12 when a certain voltage drop occurs at the collector of the transistor being tested. Transistors can also be tested with this transistor test device both when installed and when removed. Within the scope of the circuit described, the following are tested:

PATENTANWALT DR. STARK ■ MOERSER STRASSE 140 · D-4150 KREFELD W (02151) 28222 u. 2040?PATENT ATTORNEY DR. STARK ■ MOERSER STRASSE 140 · D-4150 KREFELD W (02151) 28222 u. 2040?

einander die Transistoranschlüsse (Basis, Kollektor, Emitter) in den möglichen Kombinationen mit Spannung versorgt, wobei maximal 16 Schalter durchlaufen werden. Erst wenn am Kollektor des untersuchten Transistors unter Berücksichtigung des Transistortyps ein bestimmter Spannungsabfall auftritt, schaltet der Komparator 40 den Oszillator 12 aus und entsprechende, vorzugsweise optische Anzeigen 8 ein bzw. läßt Anzeigen 8, 96, 97, die zu jeder Zeit die Tiefe der schon durchgeführten Prüfschritte erkennen lassen, weiter aufleuchten, aus denen die Transistoranschlüsse und die Halbleiterdotierungsfolge NPN- oder PNP-Transistor entnommen werden können.the transistor connections (base, collector, emitter) are supplied with voltage in the possible combinations, with a maximum of 16 switches being passed through. Only when a certain voltage drop occurs at the collector of the transistor being tested, taking the transistor type into account, does the comparator 40 switch off the oscillator 12 and switch on the corresponding, preferably optical, displays 8 or allow the displays 8, 96, 97, which show the depth of the test steps already carried out at any time, to continue to light up, from which the transistor connections and the semiconductor doping sequence NPN or PNP transistor can be taken.

Da das erfindungsgemäße Transistorprüfgerät vollelektronisch arbeitet, ist es praktisch verschleiß- und damit wartungsfrei und läßt sich ferner in praktisch beliebigen Abmessungen aufbauen.Since the transistor test device according to the invention operates fully electronically, it is practically wear-free and thus maintenance-free and can also be constructed in practically any dimensions.

Dem Oszillator 12 ist ein Delay-Flipflop 13 zur Realisierung eines Tastverhältnisses von 1:1 nachgeschaltet, wodurch der Binärzähler 29 stets mit einem symmetrischem Signal angesteuert wird.The oscillator 12 is followed by a delay flip-flop 13 to realize a duty cycle of 1:1, whereby the binary counter 29 is always controlled with a symmetrical signal.

Ferner ist eine Reset-Taste 14 beim Delay-Flipflop 15 vorgesehen, über der alle an ihr angeschlossenen Speicherbausteine in einer geordneten Ausgangssituation versetzt werden. Furthermore, a reset button 14 is provided on the delay flip-flop 15, via which all memory modules connected to it are placed in an orderly initial state.

Die bevorzugte Schaltung ist außerdem mit einer RC-Kombination 16 vorgesehen, dessen Knotenpunkt mit dem Setz/ Rücksetz-Kontakt der Reset-Taste 14 in unlösbarer Verbindung steht. Dadurch versetzen sich alle an ihr angeschlos-The preferred circuit is also provided with an RC combination 16, the node of which is permanently connected to the set/reset contact of the reset button 14. This causes all the connected

PATENTANWALT DR. STARK ■ MOERSER STRASSE 140 ■ D-4150 KREFELD 'S? {02151)282 22 ti. 2Ü4SPPATENT ATTORNEY DR. STARK ■ MOERSER STRASSE 140 ■ D-4150 KREFELD 'S? {02151)282 22 ti. 2Ü4SP

senen Speicherbausteine mit der Inbetriebnahme des Transistormeßgerätes selbsttätig und ohne äußeres Hinzutun in einer geordneten Ausgangssituation, so daß vor der 1. Messung die Reset-Taste 14 nicht betätigt werden muß.When the transistor measuring device is started up, the memory modules are automatically in an orderly initial situation without any external intervention, so that the reset button 14 does not have to be pressed before the first measurement.

Ferner ist ein Entlade-Schalt-Transistor 17 im Oszillatorkreis 12 vorgesehen. Durch diesen Transistor 17 wird sichergestellt, daß der Kondensator 18 im Oszillatorkreis im inaktiven Zustand des Oszillators absolut entladen wird. Die daraus resultierenden Vorteile sind folgende:Furthermore, a discharge switching transistor 17 is provided in the oscillator circuit 12. This transistor 17 ensures that the capacitor 18 in the oscillator circuit is completely discharged when the oscillator is inactive. The resulting advantages are as follows:

1. Jede Messung wird mit einer positiven ansteigenden Taktflanke am Binärzähler 29 eingeleitet.1. Each measurement is initiated with a positive rising clock edge on the binary counter 29.

2. Die 1. Meßzeit ist gleichlang wie die darauffolgenden Meßzeiten.2. The first measuring time is the same length as the subsequent measuring times.

3. Wird der Oszillator vom Obertragungssignal "cy" vom Binärzähler 29 kommend gestoppt, stellt sich ein Dauerleuchten der Oszillator-Anzeige 19 ein, womit die Oszillator-Anzeige 19 fünf Anzeigefunktionen übernimmt:3. If the oscillator is stopped by the transmission signal "cy" coming from the binary counter 29, the oscillator display 19 lights up continuously, whereby the oscillator display 19 takes on five display functions:

3.1 Während der Prüfvorgänge im Oszillatorbetrieb teilt die aktive Oszillator-Anzeige 19 mit, daß eine aktive Spannungsmessung um den Prüfling-Tansistor im Gange ist.3.1 During the test procedures in oscillator mode, the active oscillator display 19 indicates that an active voltage measurement around the transistor under test is in progress.

3.2 Im inaktiven Zustand der Oszillator-Anzeige 19 im Oszillatorbetrieb, wird die Umrüstung des Transistorprüfgerätes auf den nächsten Prüfschritt mitgeteilt.3.2 When the oscillator display 19 is inactive in oscillator mode, the transistor tester is switched to the next test step.

3.3 Mit Abschluß einer Einzelmessung-"Niederfrequenz-3.3 Upon completion of a single measurement-"low frequency"

PATENTANWALT DR. STARK ■ MOERSER STRASSE 140 D-4150 KREFELD ¹^ (0 21 51) 2 8222 U. 204 5SPATENT ATTORNEY DR. STARK ■ MOERSER STRASSE 140 D-4150 KREFELD ¹ ^ (0 21 51) 2 8222 U. 204 5S

Transistor-Überprüfung" teilt die ständig aufleuchtende Oszillator-Anzeige 19 definitiv mit, daß der NF-Transistor defekt ist.During the "Transistor check" the constantly lit oscillator display 19 definitely indicates that the NF transistor is defective.

3.4 Mit Abschluß einer NF-Transistor-Einzelmessung im Oszillatorbetrieb wird die Betriebsbereitschaft für eine "HF-Transistor-Einzelmessung" mitgeteilt. Dies mit der Aufforderung, die Start-Taste 27 einmal zu betätigen. 3.4 When an individual LF transistor measurement in oscillator mode is completed, the readiness for an "individual HF transistor measurement" is communicated. This is accompanied by a request to press the start button 27 once.

3.5 In der Betriebsart "Schrittmessung" wird die Oszillator-Anzeige 19 von der Simulations-Anzeige 76 abgelöst und die während des Betriebes inaktive Oszillator-Anzeige 19 teilt die korrekte Funktion der Betriebsart mit.3.5 In the "step measurement" operating mode, the oscillator display 19 is replaced by the simulation display 76 and the oscillator display 19, which is inactive during operation, indicates the correct function of the operating mode.

Ferner ist ein Potentiometer 20 im Oszillatorkreis 12 vorgesehen, womit vor einer NF-Transistor-Überprüfung die Oszillatorfrequenz f oez. innerhalb eines gegebenen Bereiches frei einstellbar ist.Furthermore, a potentiometer 20 is provided in the oscillator circuit 12, with which the oscillator frequency f oez. can be freely adjusted within a given range before an NF transistor test.

Außerdem ist ein Oder-Gatter 21 mit vier Eingängen vorgesehen, über derIn addition, an OR gate 21 with four inputs is provided, above which

1. die symmetrische Taktfrequenz unverfälscht über ein Und-Gatter 22 zum Binärzähler 29 gelangt1. the symmetrical clock frequency is transmitted unadulterated via an AND gate 22 to the binary counter 29

2. dessen zweiter Eingang steht in direkter Verbindung mit dem Ausgang des Simulators2. its second input is directly connected to the output of the simulator

3. dessen dritter Eingang steht in direkter Verbindung mit einer BNC-Ausgangsbuchse zwecks Anschlusses eines3. Its third input is directly connected to a BNC output socket for connecting a

PATENTANWALT DR. STARK · MOERSER STRASSE 140 D-4150 KREFELD W (-021 51) 2822V. u. 20469PATENT ATTORNEY DR. STARK · MOERSER STRASSE 140 D-4150 KREFELD W (-021 51) 282 2V. u. 20469

externen, kabelgebundenen Simulatorsexternal, wired simulator

4. dessen vierter Eingang zum Anschluß einer kabellosen Fernbedienung dient, zwecks Simulation der Oszillatorfrequenz resp. der Taktfrequenz in der Betriebsart "Einzelschrittmessung".4. The fourth input is used to connect a wireless remote control for simulating the oscillator frequency or the clock frequency in the "single step measurement" mode.

Ferner findet eine Abzweigung vom Und-Gatter 22 zur Ausgangsbuchse "t" statt, die in direkter Verbindung mit dem Eingang eines Schaltzeitmeßgerätes steht und über der die zu messenden Signale für Meßbeginn und Meßende geführt werden.Furthermore, there is a branch from the AND gate 22 to the output socket "t", which is directly connected to the input of a switching time measuring device and via which the signals to be measured for the start and end of the measurement are fed.

Außerdem befindet sich im Oszillatorkreis ein Schalter 28 zur Änderung der Oszillatorfrequenz, wodurch von einer Niederfrequenz-Transistor-Prüfung auf eine Hochfrequenz-Transistor-Prüfung geschaltet werden kann, so daß mit dem Transistormeßgerät sowohl NF-Transistroren als auch HF-Transistoren untersucht werden können.In addition, there is a switch 28 in the oscillator circuit for changing the oscillator frequency, which allows switching from a low-frequency transistor test to a high-frequency transistor test, so that both NF transistors and HF transistors can be tested with the transistor measuring device.

Eine weitere bevorzugte Ausführung der Erfindung ist dadurch gekennzeichnet, daß dem Komparator 40 ein Silizium-Germanium-Detektor nachgeschaltet ist, der einen Optokoppler 39 und einen Impedanzwandler 99 aufweist, wobei der Impedanzwandler eine duale Spannungsversorgung und einen niederohmigen Ausgang aufweist und der Ausgang einerseits niederohmig über einen Germanium-Transistor 100 und eine an dessen Emitter angeschlossene Silizium-Diode 101 an der Bezugsspannung sowie andererseits an Anzeigen für "Silizium" 102 bzw. "Germanium" 103 anliegt. Damit kann das Transistorprüfgerät auch selbsttätig feststellen, aus welchem Halbleiterausgangsdotierungsmaterial der zu untersu-A further preferred embodiment of the invention is characterized in that the comparator 40 is followed by a silicon-germanium detector, which has an optocoupler 39 and an impedance converter 99, whereby the impedance converter has a dual voltage supply and a low-resistance output and the output is connected on the one hand to the reference voltage in a low-resistance manner via a germanium transistor 100 and a silicon diode 101 connected to its emitter and on the other hand to displays for "silicon" 102 or "germanium" 103. The transistor tester can therefore also automatically determine from which semiconductor output doping material the transistor to be tested is made.

PATENTANWALT DR. STARK MOERSER STRASSE 140 D-4150 KREFELD W (021 31) 28222 u. 20439PATENT ATTORNEY DR. STARK MOERSER STRASSE 140 D-4150 KREFELD W (021 31) 28222 and 20439

chende Transistor hergestellt ist.corresponding transistor is manufactured.

Bei der bevorzugten Schaltung wird die Ausgangsspannung eines Festspannungsregler-IC 104 durch Anhebung des Bezugspotentials unter Hinzunahme einer Zenerdiode 105 mittels eines Potentiometers 106 in gewünschter Höhe möglich.In the preferred circuit, the output voltage of a fixed voltage regulator IC 104 is made possible by raising the reference potential to the desired level by adding a Zener diode 105 using a potentiometer 106.

Außerdem wird diese Ausgangsspannung dem Pluseingang eines vollelektronischen Relais 107 zugeführt, welcher die geregelte Plusspannung erst dann zu seinem Ausgang durchschaltet, wenn der Steuereingang "S" 108 vom vollelektronischem Relais durch den angesteuerten Optokoppler 39 über der Kollektor-Emitterstrecke des Optokopplers auf Bezugspotential liegt. Erst dann liegt am dualen Spannungsteiler 109, dem Impedanzwandler 99 und den Silizium-Germanium-Leuchtanzeigen 102, 103 die für ihren Betrieb erforderliche Betriebsspannung an, aus welchen Gründen die Leuchtanzeigen 102 oder 103 sich erst nach Abschluß einer Transistorüberprüfung von der aktiven Seite zeigen.In addition, this output voltage is fed to the positive input of a fully electronic relay 107, which only switches the regulated positive voltage through to its output when the control input "S" 108 of the fully electronic relay is at reference potential via the collector-emitter path of the optocoupler through the controlled optocoupler 39. Only then is the operating voltage required for operation available at the dual voltage divider 109, the impedance converter 99 and the silicon-germanium indicator lights 102, 103, for which reason the indicator lights 102 or 103 only appear from the active side after a transistor test has been completed.

Ferner wird die relativ hochohmige +übe -Spannung bei NPN-Transistoren und die ebenfalls relativ hochohmige -U &egr; &bgr; Spannung bei PNP-Transistoren über eine Relais-Schaltung 110 immer mit der korrekten Polarität dem sehr hochohmigen Eingang des als Impedananzwandler geschalteten Operationsverstärkers 99 zugeführt, wodurch die Basis/Emitter-Spannungen stets mit der gewünschten Polung und unverfälscht, niederohmig am Ausgang des Impedanzwandlers 99 zur Verfügung steht.Furthermore, the relatively high-impedance +via voltage for NPN transistors and the also relatively high-impedance -U ε β voltage for PNP transistors are always fed with the correct polarity to the very high-impedance input of the operational amplifier 99 connected as an impedance converter via a relay circuit 110, whereby the base/emitter voltages are always available with the desired polarity and unadulterated, with low impedance at the output of the impedance converter 99.

Eine weitere vorteilhafte Ausgestaltung ist mit dem niederohmigen Ausgangswiderstand des Impedanzwandlers 99 da-A further advantageous embodiment is provided with the low-impedance output resistance of the impedance converter 99.

PATENTANWALT DR. STARK ■ MOERSER STRASSE 140 · D-4150 KREFELD ® (02151) ^822?. u. 20489PATENT ATTORNEY DR. STARK ■ MOERSER STRASSE 140 · D-4150 KREFELD ® (02151) ^822?. and 20489

durch gegeben, daß zwischen ihm und dem virtuellen Nullpunkt 111 der Schaltung sogar recht niederohmige analoge Meßwerke zur Spannungsanzeige mit nur einem Richtungsausschlag geschaltet werden können. Im Zuge der Genauigkeit ist bei der bevorzugten Schaltung ein digitales mV-Meter 11 zwischen den besagten Meßpunkten geschaltet, womit charakteristische Spannungsschwankungen unter gleichnamigen Transistortypen von vornherein z. B. für Meßzwecke selektiert werden können.given by that even very low-impedance analogue measuring instruments for voltage display with only one directional deflection can be connected between it and the virtual zero point 111 of the circuit. In the interests of accuracy, a digital mV meter 11 is connected between the said measuring points in the preferred circuit, with which characteristic voltage fluctuations between transistor types of the same name can be selected from the outset, e.g. for measuring purposes.

Außerdem steuert die Ausgangsspannung des Impedanzwandlers die als vollelektronisches Relais geschalteten Transistoren 112, 113 an, an dessen Ausgang die Leuchtanzeigen für "Silizium" 102 und "Germanium" 103 geschaltet sind.In addition, the output voltage of the impedance converter controls the transistors 112, 113, which are connected as a fully electronic relay, at the output of which the light displays for "silicon" 102 and "germanium" 103 are connected.

Ferner ist zur direkten Ansteuerung des vollelektronischen Relais 107 ein Optokoppler 39 vorgesehen, der eine Signalübertragung zwischen den elektrisch isolierten Stromkreisen mit unterschiedlichen Spannungspegeln ermöglicht, womit einerseits keine elektrische und andererseits keine kontaktlose Verbindung zwischen zwei Schaltungen mit unterschiedlichen Spannungspotentialen geschaffen wurde.Furthermore, an optocoupler 39 is provided for the direct control of the fully electronic relay 107, which enables signal transmission between the electrically isolated circuits with different voltage levels, whereby on the one hand no electrical and on the other hand no contactless connection is created between two circuits with different voltage potentials.

Eine weitere bevorzugte Ausführung der Erfindung ist dadurch gekennzeichnet, daß das Obertragsausgangs-Signal vom Binärzähler 29 kommend zur gesamten Steuerung der NF/HF-Umschalt- und Anzeigelogik herangezogen wird. Dies ist dadurch möglich, da das Obertragsausgangs-Signal "cy" über eine Eingangsbuchse 45 und einem Exor-Gatter 46 die vier an einer Taktleitung 47 liegenden Delay-Flipflops zeitgleich taktet, womit die an den jeweiligen Dateneingängen anliegenden Informationen einerseits für die optischen An-A further preferred embodiment of the invention is characterized in that the carry output signal coming from the binary counter 29 is used for the entire control of the NF/HF switching and display logic. This is possible because the carry output signal "cy" simultaneously clocks the four delay flip-flops connected to a clock line 47 via an input socket 45 and an Exor gate 46, whereby the information present at the respective data inputs is used on the one hand for the optical connections.

PATENTANWALT DR. STARK ■ MOERSER STRASSE 140 ■ D-4150 KREFELD W (02151) 28222 u. 20459PATENT ATTORNEY DR. STARK ■ MOERSER STRASSE 140 ■ D-4150 KREFELD W (02151) 28222 and 20459

zeigen "Niederfrequenztransistorüberprüfung" 49, "Hochfrequenztransistorüberprüfung" 50, "Transistor defekt", "Messungen abgeschlossen/Finish" 52 und andererseits zur Ansteuerung eines Relais 53 zur NF/HF-Umschaltung zu den jeweiligen Q-Ausgängen der Delay-Flipflops 48 selber durchgeschaltet werden.show "low frequency transistor check" 49, "high frequency transistor check" 50, "transistor defective", "measurements completed/finish" 52 and on the other hand to control a relay 53 for NF/HF switching to the respective Q outputs of the delay flip-flops 48 themselves.

Die Ausrichtung der gesamten Schaltung erfolgt über der Eingangsbuchse 54, womit die gesamte Logik für eine "Vollmessung" vorbereitet ist, was durch die optische Leuchtanzeige "Vollmessung" mitgeteilt wird. Die ferner dann noch aufleuchtende Leuchtanzeige 49 "Niederfrequenz-Transistor-Prüfung" verlischt erst dann, nachdem die letzte Niederfrequenz-Transistor-Oberprüfung den Abschluß gefunden hat. Danach erscheint vom Binärzähler 29 kommend das Übertrags-Signal "cy", taktet die vier Delay-Flipflops 48, läßt die Leuchtanzeige 50 "HF-Transistorüberprüfung" aufhellen, läßt zeitgleich über eine Transistor-Stufe 56 ein Relais 53 anziehen, wodurch zwei Schalter 28, 37 umgelegt werden, die einerseits eine Veränderung der Oszillatorfrequenz und andererseits die Zwischenschaltung eines anderen Meßwiderstandes 36 in der Transistor-Prüfschaltung zur Folge haben. Ohne äußeres Hinzutun wird die HF-Transistor-Oberprüfung mit der Anzeige einer HF-Transistor-öberprüfung fortgesetzt, da ein mit einem Oder-Gatter 57 am Ausgang der Gesamtlogik befindliches Und-Gatter 58, das von einem am Ausgang der Logik befindliche retriggerbaren Monoflops 59 produzierte Ausgangssignal, nicht am Ausgang 60 der Schaltung erscheinen läßt, wodurch der Oszillator 12 nicht gestoppt wird. Die Leuchtanzeige 50 "HF-Transistor-Öberprüfung" verlischt erst dann, nachdem die letzte HF-Transistorüberprüfung ihren Abschluß gefunden hat. Das dann er-The alignment of the entire circuit is carried out via the input socket 54, whereby the entire logic is prepared for a "full measurement", which is indicated by the optical "full measurement" indicator. The "low frequency transistor test" indicator 49, which then also lights up, only goes out after the last low frequency transistor test has been completed. The carry signal "cy" then appears from the binary counter 29, clocks the four delay flip-flops 48, causes the "HF transistor test" indicator 50 to light up, and at the same time causes a relay 53 to pick up via a transistor stage 56, whereby two switches 28, 37 are switched, which on the one hand result in a change in the oscillator frequency and on the other hand in the interposition of another measuring resistor 36 in the transistor test circuit. Without any external intervention, the HF transistor test is continued with the display of an HF transistor test, since an AND gate 58 with an OR gate 57 at the output of the overall logic does not allow the output signal produced by a retriggerable monoflop 59 at the output of the logic to appear at the output 60 of the circuit, which means that the oscillator 12 is not stopped. The LED display 50 "HF transistor test" only goes out after the last HF transistor test has been completed. The then-

PATENTANWALT DR. STARK ■ MOERSER STRASSE 140 ■ D-4150 KREFELD W (02151) 28222 u. 204GSPATENT ATTORNEY DR. STARK ■ MOERSER STRASSE 140 ■ D-4150 KREFELD W (02151) 28222 and 204GS

scheinende Übertrags-Signal "cy" bewirkt zeitgleich die Aktivierung der Leuchtanzeige 51 "Transistor defekt" und das Abfallen des zuvor angezogenen Relais 53, als auch einerseits die Taktung eines Delay-Flipflops 61, welches die Leuchtanzeige 52 "Messung abgeschlossen" aufleuchten läßt und von dessen Q-Ausgang ferner über eines am Ausgang der Logik befindliches Oder-Gatter 57 ein log. O-Signal zur Verriegelung der Start/Stop-Einrichtung ausgeht als auch andererseits die Taktung eines in der Start/Stop-Einrichtung befindlichen Delay-Flipflops 15, wodurch der Oszillator gestoppt wird. Die verbleibende Einflußmöglichkeit auf der Schaltung ist während eines Prüfvorganges eines NF- oder HF-Transistors möglich, wenn von der Auswertlogik das Stop-Signal über ein Oder-Gatter 62 auf den Takteingang des darauffolgenden Delay-Flipflops 61 erfolgt, worauf die Leuchtanzeige 52 "Messung abgeschlossen" aufhellt und das an seinem Q-Ausgang erscheindene log. O-Signal für eine Verriegelung über eine Tor-Schaltung 22 in der Start/Stop-Einrichtung sorgt, wodurch die Oszillatorfrequenz keinen Einfluß auf den Binärzähler 29 nehmen kann. Ferner gelangt das Stop-Signal über den Eingang einer darauffolgenden Oder-Schaltung 57 zum Ausgang 60 der Schaltung, wodurch der Oszillator 12 in der Start/Stop-Einrichtung sofort angehalten wird. Somit ist mit der Schaltung eine "Vollmessung" durchführbar, mit der zuerst eine NF-Transistorüberprüfung erfolgt und die nahtlos nach dem ersten Prüf-Intervall zur HF-Transistorüberprüfung wechselt, ohne das zu diesem Zweck Einfluß auf die Schaltung genommen werden muß. Dabei zeigt sie die Art der Transistorprüfung, NF/HF-Transistorüberprüfung über optische Anzeigen 49, 50 an und teilt ferner über Leuchtanzeigen 51, 52 an, ob der Prüfling-Tansistor defekt ist und wann die Messungen abge-The carry signal "cy" that appears simultaneously causes the activation of the "transistor defective" indicator 51 and the dropping of the previously activated relay 53, as well as the timing of a delay flip-flop 61, which causes the "measurement completed" indicator 52 to light up and whose Q output also sends a logical O signal to lock the start/stop device via an OR gate 57 located at the output of the logic, and the timing of a delay flip-flop 15 located in the start/stop device, which stops the oscillator. The remaining possibility of influencing the circuit is possible during a test of an LF or HF transistor when the stop signal is sent from the evaluation logic via an OR gate 62 to the clock input of the subsequent delay flip-flop 61, whereupon the "measurement completed" indicator 52 lights up and the logical O signal appearing at its Q output ensures a locking via a gate circuit 22 in the start/stop device, whereby the oscillator frequency cannot influence the binary counter 29. Furthermore, the stop signal reaches the output 60 of the circuit via the input of a subsequent OR circuit 57, whereby the oscillator 12 in the start/stop device is immediately stopped. This means that the circuit can be used to carry out a "full measurement" which first carries out an LF transistor test and then seamlessly switches to the HF transistor test after the first test interval without the circuit having to be influenced for this purpose. It shows the type of transistor test, LF/HF transistor test, via optical displays 49, 50 and also indicates via light displays 51, 52 whether the transistor under test is defective and when the measurements have been completed.

PATENTANWALT DR. STARK ■ MOERSER STRASSE 140 · D-4150 KREFELD W (021S1) 28222 u. 2046?PATENT ATTORNEY DR. STARK ■ MOERSER STRASSE 140 · D-4150 KREFELD W (021S1) 28222 and 2046?

schlossen sind. Eine gesonderte Stellung nimmt dabei die oben beschriebene Meßart und die dazugehörende optische Anzeige 55 für eine Vollmessung ein, denn die bevorzugte Schaltung erlaubt die externe Beeinflussung auf den Programm-Ablauf, womit neben der Vollmessung auch Einzelmessungen und die Kombination von "Schrittüberprüfungen" in der Meßart Vollmessung und Einzelmessungen machbar sind.are closed. The measurement type described above and the associated optical display 55 for a full measurement have a special position, because the preferred circuit allows external influence on the program sequence, which means that in addition to the full measurement, individual measurements and the combination of "step checks" in the full measurement and individual measurements measurement types are also possible.

Zur Durchführung einer Einzelmessung zur Realisierung einer alleinigen HF-Transistor-öberprüfumg sind in der bevorzugten Schaltung der CY-Simulator, das daran angeschlossene RS-Kippglied 64, eine am Q-Ausgang des genannten RS-Kippgliedes 64 angeschlossene R-D-R-Kombination 65 sowie die Digit-Taste 66 für die Wahl einer HF-Transistor-Oberprüfung vorgesehen. Dabei wird nach Betätigung der Reset-Taste 14 die Taste 66 "HF-Transistor-überprüfung" einmal betätigt und über das RS-Kippglied 64 und dem daran angeschlossenen Delay-Flipflop das retriggerbare Monoflop 68 getriggert, an dessen Ausgang das simulierte cy-Signal über das angeschlossene Exor-Gatter 46 Einfluß auf die an der Taktleitung 47 angeschlossenen Delay-Flipflop 48 nimmt, womit von der NF- auf die HF-Transistor-Überprüfung geschaltet wurde. Mit Betätigung der Taste 66 "HF-Transistor-Überprüfung" erscheint am Q-Ausgang des RS-Kippgliedes 64 kurzzeitig ein prellfreier Impuls, welcher ferner über ein R-D-R-Glied 65 das für die optische Leuchtanzeige 55 "Vollmessung" verantwortliche Delay-Flipflop 69 taktet, wodurch sich einerseits die Anzeige 55 "Vollmessung" verdunkelt und andererseits sein Q-Ausgang log. 1-Pegel annimmt, womit das am Q-Ausgang angeschlossene Und-Gatter 58 in der Weise vorbereitet ist, daß ein vom Monoflop 59 kommendes Signal, dessen Ausgang in Verbindung mit dem ver-To carry out a single measurement to carry out a single HF transistor test, the preferred circuit includes the CY simulator, the RS flip-flop 64 connected to it, an R-D-R combination 65 connected to the Q output of the RS flip-flop 64 mentioned, and the digit key 66 for selecting an HF transistor test. After pressing the reset key 14, the "HF transistor test" key 66 is pressed once and the retriggerable monoflop 68 is triggered via the RS flip-flop 64 and the delay flip-flop connected to it, at the output of which the simulated cy signal influences the delay flip-flop 48 connected to the clock line 47 via the connected Exor gate 46, thus switching from the NF to the HF transistor test. When the "HF transistor check" button 66 is pressed, a bounce-free pulse briefly appears at the Q output of the RS flip-flop 64, which also clocks the delay flip-flop 69 responsible for the optical light indicator 55 "full measurement" via an R-D-R element 65, whereby the "full measurement" indicator 55 darkens on the one hand and its Q output assumes a logical 1 level on the other, whereby the AND gate 58 connected to the Q output is prepared in such a way that a signal coming from the monoflop 59, the output of which is connected to the

PATENTANWALT DR. STARK ■ MOERSER STRASSE 140 · D-4150 KREFELD ® (02151).?822? u. 20469PATENT ATTORNEY DR. STARK ■ MOERSER STRASSE 140 · D-4150 KREFELD ® (02151).?822? and 20469

bleibenden Und-Gatter-Ausgang 58 steht, über das Und-Gatter 58 gelangen kann, womit der Oszillator 12 nach Abschluß der letztem HF-Transistor-Oberprüfung gestoppt wird.remaining AND gate output 58 can pass through the AND gate 58, whereby the oscillator 12 is stopped after completion of the last RF transistor test.

Somit ist nach Betätigung der Reset-Taste 14 und der Taste 66 "HF-Transistor-Oberprüfung" eine Einzelmessung zur Überprüfung von Hochfrequenz-Transistoren möglich, womit die NF-Transistor-Oberprüfungsschritte umgangen wären. Daß es sich nicht um eine "Vollmessung" handelt, ist augenscheinlich an der inaktiven Leuchtanzeige 55 "Vollmessung" erkennbar. Die Art der gewählten Einzelprüfung ist optisch an der aktiven Leuchtanzeige 50 "HF-Transistor-Überprüfung" erkennbar.Thus, after pressing the reset button 14 and the "HF transistor test" button 66, an individual measurement for testing high-frequency transistors is possible, which would bypass the NF transistor test steps. The fact that this is not a "full measurement" is evident from the inactive "Full measurement" indicator 55. The type of individual test selected can be visually recognized from the active "HF transistor test" indicator 50.

Zur Durchführung einer Einzelmessung zur Realisierung einer alleinigen NF-Transistorüberprüfung sind in der bevorzugten Schaltung die Taste 70 "NF-Transistor-Oberprüfung", das daran angeschlossene RS-Kippglied 71, das Delay-Flipflop 69, welches für die Leuchtanzeige "Vollmessung" zuständig ist sowie das am Q-Ausgang des besagten Delay-Flipflop 69 angeschlossene Und-Gatter 58 vorgesehen. Dabei wird nach Betätigung der Reset-Taste 14 die Taste 70 "NF-Transistor-Öberprüfung" einmal betätigt, wonach ein prellfreier Impuls vom RS-Kippglied 71, das Delay-Flipflop 69 taktet. Dabei verlischt die optische Leuchtanzeige 55 "Vollmessung" und am Und-Gatter-Eingang 58 liegt ein log. 1-Pegel an. Gelangt nach Ablauf der Niederfrequenz-Transistor-Überprüfung das vom Binärzähler 29 ausgesandte cy-Signal über das Exor-Gatter 46 auf den gemeinsamen Takteingang 47 der vier Delay-Flipflops 48, erscheint am Ausgang der Schaltung zur Signalumwandlung 73 resp. am Ausgang desTo carry out a single measurement to carry out a sole NF transistor test, the preferred circuit includes the "NF transistor test" button 70, the RS flip-flop 71 connected to it, the delay flip-flop 69, which is responsible for the "full measurement" indicator light, and the AND gate 58 connected to the Q output of the delay flip-flop 69. After pressing the reset button 14, the "NF transistor test" button 70 is pressed once, after which a bounce-free pulse from the RS flip-flop 71 clocks the delay flip-flop 69. The "full measurement" optical indicator light 55 goes out and a log. 1 level is present at the AND gate input 58. If, after the low-frequency transistor check, the cy signal emitted by the binary counter 29 reaches the common clock input 47 of the four delay flip-flops 48 via the Exor gate 46, a signal appears at the output of the signal conversion circuit 73 or at the output of the

PATENTANWALT DR. STARK ■ MOERSER STRASSE 140 D-4150 KREFELD · W (02161)28222 u. 20469PATENT ATTORNEY DR. STARK ■ MOERSER STRASSE 140 D-4150 KREFELD · W (02161)28222 and 20469

retriggerbaren Monoflops 59 ein simuliertes Stop-Signal, welches ungehindert über das Und-Gatter 58 und das Oder-Gatter 57 zur Start/Stop-Einrichtung gelangt, womit der Oszillator 12 indirekt gestoppt wird. Somit ist nach Betätigung der Reset-Taste 14 und der Taste 70 "NF-Transistor-Überprüfung" eine Einzelmessung zur Oberprüfung von Niederfrequenz-Transistoren möglich, wobei gegenüber der "Vollmessung" die HF-Transistorüberprüfung nicht mehr durchgeführt wird. Zwar richtet sich die Meßelektronik auf eine anschließende HF-Transistor-Oberprüfung ein, aber diese kann nur über eine erneute Betätigung der Start-Taste 27 eingeleitet werden, was über der ständig aufleuchtenden Oszillator-Anzeige 19 mitgeteilt wird.retriggerable monoflop 59 a simulated stop signal, which passes unhindered via the AND gate 58 and the OR gate 57 to the start/stop device, whereby the oscillator 12 is indirectly stopped. Thus, after pressing the reset button 14 and the "NF transistor test" button 70, a single measurement for testing low-frequency transistors is possible, whereby, in contrast to the "full measurement", the HF transistor test is no longer carried out. The measuring electronics are indeed prepared for a subsequent HF transistor test, but this can only be initiated by pressing the start button 27 again, which is indicated by the constantly lit oscillator display 19.

Im Eingangskreis ist ein Exklusiv-Oder-Gatter 46 vorgesehen, welches einerseits die Zuführung des vom Binärzähler 29 kommenden Signals als auch das vom CY-Simulator 63 kommenden Signals auf die Taktleitung 47 erlaubt und andererseits eine Wandlerfunktion übernimmt, wodurch mit zwei unterschiedlich aussehenden Signalen die am Ausgang vom Exor-Gatter angeschlossenen Delay-Flipflops 48 getaktet werden können.An exclusive-OR gate 46 is provided in the input circuit, which on the one hand allows the signal coming from the binary counter 29 as well as the signal coming from the CY simulator 63 to be fed to the clock line 47 and on the other hand takes on a converter function, whereby the delay flip-flops 48 connected to the output of the exclusive-OR gate can be clocked with two different-looking signals.

Ferner ist ein CY-Simulator 63 vorgesehen, welcher in Verbindung mit dem an der Ausgangsleitung angeschlossenen Exklusiv-Oder-Gatter 46 die Nachbildung des vom Binärzählers 29 kommenden CY-Signals erlaubt, womit mit der am Eingang der Schaltung liegenden Taste 66 "HF-Transistor-Oberprüfung" Einfluß auf den vorprogrammierten Programmablauf genommen werden kann. Dabei arbeitet die Schaltung in der Weise, daß nach Betätigung der Eingangstaste 66 "HF-Transistor-Oberprüfung" das RS-Flipflop 64 ausgansseitig eineFurthermore, a CY simulator 63 is provided which, in conjunction with the exclusive-OR gate 46 connected to the output line, allows the CY signal coming from the binary counter 29 to be reproduced, whereby the pre-programmed program sequence can be influenced using the "HF transistor test" button 66 at the input of the circuit. The circuit works in such a way that after the "HF transistor test" input button 66 is pressed, the RS flip-flop 64 outputs a

PATENTANWALT DR. STARK ■ MOERSER STRASSE 140 · D-4150 KREFELD ■ W {0 2151) 2 82 22 u. 204 59PATENT ATTORNEY DR. STARK ■ MOERSER STRASSE 140 · D-4150 KREFELD ■ W {0 2151) 2 82 22 and 204 59

prellfreien Impuls auf den Takteingang des Delay-Flipflop 67 weitergeleitet, womit der Q-Ausgang log. 1-Pegel annimmt und das retriggerbare Monoflop 68 triggert, womit einerseits das Exor-Gatter 64 mit einem log. 1-Signal angesteuert wird und andererseits ein am Monoflop-Ausgang angeschlossener Inverter 72 das Signal um 180° dreht, womit das Delay-Flipflop 67 selbsttätig zurückgesetzt wird und sich die Schaltung des CY-Simulators 63 in Ausgangssituation befindet. Somit kann das nachgebildete Monoflop-Signal auch tatsächlich nur für die berechnete Zeit bzw. der Monoflopzeit wirksam sein.bounce-free pulse is passed on to the clock input of the delay flip-flop 67, whereby the Q output assumes a logical 1 level and triggers the retriggerable monoflop 68, whereby on the one hand the Exor gate 64 is controlled with a logical 1 signal and on the other hand an inverter 72 connected to the monoflop output rotates the signal by 180°, whereby the delay flip-flop 67 is automatically reset and the circuit of the CY simulator 63 is in the initial situation. The simulated monoflop signal can therefore actually only be effective for the calculated time or the monoflop time.

Außerdem beinhaltet die bevorzugte Schaltung eine Schaltungseinheit 73 zur Signalumwandlung, welche schaltungstechnisch gleich dem CY-Simulator 63 aufgebaut ist. Hierbei wird das zugehörige Delay-Flipflop 48-1 vom CY-Signal getaktet, worauf das zugehörige retriggerbare Monoflop 59 vom Q-Ausgang des Delay-Flipflop 48-1 getriggert wird, welcher einerseits mit seinem Ausgangs-Signal über ein Und-Gatter 58 und ein Oder-Gatter 57 zum Ausgang 60 geleitet wird, wodurch der Start/Stop-Oszillator 12 in der Start/Stop-Einrichtung angehalten wird und andererseits sein Ausgangs-Signal auf den nachgeschalteten Invertereingang 74 gegeben wird, womit das Delay-Flipflop 48-1 selbsttätig in Ausgangssituation rückgesetzt wird. Somit findet eine Signalumwandlung vom log. 1 auf log. 0 auf log. 1 zu einem alleinigen log. 1-Signal für den Start/ Stop-Oszillator 12 in der Start/Stop-Einrichtung statt.In addition, the preferred circuit contains a circuit unit 73 for signal conversion, which is constructed in the same way as the CY simulator 63. Here, the associated delay flip-flop 48-1 is clocked by the CY signal, whereupon the associated retriggerable monoflop 59 is triggered by the Q output of the delay flip-flop 48-1, which on the one hand is passed with its output signal via an AND gate 58 and an OR gate 57 to the output 60, whereby the start/stop oscillator 12 is stopped in the start/stop device and on the other hand its output signal is passed to the downstream inverter input 74, whereby the delay flip-flop 48-1 is automatically reset to the initial situation. A signal conversion from log. 1 to log. 0 to log. 1 to a sole log. 1 signal for the start/stop oscillator 12 in the start/stop device.

Ferner ist eine Anzeige- und Umschaltlogik vorgesehen, die einerseits erkennen läßt, welche Art der Transistor-Prüfung sich im Ablauf befindet, -NF- oder HF-Transistor-Furthermore, a display and switching logic is provided, which on the one hand allows you to see which type of transistor test is in progress, -NF or HF transistor-

PATENTANWALT DR. STARK ■ MOERSER STRASSE 140 · D-4150 KREFELD ¹M <0 21 51) >. 82 2A u. 2 Ot 69 PATENT ATTORNEY DR. STARK ■ MOERSER STRASSE 140 · D-4150 KREFELD ¹ M <0 21 51) >. 82 2A and 2 Ot 69

Oberprüfung 49, 50 - und weiter Mitteilung darüber gibt, ob ein Transistor 51 defekt ist und wann eine Messung 52 abgeschlossen ist und andererseits mit dem optischen Anzeigewechsel von NF-Transistor-Überprüfung auf HF-Transistor-Oberprüfung oder umgekehrt ein Relais 53 zum Anziehen oder Abfallen schalten, womit schaltungstechnische Veränderungen in der Transistor-Prüfschaltung durch Meßwiderstandsänderung 36 und im Start/Stop-Oszillatorkreis 12 eine Veränderung der Grundfrequenz stattfindet. Dies erfolgt dabei in der Weise, daß die an einer Taktleitung 47 befindlichen Delay-Flipflops zeitgleich vom CY-Signal vom Binärzähler 29 kommend getaktet werden, wobei mit jedem CY-Signal die an den Dateneingängen anliegenden Binär-Informationen zu den zugehörigen Q-Ausgängen der Delay-Flipflops 48 durchgeschaltet werden und einerseits die optischen Leuchtanzeigen entsprechend der durchgeschalteten Information aktivieren und andererseits das Relais 53 zur NF/HF-Umschaltung anziehen oder abfallen lassen.test 49, 50 - and further provides information about whether a transistor 51 is defective and when a measurement 52 is completed and on the other hand with the optical display change from LF transistor test to HF transistor test or vice versa, a relay 53 is switched on or off, whereby circuitry changes in the transistor test circuit by changing the measuring resistance 36 and a change in the fundamental frequency takes place in the start/stop oscillator circuit 12. This is done in such a way that the delay flip-flops located on a clock line 47 are simultaneously clocked by the CY signal coming from the binary counter 29, whereby with each CY signal the binary information present at the data inputs is switched through to the associated Q outputs of the delay flip-flops 48 and on the one hand activates the optical light displays according to the switched through information and on the other hand allows the relay 53 for LF/HF switching to be energized or de-energized.

Außerdem ist ein "Verrieglungs-Delay-Flipflop" 61 vorgesehen, welches mit jedem Abschluß einer Messung und insbesondere wichtig bei der Benutzung des Simulators als Taktgeber, selbsttätig die Verriegelung der Start/Stop-Einrichtung durchführt, so daß ungewollt gegebene Taktsignale nach Abschluß einer Messung keinen Einfluß auf den Binärzähler 29 nehmen können. Dies erfolgt dabei in der Weise, daß ein Oder-Gatter 62 mit zwei Eingängen vorgesehen ist, zudem einerseits das Stop-Signal der Auswertlogik und andererseits das Signal von dem Q-Ausgang des Delay-Flipflop geführt wird, daß für die optische Leuchtanzeige 51 "Transistor defekt" zuständig ist. Entsprechend, welches der genannten Signale zuerst an den beschriebenen Punkten er-In addition, a "locking delay flip-flop" 61 is provided, which automatically locks the start/stop device each time a measurement is completed, and this is particularly important when the simulator is used as a clock generator, so that unintentionally given clock signals cannot influence the binary counter 29 after a measurement has been completed. This is done in such a way that an OR gate 62 with two inputs is provided, and on the one hand the stop signal of the evaluation logic and on the other hand the signal from the Q output of the delay flip-flop are fed, which is responsible for the optical light display 51 "transistor defective". Depending on which of the signals mentioned is first received at the points described,

PATENTANWALT DR. STARK · MOERSER STRASSE 140 D-4150 KREFELD W (021 51) l'82 2.i u. 2U4-JPPATENT ATTORNEY DR. STARK · MOERSER STRASSE 140 D-4150 KREFELD W (021 51) l'82 2.i and 2U4-JP

scheint, wird zum Ausgang des Oder-Gatters 62 geschaltet, wodurch das Verriegelungs-Delay-Flipflop 61 getaktet wird und das an seinem Q-Ausgang erscheinende log. O-Signal die Start/Stop-Einrichtung verriegelt. Der Zeitpunkt der Verriegelung ist optisch an der aufhellenden Leuchtanzeige 32 "Messung abgeschlossen" erkennbar.appears, is switched to the output of the OR gate 62, whereby the locking delay flip-flop 61 is clocked and the log. O signal appearing at its Q output locks the start/stop device. The time of locking can be visually recognized by the brightening light indicator 32 "measurement completed".

Ferner sieht die bevorzugte Schaltung eine Einrichtung vor, die den Eingriff im Programmablauf in der Art und Weise erlaubt, so daß im Gegensatz zur "Vollmessung", welche eine NF- und HF-Transistorprüfung vorsieht, nur eine NF-Transistor-überprüfung durchgeführt wird. Dies erfolgt dabei in der Weise, daß nach Betätigung der Digit-Taste 70 "NF-Transistor-Öberprüfung" über ein RS-Kippglied 71 ein prellfreier Impuls auf den Takteingang eines danachgeschalteten Delay-Flipflops 69 gelangt, wodurch einerseits die Leuchtanzeige 55 "Vollmessung" verlischt und andererseits ein am Q-Ausgang des Delay-Flipflops 69 angeschlossener Und-Gatter-Eingang 58 mit einem log. 1-Pegel beaufschlagt wird.Furthermore, the preferred circuit provides a device that allows intervention in the program flow in such a way that, in contrast to the "full measurement", which provides for an AF and HF transistor test, only an AF transistor test is carried out. This is done in such a way that after pressing the digit key 70 "AF transistor test" a bounce-free pulse is sent to the clock input of a delay flip-flop 69 connected downstream via an RS flip-flop 71, whereby on the one hand the "full measurement" indicator light 55 goes out and on the other hand an AND gate input 58 connected to the Q output of the delay flip-flop 69 is subjected to a logical 1 level.

Eines nach Ablauf einer NF-Transistor-Überprüfung am Ausgang der Signal-Wandlerschaltung 73 erscheinende log. 1-Signal gelangt über das nachgeschaltete Und-Gatter 58 und Oder-Gatter 57 zur Start/Stop-Einrichtung, wodurch der Oszillator 12 gestoppt wird und die NF-Transistor-Überprüfung abgeschlossen ist.A logical 1 signal appearing at the output of the signal converter circuit 73 after completion of an NF transistor test is passed via the downstream AND gate 58 and OR gate 57 to the start/stop device, whereby the oscillator 12 is stopped and the NF transistor test is completed.

Eine weitere vorteilhafte Ausgestaltung der Erfindung kennzeichnet sich dadurch aus, daß von einem Simulator aus prellfreie Impulse auf eine dafür vorgesehene Eingangsklemme 23 "S" der Start/Stop-Einrichtung gegeben werden. A further advantageous embodiment of the invention is characterized in that bounce-free pulses are sent from a simulator to a designated input terminal 23 "S" of the start/stop device.

PATENTANWALT DR. STARK ■ MOERSER STRASSE 140 D-4150 KREFELD ■ W (02151) 28222 u. 204 3?PATENT ATTORNEY DR. STARK ■ MOERSER STRASSE 140 D-4150 KREFELD ■ W (02151) 28222 u. 204 3?

womit neben den Meßarten Vollmessung und Einzelmessungen ferner eine Kombination von "Schritt-Oberprüfungen" in den Meßarten Vollmessung und Einzelmessungen durchführbar sind. Dabei gelten die schon beschriebenen Maßnahmen zur Einflußnahme auf den Ablauf des Programmes, jedoch wird die Ablaufgeschwindigkeit nicht mehr vom Oszillator 12 in der Start/Stop-Einrichtung vorgegeben, sondern diese kann in einer zeitlich beliebig gedehnten Form Schritt für Schritt über der Taste 75 "Simulator" bestimmt werden. Dabei wird die Oszillator-Anzeige 19 durch die optische Anzeige 76 "Simulator" abgelöst, womit sich die Simulator-Anzeige 76 bei jeder Spannungsanalyse um den Prüfling herum von der aktiven Seite zeigt bzw. die inaktive Simulatoranzeige den Wechsel zum nächst tieferen Prüfschritt anzeigt. Ist das Transistor-Prüfprogramm vollständig durchlaufen, wird dies durch die aufleuchtende optische Anzeige 52 "Messung abgeschlossen" mitgeteilt, womit auch zeitgleich die Meßelektronik verriegelt wird, so daß die weitere Betätigung der Simulationstaste ohne Auswirkung bleibt. Die Verriegelung der Start/Stop-Einrichtung und die damit gegebene Null-Funktion des Simulators ist auch dann gegeben, wenn während des PrüfVorganges das Stop-Signal von der Auswertlogik aus Einfluß auf die NF/HF-Umschalt- und Anzeigelogik nimmt.whereby, in addition to the full measurement and individual measurement types, a combination of "step-by-step tests" can be carried out in the full measurement and individual measurement types. The measures already described for influencing the program run apply, but the run speed is no longer specified by the oscillator 12 in the start/stop device, but can be determined step by step using the "Simulator" button 75 in a form that can be extended as desired. The oscillator display 19 is replaced by the optical display 76 "Simulator", whereby the simulator display 76 shows the active side for each voltage analysis around the test object, or the inactive simulator display shows the change to the next lower test step. If the transistor test program has been completed, this is indicated by the illuminated optical display 52 "Measurement completed", which simultaneously locks the measuring electronics so that further pressing of the simulation button has no effect. The locking of the start/stop device and the resulting zero function of the simulator is also ensured if the stop signal from the evaluation logic influences the LF/HF switching and display logic during the test process.

Somit ist eine Schaltungseinheit geschaffen worden, wodurch eine dritte Meßart vorliegt, die eine Kombination von Schritt-Oberprüfungen in den Meßarten "Vollmessung" und "Einzelmessungen" erlaubt. Dabei wird die Oszillator-Anzeige 19 durch die optische Leuchtanzeige 76 "Simulator" abgelöst.A circuit unit has thus been created, which provides a third type of measurement, which allows a combination of step tests in the "full measurement" and "individual measurements" types of measurement. The oscillator display 19 is replaced by the optical light display 76 "simulator".

PATENTANWALT DR. STARK · MOERSER STRASSE 140 ■ D-4150 KREFELD ® .(0 21 51) 28? ?2 u. 204 69PATENT ATTORNEY DR. STARK · MOERSER STRASSE 140 ■ D-4150 KREFELD ® .(0 21 51) 28? ?2 and 204 69

Eine weitere bevorzugte Ausführung der Erfindung kennzeichnet sich dadurch aus, daß das elektromagnetische Bauteil "Relais" durch eine vollelektronische und kontaktlose Schaltung ersetzt wird. Die Realisierung erfolgt dabei in der Weise, daß der an der Basis eines Längstransistors 41 angeschlossene zweite Transistor 42 zur Steuerung des Längstransistors 41 herangezogen wird. Liegt an der Basis vom zweiten Transistor 42 ein log. O-Pegel an, ist seine Kollektor-Emitter-Strecke hochohmig und der Längstransistor 41 bleibt durch seinen an der Basis angeschlossenen Widerstand durchgeschaltet, womit die Kollektor-Emitter-Strecke des Längstransistors 41 niederohmig bleibt. Liegt an der Basis vom zweiten Transistor 42 ein log. 1-Pegel an, ist seine Kollektor-Emitter-Strecke niederohmig, wodurch der Längstransistor 41 gesperrt wird. Durch die Reihenschaltung der Kollektor-Emitter-Strecke eines dritten Transistors 44 an den Längstransistor 41 mit Anschluß seiner Basis am Steuereingang 43, ist ein "regelbarer Widerstand" geschaffen worden, an dessen Kollektor die Ausgangsspannung abgreifbar ist. Dabei zeigen die beiden in Serie geschalteten Transistoren 41, 44 stets um 180° entgegengesetztes Verhalten. D. h., ist der erste Längstransistor 41 hochohmig, ist der zweite Längstransistor 44 durchgeschaltet und die Ausgangsspannung beträgt bis auf eine geringe Kollektor-Emitter-Restspannung null Volt. Analog dazu stellt sich am Ausgang die volle Betriebsspannung ein, ist der erste Längstransistor 44 niederohmig und der zweite Längstransistor 44 gesperrt. Somit ist eine Schaltung entstanden, wodurch ein konventionelles "Relais" durch eine vollelektronische Schaltung abgelöst wird, welches gegenüber dem Relais einerseits den Vorteil hat, kontaktlos zu sein und andererseits um ein vielfaches schnei-A further preferred embodiment of the invention is characterized in that the electromagnetic component "relay" is replaced by a fully electronic and contactless circuit. This is implemented in such a way that the second transistor 42 connected to the base of a series transistor 41 is used to control the series transistor 41. If a log. 0 level is present at the base of the second transistor 42, its collector-emitter path is high-resistance and the series transistor 41 remains switched through its resistor connected to the base, whereby the collector-emitter path of the series transistor 41 remains low-resistance. If a log. 1 level is present at the base of the second transistor 42, its collector-emitter path is low-resistance, whereby the series transistor 41 is blocked. By connecting the collector-emitter path of a third transistor 44 in series to the longitudinal transistor 41 with its base connected to the control input 43, an "adjustable resistor" has been created, at whose collector the output voltage can be tapped. The two transistors 41, 44 connected in series always show 180° opposite behavior. This means that if the first longitudinal transistor 41 is high-resistance, the second longitudinal transistor 44 is switched on and the output voltage is zero volts except for a small residual collector-emitter voltage. In the same way, the full operating voltage is set at the output if the first longitudinal transistor 44 is low-resistance and the second longitudinal transistor 44 is blocked. This creates a circuit whereby a conventional "relay" is replaced by a fully electronic circuit, which has the advantage over the relay of being contactless and is much faster.

PATENTANWALT DR. STARK · MOERSER STRASSE 140 · D-4150 KREFELD ■ m. (02151) 2 8??? u. 204 69PATENT ATTORNEY DR. STARK · MOERSER STRASSE 140 · D-4150 KREFELD ■ m. (0 2151) 2 8??? and 204 69

ler auf Eingangssignale an seinem Ausgang reagiert, wobei die Ausgangssignale noch prellfrei abgreifbar sind.ler reacts to input signals at its output, whereby the output signals can still be tapped without bounce.

Eine weitere bevorzugte Ausführung der Erfindung kennzeichnet sich dadurch aus, daß die von einem Start/Stop-Oszillator 12 kommenden Signale nicht nur zur Ansteuerung des Binärzählers 29 herangezogen werden, sondern das diese Signale ferner über der Ausgangsbuchse 24 "t" der Start/ Stop-Einrichtung zur Meßeingangsbuchse 77 "t &khgr; " der Schaltzeitmeßeinrichtung weitergeleitet werden. Dabei wird mit jeder positiv ansteigenden Taktflanke am Meßeingang 77 "t x " eine Zeitmessung in der Weise eingeleitet, daß einerseits über das Oder-Gatter(I) 78 ein daran angeschlossenes Und-Gatter(I) 79 mit seinem Ausgang ein Eingang vom Und-Gatter(II) 80 mit log. 1-Pegel ansteuert, wodurch die von einem X-TAL-Oszillator 81 kommenden Impulse über das Und-Gatter (II) 80 in einen Zähler 81 einlaufen können und andererseits zeitgleich über Oder-Gatter(I) 78 + (II) 82 ein retriggerbares Monoflop 83 getriggert wird, mit dessen Ausgangs-Signal über Oder-Gatter(III) 84 der Zähler 81 über seinen Reset-Eingang 85 für die einlaufende Impulse an seinem Takteingang 86 freigeschaltet wird. Erreicht vor dem Pegelwechsel von log. 1 auf log. 0 am Meßeingang "t * " 77 ein Stop-Signal der Auswert-Logik den Takteingang vom Delay-Flipflop 87 1 (-D-FF 1), geht einerseits der Q-Ausgang vom D-FFl 87 auf log. 1, womit über Oder-Gatter(II) 82 das retriggerbare Monoflop 83 weitergetriggert wird und den Zählerstand beibehält und andererseits wird zeitgleich das Und-Gatter(II) 80 durch den Pegelwechsel am Meßeingang 77 "t &khgr; " von log. 1 auf log. 0 umdurchlässig für die vom X-TAL-Oszillator 81 kommenden Impulse. Wird das D-FF 1 87 nicht getaktet, während sich an der Meßeingangsbuchse 77A further preferred embodiment of the invention is characterized in that the signals coming from a start/stop oscillator 12 are not only used to control the binary counter 29, but that these signals are also passed on via the output socket 24 "t" of the start/stop device to the measuring input socket 77 "t x " of the switching time measuring device. In this case, with each positively rising clock edge at the measuring input 77 "t x " a time measurement is initiated in such a way that on the one hand via the OR gate (I) 78 an AND gate (I) 79 connected to it with its output connects an input of the AND gate (II) 80 with log. 1 level, whereby the pulses coming from an X-TAL oscillator 81 can flow into a counter 81 via the AND gate (II) 80 and at the same time a retriggerable monoflop 83 is triggered via the OR gate (I) 78 + (II) 82, with the output signal of which the counter 81 is released via the OR gate (III) 84 via its reset input 85 for the incoming pulses at its clock input 86. If a stop signal from the evaluation logic reaches the clock input of the delay flip-flop 87 1 (-D-FF 1) before the level change from log. 1 to log. 0 at the measuring input "t * " 77, the Q output of the D-FFl 87 goes to log. 1, whereby the retriggerable monoflop 83 is triggered further via OR gate (II) 82 and maintains the counter reading and on the other hand, at the same time the AND gate (II) 80 is impermeable to the pulses coming from the X-TAL oscillator 81 due to the level change at the measuring input 77 "t &khgr;" from log. 1 to log. 0. If the D-FF 1 87 is not clocked while the measuring input socket 77

PATENTANWALT DR. STARK MOERSER STRASSE 140 ■ D-4150 KREFELD &psgr;; (&THgr;21 5-1) 2"8222 U. 204G9PATENT ATTORNEY DR. STARK MOERSER STRASSE 140 ■ D-4150 KREFELD &psgr; ; (&THgr;21 5-1) 2"8222 U. 204G9

das log. 1-Signal befindet wird mit abfallendem Spannungspegel an der Eingangsbuchse "tx" das retriggerbare Monoflop 83 nicht mehr getriggert, womit Oder-Gatter(III)-Ausgang 84 log. O-Pegel annimmt und den Zählerstand löscht, womit sich die Schaltung selbsttätig in Ausgangssituation versetzt hat und für die nächste Messung vorbereitet ist. Somit sit eine Schaltzeitmeßeinrichtung geschaffen worden, womit für besondere Anwendungsbedingungen in der Meßtechnik &zgr;. B. für Schalttransistoren für Datenverarbeitungsanlagen bezogen auf ihre Durchschaltgeschwindigkeit unter gleichnamigen Transistoren selektiert werden können. Dabei wird jede Schaltzeitmessung ohne äußeres Hinzutun bei allen Meßarten selbsttätig eingeleitet und zum Abschluß gebracht, wobei das Ergebnis der Durchschaltzeit mit Abschluß einer Transistorüberprüfung mit dem Aufhellen der optischen Leuchtanzeige 52 "Messung abgeschlossen" direkt von einer Siebensegment-Anzeige 88 ablesbar ist bzw. keine Anzeige vorliegt, wenn der Transistor defekt ist.the log. 1 signal, the retriggerable monoflop 83 is no longer triggered when the voltage level at the input socket "tx" falls, whereby the OR gate (III) output 84 assumes log. O level and clears the counter reading, whereby the circuit has automatically returned to the initial situation and is prepared for the next measurement. A switching time measuring device has thus been created, with which, for special application conditions in measurement technology, e.g. for switching transistors for data processing systems, transistors of the same name can be selected based on their switching speed. Each switching time measurement is automatically initiated and completed for all types of measurement without any external intervention, whereby the result of the switching time can be read directly from a seven-segment display 88 when a transistor test is completed with the illumination of the optical light display 52 "measurement completed", or there is no display if the transistor is defective.

Außerdem befindet sich in der Schaltzeitmeßeinrichtung eine Eingabetaste 89 über der die Meßschaltung für externe Messungen vorbereitet werden kann. Zu diesem Zweck wird die Digit-Taste 89 "t &khgr; -extern" einmal betätigt, worauf das RS-Kippglied 90 einen prellfreien Impuls auf den Takteingang des Delay-Flipflos D-FF 2 91 gibt, dessen Q-Ausgang einerseits das Und-Gatter(III) 92 öffnet und andererseits über Oder-Gatter(III) 84 an den Reset-Eingang des Zählers 81 ein log. 1-Pegel führt, womit der Zähler 81 für einlaufende Impulse an seinem Takteingang 86 freigeschaltet ist. Die Bereitschaft zur Messung eines externen Signals über der Meßeingangsbuchse 93 "t &khgr; -extern" wird durch die optische Leuchtanzeige 96 "t &khgr; -extern" mitge-In addition, the switching time measuring device has an input key 89, which can be used to prepare the measuring circuit for external measurements. For this purpose, the digit key 89 "t &khgr; -external" is pressed once, whereupon the RS flip-flop 90 sends a bounce-free pulse to the clock input of the delay flip-flop D-FF 2 91, whose Q output opens the AND gate (III) 92 on the one hand and, on the other hand, leads a log. 1 level to the reset input of the counter 81 via the OR gate (III) 84, whereby the counter 81 is released for incoming pulses at its clock input 86. The readiness to measure an external signal via the measuring input socket 93 "t &khgr; -external" is indicated by the optical light display 96 "t &khgr; -external".

PATENTANWALT DR. STARK · MOERSER STRASSE 140 D-4150 KREFELD f? (0 2151)2 82_22u. 204 G9PATENT ATTORNEY DR. STARK · MOERSER STRASSE 140 D-4150 KREFELD f? (0 2151)2 82_22u. 204 G9

teilt. Dabei wird das zu messende Signal über die Eingangsbuchse 93 auf die Meßschaltung gegeben, wobei die Messung mit einem O-auf-1-Signal eingeleitet wird bzw. mit einer positiven Taktflanke und mit dem Abfall des zu messenden Signals abgeschlossen wird. Darüber hinaus wird mit der abfallenden Flanke über einen Inverter 94 ein Taktflanke über das Und-Gatter(III) 92 gebildet, welches das D-FF 3 95 taktet und die an seinem Dateneingang "D" anliegende log. O-Information zum Q-Ausgang schaltet, womit das Und-Gatter(I) 79 verriegelt wird, so daß keine Taktflanke am Meßeingang t &khgr; -extern 93 Einfluß auf die Meßschaltung nehmen kann. Die gemessene Zeit kann direkt von der Siebensegment-Anzeige 88 abgelesen werden und verlischt erst mit Bestätigung der Reset-Taste 14 womit die Schaltung im Urzustand versetzt wird, was an der inaktiven Leuchtanzeige 96 "t &khgr; -extern" erkennbar ist.The signal to be measured is passed to the measuring circuit via the input socket 93, whereby the measurement is initiated with an O-to-1 signal or with a positive clock edge and is concluded with the fall of the signal to be measured. In addition, with the falling edge, a clock edge is formed via an inverter 94 via the AND gate (III) 92, which clocks the D-FF 3 95 and switches the logical O information present at its data input "D" to the Q output, whereby the AND gate (I) 79 is locked so that no clock edge at the measuring input t χ -extern 93 can influence the measuring circuit. The measured time can be read directly from the seven-segment display 88 and only disappears when the reset button 14 is pressed, which returns the circuit to its original state, which can be seen from the inactive light display 96 "t x -external".

Somit lassen sich neben externen Schaltsignalen ferner Monoflopausgangs-Signale, hochgenaue Ermittlungen von Tastverhältnissen usw. messen.In addition to external switching signals, monoflop output signals, highly accurate determination of duty cycles, etc. can also be measured.

Das Transistormeßgerät verfügt über einige nachstehende Besonderheiten:The transistor measuring device has the following special features:

1. Mit der Inbetriebnahme des Transistormeßgerätes oder nach Betätigung der Reset-Taste 14 (Fig. 2) befindet sich das Gerät in einem vorprogrammierten Zustand. In dieser Ausgangssituation ist eine "Vollmessung" vorgesehen, wobei im 1. Intervall eine NF- und im 2. Intervall eine HF-Transistor-Oberprüfung durchgeführt wird. Dieser Betriebszustand wird durch die Leuchtanzeige 55 (Fig. 9) "Vollmessung" angezeigt.1. When the transistor measuring device is switched on or after pressing the reset button 14 (Fig. 2), the device is in a pre-programmed state. In this initial situation, a "full measurement" is provided, whereby an LF transistor test is carried out in the 1st interval and an HF transistor test in the 2nd interval. This operating state is indicated by the "full measurement" indicator light 55 (Fig. 9).

PATENTANWALT DR. STARK ■ MOERSER STRASSE 140 D-4150 KREFELD W (021 51) 232 22 u. 204 69PATENT ATTORNEY DR. STARK ■ MOERSER STRASSE 140 D-4150 KREFELD W (021 51) 232 22 and 204 69

Dabei findet der Wechsel von der NF- zur HF-Transistor-Oberprüfung selbsttätig und ohne äußeres Hinzutun statt, was rein optisch über den Leuchtanzeigen 49 (Fig. 9) "NF-Tansistor Oberprüfung" und 50 (Fig. 9) "HF-Transistor-Oberprüfung" verfolgt werden kann. Hat der letzte Prüfschritt im 2. Intervall zu keinem Resultat geführt, ist der Transistor defekt,was durch die Anzeige 51 (Fig. 9) "Transistor defekt" angezeigt wird. Daß die Oberprüfungen abgeschlossen sind, ist ferner an der dann aktiven Leuchtanzeige 52 (Fig. 9) "Messung abgeschlossen" ersichtlich.The change from the LF to the HF transistor test takes place automatically and without any external intervention, which can be followed purely visually via the light indicators 49 (Fig. 9) "LF transistor test" and 50 (Fig. 9) "HF transistor test". If the last test step in the 2nd interval did not produce a result, the transistor is defective, which is indicated by the display 51 (Fig. 9) "transistor defective". The fact that the tests are completed is also evident from the light indicator 52 (Fig. 9) "measurement completed" which is then active.

2. Soll nur eine NF-Transistor-Oberprüfung durchgeführt werden, ist vor Betätigung der Start-Taste 27 (Fig.2) die Digit-Taste 70 (Fig. 9) "NF-Transistor-Überprüfung" einmal zu betätigen. Dann verlischt die Anzeige 55 (Fig. 9) "Vollmessung" und die Anzeige 49 (Fig. 9) "NF-Transistor-Oberprüfung" signalisiert die "NF-Trans istor-Oberprüfung" . Ist der NF-Transistor defekt, wird das Ende des letzen PrüfSchrittes mit der dann ständig aufleuchtenden Oszillator-Anzeige 19 (Fig. 2) angezeigt und dies darüber hinaus mit dem Hinweis, mit Betätigung der Start-Taste 27 (Fig. 2) eine HF-Transistor-Oberprüfung einzuleiten.2. If only an LF transistor test is to be carried out, the digit button 70 (Fig. 9) "LF transistor test" must be pressed once before pressing the start button 27 (Fig. 2). The display 55 (Fig. 9) "Full measurement" then goes out and the display 49 (Fig. 9) "LF transistor test" signals the "LF transistor test". If the LF transistor is defective, the end of the last test step is indicated by the oscillator display 19 (Fig. 2) then constantly lighting up, and this is also accompanied by the note that an HF transistor test should be initiated by pressing the start button 27 (Fig. 2).

3. Soll nur eine HF-Transistor-Oberprüfung durchgeführt werden, ist vor Betätigung der Start-Taste 27 (Fig. 2) die Digit-Taste 66 (Fig. 9) "HF-Transistor-Oberprüfung" einmal zu betätigen. Dann verdunkeln sich die Anzeige 55 (Fig. 9) "Vollmessung" sowie 49 (Fig. 9) "NF-Transistor-Oberprüfung" und die allein aufleuchtende Anzeige 50 (Fig. 9) "HF-Transistor-Oberprüfung"3. If only an HF transistor test is to be carried out, the digit button 66 (Fig. 9) "HF transistor test" must be pressed once before pressing the start button 27 (Fig. 2). The display 55 (Fig. 9) "Full measurement" and 49 (Fig. 9) "LF transistor test" then go dark and the only display 50 (Fig. 9) "HF transistor test" lights up.

PATENTANWALT DR. STARK ■ MOERSER STRASSE 140 ■ D-4150 KREFELD · f£ (02151] 28222 u. 20469PATENT ATTORNEY DR. STARK ■ MOERSER STRASSE 140 ■ D-4150 KREFELD · f£ (02151] 28222 and 20469

signalisiert die Einzelmessung "HF-Transistor-Oberprüfung". Der Abschluß des letzten PrüfSchrittes wird mit der Leuchtanzeige 52 (Fig. 9) "Messung abgeschlossen" angezeigt. Ist der Prüfling defekt, wird dies durch die Anzeige 51 (Fig. 9) "Transistor defekt" mitgeteilt.signals the individual measurement "HF transistor test". The completion of the last test step is indicated by the light indicator 52 (Fig. 9) "Measurement completed". If the test object is defective, this is indicated by the display 51 (Fig. 9) "Transistor defective".

4. Das Transistormeßgerät beinhaltet eine speziell entwickelte Schaltung zur Erfassung bzw. zur Messung der Transistor-Schaltzeiten, die selbstätig und ohne äußeres Hinzutun eingeleitet, durchgeführt und zum Abschluß gebracht werden. Die Ausrichtung der Meßschaltung erfolgt dabei selbsttätig mit Inbetriebnahme des Transistormeßgerätes bzw. mit Betätigung der Reset-Taste 14 (Fig. 2). Ferner wird mit jedem Taktsignal, mit dem eine Transistorprüfung eingeleitet wird, eine Schaltzeitmessung begonnen. Ist der Prüfling in Ordnung, wird die Schaltzeitmessung mit dem Signal abgeschlossen, mit dem auch der Oszillator 12 (Fig. 2) gestoppt wird und die effektive Transistordurchschaltzeit wird über der Siebensegment-Anzeige (Fig. 12) angezeigt. Ist der Transistor defekt, liegt keine Anzeige vor.4. The transistor measuring device contains a specially developed circuit for recording or measuring the transistor switching times, which are initiated, carried out and completed automatically and without external intervention. The alignment of the measuring circuit takes place automatically when the transistor measuring device is started up or when the reset button 14 is pressed (Fig. 2). Furthermore, a switching time measurement is started with each clock signal that initiates a transistor test. If the test object is OK, the switching time measurement is completed with the signal that also stops the oscillator 12 (Fig. 2) and the effective transistor switching time is displayed on the seven-segment display (Fig. 12). If the transistor is defective, there is no display.

Das Transistorprüfgerät arbeitet wie folgt:The transistor tester works as follows:

Die Start/Stop-Einrichtung 2 (Fig. 2) weist eine RC-Kombination 16 auf, die mit der Inbetriebnahme des Transistormeßgerätes alle an ihr angeschlossenen Delay-Flipflops in einer geordneten Ausgangssituation versetzt, so daß die Reset-Taste 14 nicht mit der ersten, sondern nur vor den danachfolgenden Transistorüberprüfungen einmal betätigtThe start/stop device 2 (Fig. 2) has an RC combination 16 which, when the transistor measuring device is started up, puts all the delay flip-flops connected to it into an orderly initial state, so that the reset button 14 is not pressed once with the first transistor test, but only before the subsequent transistor tests.

PATENTANWALT DR. STARK · MOERSER STRASSE 140 ■ D-4150 KREFELD ® (021 f1) 28222 u. 20469PATENT ATTORNEY DR. STARK · MOERSER STRASSE 140 ■ D-4150 KREFELD ® (021 f1) 28222 and 20469

werden muß, um die Speicherbausteine in einer korrekten Meßausgangssituation zu versetzen. Ferner gehört zur Start/Stop-Einrichtung 2 eine Start-Taste 27, womit das Delay-Flipflop 15 gesetzt wird und mit dem an seinem Q-Ausgang erscheinenden log. 1-Signal der Start/Stop-Oszillator 12 gestartet wird. Dabei wird über den Schalt/ Entlade-Transistor 17 sichergestellt, daß der Oszillator 12 seine Schwingungen stets mit einer ansteigenden positiven Taktflanke beginnt, womit weiter sichergestellt ist, daß die 1. Meßzeit gleich groß ist wie die darauffolgenden Meßzeiten. Dem Oszillator 12 ist ein Delay-Flipflop 13 nachgeschaltet, womit das Signal am Q-Ausgang vom Delay-Flipflop 13 ein Tastverhältnis von 1:1 aufweist. Daß der Oszillator 12 seine Schwingungen mit einer positiven Taktflanke einleitet und daß das Tastverhältnis 1:1 ist und ferner die 1. Meßzeit gleich groß ist wie die darauffolgende Meßzeiten, wird von der Oszillator-Leuchtanzeige 19 angezeigt. Das symmetrische Ausgangssignal gelangt unverfälscht über ein von vier vorhandenen Eingängen eines Oder-Gatters 21 über einen von zwei vorhandenen Eingängen eines Und-Gatters 22 einerseits zur Ausgangsbuchse 24, von wo aus es weiter zum Schaltzeitmeßgerät 7 weitergeleitet wird und andererseits über eine Ausgangsklemme auf den Takteingang eines Vier-Bit-Binärzählers 29 (Fig. 3).must be set in order to put the memory modules in a correct measurement output situation. The start/stop device 2 also includes a start button 27, which sets the delay flip-flop 15 and starts the start/stop oscillator 12 with the logical 1 signal appearing at its Q output. The switching/discharging transistor 17 ensures that the oscillator 12 always begins its oscillations with a rising positive clock edge, which also ensures that the 1st measurement time is the same as the subsequent measurement times. A delay flip-flop 13 is connected downstream of the oscillator 12, so that the signal at the Q output of the delay flip-flop 13 has a duty cycle of 1:1. The fact that the oscillator 12 initiates its oscillations with a positive clock edge and that the duty cycle is 1:1 and that the 1st measurement time is the same as the subsequent measurement times is indicated by the oscillator LED display 19. The symmetrical output signal is passed unadulterated via one of four existing inputs of an OR gate 21 via one of two existing inputs of an AND gate 22 on the one hand to the output socket 24, from where it is passed on to the switching time measuring device 7 and on the other hand via an output terminal to the clock input of a four-bit binary counter 29 (Fig. 3).

Der an den Ausgängen Ql, Q2 und Q3 des Binärzählers 29 erscheinende 3-Bit-Binär-Code wird in einem Binär/Dezimal-Wandler, der aus den Und-Gattern 30 und den Invertern 31 mit nachgeschalteten Treiberstufen 32 aufgebaut ist, in einen Dezimal-Code umgewandelt, von denen die Signale 1, 2, 3, 4, 5 und 6 an der Anzeige 8 (Fig. 1) für die Belegung der Transistoranschlüsse anliegen und außerdem überThe 3-bit binary code appearing at the outputs Ql, Q2 and Q3 of the binary counter 29 is converted into a decimal code in a binary/decimal converter, which is made up of the AND gates 30 and the inverters 31 with downstream driver stages 32, of which the signals 1, 2, 3, 4, 5 and 6 are present at the display 8 (Fig. 1) for the assignment of the transistor connections and also via

PATENTANWALT DR. STARK MOERSER STRASSE 140 ■ D-4150 KREFELD W (021 01) 2 8222 u. 204 69PATENT ATTORNEY DR. STARK MOERSER STRASSE 140 ■ D-4150 KREFELD W (021 01) 2 8222 and 204 69

den parallel zu den Auegängen 1 bis 5 belegten Ausgangsklemmen a, b, c, d und e zur Relaiskarte 5 (Fig. 4) geführt sind. Der Q4-Ausgang des Binärzählers 29 wird einerseits über eine Treiberstufe 32 zum Ausgang N/P zu einer NPN/PNP-Anzeige 9 (Fig. 6) geführt, während das an der Ausgangsklemme anliegende Q4-Signal für Ausbauzwecke vorgesehen bleibt. Ferner werden die Ql-, Q2- und Q3-Signale des Binärzählers 29 zu einer aus Exor-Gattern 33 bestehenden Schaltung geführt, wobei die an den Ausgangsklemmen X, Y und Z erscheinenden Signale einerseits durch die von den Und-Gatter-Ausgängen 30 auf die Exor-Gatter-Eingängen 33 geführten Signale, sowie auch andererseits durch die vom Q4-Ausgang des Binärzählers 29 auf die Exor-Gatter-Eingängen 33 geführten Signale in der Weise geprägt werden, so daß bei einer NPN-Transistorüberprüfung sich an Klemme X stets ein log. 0-Pegel und an den Klemmen Y und Z ein log. 1-Pegel einstellen, während analog zu einer PNP-Transistor-Oberprüfung sich die um 180° entgegengesetzten Logik-Pegel einstellen. Die Signale X, Y und Z der Umsetzbaugruppe werden den X-, Y- und Z-Eingängen des Moduls "A^M 4 (Fig. 4) zugeführt.the output terminals a, b, c, d and e, which are connected in parallel to the outputs 1 to 5, are led to the relay card 5 (Fig. 4). The Q4 output of the binary counter 29 is led on the one hand via a driver stage 32 to the output N/P to an NPN/PNP display 9 (Fig. 6), while the Q4 signal present at the output terminal is reserved for expansion purposes. Furthermore, the Ql, Q2 and Q3 signals of the binary counter 29 are fed to a circuit consisting of Exor gates 33, whereby the signals appearing at the output terminals X, Y and Z are shaped on the one hand by the signals fed from the AND gate outputs 30 to the Exor gate inputs 33 and on the other hand by the signals fed from the Q4 output of the binary counter 29 to the Exor gate inputs 33 in such a way that during an NPN transistor test, a logical 0 level is always set at terminal X and a logical 1 level at terminals Y and Z, while analogously to a PNP transistor test, the logic levels 180° opposite are set. The signals X, Y and Z of the conversion module are fed to the X, Y and Z inputs of the module "A ^M 4 (Fig. 4).

In Fig. 4 erkennt man die schon erwähnten Eingänge a bis e, denen jeweils Relais 34 zugeordnet sind, mit welchen die Transistoranschlüsse des in den Meß-Eingang (Fig. 1) gesetzten Transistors in den möglichen Kombinationen beschaltet werden. Die frei erforderlichen Spannungen für die Transistor-Prüfschaltung werden im Modul "A" 4 über die an den Eingängen X, Y und Z geschalteten vollelektronischen Relais 35 (Fig. 7) / "W" gewonnen. Dabei werden die für die NPN/PNP-Transistor-Auswertlogik (Fig. 5) interessierenden Spannungen dem Kollektorkreis der Transi-In Fig. 4 you can see the already mentioned inputs a to e, each of which is assigned to a relay 34, with which the transistor connections of the transistor placed in the measuring input (Fig. 1) are connected in the possible combinations. The freely required voltages for the transistor test circuit are obtained in module "A" 4 via the fully electronic relays 35 (Fig. 7) / "W" connected to the inputs X, Y and Z. In this case, the voltages of interest for the NPN/PNP transistor evaluation logic (Fig. 5) are fed to the collector circuit of the transistor.

PATENTANWALT DR. STARK ■ MOERSER STRASSE 140 · D-4150 KREFELD <ffi (Ö 21 C1) 2 8222 u. 204 C8PATENT ATTORNEY DR. STARK ■ MOERSER STRASSE 140 · D-4150 KREFELD <ffi (Ö 21 C1) 2 8222 u. 204 C8

stor-Prüfschaltung entnommen, der durch die Baugruppen zwischen der Eingangsklemme Y und der Ausgangsklemme II gebildet wird. Zu dieser Auswertlogik (Fig. 5) gehört ein Komparator 40 (Fig. 5) mit einer in Fig. 8 wiedergegebenen Präzisionsschaltung. Der Komparator 40 spricht an, wenn am Kollektor des untersuchten Transistors ein bestimmter Spannungsabfall auftritt. Dann schaltet der Komparator 40 den Oszillator 12 (Fig. 2) ab, womit die Messung abgeschlossen ist, was durch die Leuchtanzeige 52 (Fig. 9) "Messung abgeschlossen" mitgeteilt wird.stor test circuit, which is formed by the components between the input terminal Y and the output terminal II. This evaluation logic (Fig. 5) includes a comparator 40 (Fig. 5) with a precision circuit shown in Fig. 8. The comparator 40 responds when a certain voltage drop occurs at the collector of the transistor under test. The comparator 40 then switches off the oscillator 12 (Fig. 2), which completes the measurement, which is indicated by the light display 52 (Fig. 9) "measurement completed".

Ober die optische Leuchtanzeige 8 (Fig. 1) wird die Anschlußbelegung des Transistors in Verbindung mit den drei Zahlen 1, 2 und 3 an der Meßeingangsbuchse bzw. an den Prüfspitzen der Prüfklemmen ersichtlich. Ist der Transistor defekt, zeigen sich die Leuchtanzeigen von der inaktiven Seite.The optical indicator light 8 (Fig. 1) shows the connection assignment of the transistor in connection with the three numbers 1, 2 and 3 on the measuring input socket or on the test probes of the test terminals. If the transistor is defective, the indicator lights show the inactive side.

Die NPN/PNP-Anzeige 9 zeigt über zwei Leuchtdioden 97, 98 (Fig. 6) die Dotierungsfolge des Prüflings an. Ist der Transistor defekt, zeigt die NPN/PNP-Anzeige 9 die Rücksetzung der gesamten Logik mit der NPN-Anzeige 97 an, während die verbleibenden Informationen wie "Messung abgeschlossen" oder "Transistor defekt" bis zur Einleitung einer neuen Messung durch Betätigung der Reset-Taste 14 (Fig. 2) gespeichert bleiben.The NPN/PNP display 9 shows the doping sequence of the test object via two LEDs 97, 98 (Fig. 6). If the transistor is defective, the NPN/PNP display 9 shows the reset of the entire logic with the NPN display 97, while the remaining information such as "measurement completed" or "transistor defective" remains stored until a new measurement is initiated by pressing the reset button 14 (Fig. 2).

Mit dem dargestellten Transitormeßgerät wird gleichzeitg auch festgestellt, ob es sich um einen Germanium-Transistor oder einen Silizium-Transistor handelt. Der zugeordnete Silizium-Germanium-Detektor ist in Fig. 10 wiedergegeben. Zum Detektor gehört der Optokoppler 39, der überThe transistor measuring device shown also determines whether it is a germanium transistor or a silicon transistor. The associated silicon germanium detector is shown in Fig. 10. The detector includes the optocoupler 39, which is connected via

PATENTANWALT DR. STARK ■ MOERSER STRASSE 140 ■ D-4150 KREFELD ■ W (021 o1) ^P??ü u. 20469PATENT ATTORNEY DR. STARK ■ MOERSER STRASSE 140 ■ D-4150 KREFELD ■ W (021 o1) ^P??ü u. 20469

den Steuereingang "S" 108 die über den Bauteilen Spannungsregler-IC 104, Zenerdiode 105 und dem einstellbaren Widerstand / Potentiometer 106 erzeugte stabilisierte Spannung zur Ausgangsklemme U a des elektronischen Relais 107 schaltet, wodurch der aktive duale Spannungsteiler 109 die für den Betrieb des Impedanzwandler 99 erforderliche duale Spannungsversorgung bereitstellen kann. Somit kann die interessierende Basis/Emitter-Spannung von der relativ hochohmigen Transistor-Prüfschaltung vom den Klemmen I und III (Fig. 4) über eine Relaisschaltung 110 den Eingängen des Impedanzwandlers +U &bgr; und -U c 99 zugeführt werden, womit einerseits der Prüfling nicht belastet wird und andererseits die +U be -Spannung niederohmig am Ausgang der Impedanzwandlerschaltung 99 zur Verfügung steht. Der niederohmige Ausgang der Impedanzwandlerschaltung 99 liegt einerseits niederohmig über einem Germanium-Transistor 100 und einer an dessen Emitter angeschlossenen Siliziumdiodethe control input "S" 108 switches the stabilized voltage generated by the components voltage regulator IC 104, Zener diode 105 and the adjustable resistor/potentiometer 106 to the output terminal U a of the electronic relay 107, whereby the active dual voltage divider 109 can provide the dual voltage supply required for the operation of the impedance converter 99. Thus, the base/emitter voltage of interest from the relatively high-impedance transistor test circuit can be fed from terminals I and III (Fig. 4) via a relay circuit 110 to the inputs of the impedance converter +U β and -U c 99, whereby on the one hand the test object is not loaded and on the other hand the +U be voltage is available at a low impedance at the output of the impedance converter circuit 99. The low-impedance output of the impedance converter circuit 99 is on the one hand low-impedance via a germanium transistor 100 and a silicon diode connected to its emitter

101 an der Bezugsspannung an, wodurch über den Transistoren 112 und 113 eine Ansteuerung der Anzeige 102, 103 für "Silizium" bzw. "Germanium" möglich wird. Wenn der Komparator 40 (Fig. 5) den Oszillator 12 (Fig. 2) abschaltet, schaltet er gleichzeitig den Optokoppler 39 ein. Wenn am Ausgang des Impedanzwandler&egr; 99 eine Spannung von etwa 600-mV liegt, das ist die Basis-Emitter-Spannung eines Silizium-Transistors, wird durchgeschaltet und die Anzeige101 to the reference voltage, which makes it possible to control the display 102, 103 for "silicon" or "germanium" via the transistors 112 and 113. When the comparator 40 (Fig. 5) switches off the oscillator 12 (Fig. 2), it simultaneously switches on the optocoupler 39. When a voltage of about 600 mV is present at the output of the impedance converter 99, which is the base-emitter voltage of a silicon transistor, it is switched through and the display

102 für "Silizium" leuchtet auf. Wenn am Ausgang des Impedanzwandlers 99 eine Spannung von ca. 300-mV liegt, das ist die Basis-Emitter-Spannung eines Germanium-Transistors, wird nicht durchgeschaltet, und die Anzeige 103 für "Germanium" leuchtet auf. Wenn der Transistor defekt ist, leuchtet keine der Anzeigen 102, 103 auf.102 for "silicon" lights up. If there is a voltage of about 300 mV at the output of the impedance converter 99, that is the base-emitter voltage of a germanium transistor, it does not switch through and the indicator 103 for "germanium" lights up. If the transistor is defective, none of the indicators 102, 103 light up.

PATENTANWALT DR. STARK ■ MOERSER STRASSE 140 D-4150 KREFELD ® ('J 2&Iacgr; M) 282 22 u. 204fc9PATENT ATTORNEY DR. STARK ■ MOERSER STRASSE 140 D-4150 KREFELD ® ('J 2&Iacgr; M) 282 22 and 204fc9

Die für Meßschaltungen wichtig zu erfassenden, aber stark streuenden Basis-Enitter-Spannungen werden mit dem im Ausgangskreis der Impedanzwandlerschaltung 99 geschalteten digitalen Millivoltmeter 11 präzise ablesbar, womit eine korrekte Selektierung möglich ist. Ist der Transistor defekt, liegt keine Anzeige vor.The base-entrant voltages, which are important for measuring circuits but which vary greatly, can be read precisely using the digital millivoltmeter 11 connected in the output circuit of the impedance converter circuit 99, which enables correct selection. If the transistor is defective, there is no display.

Mit dem dargestellten Transistormeßgerät wird gleichzeitg die für jeden Transistor typische Durchschaltzeit meßtechnisch erfaßt und zur Anzeige gebracht. Die Schaltung des zugeordneten Schaltzeit-Meßgerätes ist in Fig. 12 wiedergegeben. Dabei wird jede Schaltzeitmessung mit der positiv ansteigenden Taktflanke eingeleitet, die von der Ausgangsbuchse 24 (Fig. 2) der Start/Stop-Einrichtung 2 auf den Meßeingang 77 geführt wird. Das Meß-Einleitsignal gelangt zum Und-Gatter 80, welches öffnet und die vom Oszillator 81 kommenden Impulse in den Zähler einlaufen läßt. Das zeitgleich getriggerte Monoflop 83 hält mit seinem log. 1-Signal den Zähler frei. Gelangt kein Stop-Signal von der Buchse 60 (Fig. 9) der NF/HF-Umschalt- und Anzeigelogik 6 auf den Takteingang vom Delay-Flipflop 87, wird mit der Pegeländerung des Meß-Einleit-Signals auf log. 0 der Zählerinhalt über den nicht mehr getriggerten retriggerbaren Monoflop 83 am Reset-Eingang 85 mit einem Low-Pegel gelöscht. Gelangt jedoch vor Pegeländerung des Meß-Einleit-Signals von log. 1 auf log. 0 das Stop-Signal auf den Takteingang des Delay-Flipflops 87, bleibt das Monoflop 83 trotz der darauffolgenden Pegeländerung am Meßeingang 77 von log. 1 auf log. 0 weiterhin getriggert, wofür der Q-Ausgang vom Delay-Flipflop 87 nun zuständig ist. Da mit der zweiten Pegeländerung an der Meßeingangsbuchse 77 einerseits der Zählerinhalt nicht gelöscht wird und anderer-The transistor measuring device shown simultaneously measures the typical switching time for each transistor and displays it. The circuit of the associated switching time measuring device is shown in Fig. 12. Each switching time measurement is initiated with the positive rising clock edge, which is led from the output socket 24 (Fig. 2) of the start/stop device 2 to the measuring input 77. The measurement initiation signal reaches the AND gate 80, which opens and allows the pulses coming from the oscillator 81 to flow into the counter. The monoflop 83, which is triggered at the same time, keeps the counter free with its logical 1 signal. If no stop signal from the socket 60 (Fig. 9) of the NF/HF switching and display logic 6 reaches the clock input of the delay flip-flop 87, the counter content is cleared with a low level via the no longer triggered retriggerable monoflop 83 at the reset input 85 when the level of the measurement initiation signal changes to log. 0. However, if the stop signal reaches the clock input of the delay flip-flop 87 before the level of the measurement initiation signal changes from log. 1 to log. 0, the monoflop 83 remains triggered despite the subsequent level change at the measurement input 77 from log. 1 to log. 0, for which the Q output of the delay flip-flop 87 is now responsible. Since with the second level change at the measuring input socket 77 on the one hand the counter content is not deleted and on the other hand-

PATENTANWALT DR. STARK ■ MOERSER STRASSE 140 ■ D-4150 KREFELD f? (G2151) 23222 J. 20463PATENT ATTORNEY DR. STARK ■ MOERSER STRASSE 140 ■ D-4150 KREFELD f? (G2151) 23222 J. 20463

seits keine weiteren Impulse über das Und-Gatter 80 in den Zähler einlaufen können, wird mit Abschluß einer Transistorüberprüfung die Transistor-Durchschaltzeit direkt von der Siebensegment-Anzeige 68 wiedergegeben.Since no further pulses can enter the counter via the AND gate 80, once a transistor check has been completed, the transistor switching time is displayed directly by the seven-segment display 68.

Ist der Transistor defekt, liegt keine Anzeige vor. Zur Messung externer Schaltzeiten, Monoflopausgangs-Signale, Tastverhältnisse usw. wird nach Betätigung der Reset-Taste 14 (Fig. 2) die Taste 89 "t &khgr; -extern" einmal betätigt, wobei die Leuchtanzeige 96 "t &khgr; -extern" die Bereitschaft einer Messung anzeigt. Das zu messende Signal wird über den Meßeingang 93 wiedergegeben. Bezogen auf den Meßablauf gelten die oben beschriebenen Abläufe. Lediglich das Delay-Flipflop 95 ist über das Und-Gatter 92 und der Inverterstufe 94 mit eingeschliffen, wodurch mit der zweiten Pegeländerung am Meßeingang 93 das Delay-Flipflop 95 die Meßschaltung über das Und-Gatter 79 verriegelt, so daß ein zweites Meßsignal an der Eingangsbuchse 93 das Meßergebnis nicht mehr verfälschen kann. Eine neue externe Schaltzeitmessung ist erst nach Betätigung der Reset-Taste 14 (Fig. 2) und der Taste 89 "t &khgr; -extern" möglich.If the transistor is defective, there is no display. To measure external switching times, monoflop output signals, duty cycles, etc., the button 89 "t &khgr; -external" is pressed once after the reset button 14 (Fig. 2) has been pressed, whereby the light indicator 96 "t &khgr; -external" indicates that a measurement is ready. The signal to be measured is reproduced via the measuring input 93. The processes described above apply to the measuring procedure. Only the delay flip-flop 95 is looped in via the AND gate 92 and the inverter stage 94, whereby with the second level change at the measuring input 93 the delay flip-flop 95 locks the measuring circuit via the AND gate 79, so that a second measuring signal at the input socket 93 can no longer falsify the measuring result. A new external switching time measurement is only possible after pressing the reset button 14 (Fig. 2) and the button 89 "t &khgr; -external".

Claims

PATENT ATTORNEY DR. STARK · MOERSER STRASSE 140 ■ D-4150 KREFELD · 3? (021 51) 2 62 22 b. 204 6S Claims

1. Transistor testing device with a search device for determining the transistor connections and the transistor type PNP or NPN and associated displays, characterized in that the search device has an oscillator (12) with a downstream binary counter (29), the outputs of the binary counter (29) actuating the displays (8) and also relays (34) for switching the transistor connections via binary/decimal converters (30, 31) and on the other hand are led via level converters (35) to the contacts of the relays (34) supplying the transistor connections, and that a comparator (40) is provided which switches off the oscillator (12) when a certain voltage drop occurs at the collector of the transistor under test.

2. Transistor testing device according to claim 1, characterized in that the oscillator (12) is followed by a delay flip-flop (13) for establishing a duty cycle of 1:1.

3. Transistor testing device according to claim 1 or 2, characterized in that a delay flip-flop (15) is provided which sets the components to log. 0 when the oscillator (12) is started.

PATENT ATTORNEY DR. STARK MOERSER STRASSE 140 ■ D-4150 KREFELD ■ W. (02151} 26222 u. 2046S

4. Transistor testing device according to one of claims 1 to 3, characterized in that a switching device (28) is provided at the input of the oscillator (12), with which the oscillator (12) can be switched from low frequency testing to high frequency testing or vice versa.

5. Transistor testing device according to one of claims 1 to 4, characterized in that the comparator (40) is followed by a silicon-germanium detector which has a voltage-stabilized optocoupler (39) and an impedance converter (99), the impedance converter (99) having a dual voltage supply and a low-impedance output and the output is connected on the one hand to the reference voltage in low impedance via a germanium transistor (100) and a silicon diode (101) connected to its emitter and on the other hand to displays (102, 103) for "silicon" or "germanium".