DE9201082U1 - Multilayer backplane bus board - Google Patents
Multilayer backplane bus boardInfo
- Publication number
- DE9201082U1 DE9201082U1 DE9201082U DE9201082U DE9201082U1 DE 9201082 U1 DE9201082 U1 DE 9201082U1 DE 9201082 U DE9201082 U DE 9201082U DE 9201082 U DE9201082 U DE 9201082U DE 9201082 U1 DE9201082 U1 DE 9201082U1
- Authority
- DE
- Germany
- Prior art keywords
- terminating resistors
- interference suppression
- reference potential
- connections
- termination voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000003990 capacitor Substances 0.000 claims description 57
- 230000001629 suppression Effects 0.000 claims description 57
- 239000004020 conductor Substances 0.000 claims description 9
- 101100442140 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) DAL82 gene Proteins 0.000 claims 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 230000009897 systematic effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/0246—Termination of transmission lines
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K7/00—Constructional details common to different types of electric apparatus
- H05K7/14—Mounting supporting structure in casing or on frame or rack
- H05K7/1438—Back panels or connecting means therefor; Terminals; Coding means to avoid wrong insertion
- H05K7/1458—Active back panels; Back panels with filtering means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
- H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
- H05K1/0231—Capacitors or dielectric substances
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/04—Assemblies of printed circuits
- H05K2201/044—Details of backplane or midplane for mounting orthogonal PCBs
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/0929—Conductive planes
- H05K2201/09363—Conductive planes wherein only contours around conductors are removed for insulation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10022—Non-printed resistor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Dc Digital Transmission (AREA)
Description
-S--S-
S 3930/91-Gbm
28. Januar 1992S 3930/91-Gbm
January 28, 1992
Die Erfindung betrifft eine mehrlagige Rückwand-Busplatine zur Verdrahtung von Mikroprozessor-Baugruppen nach dem Oberbegriff des ersten Patentanspruchs.The invention relates to a multilayer backplane bus board for wiring microprocessor modules according to the preamble of the first patent claim.
Ein Bus stellt die systematische Verdrahtung elektronischer Baugruppen dar. Dabei sind die in den Baugruppen enthaltenen Teilnehmer des Kommunikationsnetzes in der Regel über elektronische Schalter mit den Leitungen des Busses verbunden. Eine Anzahl von in ihren Abmessungen genormten Baugruppen sind mittels Steckverbinder auf die Busplatine montiert, die ihrerseits an der Rückseite eines Baugruppenträgers befestigt ist. Die Kombiantion einer Anzahl von Mikroprozessor-Baugruppen mit der Busplatine ergeben das fertige elektronische Gerät, wobei der Zusammenhang aller Komponenten durch die Systemarchitektur des Busses festgelegt wird. Eine Übersicht verschiedener Bussysteme vermitteln Hesse, Kipke und Lott in Kapitel 7 "Parallele Bussysteme für Mikroprozessoren und ihr mechanischer Aufbau" im Handbuch des 19"-Aufbausystems, 1986, Seite 363.A bus represents the systematic wiring of electronic modules. The participants of the communication network contained in the modules are usually connected to the bus lines via electronic switches. A number of modules with standardized dimensions are mounted on the bus board using connectors, which in turn is attached to the back of a module carrier. The combination of a number of microprocessor modules with the bus board results in the finished electronic device, whereby the connection between all components is determined by the system architecture of the bus. Hesse, Kipke and Lott provide an overview of various bus systems in Chapter 7 "Parallel bus systems for microprocessors and their mechanical structure" in the manual for the 19" assembly system, 1986, page 363.
Infolge sehr kurzer Signalschaltzeiten und hoher Signalübertragungsraten bilden die Signalbahnen auf einer Busplatine HF-Übertragungsstrecken zwischen den kommunizierenden Baugruppen. Um Störeinflüsse, wie Signalübersprechen zwischen zwei Busleitungen, Signalreflexionen und Signalverzerrungen bei kurzzeitigen Spannungseinbrüchen infolge von Schaltvorgängen zu vermeiden, muß eine Busplatine nach hochfrequenztechnischen Gesichtspunkten ausgelegt werden. Die Signalleitungen,Due to very short signal switching times and high signal transmission rates, the signal paths on a bus board form HF transmission paths between the communicating components. In order to avoid interference, such as signal crosstalk between two bus lines, signal reflections and signal distortions in the event of short-term voltage drops as a result of switching processes, a bus board must be designed according to high-frequency technical aspects. The signal lines,
welche die Signalspannungs-Anschlüsse für die Baugruppen untereinander verbinden, sind zur Vermeidung von Reflexion mit Wellenwiderstand abzuschließen. Hierzu wird jeder Signalspannungs-Anschluß über einen zugeordneten Leitungsabschlußwiderstand an ein Terminierungs-Gleichspannungspotential gelegt.which connect the signal voltage connections for the modules to each other, must be terminated with a characteristic impedance to avoid reflection. To do this, each signal voltage connection is connected to a termination DC voltage potential via an assigned line termination resistor.
Ebenso wichtig ist eine möglichst gleichmäßige Versorgung der Treiberbausteine in den angeschlossenen Mikroprozessor-Baugruppen mit den erforderlichen Versorgungsspannungen unabhängig von ihrer geometrischen Lage in bezug auf die Rückwand-Busplatine. Bei fortschrittlichen Hochleistungs-Bussystemen sind deshalb zwischen den Signalspannungs-Anschlüssen in einem regelmäßigen Muster Kontakt-Pins angeordnet, die mit der Bezugspotential-Ebene verbunden sind. Beispielsweise ist in "Futurebus+, Physical Layer and Profile Specifications" vom 2. Juli 1991 , herausgegeben vom Institut of Electrical and Electronic Engineers, New York, USA, eine Bus-Architektur beschrieben, bei welcher ein Drittel der Anschlußpunkte für die Mikroprozessor-Baugruppen mit Masse verbunden sind, um eine gleichmäßige Stromverteilung sicherzustellen.It is equally important that the driver components in the connected microprocessor modules are supplied with the required supply voltages as evenly as possible, regardless of their geometric position in relation to the backplane bus board. In advanced high-performance bus systems, contact pins are therefore arranged in a regular pattern between the signal voltage connections, which are connected to the reference potential level. For example, "Futurebus+, Physical Layer and Profile Specifications" dated July 2, 1991, published by the Institute of Electrical and Electronic Engineers, New York, USA, describes a bus architecture in which one third of the connection points for the microprocessor modules are connected to ground in order to ensure even current distribution.
Die in modernen Mikroprozessor-Systemen enthaltenen elektronischen Schalter haben sehr kurze Schaltzeiten. Infolge der hierdurch bedingten, sehr schnellen Anstiegszeiten enthalten die über die Signalleitungen der Busplatine übertragenen Signale signifikante Hochfrequenzanteile, die zu unerwünschten Welligkeiten der Versorgungsspannung und damit zu Signalverzerrungen führen. Man versucht, diese störenden hochfrequenten Signalanteile von den Signalspannungs-Anschlüssen über Entstörkondensatoren auf die Bezugspotential-Ebene abzuleiten. Der Aufsatz von Hahn "Durch Laufzeiten bedingte Verzerrungen minimieren" in der Zeitschrift VMEbus vom Juni 1991 setzt sich mit den Problemen der Signalverzerrungen bei Backplanes auseinander.The electronic switches contained in modern microprocessor systems have very short switching times. As a result of the very fast rise times caused by this, the signals transmitted via the signal lines of the bus board contain significant high-frequency components, which lead to undesirable ripples in the supply voltage and thus to signal distortions. Attempts are being made to divert these disruptive high-frequency signal components from the signal voltage connections to the reference potential level via interference suppression capacitors. Hahn's article "Minimizing distortions caused by delay times" in the VMEbus magazine from June 1991 deals with the problems of signal distortions in backplanes.
- 7 —- 7 —
Für ein wirksames und schnelles Ableiten von Hochfrequenzstörungen sind die Entstorkondensatoren möglichst nahe an den Signalspannungs-Anschlüssen anzuordnen. Gleichzeitig müssen aber auch die Leitungsabschlußwiderstände so nahe wie irgend möglich an den Signalspannungs-Anschlüssen sitzen, um die Leitungsenden zur Vermeidung von Reflexionen wirksam mit Wellenwiderstand abzuschließen.For effective and rapid dissipation of high-frequency interference, the suppression capacitors must be positioned as close as possible to the signal voltage connections. At the same time, the line termination resistors must also be positioned as close as possible to the signal voltage connections in order to effectively terminate the line ends with a characteristic impedance to avoid reflections.
Aufgabe der vorliegenden Erfindung ist somit die Schaffung einer verbesserten Architektur für eine mehrlagige Rückwand-Busplatine, bei der die Abschlußwiderstände und Entstorkondensatoren möglichst platzsparend so angeordnet sind, daß Signalverzerrungen wirksam vermieden werden.The object of the present invention is therefore to create an improved architecture for a multi-layer backplane bus board, in which the terminating resistors and interference suppression capacitors are arranged in such a way that they save as much space as possible so that signal distortions are effectively avoided.
Bei der Lösung dieses technischen Problems wird ausgegangen von einer mehrlagigen Rückwand-Busplatine der eingangs erwähnten Art. Gelöst wird die Aufgabe gemäß dem kennzeichnenden Teil des ersten Patentanspruchs dadurch, daß die Abschlußwiderstände und Entstorkondensatoren in Reihen entlang den Blöcken von Signalspannungs-Anschlüssen und Bezugspotential-Anschlüssen angeordnet sind, daß die Abschlußwiderstände und Entstorkondensatoren einer Reihe in Terminator-Gruppen zu je einem Entstörkondensator und mindestens zwei Abschlußwiderständen angeordnet sind, wobei innerhalb einer solchen Terminator-Gruppe die Abschlußwiderstände symmetrisch zu beiden Seiten des zugehörigen Entstörkondensators liegen, und dadurch, daß der Entstörkondensator und die benachbarten Abschlußwiderstände einer Terminator-Gruppe über einen gemeinsamen Terminierungsspannungs-Zuführpunkt mit der Terminierungsspannungs-Ebene verbunden sind, wobei dieser Terminierungsspannungs-Zuführpunkt unmittelbar an dem in der Mitte angeordneten Entstörkondensator liegt.The solution to this technical problem is based on a multi-layer backplane bus board of the type mentioned at the beginning. The problem is solved according to the characterizing part of the first patent claim in that the terminating resistors and suppression capacitors are arranged in rows along the blocks of signal voltage connections and reference potential connections, in that the terminating resistors and suppression capacitors of a row are arranged in terminator groups, each with one suppression capacitor and at least two terminating resistors, with the terminating resistors within such a terminator group being symmetrical on both sides of the associated suppression capacitor, and in that the suppression capacitor and the neighboring terminating resistors of a terminator group are connected to the termination voltage level via a common termination voltage supply point, with this termination voltage supply point being located directly on the suppression capacitor arranged in the middle.
Bei dem erfindungsgemäßen Busplatinen-Layout sind jeweils zwei oder mehrere Abschlußwiderstände symmetrisch um einen Entstörkondensator gruppiert. Dabei sind die den Signalspan-In the bus board layout according to the invention, two or more terminating resistors are grouped symmetrically around an interference suppression capacitor. The signal voltages
nungs-Anschlüssen bzw. Bezugspotential-Anschlüssen abgewandten Seiten der Abschlußwiderstände und Entstörkondensatoren jeweils einer Terminator-Gruppe mit einem gemeinsamen, in der Mitte und unmittelbar neben dem Entstörkondensator angeordneten Terminierungsspannungs-Zuführpunkt verbunden. Hochfrequente Störungen, die von den Signalspannungs-Anschlüssen auf die Signalleitungen der Busplatine gelangen, werden auf kürzestem Wege über die Abschlußwiderstände und den zur gleichen Gruppe gehörenden Entstörkondensator abgeleitet. Aufgrund der gewählten symmetrischen Anordnung sind dabei nicht nur die Laufzeiten an sich, sondern insbesondere auch die möglichen Laufzeitunterschiede minimiert.The sides of the terminating resistors and interference suppression capacitors of a terminator group facing away from the voltage connections or reference potential connections are each connected to a common termination voltage supply point arranged in the middle and immediately next to the interference suppression capacitor. High-frequency interference that reaches the signal lines of the bus board from the signal voltage connections is diverted via the shortest possible route via the terminating resistors and the interference suppression capacitor belonging to the same group. Due to the symmetrical arrangement chosen, not only the propagation times themselves but also the possible propagation time differences are minimized.
Die erfindungsgemäß ausgebildete Busplatine zeichnet sich durch minimale Signalverzerrungen, geringen Platzbedarf und verminderten Bauteile-Aufwand auf.The bus board designed according to the invention is characterized by minimal signal distortion, small space requirements and reduced component expenditure.
In Weiterbildung des Erfindungsgegenstandes umfaßt jede Terminator-Gruppe eine Terminierungsspannungs-Schiene, welche die Abschlußwiderstände und den Entstörkondensator dieser Gruppe miteinander verbindet; ferner ist der Terminierungsspannungs-Zuführpunkt als in der Mitte dieser Terminierungsspannungs-Schiene angeordnete Durchkontaktierung zur Terminierungsspannungs-Ebene ausgebildet. Die Terminierungsspannungs-Schiene kann als gedruckte Leiterbahn auf der Vorder- bzw. Rückseite der Busplatine genügend breit ausgeführt werden, um hochfrequente Störsignale rasch von den Abschlußwiderständen abzuleiten. In a further development of the subject matter of the invention, each terminator group comprises a termination voltage rail which connects the terminating resistors and the interference suppression capacitor of this group to one another; furthermore, the termination voltage supply point is designed as a through-hole to the termination voltage level arranged in the middle of this termination voltage rail. The termination voltage rail can be designed as a printed conductor track on the front or back of the bus board and is wide enough to quickly divert high-frequency interference signals from the terminating resistors.
Der Zielkonflikt, einerseits Signalverzerrungen weitestgehend zu unterdrücken, andererseits auf der Oberfläche der Platine kaum Platz für die dazu erforderlichen diskreten Abschlußwiderstände und Entstörkondensatoren zu finden, ist besonders eklatant bei einer Hochleistungs-Busarchitektur der jüngsten Generation mit vierspaltigen Feldern von Anschlußpunkten für Mikroprozessor-Baugruppen. In Weiterbildung der ErfindungThe conflicting objectives of suppressing signal distortions as far as possible on the one hand, and finding hardly any space on the surface of the board for the required discrete terminating resistors and interference suppression capacitors on the other, is particularly striking in a high-performance bus architecture of the latest generation with four-column fields of connection points for microprocessor modules. In further development of the invention
wird dieser Konflikt dadurch gelöst, daß sowohl auf der Vorderseite als auch auf der Rückseite jeweils zu beiden Seiten der Felder von Anschlußpunkten Reihen von Abschlußwiderständen und Entstörkondensatoren vorgesehen sind, daß die Abschlußwiderstände und Entstörkondensatoren einer Reihe in Terminator-Gruppen zu je einem Entstörkondensator und vier Abschlußwiderständen so angeordnet sind, daß auf der einen Seite des Entstörkondensators die ersten beiden Abschlußwiderstände und auf der gegenüberliegenden anderen Seite des Entstörkondensators die übrigen beiden Abschlußwiderstände liegen, und daß die Abschlußwiderstände der Terminator-Gruppen auf der Vorderseite mit den Signalspannungs-Anschlüssen in den beiden mittleren Spalten der entsprechenden Felder von Anschlußpunkten verbunden sind, während die Abschlußwiderstände der Terminator-Gruppen auf der Rückseite mit den Signalspannungs-Anschlüssen in den beiden äußeren Spalten der entsprechenden Felder von Anschlußpunkten verbunden sind.This conflict is solved by providing rows of terminating resistors and suppression capacitors on both sides of the fields of connection points on the front and rear sides, by arranging the terminating resistors and suppression capacitors in a row in terminator groups of one suppression capacitor and four terminating resistors each, so that the first two terminating resistors are on one side of the suppression capacitor and the remaining two terminating resistors are on the opposite side of the suppression capacitor, and by connecting the terminating resistors of the terminator groups on the front side to the signal voltage terminals in the two middle columns of the corresponding fields of connection points, while connecting the terminating resistors of the terminator groups on the rear side to the signal voltage terminals in the two outer columns of the corresponding fields of connection points.
Erfindungsgemäß sind die Entstörkondensatoren mit ihrer einen Elektrode mit der Terminierungsspannungs-Ebene verbunden, vorzugsweise über eine Terminierungsspannungs-Schiene mit Durchkontaktierung. Der Anschluß der jeweils anderen Elektroden der Entstörkondensatoren an die Bezugspotential-Ebene kann vorteilhaft über eine Verbindung zum nächstgelegenen Bezugspotential-Anschluß erfolgen.According to the invention, the interference suppression capacitors are connected with one of their electrodes to the termination voltage level, preferably via a termination voltage rail with through-hole plating. The connection of the other electrodes of the interference suppression capacitors to the reference potential level can advantageously be made via a connection to the nearest reference potential connection.
Bevorzugt wird ferner eine Ausführung, bei der die Abschlußwiderstände und die Entstörkondensatoren als SMD-Bauelemente (Surface Mounted Device) ausgebildet und die Anschlußstellen für die Abschlußwiderstände und Entstörkondensatoren entsprechend als ebene Kontaktflächen ausgebildet sind, welche über gedruckte Leiterbahnen mit den Signalspannungs-Anschlüssen bzw. Bezugspotential-Anschlüssen und den Terminierungsspannungs-Schienen verbunden sind. Die Abschlußwiderstände und Entstörkondensatoren können aber auch auf kleinen Leiterplatten angeordnet sein, welche senkrecht auf die Busplatine auf-A preferred embodiment is one in which the terminating resistors and the interference suppression capacitors are designed as SMD components (Surface Mounted Device) and the connection points for the terminating resistors and interference suppression capacitors are designed as flat contact surfaces, which are connected to the signal voltage connections or reference potential connections and the termination voltage rails via printed conductor tracks. The terminating resistors and interference suppression capacitors can also be arranged on small circuit boards which are mounted vertically on the bus board.
- 10 -- 10 -
gesteckt werden. Dabei dürfte es zweckmäßig sein, für jede Terminator-Gruppe eine separate Platine vorzusehen.It may be useful to provide a separate board for each terminator group.
Ein Ausführungsbeispiel der Erfindung wird nachstehend anhand der beigefügten Zeichnungen näher erläutert. Es zeigen:An embodiment of the invention is explained in more detail below with reference to the accompanying drawings. They show:
Figur 1a die Vorderseite einer mehrlagigen Rückwand-Busplatine; Figure 1a the front side of a multilayer backplane bus board;
Figur 1b die Rückseite der Busplatine von Figur 1a;Figure 1b shows the back side of the bus board of Figure 1a;
Figur 2a einen Ausschnitt der Vorderseite der Busplatine gemäß Figur 1a, in stark vergrößertem Maßstab;Figure 2a shows a section of the front of the bus board according to Figure 1a, in a greatly enlarged scale;
Figur 2b einen Ausschnitt der Rückseite der BusplatineFigure 2b shows a section of the back of the bus board
gemäße Figur 1b, in stark vergrößertem Maßstab; according to Figure 1b, in greatly enlarged scale;
Figur 3 das Ersatzschaltbild einer Terminator-GruppeFigure 3 the equivalent circuit of a terminator group
der Busplatine gemäß den Figuren 2a, 2b.the bus board according to Figures 2a, 2b.
In Figur 1a ist die Vorderseite 1 und in Figur 1b die Rückseite 2 einer Rückwand-Busplatine dargestellt, bei welcher die Anschlußpunkte für die Mikroprozessor-Baugruppen in drei Feldern F1 , F2 und F3 mit jeweils vier parallelen Spalten a, b, c, d angeordnet sind. Die Felder F1 , F2 und F3 umfassen jeweils Blöcke B1, B2 bzw. B3 mit Signalspannungs-Anschlüssen 3 und Bezugspotential-Anschlüssen 4.Figure 1a shows the front side 1 and Figure 1b the back side 2 of a backplane bus board, in which the connection points for the microprocessor modules are arranged in three fields F1, F2 and F3, each with four parallel columns a, b, c, d. The fields F1, F2 and F3 each comprise blocks B1, B2 and B3 with signal voltage connections 3 and reference potential connections 4.
Zwischen der sichtbaren Vorderseite 1 und der Rückseite 2 sind weitere Ebenen mit aufgedruckten Leiterbahnen angeordnet, welche allerdings von außen nicht sichtbar sind. Diese umfassen eine Bezugspotential-Ebene, die mit Masse verbunden ist, sowie eine Terminierungsspannungs-Ebene, die beispielsweise an eine Versorgungsspannung von 2,1 Volt angeschlossenBetween the visible front 1 and the back 2 there are further levels with printed conductor tracks, which are not visible from the outside, however. These include a reference potential level, which is connected to ground, and a termination voltage level, which is connected, for example, to a supply voltage of 2.1 volts.
-11--11-
ist. Auf weiteren Ebenen ist eine Vielzahl von dünnen Signalleitungen aufgedruckt, welche die Signalspannungs-Anschlüsse der einzelnen Felder F1 , F2 und F3 miteinander verbinden. Alle Bezugspotential-Anschlüsse 4 sind mit der (nicht dargestellten) Bezugspotential-Ebene verbunden. Hierzu sind sowohl die Signalspannungs-Anschlüsse 3 als auch die Bezugspotential-Anschlüsse 4 als Durchkontaktierungen ausgebildet. Diese durchkontaktierten Anschlußpunkte durchsetzen die mehrlagige Busplatine vollständig, so daß jeder Signalspannungs-Anschluß 3 und jeder Bezugspotential-Anschluß 4 sowohl von der Vorderseite 1 als auch von der Rückseite 2 zugänglich ist. Die Mikroprozessor-Baugruppen werden üblicherweise auf die Vorderseite 1 mittels Steckverbinder montiert, während die Rückseite 2 zumindest im Bereich der Blöcke B1, B2 und B3 in der Regel freibleibt.is. A large number of thin signal lines are printed on further levels, which connect the signal voltage connections of the individual fields F1, F2 and F3 to one another. All reference potential connections 4 are connected to the reference potential level (not shown). For this purpose, both the signal voltage connections 3 and the reference potential connections 4 are designed as through-hole connections. These through-hole connection points completely penetrate the multi-layer bus board, so that each signal voltage connection 3 and each reference potential connection 4 is accessible from both the front 1 and the back 2. The microprocessor modules are usually mounted on the front 1 using connectors, while the back 2 is usually left free, at least in the area of blocks B1, B2 and B3.
Die Ausschnittsvergrößerung von Figur 2a zeigt einen Teil der Vorderseite 1 im Bereich des Blockes B3. In Figur 2b ist der entsprechende Teil der Rückseite 2 dargestellt.The enlarged detail in Figure 2a shows a part of the front side 1 in the area of block B3. Figure 2b shows the corresponding part of the back side 2.
Im Bereich des dargestellten Ausschnittes sind die Anschlußpunkte in einem regelmäßig sich wiederholenden Muster so angeordnet, daß in jeder Spalte a, b, c und d auf einen Bezugspotential-Anschluß 4 zwei Signalspannungs-Anschlüsse 3 folgen. Etwa ein Drittel der Anschlußpunkte sind somit Bezugspotential-Anschlüsse 4, die über Durchkontaktierungen mit Masse verbunden sind und damit eine gleichmäßige Stromversorgung der Mikroprozessor-Baugruppen sicherstellen. Bei den übrigen Anschlußpunkten handelt es sich um Signalspannungs-Anschlüsse 3, die der Übertragung von Signalen zwischen den Mikroprozessor-Baugruppen dienen.In the area of the section shown, the connection points are arranged in a regularly repeating pattern so that in each column a, b, c and d, a reference potential connection 4 is followed by two signal voltage connections 3. Approximately one third of the connection points are therefore reference potential connections 4, which are connected to ground via through-holes and thus ensure a uniform power supply to the microprocessor modules. The remaining connection points are signal voltage connections 3, which are used to transmit signals between the microprocessor modules.
Sowohl auf der Vorderseite 1 als auch auf der Rückseite 3 sind jeweils zu beiden Seiten der Felder F1, F2 und F3 Reihen von Abschlußwiderständen R1, R2, R3, R4 und Entstörkondensatoren C vorgesehen. Dabei sind die Abschlußwiderstände R1,On both the front 1 and the back 3, rows of terminating resistors R1, R2, R3, R4 and interference suppression capacitors C are provided on both sides of the fields F1, F2 and F3. The terminating resistors R1,
- 12 -- 12 -
R2, R3 und R4 und Entstörkondensatoren C einer Reihe in Terminator-Gruppen TG zu insgesamt fünf Bauelementen so angeordnet, daß auf der einen Seite des Entstörkondensators C die ersten beiden Abschlußwiderstände R1 und R2 und gegenüber auf der anderen Seite des Entstörkondensators C die übrigen beiden Abschlußwiderstände R3 und R4 liegen. Dabei ist jedem Signalspannungs-Anschluß 3 genau ein Abschlußwiderstand R1-R4 zugeordnet. Der Anschluß der Entstörkondensatoren C an das Bezugspotential (Masse) erfolgt hier dadurch, daß deren entsprechende Elektroden einfach mit dem jeweils nächstgelegenen Bezugspotential-Anschluß 3 verbunden sind.R2, R3 and R4 and interference suppression capacitors C are arranged in a row in terminator groups TG with a total of five components so that the first two terminating resistors R1 and R2 are on one side of the interference suppression capacitor C and the remaining two terminating resistors R3 and R4 are on the other side of the interference suppression capacitor C. Each signal voltage connection 3 is assigned exactly one terminating resistor R1-R4. The interference suppression capacitors C are connected to the reference potential (ground) by simply connecting their corresponding electrodes to the nearest reference potential connection 3.
Aus Figur 2a ergibt sich, daß die Abschlußwiderstände R1-R4 und Entstörkondensatoren C auf der Vorderseite 1 mit den Signalspannungs-Anschlüssen 3 bzw. Bezugspotential-Anschlüssen 4 in den beiden mittleren Spalten b, c der entsprechenden Felder F1, F2, F3 verbunden sind. Hingegen sind die Abschlußwiderstände R1-R4 und Entstörkondensatoren C auf der Rückseite 3 mit den Signalspannungs-Anschlüssen 3 bzw. Bezugspotential-Anschlüssen 4 in den beiden äußeren Spalten a und d der entsprechenden Felder F1 , F2, F3 verbunden, wie aus Figur 2b hervorgeht. Ein Vergleich der Figuren 1a und 1b zeigt, daß die Abschlußwiderstände R1-R4 und Entstörkondensatoren C also jeweils zur Hälfte auf der Vorderseite 1 und Rückseite 2 angeordnet sind.From Figure 2a it can be seen that the terminating resistors R1-R4 and interference suppression capacitors C on the front side 1 are connected to the signal voltage connections 3 and reference potential connections 4 in the two middle columns b, c of the corresponding fields F1, F2, F3. In contrast, the terminating resistors R1-R4 and interference suppression capacitors C on the rear side 3 are connected to the signal voltage connections 3 and reference potential connections 4 in the two outer columns a and d of the corresponding fields F1, F2, F3, as can be seen from Figure 2b. A comparison of Figures 1a and 1b shows that the terminating resistors R1-R4 and interference suppression capacitors C are arranged half on the front side 1 and half on the rear side 2.
Jede Terminator-Gruppe TG umfaßt eine Terminierungsspannungs-Schiene, welche als gedruckte Leiterbahn auf der Vorderseite 1 bzw. Rückseite 2 ausgebildet ist und die Abschlußwiderstände R1-R4 sowie den Entstörkondensator C dieser Gruppe miteinander verbindet. In der Mitte dieser Terminierungsspannungs-Schiene 5 ist ein Terminierungsspannungs-Zuführpunkt 6 angeordnet, welcher als Durchkontaktierung den elektrischen Anschluß der Terminierungsspannungs-Schiene 5 an die Terminierungsspannungs-Ebene bewirkt. Gedruckte Leiterbahnen 8 verbinden die Signalspannungs-Anschlüsse 3 mit denEach terminator group TG comprises a termination voltage rail, which is designed as a printed conductor track on the front 1 or rear 2 and connects the terminating resistors R1-R4 and the interference suppression capacitor C of this group. In the middle of this termination voltage rail 5 is a termination voltage supply point 6, which as a through-hole connection effects the electrical connection of the termination voltage rail 5 to the termination voltage level. Printed conductor tracks 8 connect the signal voltage connections 3 to the
- 13 -- 13 -
Abschlußwiderständen R1-R4. In gleicher Weise sind die Bezugspotential-Anschlüsse 4 über gedruckte Leiterbahnen 9 untereinander sowie mit dem Entstörkondensator C verbunden. Die Abschlußwiderstände R1-R4 und die Entstörkondensatoren C sind hier als SMD-Bauelemente ausgebildet und auf ebene Kontaktflächen 10 aufgelötet.Terminating resistors R1-R4. In the same way, the reference potential connections 4 are connected to each other and to the interference suppression capacitor C via printed conductors 9. The terminating resistors R1-R4 and the interference suppression capacitors C are designed here as SMD components and soldered onto flat contact surfaces 10.
Gemäß dem elektrischen Ersatzschaltbild von Figur 3, das eine Terminator-Gruppe TG zeigt, sind die Abschlußwiderstände R1 bis R4 jeweils mit ihrer einen Seite an den zugeordneten Signalspannungs-Anschluß 3 angeschlossen und mit ihrer anderen Seite mit der Terminierungs-Spannungsschiene 5 und dem Terminierungsspannungs-Zuführpunkt 6 verbunden. Der in der Mitte der Terminator-Gruppe TG angeordnete Entstörkondensator C liegt mit seiner einen Elektrode unmittelbar an dem Terminierungsspannungs-Zuführpunkt 6 und ist mit seiner anderen Elektrode an den zugeordneten Bezugspotential-Anschluß 4 - und damit an Masse - angeschlossen.According to the electrical equivalent circuit diagram in Figure 3, which shows a terminator group TG, the terminating resistors R1 to R4 are each connected with one side to the assigned signal voltage connection 3 and with their other side to the termination voltage rail 5 and the termination voltage supply point 6. The interference suppression capacitor C arranged in the middle of the terminator group TG has one electrode directly on the termination voltage supply point 6 and its other electrode is connected to the assigned reference potential connection 4 - and thus to ground.
Die Abschlußwiderstände R1 bis R4 dienen als Leitungsabschluß-Widerstände (Terminatoren) für die an den Signalspannungs-Anschlüssen 3 endenden Signalleitungen. Der Entstörkondensator C stellt selektiv für hochfrequente Signalanteile einen Kurzschluß zwischen der Terminierungsspannungs-Schiene 5 und Masse dar. Hochfrequente Störsignale werden von dem Entstörkondensator C also auf kürzestem Wege abgeleitet. Der Entstörkondensator C wirkt als Ladungspuffer und stabilisiert damit die Terminierungsspannung auf der Terminierungsspannungs-Schiene 5 gegen kurzfristige Spannungsüberhöhungen bzw. Spannungsabfälle. Die symmetrische Anordnung der Bauelemente innerhalb der Terminator-Gruppe TG gewährleistet dabei kürzestmögliche Laufzeiten und unterdrückt Laufzeitdifferenzen. Hierdurch ergeben sich minimierte Signalverzerrungen an den Signalspannungs-Anschlüssen 3.The terminating resistors R1 to R4 serve as line terminating resistors (terminators) for the signal lines ending at the signal voltage connections 3. The interference suppression capacitor C selectively represents a short circuit between the termination voltage rail 5 and ground for high-frequency signal components. High-frequency interference signals are therefore diverted by the interference suppression capacitor C via the shortest possible route. The interference suppression capacitor C acts as a charge buffer and thus stabilizes the termination voltage on the termination voltage rail 5 against short-term voltage increases or voltage drops. The symmetrical arrangement of the components within the terminator group TG ensures the shortest possible run times and suppresses run time differences. This results in minimized signal distortions at the signal voltage connections 3.
- 14 -- 14 -
S 3930/91-Gbm
28. Januar 1992S 3930/91-Gbm
January 28, 1992
1 Vorderseite1 Front
2 Rückseite2 Back
3 Signalspannungs-Anschlüsse3 signal voltage connections
4 Bezugspotential-Anschlüsse4 reference potential connections
5 Terminierungsspannungs-Schiene5 Termination voltage rail
6 Terminierungsspannungs-Zuführpunkt6 Termination voltage supply point
7 Kontaktflächen (für R1-R4, C)7 contact surfaces (for R1-R4, C)
8 Leiterbahnen (zu 3)8 conductor tracks (3 each)
9 Leiterbahnen (zu 4) 10 Kontaktflächen9 Conductor tracks (4) 10 Contact surfaces
F1, F2, F3 Felder von AnschlußpunktenF1, F2, F3 fields of connection points
B1, B2, B3 Blöcke (in F1, F2, F3) a, b, c, d Spalten (von F1, F2, F3)B1, B2, B3 blocks (in F1, F2, F3) a, b, c, d columns (from F1, F2, F3)
R1, R2, R3, R4 Abschlußwiderstände C EntstörkondensatorenR1, R2, R3, R4 Terminating resistors C Suppression capacitors
TG Terminator-GruppeTG Terminator Group
Claims (5)
(F1, F2, F3) mit jeweils vier parallelen Spalten (a, b, c, d) in einem sich regelmäßig wiederholenden Muster angeordnet sind;3. Backplane bus board according to claim 1 or 2, in which the signal voltage connections (3) and the reference potential connections (4) for the microprocessor modules are arranged in fields
(F1, F2, F3) each with four parallel columns (a, b, c, d) arranged in a regularly repeating pattern;
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE9201082U DE9201082U1 (en) | 1992-01-30 | 1992-01-30 | Multilayer backplane bus board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE9201082U DE9201082U1 (en) | 1992-01-30 | 1992-01-30 | Multilayer backplane bus board |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE9201082U1 true DE9201082U1 (en) | 1992-03-26 |
Family
ID=6875539
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE9201082U Expired - Lifetime DE9201082U1 (en) | 1992-01-30 | 1992-01-30 | Multilayer backplane bus board |
Country Status (1)
| Country | Link |
|---|---|
| DE (1) | DE9201082U1 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0572268A1 (en) * | 1992-05-28 | 1993-12-01 | BICC Public Limited Company | Backplane |
| EP0590324A1 (en) * | 1992-10-02 | 1994-04-06 | International Business Machines Corporation | Power and signal distribution in electronic packaging |
-
1992
- 1992-01-30 DE DE9201082U patent/DE9201082U1/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0572268A1 (en) * | 1992-05-28 | 1993-12-01 | BICC Public Limited Company | Backplane |
| EP0590324A1 (en) * | 1992-10-02 | 1994-04-06 | International Business Machines Corporation | Power and signal distribution in electronic packaging |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE10036934B4 (en) | motherboard | |
| DE3639367C2 (en) | ||
| EP0712267B1 (en) | Modular control equipment with field bus integrated connection | |
| DE3700418A1 (en) | CIRCUIT BOARD BOARD ARRANGEMENT | |
| DE3447556A1 (en) | Multilayer conductor connection | |
| DE2233578A1 (en) | MULTI-LAYER PRINTED CIRCUIT BOARD | |
| DE102010016865A1 (en) | Rail bus system | |
| DE19729162C2 (en) | Connector between a daughter board and a mother board | |
| DE69730174T2 (en) | Mounting structure for mounting an electrical module on a plate | |
| DE69624643T2 (en) | Hard drive setup with bus and installation procedure | |
| DE10229119B4 (en) | Socket for a plurality of switch modules with compatible interfaces | |
| EP0222030A1 (en) | Initiator terminal block | |
| DE2320255A1 (en) | INSERTION SYSTEM FOR ELECTRONIC ASSEMBLIES | |
| DE9201082U1 (en) | Multilayer backplane bus board | |
| DE4202524C2 (en) | Multi-layer backplane backplane | |
| DE102011001486A1 (en) | Direct connector for e.g. mechanically connecting printed circuit boards to form backplane utilized for creating transmission links between different electronic devices, has terminal rails connected with each other and arranged in T-shape | |
| DE2616975C3 (en) | Arrangement of useful signal and control signal lines for low-coupling wiring of semiconductor switches | |
| EP3834591B1 (en) | Intermediate circuit arrangement and inverter | |
| DE2810575A1 (en) | PRINTED ELECTRIC CIRCUIT BOARD | |
| DE8908973U1 (en) | An assembly consisting of at least two circuit boards arranged parallel to each other with an electrically conductive connection | |
| DE10229170A1 (en) | Pluggable connector e.g. for modular electronic systems, has at least one signal-carrying contact connected to signal-removing contact in un-equipped state | |
| EP0691041B1 (en) | Asymmetrical waveguide | |
| EP0475179B1 (en) | Plug connector for rear panel wiring | |
| DE2103693A1 (en) | Method and apparatus for connecting terminals Ver | |
| DE2608522A1 (en) | CIRCUIT BOARD FOR ELECTRONIC CIRCUITS |