DE69936660T2 - METHOD FOR PRODUCING A NOZZLE FOR AN INK JET PRINT HEAD - Google Patents

Description

Field of the invention

The The present invention relates to the production of microelectromechanical Devices, such as inkjet printers.

Background of the invention

In the international patent application PCT / AU98 / 00550 The Applicant has proposed an ink jet printing apparatus which employs micro-electro-mechanical (mems) processing techniques in the manufacture of a printhead operated by thermally bending liquid ejector devices such as ink from an array of nozzle chambers.

The GB-A-2086807 describes a method of manufacturing a nozzle plate for an inkjet printhead. The method includes the steps of depositing an etch resistant nozzle plate over a brass layer, grinding the nozzle plate, and partially removing the brass layer to form an annular indent around each nozzle.

devices of this type have a number of limitations and problems.

It It is an object of the present invention to provide various aspects an ink jet printing apparatus to provide a or overcomes several of the disadvantages of the prior art or at least improved, or which at least one useful Alternative to this offers.

Summary of the invention

According to one The first aspect of the present invention is a method for Production of a nozzle, the one nozzle edge has, for an ink jet printhead is provided as in appended claim 1 Are defined.

Brief description of the drawings

regardless any other embodiments, which are within the scope of the present Invention can fall Now, with the aid of examples only, preferred embodiments of the invention, with reference to the attached drawings, in which:

1 schematically illustrates a single ink jet nozzle in a rest position;

2 schematically illustrates a single ink jet nozzle in a firing position;

3 schematically illustrates a single ink jet nozzle in a refill position;

4 illustrates a two-layer cooling process;

5 illustrates a single-layer cooling process;

6 is a plan view of an aligned nozzle;

7 a sectional view of an aligned nozzle;

8th is a plan view of an aligned nozzle;

9 a sectional view of an aligned nozzle;

10 Fig. 10 is a sectional view of a method of manufacturing an ink jet nozzle;

11 Fig. 12 is a sectional view of a method of manufacturing an ink jet nozzle after chemical mechanical planarization;

12 illustrates the steps involved in preheating the ink in the preferred embodiment;

13 illustrates the normal print cycle;

14 illustrates the use of a preheat cycle;

15 Figure 12 illustrates a graph of probable printhead operating temperature;

16 Figure 12 illustrates a graph of probable printhead operating temperature;

17 one way of illustrating how to operate a print head for preheating;

18 Fig. 10 illustrates a sectional view of a portion of an initial wafer on which an ink-jet nozzle structure is to be formed;

19 the mask for N-well processing is illustrated;

20 Fig. 10 illustrates a sectional view of a portion of the wafer after N-well processing;

21 FIG. 4 illustrates a partially cutaway side perspective view of a single nozzle after N-well processing; FIG.

22 the active channel mask is illustrated;

23 a side view of the field oxide illustrated;

24 a partially sectioned side perspective view of a single nozzle after application of field oxide illustrates;

25 illustrates the polysilicon mask;

26 a sectional view of the applied polysilicon illustrates;

27 FIG. 4 illustrates a partially sectioned side perspective view of a single nozzle after deposition of polysilicon; FIG.

28 illustrates the n + mask;

29 a sectional view of the n + implant illustrates;

30 a partially sectioned side perspective view of a single nozzle after n + implantation illustrated;

31 illustrates the p + mask;

32 a sectional view showing the effect of the p + implant;

33 a partially sectioned side perspective view of a single nozzle after p + implantation illustrated;

34 the contact mask is illustrated;

35 Fig. 10 illustrates a sectional view showing the effect of applying ILD 1 and etching vias;

36 FIG. 4 illustrates a partially sectioned side perspective view of a single nozzle after the deposition of ILD 1 and the etching of vias; FIG.

37 illustrates the metal 1 mask;

38 Fig. 10 illustrates a sectional view showing the effect of depositing the metal of the metal-1 layer;

39 a partially sectioned side perspective view of a single nozzle after the application of metal 1 illustrated;

40 illustrates the via 1 mask;

41 Fig. 10 illustrates a sectional view showing the effect of applying ILD 2 and etching via holes;

42 illustrates the metal 2 mask;

43 a sectional view showing the effect of applying the metal 2 layer;

44 FIG. 4 illustrates a partially sectioned side perspective view of a single nozzle after deposition of metal 2; FIG.

45 illustrates the via 2 mask;

46 Fig. 10 illustrates a sectional view showing the effect of applying ILD 3 and etching via holes;

47 illustrates the metal 3 mask;

48 a sectional view showing the effect of applying the metal 3-layer;

49 a partially cutaway side view of a single nozzle after the application of metal 3 illustrated;

50 illustrates the via 3 mask;

51 Fig. 10 illustrates a sectional view showing the effect of applying passivation oxide and nitride and etching vias;

52 shows a partially sectioned side perspective view of a single nozzle after the deposition of passivating oxide and nitride and the etching of vias;

53 represents the heater mask;

54 Fig. 10 is a sectional view showing the effect of depositing the heater titanium nitride layer;

55 FIG. 4 illustrates a partially sectioned side perspective view of a single nozzle after deposition of the heater element titanium nitride layer; FIG.

56 illustrates the actuator / bending compensator mask;

57 Fig. 10 is a sectional view showing the effect of applying the actuator glass and the bending compensator titanium nitride after etching;

58 FIG. 4 illustrates a partially sectioned side perspective view of a single nozzle after deposition and etching of the actuator glass and flexure compensator titanium nitride layers; FIG.

59 the nozzle mask illustrates;

60 Fig. 10 illustrates a sectional view showing the effect of depositing the sacrificial layer and etching the nozzles;

61 FIG. 4 illustrates a partially sectioned side perspective view of a single nozzle after deposition and initial etching of the sacrificial layer; FIG.

62 the nozzle chamber mask illustrates;

63 a sectional view showing the etched chambers in the sacrificial layer;

64 FIG. 4 illustrates a partially sectioned side perspective view of a single nozzle after further etching of the sacrificial layer; FIG.

65 a sectional view showing the applied layer of the nozzle chamber walls;

66 FIG. 4 illustrates a partially sectioned side perspective view of a single nozzle after further application of the nozzle chamber walls; FIG.

67 Fig. 10 illustrates a sectional view showing the method of producing self-aligned nozzles using chemical-mechanical planarization (CMP);

68 FIG. 4 illustrates a partially sectioned side perspective view of a single nozzle according to CMP of the nozzle chamber walls; FIG.

69 Fig. 10 illustrates a sectional view showing the nozzle mounted on a wafer blank;

70 the backseat inlet mask is illustrated;

71 a sectional view showing the etching away of the sacrificial layers;

72 FIG. 4 illustrates a partially sectioned side perspective view of a single nozzle after etching away the sacrificial layers; FIG.

73 FIG. 4 illustrates a partially cutaway side perspective view of a single nozzle after etching away sacrificial layers made along another cutting line; FIG.

74 a sectional view showing an ink-filled nozzle;

75 a partially sectioned side perspective view of a single nozzle ejecting ink illustrates.

Description of preferred and other embodiments

The preferred embodiment is a 1600 dpi modular monolithic printhead designed for installation in a wide variety of page width printers and in on-demand camera systems suitable is. The printhead is micro-electromechanical System (MEMS) technology, which focuses on mechanical Systems that are built on the micrometer scale, which usually involves technologies use that for the manufacture of integrated circuits has been developed.

With more than 50000 nozzles required for a 1600 dpi A4 photographic quality wide-screen printer, integrating driver electronics on the same die as the printhead is essential for low cost. Integration allows the number of external ports on the printhead to be reduced from approximately 50,000 to approximately 100. To provide the driver electronics, the preferred embodiment integrates CMOS logic and driver transistors on the same wafer as the MEMS nozzles. MEMS has several significant advantages over other manufacturing techniques:
Mechanical devices can be built with dimensions and accuracy on the micrometer scale;
Millions of mechanical devices can be fabricated simultaneously on the same silicon wafer; and
the mechanical devices may include electronics.

The Designation "IJ46 Printhead " used herein to print heads to identify in accordance with the preferred embodiment of this invention.

working principle

The preferred embodiment is based on the use of a thermally actuated lever arm, which for the ejection of Ink is used. The nozzle chamber, from which an ejection takes place from ink, has a thin nozzle edge around which a surface meniscus is formed. A nozzle edge is using a self-aligning application mechanism educated. The preferred embodiment also has the advantageous feature of a flood prevention edge around the ink ejection nozzle.

Turning first 1 to 3 Now, the working principles of the ink-jet printhead of the preferred embodiment will be explained initially. In 1 becomes a single nozzle arrangement 1 illustrating which is a nozzle chamber 2 which, by means of an ink supply channel 3 is supplied, leaving a meniscus 4 around a nozzle edge 5 is formed. A thermal actuator mechanism 6 is provided and includes an end vane 7 which may have a circular shape. The shovel 7 is on an actuator arm 8th attached to a post 9 swings. The actuator arm 8th has two layers 10 . 11 which are formed of a conductive material having a high degree of rigidity, such as titanium nitride. The lower layer 10 forms a conductive circuit with posts 9 and further includes a thinned area near the end of posts 9 on. Therefore, the lower layer, when a current is the lower layer 10 goes through, in the area adjacent to the post 9 is, warmed up. Without the heating, the two layers are located 10 . 11 together in thermal equilibrium. Heating the lower layer 10 causes the Gesamtaktorme mechanism 6 to bend mainly to the top, and therefore the bucket experiences 7 as in 2 indicated a quick upward movement. The fast upward movement results in an increase in pressure around the edge 5 leading to a general expansion of the meniscus 4 leads as ink flows outside the chamber. The lead to the lower layer 10 is then turned off and the actuator arm 6 starts, as in 3 illustrated to return to its rest position. The return leads to a movement of the blade 7 in the downward direction. This in turn leads to a general suck back of the ink around the nozzle 5 , The forward pulse of the ink outside the nozzle in addition to the backward pulse of the ink within the nozzle chamber causes a drop 14 is formed as a result of necking and tearing of the meniscus 4 , Subsequently, due to surface tension effects across the meniscus 4 from the ink supply channel 3 Ink in the nozzle chamber 2 pulled in.

The operation of the preferred embodiment has a number of significant features. First, there is the above balancing the layer 10 . 11 , The use of a second layer 11 allows more efficient thermal operation of the actuator device 6 , Furthermore, the two-layer operation ensures that thermal stresses are not a problem when cooled during manufacture, thereby reducing the likelihood of peeling during manufacturing. Is in 4 and 5 illustrated. In 4 shows the process of cooling a thermal actuator arm, the two balanced layers of material 20 . 21 comprising a middle layer of material 22 surround. The cooling process affects each of the conductive layers 20 . 21 equally, which leads to a stable construction. In 5 a thermal actuator arm is shown which is just a conductive layer 20 having. Upon cooling after fabrication, the top layer will become 20 in terms of the middle layer 22 bend. This is likely to cause problems due to the instability of the final assembly and variations and thicknesses of different layers, which will lead to different degrees of flexing.

Furthermore, with reference to the 1 - 3 described arrangement, a Tintenstrahlausflussverhinderungsrand 25 ( 1 ), which is constructed to a recess 26 around the nozzle edge 5 provide. Any ink that is outside the nozzle rim 5 should generally flow within the recess 26 around the edge, and is thereby prevented from flowing over the surface of the ink jet printhead and affecting operation. This arrangement is clear 11 seen.

Furthermore, the nozzle edge 5 and the outflow prevention border 25 formed by a unique chemical-mechanical planarization technique. This arrangement can be made with reference to 6 to 9 be understood. Ideally, an ink ejection nozzle edge has a highly symmetrical shape as in 30 in 6 illustrated. The use of a thin, high-profile edge is desirable when it is time to eject ink. For example, in 7 a drop illustrated during egg a necking and tearing operation is ejected from an edge. The strangulation and tear-off process is a highly sensitive one in which complex chaotic forces are involved. Should normal lithography be used to form the nozzle edge, it is likely that the regularity or symmetry of the edge can only be guaranteed within a certain degree of variation according to the lithographic process used. This can lead to a fluctuation of the edge as in 35 in 8th illustrated lead. The fluctuation of the edge leads to an unbalanced edge 35 , as in 8th illustrated. It is likely that this variation will cause problems when a drop is formed. This problem is in 9 illustrates in which the meniscus 36 along the surface 37 crawls where the edge widens to a larger width. As a result, an ejected drop is likely to have a greater fluctuation in the ejection direction.

In the preferred embodiment, to overcome this problem, a self-aligned chemical mechanical planarization (CMP) technique is used. A simplified illustration of this technique will now be made with reference to 10 discussed. In 10 becomes a silicon substrate 40 illustrates, to which a first sacrificial layer 41 and a thin nozzle layer 42 , which is shown in exaggerated form, applied or deposited. The sacrificial layer is first applied and etched to form a "blank" for the nozzle layer 42 to form, which is applied uniformly over all surfaces. In an alternative manufacturing process, a further sacrificial material layer may be applied to the nozzle layer 42 be applied.

Next, it is the critical step, the nozzle layer and the sacrificial layers down to a first level, for example 44 to planarize chemically-mechanically. The chemical-mechanical planarization process works to bring the top layers down to the level 44 The use of uniform application produces a regular edge and the result after chemical-mechanical planarization is schematically shown in 11 shown.

The Description of the preferred embodiments will now proceed by first describing an ink jet preheating step, which is preferably used in the IJ46 device.

Preheating the ink

In the preferred embodiment, an ink preheating step is used to bring the printhead assembly temperature within a predetermined limit. The steps used are included 101 in 12 illustrated. First, the decision to initiate a print run is included 102 made. Before any printing has begun, the current temperature of the printhead is sensed to determine if it is above a predetermined threshold. If the heated temperature is too low, a preheat cycle will occur 104 applied, which heats the printhead by heating the thermal actuators, so that it is above a predetermined operating temperature. Once the temperature has reached a predetermined temperature, the normal print cycle has 105 began.

The use of a preheating step 104 results in a general reduction in possible variations in factors such as viscosity, etc., allowing for a narrower operating range of the device and the use of lower thermal energies in ink ejection.

The preheating step may take a number of different forms. If the ink ejector is some kind of thermally bending actuator, it would normally have a series of clock pulses as in FIG 13 illustrated, wherein the ejection of ink is a clock pulse 110 a predetermined width needed to provide enough energy for ejection.

As in 14 For example, if it is desired to provide preheat options, this can be illustrated by the use of a series of short pulses, for example 111 , which, while providing thermal energy to the printhead, fail to cause ejection of the ink from the ink ejection nozzle.

16 FIG. 11 illustrates an example diagram of the printhead temperature during a printing operation. FIG. Assuming the printhead was idle for a substantial amount of time, printhead temperature will initially be 115 Be ambient temperature. If it is desired to print, a preheat step ( 104 from 12 ) carried out such that the temperature as at 116 shown at an operating temperature T2 at 117 increases at which point the printing can start and the temperature is allowed to fluctuate according to the usage requirements.

Alternatively, as in 16 illustrates the printhead temperature can be continuously monitored, so that, should the temperature below a threshold, for example 120 , a number of preheat cycles are fed into the printing process to raise the temperature 121 to increase above a predetermined limit.

Accepted the ink used has properties that are essentially those similar to water The use of the preheating step can be the essential one Fluctuations in ink viscosity exploit with the temperature. Of course, other operating factors can be significant, and stabilization in a narrower temperature range provides advantageous effects. As the viscosity changes with Temperature changes, It will be readily apparent that the degree of preheating required above ambient temperature from the ambient temperature and the equilibrium temperature of the Printhead during depend on a printing operation becomes. Therefore, the degree of preheating can be determined according to the measured ambient temperature changed to provide optimal results.

A simple operating scheme is in 17 illustrates, wherein the printhead 130 on-board has a number of temperature sensors which are connected to a temperature determination unit 131 connected to determine the current temperature, which in turn to an ejection drive unit 132 which determines if preheating is required in a particular phase. The on-chip (printhead) temperature sensors may be simple MEMS temperature sensors, the construction of which is well known to those skilled in the art.

production method

The IJ46 device manufacturing can be a combination of standard CMOS processing and MEMS postprocessing. Ideally, should no materials are used in the MEMS part of the processing, which not already together for the CMOS processing can be used. In the preferred embodiment are the only MEMS materials PECVD glass, sputtered TiN and a sacrificial material (which is polyimide, PSG, BPSG, aluminum or other materials). Ideally is the minimum method to drive driver circuits between the nozzles without an enlargement of the chip area to fit in, a 0.5 μm, a polysilicon, 3-metal CMOS process with aluminum metallization. However, any more advanced method can be used instead become. Alternatively, NMOS, Bipolar, BiCMOS or other methods. CMOS will only recommended for its diffusion in the industry, and the availability of big ones Quantities of CMOS manufacturing plant capacities.

For one 100 mm photographic printhead using the CMY process color model implemented the CMOS process a simple circuit consisting of 19200 stages of shift registers, 19200 Bits of transfer registers, There are 19200 enable gates and 19200 driver transistors. There There are also some clock buffers and release decoders. The Clock speed of a photoprinter is only 3.8 MHz, and for one 30 ppm A4 printhead only 14 MHz, so the CMOS performance is not is critical. The CMOS process is complete, including passivation and opening of pads before the MEMS process begins. This makes it possible the CMOS process in a standard CMOS manufacturing facility to complete, wherein the MEMS process is performed in a separate facility.

Reasons for procedural elections

One skilled in the art of manufacturing MEMS devices will appreciate that there are many possible process sequences for making an IJ46 printhead. The process sequence described here is based on a "standard" 0.5 μm (drawn) n-well CMOS process with one polysilicon and three metal layers This table outlines the reasons for some of the choices of this "nominal" process to make it easier to determine the effect of alternative procedural choices. Nominal procedure reason CMOS Wide availability 0.5 microns or less 0.5 microns are needed to attach driver electronics under the actuators 0.5 microns or more Fully amortized manufacturing equipment, low cost N-well Power of n-channel is more important than p-channel transistors 6 '' - wafer Minimum practical for 4 '' monolithic printheads 1 polysilicon layer 2 polysilicon layers are not needed because there are few low current connections 3 metal layers To deliver high currents, much of metal-3 also provides sacrificial structures aluminum metallization Low cost, standard for 0.5 micron process (copper can be more efficient) Mask Summary mask # mask Remarks kind template Align with CD 1 N-well CMOS1 Bright Flat 4 μm 2 active Includes nozzle chamber CMOS2 dark N-well 1 μm 3 polysilicon CMOS3 dark active 0.5 μm 4 N + CMOS4 dark polysilicon 4 μm 5 P + CMOS4 Bright polysilicon 4 μm 6 Contact Includes nozzle chamber CMOS5 Bright polysilicon 0.5 μm 7 Metal 1 CMOS6 dark Contact 0.6 μm 8th Through-connection 1 Includes nozzle chamber CMOS7 Bright Metal 1 0.6 μm 9 Metal 2 Includes victims al. CMOS8 dark Through-connection 1 0.6 μm 10 Through-hole 2 Includes nozzle chamber CMOS9 Bright Metal 2 0.6 μm 11 Metal 3 Includes victims al. CMOS10 dark polysilicon 1 μm 12 Through-connection 3 Overlayer but 0.6 μm CD CMOS11 Bright polysilicon 0.6 μm 13 heating element MEMS1 dark polysilicon 0.6 μm 14 actuator MEMS2 dark heating element 1 μm 15 jet For CMP control MEMS3 dark polysilicon 2 μm 16 chamber MEMS4 dark jet 2 μm 17 inlet Back deep silicon etching MEMS5 Bright polysilicon 4 μm

Exemplary Procedure (CMOS Steps full)

Even though Many different CMOS and other methods can be used this method description with an exemplary CMOS method combined to show where MEMS features integrate into the CMOS masks are, and to show, where the CMOS process due to the low CMOS power requirements can be simplified.

• 1. Wie in 18 gezeigt, beginnt die Verarbeitung mit Standard 6'' p-Typ <100> Wafern (8'' Wafer können auch verwendet werden, was eine wesentliche Erhöhung einer primären Ausbeute ergibt).
• 2. Implantiere die n-Wannentransistorbereiche 210 von 20 unter Verwendung der n-Wannen-Maske von 19.
• 3. Wachse eine dünne Schicht von SiO₂ und bringe Si₃N₄ auf, das eine Feldoxid-harte Maske bildet.
• 4. Ätze das Nitrid und Oxid unter Verwendung der aktiven Maske von 22. Die Maske ist übergroß, um den LOCOS-Vogelschnabel zu ermöglichen. Der Düsenkammerbereich ist in diese Maske integriert, da Feldoxid von der Düsenkammer ausgeschlossen wird. Das Ergebnis ist eine Reihe von Oxidbereichen 212, wie in 23 veranschaulicht.
• 5. Implantiere den Kanal-Stopp unter Verwendung der N-Wannen-Maske mit negativem Lack oder unter Verwendung eines Gegenstücks der N-Wannen-Maske.
• 6. Führe alle benötigten Kanal-Stopp-Implantationen aus, wie bei dem verwendeten CMOS-Verfahren benötigt.
• 7. Wachse 0,5 μm Feldoxid unter Verwendung von LOCOS.
• 8. Führe benötigte n/p Transistorschwellenspannungseinstellungen aus. Abhängig von den Eigenschaften des CMOS-Verfahrens kann es möglich sein, die Schwellwerteinstellungen wegzulassen. Das liegt daran, dass die Betriebsfrequenz nur 3,8 MHz beträgt, und die Qualität der p-Vorrichtungen nicht kritisch ist. Der n-Transistorschwellwert ist wesentlicher, da der Einschaltwiderstand des n-Kanaltreibertransistors einen wesentlichen Effekt auf die Effizienz und den Energieverbrauch während des Druckens hat.
• 9. Wachse das Feldoxid.
• 10. Bringe 0,3 Mikrometer von Polysilizium auf und strukturiere es unter Verwendung der Polysiliziummaske, die in 25 veranschaulicht ist, um Polysiliziumbereiche 214 zu bilden, die in 26 gezeigt sind.
• 11. Führe die n+-Implantation aus, die beispielsweise als 216 in 29 gezeigt ist, unter Verwendung der n+-Maske, die in 28 gezeigt ist. Die Verwendung eines Drain-Erstellungsverfahrens, wie beispielsweie LDD, sollte nicht benötigt werden, da die Leistung der Transistoren nicht kritisch ist.
• 12. Führe die beispielsweise als 218 in 32 gezeigte p+-Implantation aus unter Verwendung eines Gegenstücks der in 31 gezeigte n+-Maske, oder unter Verwendung der n+-Maske mit einem negativen Lack. Die Düsenkammerregion wird entweder n+ oder p+ dotiert, abhängig davon, ob sie in der n+-Maske umfasst ist oder nicht. Die Dotierung dieser Siliziumregion ist nicht wichtig, da sie anschließend geätzt wird, und das empfohlene STS ASE-Ätzverfahren Bor nicht als einen Ätz-Stopp verwendet.
• 13. Bringe 0,6 Mikrometer von PECVD TEOS-Glas auf, das ein beispielsweise als 220 in 35 gezeigtes ILD 1 bildet.
• 14. Ätze die Kontaktöffnungen unter Verwendung der Kontaktmaske von 34. Die Düsenregion wird als eine einzelne große Kontaktregion behandelt, und wird typische Gestaltungsregelüberprüfungen nicht bestehen. Diese Region sollte darum von der DRC ausgeschlossen werden.
• 15. Bringe 0,6 Mikrometer Aluminium auf, das Metall 1 bildet.
• 16. Ätze das Aluminium unter Verwendung der Metall-1-Maske, die in 37 gezeigt ist, so dass Metallregionen, beispielsweise 224 in 38 gezeigt, gebildet werden. Die Düsenmetallregion ist mit Metall 1, beispielsweise 225, bedeckt. Dieses Aluminium 225 ist zum Opfern bestimmt, und wird als Teil der MEMS-Abfolge geätzt. Die Einbeziehung von Metall 1 in die Düse ist nicht wesentlich, aber hilft, die Stufe in der Halsregion des Aktorhebelarms zu reduzieren.
• 17. Bringe 0,7 Mikrometer von PECVD TEOS-Glas auf, das ILD 2-Regionen bildet, beispielsweise 228 von 41.
• 18. Ätze die Kontaktöffnungen unter Verwendung der Durchkontaktierung-1-Maske, die in 40 gezeigt ist. Die Düsenre gion wird als eine einzelne große Durchkontaktierungsregion behandelt, und wird DRC wieder nicht bestehen.
• 19. Bringe 0,6 Mikrometer Aluminium auf, das Metall 2 bildet.
• 20. Ätze das Aluminium unter Verwendung der Metall-2-Maske, die in 42 gezeigt ist, so dass Metallbereiche, beispielsweise 230 gezeigt in 43, gebildet werden. Die Düsenregion 231 ist vollständig mit Metall 2 bedeckt. Dieses Aluminium ist zum Opfern bestimmt und wird als Teil des MEMS-Ablaufs geätzt. Die Einbeziehung von Metall 2 in die Düse ist nicht wesentlich, aber hilft, die Stufe in dem Halsbereich des Aktorhebelarms zu reduzieren. Das Opfermetall 2 wird auch für ein anderes Flüssigkeitssteuermerkmal verwendet. Ein relativ großes Rechteck des Metalls 2 ist in der Halsregion 233 der Düsenkammer umfasst. Dieses wird auch mit dem Opfermetall 3 verbunden, so dass es auch während des MEMS-Opferaluminiumätzens entfernt wird. Dies unterschneidet den unteren Rand des Düsenkammereingangs für den Aktor (der aus ILD 3 gebildet wird). Der Unterschnitt fügt dem Winkel der Flüssigkeitssteuerfläche 90° hinzu und erhöht somit die Fähigkeit dieses Rands, eine Oberflächenausbreitung von Tinte zu verhindern.
• 21. Bringe 0,7 Mikrometer von PECVD TEOS-Glas auf, das ILD 3 bildet.
• 22. Ätze die Kontaktöffnungen unter Verwendung der Durchkontaktierung-2-Maske, die in 45 gezeigt ist, so dass Bereiche, beispielsweise 236 gezeigt in 64, belassen werden. Sowohl die Flüssigkeitssteuerränder als auch die Düsen kammer werden in ILD 3 gebildet. Diese werden DRC auch nicht bestehen.
• 23. Bringe 1,0 Mikrometer Aluminium auf, das Metall 3 bildet.
• 24. Ätze das Aluminium unter Verwendung der Metall-3-Maske, die in 47 gezeigt ist, so dass Bereiche, beispielsweise 238 wie in 48 gezeigt, zurückgelassen werden. Das meiste von Metall 3, beispielsweise 239, ist eine Opferschicht, die verwendet wird, um den Aktor und die Schaufel von der Chipoberfläche zu trennen. Metall 3 wird auch verwendet, um V+ über dem Chip zu verteilen. Die Düsenregion ist vollständig mit Metall 3 bedeckt, beispielsweise 240. Dieses Aluminium ist zum Opfern bestimmt, und wird als Teil des MEMS-Ablaufs geätzt. Die Einbeziehung von Metall 3 in die Düse ist nicht wesentlich, aber hilft, die Stufe in der Halsregion des Aktorhebelarms zu reduzieren.
• 25. Bringe 0,5 Mikrometer von PECVD TEOS-Glas auf, das die Überglasung bildet.
• 26. Bringe 0,5 Mikrometer von Si₃N₄ auf, das die Passivierungsschicht bildet.
• 27. Ätze die Passivierung und Überglasung unter Verwendung der Durchkontaktierung-3-Maske, die in 50 gezeigt ist, so dass die Anordnung von 51 gebildet wird. Diese Maske umfasst Zugang 242 zu der Metall-3-Opferschicht, und die Durchkontaktierungen, beispielsweise 243, zu dem Heizelementaktor. Lithographie dieses Schritts weist kritische Dimensionen (für die Heizelementdurchkontaktierungen) von 0,6 Mikrometer auf, anstatt der normalen zwanglosen Lithographie, die zum Öffnen von Kontaktflecken verwendet wird. Dies ist der eine Verfahrensschritt, welcher sich von dem normalen CMOS-Verfahrensablauf unterscheidet. Dieser Schritt kann entweder der letzte Verfahrensschritt des CMOS-Verfahrens sein, oder der erste Schritt des MEMS-Verfahrens, abhängig von der Ausstattung der Herstellungsanlage und Transportbedingungen.
• 28. Waferuntersuchung. Vieles, aber nicht alles der Funktionalität der Chips kann in diesem Stadium festgestellt werden. Wenn vollständigeres Testen in diesem Stadium benötigt wird, kann eine aktive Ersatzlast auf dem Chip für jeden Treibertransistor eingebunden werden. Dieses kann mit einem geringen Verlust von Chipfläche erreicht werden, und ermöglicht vollständiges Testen der CMOS-Schaltkreise.
• 29. Transferiere die Wafer von der CMOS-Anlage zu der MEMS-Anlage. Diese kann in derselben Herstellungsanlage sein, oder kann sich entfernt davon befinden.
• 30. Bringe 0,9 Mikrometer von magnetrongesputtertem TiN auf. Die Spannung ist –65 V, der Magnetronstrom ist 7,5 A, der Argongasdruck ist 0,3 Pa, die Temperatur ist 300°C. Dieses führt zu einem thermischen Expansionskoeffizienten von 9,4 × 10^–6/°C und zu einem Young's-Modulus von 600 GPa [Thin Solid Films 270, S. 266, 1995], welches die verwendeten Schlüsseleigenschaften von dünnen Filmen sind.
• 31. Ätze das TiN unter Verwendung der Heizelementmaske, die in 53 gezeigt ist. Diese Maske definiert das Heizelement, den Schaufelarm und die Schaufel. Zwischen der Heizelement- und der Tin-Schicht der Schaufel und des Schaufelarms befindet sich eine schmale Spalte 247, die in 54 gezeigt ist. Diese verhindert eine elektrische Verbindung zwischen dem Heizelement und der Tinte und mögliche Elektrolyseproble me. Unter-Mikrometer-Genauigkeit wird in diesem Schritt benötigt, um eine Gleichmäßigkeit der Heizelementeigenschaften über den Wafer zu erhalten. Dies ist der Hauptgrund dafür, dass das Heizelement nicht gleichzeitig mit den anderen Aktorschichten geätzt wird. CD für die Heizelementmaske beträgt 0,5 Mikrometer. Die Überlagerungsgenauigkeit ist +/– 0,1 Mikrometer. Die Kontaktflecken werden auch mit dieser Schicht aus TiN bedeckt. Dieses geschieht, um zu verhindern, dass die Kontaktflecken während der Opferaluminiumätzung weggeätzt werden. Es verhindert auch eine Korrosion der Aluminiumkontaktflecken während des Betriebs. TiN ist eine exzellente Korrosionsbarriere für Aluminium. Der Widerstand von TiN ist gering genug, um keine Probleme mit dem Widerstand der Kontaktflecken zu verursachen.
• 32. Bringe zwei Mikrometer von PECVD-Glas auf. Dies wird vorzugsweise bei ungefähr 350°C bis 400°C gemacht, um intrinsische Spannung in dem Glas zu minimieren. Thermische Spannung könnte durch eine geringere Aufbringtemperatur reduziert werden, allerdings ist thermische Spannung tatsächlich vorteilhaft, da das Glas zwischen zwei Schichten von TiN liegt. Die TiN/Glass/TiN Dreifachschicht gleicht ein Biegen aufgrund thermischer Spannung aus und führt dazu, dass das Glas unter konstanter Kompressionsspannung steht, was die Effizienz des Aktors erhöht.
• 33. Bringe 0,9 Mikrometer von magnetrongesputtertem TiN auf. Diese Schicht wird aufgebracht, um ein Biegen durch die unterschiedliche thermische Spannung der unteren TiN- und Glasschichten auszugleichen, und um zu verhindern, dass sich die Schaufel kringelt, wenn sie von den Opfermaterialien freige geben wird. Die Aufbring- bzw. Abscheideeigenschaften sollten identisch zu der ersten TiN-Schicht sein.
• 34. Anisotropisches Plasmaätzen des TiN und des Glases unter Verwendung der Aktormaske, wie in 56 gezeigt. Diese Maske definiert den Aktor und die Schaufel. CD für die Aktormaske ist 1 Mikrometer. Die Überlagerungsgenauigkeit ist +/– 0,1 Mikrometer. Das Ergebnis des Ätzverfahrens ist in 57 veranschaulicht, wobei die Glasschicht 250 zwischen TiN-Schichten 251, 248 liegt.
• 35. Elektrisches Testen kann durch Waferuntersuchung zu diesem Zeitpunkt ausgeführt werden. Alle CMOS-Tests und Heizelementfunktionalitäts- und Widerstandstests können bei der Waferuntersuchung vervollständigt werden.
• 36. Bringe 15 Mikrometer Opfermaterial auf. Es gibt viele Wahlmöglichkeiten für dieses Material. Die wesentlichen Anforderungen sind die Fähigkeit, eine 15 Mikrometer dünne Schicht ohne übermäßige Waferwölbung aufzubringen, und eine hohe Ätzselektivität gegenüber PECVD-Glas und TiN. Verschiedene Möglichkeiten sind Phosphorsilikatglas (PSG), Borphosphorsilikatglas (BPSG), Polymere wie beispielsweise Polyimide und Aluminium. Entweder eine nahe CTE-Übereinstimmung mit Silizium (BPSG mit der richtigen Dotierung, gefülltes Polyimid) oder ein geringer Elastizitätsmodul (Aluminium) werden benötigt. Dieses Beispiel verwendet BPSG. Von diesen Punkten ist Spannung der anspruchsvollste aufgrund der extremen Schichtdicke. BPSG weist normalerweise einen CTE wesentlich unter dem von Silizium auf, was zu einer erheblichen Kompressionsspannung führt. Allerdings kann die Zusammensetzung von BPSG wesentlich variiert werden, um dessen CTE nahe dem von Silizium einzustellen. Da das BPSG eine Opfer schicht ist, sind dessen elektrischen Eigenschaften nicht relevant und Zusammensetzungen, die normalerweise nicht als ein CMOS-Dielektrikum geeignet sind, können verwendet werden. Geringe Dichte, hohe Porosität und ein hoher Wassergehalt sind alles vorteilhafte Eigenschaften, da sie die Ätzselektivität gegenüber PECVD-Glas erhöhen, wenn eine wasserfreie HF-Ätzung verwendet wird.
• 37. Ätze die Opferschicht bis auf eine Tiefe von 2 Mikrometer unter Verwendung der Düsenmaske, wie in 59 definiert, um die Struktur 254, die als Schnitt in 60 veranschaulicht ist, zu bilden. Die Maske von 59 definiert alle die Regionen, in denen eine anschließend aufgebrachte Überschicht unter Verwendung von CMP wegpoliert werden soll. Dieses umfasst die Düsen an sich und verschiedene andere Flüssigkeitssteuermerkmale. CD für die Düsenmaske ist 2 Mikrometer. Die Überlagerungsgenauigkeit beträgt +/– 0,5 Mikrometer.
• 38. Anisotropes Plasmaätzen der Opferschicht herunter auf die CMOS-Passivierungsschicht unter Verwendung der Kammermaske, wie in 62 veranschaulicht. Diese Maske definiert die Düsenkammer und die Aktorummantelung, einschließlich der Schlitze 255, wie in 63 gezeigt. CD für die Kammermaske ist 2 Mikrometer. Die Überlagerungsgenauigkeit beträgt +/– 0,2 Mikrometer.
• 39. Bringe 0,5 Mikrometer von ziemlich gleichförmigen Überschichtmaterial 257 auf, wie in 65 veranschaulicht. Die elektrischen Eigenschaften dieses Materials sind irrelevant, und es kann ein Leiter, Isolator oder Halbleiter sein. Das Material sollte sein: chemisch inert, stark, hochselektiv ätzbar mit Bezug auf das Opfermaterial, geeignet für CMP und geeignet für gleichförmiges Aufbringen bzw. gleichförmige Abscheidung bei Temperaturen unter 500°C. Geeignete Materialien umfassen: PECVD-Glas, MOCVD TiN, ECR CVD TiN, PECVD Si₃N₄ und viele andere. Die Wahl für dieses Beispiel ist PECVD TEOS-Glas. Dieses muss einen sehr geringen Wassergehalt aufweisen, wenn BPSG als Opfermaterial verwendet wird und wasserfreies HF als Opferätzmittel verwendet wird, da die wasserfreie HF-Ätzung auf dem Wassergehalt beruht, um eine 1000:1 Ätzselektivität von BPSG über TEOS-Glas zu erreichen. Die gleichförmige Überschicht 257 bildet eine schützende Deckhülle um die Betriebsbereiche des thermisch biegen Aktors, während Bewegung des Aktors innerhalb der Hülle zugelassen wird.
• 40. Planarisiere den Wafer auf eine Tiefe von 1 Mikrometer unter Verwendung von CMP wie in 67 veranschaulicht. Die CMP-Verarbeitung sollte bei einer Genauigkeit von +/– 0,5 Mikrometer über der Waferoberfläche gehalten werden. Ein Wölben des Opfermaterials ist nicht relevant. Dies öffnet die Düsen 259 und die Flüssigkeitsteuerregionen, beispielsweise 260. Die Steifigkeit der Opferschicht relativ zu der Düsenkammerstruktur während CMP ist einer der Schlüsselfaktoren, welche die Wahl von Opfermaterialien beeinflussen können.
• 41. Drehe den Druckkopfwafer herum und befestige die vordere Oberfläche sicher an einem oxidierten Siliziumwaferrohling 262, der in 69 veranschaulicht ist, der eine oxidierte Oberfläche 263 aufweist. Die Befestigung kann durch einen Klebstoff 265 erfolgen. Die leeren Wafer 262 können recycelt werden.
• 42. Verdünne den Druckkopfwafer auf 300 Mikrometer unter Verwendung von Rückschleifen (oder Ätzen) und poliere. Die Waferausdünnung wird ausgeführt, um die anschließende Verar beitungsdauer für Siliziumtiefenätzung für ungefähr 5 Stunden auf ungefähr 2,3 Stunden zu verringern. Die Genauigkeit der Siliziumtiefenätzung wird auch verbessert, und die Hartmaskendicke wird auf 2,5 Mikrometer halbiert. Die Wafer könnten weiter verdünnt werden, um die Ätzdauer und Druckkopfeffizienz zu verbessern. Die Begrenzung der Waferdicke ist die Druckkopfzerbrechlichkeit nach einer Opfer-BPSG-Ätzung.
• 43. Bringe eine SiO₂-Hartmaske (2,5 Mikrometer PECVD-Glas) auf der Rückseite des Wafers auf und strukturiere unter Verwendung der Einlassmaske, wie in 67 gezeigt. Die Hartmaske von 67 wird für die anschließende Siliziumtiefenätzung verwendet, welche zu einer Tiefe von 315 Mikrometer mit einer Hartmaskenselektivität von 150:1 geschieht. Diese Maske definiert die Tinteneinlässe, welche durch den Wafer geätzt werden. CD für die Einlassmaske ist 4 Mikrometer. Die Überlagerungsgenauigkeit beträgt +/– 2 Mikrometer. Die Einlassmaske ist auf jeder Seite um 5,25 Mikrometer zu klein, um einen einspringenden Ätzwinkel von 91° über eine 300 Mikrometer Ätztiefe zu gestatten. Lithographie für diesen Schritt verwendet einen Maskaligner statt einem Stepper. Ausgerichtet wird auf Strukturen auf der Vorderseite des Wafers. Anlagen sind leicht verfügbar, die eine unter-Mikrometer-Vorne-zu-Rückseiten-Ausrichtung erlauben.
• 44. Rückseitenätze vollständig durch den Siliziumwafer (unter Verwendung beispielsweise eines ASE Advance Silicon Etchers von Surface Technology Systems) durch die vorher aufgebrachte Hartmaske. Der STS ASE ist fähig, hochgenaue Löcher durch den Wafer mit Seitenverhältnissen von 30:1 und Seitenwänden von 90° zu ätzen. In diesem Fall wird ein einspringender Seitenwandwinkel von 91° als nominell genommen. Ein einspringender Winkel wird gewählt, weil der ASE mit einem leicht einspringenden Winkel besser arbeitet, mit einer höheren Ätzrate für eine gegebene Genauigkeit. Auch kann eine einspringende Ätzung durch Kleinermachen der Löcher auf der Maske kompensiert werden. Nicht einspringende Ätzwinkel können nicht so einfach kompensiert werden, weil die Maskenlöcher verschmelzen würden. Der Wafer wird auch vorzugsweise durch diese Ätzung geschnitten. Das Endergebnis ist wie in 69 veranschaulicht, es umfasst rückseitengeätzte Tintenkanalbereiche 264.
• 45. Ätze alles exponierte Aluminium. Aluminium auf allen drei Schichten wird an bestimmten Stellen als Opferschichten verwendet.
• 46. Ätze alles Opfermaterial. Die Düsenkammern werden durch diese Ätzung freigelegt, wobei das Ergebnis wie in 71 gezeigt ist. Wenn PBSG als das Opfermaterial verwendet wird, kann es entfernt werden, ohne die CMOS-Glasschichten oder das Aktorglas zu ätzen. Dieses kann mit einer 1000:1 Selektivität gegenüber undotiertem Glas wie beispielsweise TEOS erreicht werden, unter Verwendung von wasserfreiem HF mit 1500 sccm in einer N₂-Atmosphäre bei 60°C [L. Chang et al, „Anhydrous HF etch reduces processing Stepps for DRAM capacitors", Solid State Technology Vol. 41 Nr. 5, S. 71-76, 1998]. Durch diese Ätzung werden die Aktoren freigegeben und die Chips voneinander und von dem leeren Wafer getrennt. Wenn Aluminium als Opferschicht statt BPSG verwendet wird, dann ist die Entfernung mit dem vorherigen Schritt kombiniert, und dieser Schritt wird weggelassen.
• 47. Lese die freien Druckköpfe mit einer Vakuumsonde auf, und befestige die Druckköpfe in ihrer Verpackung. Dies muss vorsichtig geschehen, da die unverpackten Druckköpfe sehr zerbrechlich sind. Die Vorderfläche des Wafers ist besonders zerbrechlich, und sollte nicht berührt werden. Dieses Verfahren sollte manuell ausgeführt werden, da es schwierig zu automatisieren ist. Die Verpackung ist ein maßgefertigtes spritzgegossenes Kunststoffgehäuse, das Tintenkanäle enthält, die Tinte mit geeigneter Farbe den Tinteneinlässen auf der Rückseite des Druckkopfs zuführen. Die Verpackung stellt auch eine mechanische Halterung für den Druckkopf bereit. Die Verpackung ist insbesondere ausgestaltet, um minimale Spannung an den Chip zu legen, und um diese Spannung gleichmäßig entlang der Länge der Verpackung zu verteilen. Der Druckkopf wird in diese Verpackung mit einer nachgiebigen Dichtmasse wie beispielsweise Silikon geklebt.
• 48. Bilde die äußeren Anschlüsse an den Druckkopfchip. Für einen Anschluss mit geringem Profil mit minimaler Unterbrechung eines Luftflusses kann Tape Automated Bonding (TAB) bzw. Filmbonden verwendet werden. Wire Bonding, bzw. Drahtbonden kann auch verwendet werden, wenn der Drucker mit genügend Abstand zu dem Papier betrieben werden soll. Alle Kontaktflecken befinden sich entlang einer 100 mm Kante des Chips. Es gibt insgesamt 504 Kontaktflecken in acht identischen Gruppen von 63 (da der Chip unter Verwendung von 8 zusammengesetzten Step-perschritten hergestellt wird). Jeder Kontaktfleck ist 100 × 100 Mikrometer, mit einem Abstand von 200 Mikrometern. 256 der Kontaktflecken werden verwendet, um Energie- und Erdeverbindungen zu den Aktoren bereitzustellen, da der Höchststrom 6,58 A bei 3 V beträgt. Es gibt insgesamt 40 Signalanschlüsse an dem gesamten Druckkopf (24 Daten- und 16 Steuer-), welche meist zu den 8 identische Abschnitten des Druckkopfs durchgeführt werden.
• 49. Hydrophobiere die vordere Oberfläche der Druckköpfe. Dieses kann durch Vakuumaufbringen bzw. -abscheiden von 50 nm oder mehr von Polytetrafluorethylen (PTFE) erreicht werden. Allerdings gibt es auch viele andere Wege, dieses zu erreichen. Da die Flüssigkeit vollständig durch mechanische Protuberanzen gesteuert wird, die in vorherigen Schritten gebildet werden, ist die hydrophobe Schicht ein „optionaler Zusatz", der ein Ausbreiten der Tinte auf der Oberfläche verhindert, wenn der Druckkopf durch Staub verunreinigt wird.
• 50. Stecke die Druckköpfe in ihre Sockel. Der Sockel stellt Energie, Daten und Tinte bereit. Die Tinte füllt den Druckkopf durch Kapillarität. Erlaube den vollständigen Druckköpfen, sich mit Tinte zu füllen und teste. 74 veranschaulicht das Auffüllen von Tinte 268 in die Düsenkammer.

Procedures described below are part of the exemplary "common" 1P3M 0.5 micron CMOS process.

• 1. As in 18 processing begins with standard 6 "p-type <100> wafers (8" wafers can also be used, giving a substantial increase in primary yield).
• 2. Implant the n-well transistor regions 210 from 20 using the n-tub mask of 19 ,
• 3. Grow a thin layer of SiO ₂ and deposit Si ₃ N ₄ , which forms a field oxide hard mask.
• 4. Etch the nitride and oxide using the active mask of 22 , The mask is oversized to allow the LOCOS bird's beak. The nozzle chamber area is integrated into this mask since field oxide is excluded from the nozzle chamber. The result is a series of oxide regions 212 , as in 23 illustrated.
• 5. Implant the channel stop using the N-well mask with negative varnish or using a counterpart of the N-well mask.
• 6. Perform all required channel stop implantations as required by the CMOS method used.
• 7. Grow 0.5 μm field oxide using LOCOS.
• 8. Perform required n / p transistor threshold voltage settings. Depending on the characteristics of the CMOS process, it may be possible to omit the threshold settings. This is because the operating frequency is only 3.8 MHz and the quality of the p-type devices is not critical. The n-transistor threshold is more significant because the on-resistance of the n-channel driver transistor has a significant effect on the efficiency and power consumption during printing.
• 9. Grow the field oxide.
• 10. Apply 0.3 microns of polysilicon and pattern it using the polysilicon mask used in 25 is illustrated to polysilicon areas 214 to form in 26 are shown.
• 11. Execute the n + implantation, for example, as 216 in 29 is shown using the n + mask in 28 is shown. The use of a drain creation method, such as LDD, should not be needed since the power of the transistors is not critical.
• 12. Lead the example as 218 in 32 shown p + implantation from using a counterpart of in 31 n + mask shown, or using the n + mask with a negative resist. The nozzle chamber region is doped either n + or p +, depending on whether it is included in the n + mask or not. The doping of this silicon region is not important since it is subsequently etched, and the recommended STS ASE etching process does not use boron as an etch stop.
• 13. Apply 0.6 microns of PECVD TEOS glass, which can be used as an example 220 in 35 shown ILD 1 forms.
• 14. Etch the contact openings using the contact mask of 34 , The nozzle region will be treated as a single large contact region and will not pass typical design rule checks. This region should therefore be excluded from the DRC.
• 15. Apply 0.6 micron aluminum which forms metal 1.
• 16. Etch the aluminum using the metal 1 mask in 37 is shown so that metal regions, for example 224 in 38 shown to be formed. The nozzle metal region is metal 1, for example 225 , covered. This aluminum 225 is dedicated to sacrifice and is etched as part of the MEMS sequence. The inclusion of metal 1 in the nozzle is not essential, but helps to reduce the step in the neck region of the actuator lever arm.
• 17. Apply 0.7 micron of PECVD TEOS glass forming ILD 2 regions, for example 228 from 41 ,
• 18. Etch the contact openings using the via 1 mask shown in 40 is shown. The nozzle region is treated as a single large via region and will fail DRC again.
• 19. Apply 0.6 micron aluminum which forms metal 2.
• 20. Etch the aluminum using the metal 2 mask in 42 is shown, so that metal areas, for example 230 shown in 43 to be formed. The nozzle region 231 is completely covered with metal 2. This aluminum is sacrificial and etched as part of the MEMS process. The inclusion of metal 2 in the nozzle is not essential, but helps to reduce the step in the neck region of the actuator lever arm. The sacrificial metal 2 is also used for another fluid control feature. A relatively large rectangle of metal 2 is in the neck region 233 the nozzle chamber comprises. This is also connected to the sacrificial metal 3 so that it is also removed during MEMS sacrificial aluminum etching. This undercuts the bottom of the nozzle chamber entrance for the actuator (which is formed from ILD 3). The undercut adds 90 ° to the fluid control surface angle, thus increasing the ability of this edge to prevent ink from spreading.
• 21. Place 0.7 micron of PECVD TEOS glass forming ILD 3.
• 22. Etch the contact openings using the via 2 mask, which is in 45 is shown so that areas, for example 236 shown in 64 be left. Both the liquid control edges and the nozzle chamber are formed in ILD 3. These will not pass DRC either.
• 23. Apply 1.0 micron aluminum which forms metal 3.
• 24. Etch the aluminum using the metal 3 mask in 47 is shown so that areas, for example 238 as in 48 shown to be left behind. Most of metal 3, for example 239 , is a sacrificial layer used to separate the actuator and the blade from the chip surface. Metal 3 is also used to distribute V + over the chip. The nozzle region is completely covered with metal 3, for example 240 , This aluminum is sacrificial and etched as part of the MEMS process. The inclusion of metal 3 in the nozzle is not essential, but helps to reduce the step in the neck region of the actuator lever arm.
• 25. Install 0.5 micron of PECVD TEOS glass, which forms the overglaze.
• 26. Apply 0.5 micron of Si ₃ N ₄ forming the passivation layer.
• 27. Etch the passivation and over-glazing using the via 3 mask, which is in 50 is shown, so that the arrangement of 51 is formed. This mask includes access 242 to the metal-3 sacrificial layer, and the vias, for example 243 to the heater actuator. Lithography of this step has critical dimensions (for the heater vias) of 0.6 microns, rather than the normal informal lithography used to open contact pads. This is the one process step that is different from the normal CMOS process flow. This step may be either the last step of the CMOS process, or the first step of the MEMS process, depending on the equipment of the manufacturing facility and transportation conditions.
• 28. Wafer investigation. Much, but not all, of the functionality of the chips can be determined at this stage. If more complete testing is needed at this stage, an active on-chip load for each driver transistor can be incorporated. This can be achieved with a small chip area loss and allows full testing of the CMOS circuits.
• 29. Transfer the wafers from the CMOS unit to the MEMS unit. This may be in the same manufacturing facility or may be remote.
• 30. Apply 0.9 micron of magnetron sputtered TiN. The voltage is -65 V, the magnetron current is 7.5 A, the argon gas pressure is 0.3 Pa, the temperature is 300 ° C. This results in a thermal expansion coefficient of 9.4 × 10 ^-6 / ° C and a Young's modulus of 600 GPa [Thin Solid Films 270, p. 266, 1995], which are the key characteristics of thin films used.
• 31. Etch the TiN using the heater mask which is in 53 is shown. This mask defines the heating element, the blade arm and the blade. There is a narrow gap between the heating element and tin layers of the blade and the blade arm 247 , in the 54 is shown. This prevents electrical connection between the heating element and the ink and possible electrolysis problems. Sub-micron accuracy is needed in this step to obtain uniformity of heater properties across the wafer. This is the main reason that the heating element is not etched simultaneously with the other actuator layers. CD for the heater mask is 0.5 micron. The overlay accuracy is +/- 0.1 microns. The contact spots are also covered with this layer of TiN. This is done to prevent the pads from being etched away during the sacrificial aluminum etch. It also prevents corrosion of the aluminum pads during operation. TiN is an excellent corrosion barrier for aluminum. The resistance of TiN is low enough to cause no problems with the resistance of the contact pads.
• 32. Make two microns of PECVD glass. This is preferably done at about 350 ° C to 400 ° C to minimize intrinsic stress in the glass. Thermal stress could be reduced by a lower deposition temperature, but thermal stress is actually beneficial because the glass is sandwiched between two layers of TiN. The TiN / Glass / TiN triple layer compensates for bending due to thermal stress and causes the glass to be under constant compressive stress, which increases the efficiency of the actuator.
• 33. Apply 0.9 microns of magnetron sputtered TiN. This layer is applied to compensate for bending due to the differential thermal stress of the lower TiN and glass layers, and to prevent the blade from curling when released from the sacrificial materials. The deposition properties should be identical to the first TiN layer.
• 34. Anisotropic plasma etching of the TiN and glass using the actuator mask, as in 56 shown. This mask defines the actuator and the bucket. CD for the actuator mask is 1 micron. The overlay accuracy is +/- 0.1 microns. The result of the etching process is in 57 illustrates, wherein the glass layer 250 between TiN layers 251 . 248 lies.
• 35. Electrical testing can be performed by wafer inspection at this time. All CMOS tests and heater functionality and resistance tests can be completed in the wafer inspection.
• 36. Make 15 micron sacrificial material. There are many choices for this material. The key requirements are the ability to apply a 15 micrometer thin layer without excessive wafer bow and high etch selectivity over PECVD glass and TiN. Various possibilities are phosphosilicate glass (PSG), Borphosphorsilikatglas (BPSG), polymers such as polyimides and aluminum. Either a close CTE match with silicon (BPSG with the proper doping, filled polyimide) or a low modulus of elasticity (aluminum) is needed. This example uses BPSG. From these points tension is the most demanding due to the extreme layer thickness. BPSG normally has a CTE significantly below that of silicon, resulting in a significant compression stress. However, the composition of BPSG can be varied substantially to adjust its CTE close to that of silicon. Since the BPSG is a sacrificial layer, its electrical properties are not relevant and compositions that are not normally suitable as a CMOS dielectric can be used. Low density, high porosity and High water content are all beneficial properties as they increase etch selectivity over PECVD glass when anhydrous RF etch is used.
• 37. Etch the sacrificial layer to a depth of 2 microns using the nozzle mask as in 59 defined to the structure 254 that as cut in 60 is illustrated to form. The mask of 59 defines all the regions in which a subsequently applied overlayer should be polished away using CMP. This includes the nozzles themselves and various other fluid control features. CD for the nozzle mask is 2 microns. The overlay accuracy is +/- 0.5 microns.
• 38. Anisotropic plasma etching of the sacrificial layer down onto the CMOS passivation layer using the chamber mask, as in 62 illustrated. This mask defines the nozzle chamber and the actuator enclosure, including the slots 255 , as in 63 shown. CD for the chamber mask is 2 microns. The overlay accuracy is +/- 0.2 microns.
• 39. Make 0.5 micron of fairly uniform overlay material 257 on, like in 65 illustrated. The electrical properties of this material are irrelevant, and it can be a conductor, insulator, or semiconductor. The material should be: chemically inert, strong, highly selectively etchable with respect to the sacrificial material, suitable for CMP and suitable for uniform deposition at temperatures below 500 ° C. Suitable materials include: PECVD glass, MOCVD TiN, ECR CVD TiN, PECVD Si ₃ N ₄ and many others. The choice for this example is PECVD TEOS glass. This must have a very low water content when BPSG is used as the sacrificial material and anhydrous HF is used as the sacrificial etchant since the anhydrous HF etch relies on the water content to achieve a 1000: 1 etch selectivity of BPSG over TEOS glass. The uniform overlayer 257 forms a protective cover around the operating areas of the thermally bending actuator while allowing movement of the actuator within the envelope.
• 40. Plan the wafer to a depth of 1 micron using CMP as in 67 illustrated. The CMP processing should be maintained at an accuracy of +/- 0.5 microns above the wafer surface. An arching of the sacrificial material is not relevant. This opens the nozzles 259 and the liquid control regions, for example 260 , The stiffness of the sacrificial layer relative to the nozzle chamber structure during CMP is one of the key factors that can influence the choice of sacrificial materials.
• 41. Turn the printhead wafer around and securely attach the front surface to an oxidized silicon wafer blank 262 who in 69 which illustrates an oxidized surface 263 having. The attachment can be made by an adhesive 265 respectively. The empty wafers 262 can be recycled.
• 42. Dilute the printhead wafer to 300 microns using loopback (or etch) and polish. The wafer thinning is performed to reduce the subsequent silicon etch etch time for about 5 hours to about 2.3 hours. The accuracy of the deep silicon etch is also improved, and the hardmask thickness is halved to 2.5 microns. The wafers could be further thinned to improve the etch time and printhead efficiency. The limitation of the wafer thickness is the printhead fragility after a sacrificial BPSG etch.
• 43. Apply a SiO ₂ mask (2.5 micron PECVD glass) to the back of the wafer and pattern using the inlet mask as shown in 67 shown. The hard mask of 67 is used for the subsequent deep silicon etch which occurs to a depth of 315 microns with a 150: 1 hardmask selectivity. This mask defines the ink inlets etched by the wafer. CD for the inlet mask is 4 microns. The overlay accuracy is +/- 2 microns. The inlet mask is 5.25 microns on each side too small to allow a reentrant etch angle of 91 ° over a 300 micrometer etch depth. Lithography for this step uses a mask aligner instead of a stepper. Aligned to structures on the front of the wafer. Attachments are readily available that allow for sub-micron front-to-back alignment.
• 44. Backside sets completely through the silicon wafer (using, for example, an ASE Advance Silicon Etcher from Surface Technology Systems) through the previously applied hardmask. The STS ASE is capable of etching highly accurate holes through the wafer with 30: 1 aspect ratios and 90 ° sidewalls. In this case, a recessed side wall angle of 91 ° is taken as nominal. A re-entrant angle is chosen because the ASE works better with a slightly re-entrant angle, with a higher etch rate for a given accuracy. Also, a reentrant etch can be compensated by making the holes on the mask smaller. Non-receding etch angles can not be easily compensated because the mask holes would merge. The wafer is also preferably cut by this etching. The end result is like in 69 Figure 12 illustrates backside etched ink channel areas 264 ,
• 45. Etch all exposed aluminum. Aluminum on all three layers is used as sacrificial layers in certain places.
• 46. Etch all sacrificial material. The nozzle chambers are exposed by this etching, the result like in 71 is shown. When PBSG is used as the sacrificial material, it can be removed without etching the CMOS glass layers or the actor glass. This can be achieved with a 1000: 1 selectivity to undoped glass, such as TEOS, using anhydrous HF at 1500 sccm in an N ₂ atmosphere at 60 ° C [L. Chang et al., "Anhydrous HF etching processing steps for DRAM capacitors", Solid State Technology Vol. 41, No. 5, pp. 71-76, 1998] This etching releases the actuators and the chips from each other and from the empty one If aluminum is used as sacrificial layer instead of BPSG, then the removal is combined with the previous step, and this step is omitted.
• 47. Using a vacuum probe, pick up the free printheads and secure the printheads in their packaging. This must be done carefully as the unpacked printheads are very fragile. The front surface of the wafer is particularly fragile, and should not be touched. This procedure should be done manually because it is difficult to automate. The package is a custom injection molded plastic housing containing ink channels that deliver ink of appropriate color to the ink inlets on the back of the printhead. The packaging also provides a mechanical support for the printhead. In particular, the package is configured to apply minimal stress to the chip and to evenly distribute this stress along the length of the package. The printhead is glued into this package with a resilient sealant such as silicone.
• 48. Make the outer connections to the printhead chip. For a low profile connection with minimal disruption of airflow, Tape Automated Bonding (TAB) or film bonding can be used. Wire bonding or wire bonding can also be used if the printer is to be operated at a sufficient distance from the paper. All contact pads are along a 100 mm edge of the chip. There are a total of 504 pads in eight identical groups of 63 (since the chip is made using 8 compound step-steps). Each pad is 100 x 100 microns, with a pitch of 200 microns. 256 of the pads are used to provide power and ground connections to the actuators since the maximum current is 6.58 amps at 3 volts. There are a total of 40 signal ports on the entire printhead (24 data and 16 control), which are mostly done to the 8 identical sections of the printhead.
• 49. Hydrophobize the front surface of the printheads. This can be achieved by vacuum deposition of 50 nm or more of polytetrafluoroethylene (PTFE). However, there are many other ways to achieve this. Since the liquid is completely controlled by mechanical protuberances formed in previous steps, the hydrophobic layer is an "optional additive" that prevents spreading of the ink on the surface when the printhead is contaminated by dust.
• 50. Insert the printheads into their sockets. The socket provides power, data and ink. The ink fills the printhead by capillarity. Allow the full printheads to fill with ink and test. 74 illustrates the filling of ink 268 in the nozzle chamber.

Claims (8)

Method for producing a nozzle ( 259 ) having a nozzle edge for an ink jet printhead, the method comprising the steps of: applying a skin layer ( 257 ) over a sacrificial layer ( 254 ); subsequent planar removal of at least part of the edge material layer ( 257 ) around the nozzle ( 259 ) to build; characterized by subsequent etching of the entire sacrificial layer ( 254 ) to a nozzle chamber for the nozzle ( 259 ) to build. The method of claim 1, wherein the planar removal chemical mechanical planarization of the edge material layer comprises. The method of claim 2, wherein parts of the sacrificial layer also be removed from the planar removal. The method of claim 1, wherein the planar removal method an etching process is. Method according to claim 1, wherein the edge material layer ( 257 ) TEOS glass includes. The method of claim 1, wherein the step of applying is done by PECVD, and the edge material layer ( 257 ) Si ₃ N ₄ . The method of claim 1, wherein the step of applying is by MOCVD and the edge material layer ( 257 ) TiN is. The method of claim 1, wherein the step of applying is by ECR CVD and the edge material layer ( 257 ) TiN is.