DE69929287T2

DE69929287T2 - Digital coding of RF computed tomography data

Info

Publication number: DE69929287T2
Application number: DE69929287T
Authority: DE
Inventors: Jr. Phil E. Waukesha Pearson; James K. New Berlin Omick
Original assignee: General Electric Co
Current assignee: General Electric Co
Priority date: 1998-08-25
Filing date: 1999-08-20
Publication date: 2006-09-14
Anticipated expiration: 2019-08-21
Also published as: DE69929287D1; JP4424564B2; JP2000229077A

Description

Diese Erfindung betrifft Computertomographie-(CT)-Systeme und insbesondere die Übertragung von Bildern mit hoher Datensignalrate über die CT-Rotationsschnittstelle.These This invention relates to computed tomography (CT) systems and more particularly the transfer of high data signal rate images via the CT rotation interface.

Bekanntermaßen werden CT-Systeme dazu verwendet, nichtinvasive Schnittbilder von Testobjekten zu erzielen. Die üblichste Anwendung ist die Erzeugung von internen Bildern von menschlichen Patienten zur medizinischen Analyse und Behandlung. Im Betrieb wird das Objekt oder der Patient auf einem Tisch innerhalb einer zentralen Öffnung eines rotierenden Rahmens oder Portals positioniert, welches innerhalb eines stationären Rahmens gelagert ist. Das Portal enthält eine Röntgenstrahlungsquelle und eine Detektormatrix, die innerhalb der Bildgebungsebene des Systems auf gegenüberliegenden Seiten der Öffnung angeordnet sind und jeweils mit dem Portal um das abzubildende Objekt rotieren. Bei jeder von mehreren Winkelpositionen entlang des Rotationsweges emittiert die Röntgenstrahlungsquelle einen kollimierten Strahl, welcher das Objekt durchdringt und durch die Detektormatrix empfangen wird. Sensoren innerhalb der Detektormatrix erzeugen elektrische, die Röntgenintensität, die auf ihre Oberfläche einfällt, anzeigende Signale und diese Signale werden bei jedem Winkel durch eine Schaltung innerhalb des rotierenden Rahmens in einem Satz von Bilddaten zusammengefasst. Jeder Bilddatensatz wird als eine Ansicht bezeichnet, und die mehreren in jeder als ein Scan bezeichneten Umdrehung aufgenommenen Ansichten werden durch einen Computer auf der stationären Seite in ein Querschnittbild des Objektes verarbeitet.Be known CT systems used non-invasive sectional images of test objects to achieve. The most common Application is the generation of internal images of human Patients for medical analysis and treatment. In operation becomes the object or the patient on a table within a central opening of a rotating frame or gantries positioned within a stationary one Frame is stored. The portal contains an X-ray source and a Detector matrix, which within the imaging plane of the system opposite Sides of the opening are arranged and each with the portal around the object to be imaged rotate. At each of several angular positions along the rotation path emits the X-ray source a collimated beam which penetrates the object and through the detector matrix is received. Sensors within the detector matrix generate electrical, the x-ray intensity, on their surface incident indicating signals and these signals are transmitted at each angle a circuit within the rotating frame in a set of image data summarized. Each image data set is called a view and the plurality of revolutions recorded in each revolution called a scan Views are made by a computer on the stationary side processed into a cross-sectional image of the object.

Es ist bekannt, Detektordaten über die rotierende Portalschnittstelle an dem Computer auf der stationären Seite unter Verwendung einer kontaktlosen, elektromagnetischen Kopplung, die als ein HF-(Hochfrequenz)-Gleitring, siehe US 5 530 422 A , bezeichnet wird, zu übertragen. Die Datenübertragung erfolgt während des Scannens. Es gibt nominell 1000 Ansichten in einem vollständig (360 Grad)-Scan, und eine typische maximale Portalumlaufgeschwindigkeitsrate von 360°/s. Für ein CT-System mit 752 Detektorkanälen, wovon jeder Kanal ein Datensignal mit einer Bildauflösung von 16 Bit liefert, beträgt die Datensignalbitgeschwindigkeit = (752 × 1000 × 16)/1,5 = 12,03 Mbps. Die Bitzellenzeit ist 83 ns. Dieses ist eine relativ langsame Bitrate mit einer entsprechend langen Intervallbitzellenzeit, welche die Einflüsse von Umgebungsstörungen auf die Signalintegrität minimiert. In diesem System werden die Daten mit einem HF-Trägersignal amplitudenmoduliert und über den HF-Schleifring an die stationäre Seite übertragen.It is known to detect detector data about the rotating portal interface on the stationary side computer using non-contact electromagnetic coupling, which is referred to as an RF (Radio Frequency) Slip Ring US 5 530 422 A , to be transmitted. The data transfer takes place during the scanning. There are nominally 1000 views in a complete (360 degree) scan, and a typical maximum portal revolution speed of 360 ° / s. For a CT system with 752 detector channels, each channel providing a data signal with a 16-bit image resolution, the data signal bit rate is = (752 x 1000 x 16) / 1.5 = 12.03 Mbps. The bit cell time is 83 ns. This is a relatively slow bit rate with a correspondingly long interval bit cell time that minimizes the effects of environmental noise on signal integrity. In this system, the data is amplitude modulated with an RF carrier signal and transmitted to the stationary side via the RF slip ring.

In neueren CT-Systemen wird aus Gründen hinsichtlich des Patientenkomforts und des Wirkungsgrades Wert auf die Reduzierung der zur Durchführung von CT-Scans durchgeführten Zeit gelegt. Dieser hat zu CT-Konstruktionen geführt, die in der Lage sind, mehrere Scheibenbilder innerhalb einer einzigen Umdrehung zu erzeugen. Ein derartiges vorgeschlagenes CT-System erzeugt vier Scheiben pro Umdrehung und bei einer Portalumlaufrate von 720°/s oder 0,5 Sekunden für eine Umdrehung. Mit derselben Bildauflösung von 16 Bit und 1000 Bildern pro Scheibe pro Umdrehung, ist die sich ergebende Datenrate: (752 × 4 × 1000 × 16)/0,5 = 96,26 Mbps. Mit der Hinzufügung von Overhead-Bits erreicht die Signalbitrate 110 Mbps mit einer Bitzellenzeit von 9,2 ns. Dieses ist nahezu ein Anstieg um eine Größenordnung in dem erforderlichen Durchsatz über die rotierende Schnittstelle.In newer CT systems is being used for reasons patient comfort and efficiency value reduction the one to carry performed by CT scans Time laid. This has led to CT designs that are able to produce multiple slices within a single revolution. Such a proposed CT system generates four discs per revolution and at a portal roll rate of 720 ° / s or 0.5 seconds for one revolution. With the same image resolution of 16 bits and 1000 frames per slice per revolution, that's up resulting data rate: (752 × 4 × 1000 × 16) /0.5 = 96.26 Mbps. With the addition of overhead bits, the signal bit rate reaches 110 Mbps with one Bit time of 9.2 ns. This is almost an increase around one Magnitude in the required throughput the rotating interface.

Obwohl die HF-Amplitudenmodulation in Vergleich zu alternativen Modulationsverfahren kostengünstig ist, ist sie störungsempfindlich. Sobald die Datensignalbitgeschwindigkeit zunimmt, hat eine Umgebungsstörung einen zunehmend größeren Einfluss auf die kleineren Bitzellenseiten. Diese reduzierte Zellenzeit bewirkt, dass die Datenbits zunehmend gegen induzierte Störungen empfindlich werden, was dem Verlust oder die Verschiebung von Datenbits beinhaltet, so dass ihre Synchronisation verlieren und "Jitter" (Impulszittern) in dem Datenstrom bewirken. Es ist derzeit bekannt eine Vorwärtsfehlerkorrektur (FEC) an dem Datenstroms vorzunehmen, um diese Störung und den Jitter zu reduzieren, wobei jedoch die FEC aufwendig und komplex zu implementieren ist.Even though the RF amplitude modulation in comparison to alternative modulation methods economical is, it is susceptible to interference. As soon as the data signal bit rate increases, an environmental fault has one increasing influence on the smaller bitcell pages. This reduced cell time causes that the data bits become increasingly sensitive to induced perturbations, which involves the loss or displacement of data bits, so that they lose their synchronization and cause "jitter" in the data stream. It is currently known a forward error correction (FEC) to make the data stream to this error and To reduce the jitter, however, the FEC consuming and complex to implement.

Eine Aufgabe der vorliegenden Erfindung, welche in den Ansprüchen 1 und 11 definiert, besteht in der Bereitstellung einer Vorrichtung und eines Verfahrens zum Koppeln von digitalen Signaldaten mit hoher Bitrate über eine rotierende Schnittstelle mit geringeren Kosten und vergleichbarer Genauigkeit zu der, die mit herkömmlichen Verfahren bereitgestellt werden. Eine weitere Aufgabe der vorliegenden Erfindung besteht in der Bereitstellung einer verbesserten CT-Vorrichtung, die höhere Bildrate liefern kann, als sie nach dem Stand der Technik erhältlich sind.A Object of the present invention, which in the claims 1 and 11 defined, consists in the provision of a device and a method for coupling digital signal data with high Bitrate over a rotating interface with lower costs and comparable Accuracy to that with conventional Method be provided. Another object of the present invention is the provision of an improved CT device, the higher one Frame rate can deliver as they are available in the prior art.

Gemäß einem ersten Aspekt der vorliegenden Erfindung wird ein serielles Datensignal der rotierenden Seite, bestehend aus sequentiellen digitalen Signalbits, die sich mit einer gewählten Bitgeschwindigkeit ausbreiten, wobei jedes Bit in einem zugeordneten Datenbitintervall auftritt und jeweils ei nen ersten logischen Zustand und einen zweiten logischen Zustand repräsentiert, elektromagnetisch auf eine stationäre Seite der rotierenden Schnittstelle gekoppelt, indem jedes Bit mit einem ersten logischen Zustand mit einem digitalen Hochfrequenz-(HF)-Trägersignal moduliert wird, das gekoppelte Datensignal auf der stationären Seite demoduliert wird, um jedes derartig modulierte Bit in seinem ersten logischen Zustand der ersten Seite zurück zu versetzen. In weiterer Übereinstimmung mit diesem Aspekt der Erfindung wird das HF-modulierte Signal der ersten Seite elektromagnetisch über einen HF-Schleifring auf die zweite Seite gekoppelt. Gemäß noch weiterer Übereinstimmung mit diesem Aspekt der Erfindung codiert das digitale HF-Trägersignal digital jeden ersten logischen Zustand des Datensignals der rotierenden Seite in ein HF-Digitalsignalmuster, und das auf der stationären Seite empfangene Datensignal wird mittels eines regelbasierenden Algorithmus decodiert, der das Auftreten eines ersten logischen Zustands von dem Auftreten einer Störung in dem empfangenen Muster unterscheiden kann.According to a first aspect of the present invention, a rotating side serial data signal consisting of sequential digital signal bits propagating at a selected bit rate, each bit occurring in an associated data bit interval, each representing a first logical state and a second logical state electromagnetically coupled to a stationary side of the rotating interface by modulating each bit having a first logic state with a digital radio frequency (RF) carrier signal, the coupled data signal is demodulated on the stationary side to reset each such modulated bit in its first logical state of the first page. In further accordance with this aspect of the invention, the first side RF modulated signal is electromagnetically coupled to the second side via an RF slip ring. In still further accordance with this aspect of the invention, the digital RF carrier signal digitally encodes each first logical state of the rotating side data signal into an RF digital signal pattern, and the stationary side received data signal is decoded by a rule based algorithm that detects the occurrence of a can distinguish first logical state from the occurrence of a disturbance in the received pattern.

In noch weiterer Übereinstimmung mit diesem Aspekt der vorliegenden Erfindung weist das HF-Digitalsignalmuster N serielle Impulse bei einer Frequenz auf, welche im Wesentlichen gleich dem N-fachen der ausgewählten Bitgeschwindigkeit des Datensignals ist. Gemäß noch weiterer Übereinstimmung mit diesem Aspekt der Erfindung werden die N seriellen Impulse auf dem rotierenden Rahmen mit einem ausgewählten minimalen Tastverhältnis bereitgestellt, und der regelbasierende Algorithmus auf dem stationären Rahmen decodiert das Auftreten von mehr als der Hälfte der N Impulse in einer Datenbitzellenzeit als einen ersten logischen Zustand und das Auftreten jeder anderen Anzahl von Impulsen als einen zweiten logischen Zustand. Gemäß noch weiterer Übereinstimmung mit diesem As pekt der Erfindung werden die Bits des ersten logischen Zustands mit einem Muster von vier Impulsen und 50% Tastverhältnis auf der rotierende Rahmenseite codiert, und der Algorithmus auf der Seite des stationären Rahmens decodiert jedes Auftreten von drei von vier und vier von vier empfangenen Impulsen in einem Datenbitintervall als einen ersten logischen Zustand und decodiert jedes Auftreten von zwei oder weniger empfangenen Impulsen in einem Datenbitintervall als einen zweiten logischen Zustand.In even more agreement With this aspect of the present invention, the RF digital signal pattern N serial pulses at a frequency which is substantially equal to N times the selected one Bit rate of the data signal is. According to another agreement with this aspect of the invention, the N serial pulses become provided the rotating frame with a selected minimum duty cycle, and the rule-based algorithm on the stationary frame decodes the occurrence of more than half of the N pulses in one Data bit cell time as a first logical state and occurrence any other number of pulses than a second logical state. According to another agreement With this aspect of the invention, the bits of the first logical are State with a pattern of four pulses and 50% duty cycle the rotating frame page is encoded, and the algorithm on the Side of the stationary frame decodes each occurrence of three out of four and four out of four received Pulses in a data bit interval as a first logical state and decodes every occurrence of two or fewer received pulses in a data bit interval as a second logical state.

Gemäß einem zweiten Aspekt der vorliegenden Erfindung wird das HF-Digitalsignalmuster mit dem seriellen Datensignal der ersten Seite der rotierenden Schnittstelle synchronisiert, um dadurch eine Fehlzuordnung der decodierten Datenbits der zweiten Seite aus deren zugeordneten Datenbitintervall zum minimieren. In einer weiteren Übereinstimmung mit diesem zweiten Aspekt der Erfindung wird die Synchronisation durch eine Phasensynchronisation des HF-Digitalsignalmusters mit dem seriellen Datensignal auf beiden Seiten der rotierenden Schnittstelle erreicht.According to one The second aspect of the present invention is the RF digital signal pattern with the serial data signal of the first side of the rotating interface synchronized to thereby mis-match the decoded data bits to minimize the second page from its associated data bit interval. In another match with this second aspect of the invention is the synchronization by a phase synchronization of the RF digital signal pattern with the serial Data signal reached on both sides of the rotating interface.

Gemäß einem dritten Aspekt der vorliegenden Erfindung codiert eine Senderschaltung auf der ersten Seite der rotierenden Oberfläche das serielle Datensignal digital mit einem HF-Digitalsignalmuster und liefert das codierte Signal als mehrere Differenzsignale, wovon jedes im Wesentlichen identisch ist, und jedes mehreren Übertragungsleitungen präsentiert wird, die in einer Kaskade über einen Bogen von 360° auf der rotierenden Seite angeordnet sind präsentiert, wobei jede derartige Übertragungsleitung so angeordnet ist, dass sie eine elektromagnetische Kopplung des darin digital codierten HF-Signals an ein Kopplerelement auf der zweiten Seite der Schnittstelle liefert, wobei der Koppler das gekoppelte Sig nal einer Empfängerschaltung präsentiert, welche das serielle Datensignal decodiert und in dessen Ausgangszustand zurückversetzt. Gemäß noch weiterer Übereinstimmung mit diesem Aspekt der Erfindung weisen die Senderschaltung und Empfängerschaltung jeweils emittergekoppelte Logik-(ECL)-Schaltkreiselemente auf. In noch weiterer Übereinstimmung mit diesem dritten Aspekt der Erfindung weisen die ECL-Elemente der Sender- und Empfängerschaltung positive ECL-(PECL)-Schaltkreiselemente auf.According to one Third aspect of the present invention encodes a transmitter circuit on the first side of the rotating surface, the serial data signal digital with an RF digital signal pattern and provides the coded signal as a plurality of differential signals, of which each is substantially identical, and each of a plurality of transmission lines presents that's over in a cascade an arc of 360 ° the rotating side are arranged, each such transmission line is arranged so that it has an electromagnetic coupling of the therein digitally encoded RF signal to a coupler element on the second side of the interface, with the coupler being coupled Sig nal a receiver circuit presents, which decodes the serial data signal and in its initial state set back. According to another agreement With this aspect of the invention, the transmitter circuit and the receiver circuit each emitter-coupled logic (ECL) circuit elements on. In even more agreement With this third aspect of the invention, the ECL elements the transmitter and receiver circuit positive ECL (PECL) circuit elements.

Die vorliegende Erfindung stellt eine Übertragung hoher Integrität von Datensignalen mit hoher Bitgeschwindigkeit über eine rotierende Schnittstelle bereit. Die Übertragung erfolgt über digitale Codierung des seriellen Bitdatensignals mit einem HF-Digitalsignalmuster, welches die Schnittstelle auf einem HF-Gleitring überquert. Die Vorteile dieser digitalen Codierung beinhalten die Ersetzung teuerer analoger HF-Elemente für die Gleitringsender- und Empfängerschaltung durch preiswertere digitale Schaltungselemente, und die Anwendung einer Codierung, um das Auftreten von Datenfehlern aufgrund Störungen erheblich zu reduzieren. Ferner minimiert eine Synchronisation des HF-Digitalcodierungsmusters mit den seriellen Bitdaten einen Datenstromjitter aufgrund von Überschneidung oder Unterschneidung der decodierten Signalbits innerhalb ihrer entsprechenden Bitzellen.The The present invention provides high integrity transmission of data signals with high bit rate over a rotating interface ready. The transmission takes place via digital Encoding the serial bit data signal with an RF digital signal pattern, which crosses the interface on an HF slip ring. The advantages of this digital encoding include the replacement expensive analog RF elements for the Gleitringsender- and receiver circuit through cheaper digital circuit elements, and the application a coding to the occurrence of data errors due to disturbances considerably to reduce. Furthermore, synchronization of the RF digital coding pattern minimizes with the serial bit data, a data stream jitter due to overlap or undercutting the decoded signal bits within it corresponding bit cells.

Obwohl die Erfindung zur Verwendung bei CT-Geräten mit hohen Scanraten sehr gut geeignet ist, kann sie auch in verschiedenen anderen Anwendungen mit hohen Datenraten verwendet werden, welche Übertragungen mit hoher Integrität und hoher Signalgeschwindigkeit über eine rotierende Schnittstelle erfordern. Diese und verschiedene andere Objekte, Merkmale und Vorteile der vorliegenden Erfindung werden im Lichte der nachstehenden detaillierten Beschreibung einer besten Ausführungsform, wie sie in den beigefügten Zeichnungen dargestellt ist ersichtlich, in welchen:Even though the invention is very useful for use with CT scanners at high scan rates Well suited, it can also be used in various other applications at high data rates, which transmits with high integrity and high signal speed over one require rotating interface. These and various others Objects, features and advantages of the present invention in the light of the following detailed description of a best embodiment, as they are in the attached Drawings are shown, in which:

1 eine veranschaulichende perspektivische Ansicht eines CT-Bildgebungssystem ist, in welchem die vorliegende Erfindung angewendet werden kann. 1 Figure 3 is an illustrative perspective view of a CT imaging system in which the present invention may be applied.

2 eine bildliche schematische Blockdarstellung von Abschnitten des in 1 dargestellten System ist, 2 a pictorial schematic block diagram of sections of in 1 shown system is

3 ein schematisches Blockschaltbild von einem der Elemente des Systems von 2 ist. 3 a schematic block diagram of one of the elements of the system of 2 is.

4 eine Signalwellenformdarstellung ist, die in Verbindung mit den 3 und 5 in der Beschreibung des Betriebs der vorliegenden Erfindung verwendet wird. 4 is a signal waveform representation used in conjunction with FIGS 3 and 5 is used in the description of the operation of the present invention.

5 ein schematisches Blockschaltbild eines weiteren Elementes des Systems von 2 ist. 5 a schematic block diagram of another element of the system of 2 is.

Gemäß 1 enthält ein Computertomographie-(CT)-Bildgebungssystem 10 eine(n) rotierenden Rahmen oder Portalsstruktur 12, und einen stationären Lagerungsrahmen 13. Das Portal enthält eine Röntgenquelle 14, um einen Röntgenstrahl 16 auf eine Detektormatrix 18 zu strahlen, die auf einer gegenüberliegenden Seite einer Portalöffnung 19 angeordnet ist. Die Öffnung ermöglicht, dass das Testobjekt, wie zum Beispiel ein medizinischer Patient 20 auf einer Plattform 21 platziert wird, welche entlang einer Rotationsachse des Portals positioniert sein kann. Diese ermöglicht die Platzierung unterschiedlicher interessierender Abschnitte des Objektes inner halb der Ebene des Portals, welche die Bildebene des Systems ist.According to 1 includes a computed tomography (CT) imaging system 10 a rotating frame or portal structure 12 , and a stationary storage framework 13 , The portal contains an X-ray source 14 to an x-ray 16 on a detector matrix 18 to radiate on an opposite side of a portal opening 19 is arranged. The opening allows the test object, such as a medical patient 20 on a platform 21 is placed, which may be positioned along a rotation axis of the portal. This allows the placement of different sections of interest of the object within the plane of the portal, which is the image plane of the system.

Das Portal wird gedreht, und an jeder von mehreren Winkelpositionen entlang dem Rotationsweg emittiert die Röntgenquelle 14 den Röntgenstrahl 16, welcher durch das Testobjekt verläuft und auf die Empfangsoberflächen mehrerer Detektorelemente (welche nicht einzeln dargestellt sind) der Detektormatrix 18 auftritt. Als Reaktion darauf erzeugen die Detektorelemente jeweils ein elektrisches Signal mit einer zu der Intensität der empfangenen Strahlen und daher zu dem Grad der Abschwächung des Strahls nach dem Durchlaufen des Testobjektes proportionalen Größe. Wie es hierin nachstehend detaillierter beschrieben wird, werden die Signale von jedem dieser Elemente über Leitungen 23 einem Steuerungs- und Matrixprozessor 24 präsentiert, welcher die Datensatzwerte in ein zusammengesetztes Bild des Objektes an der ausgewählten radialen Position Bild verarbeitet, welches als eine Ansicht bezeichnet wird. Die Zusammenfassung der über die volle Umdrehung des Portals aufgenommenen Ansichten, welche ansonsten als ein Scan bezeichnet wird, wird unter Verwendung bekannter Bildverarbeitungsalgorithmen in ein Querschnittsbild des Abschnittes des Testobjektes innerhalb der Bildebene weiterverarbeitet.The portal is rotated and at each of several angular positions along the path of rotation, the X-ray source emits 14 the x-ray beam 16 passing through the test object and onto the receiving surfaces of a plurality of detector elements (which are not individually shown) of the detector array 18 occurs. In response, the detector elements each generate an electrical signal having a magnitude proportional to the intensity of the received beams and, therefore, to the degree of attenuation of the beam after passing through the test object. As will be described in more detail hereinbelow, the signals from each of these elements will be via lines 23 a control and matrix processor 24 which processes the data set values into a composite image of the object at the selected radial position image, which is referred to as a view. The summary of views taken over the full revolution of the portal, which is otherwise referred to as a scan, is further processed into a cross-sectional image of the portion of the test object within the image plane using known image processing algorithms.

2 ist eine vereinfachte, bildliche schematische Blockdarstellung eines Abschnittes der Elemente des in 1 dargestellten Systems 10. Zur Verdeutlichung sind nur diejenigen Funktionselemente, welche für eine Erklärung der vorliegenden Erfindung erforderlich sind, dargestellt. Die Signale aus der Detektormatrix 18 werden über Leitungen 26 an ein Datenerfassungssystem (DAS) 28 geliefert, welches jedes Signal aus einem analogen Signalformat in ein digitales binä res Signal, typischerweise mit 16 Bit Auflösung umwandelt. Das DAS multiplexiert die umgewandelten Detektorkanalsignale, zusammen mit einem Datentaktsignal und einer Fehlerprüfsignalfunktion in ein serielles digitales Bitsignal. In der vorliegenden Erfindung wird das serielle digitale Bitsignal auf Leitungen 30 an einen Datensignalsender 32 geliefert, der auf dem rotierenden Rahmen 12 angeordnet ist. Wie es hierin nachstehend detaillierter unter Bezugnahme auf 3 beschrieben wird, codiert der Datensender digital die seriellen Daten mit einem HF-(Hochfrequenz)-Impulsmuster, und das HF-codierte Signal wird einem elektromagnetischen Koppler, wie zum Beispiel einem HF-Schleifring 34 des Typ präsentiert, der in dem US-Patent 5,530,424 an Harrison et al., welches dem Rechtsnachfolger dieser Erfindung übertragen ist, offenbart ist. 2 is a simplified, schematic diagrammatic block diagram of a portion of the elements of FIG 1 illustrated system 10 , For clarity, only those functional elements necessary for an explanation of the present invention are shown. The signals from the detector matrix 18 be over lines 26 to a data acquisition system (DAS) 28 which converts each signal from an analog signal format to a digital binary signal, typically 16-bit resolution. The DAS multiplexes the converted detector channel signals into a serial digital bit signal along with a data clock signal and an error check signal function. In the present invention, the serial digital bit signal is on lines 30 to a data signal transmitter 32 delivered on the rotating frame 12 is arranged. As described in more detail hereinafter with reference to 3 is described, the data transmitter digitally encodes the serial data with an RF (radio frequency) pulse pattern, and the RF coded signal becomes an electromagnetic coupler, such as an RF slip ring 34 of the type disclosed in U.S. Patent 5,530,424 to Harrison et al., assigned to the assignee of this invention.

Die '424 HF-Schleifringkonfiguration enthält eine oder mehrere Übertragungsleitungen, die auf der rotierenden Seite der Schnittstelle angeordnet sind und ein Kopplersegment, das auf der relativ stationären Seite montiert ist. Abhängig von dem Abstand zwischen dem stationären Koppler und der rotierenden Übertragungsleitung kann eine Anzahl von Übertragungsleitungssegmenten erforderlich sein, um sicherzustellen, dass der sich Koppler immer in räumlicher Nähe zu wenigstens einem Segment befindet, um das elektromagnetische Signal zu empfangen. In diesem Falle hat jedes Segment eine Länge, welche ein Teil der Bogenlänge des Portalrotationsweges ist. Die Segmente sind Ende-an-Ende um die Rotationsachse 22 des Portals herum (1) kaskadiert; typischerweise entlang des Umfangs der Öffnungen 19 (1), so dass die zusammengesetzte Länge im Wesentlichen einen Bogen von 360°, das heißt, eine volle Umdrehung des Portals bereitstellt.The '424 HF slip ring configuration includes one or more transmission lines disposed on the rotating side of the interface and a coupler segment mounted on the relatively stationary side. Depending on the distance between the stationary coupler and the rotating transmission line, a number of transmission line segments may be required to ensure that the coupler is always in close proximity to at least one segment to receive the electromagnetic signal. In this case, each segment has a length which is part of the arc length of the gantry rotation path. The segments are end-to-end about the axis of rotation 22 of the portal ( 1 cascaded; typically along the perimeter of the openings 19 ( 1 ), so that the composite length essentially provides a 360 ° arc, that is, one full turn of the portal.

In der vorliegenden Ausführungsform werden zwei Übertragungsleitungssegmente 36, 38 verwendet und sind in einer Weise montiert, das sie eine benachbarte Positionierung erster Enden 40, 41 und zweiter Enden 42, 43 der Übertragungsleitungen 36, 38 bereitstellen. Eine zusammenhängende Anordnung der Enden beider Übertragungsleitungen stellt eine stabile Kontinuität der elektromagnetischen Kopplung entlang des vollen Umdrehungswegs des Portals bereit.In the present embodiment, two transmission line segments 36 . 38 used and mounted in such a way that they have an adjacent positioning first ends 40 . 41 and second ends 42 . 43 the transmission lines 36 . 38 provide. A contiguous arrangement of the ends of both transmission lines provides stable continuity of the electromagnetic coupling along the full revolution of the portal.

Der Datensender 32 liefert die codierten seriellen Daten an die ersten Enden 40, 41 beider Übertragungsleitungen 36, 38. Die zweiten Enden 42, 43 jeder Übertragungsleitung sind über eine Abschlussimpedanz 44, 46 mit Signalmasse 48 verbunden. Ein Kopplerelement 50 ist auf dem (in 2 nicht dargestellten) stationären Rahmen in einer Weise positioniert, dass eine physikalische Nähe des Kopplers zu einer oder beiden Übertragungsleitungen 36, 38 während der Portaldrehung sichergestellt ist. Die codierten Daten werden elektromagnetisch über den Koppler 50 gemäß Beschreibung in dem U.S. Patent 5,530,424 an Harrison et al. gekoppelt.The data transmitter 32 delivers the encoded serial data to the first ends 40 . 41 both transmission lines 36 . 38 , The second ends 42 . 43 Each transmission line has a terminating impedance 44 . 46 with signal ground 48 connected. A coupler element 50 is on the (in 2 not shown) stationary frame positioned in such a way that a physical proximity of the coupler to one or both transmission lines 36 . 38 while the portal rotation is ensured. The coded data are transmitted electromagnetically via the coupler 50 as described in US Patent 5,530,424 to Harrison et al. coupled.

Auf der stationären Rahmenseite wird das gekoppelte Datensignal auf Leitungen 52 an den Steuerungs- und Matrixprozessor 24 (1) geliefert. In der vorliegenden Erfindung werden die codierten Daten bei einem Datensignalempfänger 54 empfangen. Wie es hierin nachstehend detailliert unter Bezugnahme auf 4 beschrieben wird, decodiert der Signalempfänger 54 die seriellen Daten unter Verwendung eines regelbasierenden Algorithmus und liefert die decodierten Daten über Leitungen 56 an einen Signalprozessor 58. Der Signalprozessor 58 enthält einen (nicht dargestellten) Signalspeicher zum Speichern der Programmalgorithmen, welche die CT-Verarbeitung der empfangenen Daten als Reaktion auf Bedienerbefehle steu ern, die über eine Bedienerkonsole 60 eingegeben werden. Die Algorithmen und die sich ergebenden Prozesse sind im Fachgebiet allgemein bekannt. Auf diese Weise setzt der Signalprozessor die decodierten Bilddatensätze in eine zusammengesetzte Ansicht zusammen, die der speziellen Winkelposition des Portals zugeordnet ist. Die einzelnen Ansichten werden in einer Massenspeichervorrichtung 62 gespeichert und nach Bedarf während der Verarbeitung der einzelnen Ansichten abgerufen, um ein zusammengesetztes Bild zu erzeugen, das einen Querschnitt des Testobjektes entspricht.On the stationary frame side, the coupled data signal is on lines 52 to the control and matrix processor 24 ( 1 ) delivered. In the present invention, the coded data becomes a data signal receiver 54 receive. As detailed hereinafter with reference to 4 is described, decodes the signal receiver 54 the serial data using a rule-based algorithm and provides the decoded data via lines 56 to a signal processor 58 , The signal processor 58 includes a latch (not shown) for storing the program algorithms which control the CT processing of the received data in response to operator commands via an operator console 60 be entered. The algorithms and the resulting processes are well known in the art. In this way, the signal processor assembles the decoded image data sets into a composite view associated with the particular angular position of the portal. The individual views are stored in a mass storage device 62 and retrieved as needed during processing of the individual views to produce a composite image corresponding to a cross-section of the test object.

Gemäß 3 wird in der vorliegenden Ausführungsform das serielle Datensignal auf Leitungen 30 aus dem DAS 28 (2) mit einer angenäherten Bitsignalgeschwindigkeit von 110 Mbps empfangen. Die DAS-Daten liegen in einem T²L (Transistor-Transistor-Logik) Format vor. In der vorliegenden Erfindung erfordert die Ersetzung der HF-Amplitudenmodulation der Daten durch die HF-Digitalcodierung bei den beteiligten Bitsignalgeschwindigkeiten, eine Hochgeschwindigkeits-Digitalschaltung. Daher weisen gemäß einem zweiten Aspekt der vorliegenden Erfindung der Signalsender 32 und Signalempfänger jeweils digitale Gatterlogikfunktionen auf, welche mit Bauteilen emittergekoppelter Logik (ECL) implementiert sind. In einer besten Ausführungsform sind die verwendeten ECL-Bauteile Gatterbauteile, mit Gatterschaltgeschwindigkeiten von 250 ps und einer Flip-Flop-Umschaltung von über 2 Ghz. Diese Bauelemente, welche von verschiedenen Anbietern, einschließlich der MOTOROLA Inc, als deren ECLinPS Lite (eine Handelsbezeichnung der Motorola Inc) erhältlich sind, bieten Hochgeschwindigkeits-Einzelgatter-Bauelemente in kleinen Gehäusen (Standard SOIC mit 8 Anschlüssen) mit der halben Durchlaufverzögerung von Mehrfachgatter-Konfigurationen mit 28 Anschlüssen an. Diese Eigenschaften zusammen mit den niedrigeren Signal schaltamplituden (typischerweise 800 mV Ausgangssignalhub in eine spezifizierte 50 Ohm Last) stellen die erforderliche Bandbreite für den vorliegenden HF-Codierungsprozess bereit.According to 3 In the present embodiment, the serial data signal on lines 30 from the DAS 28 ( 2 ) with an approximate bit signal speed of 110 Mbps. The DAS data is in a T ² L (transistor-transistor-logic) format. In the present invention, the replacement of the RF amplitude modulation of the data by the RF digital coding at the bit signal speeds involved requires a high speed digital circuit. Therefore, according to a second aspect of the present invention, the signal transmitter 32 and signal receivers each have digital gate logic functions implemented with emitter coupled logic (ECL) devices. In a best mode, the ECL devices used are gate devices, with gate switching speeds of 250 ps and flip-flop switching of over 2 Ghz. These components, available from a variety of vendors, including MOTOROLA Inc, as their ECLinPS Lite (a trade name of Motorola Inc), offer high-speed, single-gate, small-package (standard 8-pin SOIC) devices with half the pass delay of multiple-gate Configurations with 28 ports on. These characteristics, along with the lower signal switching amplitudes (typically 800 mV output signal swing into a specified 50 ohm load) provide the required bandwidth for the present RF encoding process.

In 3 wird das Datensignal mit T²L-Format aus dem DAS 28 einem T²L/ECL-Wandler 70 präsentiert und das ausgegebene ECL-formatierte Datensignal (Q und das konvolute Q) wird auf Leitungen 72 bzw. 74 in D und D-Eingängen eines D-Flanken-Flip-Flops ("Flip-Flop") 76, wie zum Beispiel dem MOTOROLA ECL Differential Data and Clock Flip-Flop, Modell MC 10 L52 zugeführt. Das Flip-Flop 76 wird mit einem 110 MHz Taxi-Taktsignal (das auf den Leitungen 78 (CLK und CLK) geliefert wird) getaktet. Das Flip-Flop-Datenausgangssignal wird auf Leitungen 80 einem Phasenregelkreis (PLL) 82 präsentiert, welcher einen Phasenfrequenzdetektor 64 (Detektor), wie zum Beispiel das Modell MOTOROLA MC12040 und einen spannungsgesteuerten Oszillator (VCO) 90, wie zum Beispiel das Modell MOTOROLA MC12148 enthält. Der Detektor 84 empfängt das DAS-Datensignal auf der Leitung 30 und ermittelt das Vorhandensein einer Signalphasendifferenz zwischen den beiden. Eine Phasendifferenz als ein Tastverhältniszyklusimpuls quantifiziert, der auf Ausgangsleitungen 86 über eine Tankkreis-(Widerstand-Kondensator)-Schaltung 88 einem spannungsgesteuerten Oszillator (VCO) 90 zugeführt wird.In 3 is the data signal with T ² L format from the DAS 28 a T ² L / ECL converter 70 presented and the output ECL-formatted data signal (Q and the convoluted Q ) is on wires 72 respectively. 74 in D and D Inputs of a D-edge flip-flop ("flip-flop") 76 , such as the MOTOROLA ECL differential data and clock flip-flop, model MC 10 L52 supplied. The flip-flop 76 comes with a 110 MHz taxi clock signal (that on the lines 78 (CLK and CLK ) is clocked). The flip-flop data output is on lines 80 a phase locked loop (PLL) 82 presenting a phase frequency detector 64 (Detector), such as the MOTOROLA MC12040 model and a voltage controlled oscillator (VCO) 90 , as for example the model MOTOROLA MC12148 contains. The detector 84 receives the DAS data signal on the line 30 and determines the presence of a signal phase difference between the two. A phase difference is quantified as a duty cycle pulse applied to output lines 86 via a tank circuit (resistor-capacitor) circuit 88 a voltage controlled oscillator (VCO) 90 is supplied.

Bekanntermaßen liefert der VCO 90 ein Ausgangstaktsignal mit einer nominellen Mittenfrequenz, welche nach oben und unten auf der Basis der Größe von dem Detektor 84 gelieferten Phasenfehlersignals eingestellt wird. In der vorliegenden Ausführungsform ist die DAS Datensignalgeschwindigkeit 110 Mbps, und wie es hierin nachstehend beschrieben wird, ist die HF-Codierungsfrequenz als das Vierfache der Datensignalgeschwindigkeit oder mit 440 MHz gewählt. Daher ist in der vor liegenden Ausführungsform die VCO-Mittenfrequenz bei 880 MHz oder angenähert dem Achtfachen der Bitgeschwindigkeit der seriellen Daten des DAS gewählt. Die 880 MHz-Taktfrequenz wird auf Leitungen 92 an einen Frequenzteiler 94, wie zum Beispiel den MOTOROLA MC10EL34 Clock Generation Chip geliefert, welcher eine durch acht dividiertes Taxi-Taktsignal von 110 MHz auf der Leitung 78 liefert und ein durch zwei geteiltes HF-Codierungssignal von 440 MHz auf den Leitungen 96. Der PLL 82 stellt sicher, das jedes von diesen Signalen mit dem DAS-Datensignal synchronisiert ist, um die Bitflanken des Datensignals zu synchronisieren, um eine Überschneidung oder Unterschneidung benachbarter Bits zu verhindern, welche einen Bildjitter erzeugen können.As you know, the VCO delivers 90 an output clock signal having a nominal center frequency which is up and down based on the size of the detector 84 supplied phase error signal is set. In the present embodiment, the DAS is the data signal speed 110 Mbps, and as will be described hereinafter, the RF coding frequency is chosen to be four times the data signal speed or 440 MHz. Therefore, in the present embodiment, the VCO center frequency at 880 MHz or approximately eight times the bit rate of the DAS serial data is selected. The 880 MHz clock frequency is on lines 92 to a frequency divider 94 , such as the MOTOROLA MC10EL34 clock generation chip supplied, which has a divide by eight taxi clock signal of 110 MHz on the line 78 and a 440 MHz RF coded signal divided by two on the lines 96 , The PLL 82 ensures that each of these signals is synchronized with the DAS data signal to synchronize the bit edges of the data signal to prevent overlap or undercutting of adjacent bits that may generate a picture jitter.

In der vorliegenden Erfindung ist das serielle Bitdatensignal in einem digitalen Muster einer HF-Trägersignalfrequenz codiert, welche auf der Empfängerseite decodiert wird, um das Signal in seinen ursprünglichen logischen Zustand zurück zu versetzen. Dieses HF-Codierungsträgersignal ermöglicht die elektromagnetische Kopplung über den HF-Schleifring und die digitale Codierung stellt eine hohe Störungsunterdrückung sowie ein einfacheres preiswerteres HF-Modulationsverfahren bereit. In einer besten Ausführungsform wird nur einer von den zwei logischen Zuständen des seriellen Datensignals codiert. Wenn ein erster logischer Zustand als der codierte Zustand gewählt wird, impliziert auf der Empfängerseite das Fehlen der Codierung, das Vorhandensein des zweiten logischen Zustands. Ferner wird zur Vereinfachung des Codierungsvorgangs in einer besten Ausführungsform ein serielles gepulstes Signal gewählt, welches eine bekannte Anzahl von Impulsen bei einer gegebenen Pulsbreite und HF-Impulswiederholungsfrequenz (PRF) innerhalb des Bitzeitintervall des codierten Signalbits liefert.In According to the present invention, the serial bit data signal is in one digital pattern of an RF carrier signal frequency coded, which is on the receiver side is decoded to return the signal to its original logical state back to move. This RF coding carrier signal enables the electromagnetic coupling via The HF slip ring and the digital encoding provides high noise suppression as well a simpler, cheaper RF modulation scheme. In a best embodiment only one of the two logical states of the serial data signal is coded. When a first logical state is selected as the encoded state, implies on the receiver side the absence of coding, the presence of the second logical State. Further, to simplify the encoding process in FIG a best embodiment a serial pulsed signal is selected, which is a known Number of pulses for a given pulse width and RF pulse repetition frequency (PRF) within the bit time interval of the coded signal bit.

Die Codierungsschaltung 100 ist in der vorliegenden Ausführungsform eine AND-Funktion (UND-Verknüpfung) wie z.B. das Modell MOTOROLA MC10EL05 "2 input Differential AND/NAND"-Gatter", welches das serielle ECL-Bitdatensignal auf den Leitungen 72 und 74 an den Eingängen D ₀ und D₀ des Gatters empfängt. In der vorliegenden Erfindung ist der logische Nullzustand des Datensignals, der für die Codierung gewählte Bitzustand, und das Signal DATA (das invertierte Datensignal) wird dem Eingang D₀ des Gatters präsentiert. Das UND-Gatter empfängt auch das Modulationssignal auf den Leitungen 96 aus dem Frequenzteiler 94 an den Eingängen D ₁ und D₁ des Gatters. In 4 zeigt die Darstellung (a) einen 1011001-Auszug der DATA-Signalwellenform 104, die Darstellung (b) die entsprechende DATA-Signalwellenform und die Darstellung (c) ist die 440 MHz-Modulationssignalwellenform 108. Das Gatter 102 führt eine UND-Verknüpfung des Modulationssignals mit dem DATA-Signal durch, um die entsprechende codierte Musterwellenform 110 in 4, Darstellung (d) zu erzeugen.The coding circuit 100 in the present embodiment is an AND function such as the model MOTOROLA MC10EL05 "2 input differential AND / NAND gate" which provides the serial ECL bit data signal on the lines 72 and 74 at the entrances D ₀ and D _{0 of} the gate receives. In the present invention, the logical zero state of the data signal, the bit state selected for encoding, and the signal DATA (the inverted data signal) is presented to input D _{0 of} the gate. The AND gate also receives the modulation signal on the lines 96 from the frequency divider 94 at the entrances D ₁ and D _{1 of} the gate. In 4 Figure 9 is a representation (a) of a 1011001 extract of the DATA signal waveform 104 , the representation (b) the corresponding DATA Signal waveform and representation (c) is the 440 MHz modulation signal waveform 108 , The gate 102 performs an AND operation of the modulation signal with the DATA Signal through to the corresponding coded pattern waveform 110 in 4 To create representation (d).

Es sollte betont werden, dass zusätzlich dazu, dass das serielle Impulsmuster ein einfach zu implementierendes Verfahren bereitstellt, dieses auch ein einfaches Muster bereitstellt, aus welchem eine Störungsinterferenz zu detektieren ist. Das codierte Signal wird auch auf Ausgangsleistungen 112 aus dem UND-Gatter einem Puffer 114, wie zum Beispiel dem Modell MOTOROLA Differential Fanout Buffer MC10EL11 präsentiert. Mit den zwei Übertragungsleitungssegmenten des HF-Schleifrings der vorliegenden Erfindung liefert der Puffer 114 ein paar differentieller, identisch codierter serieller Daten auf Leitungen 116 und 118 über ein Widerstands-Kondensator-Impendanzanpassung/Filter-Schaltung 120 an die Eingänge 40, 41 des linken Halbübertragungsleitungssegmentes 36 und rechten Halbübertragungsleitungssegmentes 38 (2).It should be emphasized that in addition to making the serial pulse pattern an easy-to-implement method, it also provides a simple pattern from which to detect interference interference. The coded signal is also limited to output powers 112 from the AND gate a buffer 114 , such as the model MOTOROLA Differential Fanout Buffer MC10EL11 presented. With the two transmission line segments of the HF slip ring of the present invention, the buffer provides 114 a few differential, identically coded serial data on lines 116 and 118 via a resistor-capacitor impedance matching / filter circuit 120 to the entrances 40 . 41 the left half-transmission line segment 36 and right half-transmission line segment 38 ( 2 ).

Das differentielle HF-codierte Datensignal wird über den HF-Schleifring gemäß Beschreibung in dem US Patent 5,530,424 für Harrison et al. über den Schleifringkoppler 50 empfangen, und auf Leitungen 52 dem Datenempfänger 54 (2) präsentiert. Gemäß 5 empfängt der Empfänger 54 in einer besten Ausführungsform das codierte Datensignal an dem Eingang eines Paares von Decodierungsschaltungen 122, 124. Für Beschreibungszwecke wird das Paar der Decodierungsschaltungen 122, 124 als Kanal A bzw. Kanal B bezeichnet. Eine (nicht dargestellte) Taktrückgewinnungsschaltung gewinnt das Taxi-Taktsignal zurück, welches von der Wellenform 125 in 4, Darstellung (e), gezeigt wird, und welches auf den Leitungen 126 einer durch Zwei teilenden Schaltung 128 und invertiert dem Eingang CLK eines abschließenden Taktrückgewinnungs-Flip-Flip-Flops 130 präsentiert wird.The differential RF coded data signal is transmitted through the RF slip ring as described in US Patent 5,530,424 to Harrison et al. over the slip ring coupler 50 receive, and on wires 52 the data receiver 54 ( 2 ) presents. According to 5 the receiver receives 54 in a best embodiment, the coded data signal at the input of a pair of decoding circuits 122 . 124 , For description purposes, the pair of decoding circuits becomes 122 . 124 referred to as channel A and channel B. A clock recovery circuit (not shown) recovers the taxi clock signal derived from the waveform 125 in 4 , Representation (s), and which on the lines 126 a split by two circuit 128 and inverts the entrance CLK a final clock recovery flip-flop 130 is presented.

Die Verwendung von A- und B-Kanälen ermöglicht das Schrittintervall von 9,2 ns des 110 Mbps Datensignals durch abwechselndes Ausführen der Dekodierungsaufgabe an aufeinander folgenden Bitintervallen. Daher decodiert jeder von den Kanälen nur eines von zwei aufeinander folgenden Bitintervallen, was jedem Kanal eine Zykluszeit von 18,4 ns gibt. Die Kanäle werden durch ein Kanalsignal SELECT freigegeben und gesperrt, das von der Teilerschaltung 128 mit der halben (das heißt 55 MHz) der (110 MHz) Taxi-Taktfrequenz geliefert wird. Das Signal SELECT, welches durch die Wellenform 132 in 4, Darstellung (f) gezeigt wird, ist mit dem Datensignal über die Synchronisation des Taxitaktes durch den PLL 82 (3) in dem Signalsender 32 synchronisiert und wird (Q und Q) auf Leitungen 134 den Eingängen D₀ und D ₀ der UND-Gatter 136, 138 der A bzw. B-Kanäle repräsentiert.The use of A and B channels allows for the 9.2 ns step interval of the 110 Mbps data signal by alternately performing the decoding task on successive bit intervals. Therefore, each of the channels decodes only one of two consecutive bit intervals, giving each channel a cycle time of 18.4 ns. The channels are enabled and disabled by a channel SELECT signal from the divider circuit 128 with half (that is 55 MHz) the (110 MHz) taxi clock frequency is delivered. The signal SELECT, which is due to the waveform 132 in 4 , Illustration (f) is shown with the data signal about the synchronization of the taxi clock by the PLL 82 ( 3 ) in the signal transmitter 32 syncs and becomes (Q and Q ) on lines 134 the inputs D ₀ and D _{0 of} the AND gate 136 . 138 represents the A or B channels.

Die A- und B-Kanäle enthalten jeweils die Erstelement-UND-Gatter 136, und 138 gefolgt von den kaskadierten flankengetriggerten D-Flip-Flops 140–142 bzw. 144–146. Das differentielle Ausgangssignal Q der letzten Flip-Flops 142 und 146 wird den Eingängen D₀ und D₁ des UND-Gatters 148 präsentiert. Die UND-Gatter und D-Flip-Flops sind dieselben ECL-Gatter, welche hierin vorstehend unter Bezugnahme auf das Signalsendeschaltbild von 3 beschrieben wurden. Die UND-Gatter 136, 138 werden auf LOW (logischer Nullzustand) gehalten, was gesperrt ist, sobald der Eingang D₀ auf HIGH liegt. Daher wird das Signal SELECT Q dem Eingang D₀ des UND-Gatters 138 präsentiert, und das Signal SELECTQ dem Eingang D₀ des UND-Gatters 136. Dieses ermöglicht ein abwechselndes Umschalten der Kanäle, was funktionell in der Signalwellenform SELECT 132 (4, Darstellung (f)) dargestellt ist, mit abwechselnden Zuständen der mit A und B bezeichneten Wellenformen. Gemäß 4, Darstellung (d) wird das Auftreten der ersten Serie von vier Impulsen, was dem logischen Nullzustand der Datensignalwellenform 104 in der Darstellung (a) entspricht, durch die Dekodierungslogik 124 des Kanals mit dem LOW-Zustand der Wellenform SELECT Q 132 (Darstellung (f)) decodiert.The A and B channels each contain the first element AND gates 136 , and 138 followed by the cascaded edge-triggered D flip-flops 140 - 142 respectively. 144 - 146 , The differential output signal Q of the last flip-flops 142 and 146 is the inputs D ₀ and D _{1 of} the AND gate 148 presents. The AND gates and D flip-flops are the same ECL gates described hereinabove with reference to the signal transmission circuit diagram of FIG 3 have been described. The AND gates 136 . 138 are held low (logic zero state), which is disabled as soon as input D ₀ is high. Therefore, the signal SELECT Q becomes the input D _{0 of} the AND gate 138 presented, and the signal SELECT Q the input D _{0 of} the AND gate 136 , This allows alternate switching of the channels, which is functional in the signal waveform SELECT 132 ( 4 , Representation (f)) is shown with alternating states of the waveforms labeled A and B. According to 4 , Representation (d) will show the occurrence of the first series of four pulses, representing the logic zero state of the data signal waveform 104 in representation (a), by the decoding logic 124 of the channel with the LOW state of the waveform SELECT Q 132 (Representation (f)) decoded.

Mit einem Eingangssignal LOW D₀ an dem UND-Gatter 138 folgt der Ausgang Q des Gatters dem codierten Datensignal, und das in der Wellenform 150 von 4, Darstellung (h), dargestellte Ausgangssignal mit vier Impulsen zu liefern. Das Ausgangssignal Q des UND-Gatters wird den Eingängen CLK jedes die Flip-Flops 144–146 präsentiert, was bewirkt, dass jedes auf HIGH bei einer Aufeinanderfolge der ersten drei von den vier Impulsen des Datensignal schaltet, wie es durch die Wellenformen 152–154 der Darstellungen (l) bis (n) gezeigt wird. Der dritte Impuls setzt auch den Ausgang des UND-Gatters 148 auf HIGH, wie es durch die Wellenform 156 von 4, Darstellung (o) gezeigt wird. Die Ausgangssignale Q und Q des Gatters 148 werden invertiert den Eingängen D bzw. D des Ausgangs-D-Flip-Flops 130 präsentiert, welches auch das Taxi-Taktsignal (Wellenform 108, 4, Darstellung (c)) an seinem Eingang CLK empfängt.With an input signal LOW D ₀ at the AND gate 138 The output Q of the gate follows the coded data signal, and that in the waveform 150 from 4 , Representation (h), presented output signal with four pulses. The output Q of the AND gate becomes the inputs CLK of each of the flip-flops 144 - 146 which causes each to switch to HIGH at a succession of the first three of the four pulses of the data signal, as indicated by the waveforms 152 - 154 of representations (1) to (n) is shown. The third pulse also sets the output of the AND gate 148 on HIGH as indicated by the waveform 156 from 4 , Representation (o) is shown. The output signals Q and Q of the gate 148 are inverted to the inputs D or D of the output D flip-flop 130 which also shows the taxi clock signal (waveform 108 . 4 , Representation (c)) at its entrance CLK receives.

Wenn das Ausgangssignal Q des Gatters 148 HIGH ist, ist Q LOW, was den Eingang D des Flip-Flops 130 auf LOW setzt. Mit dem nächsten LOW/HIGH-Übergang des Eingangssignals CLK (dem HIGH/LOW-Übergang der Taxi-Taktsignalwellenform 108 von 4, Darstellung (c)) geht das Flip-Flop 130 auf LOW. Mit dem LOW/HIGH-Übergang des Signals SELECT (132, 4, Darstellung (f)) geht das UND-Gatter 148 auf LOW, und mit dem nächsten LOW/HIGH-Übergang des Taxisignals CLK, welches einem Einbitintervall des Datensignals entspricht, geht das Ausgangssignal Q des Flip-Flops 30 auf HIGH. Das Ausgangssignal des Flip-Flops 130, das heißt, das Taktrückgewinnungssignal ist das decodierte Datensignal, wie es durch die Wellenform 158 von 4, Darstellung (p) dargestellt wird. Ein Vergleich der Darstellung (a) mit der Darstellung (p) von 4 ist zu sehen, dass das decodierte Signal das rotierende Rahmendatensignal mit einer Intervallverschiebung von einem Bit, das heißt, einer Taxi-Taktperiode verschoben wiedergibt.When the output Q of the gate 148 HIGH is, is Q LOW, which is the input D of the flip-flop 130 set to LOW. With the next LOW / HIGH transition of the input signal CLK (the HIGH / LOW transition of the taxi clock signal waveform 108 from 4 , Representation (c)) goes the flip-flop 130 on LOW. With the LOW / HIGH transition of the SELECT ( 132 . 4 , Representation (f)) goes the AND gate 148 on LOW, and with the next LOW / HIGH transition of the taxi signal CLK , which corresponds to a one-bit interval of the data signal, goes the output Q of the flip-flop 30 on high. The output signal of the flip-flop 130 that is, the clock recovery signal is the decoded data signal as determined by the waveform 158 from 4 , Representation (p) is shown. A comparison of the representation (a) with the representation (p) of 4 It can be seen that the decoded signal reproduces the rotating frame data signal with an interval shift of one bit, that is, a taxi clock period.

In ähnlicher Weise decodiert die Decodierungsschaltung das Fehlen von Impulsen als Bitzustände von logisch Eins. Mit dem Auftreten der zweiten Impulsgruppe in der Wellenform 110, der "00", gibt das Signal SELECT die Decodierungsschaltung 122 für das Impulsintervall des ersten Bits frei und gibt die Schaltung 124 für die weite Gruppe von vier Impulsen frei. Jedes von diesen codierten Bits wird in derselben Weise wie hierin vorstehend beschrieben decodiert.Similarly, the decoding circuit decodes the absence of pulses as bit states of logic one. With the appearance of the second pulse group in the waveform 110 , the "00", the signal SELECT outputs the decoding circuit 122 for the pulse interval of the first bit and releases the circuit 124 free for the wide group of four impulses. Each of these coded bits is decoded in the same manner as described hereinabove.

In der vorliegenden Ausführungsform wird der Codierungsalgorithmus durch die Verwendung einer eingeschränkten Anzahl von Impulsen und eines einfachen regelbasierenden Decodierungsalgorithmus, welcher eine einfache Mehrheit zur Umwandlung der empfangenen Impulse in eine logische Null erfordert, vereinfacht. In der dargestellten Ausführungsform werden drei innerhalb eines Bitintervalls auftretende Impulse als eine logische Null übersetzt, und weniger als drei als eine logische Eins. Dieses beruht auf empirischen Beobachtungen der Signal-Rauscheigenschaften einer CT-Rotationsschnittstelle. Ein Codierungsmuster mit vier Impulsen hat sich als ausreichend zur Sicherstellung der Integrität der gekoppelten Daten bei deren Übertragung über die CT-Rotationsschnittstelle herausgestellt. Es dürfte sich jedoch verstehen, dass eine größere oder kleinere Anzahl von Impulsen verwendet werden kann, sowie eine höhere Komplexität von Impulsmustern und Decodierungsalgorithmen, wie es von einem Fachmann auf diesem Gebiet für eine spezielle Anwendung für notwendig erachtet wird. Ferner können die offenbarten Ausführungsformen des Signalsenders und Signalempfängers geändert oder vollständig nach Bedarf neu konfiguriert werden, um die verschiedenen Codierungsmuster und die Decodierungsalgorithmen zu erzielen, die verwendet werden können.In the present embodiment The coding algorithm is characterized by the use of a limited number of pulses and a simple rule-based decoding algorithm, which is a simple majority for converting the received pulses in a logical zero, simplified. In the illustrated embodiment are three pulses occurring within a bit interval as translated a logical zero, and less than three as a logical one. This is based on empirical Observations of the signal noise characteristics of a CT rotation interface. An encoding pattern with four pulses has been sufficient to ensure integrity the coupled data in their transmission over the CT rotation interface exposed. It should be understood, however, that one bigger or smaller Number of pulses can be used, as well as a higher complexity of pulse patterns and decoding algorithms as known to those skilled in the art Area for a special application for necessary. Furthermore, the disclosed embodiments the signal transmitter and signal receiver changed or completely Reconfigured as needed to fit the different coding patterns and to achieve the decoding algorithms that are used can.

Die vorliegende Erfindung stellt eine hohe Störimmunität für über eine rotierende Schnittstelle gekoppelte Hochgeschwindigkeitsdatensignale bereit. Die digitale Codierung von einem der zwei Zustände des Datensignals stellt ein einfacheres, preiswerteres, effektiveres Verfahren zur Sicherstellung der Datenintegrität als die herkömmlichen Verfahren oder Vorrichtungen bereit.The The present invention provides high interference immunity for coupled via a rotating interface High-speed data signals ready. The digital coding from one of the two states The data signal provides a simpler, cheaper, more effective Method for ensuring data integrity than the conventional one Methods or devices ready.

Claims

Device for coupling a serial digital bit signal from a first surface ( 12 ) on a second surface ( 13 ) which is in relative rotation therewith, the serial digital bit signal having signal bits occurring in an associated bit interval and at a signal bit rate, respectively, and each signal bit alternatively representing a first logical state and a second logical state, the device comprising: a on the first surface ( 12 ) arranged signal transmitter ( 32 ) for encoding the serial digital bit signal with a digital radio frequency (RF) carrier signal to produce a digitally coded serial digital bit data signal; an electromagnetic coupler ( 34 ) with first and second elements mounted on the rotating frame ( 12 ) or the stationary frame ( 13 ) at ordered, wherein the first elements of the coded serial digital bit data signal from the signal transmitter ( 32 ) to make its electromagnetic coupling with the second element; and one on the second frame ( 13 ) and responsive to the second element signal receiver ( 54 ) for translating the digitally encoded serial digital bit data signal to its pre-encoding state; characterized that the signal transmitter ( 32 ) encodes only the bit intervals associated with each bit having the first logical state of the serial digital bit data signal; and the signal receiver ( 54 ), the received coded signal having the first logic state translated into bits of the first logical state and bits of the second logical state corresponding to the state prior to the coding state of the serial digital bit data signal.

Device according to claim 1, wherein the signal transmitter ( 54 ) encodes each bit interval of each bit having the first logic state with a plurality of serial pulses occurring at an RF pulse repetition frequency.

Apparatus according to claim 2, wherein: the signal transmitter ( 32 ) a transmitter clock ( 94 ) and a phase synchronization circuit ( 82 ) for generating a taxi clock signal which is synchronized with the data signal bit rate and which controls the occurrence of the bit intervals of the digitally coded serial digital bit data signal to ensure its synchronization with the data signal bit rate; and the signal receiver ( 54 ) includes a signal detection circuit for recovering the taxi clock signal from the received digitally coded serial digital bit data signal to ensure the translation in synchronism with the data signal bit rate.

Apparatus according to claim 3, wherein: the signal transmitter ( 32 ) encodes each bit interval of each bit having the first logic state with a known even number of serial pulses occurring at an RF pulse carrier frequency; and the signal receiver ( 54 ) translates each presence of a majority of the known even number of serial pulses within a bit interval as a signal bit having the first logical state, and translates each occurrence of a different number of serial pulses as a signal bit to the second logical state.

Apparatus according to claim 3, wherein: the signal transmitter ( 32 ) encodes each bit interval of each bit having the first logic state with a known even number of serial pulses occurring at an RF pulse repetition frequency; and the signal receiver ( 54 ) detects the presence of each bit interval from the taxi clock signal and counts the occurrence of serial pulses within each detected bit interval, the receiver translating each presence of a majority of the known even number of serial pulses within the detected bit interval as a signal bit having the first logical state , and the receiver translates each occurrence of a different number of serial pulses than a signal bit having the second logical state.

Apparatus according to claim 3, wherein: the signal transmitter ( 32 ) encodes each bit interval of each bit having the first logic state with four serial pulses occurring at an RF pulse carrier frequency; and the signal receiver ( 54 ) detects the presence of each bit interval from the taxi clock signal and counts the occurrence of serial pulses within each detected bit interval, the receiver translating each presence of three out of four or four out of four pulses within the detected bit interval as a signal bit having the first logic state , and the receiver translates each occurrence of no pulses and one of four pulses as a signal bit having the second logic state.

Apparatus according to claim 6, wherein: the signal transmitter ( 32 ) provides the four serial pulses at an RF pulse repetition frequency which is at least four times greater than the frequency corresponding to the data signal bit rate.

Apparatus according to claim 6, wherein the signal transmitter ( 32 ) provides the four serial pulses with a duty cycle of substantially 50%.

Apparatus according to claim 1, wherein: the signal transmitter ( 32 ) a transmitter clock ( 94 ) and a phase synchronization circuit ( 82 ) for generating a taxi clock signal which is synchronized with the data signal bit rate and which controls the occurrence of the bit intervals of the digitally coded serial digital bit data signal to ensure its synchronization with the data signal bit rate; and the signal receiver ( 54 ) includes a signal detection circuit for recovering the taxi clock signal from the received digitally coded serial digital bit data signal to ensure the translation in synchronism with the data signal bit rate.

Device according to claim 1, wherein the signal transmitter ( 32 ) and the signal receiver ( 54 ) each emitter-coupled logic (ECL) circuit elements exhibit.

Method of transmission of signal data over the rotating interface of a computed tomography system of the Type with a rotating mounted in a relatively stationary frame Frame, wherein the rotating frame has an opening, which is set up for it is, rotating a placed in an image plane in him test object to surround to X-ray views of the test object at one or more angular positions of the rotating Win every frame, each view from serial digital Bit data signals consists of each serial digital bit in an associated one Bit interval and occurs at a data signal bit rate, and each alternatively a first logical state and a second one represents a logical state, which taken together the desired Represent such a serial digital bit data signal each View is assigned to one on the relatively stationary frame assembled signal processor is delivered, the signal processor Cross-sectional image of the test object as a composite of all such views, and the method comprises the steps of: coding the serial digital bit data signal on the rotating frame with a digital radio frequency (RF) carrier signal, to generate a digitally encoded serial digital bit data signal; Use an electromagnetic coupler with on the rotating frame or fixed frame arranged first and second elements, and applying the digitally encoded serial digital bit signal to the first element, which is its electromagnetic coupling provides to the second element; and Receiving the digital encoded serial digital bit data signal from the second element and converting the encoded signal to its pre-encoding state; characterized by the steps: Encoding the serial digital Bitdata signal on the rotating frame to a digitally coded serial generate digital bit data signal, with the steps: Identify the presence of each bit interval, Detect from the identified bit interval of those with a bit with occur in the first logical state, and Modulating each such bit interval having the first logical state with a digital radio frequency (RF) carrier signal.

The method of claim 11, wherein the modulating step the step comprises: Replacing the signal bit with the first logical state by several with an RF pulse repetition frequency occurring serial pulses.

The method of claim 12, further comprising the steps of: Produce a taxi clock signal on the rotating frame; Synchronize the taxi clock signal having the data signal bit rate; Use the synchronized taxi clock signal for controlling the occurrence the bit intervals of the digitally coded serial digital bit data signal on the rotating frame, so its sync with the To ensure data signal bit rate; and Extract of the taxi clock signal on the stationary frame from the received one digitally coded serial digital bit data signal to synchronize the translation with the data signal bit rate.

The method of claim 13, wherein the replacement step the step comprises: Generating the multiple serial pulses with a known even number of times with an RF pulse repetition frequency occurring serial pulses; and the translation step the steps includes: Record each presence of one Majority of the known even number of serial pulses within a bit interval as a signal bit with the first logical one State and record the occurrence of any other number of serial Pulses as a signal bit with the second logic state.

The method of claim 13, wherein: the replacement step the step comprises: Generating the multiple serial pulses with a known even number of times with an RF pulse repetition frequency occurring serial pulses; and the translation step the steps includes: Detecting the presence of each Bit interval as determined from the taxi clock signal; and Counting the Occurrence of serial pulses within each such detected bit interval; and Recording each presence of a majority of the known even number of serial pulses within the detected bit interval as a signal bit with the first logical State and record the occurrence of any other number of serial Pulses as a signal bit with the second logic state.

The method of claim 13, wherein: the replacing step comprises the step of: generating four serial serial pulses having an RF pulse repetition frequency, and wherein the step of translating comprises the steps of detecting the presence of each bit interval as determined from the taxi clock signal; Record the occurrence of three out of four and four out of four im pulses within the detected bit interval as a signal bit having the first logic state and recording each occurrence of no pulses or one of four pulses as a signal bit having the second logic state.

The apparatus of claim 1, further comprising: a rotating frame ( 12 ) with an opening ( 19 ) which is adapted to rotate around a test object arranged therein in an image plane, and the one X-ray source ( 14 ) and a detector matrix ( 18 ), each on opposite sides of the opening ( 19 ), the source ( 14 ) X-rays ( 16 ) within the image plane at each of a plurality of angular positions along the rotational path of the opening (FIG. 19 ) and the detector matrix ( 18 ) the emitted X-rays ( 16 ), which pass through the test object, the detector matrix ( 18 ) provides a plurality of detectors and is set up for rotation in an image plane, the detector matrix ( 18 ) provides an image signal indication of the intensity of the x-rays received thereby, the image signal display comprises a serial digital bit data signal, each serial digital bit occurs in an associated bit interval and at a data signal bit rate, and alternately represents a first logical state and a second logical state taken together for a view test object at the corresponding angular position of the opening ( 19 ) are representative; a stationary frame ( 13 ) in fixed relation to the rotating frame ( 12 ), and the one signal processor ( 58 ) including a memory for receiving the serial digital bit data signal associated with each view at each angular position to produce a cross-sectional view of the test object as a composition of the views; the signal transmitter ( 32 ) on the rotating frame ( 12 ) is arranged; the first and second elements on the rotating frame ( 12 ) or the stationary frame ( 13 ) are arranged; the signal receiver ( 54 ) is arranged on the stationary frame.

Device according to claim 2, wherein the electromagnetic coupler ( 34 ) consists of a HF slip ring.

The device of claim 10, wherein the ECL circuit elements positive emitter coupled logic (PECL).