DE69534313T2

DE69534313T2 - polishing process

Info

Publication number: DE69534313T2
Application number: DE69534313T
Authority: DE
Inventors: Shigeo Tama-shi Moriyama; Katsuhiko Hachioji-shi YAMAGUCHI; Yoshio Homma; Sunao Tokorozawa-shi Matsubara; Yoshihiro Hitachinaka-shi Ishida; Ryousei Kodaira-shi KAWA-AI
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1995-09-13
Filing date: 1995-09-13
Publication date: 2006-04-20
Anticipated expiration: 2015-09-14
Also published as: DE69534313D1

Description

Gebiet der ErfindungField of the invention

Die vorliegende Erfindung bezieht sich auf ein Verfahren zum Planarisieren eines Oberflächenmusters auf einem Substrat durch Polieren. Insbesondere bezieht sich die Erfindung auf ein Polierverfahren zur Verwendung bei der Herstellung von integrierten Halbleiterschaltkreisen sowie auf eine in dem Polierverfahren zu benutzende Poliervorrichtung.The The present invention relates to a method of planarization a surface pattern on a substrate by polishing. In particular, the Invention to a polishing method for use in the manufacture of semiconductor integrated circuits and one in the polishing process to be used polishing device.

Stand der TechnikState of the art

Der Prozess der Halbleiterherstellung umfasst viele Prozessschritte. Zunächst wird anhand von 1(a) bis 1(f) ein Verdrahtungsverfahren als Beispiel für ein Verfahren beschrieben, auf das die Erfindung angewendet wird.The process of semiconductor manufacturing involves many process steps. First, based on 1 (a) to 1 (f) a wiring method is described as an example of a method to which the invention is applied.

1(a) zeigt eine Schnittansicht eines Wafers mit einer ersten darauf ausgebildeten Verdrahtungsschicht. Auf der Oberfläche eines Wafer-Substrats 1 mit einem darauf ausgebildeten Transistorabschnitt wird ein Isolierfilm 2 ausgebildet, auf dem wiederum eine Verdrahtungsschicht 3 wie z.B. eine Aluminiumschicht ausgebildet wird. Zur Verbindung mit dem Transistor werden Kontaktlöcher in dem Isolierfilm 2 hergestellt, weshalb die mit 3' bezeichneten Bereiche in der Verdrahtungsschicht, die den Kontaktlöchern entsprechen, etwas eingedrückt werden. In einem in 1(b) gezeigten Verdrahtungsverfahren für die zweite Schicht werden ein Isolierfilm 4 und eine metallische Aluminiumschicht 5 auf der ersten Schicht ausgebildet; außerdem wird auf die Aluminiumschicht eine Fotoresistschicht 6 aufgebracht, um durch Belichtung aus der Aluminiumschicht ein Verdrahtungsmuster herzustellen. Als Nächstes wird, wie in 1(c) gezeigt, ein Verdrahtungsbild von der zweiten Schicht mit Hilfe eines Steppers 7 durch Belichtung auf die Fotoresistschicht 6 übertragen. Dabei werden, wenn die Oberfläche der Fotoresistschicht 6 konkav-konvex ist, die konkaven und konvexen Abschnitte 8 auf der Oberfläche der Fotoresistschicht nicht gleichzeitig scharf abgebildet, wodurch es zu einer unzureichenden Auflösung kommt, was ein schwer wiegendes Problem darstellt. 1 (a) shows a sectional view of a wafer with a first wiring layer formed thereon. On the surface of a wafer substrate 1 with a transistor portion formed thereon becomes an insulating film 2 formed on the turn a wiring layer 3 such as an aluminum layer is formed. For connection to the transistor, contact holes are formed in the insulating film 2 made, why the with 3 ' designated areas in the wiring layer, which correspond to the contact holes are pressed slightly. In an in 1 (b) The wiring method for the second layer shown becomes an insulating film 4 and a metallic aluminum layer 5 formed on the first layer; In addition, a photoresist layer is applied to the aluminum layer 6 applied to produce a wiring pattern by exposure from the aluminum layer. Next, as in 1 (c) shown a wiring pattern of the second layer by means of a stepper 7 by exposure to the photoresist layer 6 transfer. In doing so, when the surface of the photoresist layer 6 is concavo-convex, the concave and convex portions 8th not simultaneously sharply imaged on the surface of the photoresist layer, resulting in insufficient resolution, which is a serious problem.

Zur Beseitigung der oben genannten Unannehmlichkeiten ist das nachstehende Planarisierungsverfahren für die Substrat-Oberfläche untersucht worden. Nach dem in 1(a) gezeigten Schritt erfolgt ein Polieren, nachdem die Isolierschicht 4, wie in 1(d) gezeigt, mit einem noch zu beschreibenden Verfahren gebildet worden ist, so dass die Schicht 4 bis zu der Ebene 9 in derselben Abbildung flach wird. Auf diese Weise wird der Zustand gemäß 1(e) erhalten. Danach werden eine metallische Aluminiumschicht 5 und eine Fotoresistschicht 6 ausgebildet, gefolgt von einem Belichten mit dem Stepper 7, wie in 1(f) gezeigt. In diesem Zustand tritt das oben genannte Problem der unzureichenden Auflösung nicht auf.To eliminate the above inconveniences, the following substrate surface planarization method has been investigated. After the in 1 (a) shown step is a polishing after the insulating layer 4 , as in 1 (d) has been formed with a method to be described, so that the layer 4 up to the level 9 in the same picture becomes flat. In this way the state becomes according to 1 (e) receive. Thereafter, a metallic aluminum layer 5 and a photoresist layer 6 formed, followed by exposure to the stepper 7 , as in 1 (f) shown. In this condition, the above-mentioned problem of insufficient resolution does not occur.

In 2 ist ein chemisch-mechanisches Polierverfahren gezeigt, das bisher üblicherweise zum Planarisieren des besagten Isolierfilmmusters verwendet wurde. Ein Polierpolster 11 ist auf einen Abrichtteller 12 geklebt und dreht sich mit diesem. Als das Polierpolster 11 wird z.B. ein Polster verwendet, das durch Zuschneiden und Formen eines Urethanschaumstoffs zu einer dünnen Matte erhalten wird. Ein geeignetes Material und eine feine Oberflächenstruktur werden unter verschiedenen Materialien und feinen Oberflächenstrukturen je nach der Art des Werkstücks und dem Grad der letztlich zu erzielenden Oberflächenrauigkeit ausgewählt. Auf der anderen Seite wird der zu bearbeitende Wafer 1 mit einem elastischen Andruckpolster 13 auf einem Wafer-Halter 14 fixiert. Während sich der Wafer-Halter 14 dreht, wird der Wafer gegen die Oberfläche des Polierpolsters 11 gedrückt, und eine Polierpaste 15 wird auf das Polierpolster gegeben, wodurch die konvexen Bereiche des Isolierfilms 4 auf der Wafer-Oberfläche wegpoliert werden, um so eine ebene Oberfläche zu erhalten.In 2 there is shown a chemical-mechanical polishing process heretofore commonly used to planarize said insulating film pattern. A polishing pad 11 is on a dressing plate 12 glued and turns with this. As the polishing pad 11 For example, a pad is used which is obtained by cutting and molding a urethane foam into a thin mat. A suitable material and a fine surface structure are selected from various materials and fine surface structures depending on the kind of the workpiece and the degree of surface roughness to be finally achieved. On the other side is the wafer to be processed 1 with an elastic pressure pad 13 on a wafer holder 14 fixed. While the wafer holder 14 turns, the wafer is against the surface of the polishing pad 11 pressed, and a polishing paste 15 is applied to the polishing pad, whereby the convex portions of the insulating film 4 on the wafer surface to obtain a flat surface.

Zum Polieren eines solchen Isolierfilms, z.B. einer Siliciumdioxidschicht, wird im Allgemeinen kolloidales Siliciumdioxid als Polierpaste benutzt. Kolloidales Siliciumdioxid liegt in der Form einer Suspension feiner Siliciumdioxidteilchen mit einem Durchmesser von ca. 30 nm in einer wässrigen Alkalilösung wie z.B. einer Kaliumhydroxidlösung vor. Wegen einer zusätzlichen chemischen Wirkung bei Anwesenheit von Alkali ist die Verwendung von kolloidalem Siliciumdioxid dadurch gekennzeichnet, dass eine sehr hohe Bearbeitungseffizienz und eine glatte Oberfläche mit geringeren Bearbeitungsschäden im Vergleich zu einem mechanischen Polieren nur mit einem Schleifmittel erhalten werden. Dieses Verfahren mit der Zufuhr von Polierpaste zwischen dem Polierpolster und dem Werkstück während der Bearbeitung ist auch als schleifmittelfreies Polierverfahren bekannt.To the Polishing such an insulating film, e.g. a silicon dioxide layer, In general, colloidal silica is used as a polishing paste. Colloidal silica is in the form of a suspension of finer Silica particles with a diameter of about 30 nm in one aqueous Alkaline solution as e.g. a potassium hydroxide solution in front. Because of an additional chemical effect in the presence of alkali is the use of colloidal silica characterized in that a very high machining efficiency and a smooth surface with minor processing damage compared to a mechanical polishing with only one abrasive to be obtained. This method with the supply of polishing paste between the polishing pad and the workpiece during machining is too known as abrasives-free polishing process.

Bei dem herkömmlichen Wafer-Planarisierungsverfahren unter Verwendung eines solchen schleifmittelfreien Polierverfahrens treten ganz allgemein zwei schwer zu lösende Probleme auf. Ein Problem ist eine Mustergrößenabhängigkeit, d.h. bei bestimmten Arten von Mustern oder einem bestimmten Höhenunterschied ist es nicht möglich, eine ausreichende Planarisierung zu erreichen. Das andere Problem betrifft die sehr hohen Kosten der für das Polierverfahren nötigen Verbrauchsmaterialien. Diese Probleme werden im Folgenden ausführlich beschrieben.at the conventional one Wafer planarization process using such an abrasive-free Polishing process are generally two difficult to solve problems on. One problem is pattern size dependency, i. at certain Types of patterns or a specific height difference is not possible, to achieve sufficient planarization. The other problem concerns the very high cost of consumables needed for the polishing process. These problems are described in detail below.

Im Allgemeinen sind auf einem Halbleiter-Wafer Muster mit verschiedenen Größen und Höhenunterschieden ausgebildet. Bei einem Halbleiter-Speichermodul ist zum Beispiel, wie in 3(a) gezeigt, ein Chip grob in vier Blöcke unterteilt, und in jedem Block sind regelmäßig und dicht feine Speicherzellen ausgebildet, wobei der Zellenteil als Speichernetzabschnitt 16 bezeichnet wird. Entlang der Grenzen von vier Speichernetzabschnitten ist eine periphere Schaltung 17 zur Ermöglichung des Zugriffs auf die Speicherzellen vorgesehen. Bei einem typischen dynamischen Speicher hat ein Chip eine Größe von ca. 7 mm × 20 mm, und die Breite der peripheren Schaltung 17 beträgt ca. 1 mm. In der Schnittansicht des Chips entlang der Linie A-A' ist, wie in 3(b) gezeigt, die durchschnittliche Höhe eines Speichernetzabschnitts 16H ca. 0,5 bis 1 μm höher als die eines peripheren Schaltungsabschnitts 17L. Wird ein Isolierfilm 4 von ca. 1 bis 2 μm Dicke auf einem solchen Stufenmuster aufgebracht, entspricht eine Profilform 31 des Oberflächenabschnitts im Wesentlichen der Stufenform des Grundmusters.In general, patterns of different sizes and height differences are formed on a semiconductor wafer. For example, in a semiconductor memory module, as in FIG 3 (a) shown, a chip roughly divided into four blocks, and in each block are formed regularly and dense fine memory cells, the cell part as a storage network section 16 referred to as. Along the boundaries of four storage network sections is a peripheral circuit 17 to provide access to the memory cells. In a typical dynamic memory, a chip has a size of about 7 mm × 20 mm, and the width of the peripheral circuit 17 is about 1 mm. In the sectional view of the chip along the line AA 'is, as in 3 (b) shown, the average height of a storage network section 16H about 0.5 to 1 μm higher than that of a peripheral circuit section 17L , Will be an insulating film 4 of about 1 to 2 microns thickness applied to such a stepped pattern, corresponds to a profile shape 31 of the surface portion substantially the step shape of the basic pattern.

Bei dem vorgesehenen Planarisierungsverfahren nach der vorliegenden Erfindung soll der Isolierfilm 4 auf der Wafer-Oberfläche abgeflacht werden, wie mit der Strichpunktlinie 32 gezeigt. Bei Verwendung eines weichen Polierpolsters aus einem Polyurethanschaumstoff wie er oft für den angedachten Zweck benutzt wird, wird die vorgesehene Planarisierung jedoch nicht erreicht, weil die Poliergeschwindigkeit musterabhängig ist. Insbesondere wird, wie in 4 gezeigt, bei Benutzung eines weichen Polierpolsters 11L die Oberfläche des Polierpolsters aufgrund des Polierdrucks entsprechend der durchgezogenen Linie 30 in der Abbildung verformt. Ein feines Muster mit einer Größe im Mikrometerbereich wird in kurzer Zeit aufgrund der Druckkonzentration flach poliert, aber im Falle eines großen Musters mit einer Größe im Millimeterbereich ist die Poliergeschwindigkeit zu niedrig, weil die darauf einwirkende Last in Form eines verteilten Drucks erzeugt wird. Folglich entspricht die Profilform nach dem Polieren der gestrichelten Linie 34 in der Abbildung, so dass immer noch ein Höhenunterschied d verbleibt.In the proposed Planarisierungsverfahren according to the present invention, the insulating film 4 be flattened on the wafer surface, as with the dashed line 32 shown. However, when using a soft polyurethane foam pad as often used for the intended purpose, the intended planarization is not achieved because the polishing rate is pattern dependent. In particular, as in 4 shown when using a soft polishing pad 11L the surface of the polishing pad due to the polishing pressure corresponding to the solid line 30 deformed in the picture. A fine pattern with a size in the micrometer range is polished flat in a short time due to the pressure concentration, but in the case of a large pattern with a size in the millimeter range, the polishing rate is too low because the load applied thereto is generated in the form of a distributed pressure. Consequently, the profile shape after polishing corresponds to the dashed line 34 in the picture, so that there is still a height difference d remaining.

Die Ebenheit kann verbessert werden, indem man das Polierpolster härter macht, aber in diesem Fall tritt ein neues Problem einer stärkeren Ungleichmäßigkeit bei der Bearbeitung in der Wafer-Ebene auf sowie ein Problem der Bearbeitungsschäden, wie dies nachstehend beschrieben wird. Was die Ursache einer stärkeren Ungleichmäßigkeit bei der Bearbeitung betrifft, die bei Verwendung eines härteren Polsters auftritt, so ist diese wissenschaftlich noch nicht geklärt. Es wird jedoch angenommen, dass die Wahrscheinlichkeit, dass Schleifmittel, das auf die Oberfläche des Polierpolsters gegeben wird, in strukturell feinen Bereichen auf der Polsteroberfläche eingeschlossen wird und zwischen das Polster und das zu bearbeitende Substrat gelangt, variiert, und dass diese Variation einen Einfluss auf die Bearbeitung hat. Für das Halbleiter-Verdrahtungsverfahren darf eine solche Ungleichmäßigkeit ±5 Prozent oder weniger betragen. Derzeit ist eine Obergrenze für die Härte des Polierpolsters ca. 10 kg/mm² bezogen auf den Elastizitätsmodul. Daher kann bei einem Halbleiterbauteil, bei dem verschiedene Muster, einschließlich kleiner und großer Muster, vom Millimeter- bis zum Mikrometerbereich miteinander kombiniert sind, z.B. bei einem Speichermodul, kein zufrieden stellender Planarisierungseffekt erwartet werden. Aus diesem Grund sind die Produkte, bei denen ein solches Polierpolster benutzt werden kann, auf Halbleiterprodukte beschränkt, die keine sehr großen Muster aufweisen, z.B. auf LSI-Schaltkreise.The flatness can be improved by making the polishing pad harder, but in this case, a new problem of greater unevenness in wafer-level processing as well as a problem of processing damage, as described below, arises. As for the cause of a greater unevenness in the processing, which occurs when using a harder pad, so this is not yet scientifically clarified. However, it is believed that the likelihood that abrasive applied to the surface of the polishing pad is trapped in structurally fine areas on the pad surface and passes between the pad and the substrate to be processed varies and that this variation has an impact the processing has. For the semiconductor wiring method, such unevenness may be ± 5 percent or less. Currently, an upper limit for the hardness of the polishing pad about 10 kg / mm ² based on the modulus of elasticity. Therefore, in a semiconductor device in which various patterns, including small and large patterns, from the millimeter to the micrometer range are combined with each other, for example, a memory module, a satisfactory planarization effect can not be expected. For this reason, the products in which such a polishing pad can be used are limited to semiconductor products that do not have very large patterns, for example, on LSI circuits.

Als ein Polierpolster mit Eigenschaften, die zwischen harten und weichen Polierpolstern liegen, wird in der japanischen Patent-Offenlegungsschrift Hei 6-208980 ein Polierpolster beschrieben, das ein weiches Polster und in Teile des weichen Polsters eingebettete harte Polierkörner aufweist. Die damit erzielten Poliereigenschaften sind jedoch nahezu die gleichen wie mit einem Polierpolster mittlerer Härte.When a polishing pad with properties that are between hard and soft Polishing pads, is disclosed in Japanese Patent Laid-Open Hei 6-208980 described a polishing pad, which is a soft pad and having hard polishing grains embedded in parts of the soft pad. However, the polishing properties achieved are almost the same as with a polishing pad medium hardness.

Das zweite Ziel, das mit dem Planarisierungsverfahren für einen Halbleiter-Wafer auf der Grundlage des vorstehenden herkömmlichen schleifmittelfreien Polierverfahrens erreicht werden soll, ist die Senkung der hohen Betriebskosten. Diese sind auf einen niedrigen Wirkungsgrad der beim schleifmittelfreien Polierverfahren benutzten Polierpaste zurückzuführen. Insbesondere für ein ultraglattes Polieren ohne Polierfehler ist es nötig, dass eine Polierpaste, z.B. kolloidales Siliciumdioxid, mit einer Rate von mehreren Hundert Kubikzentimetern pro Minute oder mehr zugeführt wird. Der größere Teil der Paste wird jedoch verschwendet, ohne zur eigentlichen Bearbeitung beizutragen. Die Kosten einer hochreinen Polierpaste für Halbleiter sind sehr hoch, und die Kosten für das planarisierende Polierverfahren sind größtenteils abhängig von der Polierpaste. Daher besteht ein dringender Wunsch nach einer Verbesserung in diesem Punkt.The second goal, that with the planarization process for a Semiconductor wafer based on the above conventional abrasives-free Polishing method is to be achieved, is the reduction of high Operating cost. These are due to a low efficiency of attributed to polishing agent used in the abrasive-free polishing process. Especially for a Ultra-smooth polishing without polishing defects, it is necessary that a polishing paste, e.g. colloidal silica, at a rate of several hundred Cubic centimeters per minute or more. The bigger part however, the paste is wasted without contributing to the actual processing. The cost of a high purity polishing paste for semiconductors is very high, and the cost of The planarizing polishing process is largely dependent on the polishing paste. Therefore, there is an urgent desire for one Improvement in this point.

Als ein anderes Verfahren nach dem Stand der Technik als die oben beschriebenen Verfahren ist auf Seite 80 bis 85 in den „Proceedings in the 1st International ABTEC Conference" (Seoul, November 1993) ein Bearbeitungsverfahren mit gebundenem Schleifmittel beschrieben, bei dem ein schnell drehender Schleifstein benutzt wird, der durch Binden von Schleifmittel mit einem Metallpulver oder einem Kunstharz hergestellt wird. Bekanntlich weist dieses Verfahren jedoch den Nachteil auf, dass oft feine Kratzer auf der bearbeiteten Oberfläche auftreten. Weiterhin ist zur Lösung dieses Problems der Kratzer in der japanischen Patent-Offenlegungsschrift Hei 6-302568 ein Planarisierungsverfahren mit einem feinen Schleifstein mit einem sehr kleinen Korndurchmesser beschrieben, der durch Elektrophorese hergestellt wird. Weil der Schleifstein selbst jedoch hart ist, besteht auch nach diesem Verfahren das Problem von Kratzern, die durch Staub oder dergleichen in dem benutzten Polierfluid oder in der Arbeitsumgebung verursacht werden.As another prior art method than the methods described above, on page 80-85 of the Proceedings in the 1st International ABTEC Conference (Seoul, November 1993) there is described a bonded abrasive machining method in which a high speed whetstone is used However, this method has the drawback that fine scratches often occur on the machined surface, and, in order to solve this problem, the scratch is disclosed in Japanese Patent Laid-Open Publication Hei 6-302568 a planarization method with a fei described a grindstone with a very small grain diameter, which is prepared by electrophoresis. However, since the grindstone itself is hard, even after this process, there is a problem of scratches caused by dust or the like in the polishing fluid used or in the working environment.

Eine Technik zum Erzeugen einer endverarbeiteten Oberfläche mittels mehrerer Polierschritte, die die Merkmale aus dem Oberbegriff von Anspruch 1 umfasst, ist in JP-01042823 A offenbart.A Technique for creating a finished surface by means of several polishing steps, the features of the preamble of Claim 1 is disclosed in JP-01042823 A discloses.

Bei dem herkömmlichen Planarisierungsverfahren für Halbleiter-Wafer mit dem schleifmittelfreien Polierverfahren gibt es, wie oben erläutert, keine Bedingung, die das gleichzeitige Planarisieren sowohl eines feinen Musters im Mikrometerbereich als auch großer Muster im Millimeterbereich gestattet. Daher ist es bisher schwierig gewesen, dieses herkömmliche Verfahren bei der Herstellung von integrierten Halbleiterschaltkreisen mit verschiedenen großen und kleinen Mustern wie z.B. bei LSI-Speichermodulen anzuwenden. Darüber hinaus waren die hohen Betriebskosten für dieses Polierverfahren ein großer Nachteil für seine Anwendung in der Massenproduktion.at the conventional one Planarization method for Semiconductor wafer with the abrasive-free polishing process gives it, as explained above, no condition requiring the simultaneous planarization of both fine pattern in the micrometer range as well as large patterns in the millimeter range allowed. Therefore, it has been difficult, this conventional Process in the manufacture of semiconductor integrated circuits with different big and small patterns such as with LSI memory modules apply. About that In addition, the high operating costs for this polishing process were a big disadvantage for his Application in mass production.

Ein Zweck der vorliegenden Erfindung ist die Überwindung der vorstehend beschriebenen Nachteile des bisherigen Stands der Technik und die Bereitstellung eines Bearbeitungsverfahrens zum Planarisieren von Abschnitten mit großen und feinen Mustern in einer einzigen Ebene ohne irgendwelche Bearbeitungsschäden zu verursachen, sowie einer Vorrichtung für besagtes Polierverfahren.One The purpose of the present invention is to overcome the above-described Disadvantages of the prior art and the provision a machining method for planarizing sections with huge and fine patterns in a single layer without causing any processing damage, and a device for said polishing method.

Ein weiterer Zweck der vorliegenden Erfindung ist die Bereitstellung eines Verarbeitungsverfahrens mit niedrigen Betriebskosten sowie einer Vorrichtung für das Verarbeitungsverfahren.One Another purpose of the present invention is the provision a processing method with low operating costs as well a device for the processing method.

Offenlegung der ErfindungDisclosure of the invention

Das Problem der Bearbeitungsschäden an sehr feinen Mustern, die bei Verwendung eines harten Polierwerkzeugs leicht auftreten können, kann gelöst werden, indem nicht alle Muster in einem einzigen Bearbeitungsschritt bearbeitet werden, wie nach dem bisherigen Stand der Technik, sondern indem zuerst nur die feinen Muster, die leicht beschädigt werden können, mit einem weichen Polierwerkzeug planarisiert werden und anschließend die großen Muster auf hoch effiziente Weise mit hoher Bearbeitungskraft mit einem harten Polierwerkzeug wie z.B. einem harten Schleifstein oder Polierpolster planarisiert werden, wie durch das Verfahren nach Anspruch 1 vorgeschrieben.The Problem of processing damage on very fine patterns when using a hard polishing tool can easily occur can be solved Be careful by not all patterns in a single processing step be processed, as in the prior art, but First, only the fine patterns that are easily damaged can, be planarized with a soft polishing tool and then the huge Pattern in a highly efficient manner with high processing power a hard polishing tool such as a hard grindstone or Polishing pads are planarized, as by the method according to Claim 1 prescribed.

Weil das Bearbeitungsverfahren mit festem Schleifmittel nach der vorliegenden Erfindung eine bestimmte Art von Schleifstein benutzt und die Bearbeitungsbedingungen am besten entsprechend den physikalischen Eigenschaften eines Werkstücks ausgewählt werden, ist es möglich, auch wenn das benutzte Polierwerkzeug hart ist, ein Planarisierungsverfahren mit geringer Musterabhängigkeit und geringer Ungleichmäßigkeit der Bearbeitungsgeschwindigkeit in der Substratebene zu erhalten. Daneben lassen sich sehr niedrige Betriebskosten realisieren, weil keine teure Polierpaste nötig ist. Außerdem wird das Waschen nach der Bearbeitung einfacher.Because the solid abrasive machining method of the present invention Invention uses a certain type of grindstone and the processing conditions best selected according to the physical properties of a workpiece, Is it possible, even if the polishing tool used is hard, a planarization process with low pattern dependence and low unevenness to obtain the processing speed in the substrate plane. In addition, very low operating costs can be realized because no expensive polishing paste needed is. Furthermore Washing becomes easier after processing.

Wenn darüber hinaus Kanten von sehr feinen Mustern, die anfällig für Bearbeitungsschäden sind, und Bereiche großer Muster, die leicht herausfallen können, zuvor mit einem weichen Polierpolster geringer Steifigkeit poliert, geschliffen und abgerundet werden und danach mit einem harten Polierpolster planarisiert werden, das eine hohe Formgebungsfunktion aufweist, ist es möglich, eine zufrieden stellend bearbeitete Oberfläche mit geringerer Musterbreitenabhängigkeit und frei von Bearbeitungsschäden zu erhalten.If about that In addition, edges of very fine patterns, which are susceptible to processing damage, and areas big Patterns that can easily fall out, previously with a soft Polished pad low stiffness polished, ground and rounded and then be planarized with a hard polishing pad, which has a high shaping function, it is possible to have a satisfactory machined surface with less pattern width dependence and free from processing damage to obtain.

Kurzbeschreibung der ZeichnungenBrief description of the drawings

1(a) bis 1(f) sind Diagramme zur Erläuterung eines Verfahrens zum Planarisieren einer Wafer-Oberfläche. 1 (a) to 1 (f) Fig. 10 are diagrams for explaining a method of planarizing a wafer surface.

2 ist ein Diagramm zur Erläuterung eines chemisch-mechanischen Polierverfahrens. 2 is a diagram for explaining a chemical mechanical polishing method.

3(a) ist eine Aufsicht eines Halbleiter-Speichermoduls, und 3(b) ist eine Schnittansicht desselben. 3 (a) is a plan view of a semiconductor memory module, and 3 (b) is a sectional view of the same.

4 ist ein Diagramm zur Erläuterung eines Problems bei einem Polierverfahren mit einem weichen Polierpolster. 4 FIG. 15 is a diagram for explaining a problem in a polishing method with a soft polishing pad. FIG.

5 ist ein Diagramm zur Erläuterung des Aufbaus des in der vorliegenden Erfindung benutzten Schleifsteins. 5 Fig. 12 is a diagram for explaining the structure of the grindstone used in the present invention.

6 ist ein Diagramm zur Erläuterung eines Problems bei einem Polierverfahren mit einem harten Polierpolster. 6 FIG. 15 is a diagram for explaining a problem in a polishing method with a hard polishing pad. FIG.

7(a) ist ein Diagramm zur Erläuterung der Polierbedingungen nach dem Stand der Technik, und 7(b) ist ein Diagramm zur Erläuterung der Polierbedingungen bei der vorliegenden Erfindung. 7 (a) is a diagram for explaining the polishing conditions of the prior art, and 7 (b) Fig. 10 is a diagram for explaining the polishing conditions in the present invention.

8(a) bis 8(e) sind Diagramme zur Erläuterung einer Ausführungsform der vorliegenden Erfindung. 8 (a) to 8 (e) Fig. 10 are diagrams for explaining an embodiment of the present invention.

9 ist ein Diagramm, das ein Beispiel für den Aufbau einer geeigneten Bearbeitungsvorrichtung zur Anwendung der Ausführungsformen der vorliegenden Erfindung zeigt. 9 is a diagram that gives an example of shows the construction of a suitable processing apparatus for applying the embodiments of the present invention.

10(a) bis 10(e) sind Schnittansichten eines Halbleiterbauteils, die ein Herstellungsverfahren für das Halbleiterbauteil zeigen. 10 (a) to 10 (e) FIG. 15 are sectional views of a semiconductor device showing a manufacturing method of the semiconductor device. FIG.

11 ist eine Aufsicht des in 10(e) gezeigten Bauteils. 11 is a supervision of the in 10 (e) shown component.

Beste Ausführungsform der ErfindungBest embodiment the invention

Eine Ausführungsform der vorliegenden Erfindung wird im Folgenden ausführlich beschrieben. Ein spezieller Schleifstein mit einer optimal kontrollierten Härte wird anstelle des herkömmlichen Polierpolster in der in 2 gezeigten Vorrichtung verwendet. Wie zuvor in Zusammenhang mit dem bisherigen Stand der Technik erläutert, sind mehrere Verfahren zum Planarisieren der Oberfläche eines Halbleiter-Wafers mit einem feinkörnigen Schleifstein bekannt. Alle diese Verfahren haben jedoch den Nachteil, dass auf der bearbeiteten Oberfläche oft feine Kratzer entstehen. Daher befinden sie sich noch nicht in einem Stadium der praktischen Anwendung.An embodiment of the present invention will be described in detail below. A special grindstone with an optimally controlled hardness is used in place of the conventional polishing pad in the 2 used device shown. As previously explained in connection with the prior art, several methods for planarizing the surface of a semiconductor wafer with a fine-grained whetstone are known. However, all these methods have the disadvantage that often arise on the machined surface fine scratches. Therefore, they are not yet in a stage of practical application.

Bisher ist angenommen worden, dass das Auftreten dieser Kratzer hauptsächlich auf eine zu große Korngröße der Schleifkörner zurückzuführen ist. In Untersuchungen haben die Anmelder der vorliegenden Erfindung jedoch festgestellt, dass dies einem zu hohen Elastizitätsmodul des Schleifsteins zuzuschreiben ist und weniger der Größe der Schleifkörner.So far It has been assumed that the occurrence of these scratches mainly on one too big Grain size of the abrasive grains is due. In investigations, the applicants have the present invention however, found that this is too high a modulus of elasticity of the grindstone and less the size of the abrasive grains.

Anstelle des oben genannten dichten und harten Schleifsteins wird ein sehr weicher Schleifstein benutzt, in dem die Schleifkörner 21 mit einem weichen Harz 22 lose gebunden sind, wie in 5 gezeigt. Genau genommen hat der Schleifstein einen Elastizitätsmodul von 5 bis 500 kg/mm², und daher beträgt seine Härte ein Zehntel bis ein Hundertstel der Härte herkömmlicher Schleifsteine. Im Gegensatz dazu ist er fünf- bis fünfzigmal härter als harte Polierpolster wie z.B. Polyurethan-Hartschaum, der bisher in dem Anwendungsgebiet der Erfindung benutzt worden ist.Instead of the above dense and hard grindstone, a very soft grindstone is used, in which the abrasive grains 21 with a soft resin 22 are loosely bound, as in 5 shown. Strictly speaking, the grindstone has a modulus of elasticity of 5 to 500 kg / mm ² , and therefore its hardness is one-tenth to one-hundredth of the hardness of conventional grindstones. In contrast, it is five to fifty times harder than hard polishing pads such as polyurethane rigid foam, which has been used in the field of the invention.

Als Nächstes wird ein Beispiel für ein Verfahren zur Herstellung eines solchen weichen Schleifsteins beschrieben. Als bevorzugte Beispiele für die Schleifkörner 21 werden Körner aus Siliciumdioxid, Ceroxid und Aluminiumoxid genannt. Körner mit einem Durchmesser von 0,01 bis 1 μm können eine hohe Bearbeitungseffizienz bewirken, ohne Kratzer zu verursachen. Als das Harz 22 zum Binden der Schleifkörner wird bei der vorliegenden Erfindung ein hochreines organisches Harz wie z.B. ein Phenolharz bevorzugt. Nach dem Kneten bzw. Mischen mit dem Bindeharz werden die Schleifkörner durch Anwendung eines geeigneten Drucks verfestigt und anschließend bei Bedarf einer Behandlung wie z.B. einem Wärmehärten unterzogen. Bei diesem Herstellungsverfahren kann die Härte des erhaltenen Schleifsteins durch geeignete Auswahl der Art des Bindeharzes und des anzuwendenden Drucks gesteuert werden. Bei den Ausführungsformen der vorliegenden Erfindung wird die Härte des benutzten Schleifsteins auf einen Wert von 5 bis 500 kg/mm² bezogen auf den Elastizitätsmodul eingestellt.Next, an example of a method of manufacturing such a soft grindstone will be described. As preferred examples of the abrasive grains 21 are called grains of silica, ceria and alumina. Grains with a diameter of 0.01 to 1 μm can provide a high processing efficiency without causing scratches. As the resin 22 For bonding the abrasive grains, in the present invention, a high-purity organic resin such as a phenolic resin is preferred. After kneading or mixing with the binder resin, the abrasive grains are solidified by applying an appropriate pressure, and then subjected to a treatment such as heat-curing as needed. In this manufacturing method, the hardness of the obtained grindstone can be controlled by appropriately selecting the type of the binder resin and the pressure to be applied. In the embodiments of the present invention, the hardness of the used grindstone is set to a value of 5 to 500 kg / mm ^{2 in} terms of elastic modulus.

Die Beschreibung wendet sich jetzt einem Beispiel für die Verarbeitung mit einem nach der vorstehenden Beschreibung hergestellten Schleifstein zu. Bei der Bearbeitung einer 1 μm dicken Siliciumdioxidschicht mit einem Schleifstein, der durch Binden von Ceroxidkörnern mit einem Durchmesser von 1 μm mit einem Phenolharz zur Erzielung eines Elastizitätsmoduls von 100 kg/mm² hergestellt wurde, konnte bei allen Arten von Mustern im Bereich von 10 mm bis 0,5 μm eine zufrieden stellend bearbeitete Oberfläche mit einer Oberflächenrauigkeit von 2 nmRa und einer sehr guten Musterbreitenabhängigkeit von 0,3 ± 0,01 μm/min oder weniger bezogen auf die Bearbeitungsgeschwindigkeit erzielt werden. Eine ungleichmäßige Bearbeitung der Wafer-Oberfläche, wie sie bei Verwendung eines harten Polierpolsters auftritt, wurde nicht beobachtet. Dies ist vermutlich auf die Benutzung eines gebundenen Schleifmittels zur Bearbeitung bei der vorliegenden Erfindung im Gegensatz zu der herkömmlichen Bearbeitung mit einem freien Schleifmittel zurückzuführen.The description now turns to an example of processing with a grindstone made as described above. In the processing of a 1 μm-thick silica layer with a grindstone prepared by bonding 1 μm diameter cerium oxide grains with a phenolic resin to give a modulus of elasticity of 100 kg / mm ² , all kinds of patterns in the range of 10 mm to 0.5 μm, a satisfactorily machined surface having a surface roughness of 2 nmRa and a very good pattern width dependency of 0.3 ± 0.01 μm / min or less with respect to the processing speed can be obtained. Uneven processing of the wafer surface, such as occurs when using a hard polishing pad, was not observed. This is presumably due to the use of a bonded abrasive for processing in the present invention as opposed to conventional free abrasive machining.

Obwohl bei dem vorstehenden Bearbeitungsbeispiel nur reines Wasser als Polierfluid zugeführt wird, kann selbstverständlich je nach Art des Werkstücks auch ein alkalisches oder saures Fluid wie bei dem herkömmlichen Polierverfahren zugeführt werden. Besteht das Werkstück aus Siliciumdioxid oder Silicium wird ein alkalisches Fluid bevorzugt, während bei Werkstücken aus Metall wie z.B. Aluminium oder Wolfram ein saures Fluid bevorzugt wird.Even though in the above processing example, only pure water as Supplied polishing fluid can, of course, be depending on the type of workpiece also an alkaline or acidic fluid as in the conventional one Polishing method supplied become. Does the workpiece exist? of silica or silicon, an alkaline fluid is preferred, while for workpieces made of metal, such as Aluminum or tungsten, an acidic fluid is preferred.

Soweit ein höheres Maß an Oberflächenrauigkeit erforderlich ist, ist offensichtlich, dass diese Anforderung durch Bearbeiten der Werkstückoberfläche mit einem weichen Polierpolster nach dem Polieren mit dem oben genannten Schleifstein erfüllt werden kann.So far a higher one Measure surface roughness is required, it is obvious that this requirement Editing the workpiece surface with a soft polishing pad after polishing with the above Grindstone met can be.

Liegt der Elastizitätsmodul des benutzten Schleifsteins außerhalb des oben genannten Bereichs, ist es nicht möglich, eine zufrieden stellende Bearbeitung zu erzielen. Insbesondere wenn der Elastizitätsmodul des benutzten Schleifsteins weniger als 5 kg/mm² beträgt, werden nur Muster mit einer geringen Breite schnell poliert, d.h. die Musterbreitenabhängigkeit wird ausgeprägt, was dazu führt, dass das Speichermodul nicht planarisiert werden kann. Wenn im Gegensatz dazu der Elastizitätsmodul des benutzten Schleifsteins höher als 500 kg/mm² ist, muss das Problem des Verkratzens nach wie vor gelöst werden, unabhängig davon, wie klein der Korndurchmesser des Schleifsteins ist. Mit anderen Worten, nur in dem Elastizitätsmodulbereich von 5 bis 200 kg/mm² des Schleifsteins, wie er hier vorgeschlagen wird, könnte eine für Halbleiter geeignete Bearbeitung erfolgen. Ein noch bevorzugterer Bereich ist 50 bis 150 kg/mm².If the modulus of elasticity of the used grindstone is outside the above range, it is not possible to achieve satisfactory processing. In particular, when the modulus of elasticity of the used grindstone is less than 5 kg / mm ² , only patterns having a narrow width are rapidly polished, that is, the pattern width dependency is pronounced, resulting in that the memory module can not be planarized. In contrast, if the modulus of elasticity of the grindstone used is higher than 500 kg / mm ² , the problem of scratching still needs to be solved, no matter how small the grit diameter of the grindstone is. In other words, only in the modulus of elasticity of 5 to 200 kg / mm ^{2 of} the grindstone as proposed herein, processing suitable for semiconductors may be made. A more preferable range is 50 to 150 kg / mm ² .

Bei Anwendung eines zu hohen Polierdrucks auf das zu polierende Muster mit Blick auf die Verbesserung der Bearbeitungseffizienz kann selbst unter den vorstehenden Bedingungen für den benutzten Schleifstein je nach der Form des zu polierenden Musters ein Problem von Bearbeitungsschäden auftreten, das sich von dem vorstehend beschriebenen Problem des Verkratzens unterscheidet. Dieses Problem der Bearbeitungsschäden wird nachstehend beschrieben.at Apply too high a polishing pressure on the pattern to be polished with a view to improving the processing efficiency can self under the above conditions for the grindstone used depending on the shape of the pattern to be polished, a problem of processing damage occurs that differs from the above-described problem of scratching different. This problem of editing damage will described below.

Wenn das Polieren wie in 6 gezeigt mit einem harten Schleifstein oder Polierpolster 11H erfolgt, kommt die Oberfläche des Polierwerkzeugs bei der Bearbeitung nur mit den konvexen Teilen eines Stufenmusters in Berührung. Wenn dabei ein zu hoher Polierdruck auf das Muster ausgeübt wird, werden die Endbereiche 35 des Musters einem durch die Bearbeitungsreibungskraft verursachten Moment ausgesetzt und können sich ablösen oder zusammenfallen, wie durch die gepunkteten Linien 36 angedeutet, oder an den Basisabschnitten des Musters können feine Risse 37 entstehen. Die Tiefe der Risse 37 ist oft größer als ein gewünschter Planarisierungsgrad, wenn auch je nach Bearbeitungsbedingungen unterschiedlich, was die Zuverlässigkeit des polierten Produkts als Halbleiterbauteil beeinträchtigt. Wegen dieses Problems der Beschädigung feiner Muster war es bisher erforderlich, ein Planarisieren mit einem harten Polierwerkzeug langsam und unter geringer Last (mit geringem Druck) vorzunehmen, weshalb eine sehr lange Bearbeitungszeit nötig war.If polishing as in 6 shown with a hard grindstone or polishing pad 11H takes place, the surface of the polishing tool comes during processing only with the convex parts of a step pattern in touch. If too much polishing pressure is applied to the pattern, the end portions will become 35 of the pattern are subjected to a moment caused by the machining frictional force and may peel off or collapse, as by the dotted lines 36 indicated, or at the base portions of the pattern may be fine cracks 37 arise. The depth of the cracks 37 is often greater than a desired degree of planarization, although varying depending on the processing conditions, which affects the reliability of the polished product as a semiconductor device. Because of this problem of damaging fine patterns, it has heretofore been necessary to perform planarization with a hard polishing tool slowly and under a light load (at low pressure), thus requiring a very long machining time.

Das vorstehende Problem kann durch das Verfahren gelöst werden, das nachstehend beschrieben wird. Die Ursache der genannten Beschädigung des Musters und ein grundlegendes Konzept der vorliegenden Erfindung zur Verhinderung solcher Schäden werden jetzt anhand von 7 beschrieben. In dieser Abbildung zeigen die beiden oberen Diagramme einen Zustand, bei dem konvexe Muster auf einem Wafer-Substrat gegen ein hartes Polierpolster 11H gedrückt werden, während die beiden unteren Diagramme die Verteilung der auf die Muster einwirkenden Beanspruchungen, d.h. die Spannungsverteilungen, zeigen. Unmittelbar nach dem Beginn des Polierens sind die Endbereiche der Muster noch rechtwinklig, so dass sich die Spannung jeweils am Endbereich eines breiten Musters 101 konzentriert, wie bei 102 angegeben, und ein Maximalwert erreicht das Zehnfache oder mehr einer durchschnittlichen Spannung. Auch auf ein schmales Muster 103 wirkt eine Spannung 104 ein, die nahe dem angegebenen Maximalwert liegt. Wenn in dieser Situation eine Relativbewegung zwischen dem Polierpolster und dem Wafer-Substrat stattfindet, wirken Reibungskräfte auf die verschiedenen Bereiche der Muster ein, die proportional zu den genannten Spannungsbeanspruchungen sind. Sind diese Reibungskräfte größer als die mechanische Festigkeit des Materials, aus dem die Muster bestehen, lösen sich Endbereiche der Muster ab oder feine Muster brechen zusammen. Dies ist die Ursache für das Auftreten von Musterschäden.The above problem can be solved by the method which will be described below. The cause of said pattern damage and a basic concept of the present invention for preventing such damage will now be described with reference to FIG 7 described. In this figure, the two upper diagrams show a state in which convex patterns on a wafer substrate against a hard polishing pad 11H while the two lower diagrams show the distribution of the stresses acting on the patterns, ie the stress distributions. Immediately after the beginning of the polishing, the end portions of the patterns are still at right angles, so that the tension is at the end portion of a wide pattern, respectively 101 concentrated, like at 102 and a maximum value reaches ten times or more of an average voltage. Also on a narrow pattern 103 a tension acts 104 on, which is near the specified maximum value. In this situation, when relative movement between the polishing pad and the wafer substrate takes place, frictional forces act on the various areas of the patterns which are proportional to the said stress stresses. If these frictional forces are greater than the mechanical strength of the material of which the patterns make up, end portions of the patterns will separate or fine patterns will collapse. This is the cause of pattern damage.

Das Problem der Musterschäden, das auf die vorstehende Spannungskonzentration in der ersten Phase der Bearbeitung zurückzuführen ist, kann überwunden werden, indem Kanten, die Spannungskonzentrationen bewirken, sowie feine Muster vor der Bearbeitung entfernt werden. Insbesondere kann das fragliche Problem wie in 7(b) gezeigt durch Abrunden der Kanten 105 des breiten Musters sowie durch Verringern der Höhe des feinen Musters und Abrunden der Kanten desselben, wie bei 106 gezeigt, gelöst werden. Die Spannungsverteilung solcher Muster ist nicht konzentriert, wie das untere Diagramm zeigt, so dass ein höherer Polierdruck angewendet werden kann, selbst wenn ein härteres Polierwerkzeug als nach dem bisherigen Stand der Technik benutzt wird. Folglich wird es möglich, eine Bearbeitung mit einer geringeren Musterbreitenabhängigkeit in kurzer Zeit zu realisieren.The problem of pattern damage due to the above stress concentration in the first stage of processing can be overcome by removing edges that cause stress concentrations as well as fine patterns before processing. In particular, the problem in question may be as in 7 (b) shown by rounding off the edges 105 of the wide pattern, and by reducing the height of the fine pattern and rounding the edges thereof, as in 106 shown to be solved. The stress distribution of such patterns is not concentrated, as the lower diagram shows, so that a higher polishing pressure can be applied even if a harder polishing tool than the prior art is used. Consequently, it becomes possible to realize a processing with a smaller pattern width dependency in a short time.

Das vorstehende Grundkonzept kann durch Durchlaufen von zwei Polierschritten realisiert werden. Hierzu wird jetzt ein konkretes Beispiel anhand von 8(a) bis 8(e) beschrieben. In einem ersten Schritt (8(a) und 8(b)) wird eine zu bearbeitende Wafer-Oberfläche 31 etwa eine Minute lang mit einem weichen Polierpolster 11L (ein Polster mit feinen Poren in der Polsteroberfläche, z.B. SUPREME-RN, ein Produkt von RODEL NITTA Co.) und einer Polierpaste (nicht gezeigt) poliert. Als die Polierpaste kann jede der allgemein üblichen Substanzen wie kolloidales Siliciumdioxid, Ceroxid und Aluminiumoxid verwendet werden. Wie in 8(c) gezeigt, wurden feine Musterbereiche im Submikrometerbereich, die vor der Bearbeitung vorhanden waren, durch Polieren beseitigt, und auch die Kanten großer Muster wurden abgerundet.The above basic concept can be realized by going through two polishing steps. Here is a concrete example based on 8 (a) to 8 (e) described. In a first step ( 8 (a) and 8 (b) ) becomes a wafer surface to be processed 31 for about a minute with a soft polishing pad 11L (a pad with fine pores in the pad surface, eg, SUPREME-RN, a product of RODEL NITTA Co.) and a polishing paste (not shown) are polished. As the polishing paste, any of the common substances such as colloidal silica, ceria and alumina may be used. As in 8 (c) As shown, fine sub-micron pattern areas existing before processing were removed by polishing, and the edges of large patterns were also rounded off.

Als zweiter Schritt erfolgt für etwa 3 Minuten ein Polieren mit einem harten Polierwerkzeug 11H, das eine hervorragende Planarisierungswirkung besitzt, z.B. ein Schleifstein mit dem in 5 gezeigten Aufbau. Weil feine Muster, die leicht beschädigt werden können, bereits in dem vorstehend beschriebenen ersten Schritt entfernt worden sind, entstehen selbst bei Verwendung eines härteren Polierwerkzeugs als im ersten Schritt keine Risse in den Basisabschnitten der feinen Muster, und es ist möglich, ein beschädigungsfreies Planarisierungsverfahren wie in 8(c) gezeigt durchzuführen.As a second step, polish with a hard polishing tool for about 3 minutes 11H which has an excellent planarizing effect, eg a whetstone with the in 5 shown construction. Because fine patterns that can be easily damaged, already described in the above In the first step, even if a harder polishing tool is used than in the first step, no cracks are generated in the base portions of the fine patterns, and it is possible to use a damage-free planarization method as shown in FIG 8 (c) to perform shown.

Für das im zweiten Polierschritt benutzte Polierwerkzeug gelten keine besonderen Einschränkungen, sofern es die Wafer-Oberfläche mit einer hohen Drehzahl plan polieren kann. Nicht nur der Schleifstein zum Polieren, sondern auch eine allgemein übliche Kombination eines herkömmlichen harten Polierpolsters aus Polyurethanschaumstoff mit kolloidalem Siliciumdioxid sind geeignet. Mit einem Schleifstein mit einem Elastizitätsmodul von 5 bis 500 kg/mm² kann jedoch in kurzer Zeit eine ebene, rissfreie polierte Oberfläche erhalten werden.There are no particular limitations on the polishing tool used in the second polishing step, as long as it can polish the wafer surface flat at a high speed. Not only the whetstone for polishing but also a common combination of a conventional hard polyurethane foam pad with colloidal silica are suitable. However, with a grindstone having a modulus of elasticity of 5 to 500 kg / mm ² , a flat, crack-free polished surface can be obtained in a short time.

Indem zuerst mit einem weichen Werkzeug die Musterbereiche entfernt werden, die leicht abbrechen können, und danach ein Planarisierungsverfahren mit einem harten Werkzeug mit hoher Steifigkeit und ausgezeichneter Formgebungsfunktion durchgeführt wird, kann eine polierte Oberfläche erhalten werden, die im Wesentlichen frei von Beschädigungen ist. Diese Wirkung wurde erstmals bei konkreten Versuchen durch die Anmelder der vorliegenden Erfindung festgestellt. Das Verfahren zur Erzielung einer fertig bearbeiteten Oberfläche durch eine Reihe von Polierschritten war schon zuvor bekannt und ist z.B. in den japanischen Patent-Offenlegungsschriften Sho 1-42823 und Hei 2-267950 beschrieben. Bei allen diesen bekannten Verfahren folgt auf einen Polierschritt mit hoher Bearbeitungseffizienz, der jedoch leicht Schäden verursachen kann, ein Glättungsschritt, der dazu dient, die in dem Polierschritt verursachten Schäden zu beseitigen. Zu diesem Zweck ist das in dem ersten Schritt benutzte Polierpolster härter als das im zweiten Schritt benutzte Polster. Bei der vorliegenden Erfindung ist es jedoch im Gegensatz dazu beabsichtigt, zuerst die Ursache für diese Bearbeitungsschäden zu beseitigen, weshalb sich das technische Konzept der vorliegenden Erfindung ganz erheblich von dem der bekannten Verfahren unterscheidet.By doing first with a soft tool the pattern areas are removed, which can easily break off, and then a planarization process with a hard tool is performed with high rigidity and excellent shaping function, can be a polished surface which are essentially free from damage is. This effect was first demonstrated in concrete experiments the applicants of the present invention found. The procedure to achieve a finished surface through a series of polishing steps was previously known and is e.g. in Japanese Patent Laid-Open Publications Sho 1-42823 and Hei 2-267950. For all these known Method follows a polishing step with high processing efficiency, however, it is easily damaged can cause a smoothing step, which serves to eliminate the damage caused in the polishing step. For this purpose, the polishing pad used in the first step is harder as the pad used in the second step. At the present However, in contrast to this invention, it is intended first to Cause for these processing damages which is why the technical concept of the present Invention differs considerably from that of the known methods.

10(a) bis 10(e) zeigen ein Beispiel eines Herstellungsverfahrens für eine Speicherzelle mit einem Transistor und einem Kondensator gemäß der vorliegenden Erfindung. Die Schnittansichten in 10 beziehen sich auf die Linie A-A' in 11. In diesen Abbildungen bezeichnet das Bezugszeichen 110 eine Quelle oder Source-Region, das Bezugszeichen 120 eine Senke oder Drain-Region, die Bezugszeichen 111 und 121 Anschlussbereiche für den Anschluss an die Regionen 110 bzw. 120, das Bezugszeichen 210 eine untere Kondensatorelektrode, das Bezugszeichen 230 eine obere Kondensatorelektrode, das Bezugszeichen 106 eine Bitleitung und das Bezugszeichen 141 eine Torelektrode. 10 (a) to 10 (e) show an example of a manufacturing method for a memory cell with a transistor and a capacitor according to the present invention. The sectional views in 10 refer to the line AA 'in 11 , In these figures, the reference numeral designates 110 a source or source region, the reference numeral 120 a drain or drain region, the reference numerals 111 and 121 Connection areas for connection to the regions 110 respectively. 120 , the reference number 210 a lower capacitor electrode, the reference numeral 230 an upper capacitor electrode, the reference numeral 106 a bit line and the reference numeral 141 a gate electrode.

10(a) zeigt eine Schnittansicht eines p-Siliciumsubstrats 101, nachdem darauf mittels eines selektiven Oxidationsverfahrens eine Elementisolierschicht 102 als eine 800 nm dicke Siliciumoxidschicht zur elektrischen Isolierung zwischen den Speicherzellen und eine Siliciumoxidschicht als eine Torisolierschicht für einen MOS-Schalttransistor aufgebracht worden sind. Danach wird durch Ionenimplantation Bor eingebracht, um eine Schwellenspannungsregelung für den MOS-Transistor zu erhalten, und außerdem wird durch chemisches Abscheiden in der Gasphase (nachstehend einfach als CVD-Verfahren bezeichnet) eine polykristalline Si liciumschicht als die Torelektrode 141 in einer Dicke von 300 nm aufgebracht. Als Nächstes werden, wie in 10(b) gezeigt, die Torelektrode 141 und die Torisolierschicht 130 des MOS-Transistors nach einem bekannten Fotoätzverfahren ausgebildet. Phosphor wird der polykristallinen Siliciumschicht zugesetzt, um diese Schicht elektrisch leitend zu machen. Danach wird durch Ionenimplantation Arsen eingebracht, um die Source-Region 110 und die Drain-Region 120 des MOS-Transistors auszubilden. 10 (a) shows a sectional view of a p-type silicon substrate 101 after that, by means of a selective oxidation process, an element isolation layer 102 has been applied as a 800 nm thick silicon oxide film for electrical insulation between the memory cells and a silicon oxide film as a gate insulating film for a MOS switching transistor. Thereafter, boron is introduced by ion implantation to obtain a threshold voltage control for the MOS transistor, and further, by chemical vapor deposition (hereinafter referred to simply as CVD method), a polycrystalline silicon layer is used as the gate electrode 141 applied in a thickness of 300 nm. Next, as in 10 (b) shown the gate electrode 141 and the gate insulating layer 130 of the MOS transistor formed according to a known photo-etching. Phosphor is added to the polycrystalline silicon layer to make this layer electrically conductive. Thereafter, arsenic is introduced by ion implantation to the source region 110 and the drain region 120 of the MOS transistor.

Als Nächstes wird, wie in 10(c) gezeigt, nach dem CVD-Verfahren eine Phosphorglas- oder PSG-Schicht 103 in einer Dicke von 500 nm als ein Zwischenschicht-Isolierfilm auf die Substrat-Oberfläche aufgebracht und anschließend zum Planarisieren auf ca. 200 nm poliert. Der Elastizitätsmodul des zum Polieren der PSG-Schicht 103 verwendeten Schleifsteins beträgt 50 kg/mm².Next, as in 10 (c) shown by the CVD method, a phosphorus glass or PSG layer 103 in a thickness of 500 nm as an interlayer insulating film on the substrate surface and then polished to planarize to about 200 nm. The modulus of elasticity of polishing the PSG layer 103 used grinding stone is 50 kg / mm ² .

Danach werden in der PSG-Schicht ein Anschlussbereich 111 und eine Bitleitung 106 ausgebildet (11).After that, a connection area is created in the PSG layer 111 and a bit line 106 educated ( 11 ).

Als Nächstes wird, wie in 10(d) gezeigt, nach dem CVD-Verfahren eine PSG-Schicht 104 in einer Dicke von 500 nm als ein Zwischenschicht-Isolierfilm aufgebracht, zum Planarisieren poliert und anschließend durch Fotoätzen geöffnet, um einen Anschlussbereich 121 zu bilden. Die Oberfläche der PSG-Schicht 104 wird mit einem Schleifstein mit einem Elastizitätsmodul von 50 kg/mm² planarisiert. Erfolgt vor dem Polieren der PSG-Schicht mit dem Schleifstein mit einem Elastizitätsmodul von 50 kg/mm² ein Polieren derselben Schicht mit einem herkömmlichen weichen Polierpolster, so verursacht das Polieren weniger Schäden.Next, as in 10 (d) shown by the CVD method, a PSG layer 104 applied to a thickness of 500 nm as an interlayer insulating film, polished for planarization and then opened by photoetching to a terminal region 121 to build. The surface of the PSG layer 104 is planarized with a grindstone having a modulus of elasticity of 50 kg / mm ² . If, before polishing the PSG layer with the grindstone having a modulus of elasticity of 50 kg / mm ² , polishing the same layer with a conventional soft polishing pad, the polishing causes less damage.

Danach wird nach dem CVD-Verfahren eine polykristalline Siliciumschicht aufgebracht, die als die untere Kondensatorelektrode 210 dient, und durch Bearbeitung in die gewünschte Form gebracht. Dieser polykristallinen Siliciumschicht wird ebenfalls Phosphor zugesetzt, um die Schicht elektrisch leitend zu machen. Als Nächstes werden eine Kondensatorisolierschicht 220 und eine Kondensatorelektrode 230 auf der polykristallinen Siliciumschicht ausgebildet (10(e)).Thereafter, a polycrystalline silicon layer is deposited by the CVD method, serving as the lower capacitor electrode 210 serves, and brought by machining in the desired shape. This polycrystalline silicon layer is also added to phosphorus to make the layer electrically conductive. Next will be a condensate satorisolierschicht 220 and a capacitor electrode 230 formed on the polycrystalline silicon layer ( 10 (e) ).

Mit dem vorstehenden Verfahren ist es möglich, die Speicherzellenoberfläche flacher als nach dem bisherigen Stand der Technik zu gestalten, und ein Halbleiterbauteil mit einer feinen Struktur und einer hohen Zuverlässigkeit kann erhalten werden.With In the above method, it is possible to make the memory cell surface flatter as according to the prior art shape, and a Semiconductor device with a fine structure and high reliability can be obtained.

Anhand von 9 wird nachstehend der Aufbau einer zur Ausführung der vorliegenden Erfindung geeigneten Bearbeitungsvorrichtung beschrieben. Diese Vorrichtung ist im Wesentlichen eine Poliervorrichtung mit zwei Tellern und zwei Köpfen, ist jedoch durch Polierwerkzeuge auf den Tellern und ein Verfahren zu deren Betätigung gekennzeichnet. Ein Schleifteller 51, auf dessen Oberseite der vorstehende Schleifstein mit einem niedrigen Elastizitätsmodul befestigt ist, und ein Polierteller 52, auf dessen Oberseite ein Polierpolster befestigt ist, drehen sich jeweils mit einer konstanten Drehzahl von ca. 20 Upm. Ein zu bearbeitender Wafer 55 wird mit Hilfe eines Handhabungsautomaten 54 aus einer Ladekassette 53 entnommen und auf einen Ladering 57 aufgelegt, der sich auf einem direkt wirkenden Träger 56 befindet. Als Nächstes bewegt sich der direkt wirkende Träger 56 in der Abbildung nach links und wird in eine Lade-/Entladeposition gebracht, woraufhin sich der Polierarm A58 dreht und der Wafer 55 mittels Vakuum an der Unterseite eines Wafer-Polierhalters 59 eingespannt wird, der an der Spitze des Polierarms angebracht ist. Danach dreht sich der Polierarm A58 so, dass der Halter 59 auf dem Polierpolsterteller 52 positioniert wird. Der Halter 59 dreht sich, während er den auf der Unterseite des Halters eingespannten Wafer 55 nach unten auf das Polierpolster 52 drückt, so dass der Wafer etwa eine Minute lang unter Zufuhr einer Polierpaste (nicht gezeigt) poliert wird. Mit diesem Polierverfahren werden feine Musterabschnitte im Submikrometerbereich auf der Wafer-Oberfläche beseitigt, die ansonsten wie oben beschrieben Bearbeitungsschäden verursachen könnten, und die Kanten großer Musterabschnitte werden abgerundet.Based on 9 The construction of a processing apparatus suitable for carrying out the present invention will be described below. This device is essentially a polishing device with two plates and two heads, but is characterized by polishing tools on the plates and a method of actuating them. A sanding plate 51 , on the upper side of which the above grindstone having a low elastic modulus is fixed, and a polishing plate 52 , on the top of a polishing pad is attached, each rotate at a constant speed of about 20 rpm. A wafer to be processed 55 is using an automatic handling machine 54 from a loading cassette 53 taken and on a Ladering 57 hung up on a direct-acting carrier 56 located. Next, the direct-acting carrier moves 56 in the figure to the left and is brought to a loading / unloading position, whereupon the polishing arm A58 rotates and the wafer 55 by vacuum on the underside of a wafer polishing holder 59 is clamped, which is attached to the top of the polishing arm. Thereafter, the polishing arm A58 rotates so that the holder 59 on the polishing pad plate 52 is positioned. The holder 59 turns while holding the wafer clamped on the bottom of the holder 55 down on the polishing pad 52 so that the wafer is polished for about one minute by supplying a polishing paste (not shown). This polishing process eliminates fine sub-micron pattern portions on the wafer surface which might otherwise cause processing damage as described above, and the edges of large pattern portions are rounded off.

Nach Abschluss des vorstehend beschriebenen ersten Polierschritts dreht sich der Polierarm A58 so, dass der Wafer-Polierhalter 59 auf dem Schleifteller 51 positioniert wird. Danach dreht sich der Halter 59, während er den auf der Unterseite des Halters eingespannten Wafer 55 auf den Schleifteller 51 drückt, und der Wafer 55 wird etwa zwei Minuten lang unter Zufuhr einer Polierpaste (nicht gezeigt) in gleicher Weise wie oben geläppt. Nach diesem zweiten Polierschritt dreht sich der Polierarm A58 wieder so, dass der Wafer-Polierhalter 59 auf dem Polierteller 52 positioniert wird, und der Wafer 55 wird etwa eine Minute lang in gleicher Weise wie oben poliert. Dieser Polierschritt nach dem Läppen dient zur Beseitigung leichter Kratzer oder dergleichen, die beim Läppen entstanden sind. Natürlich kann der fragliche Polierschritt je nach den Bedingungen des Läppens oder dem Grad der erforderlichen Oberflächenrauigkeit auch weggelassen werden.After completion of the first polishing step described above, the polishing arm A58 rotates so that the wafer polishing holder 59 on the sanding plate 51 is positioned. After that, the holder rotates 59 while holding the wafer clamped on the bottom of the holder 55 on the sanding plate 51 pushes, and the wafer 55 is lapped for about two minutes by supplying a polishing paste (not shown) in the same manner as above. After this second polishing step, the polishing arm A58 rotates again so that the wafer polishing holder 59 on the polishing plate 52 is positioned, and the wafer 55 is polished for about one minute in the same way as above. This polishing step after lapping is used to eliminate light scratches or the like that have arisen during lapping. Of course, the polishing step in question may be omitted depending on the conditions of lapping or the degree of surface roughness required.

Nach den drei vorstehend beschriebenen Polierschritten ist das Polierverfahren abgeschlossen, und der Wafer durchläuft dann ein Waschverfahren. Der Polierarm A58 dreht sich so, dass der Wafer-Polierhalter 59 über einer Waschposition angeordnet wird, an der sich eine rotierende Bürste 60 befindet. Wenn die rotierende Bürste 60 sich dreht, reinigt sie mit einer Spülbürste die bearbeitete Oberfläche des an der Unterseite des Halters 59 eingespannten Wafers 55. Nach dem Waschvorgang bewegt sich der direkt wirkende Träger 56 wieder nach oben in die vorstehend genannte Waschposition und nimmt den Wafer auf, der jetzt aus der Vakuumeinspannung durch den Halter 59 gelöst wird.After the three polishing steps described above, the polishing process is completed and the wafer then undergoes a washing process. The polishing arm A58 rotates so that the wafer polishing holder 59 is arranged above a washing position at which a rotating brush 60 located. When the rotating brush 60 As she turns, she cleans the machined surface of the bottom of the holder with a dishwashing brush 59 clamped wafer 55 , After the washing process, the direct-acting carrier moves 56 back up to the above washing position and picks up the wafer, now from the Vakuumeinspannung through the holder 59 is solved.

Anstelle der rotierenden Bürste wie oben beschrieben kann auch ein Waschverfahren mit einem Wasserstrahl unter Anwendung von Ultraschall benutzt werden.Instead of the rotating brush As described above, a washing process with a water jet can also be used be used using ultrasound.

Wenn der direkt wirkende Träger 56 in die Lade-/Entladeposition zurückkehrt, ergreift der Wafer-Handhabungsautomat 54 den bearbeiteten Wafer und legt ihn in einer Entladekassette 61 ab. Dies ist ein kompletter Arbeitszyklus des Polierarms A58. Parallel zu diesen Abläufen arbeitet auch ein Polierarm B62 in der gleichen Weise. Dies dient dazu, die beiden Polierteller in einem Time-sharing-Verfahren effizient zu nutzen. Die Arbeitssequenz des Polierarms B62 ist dieselbe wie die des Polierarms A58, jedoch um eine halben Zyklus versetzt. Das heißt, der Polierarm B62 beginnt seinen Arbeitszyklus synchron mit dem Start des oben genannten zweiten Polierschritts.When the direct-acting carrier 56 returns to the loading / unloading position, seizes the wafer handling machine 54 the processed wafer and put it in a unloading cassette 61 from. This is a complete cycle of the polishing arm A58. Parallel to these processes, a polishing arm B62 works in the same way. This serves to efficiently use the two polishing plates in a time-sharing process. The working sequence of the polishing arm B62 is the same as that of the polishing arm A58, but offset by half a cycle. That is, the polishing arm B62 starts its duty cycle in synchronization with the start of the above-mentioned second polishing step.

Der Aufbau nach der vorstehenden Ausführungsform ist für den Fall geeignet, bei dem zwei Polierarme benutzt werden. Wenn bei diesem Aufbau eine Position vorgesehen ist, an der sich die Rotationswege der beiden Polierarme kreuzen oder berühren, und wenn an dieser Position ein Paar Waschbürsten und eine Stopp-Position des direkt wirkenden Lade-/Entladeträgers angeordnet sind, ist es möglich, dass die beiden Polierarme die betreffenden Funktionen übernehmen.Of the Structure according to the above embodiment is for the case suitable, in which two polishing arms are used. If at this Construction is provided a position at which the rotation paths the two polishing arms cross or touch, and if at this position a pair of washing brushes and a stop position of the direct-acting load / unload carrier are, it is possible that the two polishing arms take over the relevant functions.

Auch wenn bei der vorstehenden Ausführungsform zwei Polierarme benutzt werden, kann selbstverständlich auch nur ein Polierarm benutzt werden, um den Aufbau zu vereinfachen. Im Gegensatz dazu können zur Verbesserung der Durchsatzleistung der Vorrichtung auch drei oder mehr Polierarme benutzt werden, oder es können mehrere Wafer-Polierhalter an einem einzigen Polierarm angebracht sein. Obwohl bei der vorstehenden Ausführungsform zwei voneinander unabhängige Drehteller für das Polierpolster bzw. den Schleifstein benutzt werden, kann auch nur ein rotierender Abrichtteller benutzt werden. In diesem Fall ist am Umfang des rotierenden Abrichttellers ein ringförmiger Schleifstein vorgesehen, während ein Polierpolster in der Mitte des Abrichttellers angeordnet ist. Außerdem kann ein Design benutzt werden, bei dem ein ro tierender Abrichtteller geneigt ist, um die Stellfläche (den Platz für die Installation) der Vorrichtung zu verringern.Although two polishing arms are used in the above embodiment, it goes without saying that only one polishing arm can be used to simplify the construction. In contrast, to improve the throughput of the device, three or more polishing arms may also be used, or multiple wafer polishing holders may be mounted on a single polishing arm. Although in the above Ausfüh ment form two independent turntable for the polishing pad or the grindstone are used, only a rotating dressing dish can be used. In this case, an annular grindstone is provided on the circumference of the rotary dressing table, while a polishing pad is disposed in the center of the dressing table. In addition, a design may be used wherein a rooted dressing table is inclined to reduce the footprint (installation space) of the device.

Industrielle AnwendbarkeitIndustrial applicability

Die vorliegende Erfindung eignet sich nicht nur für Halbleiterbauteile, sondern auch für Flüssigkristall-Displays, Mikromaschinen, Substrate für Magnetplatten und optische Platten, Fresnel-Linsen und andere optische Bauteile mit feinen Oberflächenstrukturen.The The present invention is suitable not only for semiconductor devices, but also also for Liquid crystal displays, Micro machines, substrates for Magnetic disks and optical disks, Fresnel lenses and other optical Components with fine surface structures.

Claims

A manufacturing method of a semiconductor device, comprising the steps of: forming a first insulating film ( 2 ) with an opening ( 3 ' ) on a substrate ( 1 ), Forming one from the inside of the opening ( 3 ' ) on the first insulating layer ( 2 ) extending first wiring layer ( 3 ), Forming a second insulating film ( 4 ) on the first wiring layer ( 3 ), which is thicker than the first wiring layer ( 3 ), polishing and thereby flattening the second insulating film ( 5 ) stepwise by means of at least two polishing tools, forming a second wiring layer ( 5 ) on the leveled second insulating film ( 4 ), characterized in that the modulus of elasticity of the in the flattening step of the second insulating film ( 4 ) first used polishing tool, ie the first polishing tool ( 11L ), smaller than that of the subsequently used polishing tool, ie the second polishing tool ( 11H ).

The method of claim 1, wherein the modulus of elasticity of the second polishing tool ( 11H ) is in the range of 5 to 500 kg / mm ² .

A method according to claim 1 or 2, wherein a polishing block formed of resin is used as a first polishing tool ( 11L ) is used.

Method according to one of the preceding claims, wherein the second polishing tool ( 11H ) is a grindstone, the abrasive grains ( 21 ) and a material ( 22 ) for joining and holding together the abrasive grains ( 21 ).

Method according to claim 4, wherein the material ( 22 ) for bonding and holding the abrasive grains is an organic resin material.

A method according to claim 4 or 5, wherein the abrasive grains ( 21 ) Grains of silica, ceria, aluminum or a mixture of these.

Method according to one of claims 4 to 6, wherein the average diameter of the abrasive grains ( 21 ) Is 1 μm or less.

Method according to one of the preceding claims, wherein the pressing of the substrate ( 1 ) on the polishing tool ( 11L . 11H ) by means of one above the two polishing tools ( 11L . 11H ) and the substrate ( 1 ) holding rotating rotational support is executed.

Method according to one of the preceding claims, further comprising the following steps: moving the rotary arm into a washing position, washing the polished substrate ( 1 ), and replacing the substrate ( 1 ) through a next substrate.