DE69223283T2

DE69223283T2 - Image information control device and display system

Info

Publication number: DE69223283T2
Application number: DE69223283T
Authority: DE
Inventors: Hiroshi Inoue; Katsuhiro Miyamoto
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1991-06-21
Filing date: 1992-06-19
Publication date: 1998-04-02
Anticipated expiration: 2012-06-20
Also published as: EP0519743A2; ATE160641T1; DE69223283D1; JPH04371998A; EP0519743A3; EP0519743B1

Abstract

An image information control apparatus includes: a. first means for generating and outputting an image information transfer timing signal for controlling a transfer timing of image information; b. second means for thinning the image information transfer timing signal transferred from the first means in accordance with an environmental temperature and outputting a thinned image information transfer timing signal; c. third means for controlling a voltage waveform upon reception of the image information transfer timing signal; and d. fourth means for controlling the third means so that the voltage waveform is kept constant during a period of at least two continuous image information transfer timing signals output from the second means. <IMAGE>

Description

Die vorliegende Erfindung betrifft eine Bildinformationssteuerung bei einem Anzeigesystem und insbesondere ein Anzeigesystem, das einen ferroelektrischen Flüssigkristall mit einer Speichereigenschaft verwendet.The present invention relates to an image information control in a display system, and more particularly to a display system using a ferroelectric liquid crystal having a memory property.

Ein bisher in einem Personalcomputer (PC) oder einem Arbeitsplatzrechner (WS) verwendetes Flüssigkristallanzeigesystem weist einen größeren Bildschirm und eine höhere Auflösung auf und muß mit einem vorhandenen Personalcomputer oder Arbeitsplatzrechner kompatibel sein.A liquid crystal display system previously used in a personal computer (PC) or a workstation (WS) has a larger screen and higher resolution and must be compatible with an existing personal computer or workstation.

Beispielsweise bei vor kurzem populär gewordenen IBM PC/AT- Einrichtungen sind IBM CGA-(Farbgraphik-Array), IBM EGA- (erweitertes Graphik-Array), IBM VGA-(Videographik-Array) und IBM 8514/A-Bildadapterspezifikationen als in dem Anzeigesystem verwendete populäre Anzeigemodi verfügbar. Diese Adapterspezifikationen weisen unterschiedliche Auflösungen und unterschiedliche anzuzeigende Farbanzahlen auf.For example, in recently popular IBM PC/AT devices, IBM CGA (color graphics array), IBM EGA (enhanced graphics array), IBM VGA (video graphics array) and IBM 8514/A image adapter specifications are available as popular display modes used in the display system. These adapter specifications have different resolutions and different numbers of colors to be displayed.

Beispielsweise ist ein CRT-(Kartodenstrahlröhren-) Anzeigesystem als System bekannt, das die vorstehend angeführten Anzeigemodi wahlweise einstellen kann. Beispiele für das CRT- Anzeigesystem sind "Multisync II", "multisync 3D", "Multisync 4D" und "Multisync 5D" von NEC CORP.. Bei einem Flüssigkristallanzeigesystem zur Realisierung eines Aktentaschen- Personalcomputers oder -Arbeitsplatzrechners ist es schwierig, ein Anzeigesystem wahlweise verschiedene Anzeigemodi einstellen zu lassen.For example, a CRT (Cartoon Ray Tube) display system is known as a system that can selectively set the above-mentioned display modes. Examples of the CRT display system are "Multisync II", "multisync 3D", "Multisync 4D" and "Multisync 5D" by NEC CORP. In a liquid crystal display system for realizing a briefcase-type personal computer or workstation, it is difficult to make a display system selectively set various display modes.

Insbesondere führt ein Anzeigesystem, das einen ferroelektrischen Flüssigkristall mit einer Speichereigenschaft verwendet und für einen großen Bildschirm und eine hohe Auflösung geeigneü ist, eine Abtastung mit niedriger Vollbildfrequenz (5 bis 20 Hz) durch, um Informationen mit hoher Auflösung anzuzeigen, wie es in der US-A-5 058 994 beschrieben ist. Diese Ansteuerung bei niedriger Vollbildfrequenz wir synchron mit der Übertragung von Bildinformationen durchgeführt.In particular, a display system using a ferroelectric liquid crystal having a memory property and suitable for a large screen and high resolution, performs low frame rate scanning (5 to 20 Hz) to display high resolution information as described in US-A-5 058 994. This low frame rate control is carried out synchronously with the transmission of image information.

Wenn zu diesem Zeitpunkt der Anzeigemodus verändert wird, verursacht die Änderung der Synchronisationsbeziehung zwischen der Ansteuerung mit der niedrigen Vollbildfrequenz und der Übertragung von Bildinformationen ein Problem.If the display mode is changed at this time, the change in the synchronization relationship between the low frame rate drive and the transmission of image information causes a problem.

Bei einem Anzeigesystem mit einem ferroelektrischen Flüssigkristall wird die Ansteuerfrequenz entsprechend einer Änderung der Umgebungstemperatur verändert, um eine Temperaturabhängigkeit für Schwellenwert-Kennlinien zu kompensieren, die dem ferroelektrischen Flüssigkristall eigen ist, und eine zum Schreiben von Informationen einer Zeile erforderliche Periode wird entsprechend verändert. Zur Synchronisierung der Ansteuerung bei der niedrigen Vollbildfrequenz und der Übertragung von Bildinformationen wird das Ende eines Schreibzugriffs von Informationen einer Zeile durch ein HSYNC-Signal (horizontales Synchronisationssignal) einer Graphiksteuereinrichtung zur Verwaltung einer Übertragung und Kommunikation von Bildinformationen (in einen Video-Schreib-Lese-Speicher (VRRM) unter der Steuerung einer Host-Zentraleinheit (Host- CPU) geschriebenen Informationen) angezeigt, wenn der Schreibzugriff von Informationen einer Zeile beendet ist. Auf den Empfang der das Ende eines Schreibzugriffs von Informationen einer Zeile beziehungsweise Ein-Zeilen-Informationen darstellenden Informationen überträgt die Graphiksteuereinrichtung Ein-Zeilen-Bildinformationen zu dem Anzeigesystem.In a display system using a ferroelectric liquid crystal, the drive frequency is changed according to a change in the ambient temperature to compensate for a temperature dependency for threshold characteristics inherent in the ferroelectric liquid crystal, and a period required for writing information of one line is changed accordingly. In order to synchronize the drive at the low frame rate and the transmission of image information, the end of a write access of information of one line is indicated by an HSYNC signal (horizontal synchronization signal) of a graphic controller for managing transmission and communication of image information (information written in a video random access memory (VRRM) under the control of a host CPU) when the write access of information of one line is completed. Upon receipt of the information representing the end of a write access of information of one line or single-line information, the graphics controller transmits single-line image information to the display system.

Zur Verwendung des vorstehend angeführten Kommunikationssystems (des sogenannten externen Sychronisationssystems) muß eine BIOS (Basic Input Output System) genannte Bildinformationsverwaltungssoftware mit einer darin enthaltenen Graphiksteuereinrichtung verändert werden.To use the above-mentioned communication system (the so-called external synchronization system), an image information management software called BIOS (Basic Input Output System) must be installed. can be changed using a graphics control device contained therein.

Diese Änderung kann zum Verlust der Kompatibilität mit einer CRT-Anwendungssoftware führen. Beispielsweise wird während einer vertikalen Austastperiode der Kartodenstrahlröhre auf eine Palette (d.h. ein Element mit einer Funktion zur Umwandlung von Bildinformationen in Farbinformationen) in der Graphiksteuereinrichtung zugegriffen und Farbinformationen ent sprechend einem Zentraleinheit-Befehl bzw. CPU-Befehl verändert. Wenn ein Palettenzugriff entsprechend dem externen Synchronisationssystem durchgeführt wird, treten daher Farbumwandlungs-Zeitfehler auf, da die vertikale Austastperiode (jede Vollbildperiode), verglichen mit dem Fall, bei dem Informationen bei dem CRT-Anzeigesystem angezeigt werden, von der Vollbildperiode des ferroelektrischen Flüssigkristallfeldes abhängt. Dies zeigt an, daß die Farbumwandlungsgeschwindigkeit von der bei dem CRT-Anzeigesystem verschieden wird, wenn eine Anwendungssoftware zur häufigen Durchführung einer Bildschirmfarbumwandlung ausgeführt wird. In Folge dessen geht die Kompatibilität mit dem CRT-Anze igesystem bei dieser Anwendungssoftware verloren. Einige Anwendungssoftwareprogramme zählen die Anzahl von Vollbildern und führen dann die nächsten Verarbeitungsvorgänge aus. In diesem Fall tritt eine Zeitdifferenz bis zur Durchführung des nächsten Verarbeitungsvorgangs aus dem gleichen Grund wie vorstehend beschrieben auf. Die Verarbeitungsgeschwindigkeit wird in diesem Fall von der des CRT-Anzeigesystems unterschiedlich, und daher geht die Kompatibilität verloren.This change may result in loss of compatibility with a CRT application software. For example, during a vertical blanking period of the CRT, a palette (i.e., an element having a function of converting image information into color information) in the graphic controller is accessed and color information is changed in accordance with a CPU command. Therefore, when a palette access is performed in accordance with the external synchronization system, color conversion timing errors occur because the vertical blanking period (each frame period) depends on the frame period of the ferroelectric liquid crystal panel, as compared with the case where information is displayed in the CRT display system. This indicates that the color conversion speed becomes different from that in the CRT display system when an application software for frequently performing screen color conversion is executed. As a result, compatibility with the CRT display system is lost in this application software. Some application software counts the number of frames and then executes the next processing. In this case, a time difference occurs until the next processing is executed for the same reason as described above. The processing speed in this case becomes different from that of the CRT display system, and therefore compatibility is lost.

Bei einem Anzeigesystem mit einem ferroelektrischen Flüssigkristall sind die Ausgabevorgänge von Bildinformationen aus dem VRAM bestimmt, da eine Zeilensprungabtastung durchgeführt wird. Insbesondere müssen die Ausgabevorgänge entsprechend einer Änderung der Ansteuertemperatur geändert werden, und mit dieser Änderung verbundene Informationen werden der Graphiksteuereinrichtung angezeigt. Auf den Empfang dieser Informationen hin muß die Graphiksteuereinrichtung einen VRAM Zugriff für einen vorbestimmten Zeitabschnitt unterbrechen, um die Vorgänge bzw. Prozeduren zum Zugriff auf den VRAM zu ändern. Dies erschwert auch die Erstellung einer Kompatibilität mit dem CRT-Anzeigesystem.In a display system using a ferroelectric liquid crystal, the output operations of image information from the VRAM are determined because interlaced scanning is performed. In particular, the output operations must be changed according to a change in the driving temperature, and information related to this change is displayed to the graphic controller. Upon receipt of this In order to receive this information, the graphics controller must interrupt VRAM access for a predetermined period of time in order to change the operations or procedures for accessing the VRAM. This also makes it difficult to achieve compatibility with the CRT display system.

Da andererseits ein ferroelektrischer Flüssigkristall Temperaturkennlinien aufweist, muß die Ansteuersignalverlaufsbreite (die zur Durchführung eines Schreibzugriffs erforderliche Zeit) 1H oder die Ansteuerspannung entsprechend der Umgebungstemperatur gesteuert werden. Insbesondere erfordert die Steuerung von 1H aus dem folgenden Grund eine spezielle Implementation. Obwohl die Periode zur Übertragung von Ein- Zeilen-Bildinformationen bei dem CRT-Anzeigesystem fest ist, ändert sich die Schreibzeit (Periode zum Empfang von Bildinformationen) der Ein-Zeilen-Bildinformationen des ferroelektrischen Flüssigkristalls entsprechend einer Änderung der Umgebungstemperatur und verzögert sich um das zweifache bis achtfache der Übertragungsperiode des CRT-Anzeigesystems (beispielsweise VGA).On the other hand, since a ferroelectric liquid crystal has temperature characteristics, the drive waveform width (the time required to perform a write access) 1H or the drive voltage must be controlled according to the ambient temperature. In particular, the control of 1H requires a special implementation for the following reason. Although the period for transmitting one-line image information is fixed in the CRT display system, the write time (period for receiving image information) of the one-line image information of the ferroelectric liquid crystal changes according to a change in the ambient temperature and is delayed by two to eight times the transmission period of the CRT display system (for example, VGA).

Zur Lösung dieses Problems wurde ein Verfahren vorgeschlagen, bei dem 1H als ganzzahliges Vielfaches der Bildinformationsübertragungsperiode des CRT-Anzeigesystems festgelegt und Bildinformationen bei jeder 1H-Abtastung ausgedünnt werden. Bei einem anderen in der EP 414960A1 von Miyamoto et al. beschriebenen Verfahren werden Temperaturkennlinien innerhalb des festgelegten 1H durch eine Ansteuerspannung kompensiert.To solve this problem, a method has been proposed in which 1H is set as an integer multiple of the image information transmission period of the CRT display system and image information is thinned out every 1H sampling. In another method described in EP 414960A1 by Miyamoto et al., temperature characteristics within the set 1H are compensated by a driving voltage.

Da jedoch bei dem vorstehend angeführten System 1H durch das CRT-Anzeigesystem definiert ist, erhöht sich die 1H- Zeitänderungsbreite entsprechend der Umgebungstemperatur mit einer Erhöhung einer 1H-Abtastperiode des CRT-Anzeigesystems. Wenn eine Temperaturkompensation nur durch die Ansteuerspannung durchgeführt wird, wird während dieser Periode der Ansteuerspannungsamplitudenwert zu groß. Dies zeigt an, daß die Durchbruchsspannung einer Ansteuerschaltung zur Ansteuerung des ferroelektrischen Flüssigkristalls erhöht werden muß, woraus sich ein weiteres Problem ergibt. Fig. 5 zeigt 1H und die Ansteuerspannung als Funktion der Umgebungstemperatur.However, in the above system, since 1H is defined by the CRT display system, the 1H time change width corresponding to the ambient temperature increases with an increase of a 1H sampling period of the CRT display system. If temperature compensation is performed only by the drive voltage, the drive voltage amplitude value becomes too large during this period. This indicates that the breakdown voltage of a drive circuit for driving of the ferroelectric liquid crystal must be increased, which creates another problem. Fig. 5 shows 1H and the drive voltage as a function of the ambient temperature.

Außerdem muß die Ansteuerschaltung an einem Punkt abrupt geändert werden, an dem sich 1H entsprechend der Umgebungstemperatur ändert. Eine spannungsquelle zur abrupten Änderung der Ansteuerspannung erfordert einen langen Zeitabschnitt zum Erhalten eines vorbestimmten Spannungswerts, da der ferroelektrische Flüssigkristall eine große Kapazität aufweist. In Folge dessen beginnt solange kein Schreibzugriff, bis die Ansteuerschaltung einen Nennwert erreicht hat.In addition, the drive circuit must be abruptly changed at a point where 1H changes according to the ambient temperature. A voltage source for abruptly changing the drive voltage requires a long period of time to obtain a predetermined voltage value because the ferroelectric liquid crystal has a large capacitance. As a result, no write access starts until the drive circuit reaches a rated value.

Die EP-A-0 366 153 und die EP-A-0 462 541 offenbaren FLC- Steuergeräte, bei denen sowohl die Zeilenauswahlansteuersignalverlaufszeiten als auch die Spannungspegel entsprechend der Temperatur gesteuert werden.EP-A-0 366 153 and EP-A-0 462 541 disclose FLC controllers in which both the row select drive waveform timings and the voltage levels are controlled according to temperature.

Der Erfindung liegt die Aufgabe zugrunde, ein verbessertes Flüssigkristallanzeigesystem mit einer Kompatibilität mit einem CRT-Anzeigesystem auszugestalten, während ein Temperaturkompensationssystem unter Verwendung eines Ansteuersignalverlaufs gegen eine Änderung der Umgebungstemperatur ausgebildet wird.The invention is based on the object of designing an improved liquid crystal display system with compatibility with a CRT display system, while a temperature compensation system is formed using a drive waveform against a change in ambient temperature.

Erfindungsgemäß ist ein Bildinformationssteuergerät ausgebildet, mit einer ersten Einrichtung zum Empfang einer Folge von Bildinformationsübertragungs-Zeitsignalen zur Steuerung der Übertragungszeit von Bildinformationen zu Elektroden einer Anzeigeeinrichtung, einer zweiten Einrichtung zur periodischen Bestimmung einer Zeilenauswahlperiode, die zum Schreiben von Bildinformationen in der Anzeigeeinrichtung erforderlich ist, um die Zeilenauswahlperiode entsprechend eines Umgebungstemperatursignals zu verändern, einer dritten Einrichtung zum Ausdünnen der empfangenen Bildinformationsübertragungs-Zeitsignale entsprechend der bestimmten Zeilenauswahlperiode, einer vierten Einrichtung zum Initiieren aufeinanderfolgender Zeilenauswahlperioden im Ansprechen auf das ausgedünnte Bildinformationsübertragungs-Zeitsignal und einer fünften Einrichtung zur Steuerung von Spannungssignalverläufen, die an eine gemeinsame Elektrode und Segmentelektroden der Anzeigeeinrichtung während jeder Zeilenauswahlperiode anzulegen sind, um Bildinformationen zu der Anzeigeeinrichtung zu übertragen, dadurch gekennzeichnet, daß (i) Spannungspegel der Signalverläufe von dem Umgebungstemperatursignal unabhängig sind, und daß (ii) die fünfte Einrichtung zum Aufrechterhalten der Spannungsdifferenz zwischen der gemeinsamen und den Segmentelektroden bei Null während der Periode zwischen dem Ende einer Zeilenauswahlperiode und dem Beginn der nächsten Zeilenauswahlperiode ausgebildet ist.According to the invention, an image information control device is designed with a first device for receiving a sequence of image information transmission time signals for controlling the transmission time of image information to electrodes of a display device, a second device for periodically determining a line selection period required for writing image information in the display device in order to change the line selection period in accordance with an ambient temperature signal, a third device for thinning out the received image information transmission time signals in accordance with the determined line selection period, a fourth device for initiating successive line selection periods in response to the thinned image information transfer timing signal and fifth means for controlling voltage waveforms to be applied to a common electrode and segment electrodes of the display device during each line selection period to transfer image information to the display device, characterized in that (i) voltage levels of the waveforms are independent of the ambient temperature signal, and in that (ii) the fifth means is arranged to maintain the voltage difference between the common and segment electrodes at zero during the period between the end of a line selection period and the beginning of the next line selection period.

Des weiteren ist ein Anzeigesteuerverfahren ausgebildet, mit den Schritten Empfangen einer Folge von Bildinformationsübertragungs-Zeitsignalen zur Steuerung der Übertragungszeit von Bildinformationen zu Elektroden einer Anzeigeeinrichtung, periodisches Bestimmen einer Zeilenauswahlperiode, die zum Schreiben von Bildinformationen in der Anzeigeeinrichtung erforderlich ist, um die Zeilenauswahlperiode entsprechend einem Umgebungstemperatursignal zu verändern, Ausdünnen der empfangenen Bildinformationsübertragungszeitsignale entsprechend der bestimmten Zeilenauswahlperiode, Initiieren aufeinanderfolgender Zeilenauswahlperioden im Ansprechen auf das ausgedünnte Bildinformationsübertragungs-Zeitsignal, und Steuern von Spannungssignalverläufen, die an eine gemeinsame Elektrode und Segmentelektroden der Anzeigeeinrichtung während jeder Zeilenauswahlperiode anzulegen sind, um Bildinfornationen zu der Anzeigeeinrichtung zu übertragen, dadurch gekennzeichnet, daß (i) Spannungspegel der Signalverläufe von dem Umgebungstemperatursignal unabhängig sind, und daß (ii) die Spannungsdifferenz zwischen der gemeinsamen und den Segmentelektroden während einer Halteperiode zwischen dem Ende einer Zeilenauswahlperiode und dem Beginn der nächsten Zeilenauswahlperiode bei Null aufrechterhalten wird.Furthermore, a display control method is designed, comprising the steps of receiving a sequence of image information transfer timing signals for controlling the transfer timing of image information to electrodes of a display device, periodically determining a line selection period required for writing image information in the display device to vary the line selection period according to an ambient temperature signal, thinning the received image information transfer timing signals according to the determined line selection period, initiating successive line selection periods in response to the thinned image information transfer timing signal, and controlling voltage waveforms to be applied to a common electrode and segment electrodes of the display device during each line selection period to transmit image information to the display device, characterized in that (i) voltage levels of the waveforms are independent of the ambient temperature signal, and that (ii) the voltage difference between the common and the segment electrodes during a hold period between the end of one row selection period and the beginning of the next row selection period.

Erfindungsgemäß ist ferner eine die Erfindung wie vorstehend dargelegt enthaltende Anzeigevorrichtung ausgebildet.According to the invention, a display device containing the invention as set out above is also designed.

Short description of the drawing

Fig. 1 zeigt ein Blockschaltbild einer erfindungsgemäßen Ansteuereinrichtung.Fig. 1 shows a block diagram of a control device according to the invention.

Fig. 2 zeigt ein Ablaufdiagramm eines erfindungsgemäßen Ablaufs.Fig. 2 shows a flow chart of a process according to the invention.

Fig. 3 zeigt ein Blockschaltbild einer bei der Erfindung verwendeten Verarbeitungsablaufs-Steuereinrichtung.Fig. 3 shows a block diagram of a processing sequence control device used in the invention.

Fig. 4 zeigt ein Zeitablaufdiagramm für die bei der Erfindung verwendeten Verarbeitungsablaufs-Steuereinrichtung.Fig. 4 shows a timing diagram for the processing sequence control device used in the invention.

Fig. 5 zeigt eine graphische Darstellung einer herkömmlichen Temperaturkompensationsbeziehung von 1H und der Ansteuerspannung als Funktion der Umgebungstemperatur.Fig. 5 shows a graphical representation of a conventional temperature compensation relationship of 1H and the drive voltage as a function of the ambient temperature.

Fig. 6 zeigt eine graphische Darstellung einer Temperaturkompensationsbeziehung von 1H und der Ansteuerspannung als Funktion der Umgebungstemperatur gemäß der Erfindung.Fig. 6 shows a graphical representation of a temperature compensation relationship of 1H and the drive voltage as a function of the ambient temperature according to the invention.

Fig. 7 zeigt ein Blockschaltbild einer Ansteuerungsschaltung zur Durchführung einer Temperaturkompensation, die bei der Erfindung verwendet wird.Fig. 7 shows a block diagram of a control circuit for performing temperature compensation used in the invention.

Fig. 8 zeigt ein Zeitablaufdiagramm der bei der Erfindung verwendeten Ansteuerungsschaltung.Fig. 8 shows a timing diagram of the control circuit used in the invention.

Detailed description of the preferred embodiments

Fig. 1 zeigt ein Blockschaltbild eines erfindungsgemäßen Anzeigesystems. Das Anzeigesystem enthält ein ferroelektrisches Flüssigkristallfeld (FLC-Feld) 101, eine gemeinsame (Abtastzeilen-)Ansteuerschaltung 102, eine Segment(Informationszeilen-, bzw. Informationsleitungs-) Ansteuerschaltung 103, eine Steuerschaltung 104, eine Host- Zentraleinheit (Host-CPU) 105 beispielsweise eines IBM PC/AT- Geräts, eine Graphiksteuereinrichtung 106, eine Verarbeitungsablaufs-Steuereinrichtung 107, eine Ausdünnsteuereinrichtung 108 für Bildinformationen der Einheit einer Zeile, eine Bildinformations-Übertragungszeit- Umwandlungssteuereinrichtung 109, eine Bildinformationssteuereinrichtung 110, eine Übertragungstakterzeugungseinrichtung 111, eine Ansteuerungseinrichtung (zur Steuerung eines Schreibzeitverlaufs für eine Zeile des FLC-Feldes 101) 112, eine Bezugstakterzeugungseinrichtung 113 und einen Thermosensor 114.Fig. 1 shows a block diagram of a display system according to the invention. The display system includes a ferroelectric liquid crystal panel (FLC panel) 101, a common (scanning line) drive circuit 102, a segment (information line) drive circuit 103, a control circuit 104, a host central processing unit (host CPU) 105 of, for example, an IBM PC/AT device, a graphics controller 106, a processing flow controller 107, a thinning controller 108 for image information of the unit of one line, an image information transfer timing conversion controller 109, an image information controller 110, a transfer clock generation device 111, a drive device (for controlling a writing timing for one line of the FLC panel 101) 112, a reference clock generation device 113 and a thermosensor 114.

Die gemeinsame Ansteuerschaltung 102 bestimmt eine Abtastadresse zum Zugriff auf eine durch die Abtastadresse dargestelltewillkürliche Zeile bzw. Leitüng. Die Segmentansteuerschaltung 103 greift auf ein Bildinformationen entsprechendes Informationssignal für eine vorbestimmte Zeile bzw. Leitung zu. Die Graphiksteuereinrichtung 106 umfaßt eine VGA- Steuereinrichtung, die als Anzeigesteuerabschnitt der Host- Zentraleinheit 105 dient. Die Verarbeitungsablaufs- Steuereinrichtung 107 steuert Verarbeitungsabläufe der Steuerschaltung 104. Die Steuereinrichtung 108 dünnt Bildinformationen von der Graphiksteuereinrichtung 106 zeilenweise aus. Die Bildinformations-Übertragungszeit- Umwandlungssteuereinrichtung 109 wandelt von der Graphiksteuereinrichtung 106 übertragene Bildinformationen für eine Übertragungsgeschwindigkeit und einen Zeitverlauf um, die für die Segmentansteuerschaltung 103 geeignet sind. Die Bildinformationssteuereinrichtung 110 wandelt Bildinformationen in Stücke bzw. Teile von Bildinformationen ID1, 1D2.. um, die bei jeder vorbestimmten Periode übertragen werden können. Die Übertragungstakterzeugungseinrichtung 111 erzeugt ein Taktsignal für die Segmentansteuerschaltung 103. Die Ansteuerungsschaltung 112 gibt ein Steuersignal zur Ausbildung eines für die gemeinsame Ansteuerschaltung 102 und die Segmentansteuer schaltung 103 geeigneten Ansteuersignalverlaufs aus. Die Bezugstakterzeugungseinrichtung 113 erzeugt einen Bezugstakt zur Erfassung der Periode eines HSYNC-Signals (horizontalen Synchronisationssignals) und zur Erzeugung eines Bezugssignals für eine Ansteuersignalverlaufsperiode. Der Thermosensor 114 erfaßt die Umgebungstemperatur des FLC-Feldes 101.The common drive circuit 102 determines a scanning address for accessing an arbitrary line represented by the scanning address. The segment drive circuit 103 accesses an information signal corresponding to image information for a predetermined line. The graphics controller 106 includes a VGA controller serving as a display control section of the host CPU 105. The processing flow controller 107 controls processing flows of the control circuit 104. The controller 108 thins out image information from the graphics controller 106 line by line. The image information transfer time conversion controller 109 converts image information transferred from the graphics controller 106 for a transfer speed and timing suitable for the segment drive circuit 103. The image information control device 110 converts image information into pieces of image information ID1, ID2... which can be transmitted at every predetermined period. Transfer clock generating means 111 generates a clock signal for the segment drive circuit 103. The drive circuit 112 outputs a control signal for forming a drive waveform suitable for the common drive circuit 102 and the segment drive circuit 103. The reference clock generating means 113 generates a reference clock for detecting the period of an HSYNC signal (horizontal synchronization signal) and for generating a reference signal for a drive waveform period. The thermal sensor 114 detects the ambient temperature of the FLC panel 101.

Nachstehend wird die Funktion von zwischen der Steuerschaltung 104 und der Graphiksteuereinrichtung 106 angeordneten Signalleitungen beschrieben. Signale auf diesen Signalleitungen werden von einer VGA-Einrichtung als Standardgraphiksteuereinrichtung ausgegeben.The following describes the function of signal lines arranged between the control circuit 104 and the graphics controller 106. Signals on these signal lines are output from a VGA device as a standard graphics controller.

(1) VSYNC (vertikales Synchronisationssignal) dieses Signal ist ein Synchronisationssignal zur Bestimmung einer Ein- Vollbild-Zeit.(1) VSYNC (vertical synchronization signal) this signal is a synchronization signal for determining a one-frame time.

Die VSYNC-Periode beträgt für eine VGA-Einrichtung 1/70 oder 1/60 Sekunden.The VSYNC period for a VGA setup is 1/70 or 1/60 seconds.

(2) HSYNC (horizontales Synchronisationssignal): dieses Signal ist ein Synchronisationssignal zur Bestimmung einer Ein- Zeilen-Zeit.(2) HSYNC (horizontal synchronization signal): this signal is a synchronization signal for determining a one-line time.

Die HSYNC-Periode beträgt für eine VGA-Einrichtung 31,8 µsec.The HSYNC period for a VGA device is 31.8 µsec.

(3) BLANK (Austastsignal bzw. Leersignal): Wenn sich der Signalpegel des BLANK-Signals auf einem hohen Pegel "H" befindet, tragen PIX DATA Bildinformationen. Wenn sich das BLANK- Signal auf einem niedrigen Peqel "L" befindet, werden Randbildinformationen getragen.(3) BLANK (blank signal): When the signal level of the BLANK signal is at a high level "H", PIX DATA carries image information. When the BLANK signal is at a low level "L", edge image information is carried.

(4) PIX DATA (Bildinformationssignal) Dieses Signal ist ein Bildinformationssignal auf einer Signalleitung, die erhalten werden, wenn durch die Host-Zentraleinheit 105 in einen Video-Schreib-Lese-Speicher (VRAM, Bildinformationsspeichereinrichtung) in der Graphiksteuereinrichtung 106 geschriebene Informationen ausgelesen werden.(4) PIX DATA (image information signal) This signal is an image information signal on a signal line obtained when information written by the host CPU 105 into a video random access memory (VRAM, image information storage device) in the graphics controller 106 is read out.

(5) DCLK (Punkttaktsignal): Dieses Signal ist ein Zeitsignal zur Bestimmung einer Ein-Punkt-Zeit der PIX DATA.(5) DCLK (dot clock signal): This signal is a timing signal for determining a one-dot time of the PIX DATA.

(Basic operation)

Fig. 2 zeigt ein Ablaufdiagramm des grundlegenden Betriebs der Steuerschaltung 104. Fig. 3 zeigt ein Blockschaltbild der Ausdünnsteuereinrichtung 108 für Bildinformationen für eine Einheit einer Zeile gemäß der Erfindung und Fig. 4 ein Zeitablaufdiagramm der Steuereinrichtung 108.Fig. 2 is a flow chart showing the basic operation of the control circuit 104. Fig. 3 is a block diagram of the thinning control device 108 for image information for a unit of a line according to the invention, and Fig. 4 is a timing chart of the control device 108.

Der grundlegende Betrieb in Fig. 2 wird nachstehend unter Bezugnahme auf die Figuren 1, 3 und 4 ausführlich beschrieben. Nummern in Kreisen in den Figuren 2 und 4 bezeichnen die gleichen Verarbeitungsperioden. Es wird angenommen, daß die Graphiksteuereinrichtung 106 die vorstehend angeführten Signale zu den gleichen Zeitpunkten und Prozeduren bzw. Abläufen wie bei dem CRT-Anzeigesystem entsprechend einer in der Graphiksteuereinrichtung 106 vorhandenen BIOS genannten VRAM- Verwaltungssoftware unter der Steuerung der Host- Zentraleinheit 105 zur Erzeugung von Bildinformationen ausgibt.The basic operation in Fig. 2 will be described in detail below with reference to Figs. 1, 3 and 4. Numerals in circles in Figs. 2 and 4 indicate the same processing periods. It is assumed that the graphic controller 106 outputs the above-mentioned signals at the same timing and procedures as in the CRT display system in accordance with VRAM management software called BIOS provided in the graphic controller 106 under the control of the host CPU 105 to generate image information.

1 Wenn Energie zugeführt wird, bewirkt die Steuerschaltung 104, daß eine in Fig. 3 gezeigte H-SYNC- Periodenerfassungseinrichtung 301 einen Bezugstakt von der Bezugstakterzeugungseinrichtung 113 mit einem HSYNC-Signal vergleicht und die Anzahl von Bezugstaktsignalen, die innerhalb der Periode des HSYNC-Signals gezählt werden, erfaßt, wodurch die Periode des HSYNC-Signals erfaßt wird. Die Erfassungsinformationen werden als horizontale Synchronisationsinformationen der Verarbeitungsablaufs-Steuereinrichtung 107 zugeführt.1 When power is supplied, the control circuit 104 causes an H-SYNC period detector 301 shown in Fig. 3 to compare a reference clock from the reference clock generator 113 with an HSYNC signal and detect the number of reference clock signals counted within the period of the HSYNC signal, thereby detecting the period of the HSYNC signal. The detection information are supplied as horizontal synchronization information to the processing flow controller 107.

2 Der Thermosensor 114 erfaßt Umgebungstemperaturinformationen des FLC-Feldes 101, und Temp-Informationen werden der Verarbeitungsablaufs-Steuereinrichtung 107 als Temperaturinformationen zugeführt.2 The thermal sensor 114 detects ambient temperature information of the FLC panel 101, and temp information is supplied to the process flow controller 107 as temperature information.

3 Eine Schreibperiode (1H = eine horizontale Abtastperiode) und eine Ansteuerspannung V, die zum Schreiben von Informationen einer Zeile des FLC-Feldes 101 erforderlich sind, werden aus den in der Periode 2 erhaltenen Temp-Informationen bestimmt. Das Verfahren zur Bestimmung dieser Werte wird nachstehend ausführlich beschrieben. Die Bildinformationen werden zeilenweise auf der Grundlage des vorbestimmten 1H ausgedünnt. Die Anzahl von in einer vertikalen Abtastperiode zu verschachtelnden Zeilen wird entsprechend der Anzahl ausgedünnter Zeilen bestimmt. Ein ausgedünnter Wert N-1 entspricht der Anzahlvon in einer vertikalen Abtastperiode verschachtelten Zeiten. Wenn der ausgedünnte Wert N-1 gleich 2 ist, wird eine Zeilensprungabtastung derart durchgeführt, daß die erste, vierte, siebte, ..., (3F-2)-te Abtastzeile für die erste Teilbildabtastung in der genannten Reihenfolge und die zweite, fünfte, achte, ..., (3F-1)-te Abtastzeile für die zweite Teilbildabtastung in der genannten Reihenfolge und die dritte, sechste, neunte, ..., 3F-te Abtastzeile (F = 1, 2, 3, .. ganze Zahl) für die dritte Teilbildabtastung in der genannten Reihenfolge abgetastet wird.3 A writing period (1H = one horizontal scanning period) and a driving voltage V required for writing information of one line of the FLC panel 101 are determined from the Temp information obtained in the period 2. The method for determining these values will be described in detail below. The image information is thinned out line by line based on the predetermined 1H. The number of lines to be interleaved in one vertical scanning period is determined according to the number of thinned out lines. A thinned out value N-1 corresponds to the number of times interleaved in one vertical scanning period. When the thinned value N-1 is 2, interlaced scanning is performed such that the first, fourth, seventh, ..., (3F-2)-th scanning line for the first field scanning is scanned in the order mentioned, and the second, fifth, eighth, ..., (3F-1)-th scanning line for the second field scanning is scanned in the order mentioned, and the third, sixth, ninth, ..., 3F-th scanning line (F = 1, 2, 3, ... integer) for the third field scanning is scanned in the order mentioned.

Bei der Erfindung müssen die ersten bis dritten Teilbildabtastzyklen nicht in der genannten Reihenfolge bestimmt werden. Es kann beispielsweise ein Zufallszeilensprüngsystem derart verwendet werden, daß die zweite Teilbildabtastung die erste Teilbildabtastung und die erste Teilbildabtastung die zweite Teilbildabtastung ist. Dieses Abtastsystem ist in der US-A-5 058 994 offenbart. Ein derartiges Vielfachzeilensprungabtastsystem kann bei der Erfindung verwendet werden.In the invention, the first to third field scanning cycles do not have to be determined in the order mentioned. For example, a random line skipping system can be used such that the second field scan is the first field scan and the first field scan is the second field scan. This scanning system is in the US-A-5 058 994. Such a multi-interlace scanning system can be used in the invention.

4 Wenn 1H, die Ansteuerspannung und der ausgedünnte Wert berechnet werden, wartet die Verarbeitungsablaufs- Steuereinrichtung 107 solange, bis ein aus der Graphiksteuereinrichtung 106 ausgegebenes VSYNC-Signal aktiv wird.4 When 1H, the drive voltage and the thinned value are calculated, the processing flow controller 107 waits until a VSYNC signal output from the graphics controller 106 becomes active.

5 Wenn ein aktives VSYNC-Signal erfaßt wird, führt die Verarbeitungsablaufs-Steuereinrichtung 107 einen Vergleich der in der Periode 1 erfaßten HSYNC-Signalperiode zur Erfassung der HSYNC-Signalperiode durch, um wieder zu überprüfen, ob sich die HSYNC-Signalperiode geändert hat. Diese Erfassung wird aus dem Grund durchgeführt, da die HSYNC-Signalperiode in der Graphiksteuereinrichtung 106 durch die Host- Zentraleinheit 105 geändert werden kann. Wird eine Änderung erfaßt, kehrt der Ablauf zu dem der Periode 2 entsprechenden Schritt zurück und der Ablauf bzw. die Prozedur zur Änderung von 1H und der Ansteuerspannung wird wiederholt. Dieser Vorgang wird jedesmal dann durchgeführt, wenn das VSYNC-Signal aktiv ist.5 When an active VSYNC signal is detected, the processing flow controller 107 compares the HSYNC signal period detected in period 1 to detect the HSYNC signal period to check again whether the HSYNC signal period has changed. This detection is performed because the HSYNC signal period in the graphic controller 106 can be changed by the host CPU 105. If a change is detected, the flow returns to the step corresponding to period 2 and the flow or procedure for changing 1H and the drive voltage is repeated. This operation is performed each time the VSYNC signal is active.

6 Die Verarbeitungsablaufs-Steuereinrichtung 107 stellt in einem Eingangszeilenregister 302 Anfangseingangszeileninformationen m ein, die eine Bildinformationsausgabezeit darstellen (diese Informationen stellen ein spezielles HSYNC-Signal zu einer Zeit dar, zu der Bildinformationen übertragen werden, nachdem das VSYNC-Signal aktiv wird), die zwischen der Verarbeitungsablaufs-Steuereinrichtung 107 und der Graphiksteuereinrichtung 106 bestimmt wird. Währenddessen wird ein HSYNC-Zähler 303 durch das VSYNC-Signal rückgesetzt und jedesmal dann aufwärts gezählt, wenn das HSYNC-Signal eingegeben wird.6 The processing flow controller 107 sets in an input line register 302 initial input line information m representing an image information output timing (this information represents a special HSYNC signal at a timing at which image information is transmitted after the VSYNC signal becomes active) determined between the processing flow controller 107 and the graphics controller 106. Meanwhile, an HSYNC counter 303 is reset by the VSYNC signal and counted up each time the HSYNC signal is input.

Ein Zählwert aus dem HSYNC-Zähler 303 wird immer in eine Vergleichereinrichtung 304 eingegeben und mit dem Wert des Eingangszeilenregisters 302 verglichen. Wenn diese Werte miteinander übereinstimmen, gibt die Vergleichereinrichtung 304 ein Signal auf einem hohen Pegel H (DGATE-Signal) aus, bis das nächste HSYNC-Signal fällt.A count value from the HSYNC counter 303 is always entered into a comparator 304 and compared with the value of the input line register 302. If these values agree with each other, the comparator 304 outputs a signal at a high level H (DGATE signal) until the next HSYNC signal falls.

Das DGATE-Signal wird in eine Interruptsignalerzeugungseinrichtung 305 eingegeben. Die Interruptsignalerzeugungseinrichtung 305 erzeugt ein Interruptsignal, d.h. ein IRQ1- Signal, das in die Steuereinrichtung 107 und die Ansteuerungsschaltung 112 an der Vorderflanke des DGATE-Signals einzugeben ist.The DGATE signal is input to an interrupt signal generating means 305. The interrupt signal generating means 305 generates an interrupt signal, i.e., an IRQ1 signal, to be input to the controller 107 and the drive circuit 112 at the leading edge of the DGATE signal.

7 Wenn die Verarbeitungsablaufs-Steuereinrichtung 107 das IRQL-Signal erfaßt, kann sie erfassen, daß in dem Eingangszeilenregister 302 eingestellte Ein-Zeilen-Bildinformationen übertragen wurden. Nächste erforderliche Eingangszeileninfornationen werden in dem Eingangszeilenregister 302 eingestellt. Der Zählwert dieser Informationen ist ein derart erhaltener Wert, daß ein durch Addition des ausgedünnten Werts N-1 mit 1 erhaltener Wert N zu einem vorhergehenden Wert ILD (= m). des Eingangszeilenregisters 302 addiert wird. Fig. 4 zeigt das Zeitablaufdiagramm für den ausgedünnten Wert N-1 = 2, und der in dem Eingangszeilenregister 302 eingestellte Zählwert ist zu ILD+3 (m+3, m+6, m+9,..) gegeben.7 When the processing sequence controller 107 detects the IRQL signal, it can detect that one-line image information set in the input line register 302 has been transmitted. Next required input line information is set in the input line register 302. The count value of this information is a value obtained such that a value N obtained by adding the thinned value N-1 to 1 is added to a previous value ILD (= m) of the input line register 302. Fig. 4 shows the timing chart for the thinned value N-1 = 2, and the count value set in the input line register 302 is given to ILD+3 (m+3, m+6, m+9,..).

Andererseits werden die zu der PIX DATA-Signalleitung ausgegeben Bildinformationen vorübergehend in die Bildinformations-Übertragungszeit-Umwandlungssteuereinrichtung 109 eingegeben.On the other hand, the image information output to the PIX DATA signal line is temporarily input to the image information transmission time conversion controller 109.

8 Die Verarbeitungsablaufs-Steuereinrichtung 107 stellt in der Ansteuerungsschaltung 112 Anfangsabtastadress-Latch-Daten SA ein, die in das FLC-Feld 101 zu schreiben sind. Die Verarbeitungsablaufs-Steuereinrichtung 107 gibt ein Ansteuerfreigabesignal DE zur Ansteuerung der gemeinsamen Ansteuerschaltung 102 zu der Segmentansteuerschaltung 103 aus. Wenn das Ansteuerfreigabesignal DE auf einen H-Pegel gesetzt wird, werden ein SDI-Signal (d.h. ein Triggersignal zur Übertragung von Bildinformationen zu der Segmentansteuerschaltung 103) und ein Feld-1H-Zeitsignal HT (d.h. ein Signal zur Bestimmung der 1H-Periode des FLC-Feldes 101), das aus der Ansteuerungsschaltung 112 ausgegeben wird, aktiv geschaltet.8 The processing sequence controller 107 sets initial scan address latch data SA to be written into the FLC array 101 in the drive circuit 112. The processing sequence controller 107 outputs a drive enable signal DE for driving the common drive circuit 102 to the segment drive circuit 103. When the drive enable signal DE is set to an H level, an SDI signal (ie, a trigger signal for transmitting image information to the segment drive circuit 103) and a field 1H timing signal HT (ie, a signal for determining the 1H period of the FLC field 101) output from the drive circuit 112 are activated.

9 Die Verarbeitungsablaufs-Steuereinrichtung 107 empfängt das Steuereinrichtungs-Interruptsignal IRQ1, das als Übertragungserfassungssignal für Bildinformationen dient, die dem Zählwert (ILD+3: m+3, m+6, m+9, ..) des Eingangszeilenregisters 302 entsprechen. Wenn der Empfang dieses Signals erfaßt wird, stellt die Verarbeitungsablaufs-Steuereinrichtung 107 die entsprechenden Bildinformationen in dem Eingangszeilenregister 302 ein und überträgt sie zu der Ansteuerungsschaltung 112. Wenn der Empfang des IRQ1-Signals durch die Verarbeitungsablaufs-Steuereinrichtung 107 erfaßt wird, stellt die Steuereinrichtung 107 Abtastadressdaten (SA+N) in dem Eingangszeilenregister 302 ein und überträgt sie zu der Ansteuerungsschaltung 102.9 The processing flow controller 107 receives the controller interrupt signal IRQ1 which serves as a transfer detection signal for image information corresponding to the count value (ILD+3: m+3, m+6, m+9, ..) of the input line register 302. When reception of this signal is detected, the processing flow controller 107 sets the corresponding image information in the input line register 302 and transfers it to the drive circuit 112. When reception of the IRQ1 signal is detected by the processing flow controller 107, the controller 107 sets sampling address data (SA+N) in the input line register 302 and transfers it to the drive circuit 112.

Die Ansteuerungsschaltung 112 stellt die in der Periode 8 eingestellten Abtastadress-Latch-Daten SA in der gemeinsamen Ansteuerschaltung 102 im Ansprechen auf das IRQ1-Signal ein. Zur gleichen Zeit erzeugt die Ansteuerungsschaltung 112 das Feld-1H-Zeitsignal HT und führtes sowohl der gemeinsamen Ansteuerschaltung 102 als auch der Segmentansteuerschaltung 103 zu. Durch diesen Vorgang führt die gemeinsame Ansteuerschaltung 102 ein Löschen der adressierten Abtastzeile aus. Ein Datenschreibzugriff entsprechend der adressierten Abtastzeile wird auf der Grundlage der zu der Segmentansteuerschaltung 103 während der nächsten Feld-1H-Periode übertragenen Bildinformationen durchgeführt.The drive circuit 112 sets the scanning address latch data SA set in the period 8 in the common drive circuit 102 in response to the IRQ1 signal. At the same time, the drive circuit 112 generates the field 1H timing signal HT and supplies it to both the common drive circuit 102 and the segment drive circuit 103. By this operation, the common drive circuit 102 performs erasure of the addressed scanning line. A data write access corresponding to the addressed scanning line is performed based on the image information transferred to the segment drive circuit 103 during the next field 1H period.

Während dieser Periode wird das SDI-Signal aus der Ansteuerungsschaltung 112 ausgegeben, und gleichzeitig werden die zu einer Zeit in der Periode 7 von der Bildinformations- Übertragungszeit-Umwandlungssteuereinrichtung 109 eingegebenen Bildinformationen DATA zu der Segmentansteuerschaltung 103 über die Bildinformationssteuereinrichtung 110 mit einer Geschwindigkeit ausgegeben, die für die Übertragungsgeschwindigkeit der gemeinsamen Ansteuerschaltung 102 und der Segmentansteuerschaltung 103 geeignet ist. Fig. 4 zeigt Zeitpunkte, an denen 2560-Punkt-(ein Bildelement besteht aus vier Punkten zur Durchführung einer Bereichsabstufung) Bildinformationen ID zu der Segmentansteuerschaltung 103 mit einer Periode von 100 nsec entsprechend einer 8-Bit- Parallelübertragung übertragen werden. Wenn Feld-1H eine geringere Geschwindigkeit als diese hat, wartet die Segnentansteuerschaltung 103 während der Differenzzeit auf das Ende der Übertragung.During this period, the SDI signal is output from the drive circuit 112, and at the same time, the image information received at a time in period 7 from the The image information DATA inputted to the transmission time conversion controller 109 is output to the segment drive circuit 103 via the image information controller 110 at a speed suitable for the transmission speed of the common drive circuit 102 and the segment drive circuit 103. Fig. 4 shows timings at which 2560-dot (one picture element consists of four dots for performing area gradation) image information ID is transmitted to the segment drive circuit 103 at a period of 100 nsec corresponding to 8-bit parallel transmission. If field-1H has a speed lower than this, the segment drive circuit 103 waits for the end of the transmission during the difference time.

10 Die Verarbeitungsablaufs-Steuereinrichtung 107 bestimmt, ob ein Teilbild (ein Vollbild bzw. Einzelbild gesehen von der Graphiksteuereinrichtung 106) für das FLC-Feld 101 abgeschlossen ist. Beispielsweise wird die Anzahl von Abtastzeilen, die von der Graphiksteuereinrichtung 106 übertragen werden, gezählt. Überschreitet dieser Zählwert einen durch Addition von n zu den gegenwärtigen Eingangsdaten ILD erhaltenen Wert, wird ein Teilbild als abgeschlossen angesehen. In diesem Fall kehrt der Ablauf zu dem der Periode 4 entsprechenden Schritt zum Warten auf einen Empfang eines VSYNC-Signals und zum Starten der Eingabe der nächsten Teilbilddaten zurück. Ist jedoch der Zählwert kleiner als die Summe, kehrt der Ablauf zu dem der Periode 9 entsprechenden Schritt zurück, und die nachfolgenden Verarbeitungsvorgänge werden wie derholt.10 The processing flow controller 107 determines whether a field (a frame as viewed by the graphics controller 106) for the FLC panel 101 is completed. For example, the number of scanning lines transmitted from the graphics controller 106 is counted. If this count exceeds a value obtained by adding n to the current input data ILD, a field is considered to be completed. In this case, the flow returns to the step corresponding to period 4 to wait for reception of a VSYNC signal and start input of the next field data. However, if the count is smaller than the sum, the flow returns to the step corresponding to period 9 and the subsequent processing operations are repeated.

11 Die Verarbeitungsablaufs-Steuereinrichtung 107 bestimmt, ob das Ende eines Teilbilds in der Periode 10 N-mal wiederholt wurde. Wenn ja, hat das FLC-Feld 101 Ein-Vollbild- Bildinformationen empfangen. Wurde das Ende eines Teilbilds weniger als N-mal wiederholt, wird die Verarbeitung während der Periode 4 durchgeführt, und die nachfolgenden Verarbeitungsvorgänge werden wiederholt. Zu diesem Zeitpunkt werden die Anfangseingangszeilendaten m um 1 inkrementiert, um die nächsten Teilbilddaten zu empfangen. Wird einer der numenschen Werte von 1 bis N zufällig anstelle einer Erhöhung der Zeilendaten um 1 ausgewählt, kann ein Zufallszeilensprungverfahren durchgeführt werden.11 The processing sequence controller 107 determines whether the end of a field has been repeated N times in the period 10. If so, the FLC field 101 has received one-frame image information. If the end of a field has been repeated less than N times, the processing is stopped during of period 4, and the subsequent processing operations are repeated. At this time, the initial input line data m is incremented by 1 to receive the next field data. If one of the numerical values from 1 to N is randomly selected instead of incrementing the line data by 1, a random interlace process can be performed.

12 Wenn bei der Verarbeitung während der Periode 11 ein Schreibzugriff eines Vollbildes abgeschlossen ist, bestimmt die Steuerschaltung 104, ob eine Temperaturkompensationszeit für das FLC-Feld 101 zu aktualisieren ist. Dieser Zeitpunkt wird bezüglich der Anzahl von Vollbildern bestimmt.12 In the processing during the period 11, when a write access of one frame is completed, the control circuit 104 determines whether to update a temperature compensation timing for the FLC panel 101. This timing is determined in terms of the number of frames.

(Determination of 1H and the control voltage)

Nachstehend wird ein Verfahren zur Steuerung zum Konstant- Halten der Ansteuerspannung zur Durchführung einer Temperaturkompensation gemäß der Erfindung beschrieben.A control method for keeping the drive voltage constant to perform temperature compensation according to the invention will be described below.

1H wird entsprechend der Umgebungstemperatur bestimmt, um eine für das FLC-Feld 101 optimale 1H-Periode auszubilden (Basisverarbeitungsvorgang 2). Zu diesem Zeitpunkt ist die Ansteuerspannung (der maximale Wert des gemeinsam/Segment-Ansteuersignalverlaufs) als fester Wert gegeben.1H is determined according to the ambient temperature to form a 1H period optimal for the FLC panel 101 (basic processing procedure 2). At this time, the drive voltage (the maximum value of the common/segment drive waveform) is given as a fixed value.

Der ausgedünnte Wert N-1 nach der Ausdünnung der Bildinformationen in Einheiten von Zeilen wird durch die folgende Gleichung bestimmt, und diese Berechnung wird in der Verarbeitungsablaufs-Steuereinrichtung 107 durchgeführt (Basisverarbeitungsvorgang 3):The thinned value N-1 after thinning the image information in units of lines is determined by the following equation, and this calculation is performed in the processing flow controller 107 (Basic processing procedure 3):

1H/HSYNC-Signalperiode = n1H/HSYNC signal period = n

Eine ganze Zahl wird durch Runden des Dezimalteils von n = N erhalten.An integer is obtained by rounding the decimal part of n = N .

Durch diese Berechnung werden die Bildinformationen und die SYNC-Signalperiode ausgedünnt, und die resultierenden Werte werden jeweils in die Segmentansteuerschaltung 103 und die Ansteuerungsschaltung 112 eingegeben. Das Ausdünnen wird durch die Ausdünnsteuereinrichtung 108 durchgeführt.By this calculation, the image information and the SYNC signal period are thinned out, and the resulting values are input to the segment drive circuit 103 and the drive circuit 112, respectively. The thinning out is performed by the thinning out controller 108.

Wenn ein optimaler 1H-Wert für das FLC-Feld 101 entsprechend der Umgebungstemperatur ausgewählt ist, und wennbildinformationen mit einer Periode als ganzzahliges Vielfaches der HSYNC-Periode empfangen werden, wird ein Zeitintervall bis zum Beginn der nächsten Ansteuerung am Ende der 1H-Periode ausgebildet.When an optimal 1H value is selected for the FLC panel 101 according to the ambient temperature, and when image information is received with a period as an integer multiple of the HSYNC period, a time interval until the start of the next drive is formed at the end of the 1H period.

Dieses Zeitintervall wird von 0 auf ein Maximum der SYNC- Signalperiode entsprechend einer Änderung der Umgebungstemperatur geändert. Während dieses Zeitintervalls werden die Anschlußpotentiale der Senment- und gemeinsamen Elektroden des FLC-Feldes 101 auf 0 gesteuert. Selbst wenn irgendein Zeitintervall ausgebildet wird, werden somit Bildinformationen nicht geändert. Wenn die 1H-Periode mit einer Erhöhung der Umgebungstemperatur verkürzt wird, wird die Zeit zum Festmachen bzw. Festsetzen der Anschlußpotentiale auf 0 verlängert. Mit dieser Steuerung kann ein synchron mit den Empfang der Bildinformationen zu steuernder Signalverlauf selbst dann ausgegeben werden, wenn sich die Umgebungstemperatur ändert und dadurch die 1H-Periode verändert wird. Fig. 6 zeigt die Beziehung zwischen 1H, der konstanten Spannungszeit und der Ansteuerspannung als Funktion der Umgebungstemperatur.This time interval is changed from 0 to a maximum of the SYNC signal period in accordance with a change in the ambient temperature. During this time interval, the terminal potentials of the sensor and common electrodes of the FLC panel 101 are controlled to 0. Thus, even if any time interval is formed, image information is not changed. If the 1H period is shortened with an increase in the ambient temperature, the time for fixing the terminal potentials to 0 is lengthened. With this control, a waveform to be controlled in synchronism with the reception of the image information can be output even if the ambient temperature changes and the 1H period is thereby changed. Fig. 6 shows the relationship between 1H, the constant voltage time and the drive voltage as a function of the ambient temperature.

Das vorstehend beschriebene Verfahren zur Steuerung des Anschlußpotentials des FLC-Feldes 101 auf 0 wird nachstehend beschrieben.The above-described method for controlling the terminal potential of the FLC panel 101 to 0 is described below.

Fig. 7 zeigt ein Blockschaltbild eines Abschnitts der Ansteuerungsschaltung 112 und Fig. 8 ein zugehöriges Zeitablaufdiagramm. Die Beschreibung erfolgt unter Bezugnahme auf die Figuren 7 und 8.Fig. 7 shows a block diagram of a portion of the drive circuit 112 and Fig. 8 shows an associated timing diagram. The description is made with reference to Figures 7 and 8.

Das IRQ1-Signal weist den gleichen Zeitverlauf wie das Signal auf, das erhalten wird, wenn das HSYNC-Signal durch die Anzahl von durch 1H und das HSYNC-Signal berechneten Zeilen ausgedünnt wird. Aus diesem Grund werden Bildinfomationen mit der Periode diese IRQ-Signals eingegeben und die Ansteuerung bei dieser Periode gestartet.The IRQ1 signal has the same timing as the signal obtained when the HSYNC signal is thinned out by the number of lines calculated by 1H and the HSYNC signal. For this reason, image information is input at the period of this IRQ signal and the drive is started at this period.

Wie es in Fig. 7 gezeigt ist, stellt die Verarbeitungsablaufs-Steuereinrichtung 107 einen Zählwert in einem programmierbaren Zähler entsprechend Informationen von dem Thermosensor 114 ein. Der programmierbare Zähler beginnt das Zählen der Bezugstaktsignale, wenn das IRQ1-Signal auf den L-Pegel übergeht. Wenn der Zähler unter der Steuerung der Verarbeitungsablaufs-Steuereinrichtung 107 einen vorbestimmten Wert zählt, gibt der Zähler ein Schnellübertrags-("ripple carry")signal (RCO) aus. Der Zähler wird wieder rückgesetzt und gibt das RCO-Signal bei einer vorbestimmten Periode aus. Das RCO-Signal wird zur Erzeugung eines TIMR-Signals über ein Kipp-Flip-Flop bzw. Toggle-Flip-Flop (Fig. 8) verwendet. Das TIMR-Signal wird in die Ansteuersignalverlaufssteuersignalerzeugungsschaltung eingegeben, so daß das Ansteuerungssignal bei jeder Vorderflanke des TIMR-Signals geschaltet wird.As shown in Fig. 7, the processing flow controller 107 sets a count value in a programmable counter according to information from the thermal sensor 114. The programmable counter starts counting the reference clock signals when the IRQ1 signal goes to the L level. When the counter counts a predetermined value under the control of the processing flow controller 107, the counter outputs a ripple carry (RCO) signal. The counter is reset again and outputs the RCO signal at a predetermined period. The RCO signal is used to generate a TIMR signal via a toggle flip-flop (Fig. 8). The TIMR signal is input to the drive waveform control signal generation circuit so that the drive signal is switched at every leading edge of the TIMR signal.

Die Ansteuerungssignalerzeugungsschaltung wird jedesmal dann rückgesetzt, wenn das IRQ1-Signal auf den L-Pegel übergeht. Das gleiche Ansteuerungssignal wird wiederholt ausgegeben.The drive signal generating circuit is reset every time the IRQ1 signal goes to the L level. The same drive signal is repeatedly output.

Andererseits setzt die Zeiterzeugungsschaltung ein DACT- Signal an der Vorderflanke des TIMR-Signals auf den H-Pegel, nachdem das IRQ1-Signal auf den L-Pegel übergegangen ist. Danach zählt die Zeiterzeugungsschaltung die Vorderflanken des TIMR-Signals. Geht das IRQ1-Signal während des Zählens eines vorbestimmten Zählwerts nicht auf den L-Pegel, wird das DACT Signal auf den L-Pegel rückgesetzt Fig. 8 zeigt einen Fall, bei dem der Zählwert gleich 5 ist.On the other hand, the timing generation circuit sets a DACT signal to the H level at the leading edge of the TIMR signal after the IRQ1 signal goes to the L level. After that, the timing generation circuit counts the leading edges of the TIMR signal. If the IRQ1 signal does not go to the L level during counting of a predetermined count value, the DACT Signal reset to L level Fig. 8 shows a case where the count value is 5.

Das DACT-Signal wird in die Ansteuersignalverlaufsteue rungsänderungsschaltung eingegeben. Während des L-Pegels dieses Signals wird ein Signal aus der Ansteuersignalverlaufssteuersignalerzeugungsschaltung zwangsweise auf einen gegebenen Wert (d.h. einen Wert zum Aufheben bzw. Nullieren des Anschlußpotentials des FLC-Feldes 110) geändert und zu den Segment- und gemeinsamen Ansteuerschaltungen ausgegeben. Dies stellt das wichtige charakteristische Merkmal der Erfindung dar.The DACT signal is input to the drive waveform control changing circuit. During the L level of this signal, a signal from the drive waveform control signal generating circuit is forcibly changed to a given value (i.e., a value for canceling the terminal potential of the FLC panel 110) and output to the segment and common drive circuits. This is the important characteristic feature of the invention.

Die 1H-Periode weist die gleiche Dauer wie der H-Pegel des DACT-Signals auf. Diese Dauer hat einen durch Multiplikation von 4 (bei diesem Ausführungsbeispiel) mit der Periode des TIMR-Signals erhaltenen Wert. Wenn die TIMR-Signalperiode durch die Verarbeitungsablaufs-Steuereinrichtung entsprechend einer Änderung der Umgebungstemperatur gesteuert wird (d.h. der Zählerwert des programmierbaren Zählers wird gesteuert), kann die 1H-Periode entsprechend der Änderung der Umgebungstemperatur verändert werden. Da die Differenz zwischen der IRQI-Signalperiode und der 1H-Periode der L-Pegeldauer des DACT-Signals entspricht, wird das Ansteuersignalverlauf steuersignal zwangsweise derart verändert, daß das Anschlußpotential des Feldes 0 wird. In folge dessen kann das FLC- Feld in einem Zustand gehalten werden, in dem die Informationen während dieser Dauer geschrieben wurden.The 1H period has the same duration as the H level of the DACT signal. This duration has a value obtained by multiplying 4 (in this embodiment) by the period of the TIMR signal. When the TIMR signal period is controlled by the processing sequence controller in accordance with a change in the ambient temperature (i.e., the counter value of the programmable counter is controlled), the 1H period can be changed in accordance with the change in the ambient temperature. Since the difference between the IRQI signal period and the 1H period corresponds to the L level duration of the DACT signal, the drive waveform control signal is forcibly changed so that the terminal potential of the array becomes 0. As a result, the FLC array can be maintained in a state in which the information has been written during this duration.

Ausgangssignale SWFD0 und SWFD1 und Ausgangssignale CWFD0 und CWFD1 aus der Ansteuersignalverlaufssteuersignalerzeugungsschaltung sind Signalverlaufssteuersignale jeweils für die Segnent- und die gemeinsame Ansteuerschaltung. Werte in Fig. 8 stellen jeweils Hexadezimalwerte von 2-Bit-Signalen, wie den Signalen SWFD0, SWFD1, CWFD0 und CWFD1, dar.Output signals SWFD0 and SWFD1 and output signals CWFD0 and CWFD1 from the drive waveform control signal generation circuit are waveform control signals for the segment and common drive circuits, respectively. Values in Fig. 8 respectively represent hexadecimal values of 2-bit signals such as the signals SWFD0, SWFD1, CWFD0, and CWFD1.

Die Zeiterzeugungsschaltung setzt ein CSCLKCLR-Signal bei der Hinterflanke des DACT-Signals zurück und setzt es auf einen Ablauf der gleichen Impulsbreite (d.h. der Periode A in Fig. 8) wie der des TIMR-Signals wieder auf den H-Pegel. Ein CSCLK-Signal wird aus dem CSCLKCLR-Signal und einem invertierten Signal des TIMR-Signals erzeugt. Das HT-Signal geht bei der Vorderflanke des ersten TIMR-Signals auf den L-Pegel, nachdem das IRQ1-Signal auf den L-Pegel übergegangen ist. Das HT-Signal wird bei der Vorderflanke des nächsten TIMR-Signals wieder auf den H-Pegel gesetzt.The timing generation circuit resets a CSCLKCLR signal at the trailing edge of the DACT signal and returns it to the H level at a period of the same pulse width (i.e., period A in Fig. 8) as that of the TIMR signal. A CSCLK signal is generated from the CSCLKCLR signal and an inverted signal of the TIMR signal. The HT signal goes to the L level at the leading edge of the first TIMR signal after the IRQ1 signal goes to the L level. The HT signal is returned to the H level at the leading edge of the next TIMR signal.

Die Segnent- und die gemeinsame Ansteuerschaltung können entsprechend den vorstehend beschriebenen Signalen, d.h. den SWFD0-, SWFD1-, CWFD0-, CWFD1-, CSCLK-, und HT-Signalen, gesteuert werden.The segment and common drive circuits can be controlled according to the signals described above, i.e. the SWFD0, SWFD1, CWFD0, CWFD1, CSCLK, and HT signals.

Nachstehend werden in Kürze Ansteuersignalverlaufsausgabezeiten der Ansteuerschaltung beschrieben. Der Ausgangssignalverlauf der Ansteuerschaltung beginnt an der Vorderflanke des CSCLK-Signals, wenn das HT-Signal auf den L-Pegel übergeht. Zu, diesem Zeitpunkt wird der Pegel des Ans, teuersignalverlaufs durch die Werte der SWFD0-, SWFD1-, CWFD0, und CWFD1-Signale an der Vorderflanke des CSCLK-Signals bestimmt. Danach werden die Ansteuersignalverläufe der Segment- und gemeinsamen Elektroden entsprechend den Werten der SWFD0-, SWFD1-, CWFD0- und CWFD1-Signale an der Vorderflanke des CSCLK-Signals bestimmt.The following briefly describes drive waveform output timings of the drive circuit. The output waveform of the drive circuit starts from the leading edge of the CSCLK signal when the HT signal goes to the L level. At this time, the level of the drive waveform is determined by the values of the SWFD0, SWFD1, CWFD0, and CWFD1 signals at the leading edge of the CSCLK signal. Thereafter, the drive waveforms of the segment and common electrodes are determined according to the values of the SWFD0, SWFD1, CWFD0, and CWFD1 signals at the leading edge of the CSCLK signal.

Wie es vorstehend beschrieben ist, wird ein aus einer Graphiksteuereinrichtung ausgegebenes CRT- Anzeigesystemausgangssignal empfangen, und es werden geeignete Bildinformationen zu dem FLC-Feld 101 übertragen. Das Anschlußpotential des FLC-Feldes 101 wird entsprechend einer Anderung der Umgebungstemperatur zwangsweise auf 0 gesetzt (konstantes Potential), wodurch eine Temperaturkompensation ohne Änderung der Ansteuerspannung durchgeführt wird.As described above, a CRT display system output signal output from a graphic controller is received, and appropriate image information is transmitted to the FLC panel 101. The terminal potential of the FLC panel 101 is forcibly set to 0 (constant potential) in accordance with a change in the ambient temperature, thereby performing temperature compensation without changing the drive voltage.

Dadurch wird gezeigt, daß von der HSYNC-Signalperiode abhängige Ansteuerschaltungs-Durchbruchsprobleme und Probleme bzgl. Schreibfehler, die durch die Verzögerung der Ansteuerspannung auf eine Änderung von 1H hin verursacht werden, gelöst werden können.This demonstrates that drive circuit breakdown problems dependent on the HSYNC signal period and problems related to write errors caused by the delay of the drive voltage to a change of 1H can be solved.

Claims

1. Image information control device with

a first device for receiving a sequence of image information transmission time signals (HSYNC) for controlling the transmission time of image information to electrodes of a display device,

a second device (107) for periodically determining a line selection period (1H) required for writing image information in the display device, in order to change the line selection period according to an ambient temperature signal (TEMP),

a third device (108) for thinning out the received image information transmission timing signals according to the determined line selection period,

fourth means (109) for initiating successive line selection periods in response to the thinned image information transfer timing signal and

fifth means (112) for controlling voltage waveforms to be applied to a common electrode and segment electrodes of the display device during each line selection period to transmit image information to the display device,

characterized in that

(i) voltage levels (V1-V5) of the waveforms are independent of the ambient temperature signal (TEMP), and that (ii) the fifth means for maintaining the voltage difference between the common and the segment electrodes at zero during the period between the end of a row selection period and the beginning of the next line selection period.

2. Device according to claim 1, characterized in that the voltage of each of the electrodes is set to zero during the holding period.

3. Device according to claim 1 or 2, characterized in that the third device (108) is designed to thin out the received image information transmission timing signals (HSYNC) by the minimum integer thinning factor (N) which is sufficient to enable the specific line selection period (1H).

4. Device according to claim 3, characterized in that the factor (N) is determined by the second device (107) according to the ambient temperature signal (TEMP).

5. Device according to one of claims 1 to 4, characterized in that a period of reception of bit information transmission time signals (HSYNC) is variable.

6. Apparatus according to claim 5, characterized by a device (301, 107) for determining an integer thinning factor (N) to be applied by the third device (108) according to the ambient temperature signal (TEMP) and the period of the received image information transmission timing signals (HSYNC).

7. Device according to one of claims 1 to 6, characterized in that a number (N) of interlaced field scans for transmitting image information for a complete frame to the display device corresponding to an integer Thinning factor (N) of the image information transmission time signals is implemented.

8. Apparatus according to claim 7, characterized in that the second device (107) is designed to determine the line selection period (1H) in response to the ambient temperature signal (TEMP) after every predetermined number of frames.

9. Device according to claim 7 or 8, characterized by a device for detecting the period of received image information transmission time signals (HSYNC) at the beginning of each field scan, the integer thinning factor (N) being determined in accordance with the ambient temperature signal (TEMP) and the detected period.

10. Device according to one of claims 1 to 9, which is designed to control a display device in the form of a ferroelectric liquid crystal panel.

11. Display control procedure with the steps

Receiving a sequence of image information transmission time signals (HSYNC) for controlling the transmission time of image information to electrodes of a display device (101),

periodically determining (3) a line selection period (1H) required for writing image information in the display device in order to change the line selection period according to an ambient temperature signal (TEMP),

Thinning (7) the received image information transmission time signals according to the determined line selection period,

initiating (9) successive line selection periods in response to the thinned image information transfer timing signal (IRQ1), and

Controlling (SWFDO.1, CWFDO.1) voltage waveforms to be applied to a common electrode and segment electrodes of the display device during each line selection period in order to transmit image information to the display device,

characterized in that

(i) voltage levels (V1-V5) of the waveforms are independent of the ambient temperature signal (TEMP), and that (ii) the voltage difference between the common and the segment electrodes is maintained at zero during a hold period between the end of a row selection period (1H) and the beginning of the next row selection period (1H).

12. A method according to claim 11, characterized in that the voltage applied to each of the electrodes is set to zero during the hold period.

13. Method according to claim 11 or 12, characterized in that the received image information transmission time signals (HSYNC) are thinned out by the minimum integer thinning out factor (N) which is sufficient to enable the specific line selection period (1H).

14. Method according to claim 13, characterized in that the factor (N) is determined according to the ambient temperature signal (TEMP).

15. Method according to one of claims 11 to 14, characterized in that a period of reception of image information transmission time signals (HSYNC) is variable.

16. Method according to claim 15, characterized by the step of determining an integer thinning factor (N) to be applied according to the ambient temperature signal (TEMP) and the period of the received image information transmission timing signals (HSYNC).

17. Method according to one of claims 11 to 16, characterized in that a number (N) of interlaced field scans for transmitting image information for a complete frame to the display device is implemented in accordance with an integer thinning factor (N) of the image information transmission timing signals.

18. Method according to claim 17, characterized in that the line selection period (1H) is determined in response to the temperature signal (TEMP) after every predetermined number of frames.

19. Method according to claim 17 or 18, characterized by the step of detecting the period of received image information transmission timing signals (HSYNC) at the beginning of each field scan, wherein the integer thinning factor (N) is determined according to the ambient temperature signal (TEMP) and the detected period.

20. Method according to one of claims 11 to 19, characterized in that the display device (101) has a ferroelectric liquid crystal panel.

21. A display device comprising an image information control device according to one of claims 1 to 10 and a display device in the form of a ferroelectric liquid crystal panel.

22. Display device comprising a display device in the form of a ferroelectric liquid crystal panel and a device for controlling the transmission of image information to the field by a method according to one of claims 11 to 19.