DE69023215T2

DE69023215T2 - Method and device for controlling a ferroelectric liquid crystal display panel.

Info

Publication number: DE69023215T2
Application number: DE69023215T
Authority: DE
Inventors: Takaji Numao
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1989-12-29
Filing date: 1990-12-28
Publication date: 1996-04-25
Anticipated expiration: 2010-12-29
Also published as: EP0435701A2; EP0435701B1; JPH03203776A; KR940003428B1; KR910013036A; EP0435701A3; DE69023215D1

Description

BACKGROUND OF THE INVENTION 1. Field of the invention

Die Erfindung betrifft ein Verfahren und eine Einrichtung zum Steuern einer ferroelektrischen Flüssigkristall-Anzeigetafel (nachfolgend auch als FLCD abgekürzt).The invention relates to a method and a device for controlling a ferroelectric liquid crystal display panel (hereinafter also abbreviated as FLCD).

2. Description of the state of the art

Fig. 1 ist ein Blockdiagramm, das schematisch einen typischen herkömmlichen Aufbau eines Anzeigesystems unter Verwendung eines FLCD 1 zeigt. Im Anzeigesystem wird ein für die Bildanzeige erforderliches Signal digitalisiert, und es wird das an eine Bilder anzeigende CRT (Kathodenstrahlröhre) 3 von einem PC 2 ausgegebene digitale Signal verwendet. Das vom PC 2 ausgegebene digitale Signal wird in einer gesonderten Steuerschaltung 4 umgesetzt und mittels des umgesetzten Signals wird ein Bild auf dem FLCD 1 dargestellt.Fig. 1 is a block diagram schematically showing a typical conventional structure of a display system using an FLCD 1. In the display system, a signal required for image display is digitized, and the digital signal output to an image displaying CRT (Cathode Ray Tube) 3 from a personal computer 2 is used. The digital signal output from the personal computer 2 is converted in a separate control circuit 4, and an image is displayed on the FLCD 1 by means of the converted signal.

Fig. 2 ist eine Schnittansicht, die schematisch den Aufbau des FLCD 1 zeigt. Zwei Glassubstratscheiben 5a, 5b sind einander gegenüberstehend angeordnet, wobei eine aus Indiumzinnoxid (nachfolgend mit ITO abgekürzt) bestehende Signalelektrode S in größerer Anzahl parallel auf der Oberfläche eines Glassubstrats 5a angeordnet ist und mit einem transparenten Isolierfilm 6a abgedeckt ist, der aus SiO&sub2; besteht. Auf der Oberfläche des anderen Glassubstrats 5b ist der Signalelektrode S gegenüberstehend eine Abrasterelektrode L ausgebildet, die aus ITO besteht und mit größerer Anzahl parallel in der Richtung rechtwinklig zur Signalelektrode S angeordnet und durch einen Isolierfilm 6b bedeckt ist, der aus SiO&sub2; besteht. Auf den Isolierfilmen 6a, 6b sind aus Polyvinylalkohol bestehende Ausrichtungsfilme 7a, 7b ausgebildet, die durch eine Reibbearbeitung behandelt sind. Die zwei Glassubstrate 5a, 5b sind über ein Abdichtungsmittel 8 miteinander verbunden, das teilweise eine Einspritzöffnung frei läßt, die durch das Abdichtungsmittel 8 abgedichtet wird, nachdem ein ferroelektrischer Flüssigkristall 9 durch Vakuuminjektion in den Raum zwischen den Ausrichtungsfilmen 7a, 7b eingeleitet wurde. Die zwei so miteinander verbundenen Glassubstrate 5a, 5b werden zwischen zwei Polarisationsplatten 10a, 10b eingeklemmt, die so angeordnet sind, daß ihre jeweiligen Polarisationsachsen einander rechtwinklig schneiden.Fig. 2 is a sectional view schematically showing the structure of the FLCD 1. Two glass substrates 5a, 5b are arranged opposite to each other, and a signal electrode S made of indium tin oxide (hereinafter abbreviated to ITO) is arranged in a larger number in parallel on the surface of one glass substrate 5a and covered with a transparent insulating film 6a made of SiO₂. On the surface of the other glass substrate 5b, a scanning electrode L made of ITO is formed opposite to the signal electrode S and in a larger number parallel in the direction perpendicular to the signal electrode S and covered by an insulating film 6b made of SiO₂. On the insulating films 6a, 6b, alignment films 7a, 7b made of polyvinyl alcohol and treated by a friction processing are formed. The two glass substrates 5a, 5b are bonded together via a sealing agent 8 partially leaving an injection port which is sealed by the sealing agent 8 after a ferroelectric liquid crystal 9 is introduced into the space between the alignment films 7a, 7b by vacuum injection. The two glass substrates 5a, 5b thus bonded together are clamped between two polarizing plates 10a, 10b which are arranged so that their respective polarization axes intersect each other at right angles.

Fig. 3 ist eine Draufsicht, die einen Aufbau zeigt, bei dem eine abrasterseitige Treiberschaltung 11 mit der Abrasterelektrode L der FLCD 1 verbunden ist, mit dem oben genannten Einfachmatrixaufbau, und bei dem eine signalseitige Treiberschaltung 12 mit der Signalelektrode S verbunden ist. Die abrasterseitige Treiberschaltung 11 ist eine Schaltung zum Anlegen von Spannung an die Abrasterelektroden L, und die signalseitige Treiberschaltung 12 ist eine Schaltung zum Anlegen von Spannungen an die Signalelektroden S. Hierbei ist zur Vereinfachung ein Fall dargestellt, bei dem 32 Abrasterelektroden L und 16 Signalelektroden S vorliegen, d. h. ein Fall eines FLCD 1, das aus 32 x 16 Bildelementen besteht, und jeweilige Elektroden der Abrasterelektroden L werden durch Hinzufügen des Index i (i = 1 bis 32) an das Symbol L unterschieden, und die jeweiligen Elektroden der Signalelektroden S werden durch Hinzufügen des Index j (j = 1 bis 16) an das Symbol S unterschieden. In der nachfolgenden Beschreibung wird ein Bildelement an der Schnittstelle einer beliebigen Abrasterelektrode Li und einer beliebigen Signalelektrode Sj durch das Symbol Aij repräsentiert.Fig. 3 is a plan view showing a structure in which a scanning-side driving circuit 11 is connected to the scanning electrode L of the FLCD 1 having the above-mentioned simple matrix structure, and in which a signal-side driving circuit 12 is connected to the signal electrode S. The scanning-side driving circuit 11 is a circuit for applying voltages to the scanning electrodes L, and the signal-side driving circuit 12 is a circuit for applying voltages to the signal electrodes S. Here, for simplicity, a case is shown in which there are 32 scanning electrodes L and 16 signal electrodes S, that is, a case of an FLCD 1 consisting of 32 x 16 picture elements, and respective electrodes of the scanning electrodes L are distinguished by adding the index i (i = 1 to 32) to the symbol L, and the respective electrodes of the signal electrodes S are distinguished by adding the index j (j = 1 to 16) to the symbol S. In the following description, a picture element is defined at the interface of any scanning electrode Li and any signal electrode Sj is represented by the symbol Aij.

Fig. 4 ist ein Signalverlaufsdiagramm, das jeweilige Signale zeigt, wie sie vom PC 2 ausgegeben werden. Fig. 4 (1) zeigt ein Horizontal-Synchronisiersignal HD, das die zeitliche Lage für ein Abrasterintervall für den Schirm der CRT 3 gibt; Fig. 4 (2) ist ein Vertikal-Synchronisiersignal VD, das die Periode für einen Bildschirm zeigt, und Fig. 4 (3) zeigt Anzeigedaten DATEN für ein Bild. Fig. 4 (4) ist ein Signalverlaufsdiagramm, das ein vergrößertes Abrasterintervall des Horizontal-Synchronisiersignals RD zeigt; Fig. 4 (5) ist ein Signalverlaufsdiagramm, das ein vergrößertes Abrasterintervall für die Anzeigedaten Daten zeigt, und Fig. 4 (6) ist ein Signalverlaufsdiagramm, das einen Datenübertragungstakt CLK für die Anzeigedaten Daten für ein Bildelement zeigt.Fig. 4 is a waveform diagram showing respective signals output from the PC 2. Fig. 4 (1) shows a horizontal synchronizing signal HD giving the timing for a scanning interval for the screen of the CRT 3; Fig. 4 (2) is a vertical synchronizing signal VD showing the period for one screen, and Fig. 4 (3) shows display data DATA for one picture. Fig. 4 (4) is a waveform diagram showing an enlarged scanning interval of the horizontal synchronizing signal RD; Fig. 4 (5) is a waveform diagram showing an enlarged scanning interval for the display data DATA, and Fig. 4 (6) is a waveform diagram showing a data transfer clock CLK for the display data DATA for one picture element.

Fig. 5 ist ein Signalverlaufsdiagramm, das jeweilige Signale zeigt, wie sie von der Steuerschaltung 4 ausgegeben werden. Fig. 5 (1) ist ein Signalverlaufsdiagramm, das einen Takt YCLK zum sequentiellen Übertragen eines Auswahlsignals YI, das die Abrasterelektrode L auswählt, in ein nicht dargestelltes Schieberegister in der abrasterseitigen Treiberschaltung 11 zeigt; Fig. 5 (2) ist ein Signalverlaufsdiagramm, das das Auswahlsignal YI zeigt; und Fig. 5 (3) zeigt Anzeigedaten Daten, die den jeweiligen Bildelementen des FLCD 1 entsprechen. Fig. 5 (4) ist ein Signalverlaufsdiagramm, das vergrößert eine Periode des Takts YCLK zeigt; Fig. 5 (5) ist ein Signalverlaufsdiagramm, das vergrößert eine Periode des Takts YCLK des Auswahlsignals YI zeigt; Fig. 5 (6) ist ein Signalverlaufsdiagramm, das vergrößert eine Periode des Takts YCLK der Anzeigedaten Daten zeigt; Fig. 5 (7) ist ein Signalverlaufsdiagramm, das einen Anzeigedaten-Übertragungstakt XCLK zum sequentiellen Übertragen der Anzeigedaten Daten in ein nicht dargestelltes Schieberegister in der signalseitigen Treiberschaltung 12 zeigt; Fig. 5 (8) ist ein vergrößertes Signalverlaufsdiagramm eines Latchimpulses LP, das die zeitliche Lage zum Erfassen und Einspeichern der Anzeigedaten Daten in das Schieberegister der signalseitigen Treiberschaltung 12 in ein gesondertes, nicht dargestelltes Register in derselben signalseitigen Treiberschaltung 12 zeigt; Fig. 5 (9) ist ein Signalverlaufsdiagramm, das ein Signal VC zeigt, das die Art von Spannung kennzeichnet, die an die Abrasterelektroden L angelegt wird; und Fig. 5 (10) ist ein Signalverlaufsdiagramm, das ein Signal VS zeigt, das die Art von Spannung kennzeichnet, die an die Signalelektroden S angelegt wird.Fig. 5 is a waveform diagram showing respective signals output from the control circuit 4. Fig. 5 (1) is a waveform diagram showing a clock YCLK for sequentially transferring a selection signal YI which selects the scanning electrode L to an unillustrated shift register in the scanning side driving circuit 11; Fig. 5 (2) is a waveform diagram showing the selection signal YI; and Fig. 5 (3) shows display data corresponding to the respective picture elements of the FLCD 1. Fig. 5 (4) is a waveform diagram showing in an enlarged manner a period of the clock YCLK; Fig. 5 (5) is a waveform diagram showing in an enlarged manner a period of the clock YCLK of the selection signal YI; Fig. 5 (6) is a waveform diagram showing in an enlarged manner a period of the clock YCLK of the display data; Fig. 5 (7) is a waveform diagram showing a display data transfer clock XCLK for sequentially transferring the display data into a shift register not shown. in the signal side driving circuit 12; Fig. 5 (8) is an enlarged waveform diagram of a latch pulse LP showing the timing for detecting and latching the display data in the shift register of the signal side driving circuit 12 into a separate register (not shown) in the same signal side driving circuit 12; Fig. 5 (9) is a waveform diagram showing a signal VC indicating the type of voltage applied to the scanning electrodes L; and Fig. 5 (10) is a waveform diagram showing a signal VS indicating the type of voltage applied to the signal electrodes S.

Demgemäß ist der Steuerschaltung 4 die Funktion gegeben, vier Arten von Signalen, wie sie in Fig. 4 dargestellt sind, d. h. das Horiontalsynchronisiersignal HD, das Vertikalsynchronisiersignal VD, die Anzeigedaten Daten und den Datenübertragungstakt YCLK in sieben Arten von Signal umzusetzen, wie sie in Fig. 5 dargestellt sind, nämlich den Takt YCLK, das Auswahlsignal YI, die Anzeigedaten Daten, den Anzeigedaten-Übertragungstakt XCLK, den Latchimpuls LP und die Signale VC, VS.Accordingly, the control circuit 4 is given the function of converting four kinds of signals as shown in Fig. 4, i.e., the horizontal synchronizing signal HD, the vertical synchronizing signal VD, the display data DATA and the data transfer clock YCLK into seven kinds of signals as shown in Fig. 5, namely, the clock YCLK, the selection signal YI, the display data DATA, the display data transfer clock XCLK, the latch pulse LP and the signals VC, VS.

Fig. 6 ist ein Signalverlaufsdiagramm, das jeweilige Spannungssignalverläufe zeigt, wie sie den Abrasterelektroden L und den Signalelektroden S bei einem Treiberverfahren für ein FLCD 1 auferlegt werden, wie es in der japanischen Patentanmeldungsoffenlegung Nr. Sho 64-59389 (1989) vorgeschlagen ist. Der in Fig. 6 (1) dargestellte Signalverlauf wird an die Abrasterelektrode L gegeben, und es ist der Signalverlauf einer Auswahlspannung A, die den Speicherzustand von Bildelementen auf den Abrasterelektroden L odereinen angezeigten Luminanzzustand überschreiben kann, und obwohl ein in Fig. 6 (2) dargestellter Signalverlauf an die Abrasterelektroden L angelegt wird, handelt es sich umden Signalverlauf einer Nichtauswahlspannung B, die den Anzeigezustand von Bildelementen auf den Abrasterelektroden L nicht überschreiben kann. Der in Fig. 6 (3) dargestellte Signalverlauf ist ein Signalverlauf einer Hell-Überschreibspannung C, die an die Signalelektroden S angelegt wird, wenn die Bildelemente für den "hellen" Luminanzzustand überschrieben werden, der in Fig. 6 (4) dargestellte Signalverlauf ist ein Signalverlauf einer Dunkel-Neuschreibspannung D, die an die Signalelektroden S angelegt wird, wenn die Bildelemente neu in den "dunklen" Luminanzzustand überschrieben werden, und der in Fig. 6 (5) dargestellte Signalverlauf ist der Signalverlauf einer Nicht-Neuschreibspannung G, die an die Signalelektroden S angelegt wird, wenn der Anzeigezustand eines Bildelements A nicht neu geschrieben wird. Fig. 6 (6) bis Fig. 6 (11) zeigen Signalverläufe der an ein Bildelement Aij angelegten Effektivspannung, wobei der Signalverlauf A-C in Fig. 6 (6) ein solcher Signalverlauf ist, wie er sich ergibt, wenn die Auswahlspannung A an die Abrasterelektrode Li angelegt wird und die Hell-Neuschreibspannung C an die Signalelektrode Sj angelegt wird; der Signalverlauf A-D in Fig. 6 (7) zeigt denjenigen Signalverlauf, wie er sich ergibt, wenn die Auswahlspannung A an die Abrasterelektrode Li angelegt wird und die Dunkel-Neuschreibspannung D an die Signalelektrode Sj angelegt wird; der Signalverlauf A-G in Fig. 6 (8) zeigt den Signalverlauf, wenn die Auswahlspannung A an die Abrasterelektrode Li angelegt wird und die Nicht- Neuschreibspannung G an die Signalelektrode Sj angelegt wird; der Signalverlauf B-C in Fig. 6 (9) zeigt denjenigen Signalverlauf, wie er sich ergibt, wenn die Nichtauswahlspannung B an die Abrasterelektrode Li angelegt wird und die Hell-Neuschreibspannung C an die Signalelektrode Sj angelegt wird; Der Signalverlauf B-D in Fig. 6 (10) zeigt denjenigen Signalverlauf, wie er sich ergibt, wenn die Nichtauswahlspannung B an die Abrasterelektrode Li angelegt wird und die Dunkel-Neuschreibspannung D an die Signalelektrode Sj angelegt wird; und der Signalveraluf B-G in Fig. 6 (11) zeigt denjenigen Signalverlauf, wie er sich ergibt, wenn die Nichtauswahlspannung B an die Abrasterelektrode Li angelegt wird und die Nicht-Neuschreibspannung G an die Signalelektrode Sj angelegt wird. Wenn der Anzeigezustand des Bildelements Aij des FLCD 1 in Fig. 3 durch das vorstehend genannte Ansteuerverfahren neu geschrieben wird, wird die Auswahlspannung A von Fig. 6 (1) an die Abrasterelektrode Li angelegt, und an den Rest der Abrasterelektrode Lk (k ≠ i, k = 1 bis 32) wird die in Fig. 6 (2) dargestellte Nichtauswahlspannung B angelegt, und wenn das Bildelement Aij neu in den "hellen" Anzeigezustand überschrieben wird, wird die in Fig. 6 (3) dargestellte Hell-Neuschreibspannung C an die Signalelektrode Sj angelegt; wenn das Bildelement Aij neu in den "dunklen" Anzeigezustand überschreiben wird, wird die in Fig. 6 (4) dargestellte Dunkel-Neuschreibspannung D an die Signalelektrode Sj angelegt; und wenn der "helle" Anzeigezustand oder der "dunkle" Anzeigezustand in einem Vollbild vor dem Bildelement Aij unverändert aufrechterhalten bleiben soll, wird die in Fig. 6 (5) dargestellte Nicht-Neuschreibspannung G an die Signalelektrode Sj angelegt.Fig. 6 is a waveform diagram showing respective voltage waveforms applied to the scanning electrodes L and the signal electrodes S in a driving method for an FLCD 1 as proposed in Japanese Patent Application Laid-Open No. Sho 64-59389 (1989). The waveform shown in Fig. 6 (1) is applied to the scanning electrode L, and it is the waveform of a selection voltage A which can overwrite the storage state of picture elements on the scanning electrodes L or a displayed luminance state, and although a waveform shown in Fig. 6 (2) is applied to the scanning electrodes L, it is the Waveform of a non-selection voltage B which cannot overwrite the display state of picture elements on the scanning electrodes L. The waveform shown in Fig. 6 (3) is a waveform of a bright overwrite voltage C applied to the signal electrodes S when the picture elements are overwritten to the "bright" luminance state, the waveform shown in Fig. 6 (4) is a waveform of a dark rewrite voltage D applied to the signal electrodes S when the picture elements are newly overwritten to the "dark" luminance state, and the waveform shown in Fig. 6 (5) is the waveform of a non-rewrite voltage G applied to the signal electrodes S when the display state of a picture element A is not rewritten. Fig. 6 (6) to Fig. 6 (11) show waveforms of the effective voltage applied to a picture element Aij, wherein the waveform AC in Fig. 6 (6) is a waveform obtained when the selection voltage A is applied to the scanning electrode Li and the bright rewrite voltage C is applied to the signal electrode Sj; the waveform AD in Fig. 6 (7) shows the waveform obtained when the selection voltage A is applied to the scanning electrode Li and the dark rewrite voltage D is applied to the signal electrode Sj; the waveform AG in Fig. 6 (8) shows the waveform obtained when the selection voltage A is applied to the scanning electrode Li and the non-rewrite voltage G is applied to the signal electrode Sj; the waveform BC in Fig. 6 (9) shows the waveform obtained when the non-selection voltage B is applied to the scanning electrode Li and the bright rewrite voltage C is applied to the signal electrode Sj; The waveform BD in Fig. 6 (10) shows the waveform that results when the non-selection voltage B is applied to the scanning electrode Li and the dark rewrite voltage D is applied to the signal electrode Sj. and the waveform BG in Fig. 6 (11) shows the waveform when the non-selection voltage B is applied to the scanning electrode Li and the non-rewrite voltage G is applied to the signal electrode Sj. When the display state of the picture element Aij of the FLCD 1 in Fig. 3 is rewritten by the above-mentioned driving method, the selection voltage A of Fig. 6 (1) is applied to the scanning electrode Li, and the non-selection voltage B shown in Fig. 6 (2) is applied to the rest of the scanning electrode Lk (k ≠ i, k = 1 to 32), and when the picture element Aij is newly rewritten to the "bright" display state, the bright rewrite voltage C shown in Fig. 6 (3) is applied to the signal electrode Sj; when the picture element Aij is newly rewritten to the "dark" display state, the dark rewriting voltage D shown in Fig. 6 (4) is applied to the signal electrode Sj; and when the "bright" display state or the "dark" display state is to be maintained unchanged in a frame before the picture element Aij, the non-rewriting voltage G shown in Fig. 6 (5) is applied to the signal electrode Sj.

Wenn z. B. im FLCD 1 von Fig. 3 ein Zustand, bei dem japanische Zeichen, die "FERROELEKTRIUM" bedeuten, durch jeweilige Bildelemente Aij im "dunklen" Anzeigezustand, wie durch schraffierte Linien angedeutet, auf einem Bildschirm dargestellt werden, neu in einen Zustand überschrieben wird, in dem japanische Zeichen, die "GEWÖHNLICHES DIELEKTRIKUM" bedeuten, angezeigt werden, wie in Fig. 7 dargestellt, wird das ausgehend vom "dunklen" Anzeigezustand neu in den "hellen" Anzeigezustand überschriebene Bildelement Aij durch ein Symbol C gekennzeichnet, das der Hell-Neuschreibspannung C entspricht; ein vom "hellen" Anzeigezustand neu in den "dunklen" Anzeigezustand überschriebenes Bildelement Aij ist durch das Symbol D gekennzeichnet, das der Dunkel-Neuschreibspannung D entspricht; ein Bildelement Aij, das im "dunklen" Anzeigezustand verbleibt, ist durch das Symbol F gekennzeichnet; und ein Bildelement Aij, das im hellen Anzeigezustand bleibt, ist durch ein nicht eingeschriebenes Symbol gekennzeichnet, wodurch der gesamte Bildschirm so angezeigt wird, wie es in Fig. 8 dargestellt ist. In diesem Fall entsprechen ein Bildelement Aij mit dem Symbol F und ein solches mit einem nicht eingeschriebenen Symbol der Nicht-Neuschreibspannung G.For example, in the FLCD 1 of Fig. 3, when a state in which Japanese characters meaning "FERROELECTRIC" are displayed by respective picture elements Aij in the "dark" display state as indicated by hatched lines on a screen is newly rewritten to a state in which Japanese characters meaning "ORDINARY DIELECTRIC" are displayed as shown in Fig. 7, the picture element Aij newly rewritten from the "dark" display state to the "bright" display state is indicated by a symbol C corresponding to the bright rewriting voltage C; a picture element Aij newly rewritten from the "bright" display state to the "dark" display state is indicated by a symbol D corresponding to the dark rewriting voltage D; a picture element Aij remaining in the "dark" display state is indicated by the symbol F; and a picture element Aij remaining in the light display state is indicated by an unwritten symbol, whereby the entire screen is displayed as shown in Fig. 8. In this case, a picture element Aij having the symbol F and one having an unwritten symbol correspond to the non-rewrite voltage G.

Fig. 9 zeigt jeweilige Spannungssignalverläufe, wie sie an die Abrasterelektroden L1, L2, L3, die Signalelektroden S5, S6 und die Bildelemente A15, A16, A25, A26 zu diesem Zeitpunkt angelegt werden. Zum Vergleich zeigt Fig. 9 (1) den Signalverlauf des Übertragungstakts YCLK für das Auswahlsignal YI im Schieberegister in der abrasterseitigen Treiberschaltung 11; Fig. 9 (2) zeigt den Signalverlauf des Auswahlsignals YI, Fig. 9 (3) zeigt den Spannungsverlauf, wie er der Abrasterelektrode L1 auferlegt wird; Fig. 9 (4) zeigt den Spannungsverlauf, wie er der Abrasterelektrode L2 auferlegt wird; Fig. 9 (5) zeigt den Spannungsverlauf, wie er der Abrasterelektrode L3 auferlegt wird; Fig. 9 (6) zeigt den Spannungsverlauf, wie er der Signalelektrode 55 auferlegt wird; Fig. 9 (7) zeigt den Spannungsverlauf, wie er der Signalelektrode S6 auferlegt wird; Fig. 9 (8) zeigt den Signalverlauf der Effektivspannung, wie sie an das Bildelement A15 angelegt wird; Fig. 9 (9) zeigt den Signalverlauf der Effektivspannung, wie sie an das Bildelement A16 angelegt wird; Fig. 9 (10) zeigt den Signalverlauf der Effektivspannung, wie sie an das Bildelement A25 angelegt wird; und Fig. 9 (11) zeigt den Signalverlauf der Effektivspannung, wie sie an das Bildelement A26 angelegt wird. In Fig. 9 (6) und Fig. 9 (7) entspricht das Symbol E, F in Klammern dem symbolfreien Bildelement in Fig. 8, d. h., daß es anzeigt, daß die Nicht-Neuschreibspannung G an ein symbolfreies Bildelement in Fig. 8 angelegt wird.Fig. 9 shows respective voltage waveforms applied to the scanning electrodes L1, L2, L3, the signal electrodes S5, S6 and the picture elements A15, A16, A25, A26 at this time. For comparison, Fig. 9 (1) shows the waveform of the transfer clock YCLK for the selection signal YI in the shift register in the scanning side driver circuit 11; Fig. 9 (2) shows the waveform of the selection signal YI, Fig. 9 (3) shows the voltage waveform applied to the scanning electrode L1; Fig. 9 (4) shows the voltage waveform applied to the scanning electrode L2; Fig. 9 (5) shows the voltage waveform applied to the scanning electrode L3; Fig. 9 (6) shows the voltage waveform as applied to the signal electrode S5; Fig. 9 (7) shows the voltage waveform as applied to the signal electrode S6; Fig. 9 (8) shows the waveform of the effective voltage as applied to the picture element A15; Fig. 9 (9) shows the waveform of the effective voltage as applied to the picture element A16; Fig. 9 (10) shows the waveform of the effective voltage as applied to the picture element A25; and Fig. 9 (11) shows the waveform of the effective voltage as applied to the picture element A26. In Fig. 9 (6) and Fig. 9 (7), the symbol E, F in parentheses corresponds to the symbol-free picture element in Fig. 8, i.e. i.e., it indicates that the non-rewrite voltage G is applied to a non-symbol pixel in Fig. 8.

Beim vorstehend angegebenen Steuerverfahren ist es aus der Effektivspannung am Bildelement 16, wie in Fig. 9 (9) dargestellt, und der Effektivspannung am Bildelement A26, wie in Fig. 9 (11) dargestellt, ersichtlich, daß die an den Bildelementen Aij anliegenden Spannungen im wesentlichen gleich sind, unabhängig davon, ob die Abrasterelektrode ausgewählt ist oder nicht, insoweit der Anzeigezustand des Elements nicht überschrieben wird. Daher kann selbst im Fall einer Ansteuerung mit niedriger Geschwindigkeit, bei der die zum Anlegen der Auswahlspannung A an eine bestimmte Abrasterelektrode Li und zum Abrastern derselben erforderliche Zeit länger als 33,3 Millisekunden (was 30 Hz entspricht) ist, eine Anzeige vorgenommen werden, ohne daß ein Flackern wahrgenommen wird.In the above-mentioned driving method, it is apparent from the effective voltage at the picture element 16 as shown in Fig. 9 (9) and the effective voltage at the picture element A26 as shown in Fig. 9 (11) that the voltages applied to the picture elements Aij are substantially the same regardless of whether the scanning electrode is selected or not, insofar as the display state of the element is not overwritten. Therefore, even in the case of low-speed driving in which the time required for applying the selection voltage A to a specific scanning electrode Li and scanning it is longer than 33.3 milliseconds (which corresponds to 30 Hz), display can be made without flickering being perceived.

Im Fall eines ferroelektrischen Flüssigkristalls, wie er derzeit allgemein im FLCD 1 verwendet wird, müssen, wenn für die abrasterseitige Treiberschaltung 11 und die signalseitige Treiberschaltung 12 z. B. Spannungssicherheit von 24 V verwendet wird, ungefähr 50 Mikrosekunden als Einheitsimpulsbreite t0 für die jeweiligen auferlegten, in Fig. 6 dargestellten Spannungen eingestellt werden, so daß ungefähr 300 Mikrosekunden als eine Auswahlzeit (6 t0) zugeordnet werden müssen, wenn das vorstehend genannte Steuerverfahren verwendet wird. Daher beträgt die Vollbildperiode dann, wenn ein FLCD 1 mit 1000 Abrasterelektroden L in diesem Zustand angesteuert wird, 0,3 Millisekunden.In the case of a ferroelectric liquid crystal as currently generally used in the FLCD 1, when voltage safety of 24 V is used for the scanning side drive circuit 11 and the signal side drive circuit 12, for example, about 50 microseconds must be set as the unit pulse width t0 for the respective applied voltages shown in Fig. 6, so that about 300 microseconds must be allocated as a selection time (6 t0) when the above-mentioned control method is used. Therefore, when an FLCD 1 having 1000 scanning electrodes L is driven in this state, the frame period is 0.3 milliseconds.

Das bedeutet jedoch, daß mehr als 0,3 Millisekunden benötigt werden, um die Anzeige eines Bildschirms zu überschreiben, nachdem ein Benutzer eine Eingabe über eine Tastatur vorgenommen hat, so daß die Schwierigkeit auftritt, daß zwar eine Anzeige ohne Flackern realisierbar ist, wie vorstehend angegeben, jedoch die Anzahl von Abrasterelektroden insgesamt beschränkt werden muß, da eine Beschränkung hinsichtlich der Ansprechgeschwindigkeit vorliegt.However, this means that more than 0.3 milliseconds are required to overwrite the display of a screen after a user has made an input via a keyboard, so that the difficulty arises that although a display without flickering can be realized, as stated above, However, the total number of scanning electrodes must be limited because there is a limitation on the response speed.

SUMMARY OF THE INVENTION

Es ist eine Aufgabe der Erfindung, ein Anzeigesteuerverfahren und eine Anzeigesteuerung für eine ferroelektrische Flüssigkristall-Anzeigetafel zu schaffen, bei denen die Vollbildperiode unabhängig von der Anzahl von Abrasterelektroden verkürzt werden kann.It is an object of the invention to provide a display control method and a display controller for a ferroelectric liquid crystal display panel in which the frame period can be shortened regardless of the number of scanning electrodes.

Gemäß einer Erscheinungsform schafft die Erfindung, wie sie in Anspruch 1 definiert ist, eine Steuerung für eine ferroelektrische Flüssigkristall-Anzeigetafel, die ein Array von Bildelementen, von denen jedes durch die Schnittstelle einer von mehreren Abrasterelektroden mit einer von mehreren Signalelektroden festgelegt ist, und einen dazwischen angeordneten ferroelektrischen Flüssigkristall aufweist, mit:In one aspect, the invention as defined in claim 1 provides a controller for a ferroelectric liquid crystal display panel having an array of picture elements each defined by the interface of one of a plurality of scanning electrodes with one of a plurality of signal electrodes and a ferroelectric liquid crystal disposed therebetween, comprising:

- einer Steuereinrichtung zum Liefern von Auswahlsignalen zum Auswählen von Abrasterelektroden der Anzeigetafel, und während der Auswahl jeder Abrasterelektrode, von Datensignalen zum Anlegen von Daten an die Signalelektroden der Anzeigetafel;- a control device for supplying selection signals for selecting scanning electrodes of the display panel, and during the selection of each scanning electrode, data signals for applying data to the signal electrodes of the display panel;

gekennzeichnet durchmarked by

- einen ersten Speicher, der die Daten für das nächste Anzeigevollbild empfängt und einspeichert;- a first memory that receives and stores the data for the next display frame;

- einen zweiten Speicher, der denjenigen Teil der Daten für das aktuelle Anzeigevollbild empfängt und einspeichert, die sich von den Daten für das nächste Anzeigevollbild unterscheiden;- a second memory that receives and stores that portion of the data for the current display frame that differs from the data for the next display frame;

- einen Zeilenspeicher zum Einspeichern des Ergebnisses eines Vergleichs auf zeilenweiser Basis zwischen den Daten für das nächste Anzeigevollbild und den Daten für das aktuelle Anzeigevollbild, für jede Zeile;- a line memory for storing the result of a comparison on a line-by-line basis between the data for the next display frame and the data for the current display frame, for each line;

- wobei die Steuereinrichtung so ausgebildet ist, daß sie abhängig vom Inhalt des Zeilenspeichers eine Folge von Auswahlsignalen liefert, wobei Auswahlsignale für alle oder bestimmte unter allen Auswahlelektroden ausgeschlossen sind, die Zeilen entsprechen, für die der Vergleich Identität des Dateninhalts für das aktuelle und das nächste Anzeigevollbild anzeigt, um dadurch die Dauer der Zeit zu verkürzen, die erforderlich ist, um ein Vollbild von auf der Anzeigetafel angezeigten Daten zu aktualisieren.- the control means being arranged to provide a sequence of selection signals dependent on the contents of the line memory, excluding selection signals for all or certain of all selection electrodes corresponding to lines for which the comparison indicates identity of the data content for the current and next display frames, thereby reducing the amount of time required to update a frame of data displayed on the display panel.

Gemäß einer anderen Erscheinungsform schafft die Erfindung, wie sie durch Anspruch 3 definiert ist, ein Verfahren zum Steuern einer ferroelektrischen Flüssigkristall-Anzeigetafel, die ein Array von Bildelementen, die jeweils durch die Schnittstelle einer von mehreren Abrasterelektroden mit einer von mehreren Signalelektroden festgelegt sind, und einen dazwischen angeordneten ferroelektrischen Flüssigkristall aufweist, das folgendes umfaßt:According to another aspect, the invention as defined by claim 3 provides a method of controlling a ferroelectric liquid crystal display panel having an array of picture elements each defined by the interface of one of a plurality of scanning electrodes with one of a plurality of signal electrodes and a ferroelectric liquid crystal disposed therebetween, comprising:

- Zuführen von Auswahlsignalen an die Anzeigetafel, zum Auswählen von Abrasterelektroden derselben, und, während der Auswahl jeder Abrasterelektrode, von Datensignalen zum Anlegen von Daten an die Signalelektroden derselben;- supplying selection signals to the display panel for selecting scanning electrodes thereof and, during the selection of each scanning electrode, data signals for applying data to the signal electrodes thereof;

gekennzeichnet durchmarked by

- Einspeichern von Daten für das nächste Anzeigevollbild in einen ersten Speicher;- storing data for the next display frame in a first memory;

- Einspeichern desjenigen Teils der Daten für das aktuelle Anzeigevollbild, die sich von den Daten für das nächste Anzeigevollbild unterscheiden, in einen zweiten Speicher;- storing that part of the data for the current display frame that differs from the data for the next display frame in a second memory;

- Vergleichen, Zeile für Zeile, der Daten für das nächste Anzeigevollbild mit den Daten für das aktuelle Anzeigevollbild;- Compare, line by line, the data for the next display frame with the data for the current display frame;

- Einspeichern des Vergleichsergebnisses für jede Zeile in einen Speicher;- Storing the comparison result for each line in a memory;

- wobei der Zuführschritt das Ausgeben, abhängig vom Inhalt des Speichers (26), einer Folge der Auswahlsignale beinhaltet, ohne Auswahlsignale für alle oder bestimmte unter allen Abrasterelektroden, die Zeilen entsprechen, für die der Vergleich Identität des Dateninhalts zwischen dem aktuellen und dem nächsten Anzeigevollbild anzeigt, um dadurch die Zeitdauer zu verkürzen, wie sie erforderlich ist, um ein auf der Anzeigetafel angezeigtes Datenvollbild zu aktualisieren.- wherein the supplying step includes outputting, depending on the contents of the memory (26), a sequence of the selection signals, without selection signals for all or certain ones among all scanning electrodes corresponding to lines for which the comparison indicates identity of data content between the current and the next display frame, thereby shortening the time required to update a data frame displayed on the display panel.

Die Kombination der Merkmale des Oberbegriffs von Anspruch 1 und Anspruch 3 ist aus EP-A-0 167 398 bekannt.The combination of the features of the preamble of claim 1 and claim 3 is known from EP-A-0 167 398.

Die abhängigen Ansprüche 2 und 4 betreffen Merkmale einer bevorzugten Ausführungsform der Erfindung.Dependent claims 2 and 4 relate to features of a preferred embodiment of the invention.

Gemäß der Erfindung wird im Fall einer ferroelektrischen Flüssigkristall-Anzeigetafel mit m Abrasterelektroden dann, wenn sich die Anzahl von Abrasterelektroden, für die aktuell Anzeigedaten durch die Bildelemente auf den Abrasterelektroden angezeigt werden, von den Anzeigedaten, die im folgenden Vollbild anzuzeigen sind, um q unterscheidet, betreffend den Rest (m - q) Abrasterelektroden, für die keine Differenz der Anzeigedaten besteht, die Auswahlspannung nicht an alle Abrasterelektroden oder nur an einige der (m - q) derselben angelegt, so daß selbst dann, wenn p Abrasterelektroden aus dem Rest (m - q) ausgewählt werden, die Auswahlspannung während eines Vollbilds nicht an (m - q - p) Abrasterelektroden angelegt wird. Dadurch ist die Vollbildperiode deutlich verkürzt.According to the invention, in the case of a ferroelectric liquid crystal display panel having m scanning electrodes, when the number of scanning electrodes for which display data is currently displayed by the picture elements on the scanning electrodes differs from the display data to be displayed in the following frame by q, with respect to the rest (m - q) scanning electrodes for which there is no difference in display data, the selection voltage is not applied to all of the scanning electrodes or only to some of (m - q) thereof, so that even if p scanning electrodes are selected from the rest (m - q), the selection voltage is not applied to (m - q - p) scanning electrodes during one frame. As a result, the frame period is significantly shortened.

Da gemäß der Erfindung Abrasterelektroden, für die Anzeigedaten der Bildelemente auf den aktuell dargestellten Abrasterelektroden mit den Anzeigedaten im folgenden Vollbild übereinstimmen, überhaupt nicht im folgenden Vollbild ausgewählt werden oder mit einer Rate von einer unter mehreren Abrasterelektroden ausgewählt werden, kann die Vollbildperiode selbst im Fall einer ferroelektrischen Flüssigkristall- Anzeigetafel mit einer großen Anzahl von Abrasterelektroden durch die verringerte Anzahl von Abrasterelektroden verkürzt werden, die in einem Vollbild ausgewählt werden, und dementsprechend kann die Ansprechzeit verkürzt werden, bis eingegebene Anzeigedaten auf dem Bildschirm angezeigt werden.According to the invention, since scanning electrodes for which display data of the picture elements on the currently displayed scanning electrodes coincide with the display data in the following frame are not selected at all in the following frame or are selected at a rate of one among a plurality of scanning electrodes, the frame period can be reduced even in the case of a ferroelectric liquid crystal display. display panel having a large number of scanning electrodes can be shortened by reducing the number of scanning electrodes selected in one frame, and accordingly the response time until input display data is displayed on the screen can be shortened.

BRIEF DESCRIPTION OF THE DRAWINGS

Fig. 1 ist ein Blockdiagramm, das schematisch den Aufbau eines Anzeigesystems unter Verwendung einer herkömmlichen Anzeigesteuereinrichtung zeigt;Fig. 1 is a block diagram schematically showing the structure of a display system using a conventional display controller;

Fig. 2 ist eine Schnittansicht, die den Aufbau einer im Anzeigesystem verwendeten ferroelektrischen Flüssigkristall- Anzeigetafel zeigt;Fig. 2 is a sectional view showing the structure of a ferroelectric liquid crystal display panel used in the display system;

Fig. 3 ist eine Ansicht, die einen Zustand zeigt, in dem japanische Zeichen, die "FERROELEKTRIKUM" bedeuten, auf der ferroelektrischen Flüssigkristall-Anzeigetafel angezeigt werden;Fig. 3 is a view showing a state in which Japanese characters meaning "FERROELECTRIC" are displayed on the ferroelectric liquid crystal display panel;

Fig. 4 ist ein Signalverlaufsdiagramm, das das Ausgangssignal eines PC im Anzeigesystems zeigt;Fig. 4 is a waveform diagram showing the output signal of a PC in the display system;

Fig. 5 ist ein Signalverlaufsdiagramm, das das Ausgangssignal einer Steuerschaltung im Anzeigesystem zeigt;Fig. 5 is a waveform diagram showing the output signal of a control circuit in the display system;

Fig. 6 ist ein Signalverlaufsdiagramm, das jeweilige auferlegte Spannungen zeigt, wie sie beim Ansteuern der ferroelektrischen Flüssigkristall-Anzeigetafel im Anzeigesystem verwendet werden;Fig. 6 is a waveform diagram showing respective applied voltages used in driving the ferroelectric liquid crystal display panel in the display system;

Fig. 7 ist eine Ansicht, die einen Zustand zeigt, in dem japanische Zeichen "GEWÖHNLICHES DIELEKTRIKUM" bedeuten, auf der ferroelektrischen Flüssigkristall-Anzeigetafel angezeigt werden;Fig. 7 is a view showing a state in which Japanese characters meaning "ORDINARY DIELECTRIC" are displayed on the ferroelectric liquid crystal display panel;

Fig. 8 ist eine Ansicht, die Arten auferlegter Spannungen entsprechend einem Anzeigezustand der ferroelektrischen Flüssigkristall-Anzeigetafel zeigt;Fig. 8 is a view showing types of applied voltages corresponding to a display state of the ferroelectric liquid crystal display panel;

Fig. 9 ist ein Signalverlaufsdiagramm, das jeweilige Spannungen zeigt, wie sie an einige Abrasterelektroden, Signalelektroden und Bildelemente der ferroelektrischen Flüssigkristall-Anzeigetafel angelegt werden;Fig. 9 is a waveform diagram showing respective voltages applied to some scanning electrodes, signal electrodes and picture elements of the ferroelectric liquid crystal display panel;

Fig. 10 ist ein Blockdiagramm, das schematisch den Aufbau eines Anzeigesystems zeigt, wie es bei einer Anzeigesteuereinrichtung für eine ferroelektrische Flüssigkristall-Anzeigetafel gemäß einem Ausführungsbeispiel der Erfindung angewandt wird;Fig. 10 is a block diagram schematically showing the structure of a display system applied to a display control device for a ferroelectric liquid crystal display panel according to an embodiment of the invention;

Fig. 11 ist ein Blockdiagramm, das schematisch den Aufbau einer als Anzeigesteuereinrichtung dienenden Steuerschaltung zeigt;Fig. 11 is a block diagram schematically showing the structure of a control circuit serving as a display control device;

Fig. 12 ist eine Ansicht, die eine ferroelektrische Flüssigkristall-Anzeigetafel zeigt, auf der japanische Zeichen, die "GEWÖHNLICHES DIELEKTRIKUM" bedeuten, unter Verwendung der Steuerschaltung angezeigt werden;Fig. 12 is a view showing a ferroelectric liquid crystal display panel on which Japanese characters meaning "ORDINARY DIELECTRIC" are displayed using the control circuit;

Fig. 13 ist eine Ansicht, die schematisch ein Beispiel von Umsetzungsdaten zeigt, wie sie zur Bezugnahme in einem Vollbildspeicher abgespeichert sind;Fig. 13 is a view schematically showing an example of conversion data stored in a frame memory for reference;

Fig. 14 und Fig. 15 sind Signalverlaufsdiagramme, die jeweils ein Ausgangssignal der Steuerschaltung zeigen;Fig. 14 and Fig. 15 are waveform diagrams each showing an output signal of the control circuit;

Fig. 16 ist ein Signalverlaufsdiagramm, das das Ausgangssignal einer Eingangssteuerschaltung in der Steuerschaltung zeigt;Fig. 16 is a waveform diagram showing the output signal of an input control circuit in the control circuit;

Fig. 17 ist ein Signalverlaufsdiagramm, das das Ausgangssignal einer Ausgangssteuerschaltung in der Steuerschaltung zeigt;Fig. 17 is a waveform diagram showing the output signal of an output control circuit in the control circuit;

Fig. 18 ist ein Signalverlaufsdiagramm, das jeweilge Spannungen zeigt, wie sie an einige Abrasterelektroden, Signalelektroden und Bildelemente der ferroelektrischen Flüssigkristall-Anzeigetafel angelegt werden;Fig. 18 is a waveform diagram showing respective voltages applied to some scanning electrodes, signal electrodes and picture elements of the ferroelectric liquid crystal display panel;

Fig. 19 ist ein Schaltbild, das ein Beispiel für einen speziellen Aufbau der Ausgangssteuerschaltung zeigt;Fig. 19 is a circuit diagram showing an example of a specific structure of the output control circuit;

Fig. 20 ist ein Schaltbild, das ein Beispiel für den speziellen Aufbau eines Anzeigedaten-Vollbildspeichers in der Steuerschaltung zeigt;Fig. 20 is a circuit diagram showing an example of the specific structure of a display data frame memory in the control circuit;

Fig. 21 ist ein Schaltbild, das ein Beispiel eines speziellen Aufbaus eines Zeilenspeichers in der Steuerschaltung zeigt; undFig. 21 is a circuit diagram showing an example of a specific structure of a line memory in the control circuit; and

Fig. 22 ist ein Schaltbild, das ein Beispiel eines speziellen Aufbaus eines Vollbildspeichers zur Bezugnahme zeigt.Fig. 22 is a circuit diagram showing an example of a specific structure of a frame memory for reference.

DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS

Fig. 10 ist ein Blockdiagramm, das den Aufbau eines Anzeigesystems zeigt, in dem eine Anzeigesteuereinrichtung für eine ferroelektrische Flüssigkristall-Anzeigetafel als ein Ausführungsbeispiel der Erfindung verwendet ist. Der Aufbau des Anzeigesystems ist schematisch derselbe wie im Fall eines herkömmlichen, obengenannten Anzeigesystems, wobei ein für die Bildanzeige erforderliches Signal digitalisiert wird und das von einem PC 22 an eine CRT (Kathodenstrahlröhre) 23 zur Bildanzeige ausgegebene digitale Signal verwendet wird. Das vom PC 22 ausgegebene digitale Signal wird in einer als Anzeigesteuereinrichtung gemäß dem Ausführungsbeispiel dienenden Steuerschaltung 24 umgesetzt, wobei das Umsetzungssignal Bilder auf einem FLCD 21 darstellt.Fig. 10 is a block diagram showing the structure of a display system in which a display control device for a ferroelectric liquid crystal display panel is used as an embodiment of the invention. The structure of the display system is schematically the same as in the case of a conventional display system mentioned above, wherein a signal required for image display is digitized and the digital signal output from a PC 22 to a CRT (cathode ray tube) 23 for image display is used. The digital signal output from the PC 22 is converted in a control circuit 24 serving as a display control device according to the embodiment, the converted signal displays images on an FLCD 21.

Betreffend den speziellen Aufbau des FLCD 21 wird eine Erläuterung hierzu weggelassen, da er mit dem des herkömmlichen, in Fig. 2 dargestellten FLCD 1 übereinstimmt. Als ferroelektrischer Flüssigkristall im FLCD 21 wird ZLI-4237/000 von Merck Corp. verwendet, und als Ausrichtungsfilm wird Polyimid verwendet.As for the specific structure of the FLCD 21, an explanation is omitted because it is the same as that of the conventional FLCD 1 shown in Fig. 2. As the ferroelectric liquid crystal in the FLCD 21, ZLI-4237/000 of Merck Corp. is used, and as the alignment film, polyimide is used.

Fig. 11 ist ein Blockdiagramm, das schematisch einen Aufbau für die Steuerschaltung 24 zeigt. Ein Anzeigedaten-Vollbildspeicher 25 ist ein Speicher zum Aufnehmen von Anzeigedaten Daten für einen Bildschirm, wie vom PC 22 ausgegeben. Aus dem Anzeigedaten-Vollbildspeicher 25 werden Umsetzungsdaten Rx ausgegeben, die die Differenz zwischen den aktuell auf dem Bildschirm des FLCD 21 angezeigten Anzeigedaten und dem im folgenden Vollbild angezeigten Anzeigedaten angeben.Fig. 11 is a block diagram schematically showing a structure for the control circuit 24. A display data frame memory 25 is a memory for storing display data for one screen output from the PC 22. From the display data frame memory 25, conversion data Rx indicating the difference between the display data currently displayed on the screen of the FLCD 21 and the display data displayed in the next frame is output.

Ein Zeilenspeicher 26 ist ein Speicher zum Aufnehmen, auf die vom Anzeigedaten-Vollbildspeicher 25 ausgegebenen Umsetzungsdaten Rx hin, von Differenzkennungsdaten für die geltende Zeile, die anzeigen, ob auch nur ein einziges Bildelement existiert, für das ein Unterschied hinsichtlich der aktuell angezeigten Anzeigedaten und der im folgenden Vollbild anzuzeigenden Anzeigedaten für die Bildelemente in jeder Abrasterelektrode des FLCD 21 besteht, was gesondert für jede Abrasterelektrode erfolgt. Im Zeilenspeicher 26 ist jeweils ein 1-Bit-Speicherbereich zum Aufnhemen von Zeilendifferenz-Kennungsdaten für jede der Abrasterelektroden zugeordnet.A line memory 26 is a memory for storing, in response to the conversion data Rx output from the display data frame memory 25, difference identification data for the current line indicating whether there is even a single picture element for which there is a difference between the display data currently displayed and the display data to be displayed in the next frame for the picture elements in each scanning electrode of the FLCD 21, separately for each scanning electrode. In the line memory 26, a 1-bit memory area for storing line difference identification data is allocated for each of the scanning electrodes.

Der Bezugs-Vollbildspeicher 27 ist ein Speicher zum Aufnehmen der Umsetzungsdaten Rx für einen Bildschirm, wie vom Anzeigedaten-Vollbildspeicher 25 ausgegeben.The reference frame memory 27 is a memory for accommodating the conversion data Rx for one screen output from the display data frame memory 25.

Eine Eingangssteuerschaltung 28 ist eine Schaltung zum Steuern eines Dateneinschreibvorgangs in den Anzeigedaten-Vollbildspeicher 25, den Zeilenspeicher 26 und den Bezugs-Vollbildspeicher 27, und zwar auf das Horizontal-Synchronisiersignal RD, das Vertikalsynchronisiersignal VD und den Takt CLK hin, wie sie vom PC 22 ausgegeben werden, und auf Signale OW, OAc und OAs hin, wie sie von einer Ausgangssteuerschaltung 29 ausgegeben werden.An input control circuit 28 is a circuit for controlling a data writing operation into the display data frame memory 25, the line memory 26 and the reference frame memory 27 in response to the horizontal synchronizing signal RD, the vertical synchronizing signal VD and the clock CLK output from the PC 22 and to signals OW, OAc and OAs output from an output control circuit 29.

Die Ausgangssteuerschaltung 29 ist eine Schaltung zum Steuern des Auslesevorgangs abgespeicherter Daten aus dem Anzeigedaten-Vollbildspeicher 25, dem Zeilenspeicher 26 und dem Bezugs-Vollbildspeicher 27 und des Ausgangssignals einer Treibersteuerschaltung 30.The output control circuit 29 is a circuit for controlling the readout of stored data from the display data frame memory 25, the line memory 26 and the reference frame memory 27 and the output signal of a driver control circuit 30.

Die Treibersteuerschaltung 30 ist eine Schaltung zum Ausgeben eines Signals, das den Anzeigetreiberbetrieb des FLCD 21 steuert, und zwar auf vom Anzeigedaten-Vollbildspeicher 25 ausgegebene Daten DO und von vom Bezugs-Vollbildspeicher 27 ausgegebene Daten DRE hin.The drive control circuit 30 is a circuit for outputting a signal controlling the display drive operation of the FLCD 21 in response to data DO output from the display data frame memory 25 and data DRE output from the reference frame memory 27.

Fig. 12 ist eine Draufsicht, die einen Aufbau zeigt, bei dem an die Abrasterelektroden L des FLCD 21 mit dem obenangegebenen einfachen Matrixaufbau eine abrasterseitige Treiberschaltung 31 angeschlossen ist und an die Signalelektroden S eine signalseitige Treiberschaltung 32 angeschlossen ist. Die abrasterseitige Treiberschaltung 31 ist eine Schaltung zum Anlegen einer Spannung an die Abraserelektroden L, und die signalseitige Treiberschaltung 33 ist eine Schaltung zum Anlegen einer Spannung an die Signalelektroden S. Hierbei ist wie im Fall des herkömmlichen Beispiels zur Vereinfachung ein FLCD 21 mit 32 Abrasterelektroden L und 16 Signalelektroden S, d. h. 32 x 16 Bildelemente, dargestellt, wobei jeweilige Abrasterelektroden L durch Hinzufügen des Index i (i = 1 bis 32) zum Symbol L unterschieden werden und jeweilige Signalelektroden S durch Hinzufügen des Index j (j = 1 bis 16) zum Symbol S unterschieden werden. In der folgenden Beschreibung wird wie beim herkömmlichen Beispiel ein Bildelement an der Schnittstelle einer beliebigen Abrasterelektrode Li mit einer beliebigen Signalelektrode Sj durch das Symbol Aij angegeben.Fig. 12 is a plan view showing a structure in which a scanning-side driving circuit 31 is connected to the scanning electrodes L of the FLCD 21 having the above-mentioned simple matrix structure, and a signal-side driving circuit 32 is connected to the signal electrodes S. The scanning-side driving circuit 31 is a circuit for applying a voltage to the scanning electrodes L, and the signal-side driving circuit 33 is a circuit for applying a voltage to the signal electrodes S. Here, As in the case of the conventional example, for the sake of simplicity, an FLCD 21 having 32 scanning electrodes L and 16 signal electrodes S, that is, 32 x 16 picture elements, is shown, wherein respective scanning electrodes L are distinguished by adding the index i (i = 1 to 32) to the symbol L, and respective signal electrodes S are distinguished by adding the index j (j = 1 to 16) to the symbol S. In the following description, as in the conventional example, a picture element at the intersection of an arbitrary scanning electrode Li and an arbitrary signal electrode Sj is indicated by the symbol Aij.

Fig. 13 ist eine Ansicht, die schematisch die Umsetzungsdaten Rx eines Bildschirms zeigt, wie sie im Bezugs-Vollbildspeicher 27 in Form einer Anzeige für den Bildschirm des FLCD 21 aufbewahrt werden, wenn der Bildschirm des FLCD 21 in einen Zustand geschaltet wird, in dem japanische Zeichen, die "GEWÖHNLICHES DIELEKTRIKUM" bedeuten, durch "dunkle" Bildanzeigeelemente angezeigt werden, wie durch schräge Linien in Fig. 12 gekennzeichnet, wobei das Umschalten ausgehend von einem Zustand erfolgt, bei dem japanische Zeichen, die "FERROELEKTRIKUM" bedeuten, wie in Fig. 3 dargestellt und beim Stand der Technik erläutert, angezeigt werden. Die Anzeigepositionen, wo Bildelemente mit schrägen Linien vorhanden sind, geben an, daß die Umsetzungsdaten Rx der Bildelemente solche Daten sind, die angeben, daß sich die aktuell angezeigten Anzeigedaten und die im folgenden Vollbild anzuzeigenden Anzeigedaten unterscheiden.Fig. 13 is a view schematically showing the conversion data Rx of a screen held in the reference frame memory 27 in the form of a display for the screen of the FLCD 21 when the screen of the FLCD 21 is switched to a state in which Japanese characters meaning "ORDINARY DIELECTRIC" are displayed by "dark" image display elements as indicated by slanted lines in Fig. 12, the switching being made from a state in which Japanese characters meaning "FERROELECTRIC" as shown in Fig. 3 and explained in the prior art are displayed. The display positions where picture elements with slanted lines are present indicate that the conversion data Rx of the picture elements is data indicating that the display data currently displayed and the display data to be displayed in the following frame are different.

Fig. 14 und Fig. 15 sind Signalverlaufsdiagramme, die jeweilige Ausgangssignale zeigen, wie sie von der Steuerschaltung 24 bei einem Schaltbetrieb des Bildschirms an das FLCD 21 ausgegeben werden. Fig. 14 (1) und Fig. 15 (1) sind Signalverlaufsdiagramme, die ein Taktsignal YCLK zum sequentiellen Übertragen des Auswahlsignals YI, das die Abrasterelektroden L auswählt, in ein nicht dargestelltes Schieberegister in der abrasterseitigen Treiberschaltung 11 zeigen; Fig. 14 (2) und Fig. 15 (2) sind Signalverlaufsdiagramme, die das Auswahlsignal YI zeigen; und Fig. 14 (3) und Fig. 15 (3) zeigen Anzeigedaten DATEN, wie sie jedem Bildelement des FLCD 21 entsprechen. Fig. 14 (4) und Fig. 15 (4) sind Signalverlaufsdiagramme, die den Takt LCLK zeigen, wie er mit jedem Auswahlzeitpunkt der Abrasterelektroden L an die abrasterseitige Treiberschaltung 21 gegeben wird. Fig. 14 (5) ist ein vergrößertes Signalverlaufsdiagramm, das eine Periode des Takts YCLK zeigt; Fig. 14 (6) ist ein vergrößertes Signalverlaufsdiagramm, das eine Periode des Takts YCLK des Auswahlsignals YI zeigt; Fig. 14 (7) ist ein vergrößertes Signalverlaufsdiagramm, das eine Periode des Takts YCLK der Anzeigedaten DATEN zeigt; Fig. 14 (8) ist ein Signalverlaufsdiagramm, das den Datenübertragungstakt XCLK zum sequentiellen Übertragen der Anzeigedaten DATEN in ein nicht dargestelltes Schieberegister in der signalseitigen Treiberschaltung 32 zeigt; Fig. 14 (9) ist ein vergrößertes Signalverlaufsdiagramm eines Latchimpulses LP, der den Zeitpunkt zum Aufnehmen und Einspeichern eines Anzeigedatenwerts DATEN in das Schieberegister der signalseitigen Treiberschaltung 32 in ein gesondertes, nicht dargestelltes Register in derselben signalseitigen Treiberschaltung 32 angibt; Fig. 14 (10) ist ein Signalverlaufsdiagramm, das das Signal VC zeigt, das die Art von Spannung kennzeichnet, wie sie an die Abrasterelektroden L angelegt wird; und Fig. 14 (11) ist ein Signalverlaufsdiagramm, das das Signal VS zeigt, das die Art von Spannung kennzeichnet, die an die Signalelektrode S angelegt wird. Fig. 15 (1) bis Fig. 15 (4) zeigen Signalverläufe, wie sie jeweiligen Signalverläufen von Fig. 14 (1) bis Fig. 14 (4) folgen.Fig. 14 and Fig. 15 are waveform diagrams showing respective output signals output from the control circuit 24 to the FLCD 21 in a switching operation of the screen. Fig. 14 (1) and Fig. 15 (1) are waveform diagrams showing a clock signal YCLK for sequentially transmitting the selection signal YI which drives the scanning electrodes L into an unillustrated shift register in the scanning side driving circuit 11; Fig. 14 (2) and Fig. 15 (2) are waveform diagrams showing the selection signal YI; and Fig. 14 (3) and Fig. 15 (3) show display data DATA corresponding to each picture element of the FLCD 21. Fig. 14 (4) and Fig. 15 (4) are waveform diagrams showing the clock LCLK supplied to the scanning side driving circuit 21 at each selection timing of the scanning electrodes L. Fig. 14 (5) is an enlarged waveform diagram showing one period of the clock YCLK; Fig. 14 (6) is an enlarged waveform diagram showing one period of the clock YCLK of the selection signal YI; Fig. 14 (7) is an enlarged waveform diagram showing one period of the clock YCLK of the display data DATA; Fig. 14 (8) is a waveform diagram showing the data transfer clock XCLK for sequentially transferring the display data DATA into an unillustrated shift register in the signal side driving circuit 32; Fig. 14 (9) is an enlarged waveform diagram of a latch pulse LP indicating the timing for picking up and storing a display data DATA in the shift register of the signal side driving circuit 32 into a separate unillustrated register in the same signal side driving circuit 32; Fig. 14 (10) is a waveform diagram showing the signal VC indicating the type of voltage applied to the scanning electrodes L; and Fig. 14 (11) is a waveform diagram showing the signal VS indicating the type of voltage applied to the signal electrode S. Fig. 15 (1) to Fig. 15 (4) show waveforms following respective waveforms of Fig. 14 (1) to Fig. 14 (4).

Fig. 16 ist ein Signalverlaufsdiagramm, das jeweilige Signale zeigt, wie sie im Betrieb von der Eingangssteuerschaltung 28 ausgegeben werden. Fig. 16 (1) zeigt den Signalverlauf eines eingangsseitigen Takts ISCP, gemäß dem der vom PC 22 ausgegebene Datenübertragungstakt CLK um eine konstante Zeit verzögert ist; Fig. 16 (2) zeigt den Signalverlauf eines Timingimpulses RE für Parallelübertragung der Anzeigedaten Daten, Fig. 16 (3) zeigt Daten einer Zeilenadresse Ac für den Anzeigedaten-Vollbildspeicher 25, den Zeilenspeicher 26 und den Bezugs-Vollbildspeicher 27, entsprechend den Abrasterelektroden L; Fig. 16 (4) zeigt Daten einer Zeilenadresse As für den Anzeigedaten-Vollbildspeicher 25 und den Bezugs-Vollbildspeicher 27 entsprechend den Signalelektroden S; Fig. 16 (5) zeigt den Signalverlauf eines Timingimpulses IOE zum Auslesen von Daten aus dem Anzeigedaten-Vollbildspeicher 25, dem Zeilenspeicher 26 und dem Bezugs-Vollbildspeicher 27 auf der Eingangsseite, synchron mit dem Takt ISCP; Fig. 16 (6) zeigt einen Signalverlauf eines Timingimpulses IWE zum Einschreiben von Daten in den Anzeigedaten- Vollbildspeicher 25, den Zeilenspeicher 26 und den Bezugs- Vollbildspeicher 27 auf der Eingangsseite, synchron mit dem Takt ISCP; Fig. 16 (7) zeigt einen Signalverlauf eines Timingimpulses OOE zum Einlesen von Daten aus der Ausgangsseite des Anzeigedaten-Vollbildspeichers 25 und des Bezugs- Vollbildspeichers 17; Fig. 16 (8) zeigt einen Signalverlauf eines Timingimpulses ROE, der synchron mit dem Takt ISCP an den Zeilenspeicher 26 ausgegeben wird; und Fig. 16 (9) zeigt ebenfalls einen Signalverlauf eines Timingimpulses RWE, der synchrom mit dem Takt ISCP an den Zeilenspeicher 26 ausgegeben wird.Fig. 16 is a waveform diagram showing respective signals output during operation from the input control circuit 28. Fig. 16 (1) shows the waveform of an input side clock ISCP according to which the data transfer clock CLK output from the PC 22 is delayed by a constant time; Fig. 16 (2) shows the waveform of a timing pulse RE for parallel transfer of the display data; Fig. 16 (3) shows data of a line address Ac for the display data frame memory 25, the line memory 26 and the reference frame memory 27 corresponding to the scanning electrodes L; Fig. 16 (4) shows data of a line address As for the display data frame memory 25 and the reference frame memory 27 corresponding to the signal electrodes S; Fig. 16 (5) shows a waveform of a timing pulse IOE for reading out data from the display data frame memory 25, the line memory 26 and the reference frame memory 27 on the input side in synchronization with the clock ISCP; Fig. 16 (6) shows a waveform of a timing pulse IWE for writing data into the display data frame memory 25, the line memory 26 and the reference frame memory 27 on the input side in synchronization with the clock ISCP; Fig. 16 (7) shows a waveform of a timing pulse OOE for reading in data from the output side of the display data frame memory 25 and the reference frame memory 27; Fig. 16 (8) shows a waveform of a timing pulse ROE output to the line memory 26 in synchronization with the clock ISCP; and Fig. 16 (9) also shows a waveform of a timing pulse RWE which is output to the line memory 26 in synchronism with the clock ISCP.

Fig. 17 ist ein Signalverlaufsdiagramm, das jeweilige Signale zeigt, wie sie von der Ausgangssteuerschaltung 29 im Betrieb ausgegeben werden. Fig. 17 (1) zeigt ein Signalverlaufsdiagramm eines ausgangsseitigen Takts CP; Fig. 17 (2) zeigt einen Signalverlauf eines Timingimpulses LO für serielle Umsetzung von vom Anzeigedaten-Vollbildspeicher 25, Zeilenspeicher 26 und Bezugs-Vollbildspeicher 27 ausgegebenen Daten synchron mit dem Takt CP, Fig. 17 (3) zeigt Zeilendifferenz-Kennungsdaten SAME, die vom zur Bezugnahme dargestellen Zeilenspeicher 26 an die Ausgangssteuerschaltung 29 ausgegeben werden; Fig. 17 (4) zeigt einen Timingimpuls OW, der mit Takt CP synchronisiert ist; Fig. 17 (5) zeigt eine asugangsseitige Zeilenadresse OAC der Speicher, wie an den Anzeigedaten-Vollbildspeicher 25, dem Zeilenspeicher 26 und den Bezugs-Vollbildspeicher 27 ausgegeben, Fig. 17 (6) zeigt eine ausgangsseitige Reihenadresse OAS der Speicher, wie an den Anzeigedaten-Vollbildspeicher 25 und den Bezugs-Vollbildspeicher 27 ausgegeben; Fig. 17 (7) ist ein Signalverlaufsdiagramm, das einen Timingimpuls HCE zum Erzeugen des Takts YCLK zeigt, wie er an die abrasterseitige Treiberschaltung 31 in der Treibersteuerschaltung 30 ausgegeben wird; Fig. 17 (8) ist ein Signalverlaufsdiagramm, das einen Timingimpuls HP zum Erzeugen des Takts LCLK zeigt, wie er an die abrasterseitige Treiberschaltung 31 ausgegeben wird, das den Latchimpuls LP zeigt wie er an die signalseitige Treiberschaltung 32 ausgegeben wird, und das jeweilige eingeprägte Spannungen in der Treibersteuerschaltung 30 zeigt; und Fig. 17 (9) ist ein Signalverlaufsdiagramm, das einen Timingimpuls VP zum Erzeugen des Auswahlsignals YI zeigt, wie es an die abrasterseitige Treiberschaltung 31 in der Treibersteuerschaltung 30 gegeben wird.Fig. 17 is a waveform diagram showing respective signals output from the output control circuit 29 in operation. Fig. 17 (1) shows a waveform diagram of an output side clock CP; Fig. 17 (2) shows a waveform of a timing pulse LO for serial conversion of data output from the display data frame memory 25, line memory 26 and reference frame memory 27 in synchronization with the clock CP, Fig. 17 (3) shows line difference identification data SAME output from the line memory 26 shown for reference to the output control circuit 29; Fig. 17 (4) shows a timing pulse OW synchronized with the clock CP; Fig. 17 (5) shows an output side row address OAC of the memories as output to the display data frame memory 25, the line memory 26 and the reference frame memory 27, Fig. 17 (6) shows an output side row address OAS of the memories as output to the display data frame memory 25 and the reference frame memory 27; Fig. 17 (7) is a waveform diagram showing a timing pulse HCE for generating the clock YCLK output to the scanning side driving circuit 31 in the driving control circuit 30; Fig. 17 (8) is a waveform diagram showing a timing pulse HP for generating the clock LCLK output to the scanning side driving circuit 31, showing the latch pulse LP output to the signal side driving circuit 32, and showing respective impressed voltages in the driving control circuit 30; and Fig. 17 (9) is a waveform diagram showing a timing pulse VP for generating the selection signal YI output to the scanning side driving circuit 31 in the driving control circuit 30.

Fig. 18 ist ein Signalverlaufsdiagramm, das jeweilige Spannungsverläufe zeigt, wie sie an die Abrasterelektroden L1, L2, L3, die Signalelektroden S5, S6 und die Bildelemente A15, A16, A25, A26 gegeben werden. Fig. 18 (1) zeigt einen Signalverlauf für den Übertragungstakt YCLK des Auswahlsignals YI im Schieberegister in der abrasterseitigen Treiberschaltung 21, was zur Bezugnahme erfolgt; Fig. 18 (2) zeigt einen Signalverlauf des Auswahlsignals YI; und Fig. 18 (3) zeigt einen Signalverlauf des Takts LCLK, der die zeitliche Steuerung für eine Auswahlzeit gibt. Fig. 18 (4) zeigt den Signalverlauf einer der Abrasterelektrode L1 auferlegten Spannung, Fig. 18 (5) zeigt den Signalverlauf einer der Abrasterelektrode L2 auferlegten Spannung, Fig. 18 (6) zeigt den Signalverlauf einer der Abrasterelektrode L3 auferlegten Spannung; Fig. 18 (7) zeigt den Signalverlauf einer der Signalelektrode S5 auferlegten Spannung, Fig. 18 (8) zeigt den Signalverlauf einer der Signalelektrode S6 auferlegten Spannung; Fig. 18 (9) zeigt den Signalverlauf einer an das Bildelement A15 angelegten Effektivspannung; Fig. 18 (10) zeigt dne Signalverlauf der an das Bildelement A16 angelegten Effektivspannung; Fig. 18 (11) zeigt den Signalverlauf der an das Bildelement A25 angelegten Effektivspannung und Fig. 18 (12) zeigt den Signalverlauf der an das Bildelement A26 angelegten Effektivspannung. In Fig. 18 (6) und Fig. 18 (7) entspricht das Symbol E, F in Klammern dem symbolfreien Bildelement in Fig. 8, d. h., daß es angibt, daß die Nicht- Neuschreibspannung G an das symbolfreie Bildelement in Fig. 8 angelegt wird.Fig. 18 is a waveform diagram showing respective voltage waveforms applied to the scanning electrodes L1, L2, L3, the signal electrodes S5, S6 and the picture elements A15, A16, A25, A26. Fig. 18 (1) shows a waveform for the transfer clock YCLK of the selection signal YI in the shift register in the scanning side driving circuit 21, which is for reference; Fig. 18 (2) shows a waveform of the selection signal YI; and Fig. 18 (3) shows a waveform of the clock LCLK showing the timing Control for a selection time. Fig. 18 (4) shows the waveform of a voltage applied to the scanning electrode L1, Fig. 18 (5) shows the waveform of a voltage applied to the scanning electrode L2, Fig. 18 (6) shows the waveform of a voltage applied to the scanning electrode L3; Fig. 18 (7) shows the waveform of a voltage applied to the signal electrode S5, Fig. 18 (8) shows the waveform of a voltage applied to the signal electrode S6; Fig. 18 (9) shows the waveform of an effective voltage applied to the picture element A15; Fig. 18 (10) shows the waveform of the effective voltage applied to the picture element A16; Fig. 18 (11) shows the waveform of the effective voltage applied to the picture element A25, and Fig. 18 (12) shows the waveform of the effective voltage applied to the picture element A26. In Fig. 18 (6) and Fig. 18 (7), the symbol E, F in parentheses corresponds to the non-symbol picture element in Fig. 8, that is, it indicates that the non-rewrite voltage G is applied to the non-symbol picture element in Fig. 8.

Nachfolgend wird unter Bezugnahme auf Fig. 12 bis Fig. 18 ein Vorgang beschrieben, bei dem der Bildschirm des FLCD 21 in einen Zustand geschaltet wird, bei dem die japanischen Zeichen angezeigt werden, die "GEWÖHNLICHES DIELEKTRIKUM" bedeuten, wobei das Umschalten ausgehend von einem Zustand erfolgt, der die japanischen Zeichen anzeigt, die "FERRO- ELEKTRIKUM" bedeuten, für den Fall, daß das FLCD 21 im Anzeigesystem durch ein Steuerverfahren unter Verwendung der auferlegten Spannung gemäß Fig. 6 angesteuert wird, wie in der Beschreibung zum herkömmlichen Beispiel dargelegt. In diesem Fall beträgt jedoch eine Auswahlzeit (6 t0) ungefähr 600 Mikrosekunden.Next, referring to Fig. 12 to Fig. 18, a description will be given of an operation in which the screen of the FLCD 21 is switched to a state in which the Japanese characters meaning "ORDINARY DIELECTRIC" are displayed, switching from a state in which the Japanese characters meaning "FERRO-ELECTRIC" are displayed, in the case where the FLCD 21 in the display system is driven by a control method using the applied voltage shown in Fig. 6 as set forth in the description of the conventional example. In this case, however, a selection time (6 t0) is about 600 microseconds.

Bei einem Vollbild, bei dem japanische Zeichen mit der Bedeutung "FERROELEKTRIKUM" auf dem Bildschirm des FLCD 21 angezeigt werden, befinden sich im Anzeigedaten-Vollbildspeicher 25 abgespeicherte Anzeigedaten Daten im Zustand von Fig. 3, wie bei der Beschreibung zum herkömmlichen Beispiel dargelegt.In a full screen where Japanese characters meaning "FERROELECTRIC" appear on the FLCD 21 screen displayed, display data stored in the display data frame memory 25 is in the state of Fig. 3, as set forth in the description of the conventional example.

In diesem Zustand werden Anzeigedaten Daten zum Anzeigen japanischer Zeichen mit der Bedeutung "GEWÖHNLICHES DIELEKTRI- KUM" vom PC 22 an den Anzeigedaten-Vollbildspeicher 25 übertragen. Dann werden vom Anzeigedaten-Vollbildspeicher 25 Umsetzungsdaten Rx für einen Bildschirm, die der Differenz zwischen "GEWÖHNLICHES DIELEKTRIKUM" und "FERROELEKTRIKUM" entsprechen und schematisch in Fig. 13 dargestellt sind, an den Zeilenspeicher 26 und den Bezugs-Vollbildspeicher 27 ausgegeben. Obwohl die Umsetzungsdaten Rx als solche im Bezugs-Vollbildspeicher 27 aufbewahrt werden, werden die Umsetzungsdaten Rx für eine Abrasterelektrode im Zeilenspeicher 26 gesammelt aufbewahrt. D. h., daß gemäß Fig. 13 dann, wenn auch nur ein Bildelement vorliegt das durch "dunkle" Anzeige in den Bildelementen einer Abrasterelektrode I angegeben ist, oder wenn ein Bildelement vorliegt, dessen Anzeigedaten im neuen und alten Vollbild voneinander verschieden sind, "1" als Zeilendifferenz-Kennungsdatenwert SAME aufbewahrt wird, und dann, wenn kein Bildelement vorhanden ist, das durch eine "dunkle" Anzeige gekennzeichnet ist, "0" aufbewahrt wird.In this state, display data for displaying Japanese characters meaning "ORDINARY DIELECTRIC" is transferred from the PC 22 to the display data frame memory 25. Then, conversion data Rx for one screen corresponding to the difference between "ORDINARY DIELECTRIC" and "FERROELECTRIC" and schematically shown in Fig. 13 is output from the display data frame memory 25 to the line memory 26 and the reference frame memory 27. Although the conversion data Rx is retained as such in the reference frame memory 27, the conversion data Rx for one scanning electrode is retained collectively in the line memory 26. That is, as shown in Fig. 13, when there is even one picture element indicated by "dark" display in the picture elements of a scanning electrode I, or when there is a picture element whose display data in the new and old frames are different from each other, "1" is retained as the line difference identification data SAME, and when there is no picture element indicated by "dark" display, "0" is retained.

Der vorstehend angegebene Betrieb wird durch die Eingangssteuerschaltung 28 gesteuert. Das heißt, daß das vom PC 22 ausgegebene Horizontal-Synchronisiersignal HD und das Vertikal-Synchronisiersignal VD in der Eingangssteuerschaltung 28 zur Initialisierung verwendet werden, und der Takt ISCP, der aus dem vom PC 22 ausgegebenen Datenübertragungstakt CLK durch Verzögerung um eine konstante Zeit erhalten wird, als als Takt verwendet und an den Anzeigedaten-Vollbildspeicher 25 zusammen mit dem Takt ISCP und dem Timingimpuls RE für Parallelumsetzung der Anzeigedaten Daten ausgegeben wird. Auch werden synchron mit dem Takt ISCP ein Timingimpuls IOE zum Auslesen von Daten aus den Speichern 25, 26 und 27, ein Timingimpuls IWE zum Einschreiben von Daten in die Speicher 25, 26 und 27 und Adreßdaten, eine ausgangsseitige Zeilenadresse OAC und eine eingangsseitige Zeilenadresse OAc dieser Speicher als Zeilenadresse Ac umschalten, mit der auf die Speicher 25, 26 und 27 zugegriffen wird, von der Eingangssteuerschaltung 28 ausgegeben. Ferner werden von der Eingangssteuerschaltung 28 synchron mit dem von der Ausgangssteuerschaltung 29 ausgegebenen Takt CP ein Timingimpuls OOE zum Auslesen von Daten aus den Speichern 26, 27 und Adreßdaten zum Umschalten einer ausgangsseitigen Zeilenadresse OAs und einer eingangsseitigen Zeilenadresse OAs jeweiliger Speicher als Zeilenadresse As zum Zugreifen auf diese Speicher ausgegeben.The above operation is controlled by the input control circuit 28. That is, the horizontal synchronizing signal HD and the vertical synchronizing signal VD output from the PC 22 are used in the input control circuit 28 for initialization, and the clock ISCP obtained from the data transfer clock CLK output from the PC 22 by delaying it by a constant time is used as a clock and supplied to the display data frame memory 25 together with the clock ISCP and the timing pulse RE for Parallel conversion of the display data is output. Also, in synchronism with the clock ISCP, a timing pulse IOE for reading out data from the memories 25, 26 and 27, a timing pulse IWE for writing data into the memories 25, 26 and 27, and address data for switching an output-side row address OAC and an input-side row address OAc of these memories as row address Ac with which the memories 25, 26 and 27 are accessed are output from the input control circuit 28. Furthermore, in synchronism with the clock CP output from the output control circuit 29, a timing pulse OOE for reading out data from the memories 26, 27 and address data for switching an output-side row address OAs and an input-side row address OAs of respective memories as row address As for accessing these memories are output from the input control circuit 28.

Danach werden im Anzeigedaten-Vollbildspeicher 25 aufbewahrte Daten DO und im Bezugsbildvollbildspeicher 27 aufbewahrte Daten DRE an die Treibersteuerschaltung 30 ausgegeben. Dabei ist die zum tatsächlichen Ausgeben der Daten DO und DRE erforderliche Datenübertragungszeit T1 ausreichend kürzer als eine Auswahlzeit (6 t0) eingestellt, und die Zeilendifferenzdaten SAME des Zeilenspeichers 26, entsprechend der Abrasterelektrode L, werden durch die Ausgangssteuerschaltung 29 bestätigt, bevor die Datenübertragungszeit T1 beginnt. Dabei wird dann, wenn ein Zustand andauert, in dem der Zeilendifferenz-Kennungsdatenwert SAME "0" ist, der Vorgang zum Bestätigen der Zeilendifferenz-Kennungsdaten SAME, entsprechend der folgenden Abrasterelektrode L, bis zu maximal vier Mal wiederholt, und wenn der Zeilendifferenz-Kennungsdatenwert SAME immer noch nicht "1" ist, werden die Daten DO und DRE für die vierte Abrasterelektrode L an die Treibersteuerschaltung 30 ausgegeben. Wenn der Zeilendifferenz-Kennungsdatenwert SAME "1" vor Abschluß von vier Abläufen auftritt, werden die Daten DO, DRE, die der Abrasterelektrode L entsprechen, an die Treibersteuerschaltung 30 ausgegeben. Im Zeilenspeicher 26 wird, nachdem der Zeilendifferenz-Kennungsdatenwert SAME ausgegeben wurde, der Inhalt des der Abrasterelektrode L entsprechenden Zeilendifferenz-Kennungsdatenwert SAME auf "0" zurückgesetzt.Thereafter, data DO retained in the display data frame memory 25 and data DRE retained in the reference image frame memory 27 are output to the drive control circuit 30. At this time, the data transfer time T1 required for actually outputting the data DO and DRE is set sufficiently shorter than a selection time (6 t0), and the line difference data SAME of the line memory 26 corresponding to the scanning electrode L is confirmed by the output control circuit 29 before the data transfer time T1 starts. At this time, when a state in which the line difference identification data SAME is "0" continues, the process for confirming the line difference identification data SAME corresponding to the following scanning electrode L is repeated up to a maximum of four times, and when the line difference identification data SAME is still not "1", the data DO and DRE for the fourth scanning electrode L are output to the drive control circuit 30. If the row difference identifier data value SAME "1" occurs before the completion of four processes, the data DO, DRE corresponding to the scanning electrode L are output to the drive control circuit 30. In the line memory 26, after the line difference identification data SAME is output, the content of the line difference identification data SAME corresponding to the scanning electrode L is reset to "0".

Die Reihe vorstehend beschriebener Abläufe wird durch Timingimpulse ROE, RWE bewirkt, die durch einen von der Ausgangssteuerschaltung 29 ausgegebenen Timingimpuls OW gesteuert werden und von der Eingangssteuerschaltung 28 an den Zeilenspeicher 26 ausgegeben werden, und durch einen Timingimpuls LO, der an den Anzeigedaten-Vollbildspeicher 25, den Zeilenspeicher 26 und den Bezugs-Vollbildspeicher 27 von der Ausgangssteuerschaltung 29 ausgegeben wird.The series of operations described above are effected by timing pulses ROE, RWE controlled by a timing pulse OW output from the output control circuit 29 and output from the input control circuit 28 to the line memory 26, and by a timing pulse LO output to the display data frame memory 25, the line memory 26 and the reference frame memory 27 from the output control circuit 29.

Danach werden, wenn die Anzeigedaten Daten "GEWÖHNLICHES DIELEKTRIKUM" weiterhin vom PC 22 an den Anzeigedaten-Vollbildspeicher 25 ausgegeben werden, obwohl der Anzeigedaten- Vollbildspeicher 25 dauernd die Zeichenanzeigedaten "GEWÖHN- LICHES DIELEKTRIKUM" aufrechterhalten soll, alle vom Anzeigedaten-Vollbildspeicher ausgegebenen Umsetzungsdaten Rx "0", entsprechend den Bildelementen ohne schräge Linien in Fig. 13. Obwohl die Umsetzungsdaten Rx an den Zeilenspeicher 26 und den Bezugs-Vollbildspeicher 27 ausgegeben werden, um Daten des Bezugs-Vollbildspeichers 27 aufrechtzuerhalten, solange der Zeilendifferenz-Kennungsdatenwert SAME des Zeilenspeichers 26 "0" wird, werden die Daten auf der zugehörigen Abrasterelektrode L nicht auf "0" überschrieben.Thereafter, if the display data "ORDINARY DIELECTRIC" continues to be output from the PC 22 to the display data frame memory 25, although the display data frame memory 25 is to always maintain the character display data "ORDINARY DIELECTRIC", all the conversion data Rx output from the display data frame memory becomes "0" corresponding to the picture elements without slant lines in Fig. 13. Although the conversion data Rx is output to the line memory 26 and the reference frame memory 27 to maintain data of the reference frame memory 27, as long as the line difference identification data SAME of the line memory 26 becomes "0", the data on the corresponding scanning electrode L is not overwritten to "0".

Von der Ausgangssteuerschaltung 29 werden an die Treibersteuerschaltung 30 folgende Signale ausgegeben: ein Timingimpuls VP zum Erzeugen des Auswahlsignals YI, wie es in die abrasterseitige Treiberschaltung 31 eingegeben wird; ein Timingimpuls HCE zum Erzeugen des Takts YCLK, wie er in die abrasterseitige Treiberschaltung 31 eingegeben wird; ein Timingimpuls HP zum Erzeugen des Takts LCLK, wie er in die abrasterseitige Treiberschaltung 31 eingegeben wird; ein Latchimpuls LP, wie er an die signalseitige Treiberschaltung 32 gegeben wird, und jeweilige eingeprägte Spannungen.The output control circuit 29 outputs the following signals to the driver control circuit 30: a timing pulse VP for generating the selection signal YI as input to the scanning side driver circuit 31; a timing pulse HCE for generating the clock YCLK as input to the scanning side driver circuit 31; a timing pulse HP for generating the clock LCLK as input to the scanning side driver circuit 31; a latch pulse LP as input to the signal side driver circuit 32, and respective impressed voltages.

Als Ergebnis der vor stehend genannten Abläufe von der Steuerschaltung 24 bis zum FLCD 21 werden jeweilige Signale, wie sie in Fig. 14 und Fig. 15 dargestellt sind, ausgegeben. D. h., daß die im Anzeigedaten-Vollbildspeicher 25 aufbewahrten Anzeigedaten von solchen zur Zeichenanzeige des japanischen Zeichens mit der Bedeutung "FERROELEKTRIKUM" in die für die Zeichenanzeige des japanischen Zeichens mit der Bedeutung "GEWÖHNLICHES DIELEKTRIKUM" wechseln, wobei die Daten im Bezugs-Vollbildspeicher 27 solche werden, wie es schematisch in Fig. 13 dargestellt ist; der Zeilendifferenz- Kennungsdatenwert 10 wird "1" für die Abrasterelektrode L1 bis L16 und "0" für die Abrasterelektroden L17 bis L32.As a result of the above operations from the control circuit 24 to the FLCD 21, respective signals as shown in Fig. 14 and Fig. 15 are output. That is, the display data stored in the display data frame memory 25 changes from that for character display of the Japanese character meaning "FERROELECTRIC" to that for character display of the Japanese character meaning "ORDINARY DIELECTRIC", the data in the reference frame memory 27 becomes that as schematically shown in Fig. 13, the line difference identification data 10 becomes "1" for the scanning electrodes L1 to L16 and "0" for the scanning electrodes L17 to L32.

Nun sei angenommen, daß eine Anzeige mit der Abrasterelektrode L1 beginnt. Dann wird zunächst eine Zeilenadresse OAc = 1 von der Ausgangssteuerschaltung 29 über die Eingangssteuerschaltung 28 in jeden der Speicher 25, 26 und 27 eingegeben; zu diesem Zeitpunkt wird der Zeilendifferenz- Kennungsdatenwert SAME betreffend den Zeilenspeicher 26 "1", und Daten DO des Anzeigedaten-Vollbildspeichers 25 und Daten DRE des Bezugs-Vollbildspeichers 27, entsprechend der Abrasterelektrode L1, werden an die Treibersteuerschaltung 30 übertragen.Now, assume that a display starts from the scanning electrode L1. Then, first, a line address OAc = 1 is input from the output control circuit 29 to each of the memories 25, 26 and 27 via the input control circuit 28; at this time, the line difference identification data SAME concerning the line memory 26 becomes "1", and data DO of the display data frame memory 25 and data DRE of the reference frame memory 27 corresponding to the scanning electrode L1 are transferred to the drive control circuit 30.

Die vorstehend genannten Vorgänge werden von der Abrasterelektrode L2 bis zur Abrasterelektrode L16 wiederholt. Danach wird, wenn die Zeilenadresse OAc = 17 von der Ausgangssteuerschaltung 29 an die Speicher 25, 26 und 27 ausgegeben wird, der Zeilendifferenz-Kennungsdatenwert SAME betreffend den Zeilenspeicher 26 "0", und die von der Ausgangssteuerschaltung 29 ausgegebene Zeilenadresse OAc wird um 1 inkrementiert und auf 18 geschaltet. Danach werden, obwohl der Zeilendifferenz-Kennungsdatenwert SAME weiterhin "0" bleibt, da dieser Ablauf auf maximal vier Mal beschränkt ist, wenn die Zeilenadresse OAc den Wert 20 erhält, die Daten DO des Anzeigedaten-Vollbildspeichers 25 und die Daten DRE des Bezugs-Vollbildspeichers 27, entsprechend der Abrasterelektrode L20, an die Treibersteuerschaltung 30 übertragen. Dieselben Abläufe werden für den Rest wiederholt.The above operations are repeated from the scanning electrode L2 to the scanning electrode L16. Thereafter, when the row address OAc = 17 is output from the output control circuit 29 to the memories 25, 26 and 27, the row difference identification data SAME concerning the line memory 26 becomes "0", and the line address OAc output from the output control circuit 29 is incremented by 1 and switched to 18. Thereafter, although the line difference identification data SAME remains "0", since this operation is limited to a maximum of four times, when the line address OAc becomes 20, the data DO of the display data frame memory 25 and the data DRE of the reference frame memory 27 corresponding to the scanning electrode L20 are transferred to the drive control circuit 30. The same operations are repeated for the rest.

Die den Abrasterelektroden L1, L2, den Signalelektroden S5, S6 und den Bildelementen AlS, A16, A25, A26 zu diesem Zeitpunkt auferlegten Spannungen sind so, wie es in Fig. 18 dargestellt ist.The voltages applied to the scanning electrodes L1, L2, the signal electrodes S5, S6 and the picture elements A15, A16, A25, A26 at this time are as shown in Fig. 18.

In diesem Fall wird die Art der an die Signalelektroden S angelegten Signalspannung durch die Daten DO des Anzeigedaten-Vollbildspeichers 25 und die Daten DRE des Bezugs- Vollbildspeichers 27 festgelegt. D h., daß z. B. dann, wenn der Datenwert DO ein "heller" Anzeigedatenwert ist und der Datenwert DRE ein Datenwert ist, der die Differenz zwischen den Anzeigedaten im aktuellen und im folgenden Vollbild angibt, die Hell-Neuschreibspannung C als Signalspannung ausgewählt, und wenn der Datenwert DO ein "dunkler" Anzeigedatenwert ist und der Datenwert DRE ein solcher ist, der die Differenz zwischen den Anzeigedaten im aktuellen und folgenden Vollbild anzeigt, die Dunkel-Neuschreibspannung D als Signalspannung ausgewählt wird. Ferner wird, wenn der Datenwert DO ein "heller" Anzeigedatenwert und der Datenwert DRE ein Datenwert ist, der anzeigt, daß keine Differenz zwischen den Anzeigedaten im aktuellen und folgenden Vollbild besteht, und wenn der Datenwert DO ein "dunkler" Anzeigedatenwert ist und der Datenwert DRE ein Datenwert ist, der anzeigt, daß keine Differenz zwischen den Anzeigedaten im aktuellen und folgenden Vollbild besteht, in beiden Fällen die Nicht-Neuschreibspannung G als Signalspannung ausgewählt.In this case, the type of signal voltage applied to the signal electrodes S is determined by the data DO of the display data frame memory 25 and the data DRE of the reference frame memory 27. That is, for example, when the data DO is a "bright" display data and the data DRE is a data indicating the difference between the display data in the current and subsequent frames, the bright rewrite voltage C is selected as the signal voltage, and when the data DO is a "dark" display data and the data DRE is a data indicating the difference between the display data in the current and subsequent frames, the dark rewrite voltage D is selected as the signal voltage. Furthermore, when the data value DO is a "bright" display data value and the data value DRE is a data value indicating that there is no difference between the display data in the current and subsequent frames, and when the data value DO is a "dark" display data value and the data value DRE is a data value indicating that there is no difference between the display data in the current and following frame, in both cases the non-rewrite voltage G is selected as the signal voltage.

Bei diesem Ausführungsbeispiel wird hinsichtlich Abrasterelektroden, bei denen kein Bildelement existiert, für das zwischen aktuell angezeigten Anzeigedaten und im folgenden Vollbild anzuzeigenden Anzeigedaten ein Unterschied besteht, selbst dann, wenn dieser Abrasterelektrodenzustand andauert, nur eine von vier im folgenden Vollbild ausgewählt, so daß sich die scheinbare Vollbildperiode um die Anzahl nicht ausgewählter Abrasterelektroden verkürzt. Die Ausgestaltung kann dergestalt sein, daß alle Abrasterelektroden, für die kein Bildelement existiert, für das ein Unterschied zwischen den aktuell angezeigten Anzeigedaten und denen im folgenden Vollbild besteht, nicht ausgewählt werden.In this embodiment, with respect to scanning electrodes for which there is no picture element for which there is a difference between the currently displayed display data and the display data to be displayed in the following frame, even if this scanning electrode state continues, only one of four is selected in the following frame, so that the apparent frame period is shortened by the number of unselected scanning electrodes. The arrangement may be such that all scanning electrodes for which there is no picture element for which there is a difference between the currently displayed display data and that in the following frame are not selected.

Der Bildschirm eines PC wird z. B. selten auf einmal neu geschrieben, weswegen die Anzahl von Abrasterelektroden, für die sich Anzeigedaten ändern, abhängig vom Programmkonzept wesentlich verringert werden kann. Insbesondere im Fall eines Textprozessors, wo die Wahrscheinlichkeit gering ist, daß Zeichen in einigen Zeilen gleichzeitig neu geschrieben werden, da Anzeigedaten für jedes Zeichen eingegeben werden, beträgt daher, wenn ein Schirm einer Seite entspricht, die Anzahl von Abrasterelektroden, für die Anzeigedaten neu geschrieben werden müssen, pro Schirm ungefähr eine Zeile pro Zeichen, und sehr wenig. Demgemäß wird dann, wenn die Anzeigesteuereinrichtung zur Anzeigesteuerung eines solchen PC und eines Textprozessors verwendet wird, die Vollbildperiode beträchtlich verkürzt, und die Ansprechgeschwindigkeit, mit der der Schirm nach einer Eingabe überschrieben wird, ist erhöht.For example, the screen of a personal computer is rarely rewritten at once, and therefore the number of scanning electrodes for which display data changes can be reduced significantly depending on the program concept. Particularly in the case of a word processor, where the probability of characters being rewritten in several lines at the same time is small because display data is input for each character, if one screen corresponds to one page, the number of scanning electrodes for which display data must be rewritten is approximately one line per character per screen, and very few. Accordingly, when the display control device is used for display control of such a personal computer and a word processor, the frame period is considerably shortened and the response speed at which the screen is rewritten after an input is increased.

Beim vorstehend angegebenen Ausführungsbeispiel wurde zur Vereinfachung ein Fall beschrieben, bei dem eine Anzeige mit 16 x 32 Bildelementen auf dem FLCD 21 erfolgt; wenn das obige Ausführungsbeispiel tatsächlich bei einem FLCD mit 1024 x 1024 Bildelementen ausgeführt wird, zeigt es sich, daß eine flackerfreie Anzeige mit hoher Ansprechgeschwindigkeit erzielt wird.In the above-mentioned embodiment, For the sake of simplicity, a case will be described in which a display of 16 x 32 pixels is made on the FLCD 21; when the above embodiment is actually carried out on a FLCD of 1024 x 1024 pixels, it will be seen that a flicker-free display with a high response speed is achieved.

Nun sind bei dem beim Ausführungsbeispiel verwendeten Anzeigeverfahren oder einem Anzeigeverfahren unter Verwendung der eingeprägten Spannungen mit den jeweiligen Signalverläufen von Fig. 6, wie bei der Beschreibung zum Stand der Technik dargelegt, aus dem in Fig. 18 dargestellten Signalverlaufsdiagramm erkennbar, da drei Arten eingeprägter Spannungen vorliegen, d. h. die Hell-Neuschreibspannung C, die Dunkel- Neuschreibspannung D und die Nicht-Neuschreibspannung G von der signalseitigen Treiberschaltung 32 ausgegeben werden, im Vergleich zu einer signalseitigen Treiberschaltung, die nur zwei Arten eingeprägter Spannungen benötigt, die Herstellkosten hoch.Now, in the display method used in the embodiment or a display method using the impressed voltages having the respective waveforms of Fig. 6 as explained in the description of the prior art, as can be seen from the waveform diagram shown in Fig. 18, since three kinds of impressed voltages, i.e., the bright rewrite voltage C, the dark rewrite voltage D and the non-rewrite voltage G are output from the signal-side driving circuit 32, the manufacturing cost is high as compared with a signal-side driving circuit that requires only two kinds of impressed voltages.

Wenn jedoch die Signalverläufe von Fig. 6 sorgfältig betrachtet werden, wird deutlich, daß der erste halbe Signalverlauf der Nicht-Neuschreibspannung G dem ersten halben Signalverlauf der Dunkel-Neuschreibspannung D entspricht und der hintere halbe Signalverlauf der Nicht-Neuschreibspannung G dem hinteren halben Signalverlauf der Hell-Neuschreibspannung C entspricht.However, if the waveforms of Fig. 6 are carefully examined, it is clear that the first half waveform of the non-rewrite voltage G corresponds to the first half waveform of the dark rewrite voltage D and the rear half waveform of the non-rewrite voltage G corresponds to the rear half waveform of the light rewrite voltage C.

Daher können unter Beachtung dieses Punkts die Herstellkosten für die signalseitige Treiberschaltung 32 beschnitten werden, wenn nämlich der Signalwert zum Auswählen der an die signalseitige Treiberschaltung 32 ausgegebenen eingeprägten Spannung auf solche Weise festgelegt wird, daß die Dunkel- Neuschreibspannung D und die Nicht-Neuschreibspannung C denselben Wert in der ersten Hälfte des Signalwerts zeigen und die Hell-Neuschreibspannung C und die Nicht-Neuschreibspannung G in der hinteren Hälfte desselben denselben Wert zeigen.Therefore, taking this point into consideration, the manufacturing cost of the signal-side driving circuit 32 can be curtailed if the signal value for selecting the impressed voltage output to the signal-side driving circuit 32 is set in such a manner that the dark rewrite voltage D and the non-rewrite voltage C show the same value in the first half of the signal value and the bright rewrite voltage C and the non-rewrite voltage G in the rear half thereof show the same value.

Bei diesem Ausführungsbeispiel sind Polarisationsplatten so angeordnet, daß die Polarisationsachse parallel oder rechtwinklig zur örtlichen Ausrichtung der Flüssigkristallmoleküle steht. Wenn jedoch Polarisationsplatten so angeordnet sind, daß der Winkel zwischen der Polarisationsachse und den Flüssigkristallmolekülen 10º bis 80º beträgt, wird die Hell- Neuschreibspannung C als Dunkel-Neuschreibspannung verwendet und die Dunkel-Neuschreibspannung D wird als Hell-Neuschreibspannung verwendet.In this embodiment, polarizing plates are arranged so that the polarization axis is parallel or perpendicular to the local orientation of the liquid crystal molecules. However, when polarizing plates are arranged so that the angle between the polarization axis and the liquid crystal molecules is 10° to 80°, the bright rewrite voltage C is used as the dark rewrite voltage and the dark rewrite voltage D is used as the bright rewrite voltage.

Daher kann es vorkommen, daß der Signalverlauf der Nicht- Neuschreibspannung aus einem ersten halben Signalverlauf, der kein Bildelement durch Kombinieren mit einer selektiven Spannung, weder der Hell-Neuschreibspannung noch der Dunkel- Neuschreibspannung, überschreiben kann, und einem hinteren halben Signalverlauf besteht, der kein Bildelement durch Kombination mit einer selektiven Spannung, weder der Hell- Neuschreibspannung noch der Dunkel-Neuschreibspannung, überschreiben kann.Therefore, it may happen that the non-rewrite voltage waveform consists of a first half waveform that cannot overwrite any picture element by combining with a selective voltage other than the bright rewrite voltage or the dark rewrite voltage, and a rear half waveform that cannot overwrite any picture element by combining with a selective voltage other than the bright rewrite voltage or the dark rewrite voltage.

Spezielle Beispiele für Schaltungsaufbauten jeweiliger Bereiche der Steuerschaltung 24 sind jeweils in Fig. 19 bis Fig. 22 dargestellt. In den Figuren zeigt Fig. 19 die Ausgangssteuerschaltung 29, die aus vier Zählern 33a bis 33d, drei D-Flip-Flops 34a bis 34c, sechs NAND-Gattern 35a bis 35f, einem UND-Gatter 36a, vier NOR-Gattern 37a bis 37d, zwei ODER-Gattern 38a, 38h und vier DIP-Schaltern 39a bis 39d besteht.Specific examples of circuit configurations of respective areas of the control circuit 24 are shown in Fig. 19 to Fig. 22, respectively. In the figures, Fig. 19 shows the output control circuit 29, which consists of four counters 33a to 33d, three D flip-flops 34a to 34c, six NAND gates 35a to 35f, one AND gate 36a, four NOR gates 37a to 37d, two OR gates 38a, 38h and four DIP switches 39a to 39d.

Fig. 20 zeigt den Anzeigedaten-Vollbildspeicher 25, der aus acht NICHT-Gattern 40a bis 40h, acht EX-OR-Gattern 41a bis 41h, zwei Schieberegistern mit Latch 42a, 42b, einem Ausgangspuffer 43 mit drei Zuständen, einem Schieberegister 44, einem statischen RAM (Direktzugriffsspeicher) 45, zwei D- Flip-Flops 46a, 46b, fünf NAND-Gattern 47a bis 47e, vier UND-Gattern 48a bis 48d und einem Schalter 49 besteht.Fig. 20 shows the display data frame memory 25, which consists of eight NOT gates 40a to 40h, eight EX-OR gates 41a to 41h, two shift registers with latches 42a, 42b, a three-state output buffer 43, a shift register 44, a static RAM (random access memory) 45, two D flip-flops 46a, 46b, five NAND gates 47a to 47e, four AND gates 48a to 48d and a switch 49.

Fig. 21 zeigt einen Zeilenspeicher 26, der aus einem statischen RAM 50, vier NICHT-Gattern 51a bis 51d, zwei Ausgangspuffern 52a, 52b mit drei Zuständen, vier D-Flip-Flops 53a bis 53d, zwei NAND-Gattern 54a, 54b und zehn UND-Gattern 55a bis 55j besteht.Fig. 21 shows a line memory 26 consisting of a static RAM 50, four NOT gates 51a to 51d, two three-state output buffers 52a, 52b, four D flip-flops 53a to 53d, two NAND gates 54a, 54b and ten AND gates 55a to 55j.

Darüber hinaus zeigt Fig. 22 den Bezugs-Vollbildspeicher 27, der aus sieben NICHT-Gattern 56a bis 56g, einem statischen RAM 57, zwei D-Flip-Flops 58a, 58b, einem Ausgangspuffer 59 mit drei Zuständen, einem Schieberegister 60, elf NAND-Gattern 61a bis 61k, vier UND-Gattern 62a bis 62d und acht ODER-Gattern 63a bis 63h besteht.In addition, Fig. 22 shows the reference frame memory 27, which consists of seven NOT gates 56a to 56g, a static RAM 57, two D flip-flops 58a, 58b, a three-state output buffer 59, a shift register 60, eleven NAND gates 61a to 61k, four AND gates 62a to 62d, and eight OR gates 63a to 63h.

Beim Ausführungsbeispiel wurde zwar der Fall eines Ansteuerverfahrens beschrieben, das drei Arten von Spannungen als Signalspannung verwendet, nämlich eine Hell-Neuschreibspannung C, eine Dunkel-Neuschreibspannung D und eine Nicht- Neuschreibspannung G, jedoch kann, wenn Flackern vernachlässigt wird, die Vollbildperiode auf dieselbe Weise selbst im Fall eines Steuerverfahrens verkürzt werden, bei dem die Nicht-Neuschreibspannung G nicht als Signalspannung verwendet wird.In the embodiment, although the case of a driving method using three kinds of voltages as a signal voltage, namely a bright rewrite voltage C, a dark rewrite voltage D and a non-rewrite voltage G, has been described, if flicker is neglected, the frame period can be shortened in the same way even in the case of a driving method in which the non-rewrite voltage G is not used as a signal voltage.

Die Erfindung kann auf andere spezielle Formen verkörpert werden, ohne von deren Schutzbereich abzuweichen, wie er durch die Ansprüche definiert ist.The invention may be embodied in other specific forms without departing from the scope thereof as defined by the claims.

Claims

1. A controller for a ferroelectric liquid crystal display panel (21) comprising an array (Aij) of picture elements, each of which is defined by the interface of one of a plurality of scanning electrodes (Li) with one of a plurality of signal electrodes (Sj), and a ferroelectric liquid crystal arranged therebetween, comprising:

- control means (28, 29, 30) for supplying selection signals for selecting scanning electrodes of the display panel, and during the selection of each scanning electrode, data signals for applying data to the signal electrodes of the display panel;

marked by

- a first memory (25) which receives and stores the data for the next display frame;

- a second memory (27) which receives and stores that part of the data for the current display frame which differs from the data for the next display frame;

- a line memory (26) for storing the result of a comparison on a line-by-line basis between the data for the next display frame and the data for the current display frame, for each line;

- wherein the control means (28, 29, 30) is arranged to provide a sequence of selection signals dependent on the contents of the line memory (26), excluding selection signals for all or certain of all selection electrodes corresponding to lines for which the comparison indicates identity of the data content for the current and next display frames, thereby reducing the amount of time required to update a frame of data displayed on the display panel.

2. Display panel controller according to claim 1, further comprising a signal electrode driver device (32) for generating drive signals for the signal electrodes of the display panel depending on the data signals, the drive signals comprising a first drive signal (C) for overwriting a picture element from a dark state to a light state, a second drive signal (D) for overwriting a picture element from a light state to a dark state, and a third drive signal (G) for driving a picture element whose state does not change, the waveform of the third drive signal (G) consisting only of components of the waveforms of the first and second drive signals (C, D).

3. A method of controlling a ferroelectric liquid crystal display panel (21) having an array (Aij) of picture elements each defined by the interface of one of a plurality of scanning electrodes (Li) with one of a plurality of signal electrodes (Sj) and a ferroelectric liquid crystal disposed therebetween, comprising:

- supplying selection signals to the display panel for selecting scanning electrodes thereof and, during the selection of each scanning electrode, data signals for applying data to the signal electrodes thereof;

marked by

- storing data for the next display frame in a first memory (25);

- storing that part of the data for the current display frame which differs from the data for the next display frame in a second memory (27);

- Compare, line by line, the data for the next display frame with the data for the current display frame;

- storing the comparison result for each line in a memory (26);

- wherein the supplying step includes outputting, depending on the content of the memory (26), a sequence of the selection signals, without selection signals for all or certain ones among all the scanning electrodes corresponding to lines for which the comparison indicates identity of the data content between the current and the next display frame, thereby reducing the amount of time required to update a data frame displayed on the display panel.

4. A display control method according to claim 3, further comprising generating drive signals for the signal electrodes of the display panel in response to the data signals, the drive signals comprising a first drive signal (C) for overwriting a picture element from a dark state to a bright state, a second drive signal (D) for overwriting a picture element from a bright state to a dark state, and a third drive signal (G) for driving a picture element without changing state, the waveform of the third drive signal (G) consisting only of components of the waveforms of the first and second drive signals (C, D).