DE602004007763T2

DE602004007763T2 - Ramp generator circuit

Info

Publication number: DE602004007763T2
Application number: DE602004007763T
Authority: DE
Inventors: Nigel James Reading Berkshire Tolson
Original assignee: Renesas Electronics Europe Ltd
Current assignee: Renesas Electronics Europe Ltd
Priority date: 2004-04-30
Filing date: 2004-04-30
Publication date: 2008-04-30
Anticipated expiration: 2024-05-01
Also published as: EP1592129A1; ATE368326T1; DE602004007763D1; EP1592129B1

Abstract

A ramp circuit (32) for controlling power supplied by a transmitter in a digitial receiver comprises a memory facility (35) for storing ramp data (36) and a digital-to-analogue converter (DAC) (40) for generating an output signal based on said ramp data (36). The ramp data (36) comprises a control word (U(16)) which defines a predetermined power level, and a set of scaling factors (U(1)-U(15)). The DAC (40) receives signals based on the power level multiplied by the scaling factors. Each scaling factor (U(1)-(U(15)) may consist of a small number of bits when compared with the control word (U(16)), so that the amount of ramp data (36) and the time required to upload the ramp data (36) at the start of a time slot are minimised. The ramp circuit (32) may be latched to produce a static output based on the control word (U(16)) during a portion of a time slot used for data transmission, to avoid interference from clocking of the ramp circuit components.

Description

Die Erfindung betrifft eine Rampenschaltung und ein Verfahren zum Steuern von zu einem Sender zugeführter Leistung, der zur Verwendung in einem Zeitvielfachzugriffs-(TDMA-)System geeignet ist.The The invention relates to a ramp circuit and a method for controlling from to a transmitter supplied Performance for use in a Time Division Multiple Access (TDMA) system suitable is.

1 zeigt ein Beispiel einer digitalen Funkkommunikationsvorrichtung 1 nach dem Stand der Technik, wie beispielsweise ein Mobiltelefon. Die Vorrichtung 1 weist zwei Untersysteme auf: einen Funkbereich 2 und einen Basisbandbereich 3, die über eine analoge Schnittstelle 4 kommunizieren können. Der Funkbereich 2 enthält eine integrierte Transceiverschaltung (IC) 5, ein Vormodul 6, über welches durch eine Antenne 7 zu sendende Daten oder empfangene Daten geführt werden. Ein Leistungsverstärker 8 wird zum Steuern von zu dem Vormodul 6 zugeführter Leistung verwendet. Der Basisbandbereich 3 weist einen analogen Basisbandprozessor 9 und einen digitalen Basisbandprozessor 10 auf, die einen Zugriff auf eine Speichereinrichtung 11 haben. 1 shows an example of a digital radio communication device 1 in the prior art, such as a mobile phone. The device 1 has two subsystems: a radio area 2 and a baseband area 3 that have an analog interface 4 to be able to communicate. The radio range 2 includes an integrated transceiver circuit (IC) 5 , a preliminary module 6 through which an antenna 7 to be sent data or received data. A power amplifier 8th is used to control to the pre-module 6 supplied power used. The baseband area 3 has an analog baseband processor 9 and a digital baseband processor 10 on that gives access to a storage device 11 to have.

In einem TDMA-System, wie beispielsweise dem GSM-System, wird der Sender innerhalb des Vormoduls 6 der Vorrichtung 1 beim Beginn eines gegebenen Sendezeitschlitzes aktiviert und am Ende von diesem Zeitschlitz deaktiviert. Um eine Erzeugung großer Schaltübergänge, und daher von Rauschen, zu vermeiden, wird die durch den Sender zugeführte Leistung am Anfang und am Ende des Zeitschlitzes jeweils nach oben und nach unten gestuft. Eine Rampenschaltung steuert diesen Prozess und einen während des Zeitschlitzes zuzuführenden maximalen Leistungspegel gemäß Aufwärts-Rampenwerten und Abwärts-Rampenwerten. Die Aufwärts-Rampenwerte und Abwärts-Rampenwerte werden in der Speichereinrichtung 11 gespeichert und durch den analogen Basisbandprozessor 9 vor jedem relevanten Zeitschlitz wiedergewonnen.In a TDMA system, such as the GSM system, the transmitter becomes within the premodule 6 the device 1 is activated at the beginning of a given transmission slot and deactivated at the end of this slot. To avoid generating large switching transitions, and therefore noise, the power supplied by the transmitter is stepped up and down at the beginning and at the end of the timeslot, respectively. A ramp circuit controls this process and a maximum power level to be applied during the time slot in accordance with up ramp values and down ramp values. The up-ramp values and the down-ramp values are stored in the memory device 11 stored and by the analog baseband processor 9 recovered before each relevant time slot.

2 zeigt eine beispielhafte Gruppe von Rampenwerten, die die an eine Leistungssteuerschaltung während eines Zeitschlitzes angelegte Leistung bestimmen. Die gepunkteten Linien in 2 zeigen eine Unterbrechung in Bezug auf einen Teil des Zeitschlitzes an, für welchen eine maximale Leistung zu dem Leistungsverstärker zugeführt wird. 2 FIG. 12 shows an exemplary group of ramp values that determine the power applied to a power control circuit during a time slot. The dotted lines in 2 indicate an interruption with respect to a portion of the time slot for which maximum power is supplied to the power amplifier.

Die Rampenwerte U(1)–U(16), D(1)–D(16) basieren normalerweise auf einer angehobenen Kosinusfunktion, da eine solche Funktion einen geringen spektralen Gehalt hat und somit Anlass zu einer begrenzten Schaltübergangsenergie gibt. Bei herkömmlichen Anordnungen gibt es 16 Aufwärts-Rampenwerte U(1)–U(16) und 16 Abwärts-Rampenwerte D(1)–D(16) für jeden Zeitschlitz, wobei der 16-te Aufwärts-Rampenwert U(16) den durch den Sender während des relevanten Zeitschlitzes maximalen Leistungspegel definiert. Die Rampenwerte sind bezüglich der Zeit gleichmäßig beabstandet und liefern Daten auf der Rampenform mit einer niedrigen Abtastrate.The Ramp values U (1) -U (16), D (1) -D (16) usually on a raised cosine function, as such Function has a low spectral content and thus gives cause for a limited switching transition energy gives. In conventional Arrangements there are 16 up ramp values U (1) -U (16) and 16 down ramp values D (1) -D (16) for each Time slot, wherein the 16-th up-ramp value U (16) by the the transmitter during of the relevant time slot defines the maximum power level. The ramp values are with respect to the time evenly spaced and provide data on the ramp form with a low sampling rate.

Die Form der Rampe wird während einer Herstellung des Mobiltelefons 1 eingestellt und die Rampenwerte werden in einem nichtflüchtigen Bereich der Speichereinrichtung 11 gespeichert.The shape of the ramp is during a manufacture of the mobile phone 1 set and the ramp values are in a nonvolatile area of the memory device 11 saved.

Obwohl die Form der Rampe zwischen unterschiedlichen Zeitschlitzen in einem TDMA-Schema variieren kann, ist sie Gegenstand für eine Anzahl von Beschränkungen. Während es erwünscht ist, einen Bereich des Zeitschlitzes zu maximieren, für welchen der Sender die maximale Leistung zuführt, welcher daher für eine Datenübertragung nutzbar ist, ist es auch nötig, ein Schaltübergangsrauschen zu begrenzen, da dieses mit anderen Kommunikationsvorrichtungen interferieren und eine Netzwerkkapazität beeinträchtigen kann.Even though the shape of the ramp between different time slots in one TDMA scheme may vary, it is subject to a number of limitations. While it desired is to maximize a range of timeslot for which the transmitter supplying the maximum power, which therefore for a data transmission is usable, it is also necessary a switching transition noise limit, as this with other communication devices interfere and affect network capacity.

Das Aufwärtsstufen der Senderleistung wird durch eine Rampenschaltung innerhalb des analogen Basisbandprozessors 9 gesteuert. Ein Beispiel einer früheren Rampenschaltung 12 ist in 3 gezeigt und weist eine Steuerschaltung 13 zusammen mit einem zugehörigen Zähler 14 auf. Die Steuerschaltung 13 empfängt die aus der Speichereinrichtung 11 über eine serielle Schnittstelle 15 wiedergewonnenen Rampenwerte und speichert sie in einer Datenspeichereinrichtung 16 am Anfang eines Zeitschlitzes. Die Rampenwerte sollten während eines vorangehenden Zeitschlitzes nicht heraufgeladen werden, da dies in einer Interferenz mit den Daten resultieren kann, die gesendet oder empfangen werden.The uplink of the transmitter power is provided by a ramp circuit within the analog baseband processor 9 controlled. An example of an earlier ramp circuit 12 is in 3 shown and has a control circuit 13 together with an associated counter 14 on. The control circuit 13 receives the data from the storage device 11 via a serial interface 15 retrieved ramp values and stores them in a data storage device 16 at the beginning of a time slot. The ramp values should not be uploaded during a previous timeslot, as this may result in interference with the data being sent or received.

Ein Interpolator 17 ist angeordnet, um weitere Rampenwerte basierend auf den heraufgeladenen Rampenwerten unter Verwendung einer linearen Interpolation zu erzeugen. Dies erhöht effektiv die Abtastrate um einen Faktor, der typischerweise zwischen 2 und 24 ist, in Abhängigkeit von der Interpolationsrate des Interpolators 17, was in einer Reihe von zwischen 64 und 768 Rampenwerten für jeden Zeitschlitz resultiert.An interpolator 17 is arranged to generate further ramp values based on the ramped-up ramp values using linear interpolation. This effectively increases the sampling rate by a factor, which is typically between 2 and 24, depending on the interpolation rate of the interpolator 17 which results in a series of between 64 and 768 ramp values for each timeslot.

Jeder heraufgeladene und interpolierte Rampenwert wird durch einen Digital-zu-Analog-Wandler (DAC) 18, der hierin nachfolgend Rampen-DAC genannt wird, in einen digitalen Rampenwert umgewandelt. Die Ausgabe von dem Rampen-DAC 18 wird durch ein Filter 19 geführt, um ein Quantisierungsrauschen und Alias-Effekte bzw. Überlappungsverzerrungen zu entfernen, und an eine nicht gezeigte Leistungsrampenbildungs-Steuerschaltung angelegt, die den Leistungsverstärker 8 enthält.Each uploaded and interpolated ramp value is controlled by a digital-to-analog converter (DAC). 18 , hereinafter referred to as ramp DAC, is converted to a digital ramp value. The output from the ramp DAC 18 is through a filter 19 to remove quantization noise and aliasing and applied to a not shown power ramp forming control circuit comprising the power amplifier 8th contains.

Gegenwärtig gibt es einen Trend in Richtung zu einem Vorsehen einer Funktionalität, die bislang in dem Basisbandprozessor 9 oder in einem separaten Mischsignal-IC vorgesehen worden ist, im Funktransceiver-IC 5. Der Grund dafür besteht teilweise in dem Wunsch eines Einbauens neuer Anwendungen, wie beispielsweise eines Empfangens von Videosignalen, in Kommunikationsvorrichtungen. Die Rampenschaltung 12 ist ein Kandidat für eine solche Bewegung, aber dies gibt Anlass zu bestimmten Problemen, wie es folgt.Currently, there is a trend towards providing functionality that has been previously used in the baseband processor 9 or in a separate mixed signal IC, in the radio transceiver IC 5 , The reason for this is partly due to the desire to incorporate new applications, such as receiving video signals, into communication devices. The ramp circuit 12 is a candidate for such a move, but this gives rise to certain issues, as follows.

Zuerst ist es dann, wenn die Rampenschaltung 12 im Funktransceiver-IC 5 vorgesehen ist, nötig, die in der Speichereinrichtung 11 gespeicherten Rampenwerte vor dem Frame, der den relevanten Zeitschlitz enthält, zu dem Funktransceiver-IC 5 zu senden. Dies muss innerhalb einer endlichen Zeit durchgeführt werden und erfordert ausreichenden Speicher innerhalb des Funktransceiver-IC zum Speichern der heraufgeladenen Werte. Jeder Rampenwert ist typischerweise ein Steuerwort mit einer Länge von 10 Bits. Daher erfordert dies zusätzlich zu einem Erfordern, dass der Rampen-DAC 18 eine Breite von wenigstens 10 Bits hat, das Heraufladen und Speichern von 320 Bits durch den Funktransceiver-IC 5 für jeden Zeitschlitz. In einem typischen GSM-GPRS-System kann es bis zu vier Schlitze pro Frame geben, was erfordert, dass 1280 Bits vor einem Senden heraufgeladen werden. Zukünftige Systeme können mit mehr Schlitzen pro Frame konfiguriert werden, was das Heraufladen einer gleich groß größeren Anzahl von Bits erfordert. Die Zeit, die zum Heraufladen der Rampendaten erforderlich ist, würde sich entsprechend erhöhen, was den Bereich des Zeitschlitzes reduziert, der für eine Datenübertragung verfügbar ist.First, it is when the ramp circuit 12 in the radio transceiver IC 5 is provided, necessary, in the storage device 11 stored ramp values before the frame containing the relevant time slot to the radio transceiver IC 5 to send. This must be done within a finite time and requires sufficient memory within the radio transceiver IC to store the uploaded values. Each ramp value is typically a control word with a length of 10 bits. Therefore, in addition to requiring this, this requires the ramp DAC 18 has a width of at least 10 bits, the uploading and storing of 320 bits by the radio transceiver IC 5 for each time slot. In a typical GSM GPRS system, there may be up to four slots per frame, which requires 1280 bits to be uploaded before sending. Future systems can be configured with more slots per frame, which requires uploading an equal number of bits. The time required to upload the ramp data would increase accordingly, reducing the range of timeslot available for data transmission.

US 6,169,886 offenbart eine drahtlose Kommunikationsvorrichtung mit einem in einem Basisbandprozessor der Vorrichtung angeordneten Rampengenerator, der eine Rampe basierend auf einem maximalen Leistungspegel und einer Vielzahl von Skalierungsfaktoren definiert. US 6,169,886 discloses a wireless communication device having a ramp generator disposed in a baseband processor of the device that defines a ramp based on a maximum power level and a plurality of scaling factors.

Eine Aufgabe der vorliegenden Erfindung besteht im Bereitstellen eines Verfahrens, das ein schnelles Heraufladen von Rampendaten ermöglicht bzw. erleichtert, ohne dass es erfordert, dass ein zusätzlicher Speicher in einem Funktransceiver-IC zur Verfügung gestellt wird, und ohne die Genauigkeit zu opfern, mit welcher der maximale Leistungspegel definiert wird.A The object of the present invention is to provide a Method that allows fast uploading of ramp data relieved without it requires an additional Memory is provided in a radio transceiver IC, and without sacrifice the accuracy with which the maximum power level is defined.

Demgemäß stellt die vorliegende Erfindung eine drahtlose Kommunikationsvorrichtung zur Verfügung, umfassend:
einen Basisbandbereich mit einem Basisbandprozessor;
einen Funkbereich mit einer integrierten Funktransceiverschaltung; und
eine Rampenschaltung zum Steuern von durch einen Sender zugeführter Leistung, umfassend:
eine Datenspeichereinrichtung zum Speichern einer Vielzahl von Rampenwerten; und
einen Digital-zu-Analog-Wandler zum Erzeugen eines Ausgangssignals basierend auf den Rampenwerten;
wobei der Digital-zu-Analog-Wandler angeordnet und eingerichtet ist, um ein erstes Signal entsprechend einem vorbestimmten der Rampenwerte und ein zweites Signal entsprechend einem von den Rampenwerten abgeleiteten Skalierungsfaktor zu empfangen und um das Ausgangssignal basierend auf dem ersten und dem zweiten Signal zu erzeugen;
dadurch gekennzeichnet, dass:
der Funkbereich und der Basisbandbereich über eine digitale Schnittstelle kommunizieren und dass die Rampenschaltung einen Teil der integrierten Funktransceiverschaltung aufweist und konfiguriert ist, um die Rampenwerte von dem Basisbandbereich heraufzuladen, und weiterhin einen Interpolator zum Erzeugen des zweiten Signals basierend auf zwei oder mehreren der Vielzahl von Rampenwerten aufweist.Accordingly, the present invention provides a wireless communication device comprising:
a baseband area with a baseband processor;
a radio area with an integrated radio transceiver circuit; and
a ramp circuit for controlling power supplied by a transmitter, comprising:
a data storage device for storing a plurality of ramp values; and
a digital-to-analog converter for generating an output signal based on the ramp values;
wherein the digital-to-analog converter is arranged and configured to receive a first signal in accordance with a predetermined one of the ramp values and a second signal in accordance with a scaling factor derived from the ramp values, and to generate the output signal based on the first and second signals ;
characterized in that:
the radio area and the baseband area communicate via a digital interface and that the ramp circuit comprises part of the integrated radio transceiver circuit and is configured to upload the ramp values from the baseband area, and further comprises an interpolator for generating the second signal based on two or more of the plurality of ramp values having.

Auf diese Weise weisen die Rampendaten zwei Typen eines Rampenwerts auf. Der erste Typ ist ein Steuerwort in Bezug auf einen vorbestimmten Leistungspegel. Beispielsweise kann der erste Typ ein Steuerwort sein, das einen maximalen Leis tungspegel für denjenigen Zeitschlitz spezifiziert, der äquivalent zu dem 16-ten Aufwärts-Rampenwert in Systemen nach dem Stand der Technik ist. Der zweite Typ ist ein Skalierungsfaktor für den vorbestimmten Leistungspegel. Die gespeicherten Rampendaten definieren daher einen oder mehrere Rampenwerte in Bezug auf Faktoren, durch welche der vorbestimmte Leistungspegel zu skalieren ist.On In this way, the ramp data has two types of ramp value on. The first type is a control word related to a predetermined power level. For example, the first type may be a control word that has a maximum power level for specifies the time slot equivalent to the 16 th up ramp value in prior art systems. The second type is one Scaling factor for the predetermined power level. Define the stored ramp data therefore one or more ramp values related to factors which is to scale the predetermined power level.

Der erste Typ von Rampendaten kann unter Verwendung einer größeren Anzahl von Bits als der zweite Typ definiert werden. Dies kann zulassen, dass das Ausmaß an Speicher, der innerhalb der Rampenschaltung erforderlich ist, reduziert wird, wenn es mit der Anordnung nach dem Stand der Technik verglichen wird, ohne eine Auflösung ihrer Ausgabe zu reduzieren.Of the first type of ramp data can be made using a larger number of bits are defined as the second type. This can allow that the extent Memory required within the ramp circuit is reduced when compared to the prior art arrangement will, without a resolution reduce their output.

Die Rampenschaltung kann zwei DACs aufweisen, von welchen der erste angeordnet und eingerichtet ist, um einen Multiplikationsfaktor, und daher den Ausgangsspannungsbereich, des zweiten zu steuern. Der erste und der zweite DAC können daher im Vergleich mit dem bei der Anordnung nach dem Stand der Technik der 1 gezeigten Rampen-DAC von einer reduzierten Breite sein.The ramp circuit may comprise two DACs, the first of which is arranged and arranged to control a multiplication factor, and therefore the output voltage range, of the second one. Therefore, the first and second DACs can be compared with those of the prior art arrangement of FIGS 1 be shown ramp DAC of a reduced width.

Die Rampenschaltung kann den Eingang des zweiten DAC einrasten, wenn ein maximaler Leistungspegel zuzuführen ist. Wo die Ausgabe des zweiten DAC zu einem Leistungsverstärker zugeführt wird, stellt dieses Einrasten sicher, dass die Ausgabe eines Leistungsverstärkers nicht durch irgendein Überabtastverhältnis-(OSR-)Taktrauschen beeinflusst wird.The ramp circuit may latch the input of the second DAC when a maximum power level is to be supplied. Where the output of the second DAC is fed to a power amplifier, this latching ensures that the output of a power amplifier is not affected by any oversampling ratio (OSR) clock noise.

Vorzugsweise ist der zweite DAC angeordnet und eingerichtet, um die Rampendaten überabzutasten, um dadurch seinen effektiven Dynamikbereich zu erhöhen und die Wortlänge, die für einige oder alle der Rampendaten erforderlich ist, zu reduzieren.Preferably the second DAC is arranged and set up to over-sample the ramp data, thereby increasing its effective dynamic range and the word length, the for some or all of the ramp data is required to reduce.

Der Sender oder der Transceiver kann angeordnet und eingerichtet sein, um Daten unter Verwendung eines Zeitvielfachzugriffsschemas zu senden. Die drahtlose Kommunikationsvorrichtung kann angeordnet und eingerichtet sein, um Daten über ein Telefonnetzwerk zu senden.Of the Transmitter or transceiver can be arranged and set up to send data using a time division multiple access scheme. The Wireless communication device can be arranged and set up be to data over to send a telephone network.

Die vorliegende Erfindung stellt auch ein Verfahren zum Zuführen von Leistung in einer drahtlosen Kommunikationsvorrichtung umfassend einen Basisbandbereich mit einem Basisbandprozessor und einen Funkbereich zur Verfügung, wobei der Funkbereich eine integrierte Funktransceiverschaltung enthält, umfassend:
Heraufladen einer Vielzahl von Rampenwerten vom Basisbandbereich;
Speichern der Rampenwerte in einer Datenspeichereinrichtung im Funkbereich, wobei im Funkbereich die folgenden Schritte ausgeführt werden:
Erzeugen eines ersten Signals entsprechend einem vorbestimmten der Rampenwerte;
Erzeugen eines zweiten Signals entsprechend einem von den Rampenwerten abgeleiteten Skalierungsfaktor basierend auf einer Interpolation von zwei oder mehreren der Vielzahl von Rampenwerten;
Erzeugen eines analogen Ausgangssignals basierend auf dem ersten Signal und dem zweiten Signal; und
Steuern der zu einem Leistungsverstärker zugeführten Leistung gemäß dem Ausgangssignal.The present invention also provides a method for supplying power in a wireless communication device comprising a baseband area having a baseband processor and a radio area, the radio area including an integrated radio transceiver circuit, comprising:
Uploading a plurality of ramp values from the baseband area;
Storing the ramp values in a data storage device in the radio area, wherein the following steps are carried out in the radio area:
Generating a first signal in accordance with a predetermined one of the ramp values;
Generating a second signal corresponding to a scaling factor derived from the ramp values based on an interpolation of two or more of the plurality of ramp values;
Generating an analog output signal based on the first signal and the second signal; and
Controlling the power supplied to a power amplifier according to the output signal.

Das Verfahren kann ein Erzeugen eines konstanten Ausgangssignals entsprechend dem vorbestimmten der Rampenwerte während eines vorbestimmten Zeitintervalls umfassen, wie beispielsweise ein Erzeugen eines zu einem maximalen Leistungspegel gehörenden Ausgangssignals während eines Bereichs eines Zeitschlitzes, der zum Senden von Daten in einem TDMA-Schema verwendet wird.The Method may be to generate a constant output signal accordingly the predetermined one of the ramp values during a predetermined time interval such as generating one to a maximum Power level belonging Output signal during a portion of a timeslot used to send data in a TDMA scheme is used.

Dieser Aspekt stellt auch ein Verfahren zum Senden von Daten zur Verfügung, das ein Erzeugen von Daten zum Senden, ein Verstärken eines Datensignals, das die Daten trägt, unter Verwendung eines Leistungsverstärkers und ein Senden des Datensignals umfasst, wobei der Schritt zum Verstärken des Datensignals das Verfahren zum Zuführen von Leistung in einem Sender umfasst.This Aspect also provides a method of sending data that generating data for transmission, amplifying a data signal, the the data carries, using a power amplifier and transmitting the data signal wherein the step of amplifying the data signal comprises the method for feeding of power in a transmitter.

Nun werden Ausführungsbeispiele der Erfindung unter Bezugnahme auf die beigefügten Zeichnungen beschrieben werden, wobei:Now Be exemplary embodiments of the invention with reference to the accompanying drawings where:

1 ein Blockdiagramm einer früheren Kommunikationsvorrichtung ist; 1 Fig. 10 is a block diagram of a prior communication device;

2 eine Kurve ist, die eine beispielhafte Gruppe von Aufwärts-Rampen- und Abwärts-Rampenwerten zeigt; 2 Fig. 10 is a graph showing an exemplary group of up-ramp and down-ramp values;

3 ein Blockdiagramm einer in der früheren Kommunikationsvorrichtung der 1 vorgesehenen Rampenschaltung ist; 3 a block diagram of a in the earlier communication device of 1 provided ramp circuit;

4 ein Blockdiagramm einer Kommunikationsvorrichtung gemäß der vorliegenden Erfindung ist; 4 Fig. 10 is a block diagram of a communication device according to the present invention;

5 eine Rampenschaltung gemäß der vorliegenden Erfindung ist; 5 a ramp circuit according to the present invention;

6 ein Ablaufdiagramm einer Prozedur zum Erzeugen von Rampendaten ist; und 6 Fig. 10 is a flowchart of a procedure for generating ramp data; and

7 eine Kurve ist, die einen Gewinn bzw. eine Verstärkung eines Leistungsverstärkers zeigt, der durch die Rampenschaltung der 5 gesteuert wird. 7 is a graph showing a gain of a power amplifier driven by the ramp circuit of FIG 5 is controlled.

4 zeigt eine Kommunikationsvorrichtung 20 gemäß der Erfindung, die bei diesem Beispiel ein Mobiltelefon ist. Wie bei der in 1 gezeigten Kommunikationsvorrichtung 1 nach dem Stand der Technik weist das Mobiltelefon 20 einen Funkbereich 21 und einen Basisbandbereich 22 auf. Der Funkbereich 21 weist einen Funktransceiver-IC 25 und ein Vor- bzw. Vorstufenmodul 26 zum Senden und Empfangen von Daten über eine Antenne 27 auf. Ein Leistungsverstärker 28 ist zum Versorgen eines Senderbereichs des Vormoduls 26 mit Leistung versehen. 4 shows a communication device 20 according to the invention, which in this example is a mobile phone. As with the in 1 shown communication device 1 in the prior art, the mobile phone 20 a radio area 21 and a baseband area 22 on. The radio range 21 has a radio transceiver IC 25 and a pre-stage module 26 for sending and receiving data via an antenna 27 on. A power amplifier 28 is to supply a transmitter area of the premodule 26 equipped with power.

Ungleich der Kommunikationsvorrichtung 1 nach dem Stand der Technik weist der Basisbandbereich 22 nur einen digitalen Basisbandprozessor 29 auf, der mit einer Speichereinrichtung 30 kommuniziert. Daher kommunizieren der Funkbereich 21 und der Basisbandbereich 22 eher über eine digitale Schnittstelle 31 als eine analoge Schnittstelle. Eine Anzahl der Funktionen, die durch den analogen Basisbandprozessor 9 der Kommunikationsvorrichtung 1 nach dem Stand der Technik durchgeführt sind, werden durch den Funktransceiver-IC 25 zur Verfügung gestellt. Diese Funktionen enthalten das Liefern von Rampendaten zu einer Leistungs-Steuerschaltung, die nicht gezeigt ist, welche den Leistungsverstärker 28 enthält, am Anfang und am Ende von gegebenen Zeitschlitzen.Unlike the communication device 1 in the prior art, the baseband area 22 only a digital baseband processor 29 on top of that with a storage device 30 communicated. Therefore, the radio area is communicating 21 and the baseband area 22 rather via a digital interface 31 as an analog interface. A number of the functions provided by the analog baseband processor 9 the communication device 1 According to the prior art are performed by the radio transceiver IC 25 made available. These functions include providing ramp data to a power control circuit, not shown, which is the power amplifier 28 contains, at the beginning and at the end of given time slots.

5 zeigt eine Rampenschaltung 32 gemäß der vorliegenden Erfindung. Die Rampenschaltung 32 weist eine Rampen-Steuerschaltung 33 und einen Zähler 34 auf. Die Rampen-Steuerschaltung 33 steuert das Erzeugen und Anlegen von Rampendaten an die Leistungs-Steuerschaltung. Diese Prozedur enthält die Erzeugung eines Auswahlsignals SEL. Das Auswahlsignal SEL ist in Abhängigkeit davon in einem von zwei Zuständen, ob die Ausgabe der Rampenschaltung 32 sich auf einen statischen Bereich eines Zeitschlitzes bezieht, wie beispielsweise während eines Bereichs des Zeitschlitzes, der zum Senden von Daten verwendet wird, in welchem die zu dem Senderbereich zugeführte Leistung auf einem konstanten Pegel bleibt, oder ob sich die Ausgabe auf einen dynamischen Bereich des Zeitschlitzes bezieht, in welchem die Leistungszufuhr zu dem Senderbereich nach oben oder nach unten gestuft wird. 5 shows a ramp circuit 32 ge according to the present invention. The ramp circuit 32 has a ramp control circuit 33 and a counter 34 on. The ramp control circuit 33 controls the generation and application of ramp data to the power control circuit. This procedure involves the generation of a selection signal SEL. The selection signal SEL is in one of two states depending on whether the output of the ramp circuit 32 refers to a static area of a time slot, such as during a portion of the time slot used to transmit data in which the power supplied to the transmitter area remains at a constant level or the output to a dynamic range of the time slot relates in which the power supply to the transmitter area is stepped up or down.

Die Rampenschaltung 32 umfasst eine Datenspeichereinrichtung 35 zum Empfangen einer Gruppe von Rampenwerten 36, die von der Speichereinrichtung 30 über eine serielle Schnittstelle 37 heraufgeladen sind, und zum Speichern von ihnen. Bei diesem Beispiel umfassen die Rampendatenwerte 36 16 Aufwärts-Rampenwerte U(1)–U(16) und 16 Abwärts-Rampenwerte D(1)–D(16). Der Einfachheit halber sind in 5 nur die Aufwärts-Rampenwerte U(1)–U(16) gezeigt.The ramp circuit 32 includes a data storage device 35 for receiving a group of ramp values 36 coming from the storage device 30 via a serial interface 37 are uploaded and to save them. In this example, the ramp data values include 36 16 up ramp values U (1) -U (16) and 16 down ramp values D (1) -D (16). For the sake of simplicity, in 5 only the up-ramp values U (1) -U (16) are shown.

Die Aufwärts-Rampenwerte U(1)–U(16) weisen ein Zehn-Bit-Steuerwort U(16) auf, das einen Leistungspegel bestimmt, der während des statischen Bereichs des Zeitschlitzes zu dem Leistungsverstärker 28 zugeführt werden wird. Fünfzehn Fünf-Bit-Worte U(1)–U(15) definieren jeweils einen Leistungspegel für den dynamischen Bereich des Zeitschlitzes, während welchem die Leistung zu dem Senderbereich erhöht wird. Jedes der Fünf-Bit-Worte U(1)–(15) definiert einen Faktor, um welchen der durch U(16) bestimmte statische Leistungspegel skaliert wird, um einen erwünschten Leistungspegel zu erzeugen.The up-ramp values U (1) -U (16) comprise a ten-bit control word U (16) which determines a power level which, during the static portion of the time slot, to the power amplifier 28 will be supplied. Fifteen five-bit words U (1) -U (15) each define a power level for the dynamic range of the time slot during which the power to the transmitter area is increased. Each of the five-bit words U (1) - (15) defines a factor by which the static power level determined by U (16) is scaled to produce a desired power level.

Bei diesem bestimmten Beispiel sind die Abwärts-Rampenwerte D(1)–D(16) gleich den Aufwärts-Rampenwerten U(1)–U(16) definiert. Jedoch ist es für die Anzahl von Abwärts-Rampenwerten D(1)–D(16) nicht nötig, zu der Anzahl von Aufwärts-Rampenwerten U(1)–U(16) zu passen. Beispielsweise können weniger Abwärts-Rampenwerte erforderlich sein, da eine Abwärtsstufung weniger problematisch als eine Aufwärtsstufung ist. Beim Aufwärtsstufen ist es nötig, ein Überschießen des statischen Leistungspegels zu verhindern, das aus Schleifendynamiken und Leistungsverstärker-Sättigungseffekten entsteht. Solche Überlegungen gelten beim Abwärtsstufen nicht. Zusätzlich kann eine reduzierte Anzahl von Abwärts-Rampenwerten nötig sein, wenn die Abwärts-Rampenform sich von der Aufwärts-Rampenform unterscheidet. Wenn beispielsweise der Sender in einem Zeitschlitz wieder aufwärts zu stufen ist, der dem gegenwärtigen Zeitschlitz direkt folgt, kann es sein, dass es nicht nötig ist, den Sender am Ende des gegenwärtigen Zeitschlit zes auszuschalten. Stattdessen kann die zu dem Sender zugeführte Leistung zu einem niedrigen Pegel reduziert werden, was weniger Rampenwerte erfordert. Gleichermaßen können die Rampendaten für den folgenden Zeitschlitz aus demselben Grund eine reduzierte Anzahl von Aufwärts-Rampenwerten enthalten.at In this particular example, the down ramp values D (1) -D (16) are the same the up-ramp values U (1) -U (16) Are defined. However, it is for the number of down ramp values D (1) -D (16) is not necessary, to the number of up-ramp values U (1) -U (16) fit. For example, you can less down ramp values required be as a downgrade less problematic than an up grading is. When stepping up it is necessary, an overshoot of the to prevent static power levels resulting from looping dynamics and power amplifier saturation effects arises. Such considerations apply when downgrading Not. additionally For example, a reduced number of down ramp values may be needed if the down ramp form is different from the upward ramp shape. For example, if the station is up in a timeslot again that is the present one Time slot directly follows, it may be that it is not necessary the transmitter at the end of the present Time slot off. Instead, that can be sent to the sender supplied Power can be reduced to a low level, which is less Ramp values required. Similarly, the ramp data for the following Timeslot contain a reduced number of up-ramp values for the same reason.

Weiterhin ist es nicht nötig, dass die Abwärts-Rampenwerte D(1)–D(16) ein Zehn-Bit-Wort enthalten, das einen statischen Leistungspegel definiert. Bei anderen Ausführungsbeispielen der Erfindung können die Abwärts-Rampenwerte einfach eine Gruppe von Fünf-Bit-Worten sein, um in Verbindung mit dem durch U(16) definierten statischen Leistungspegel verwendet zu werden.Farther it is not necessary that the down-ramp values D (1) -D (16) contain a ten-bit word, which defines a static power level. In other embodiments of the invention the down ramp values just a group of five-bit words be in conjunction with the static defined by U (16) Power level to be used.

Die Rampenschaltung 32 weist auch einen Interpolator 38, wie beispielsweise einen Kaskadenintegratorkamm-(CIC-)Interpolator, zum Erzeugen einer interpolierten Rampe basierend auf den in der Datenspeichereinrichtung 35 gespeicherten Rampenwerten 36.The ramp circuit 32 also has an interpolator 38 , such as a cascade integrator comb (CIC) interpolator, for generating an interpolated ramp based on that in the data storage device 35 stored ramp values 36 ,

Zwei DACs 39, 40 sind vorgesehen. Bei diesem besonderen Beispiel hat jeder DAC 39, 40 eine 5-Bit-Breite. Der erste DAC 39 ist angeordnet und eingerichtet, um den Ausgangsspannungsbereich des zweiten DAC 40 zu steuern. Die Ausgabe von dem zweiten DAC 40 wird durch ein Tiefpassfilter 41 geführt und dann an eine nicht gezeigte Leistungs-Steuerschaltung angelegt, die den Leistungsverstärker 28 enthält.Two DACs 39 . 40 are provided. In this particular example, every DAC has 39 . 40 a 5-bit width. The first DAC 39 is arranged and set up to the output voltage range of the second DAC 40 to control. The output from the second DAC 40 is through a low pass filter 41 and then applied to a power control circuit, not shown, which is the power amplifier 28 contains.

Heraufgeladene und interpolierte Rampenwerte, die von dem Interpolator 38 ausgegeben sind, das Steuerwort U(16) und das Auswahlsignal SEL werden zu einem Multiplexer 42 eingegeben. Die Ausgabe von dem Multiplexer 42 wird zu dem zweiten DAC 40 eingegeben.Uploaded and interpolated ramp values generated by the interpolator 38 are output, the control word U (16) and the selection signal SEL become a multiplexer 42 entered. The output from the multiplexer 42 becomes the second DAC 40 entered.

Eine Prozedur zum Erzeugen von Rampendaten wird nun beschrieben werden. Am Anfang eines Sende-Zeitschlitzes (Schritt s6.0) werden die Rampenwerte 36, nämlich U(1) bis U(16) und D(1) bis D(16), für diesen Zeitschlitz heraufgeladen und in der Datenspeichereinrichtung 35 gespeichert (Schritt s6.1).A procedure for generating ramp data will now be described. At the beginning of a transmission time slot (step s6.0), the ramp values become 36 namely U (1) to U (16) and D (1) to D (16), uploaded for that time slot and in the data storage device 35 stored (step s6.1).

Der Zähler 34 wird initialisiert (Schritt s6.2) und der erste Aufwärts-Rampenwert U(1) wird wiedergewonnen, und zwar zusammen mit dem Steuerwort U(16), das den statischen Leistungspegel bestimmt (Schritt s6.3). Die ersten fünf Bits U(16)a, das heißt die fünf signifikantesten Bits (msbs), des Steuerworts U(16) werden zu dem ersten DAC 39 eingegeben. Der erste Aufwärts-Rampenwert U(1) wird zu dem Interpolator 38 geführt und zu dem zweiten DAC 40 über den Multiplexer 42 ausgegeben. Der zweite DAC 40 gibt das Produkt aus den von dem ersten DAC 39 empfangenen msbs U(16)a und dem ersten Aufwärts-Rampenwert U(1) aus (Schritt s6.4). Diese Ausgabe wird gefiltert und an die Leistungs-Steuerschaltung angelegt.The counter 34 is initialized (step s6.2) and the first up-ramp value U (1) is retrieved together with the control word U (16) which determines the static power level (step s6.3). The first five bits U (16) a, that is, the five most significant bits (msbs), of the control U (16) becomes the first DAC 39 entered. The first up-ramp value U (1) becomes the interpolator 38 led and to the second DAC 40 over the multiplexer 42 output. The second DAC 40 returns the product from the first DAC 39 received msbs U (16) a and the first up-ramp value U (1) (step s6.4). This output is filtered and applied to the power control circuit.

Wenn der Zähler einen Wert hat, der kleiner als 15 ist (Schritt s6.5), wird dann die Zahl um 1 erhöht (Schritt s6.6). Der nächste Aufwärts-Rampenwert U(2) wird wiedergewonnen (Schritt s6.7) und zu dem Interpolator 38 geführt. Der Interpolator 38 erzeugt einen interpolierten Wert V basierend auf U(1) und U(2) und gibt ihn aus (Schritt s6.8). Der zweite DAC 40 gibt das Produkt aus den msbs U(16)a und dem interpolierten Wert V aus (Schritt s6.9).If the counter has a value less than 15 (step s6.5), then the number is incremented by one (step s6.6). The next up-ramp value U (2) is retrieved (step s6.7) and to the interpolator 38 guided. The interpolator 38 generates an interpolated value V based on U (1) and U (2) and outputs it (step s6.8). The second DAC 40 outputs the product of the msbs U (16) a and the interpolated value V (step s6.9).

Bei diesem bestimmten Beispiel wird der Interpolator 38 zum Erhöhen der Abtastrate um einen Faktor von 2 verwendet, und somit entspricht der nächste durch den zweiten DAC 36 ausgegebene Datenwert dem Produkt aus den msbs U(16)a und dem zweiten Aufwärts-Rampenwert U(2) (Schritt s6.4). Da der Zählerwert noch kleiner als 15 ist (Schritt s6.5), wird dann die Zahl erhöht (Schritt s6.6) und wird der dritte Aufwärts-Rampenwert U(3) wiedergewonnen (Schritt s6.7). Ein interpolierter Wert V wird basierend auf U(2) und U(3) erzeugt (Schritt s6.8) und zu dem zweiten DAC 40 eingegeben, der das Produkt aus den msbs U(16)a und dem interpolierten Wert V ausgibt (Schritt s6.9), und so weiter.In this particular example, the interpolator becomes 38 used to increase the sampling rate by a factor of 2, and thus the next through the second DAC 36 output data value from the product of the msbs U (16) a and the second up ramp value U (2) (step s6.4). Since the counter value is still smaller than 15 (step s6.5), then the number is incremented (step s6.6) and the third up-ramp value U (3) is retrieved (step s6.7). An interpolated value V is generated based on U (2) and U (3) (step s6.8) and to the second DAC 40 inputting the product of the msbs U (16) a and the interpolated value V (step s6.9), and so on.

Nachdem der zweite DAC 40 ein Produkt aus dem fünfzehnten Aufwärts-Rampenwert U(15) und den msbs U(16)a ausgegeben hat (Schritt s6.4), ist der Zählerwert beim Schritt s6.5 gleich 15. Wenn ein vorbestimmtes Zeitintervall t seit dem Anwenden von diesem auf die Leistungs-Steuerschaltung verstrichen ist (Schritt s6.10), das auf der Basis eines Taktsignals CLK1 bestimmt ist, ändert die Rampen-Steuerschaltung 33 den Zustand des Auswahlsignals SEL, um den Anfang des statischen Bereichs des Zeitschlitzes anzuzeigen. Dies veranlasst, dass der Multiplexer 42 die fünf am wenigsten signifikanten Bits (lsbs) U(16)b des sechzehnten Aufwärts-Rampenwerts U(16) zu dem zweiten DAC 40 ausgibt. Die Ausgabe des zweiten DAC 40 wird dann durch den sechzehnten Aufwärts-Rampenwert U(16) bestimmt (Schritt s6.11). Die Rampenschaltung 31 wird für die Dauer des statischen Bereichs des Zeitschlitzes eingerastet, um ein Rauschen von den Taktsignalen CLK2 zu vermeiden, die zu dem Interpolator 31 und den DACs 39, 40 zugeführt sind.After the second DAC 40 has output a product of the fifteenth up-ramp value U (15) and the msbs U (16) a (step s6.4), the counter value in step s6.5 is 15. If a predetermined time interval t since applying this has passed to the power control circuit (step s6.10) determined on the basis of a clock signal CLK1 changes the ramp control circuit 33 the state of the selection signal SEL to indicate the beginning of the static area of the time slot. This causes the multiplexer 42 the five least significant bits (lsbs) U (16) b of the sixteenth up ramp value U (16) to the second DAC 40 outputs. The output of the second DAC 40 is then determined by the sixteenth up-ramp value U (16) (step s6.11). The ramp circuit 31 is locked for the duration of the static portion of the time slot to avoid noise from the clock signals CLK2 leading to the interpolator 31 and the DACs 39 . 40 are fed.

Auf diese Weise wird der Leistungspegel für den statischen Bereich des Zeitschlitzes durch den sechzehnten Aufwärts-Rampenwert U(16) mit einer Genauigkeit von 10 Bits definiert. Zusätzlich wird, da die Rampenschaltung 32 für die Dauer dieser Periode eingerastet wird, kein Interpolatorrauschen erzeugt.In this way, the power level for the static portion of the time slot is defined by the sixteenth up-ramp value U (16) with an accuracy of 10 bits. In addition, since the ramp circuit 32 is locked for the duration of this period, no interpolator noise is generated.

7 ist eine Kurve, die die Verstärkung des Leistungsverstärkers 28 in Bezug auf die Zeit zeigt, wobei die Verstärkung durch die heraufgeladenen und interpolierten Aufwärts-Rampenwerte gesteuert wird, die durch den zweiten DAC 40 ausgegeben sind, zusammen mit Beschränkungen, die durch die GSM-Spezifikation auferlegt sind. Die Verstärkung des Leistungsverstärkers 28 ist als durchgezogene Linie gezeigt. Die strichpunktierte Linie zeigt Beschränkungen in Bezug auf ein Schaltübergangsrauschen an, während die gestrichelte Linie den statischen Bereich des Zeitschlitzes anzeigt. 7 is a curve representing the gain of the power amplifier 28 with respect to time, the gain being controlled by the up-loaded and interpolated up-ramp values provided by the second DAC 40 are issued, along with restrictions imposed by the GSM specification. The gain of the power amplifier 28 is shown as a solid line. The dash-dotted line indicates switching noise noise limitations, while the dotted line indicates the static region of the time slot.

Wenn der statische Bereich des Zeitschlitzes verstrichen ist, wird der Zähler rückgesetzt (Schritt s6.12) und werden der erste und der zweite Abwärts-Rampenwert D(1) und D(2) aus der Datenspeichereinrichtung 35 durch den Interpolator 38 wiedergewonnen (Schritt s6.13). Der zweite DAC 40 erzeugt dann eine Ausgabe basierend auf dem Produkt aus dem zweiten Rampendatenwert D(2) und den fünf msbs des ersten Abwärts-Rampenwerts D(1) (Schritt s6.14).When the static portion of the time slot has elapsed, the counter is reset (step s6.12) and becomes the first and second down-ramp values D (1) and D (2) from the data storage device 35 through the interpolator 38 recovered (step s6.13). The second DAC 40 then generates an output based on the product of the second ramp data D (2) and the five msbs of the first down ramp D (1) (step s6.14).

Da der Zählerwert kleiner als 16 ist (Schritt s6.15) wird der nächste Rampendatenwert D(3) wiedergewonnen und wird basierend auf D(2) und D(3) ein interpolierter Wert V erzeugt (Schritt s6.16). Der zweite DAC 40 gibt dann Rampendaten basierend auf dem Produkt aus dem ersten Abwärts-Rampenwert D(1) und dem interpolierten Wert V aus (Schritt s6.17).Since the counter value is smaller than 16 (step s6.15), the next ramp data D (3) is retrieved and an interpolated value V is generated based on D (2) and D (3) (step s6.16). The second DAC 40 Then, ramp data is output based on the product of the first step-down ramp value D (1) and the interpolated value V (step s6.17).

Durch Erhöhen der Zahl (Schritt s6.18) und durch Wiederholen der Schritte s6.14 bis s6.17 gibt die Rampenschaltung 32 Rampendaten basierend auf den Abwärts-Rampenwerten D(3) bis D(16) und interpolierten Werten davon aus.By increasing the number (step s6.18) and repeating steps s6.14 to s6.17, the ramp circuit is given 32 Ramp data based on the down ramp values D (3) to D (16) and interpolated values thereof.

Wenn der Zählerwert beim Schritt s6.15 gleich 16 ist, ist die Prozedur beendet (Schritt s6.20). Die Rampenschaltung 32, die Leistungs-Steuerschaltung und der Senderbereich können dann ausgeschaltet werden. Wenn es jedoch bekannt ist, dass der Senderbereich in dem darauffolgenden Zeitschlitz verwendet werden wird, können die Rampenschaltung 32, die Leistungs-Steuerschaltung und der Senderbereich auf einem niedrigen Leistungspegel eingeschaltet bleiben. Dies kann durch entsprechendes Definieren der Rampenwerte 36 erreicht werden, und, wenn es nötig ist, durch Definieren einer Rampe, die bezüglich einer Form nicht symmetrisch ist.If the counter value is 16 at step s6.15, the procedure is completed (step s6.20). The ramp circuit 32 , the power control circuit and the transmitter area can then be turned off. However, if it is known that the transmitter area will be used in the subsequent timeslot, the ramp circuit may be used 32 , the power control circuit and the transmitter area remain on at a low power level. This can be done by appropriately defining the ramp values 36 and, if necessary, by defining a ramp that is not symmetrical with respect to a shape.

Bei dem obigen Beispiel wird die Abtastrate der Rampendaten um einen Faktor von Zwei erhöht. Wenn es jedoch erforderlich ist, kann die Abtastrate um einen anderen Faktor erhöht werden, und beispielsweise kann die Rampenschaltung 32 angeordnet und eingerichtet sein, um bis zu 23 interpolierte Werte für jedes Paar von Aufwärts-Rampen- oder Abwärts-Rampenwerten zur Verfügung zu stellen. Der Interpolator 38 kann Zwischenwerte basierend auf mehr als zwei eingegebenen Aufwärts-Rampen- oder Abwärts-Rampenwerten erzeugen, wie es erforderlich ist.In the above example, the sampling rate of the ramp data is increased by a factor of two. However, if required, the sampling rate can be increased by another factor, and for example, the ramp circuit 32 and arranged to provide up to 23 interpolated values for each pair of up-ramp or down-ramp values. The interpolator 38 may generate intermediate values based on more than two input up-ramp or down-ramp values as required.

Weiterhin kann, während das Ausführungsbeispiel auf eine Rampenschaltung 32 innerhalb eines Mobiltelefons 20 bezogen ist, eine Rampenschaltung 32 gemäß der vorliegenden Erfindung in andere Typen eines Sendegeräts eingebaut werden, einschließlich eines anderen tragbaren Geräts, wie beispielsweise PDAs und Laptopcomputer, sowie ein festes Gerät, wie beispielsweise Basisstationssender.Furthermore, while the embodiment is based on a ramp circuit 32 inside a cellphone 20 is a ramp circuit 32 in accordance with the present invention may be incorporated into other types of transmitter, including another portable device, such as PDAs and laptop computers, as well as a fixed device, such as base station transmitters.

Claims

A wireless communication device, comprising: a baseband area ( 22 ) with a baseband processor ( 29 ); a radio area ( 21 ) with an integrated radio transceiver circuit ( 25 ); a ramp circuit ( 32 ) for controlling power supplied by a transmitter, comprising: a data storage device ( 35 ) for storing a plurality of ramp values ( 36 ); and a digital-to-analog converter ( 40 ) for generating an output signal based on the ramp values ( 36 ); the digital-to-analog converter ( 40 ) is arranged and arranged to generate a first signal in accordance with a predetermined one of the ramp values ( 36 ) and a second signal corresponding to one of the ramp values ( 36 ) and receive the output signal based on the first and second signals; characterized in that: the radio area ( 21 ) and the baseband area ( 22 ) via a digital interface ( 31 ) and that the integrated radio transceiver circuit ( 25 ) the ramp circuit ( 32 ) configured to adjust the ramp values ( 36 ) from the baseband area ( 22 ) and an interpolator ( 38 ) for generating the second signal based on two or more of the plurality of ramp values ( 36 ) having.

A wireless communication device according to claim 1, wherein the ramp circuit ( 32 ) a latching device ( 33 ) for latching the ramp circuit so that the level of the output signal is constant.

A wireless communication device according to claim 1 or 2, wherein the predetermined one of the ramp values ( 36 ) relates to a predetermined power level.

Wireless communication device according to one of the preceding claims, further comprising a power amplifier ( 28 ), wherein the ramp circuit ( 32 ) is configured to provide an output of the power amplifier ( 28 ) to control.

Wireless communication device according to one of previous claims, which is arranged and set up to data using a To send time division multiple access schemes.

Wireless communication device ( 20 ) according to one of the preceding claims, arranged and arranged to transmit data over a telephone network.

Method for supplying power in a wireless communication device comprising a baseband area ( 22 ) with a baseband processor ( 29 ) and a radio area ( 21 ), where the radio range ( 21 ) an integrated radio transceiver circuit ( 25 ), comprising: uploading a plurality of ramp values ( 36 ) from the baseband area ( 22 ); Save the ramp values ( 36 ) in a data storage device ( 35 ) in the radio area ( 21 ), whereas in the radio area ( 21 the following steps are performed: generating a first signal in accordance with a predetermined one of the ramp values; Generating a second signal corresponding to a scaling factor derived from the ramp values based on an interpolation of two or more of the plurality of ramp values ( 36 ); Generating an analog output signal based on the first signal and the second signal; and controlling the to a power amplifier ( 28 ) supplied power according to the output signal.

A method according to claim 7, comprising generating a constant output signal in accordance with the predetermined one of the ramp values ( 36 ) during a predetermined time interval.

A method of transmitting data, comprising: generating data for transmission; Amplifying a data signal carrying the data using a power amplifier ( 38 ); and transmitting the data signal; wherein the step of amplifying the data signal comprises a method of supplying power according to claim 7 or 8.

The method of claim 9, wherein the steps of Create, amplify and sending according to a Plurality of predetermined time slots in a time division multiple access scheme be repeated.