DE4445348A1 - Directly connecting planar bodies, substrate and contact plates - Google Patents

Directly connecting planar bodies, substrate and contact plates

Info

Publication number
DE4445348A1
DE4445348A1 DE19944445348 DE4445348A DE4445348A1 DE 4445348 A1 DE4445348 A1 DE 4445348A1 DE 19944445348 DE19944445348 DE 19944445348 DE 4445348 A DE4445348 A DE 4445348A DE 4445348 A1 DE4445348 A1 DE 4445348A1
Authority
DE
Germany
Prior art keywords
components
polishing
disc
bonded
cleaning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19944445348
Other languages
German (de)
Inventor
Dirk Dr Rer Nat Walliser
Herbert Dr Rer Nat Guettler
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Daimler Benz AG
Original Assignee
Daimler Benz AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Daimler Benz AG filed Critical Daimler Benz AG
Priority to DE19944445348 priority Critical patent/DE4445348A1/en
Priority to PCT/EP1995/004136 priority patent/WO1996013060A1/en
Publication of DE4445348A1 publication Critical patent/DE4445348A1/en
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K20/00—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating
    • B23K20/24—Preliminary treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Abstract

Process for directly connecting planar bodies, substrate plate and a contact plate, all having particularly flat surfaces comprises flattening the roughness in the surfaces of both plates to be joined, up to a depth of less than 10 mu m, cleaning the surfaces, and directly stacking them on each other. Also claimed is an object having two bodies, having at least two planar surfaces bordering each other.

Description

Die Erfindung betrifft ein Verfahren zum elektrisch leitfähigen Verbinden von Körpern mit planaren Oberflächen nach dem Oberbegriff des Anspruchs 1.The invention relates to a method for electrically conductive Connecting bodies with planar surfaces according to the generic term of claim 1.

Lange war es üblich, elektrisch leitfähige Verbindungen durch Löten herzustellen. In neuerer Zeit haben sich in der Halbleitertechnik aus Gründen der Sauberkeit und der Umweltverträglichkeit jedoch lotfreie Verfahren eingebürgert.For a long time it was common to have electrically conductive connections by soldering to manufacture. In more recent times have emerged in semiconductor technology However, solder-free for reasons of cleanliness and environmental compatibility Procedure naturalized.

In einem Standardverfahren zum dauerhaften Verbinden von Si-Platten werden Si-Oberflächen einer Vorbehandlung (z. B. Hydrophilisierung) unterzogen, zusammengefügt und hohen Temperaturen von 800-1400°C ausgesetzt. Beim anodischen Verbinden wird zwischen den Platten eine dielektrische Isolationsschicht eingefügt, über der eine Spannung von 1 kV anliegt und den Anpreßdruck verstärkt. Damit Platten im vollständig strukturierten und metallisierten Zustand gebondet werden können, sollten obige Temperaturen möglichst niedrig sein.In a standard process for the permanent connection of Si plates Si surfaces of a pretreatment (e.g. hydrophilization) subjected to, assembled and high temperatures of 800-1400 ° C exposed. With anodic connection, one is between the plates dielectric insulation layer inserted over which a voltage of 1 kV is present and increases the contact pressure. So that plates in fully structured and metallized state above temperatures should be as low as possible.

Die Zuverlässigkeit der Kontaktgabe auch bei thermischer Belastung infolge ungenügender Ableitung der im Bauelement entstehenden Wärme stellt derzeit eines der größten Probleme bei der weiteren Erhöhung von Leistungs- bzw. Integratonsdichten dar. Die Suche nach wirtschaftlich günstigen Lösungen, welche die Umwelt wenig belasten, führte zur Schaffung lotfreier Verbindungen.The reliability of the contact even under thermal stress due to insufficient dissipation of the heat generated in the component is currently one of the biggest problems in increasing Performance and integration densities. The search for economical Favorable solutions that have little impact on the environment led to Creation of solderless connections.

Die klassische lotfreie Verbindungstechnik zwischen (Hochfrequenz- Laser- Leistungs-) Bauelementen benötigt einen "Kleber", der eine belastbare und zuverlässige elektrische Verbindung zwischen den Bauteilen ermöglicht. The classic solder-free connection technology between (high-frequency Laser power) components require an "adhesive", the one resilient and reliable electrical connection between the Components enabled.  

Der Nachteil dieser Anordnung liegt in den Grenzflächen, den unterschiedlichen thermischen Ausdehnungskoeffizienten und der damit verbundenen Ermüdung des Kontakts. Eine Reduktion der Zahl und Stärke der Schichten ist der direkteste Weg, eine Verbesserung zu erreichen.The disadvantage of this arrangement lies in the interfaces, the different coefficients of thermal expansion and thus associated fatigue of contact. A reduction in the number and Thickness of layers is the most direct way to improve to reach.

Eine Möglichkeit, eine direkte Verbindung herzustellen, besteht im direkten Aufschmelzen das Kontaktteils des Bauelements auf das elektrische Kontaktmaterial. Die Temperaturbelastung für das Bauelement ist jedoch extrem hoch und kann dieses beschädigen, wenn die Kontaktflächen sehr groß sind und alle gleichzeitig kontaktiert werden. Bekannt ist das sogenannte "Flip-Chip-Verfahren".One way to establish a direct connection is through direct melting of the contact part of the component on the electrical contact material. The temperature load for the component However, it is extremely high and can damage it if the Contact areas are very large and all can be contacted at the same time. The so-called "flip-chip method" is known.

Die Herstellung eines Flip-Chip-Kontakts nach dem Stand der Technik verdeutlicht Fig. 1. In dieser Figur sind die Prozeßschritte der Reihe nach zahlenmäßig aufgeführt.The production of a flip-chip contact according to the prior art is illustrated in FIG. 1. In this figure, the process steps are listed in order.

Die ersten beiden Schritte beinhalten das Strukturieren des Substrats und die Leiterbahnmetallisierung beispielsweise mit Aluminium bei Temperaturen oberhalb von 400°C.The first two steps involve structuring the substrate and the trace metallization with aluminum, for example Temperatures above 400 ° C.

Als drittes wird eine Glasschicht, bzw. SiO₂-Schicht aufgebracht. Der vierte Prozeßschritt betrifft die Durchkanalisierung auf die Leiterbahn mittels eines Lithographie- und Ätzverfahrens. Schritt fünf ist durch die Reinigung der Aluminiumoberfläche gekennzeichnet, wobei das nichtleitende Al-Oxid entfernt wird. Dies geschieht entweder mit Sputtern oder mit dem Ionenstrahl.Third, a glass layer or SiO₂ layer is applied. The fourth process step concerns the channeling through to the Conductor track using a lithography and etching process. Step five is by cleaning the aluminum surface characterized, wherein the non-conductive Al oxide is removed. This happens either with sputtering or with the ion beam.

Der sechste bis zehnte Schritt beinhalten das Aufbringen verschiedener Metallschichten. Der sechste Schritt ist das Aufbringen einer Cr-Schicht als Diffusionssperre und Adhäsionsinhibitor.The sixth to tenth steps involve applying different ones Layers of metal. The sixth step is the application of a Cr layer as a diffusion barrier and adhesion inhibitor.

Der siebte Schritt besteht aus dem Aufbringen einer Cr-Cu-Schicht als Schutz vor Auflösung des Lots.The seventh step consists of applying a Cr-Cu layer as Protection against dissolution of the solder.

Im achten Schritt wird eine Cu-Schicht aufgebracht, um die Lötbarkeit zu verbessern, als neunter Schritt eine Sn-Schicht als Benetzungsschicht aufgebracht und als zehnter Schritt eine Au-Schicht als Schutzschicht.In the eighth step, a Cu layer is applied to ensure solderability to improve as a ninth step as an Sn layer Wetting layer applied and as a tenth step an Au layer as a protective layer.

Im elften Prozeßschritt wird der Bleianteil im Lot aufgebracht und im zwölften Schritt der Zinnanteil. In the eleventh process step, the lead portion is applied in the solder and in the twelfth step the tin content.  

Beim Aufschmelzen des Lots im dreizehnten Schritt entsteht ein Lötbällchen, wobei sich Pb und Sn legieren. Teilweisen lösen sich auch Au und Cu im Lot.When the solder melts in the thirteenth step, a Solder balls, where Pb and Sn alloy. Partially also come loose Au and Cu in plumb line.

Entsprechende Schritte eins bis zehn werden auch am Chip ausgeführt und im vierundzwanzigsten Prozeßschritt wird der Chip auf das Substrat aufgebracht und gefügt.Corresponding steps one to ten are also carried out on the chip and in the twenty-fourth process step, the chip is placed on the Substrate applied and joined.

Im fünfundzwanzigsten Schritt schließlich wird gelötet.Finally, in the twenty-fifth step, soldering takes place.

Die Flip-Chip-Kontakte sind sehr aufwendig und kostenintensiv in der Herstellung. Es liegt vor allen Dingen an den vielen Prozeßschritten, die hierbei nötig sind.The flip chip contacts are very complex and costly to use Manufacturing. It is primarily due to the many process steps that are necessary here.

Verbindungen bei Raumtemperatur (bzw. T < 500°C) zwischen Bauelementen und Wärmesenken mittels Van der Waals Bonding sind aus Yablonovic, Appl. Phys. Lett., 56, 2419 (1990) bekannt, sind jedoch auf Bauelementstrukturen beschränkt, die auf III-V Halbleitermaterialien aufbauen und extrem dünne aktive Schichten (≈ 100 nm) aufweisen. Derartig dünne Schichten sind elastisch verformbar und passen sich unter Einwirkung der Van der Waals Kräfte der Oberflächenrauhigkeit der darunterliegenden Wärmesenke an. Das Verfahren ist jedoch für die elektrische Kontaktierung im industriellen Maßstab nicht geeignet. Es ist nur unter sehr eingeschränkten Bedingungen anwendbar und die Verbindungen sind nicht dauerhaft.Connections at room temperature (or T <500 ° C) between Components and heat sinks using Van der Waals bonding are out Yablonovic, Appl. Phys. Lett., 56, 2419 (1990) are known, however Device structures limited to III-V semiconductor materials build up and have extremely thin active layers (≈ 100 nm). Such thin layers are elastically deformable and fit together under the influence of the Van der Waals forces of surface roughness the underlying heat sink. However, the procedure is for the Electrical contacting not suitable on an industrial scale. It is only applicable under very limited conditions and the Connections are not permanent.

Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zur elektrisch leitfähigen Verbindung von Körpern mit planaren Oberflächen zu schaffen, das bei Raumtemperaturen arbeitet und unabhängig von den zu bondenden Materialien elektrisch gut leitende, dauerhafte Kontakte ermöglicht.The invention has for its object a method for electrical conductive connection of bodies with planar surfaces create that works at room temperatures and regardless of the materials to be bonded, electrically conductive, permanent contacts enables.

Diese Aufgabe wird mit den im kennzeichnenden Teil des Anspruchs 1 aufgeführten Merkmalen gelöst.This object is achieved with the in the characterizing part of claim 1 Features listed solved.

Ein Vorteil der Erfindung besteht darin, daß ein dreidimensionaler Aufbau leicht durchführbar ist. An advantage of the invention is that a three-dimensional Construction is easy to carry out.  

Aus der Energiedichte eines Systems von zwei planparallelen Platten im Abstand d ergibt sich die Abstandsabhängigkeit einer attraktiven "Casimirkraft" zuFrom the energy density of a system of two plane-parallel plates in the Distance d gives the distance dependency of an attractive one "Casimir Power" too

Fret = B / d⁴,F ret = B / d⁴,

mit einer Proportionalitätskonstante B, die im wesentlichen durch den Brechungsindex des Plattenmaterials bestimmt ist.with a proportionality constant B, which is essentially determined by the Refractive index of the plate material is determined.

Im Gegensatz zu herkömmlichen Methoden lassen sich Bondverbindungen auf der Basis des Casimir-Effekts mit beliebigen Materialien realisieren. Polieren ist im großtechnischen Maßstab möglich. Je ebener die Oberfläche ist, desto größer ist die aufgrund der enormen Casimirkräfte resultierende Kontaktfläche.In contrast to conventional methods, bond connections can be made Realize on the basis of the Casimir effect with any materials. Large-scale polishing is possible. The flatter the Surface, the larger it is due to the enormous Casimir forces resulting contact area.

Aus Fig. 2 wird deutlich, daß für Silizium bei Abständen von 20 A der Casimirdruck auf die Platten 60 bar beträgt. Es folgt das überraschende Ergebnis, daß es sich lohnt, die zu bondenden Oberflächen noch besser zu polieren, als das bisher üblich war. Dies gilt um so mehr, als die Bondkraft mit abnehmendem Abstand, d. h. Abnehmen der Welligkeit und Rauhigkeit der Flächen, sehr stark zunimmt. Aus Fig. 2 ergibt sich, daß extrem hohe Oberflächenenergien zwischen zwei Verbindungsflächen erreicht werden, wenn der Abstand genügend klein ist.From Fig. 2 it is clear that the casimir pressure on the plates is 60 bar for silicon at intervals of 20 A. The surprising result follows that it is worth polishing the surfaces to be bonded even better than was previously the case. This is all the more true since the bonding force increases very sharply with decreasing distance, ie decrease in the waviness and roughness of the surfaces. From Fig. 2 it follows that extremely high surface energies between two connecting surfaces can be achieved if the distance is sufficiently small.

Mit zunehmender Integrationsdichte (z. B. 3-D Integration) und Verlagerung von Hochleistungskomponenten in Mikrosysteme steigen die Anforderungen an die Kontaktierung. Für die erfindungsgemäße Verbindungstechnik sind zunächst einmal ebene Oberflächen erforderlich.With increasing integration density (e.g. 3-D integration) and The transfer of high-performance components to microsystems is increasing Contacting requirements. For the invention Connection technology requires flat surfaces.

Ein Ausführungsbeispiel der Erfindung wird nun anhand der Zeichnungen näher erläutert.An embodiment of the invention is now based on the Drawings explained in more detail.

Es zeigen:Show it:

Fig. 1 den Aufbau eines Bauelements mit elektrischen Kontakten nach dem Stand der Technik; Figure 1 shows the structure of a component with electrical contacts according to the prior art.

Fig. 2 den Verlauf der Anziehungskraft als Funktion des Abstands der betreffenden Flächen und Fig. 2 shows the course of the force of attraction as a function of the distance between the surfaces in question and

Fig. 3 den Prozeß der Herstellung ohmscher Casimirkontakte. Fig. 3 shows the process of making ohmic Casimir contacts.

Da die Casimirkräfte von den Materialeigenschaften der Oberflächen weitgehend unabhängig sind und insbesondere verschiedene Materialien großflächig zusammengefügt werden können, besteht ein bevorzugtes Verfahren darin, einen gut polierten Halbleiter K als Kontaktträger und einen zu kontaktierenden Halbleiter B als Substrat für integrierte Schaltungen aufeinanderzufügen.Because the Casimir forces from the material properties of the surfaces are largely independent and in particular different materials can be joined together over a large area, there is a preferred Process in a well polished semiconductor K as a contact carrier and a semiconductor B to be contacted as a substrate for integrated Join circuits together.

Ein solches Verfahren ist in Fig. 3 beispielhaft dargestellt. Die durch mechanisches Polieren plan geschliffenen Körper haften so stark, daß eine nachträgliche Trennung meist nicht gelingt.Such a method is shown as an example in FIG. 3. The bodies ground flat by mechanical polishing adhere so strongly that subsequent separation is usually not successful.

Grundsätzlich lassen sich Kontaktträger K auch zweiseitig polieren und ermöglichen damit einen Schichtaufbau, der dreidimensionale Integration zuläßt. Man kann ein Bauteil auf einer Unterlage oder auch zwei und mehrere Bauteile aufeinander legen und mit der Casimirkraft kontaktieren. Derartige Verbindungen sind nach dem Verfahren von Yablonovic ebenfalls nicht möglich, dagegen besteht der Vorteil des erfindungsgemäßen Verfahrens in seiner universellen Anwendbarkeit.In principle, contact carriers K can also be polished on both sides and thus enable a layer structure, the three-dimensional integration allows. You can have one component on a base or two and put several components on top of each other and with the Casimir force to contact. Such compounds are by the method of Yablonovic also not possible, but there is the advantage of Method according to the invention in its universal applicability.

Die Prozeßabfolge bei elektrischen Casimirkontakten wird anhand der Fig. 3 erläutert. Die Oberfläche des hochohmigen Substrats ist poliert. Im ersten und zweiten Prozeßschritt wird die Dotierung der späteren Kontakte zur Erhöhung der ohmschen Leitfähigkeit und das Strukturieren des Substrats, wobei die Kontakte erhaben stehen bleiben, durchgeführt. Darauf folgt als dritter Schritt die Leiterbahnmetallisierung bei Temperaturen größer als 400°C z. B. mit Aluminium.The process sequence for electrical Casimir contacts is explained with reference to FIG. 3. The surface of the high-resistance substrate is polished. In the first and second process steps, the doping of the later contacts to increase the ohmic conductivity and the structuring of the substrate, the contacts remaining raised, are carried out. This is followed by the third step, the conductor track metallization at temperatures greater than 400 ° C z. B. with aluminum.

Als vierter Schritt ist vorgesehen, eine Hilfsschicht, beispielsweise aus Lack, aufzubringen. Im fünften Prozeßschritt werden Hilfsschicht und erhabene Kontakte gemeinsam und gleichförmig geebnet, beispielsweise durch Läppen und Polieren, um eine geringe Oberflächenrauhigkeit zu erreichen. Eine weitere bevorzugte Form des Polierens stellt eine Form des mechanischen Polierens auf einer Drehscheibe in Verbindung mit einem chemischen Abtragsverfahren dar. Der zu polierenden Scheibe steht dabei eine rotierende hochplane Scheibe gegenüber. Gegebenenfalls wird eine lokale Superpolitur auf Rauhigkeitstiefen von 1-3 nm im sechsten Schritt durchgeführt. The fourth step provides for an auxiliary layer, for example made of Paint to apply. In the fifth process step, auxiliary layer and raised contacts leveled together and uniformly, for example by lapping and polishing to give a low surface roughness to reach. Another preferred form of polishing is a form of mechanical polishing on a turntable in conjunction with a chemical removal process. The disc to be polished there is a rotating, flat tarpaulin. Possibly is a local super polish at roughness depths of 1-3 nm in sixth step performed.  

Hierbei wird beispielsweise eine Ionenstrahlbearbeitung angewendet und die Oberfläche mit Ar-Ionen beschossen. Daraufhin werden dieselben Prozeßschritte auch am zu kontaktierenden Chip durchgeführt. Als letzter Schritt zwölf werden Chip und Substrat mit einem Anpreßdruck von vorzugsweise 1-5 bar zusammengefügt und die Kontaktierung hergestellt.For example, ion beam machining is used here and bombarded the surface with Ar ions. Then the same Process steps also carried out on the chip to be contacted. As last step twelve are the chip and substrate with a contact pressure of preferably 1-5 bar and the contacting manufactured.

Der Anpreßdruck kann bei nicht ganz ebenen Flächen, die noch eine großflächige Verbiegung aufweisen, auf beispielsweise bis zu 20 bar gesteigert werden. Wichtig ist dabei, daß zumindest ein großer Teil der Fläche mit hohen attraktiven Casimirkräften zusammengehalten wird. Schon wenn beispielsweise 1/20 der Flächen sich auf Abstände unter 1 nm näherkommen, ist man nachher nicht mehr imstande, die Bauteile auf mechanischem Wege voneinander zu trennen. Der Anpreßdruck von 20 bar wird nunmehr durch die Casimirkraft übernommen und auf ein mehrfaches verstärkt.The contact pressure can be used on not completely flat surfaces have large-area bending, for example up to 20 bar be increased. It is important that at least a large part of the Surface is held together with high attractive Casimir forces. Even if, for example, 1/20 of the areas are spaced apart The components are no longer able to approach 1 nm later to separate them mechanically. The contact pressure of 20 bar is now taken over by the Casimir force and on reinforced several times.

Die Oberflächen müssen, um eine solche Vorgehensweise zu ermöglichen, in einem hochgradig polierten Zustand versetzt werden ("Superpolitur"). Dazu kann eines der gängigen Plasmaverfahren eingesetzt werden, beispielsweise bei Silizium ein Sauerstoffplasma.To enable such a procedure, the surfaces must be placed in a highly polished condition ("super polishing"). One of the common plasma processes can be used for this, for example, an oxygen plasma for silicon.

Claims (14)

1. Verfahren zum elektrisch leitfähigen Verbinden von Körpern mit planaren Oberflächen, in welche eine Halbleiteranordnung Integriert ist, dadurch gekennzeichnet, daß die zu fügenden Oberflächen der Körper poliert werden, bis sie eine Rauhtiefe von weniger als 100 Å aufweisen und anschließend paßgenau aufeinandergelegt werden.1. A method for electrically conductive connection of bodies with planar surfaces, in which a semiconductor arrangement is integrated, characterized in that the surfaces to be joined of the body are polished until they have a roughness depth of less than 100 Å and then placed on top of one another with a precise fit. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Bauteile einer mechanischen Politur mit den Verfahrensschritten Schleifen, Läppen, Polieren und Feinstpolieren unterworfen werden.2. The method according to claim 1, characterized, that the components of a mechanical polish with the Process steps grinding, lapping, polishing and fine polishing be subjected. 3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Oberflächen nach dem mechanischen Polieren einer chemischen Politur unterzogen werden.3. The method according to claim 1 or 2, characterized, that the surfaces after mechanical polishing one undergo chemical polishing. 4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß nach der Politur ein Reinigungsverfahren durchgeführt wird.4. The method according to any one of claims 1 to 3, characterized, that a cleaning process is carried out after the polishing. 5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß eine Scheibe an der Oberfläche vor dem Bonden hydrophilisiert wird.5. The method according to any one of claims 1 to 4, characterized, that a disc on the surface before bonding is hydrophilized. 6. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß eine der zu fügen den Oberflächen vorher hydrophobisiert wird. 6. The method according to any one of claims 1 to 4, characterized, that one of the surfaces to be added is previously hydrophobized becomes.   7. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die Bauteile mit den polierten Oberflächen ins Hochvakuum gebracht, dort durch Beaufschlagung mit Energie physikalisch gereinigt und anschließend im Vakuum gebondet werden.7. The method according to any one of claims 1 to 5, characterized, that the components with the polished surfaces in a high vacuum brought, physically there by exposure to energy cleaned and then bonded in vacuo. 8. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die Reinigung durch ein Plasmaverfahren durchgeführt wird.8. The method according to any one of claims 1 to 4, characterized, that the cleaning is carried out by a plasma process. 9. Verfahren nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß zum Reinigen und/oder Polieren ein Sauerstoff enthaltendes Plasma verwendet wird.9. The method according to any one of claims 1 to 8, characterized, that for cleaning and / or polishing containing oxygen Plasma is used. 10. Verfahren nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, daß jeweils eine Scheibe (B) mit Bauelementen mit einer weiteren Scheibe mit Bauelementen oder mit einem Kontaktträger (K) gebondet wird.10. The method according to any one of claims 1 to 9, characterized, that each one disc (B) with components with another Disc with components or with a contact carrier (K) is bonded. 11. Verfahren nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, daß eine Scheibe (B) mit Bauelementen auf der Ober- und Unterseite mit einer Scheibe mit Bauelementen gebondet wird.11. The method according to any one of claims 1 to 9, characterized, that a disc (B) with components on the top and Bottom is bonded with a disc with components. 12. Verfahren nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, daß beim Bonden ein Druck von 1 bis 5 bar zum Zusammendrücken der Bauelemente (B) oder Bauelemente (B) und Kontaktträger (K) angewendet wird.12. The method according to any one of claims 1 to 11, characterized, that when bonding a pressure of 1 to 5 bar to compress the components (B) or components (B) and contact carriers (K) is applied. 13. Verfahren nach Anspruch 12, dadurch gekennzeichnet, daß der Druck 5 bis 20 bar beträgt. 13. The method according to claim 12, characterized, that the pressure is 5 to 20 bar.   14. Verfahren nach einem der Ansprüche 1 bis 13, dadurch gekennzeichnet, daß es zum elektrischen Verbinden von Halbleiterscheiben (B) für integrierte Schaltkreise verwendet wird.14. The method according to any one of claims 1 to 13, characterized, that it for the electrical connection of semiconductor wafers (B) for integrated circuits is used.
DE19944445348 1994-10-24 1994-12-20 Directly connecting planar bodies, substrate and contact plates Ceased DE4445348A1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE19944445348 DE4445348A1 (en) 1994-12-20 1994-12-20 Directly connecting planar bodies, substrate and contact plates
PCT/EP1995/004136 WO1996013060A1 (en) 1994-10-24 1995-10-23 Method for directly connecting flat bodies and articles produced according to said method from said flat bodies

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19944445348 DE4445348A1 (en) 1994-12-20 1994-12-20 Directly connecting planar bodies, substrate and contact plates

Publications (1)

Publication Number Publication Date
DE4445348A1 true DE4445348A1 (en) 1996-06-27

Family

ID=6536303

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19944445348 Ceased DE4445348A1 (en) 1994-10-24 1994-12-20 Directly connecting planar bodies, substrate and contact plates

Country Status (1)

Country Link
DE (1) DE4445348A1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19641730A1 (en) * 1995-10-30 1997-05-07 Nat Semiconductor Corp Bondable semiconductor device manufacture
WO2011131535A1 (en) * 2010-04-22 2011-10-27 Noecker, Sven Method and device for producing electronic and/or energy generating and/or energy converting elements and components

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4883215A (en) * 1988-12-19 1989-11-28 Duke University Method for bubble-free bonding of silicon wafers
DE4115046A1 (en) * 1991-05-08 1992-11-12 Fraunhofer Ges Forschung DIRECT SUBSTRATE BONDING
US5236118A (en) * 1992-05-12 1993-08-17 The Regents Of The University Of California Aligned wafer bonding
DE4404931A1 (en) * 1993-02-16 1994-08-18 Nippon Denso Co Method and device for direct connection of two bodies

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4883215A (en) * 1988-12-19 1989-11-28 Duke University Method for bubble-free bonding of silicon wafers
DE4115046A1 (en) * 1991-05-08 1992-11-12 Fraunhofer Ges Forschung DIRECT SUBSTRATE BONDING
US5236118A (en) * 1992-05-12 1993-08-17 The Regents Of The University Of California Aligned wafer bonding
DE4404931A1 (en) * 1993-02-16 1994-08-18 Nippon Denso Co Method and device for direct connection of two bodies

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Phys.Bl., 1994, Bd. 50, Nr. 9, S. 851-853 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19641730A1 (en) * 1995-10-30 1997-05-07 Nat Semiconductor Corp Bondable semiconductor device manufacture
WO2011131535A1 (en) * 2010-04-22 2011-10-27 Noecker, Sven Method and device for producing electronic and/or energy generating and/or energy converting elements and components

Similar Documents

Publication Publication Date Title
EP0769209B1 (en) Method of manufacturing three-dimensional circuits
EP0666595B1 (en) Method of manufacture of a cubic integrated circuit structure
DE10132024B4 (en) Semiconductor component and method for its production
DE102014200869B4 (en) Integrated capacitor and method of making the same and its use
EP0698288B1 (en) Process for producing vertically connected semiconductor components
DE4400985C1 (en) Method for producing a three-dimensional circuit arrangement
DE10152096A1 (en) Semiconductor wafer
DE102004052921A1 (en) Process for the production of semiconductor devices with external contacts
DE19757269B4 (en) Method of manufacturing a silicon-on-insulator semiconductor substrate
DE102016116499B4 (en) Process for forming semiconductor devices and semiconductor devices
EP0745274B1 (en) Process for producing a three-dimensional circuit
EP0698293B1 (en) Method of manufacturing a semiconductor component with supply terminals for high integration density
DE19507547A1 (en) Assembly of semiconductor chips using double-sided supporting plate
DE102007031490B4 (en) Method for producing a semiconductor module
WO1996013060A1 (en) Method for directly connecting flat bodies and articles produced according to said method from said flat bodies
DE102015113421B4 (en) Method for producing semiconductor chips
DE4445348A1 (en) Directly connecting planar bodies, substrate and contact plates
DE102008040727A1 (en) Method and device for determining the rotor temperature of a permanent-magnet synchronous machine
DE102006043163B4 (en) Semiconductor circuitry
DE102015121056A1 (en) Method for producing a plurality of components and component
DE102018125378B3 (en) Anodic bonding of a glass substrate with contact bushings to a silicon substrate
DE10345494B4 (en) Method for processing a thin semiconductor substrate
DE19750316A1 (en) Silicon foil carrier manufacturing method for chip card
DE10349908B4 (en) Double passivated power semiconductor device with a MESA edge structure and method for its production
DE10361696B4 (en) A method of manufacturing a semiconductor integrated circuit device

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection