DE4423172C1

DE4423172C1 - Recording and reproducing images registered by solid state image sensor

Info

Publication number: DE4423172C1
Application number: DE4423172A
Authority: DE
Inventors: Michael Voegele; Ulrich Dipl Ing Haefele
Original assignee: Richard Wolf GmbH
Current assignee: Richard Wolf GmbH
Priority date: 1994-07-01
Filing date: 1994-07-01
Publication date: 1995-09-14
Anticipated expiration: 2014-07-02

Abstract

A method is applied for receiving and reproducing images sensed by a solid-state image sensor (1) in which the detected image information is stored line-by-line on a video image store (9,10,11) with random access via a serial register (9a,10a,11a). In order to display the detected image information on a picture screen in several imaging standards or scales e.g. 1:1, 1:2, and 1:3, the video standard dependent clock and sync signals and digital video signals are generated in order to read the video signals out from the solid-state image sensor.

Description

Die vorliegende Erfindung betrifft ein Verfahren und eine Vorrichtung zur Aufnahme und Wiedergabe von mittels eines Festkörper-Bildsensors erfaßten Bildern, wobei die vom Festkörper-Bildsensor erfaßte Bildinformation zeilenweise in einen Videobild speicher gespeichert und in einer Vielzahl von Bildzeilen auf einem Bildschirm anzeigbar ist. Außerdem betrifft die Erfindung die Verwendung einer solchen Vorrichtung bei einem elektronischen Video endoskop. Ein Videoendoskop mit einer solchen Vorrichtung ist aus US 48 69 237 bekannt.The present invention relates to a method and a device for recording and playback of by means of a solid-state image sensor Images, the one detected by the solid-state image sensor Image information line by line in a video image stored and stored in a variety of Image lines can be displayed on a screen. The invention also relates to the use of a such device in an electronic video endoscope. A video endoscope with one Device is known from US 48 69 237.

In der Videoendoskopie werden am distalen Ende des Endoskops CCD-Bildsensoren mit sehr kleinen Abmessungen eingesetzt. Generell haben diese kleinen Bildsensoren weniger Pixel als z. B. vollformatige Halbzoll-Bildsensorchips, die in konventionellen Vi deokameras verwendet werden. Infolgedessen ist auf einem Bildschirm nur ein nicht formatfüllendes Videobild anzeigbar. Damit der behandelnde Arzt Einzelheiten und Befunde besser erkennen kann, soll ihm jedoch ein möglichst großes Videobild bereitgestellt werden, insbesondere bei kleinen Bildschirmdiagonalen oder großen Be trachtungsabständen.In video endoscopy, at the distal end of the Endoscope CCD image sensors with very small Dimensions used. Generally these have little ones Image sensors fewer pixels than z. B. full format Half-inch image sensor chips used in conventional Vi deo cameras are used. As a result, is on only a non-format-filling screen Video image can be displayed. So that the treating doctor Can recognize details and findings better however, the largest possible video image be provided, especially for small Screen diagonals or large Be spacing.

Derzeit übliche Verfahren zur Bildvergrößerung (vgl. US 48 49 715) weisen den Nachteil auf, daß das vergrößerte Bild aus dem Originalbild berechnet werden muß. Hierzu ist eine ziemlich aufwendige Signalverarbeitung nötig, deren wesentlicher Bestandteil eine Rechenschaltung ist, die zur Berechnung der Vergrößerung benötigt wird. Aus US 48 94 715 ist außerdem bekannt, zur Vergrößerung der Bildwiedergabe die Adressen für die Zeilenansteuerung jeweils entsprechend dem Vergößerungsmaßstab zu wiederholen.Current image enlargement processes (cf. US 48 49 715) have the disadvantage that the enlarged image calculated from the original image must become. This is a fairly expensive process Signal processing necessary, its essential Part of a calculation circuit is for Calculation of the magnification is needed. From US 48 94 715 is also known to enlarge the The addresses for the line control are displayed according to the scale of magnification to repeat.

Ein anderes, aus der DE-A-29 13 116 bekanntes Verfahren zum Auslesen von Festkörper-Bildsensoren dient dazu, einen für die NTSC-Norm, d. h. für 525 Zeilen vorgesehenen CCD-Bildsensor in einer PAL- Kamera einzusetzen, die 625 Zeilen hat. Bei der Ver größerung kommt es dabei zu einem periodisch in vertikaler Richtung auftretenden Geometriefehler, der nur durch aufwendige analoge oder digitale Verzögerungsglieder und arithmetische Rechenwerke verringert werden kann.Another known from DE-A-29 13 116 Method for reading out solid-state image sensors serves one for the NTSC standard, d. H. for 525 Lines provided CCD image sensor in a PAL Use a camera that has 625 lines. When ver enlargement there is a periodic in vertical direction occurring geometry error, the only through complex analog or digital Delay elements and arithmetic arithmetic units can be reduced.

Von Ärzten und vom klinischen Untersuchungspersonal wird es als sehr vorteilhaft oder gar notwendig angesehen, daß ein elektronisches Videoendoskop eine Bildanzeige in Echtzeitqualität liefert. Aus diesem Grunde verbietet sich eine zeitaufwendige Bildsignal verarbeitung, beispielsweise durch einen PC, und es ist deshalb wünschenswert, die Bildsignalverarbeitung mit einer schnell arbeitenden und preiswerten Hardwa reschaltung durchzuführen. Insbesondere ist darauf zu achten, daß eine solche Schaltung auch dann, wenn verschiedene Anzeigmodi möglich sind, hinsichtlich des Adressier- und Ansteueraufwandes eines für die Bildspeicherung eingesetzten Videobildspeichers kom pakt und einfach ausfällt.From doctors and clinical investigators it will be very beneficial or even necessary viewed that an electronic video endoscope Provides real-time image display. For this A time-consuming image signal is basically forbidden processing, for example by a PC, and it image signal processing is therefore desirable with a fast-working and inexpensive hardwa circuit. In particular, it is towards make sure that such a circuit even if different display modes are possible regarding the addressing and control effort one for the Image storage used video image storage com pact and simply turns out.

Es ist demnach Aufgabe der vorliegenden Erfindung, ein insbesondere für ein elektronisches Videoendoskop geeignetes Verfahren und eine Vorrichtung zur Aufnahme und Wiedergabe von durch einen Festkörper- Bildsensor erfaßten Bildern vorzuschlagen, mit dem bzw. der es möglich ist, daß die erfaßte Bild information auf einem Bildschirm in mehreren Anzeigemodi, wie z. B. in den Abbildungsmaßstäben 1 : 1, 1 : 2 und 1 : 3, angezeigt und dennoch eine einfache und kostengünstige Adressier- und Ansteuerschaltung für den Videospeicher erreicht werden kann.It is therefore an object of the present invention one especially for an electronic video endoscope suitable method and an apparatus for Recording and playback by a solid state Propose image sensor captured images with the or it is possible that the captured image information on one screen in several Display modes, such as B. in the image scales 1: 1, 1: 2 and 1: 3, displayed and yet a simple and inexpensive addressing and control circuit for the video memory can be reached.

Erfindungsgemäß wird die obige Aufgabe bei dem eingangs genannten Verfahren dadurch gelöst, daß vom Videostandard abhängige Takt-und Synchronsignale und digitale Videosignale zum Einlesen der aus dem Festkörper-Bildsensor ausgelesenen Videosignale sowie von diesen videostandardabhängigen Takt- und Synchronsignalen und vom Anzeigemodus abhängige Takt- und Adreßsignale zum modusabhängigen Auslesen des Videobildspeichers erzeugt werden, wobei die Adressierung des Festkörper-Bildsensors, des dem Bildspeicher zugeordneten Seriellregisters und des Videobildspeichers so erfolgt, daß die momentane Zeilenadresse des Videobildspeichers bei jeder neuen Zeile gleich der Startadresse des Adressenzeigers dieses Seriellregisters gesetzt wird, und daß nach dem Auslesen bzw. Speichern einer Zeile die Zei gerstartadresse dieses Seriellregisters um EINS erhöht wird. According to the invention, the above task is performed on the initially mentioned method in that the Video-dependent clock and sync signals and digital video signals for reading in from the Solid state image sensor read video signals as well of these video standard dependent clock and Synchronous signals and clock dependent on the display mode and address signals for mode-dependent reading of the Video image memory are generated, the Addressing the solid-state image sensor, the Image memory assigned serial register and Video image storage is done so that the current Row address of the video frame buffer with each new one Line equal to the start address of the address pointer of this serial register is set, and that after the reading or saving of a line gerstartaddress of this serial register by ONE is increased.

Mit dieser Maßnahme wird darauf verzichtet, die aus dem Festkörper-Bildsensor ausgelesenen Pixel örtlich richtig im Videobildspeicher zu speichern.This measure dispenses with the out pixel read locally by the solid-state image sensor to save correctly in the video image memory.

Die die obige Aufgabe lösende Vorrichtung ist erfindungsgemäß dadurch gekennzeichnet, daß ein Einlesetaktgenerator vom Videostandard abhängige Takt- und Synchronsignale sowie digitalisierte Videosignale zum Einlesen der aus dem Festkörper- Bildsensor ausgegebenen Videosignale in den Videobildspeicher bzw. das diesem zugeordnete Seriellregister erzeugt und daß ein Auslese taktgenerator abhängig von den videostandardabhängigen Takt- und Synchronsignalen und abhängig vom Modussignal die Takt- und Adreß signale zum betriebsartabhängigen Auslesen des Video bildspeichers so erzeugt, daß die momentane Zeilen adresse des Videobildspeichers bei jeder neuen Zeile gleich der Startadresse des Adressenzeigers des diesem zugeordneten zweiten Seriellregisters gesetzt wird und die Zeigerstartadresse dieses Seriellregisters nach dem Auslesen bzw. Speichern einer Zeile um EINS erhöht wird.The device accomplishing the above object is characterized in that a Reading clock generator dependent on the video standard Clock and synchronous signals as well as digitized Video signals for reading in from the solid state Image sensor output video signals in the Video image memory or the one assigned to it Serial register generated and that a readout clock generator depending on the Clock and sync signals depending on the video standard and depending on the mode signal, the clock and address signals for reading the video depending on the operating mode image memory generated so that the current lines address of the video image memory for each new line equal to the start address of the address pointer of the this assigned second serial register and the pointer start address of this Serial register after reading or saving one line is increased by ONE.

Zweckmäßigerweise wird ein CCD-Bildsensor mit 190 Pixeln pro Zeile und 190 Zeilen als Festkörper- Bildsensor und als Bildschirm ein der CCIR-Fernseh norm genügender CRT-Bildschirm mit 625 Zeilen einge setzt.A CCD image sensor with 190 Pixels per line and 190 lines as solid Image sensor and as a screen one of the CCIR television standard CRT screen with 625 lines on puts.

Weiterhin ist der Festkörper-Bildsensor ein Schwarz- Weiß-CCD-Bildsensor, der mit Hilfe einer speziellen Lichtquelle farbsequentielle Videosignale erzeugt. Dafür ist der Videobildspeicher in drei Bereiche entsprechend den drei Primärfarben aufgeteilt und speichert in einem jeweiligen Bereich den Intensitätsauszug einer Primärfarbe.Furthermore, the solid-state image sensor is a black White CCD image sensor using a special Light source generates color sequential video signals. For this, the video image memory is in three areas divided according to the three primary colors and saves the in a respective area Intensity extract of a primary color.

Vorteilhafterweise sind zur Anzeige eines flimmerfreien bewegten Bildes zwei separate Bewegtbildspeicher vorgesehen, aus welchen alle 20 ms ein Halbbild betriebsartabhängig ausgelesen und am Bildschirm angezeigt wird.Advantageously, to display a flicker-free moving picture two separate Moving image memory provided, from which every 20 ms a field read out depending on the operating mode and on Screen appears.

Zur Anzeige eines Standbildes am Bildschirm ist außer den beiden Bewegtbildspeichern ein Standbildspeicher vorgesehen. Ein spezielles Modussignal dient dazu, am Bildschirm parallel ein Bewegtbild und ein Standbild anzuzeigen.To display a still image on the screen is excluded a still image memory in the two moving image memories intended. A special mode signal is used on Screen a moving image and a still image in parallel display.

Außerdem ist über eine Schnittstellenvorrichtung ein externes Speichermedium zur Speicherung der im Videobild gespeicherten Bildinformation anschließbar, wobei die Schnittstellenvorrichtung eine impulsgesteuerte Schaltung aufweist, welche die Bild signale sequentiell aus dem Videobildspeicher in Abhängigkeit von dem Modussignal und von Steuersig nalen, die jeweils vom externen Speichermedium, vom Einlesetaktgenerator und vom Auslesetaktgenerator erzeugt werden, ausliest.In addition, an interface device external storage medium for storing the im Video image stored image information can be connected, the interface device being a has pulse-controlled circuit which the picture signals sequentially from the video image memory in Dependence on the mode signal and on control signal nals, each from the external storage medium, from Read-in clock generator and from the read-out clock generator generated, reads.

Das erfindungsgemäße elektronische Videoendoskop weist eine Ablaufsteuerung für die Anzeigemodi auf, die bei einem Anzeigemodus die im Videobildspeicher gespeicherte Bildinformation zur Anzeige am Bildschirm in Echtzeit um den Faktor drei in ver tikaler Richtung dehnt, wobei diese Ablaufsteuerung folgende Zeilenverschachtelung der Zeilen der Bildinformation der Videobildspeicher durchführt: The electronic video endoscope according to the invention has a sequence control for the display modes, which in a display mode are those in the video image memory stored image information for display on Screen in real time by a factor of three in ver tical direction expands, this sequence control following line nesting of the lines of the Image information of the video image memory carries out:

Die obigen und weitere in den Ansprüchen angegebenen Merkmale und deren Vorteile werden nun anhand der in der Zeichnung darge stellten Ausführungsbeispiele näher beschrieben. Es zeigtThe above and other features specified in the claims and their advantages are now based on the Darge in the drawing presented embodiments described in more detail. It shows

Fig. 1 ein Blockschaltbild eines erfindungsgemäßen elektroni schen Videoendoskops, Fig. 1 is a block diagram of an inventive electronic endoscope's video,

Fig. 2 schematisch eine Pixelanordnung eines beim Videoendo skop nach Fig. 1 eingesetzten CCD-Bildsensors, Fig. 2 schematically shows a pixel arrangement of a microscope according to FIG when Videoendo. 1 employed the CCD image sensor,

Fig. 3 schematisch die Speicherbelegung durch einen Farbaus zug in den in Fig. 1 gezeigten Videobildspeichern, Fig. 3 schematically shows the memory usage by a train in the Farbaus shown in Fig. 1 video frame memories,

Fig. 4 als Blockschaltbild eine bei der Erfindung nicht verwen dete, dem Stand der Technik entsprechende Adressie rungs- und Ansteuerschaltung für die Videobildspeicher, Fig. 4 shows a finished incorrectly used in the invention as a block diagram, the prior art Adressie rungs- and drive circuit for the video image memory,

Fig. 5 ein Blockschaltbild der bei der Erfindung verwendeten Ansteuer- und Adressierschaltung für die Videobildspei cher, Fig. 5 is a block diagram of the control and addressing circuit used in the invention for the cher Videobildspei,

Fig. 6 als Blockschaltbild eine bevorzugte Ausführungsart der Schnittstellenschaltung zum externen Speicher gemäß Fig. 1, Fig. 6 in block diagram form a preferred embodiment of the interface circuit to the external memory shown in FIG. 1,

Fig. 7 Funktionsblöcke und Signale des Auslesetaktgenerators gemäß Fig. 1, Fig. 7 functional blocks and signals of the read clock generator according to Fig. 1,

Fig. 8 als Blockschaltbild die Horizontaltakterzeugung des Aus lesetaktgenerators gemäß Fig. 7, Fig. 8 a block diagram of the horizontal timing generation of read clock generator according to Fig. 7,

Fig. 9 ein Blockschaltbild der Vertikaltakterzeugung des in Fig. 7 gezeigten Auslesetaktgenerators und FIG. 9 is a block diagram of the vertical clock generation of the read-out clock generator shown in FIG. 7 and

Fig. 10a bis 10c Bildschirme mit verschiedenen Anzeigemodi der Dar stellungen des Videoendoskopbildes. FIG. 10a to 10c with different display screens of Dar positions of the video endoscope image.

Zunächst wird anhand der Fig. 1 ein Schaltbild des elektronischen Videoendoskops in bevorzugter Ausführungsform beschrieben. Diese hat einen CCD-Bildsensor 1, bevorzugt einen Schwarz-Weiß-CCD- Sensor mit 190 Zeilen und 190 Pixeln pro Zeile (siehe Fig 2), der durch Takt- und Signalleitungen 101, 102 mit einem Einlesetaktgene rator 3 verbunden ist. Ein Synchrongenerator 2 erzeugt alle vom Videostandard abhängigen Takte und Synchronsignale, die über Takt und Signalleitungen 104, 105 jeweils dem Einlesetaktgenerator 3, einem Auslesetaktgenerator 4 und einer Schnittstellenschaltung 6, die die Schnittstelle zu einem externen Speichermedium 5 bildet, zu geführt werden.First, a circuit diagram of the electronic video endoscope in a preferred embodiment is described with reference to FIG. 1. This has a CCD image sensor 1 , preferably a black and white CCD sensor with 190 lines and 190 pixels per line (see FIG. 2 ), which is connected to a read-in clock generator 3 by clock and signal lines 101 , 102 . A synchronous generator 2 generates all clocks and synchronous signals which are dependent on the video standard and which are fed via clock and signal lines 104 , 105 to the read-in clock generator 3 , a read-out clock generator 4 and an interface circuit 6 , which forms the interface to an external storage medium 5 .

Der Einlesetaktgenerator 3 erzeugt die zum Einlesen der vom CCD- Bildsensor 1 erfaßten Bildsignale nötigen Takte und Spannungen und digitalisiert die empfangenen Videosignale. Die digitalisierten Video signale werden über Leitungen 108 einem ersten Multiplexer 7 und einem zweiten Multiplexer 8 zugeführt.The read-in clock generator 3 generates the clocks and voltages necessary for reading in the image signals detected by the CCD image sensor 1 and digitizes the received video signals. The digitized video signals are fed via lines 108 to a first multiplexer 7 and a second multiplexer 8 .

Der später unten anhand der Fig. 7 bis 9 mehr im einzelnen beschriebene Auslesetaktgenerator 4 erzeugt die betriebsartabhängigen Takte und Adressen, die benötigt werden, um Videobildspeicher 9, 10, 11 in Abhängigkeit von einem von einer Bedieneinheit 16 erzeug ten Betriebsartsignal( Modussignal) auszulesen, das über eine Leitung 116 dem Auslesetaktgenerator 4 zur Verfügung gestellt wird. Dieser empfängt an einem Eingang vom Synchrongenerator 2 erzeugte Syn chronsignale und -takte über die Leitung 105. Die vom Auslesetakt generator 4 erzeugten Taktsignale werden ebenfalls dem ersten und zweiten Multiplexer 7 und 8 über Leitungen 111 zugeführt.The read-out clock generator 4 described in more detail below with reference to FIGS . 7 to 9 generates the operating-mode-dependent clocks and addresses which are required to read out video image memories 9 , 10 , 11 as a function of an operating mode signal (mode signal) generated by an operating unit 16 , which is made available to the read-out clock generator 4 via a line 116 . This receives at an input from the synchronous generator 2 generated synchron signals and clocks via line 105 . The clock signals generated by the read-out clock generator 4 are likewise fed to the first and second multiplexers 7 and 8 via lines 111 .

Bei dem in Fig. 1 dargestellten Videoendoskop handelt es sich um einen farbsequentiellen Typ, d. h. am distalen Ende des Endoskopes kommt ein Schwarz-Weiß-CCD-Bildsensor 1 zum Einsatz. Da jedoch ein Farbbild erzeugt werden soll, wird mit einer speziellen Licht quelle 17 über eine rotierende Filterscheibe in bekannter Weise farbsequentielles Licht der drei Primärfarben Rot (R), Grün (G) und Blau (B) erzeugt. Die Lichtquelle 17 erhält vom Einlesetaktgenerator 3 über eine Leitung 103 Synchronisationssignale, um den Belich tungsvorgang des CCD-Bildsensors 1 mit der jeweiligen Primärfarbe R, G, B und den Lesevorgang des CCD-Bildsensors 1 mit der jewei ligen Primärfarbe zu synchronisieren. Ein Farbbild kann deshalb aus der vom CCD-Bildsensor 1 aufgenommenen Bildinformation durch ad ditive Überlagerung der Intensitätsverteilung der drei Primärfarben R, G, B erzeugt werden. Die drei Videobildspeicher 9, 10, 11 sind dementsprechend jeweils in drei Bereiche aufgeteilt. In jedem Bereich ist jeweils der Intensitätsauszug einer der Primärfarben R, G oder B gespeichert.The video endoscope shown in FIG. 1 is a color sequential type, ie a black and white CCD image sensor 1 is used at the distal end of the endoscope. However, since a color image is to be generated, color-sequential light of the three primary colors red (R), green (G) and blue (B) is generated in a known manner with a special light source 17 via a rotating filter disk. The light source 17 receives from Einlesetaktgenerator 3 via a line 103 synchronization signals to synchronize the exposure process of the CCD image sensor 1 with the respective primary color R, G, B and the reading process of the CCD image sensor 1 with the respective primary color. A color image can therefore be generated from the image information recorded by the CCD image sensor 1 by additive superimposition of the intensity distribution of the three primary colors R, G, B. The three video image memories 9 , 10 , 11 are accordingly each divided into three areas. The intensity extract of one of the primary colors R, G or B is stored in each area.

Bei den Videobildspeichern 10 und 11 handelt es sich um Bewegt bildspeicher. Im Videobildspeicher 9 wird hingegen ein Standbild gespeichert. Die zwei Videobildspeicher 10 und 11 werden für eine flimmerfreie und lückenlose Darstellung bzw. Anzeige eines Bewegt bildes am Bildschirm 14 benötigt, damit mit Hilfe der beiden Be wegtbildspeicher die Transformation des farbsequentiellen Daten stroms in ein Farbbild ausgeführt wird. Die Darstellung eines Be wegtbildes auf dem Bildschirm 14 erfolgt folgendermaßen. The video image memories 10 and 11 are moving image memories. In contrast, a still image is stored in the video image memory 9 . The two video image memories 10 and 11 are required for a flicker-free and complete display or display of a moving image on the screen 14 so that the transformation of the color sequential data stream into a color image is carried out with the aid of the two moving image memories. A moving image is displayed on the screen 14 as follows.

Nach PAL-Norm werden 50 Halbbilder pro Sekunde auf dem Bild schirm 14 ausgegeben, d. h. ein Halbbild wird in 20 msec auf dem Bildschirm 14 dargestellt. Ein Vollbild besteht aus zwei Halbbildern und wird somit in 40 ms auf dem Bildschirm 14 dargestellt. In den Bewegtbildspeicher 10 werden in 40 ms (ein Vollbild) die Intensitäts auszüge der drei Primärfarben R, G, B eingelesen. Gleichzeitig wird der Bewegtbildspeicher 11 betriebsartabhängig ausgelesen, wie nach stehend noch beschrieben wird. Im nächsten Vollbildzyklus wird der Bewegtbildspeicher 11 beschrieben und der Bewegtbildspeicher 10 ausgelesen. Dieser Wechsel von Einschreiben bzw. Einlesen und Aus lesen der beiden Bewegtbildspeicher 10, 11 vollzieht sich mit jedem Vollbildwechsel. Dies garantiert dem Betrachter eine flimmerfreie Darstellung in Echtzeit. Der zweite Multiplexer 8 und ein am Aus gang der Bewegtbildspeicher 10, 11 vorgesehener weiterer Multi plexer 12 übernehmen das Umschalten der Adreß-, Daten- und Steuerleitungen zwischen dem Einlesetaktgenerator 3, dem Auslese taktgenerator 4 und den Bewegtbildspeichern 10, 11 bzw. den Be wegtbildspeichern 10, 11 und einem Digital-Analog-Wandler und -Kodierer 13 am Ausgang des Multiplexers 12. Im ersten und zweiten Multiplexer 7, 8 werden zusätzlich noch Steuersignale für die Video bildspeicher 9, 10, 11 erzeugt. Die Funktion dieser Steuersignale wird weiter unten anhand der Fig. 4 und 5 erläutert.After PAL standard 50 fields per second are displayed on the screen image 14, ie, one field is shown in Figure 20 msec on the screen fourteenth A full image consists of two fields and is therefore displayed on the screen 14 in 40 ms. The intensity extracts of the three primary colors R, G, B are read into the moving image memory 10 in 40 ms (one full image). At the same time, the moving image memory 11 is read out depending on the operating mode, as will be described below. In the next frame cycle, the moving picture memory 11 is written and the moving picture memory 10 is read out. This change from writing or reading in and reading out of the two moving image memories 10 , 11 takes place with each change of full image. This guarantees the viewer a flicker-free display in real time. The second multiplexer 8 and a provided at the output of the moving picture memories 10 , 11 further multi plexer 12 take over the switching of the address, data and control lines between the read-in clock generator 3 , the read-out clock generator 4 and the moving picture memories 10 , 11 and the moving picture memories, respectively 10 , 11 and a digital-to-analog converter and encoder 13 at the output of the multiplexer 12 . In the first and second multiplexers 7 , 8 , control signals for the video image memories 9 , 10 , 11 are additionally generated. The function of these control signals is explained below with reference to FIGS. 4 and 5.

Der Digital-Analog-Wandler und -Kodierer 13 wandelt die ihm über eine Leitung 123 eingegebenen digitalen Bilddaten in Analogsignale und erzeugt mit Hilfe der Synchronsignale, die ihm vom Synchronge nerator 2 über eine Leitung 106 zugeführt werden, Ausgangssignale nach PAL-Norm (R, G, B, Y/C, FBAS), die über eine Leitung 124 einem Monitor mit CRT-Bildschirm 14 zur Darstellung eines Endo skopbildes eingespeist werden. The digital to analog converter and coder 13 converts it entered via a line 123 digital image data into analog signals and generated with the aid of the synchronous signals which are supplied to it by the Synchronge erator 2 via a line 106, output signals according to the PAL standard (R, G, B, Y / C, FBAS), which are fed via a line 124 to a monitor with a CRT screen 14 for displaying an endoscope image.

Soll zusätzlich zum Bewegtbild ein Standbild am Bildschirm 14 angezeigt werden, wird außer den Bewegtbildspeichern 10, 11 noch der Standbildspeicher 9 benötigt. Wird, wie bereits beschrieben, nur ein Bewegtbild auf dem Bildschirm 14 dargestellt, so wird der Stand bildspeicher 9 in diesem Modus parallel zu einem der Bewegtbild speicher 10, 11 betrieben, so daß im Standbildspeicher 9 immer das aktuelle Bild gespeichert ist.If a still image is to be displayed on the screen 14 in addition to the moving image, the still image memory 9 is required in addition to the moving image memories 10 , 11 . If, as already described, only a moving image is shown on the screen 14 , the still image memory 9 is operated in this mode parallel to one of the moving image memories 10 , 11 , so that the current image is always stored in the still image memory 9 .

Wird nun an der Bedieneinheit 16 auf die Darstellung eines Bewegt bildes zusammen mit dem Standbild (Bild im Bild) umgeschaltet, so wird der Standbildspeicher 9 mit dem darauffolgenden Vollbildwech sel ausgelesen und gelangt über einen Multiplexer 15, dessen Funk tion weiter unten im Zusammenhang mit der Schnittstellenschaltung 6 beschrieben wird, über eine Leitung 122 zum Multiplexer 12 unter der Voraussetzung, daß kein Zugriff von der Schnittstellenschaltung 6 auf den Multiplexer und somit auf die Bildinformation des Stand bildspeichers 9 erfolgt. Der Standbildspeicher 9 wird nur so lange ausgelesen, bis wieder an der Bedieneinheit 16 auf die Betriebsart "Bewegtbild" umgeschaltet wird. Die für die Plazierung der anzuzei genden Bilder auf dem Bildschirm 14 dienenden Takte und Adressen für die Multiplexer 7, 8 und 12 werden im Auslesetaktgenerator 4 erzeugt.Is now switched to the representation of a moving image together with the still image (image in the image) on the control unit 16, the still image memory 9 is read out with the subsequent full image change and passes through a multiplexer 15 , the function of which is further below in connection with the Interface circuit 6 is described, via a line 122 to the multiplexer 12 provided that there is no access from the interface circuit 6 to the multiplexer and thus to the image information of the still image memory 9 . The still image memory 9 is only read out until the operating unit 16 switches back to the "moving image" mode. The clocks and addresses for the multiplexers 7 , 8 and 12 used for the placement of the images to be displayed on the screen 14 are generated in the read-out clock generator 4 .

Unabhängig von der an der Bedieneinheit 16 gewählten Betriebsart kann der Inhalt des Standbildspeichers 9 über den Multiplexer 15 und die Schnittstellenschaltung 6 einem externen Speichermedium 5 zu geführt und dort gespeichert werden. Das externe Speichermedium kann z. B. ein an das elektronische Videoendoskop angeschlossener PC sein. Die Schnittstellenschaltung 6 wird hierbei vom externen Speichermedium 5 gesteuert und erzeugt die für den Auslesevorgang des Standbildspeichers benötigten Signale, die von der Schnittstellen schaltung 6 über eine Leitung 117 dem Multiplexer 15 zugeführt werden (siehe auch die weiter unten stehende Beschreibung der Fig. 6). Sobald die Schnittstellenschaltung 6 den Auslesevorgang des Standbildspeichers einleitet, werden die Steuer- und Adreßleitungen des Standbildspeichers 9 durch den Multiplexer 7 und die Daten leitungen des Standbildspeichers 9 über den Multiplexer 15 beim nächsten Vollbildwechsel mit der Schnittstellenschaltung 6 verbunden.Regardless of the operating mode selected on the operating unit 16 , the content of the still image memory 9 can be fed to an external storage medium 5 via the multiplexer 15 and the interface circuit 6 and stored there. The external storage medium can e.g. B. a PC connected to the electronic video endoscope. The interface circuit 6 is in this case controlled by the external memory medium 5, and generates required for the reading process of the still image memory signals, the circuit of the interface 6 to the multiplexer are supplied to 15 via a line 117 (see also the related below description of FIG. 6). As soon as the interface circuit 6 initiates the reading process of the still image memory, the control and address lines of the still image memory 9 are connected by the multiplexer 7 and the data lines of the still image memory 9 via the multiplexer 15 at the next frame change to the interface circuit 6 .

Fig. 2 zeigt die Pixelanordnung des CCD-Bildsensors 1. Der CCD- Bildsensor 1 umfaßt 190 horizontale Zeilen und pro Zeile 190 Pixel. Es handelt sich hierbei um einen "Full-Frame"-CCD-Bildsensor, da bei diesem Bildsensortyp außer dem seriellen Schieberegister 1a keine zusätzliche, nicht belichtbare Speicherfläche vorhanden ist und sich somit die äußeren Abmessungen auf ein Minimum reduzieren. Da durch ist dieser CCD-Bildsensortyp für den Einsatz bei Videoendo skopen, bei denen es auf besonders kleine Abmessungen des CCD- Bildsensors ankommt, besonders geeignet. Fig. 2 shows the pixel array of the CCD image sensor 1. The CCD image sensor 1 comprises 190 horizontal lines and 190 pixels per line. This is a "full-frame" CCD image sensor, since in this type of image sensor there is no additional, non-exposable memory area other than the serial shift register 1 a and the external dimensions are thus reduced to a minimum. As a result, this type of CCD image sensor is particularly suitable for use with videoendoscopes, in which particularly small dimensions of the CCD image sensor are important.

Zum Auslesen der vom CCD-Bildsensor 1 erfaßten Bildinformation wird durch einen Zeilenimpuls vom Einlesetaktgenerator 3 zunächst die erste Zeile in das serielle Schieberegister 1a geladen. Dieses wird taktgesteuert Pixel für Pixel abgelesen (Pfeil 110). Danach wird durch einen weiteren Zeilenimpuls die nächste Zeile des CCD-Bild sensors 1 ins serielle Schieberegister 1a geladen und auf die gleiche Weise seriell ausgelesen. Dieser Vorgang wiederholt sich, bis alle 190 Zeilen des CCD-Bildsensors komplett ausgelesen sind.To read out the image information acquired by the CCD image sensor 1 , the first line is first loaded into the serial shift register 1 a by a line pulse from the read-in clock generator 3 . This is read pixel-by-pixel in a clock-controlled manner (arrow 110 ). Then the next line of the CCD image sensor 1 is loaded into the serial shift register 1 a by a further line pulse and is read out serially in the same way. This process is repeated until all 190 lines of the CCD image sensor have been completely read out.

In Fig. 3 ist das Speicherschema, d. h. die Belegung der Videobild speicher 9, 10, 11 durch einen Farbauszug, dargestellt. In Zeile 0 jedes Videobildspeichers 9, 10, 11 ist keine Bildinformation gespei chert. Dies stellt keine Verschwendung von Speicherplatz dar, da jeder Videobildspeicher eine durch die Adreßbreite (8 Bit) gegebene Kapazität von 256 Zeilen hat, der CCD-Bildsensor jedoch nur 190 Zeilen aufweist.In Fig. 3, the storage scheme, that is, the occupancy of the video image memory 9 , 10 , 11 by a color separation, is shown. No image information is stored in line 0 of each video image memory 9 , 10 , 11 . This is not a waste of storage space since each video frame buffer has a capacity of 256 lines given by the address width (8 bits), but the CCD image sensor has only 190 lines.

Wie nachstehend durch die Beschreibung der Fig. 4 und 5 deut lich wird, vereinfacht sich der Adressier- und Ansteueraufwand der Videobildspeicher 10, 11, 12 erheblich, sofern das nachfolgend beschriebene Adressier- und Speicherschema angewendet wird.As is clear from the description of FIGS. 4 and 5 below, the addressing and control effort of the video image memories 10 , 11 , 12 is considerably simplified if the addressing and storage scheme described below is applied.

Beim Speichern und Lesen der Videobildspeicher wird zuerst das erste auszulesende Byte im jeweiligen dem Videobildspeicher 9, 10, 11 zugeordneten Seriellregister 9a, 10a, 11a adressiert. Dann wird ab dieser Postition durch das Anlegen eines Serielltaktes dieses Seriell register ausgelesen oder beschrieben, wobei sich der Zeiger 9b, 10b, 11b auf das auszulesende Byte um EINS erhöht. Beim Erreichen des letzten Bytes im Seriellregister 9a, 10a, 11a wird mit dem nächsten Schiebetakt automatisch das erste Byte des Seriellregisters adressiert. Um in das Seriellregister eine Zeile einzuschreiben oder von diesem eine Zeile auszulesen, wird die Zeile adressiert und dann der Inhalt des Seriellregisters in diese Zeile geschrieben oder von dieser Zeile der Inhalt in das Seriellregister eingeschrieben. Speichert man die Daten nach folgender Regel: Zeilenadresse des Videobildspeichers 9, 10, 11 = Startadresse des Zeigers vom Seriellregister 9a, 10a, 11a, so vereinfacht sich der Adressier- und Ansteueraufwand erheblich, wie nachstehend beschrieben wird.When storing and reading of the video frame memory to be read out the first byte in the respective video image memory 9, 10, 11 associated Seriellregister 9 11 a is first a, 10 a, addressed. Then this serial register is read or written from this position by creating a serial clock, the pointer 9 b, 10 b, 11 b increasing by one by one to the byte to be read out. When the last byte in the serial register 9 a, 10 a, 11 a is reached, the first byte of the serial register is automatically addressed with the next shift cycle. In order to write a line into the serial register or to read a line from it, the line is addressed and then the content of the serial register is written into this line or the content of this line is written into the serial register. If you save the data according to the following rule: row address of the video image memory 9 , 10 , 11 = start address of the pointer from the serial register 9 a, 10 a, 11 a, the addressing and control effort is considerably simplified, as will be described below.

Zum besseren Verständnis der erreichten vorteilhaften Einsparung an Adressier- bzw. Ansteueraufwand wird nun anhand der Fig. 4 der Stand der Technik dargestellt. Wie bereits erwähnt, werden in den Multiplexern 7, 8 (Fig. 1) Steuersignale zum Beschreiben bzw. Aus lesen der Videobildspeicher 9, 10, 11 erzeugt. Die digitalisierten Pixel des CCD-Bildsensors werden in den Videobildspeichern 9, 10, 11 so abgelegt, daß das Bild in den Videobildspeichern örtlich dem des CCD-Bildsensors entspricht, d. h. das erste Pixel der entsprechenden Zeile des CCD-Bildsensors entspricht dem ersten Byte der entspre chenden Speicherzeile, das zweite Pixel entspricht dem zweiten Byte der jeweiligen Zeile, usw . . Beim bekannten Stand der Technik wird demnach eine zeilen- und pixelrichtige Speicherung der Darstellung durchgeführt, indem dazu die in Fig. 4 gezeigte Speicheransteuerung verwendet wird. Die zu adressierende Zeilenadresse steht am Multi plexer 7a, 8a an. Dieser wird von einem RAS/CAS-Umschaltsignal gesteuert. RAS bedeutet ein Zeilenadressenabfragesignal und CAS ein Spaltenadressenabfragesignal.For a better understanding of the advantageous saving in addressing and control effort achieved, the prior art is now shown with reference to FIG. 4. As already mentioned, control signals for writing to and reading from the video image memories 9 , 10 , 11 are generated in the multiplexers 7 , 8 ( FIG. 1). The digitized pixels of the CCD image sensor are stored in the video image memories 9 , 10 , 11 so that the image in the video image memories corresponds locally to that of the CCD image sensor, ie the first pixel of the corresponding line of the CCD image sensor corresponds to the first byte of the corresponding memory line, the second pixel corresponds to the second byte of the respective line, etc. . In the known prior art, the display is stored in the correct line and pixel by using the memory control shown in FIG. 4. The line address to be addressed is pending at the multiplexer 7 a, 8 a. This is controlled by a RAS / CAS switchover signal. RAS means a row address request signal and CAS means a column address request signal.

Zunächst wird die Zeilenadresse Z an den Videospeicher 9, 10, 11 durchgeschaltet. Geht nun die Steuerleitung RAS am Videobildspei cher 9, 10, 11 auf LOW, so wird die zu adressierende Zeile in das serielle Schieberegister 9a, 10a, 11a (Fig. 3) des Videobildspeichers übernommen. Als nächster Schritt muß der Zeiger 9b, 10b, 11b des seriellen Schieberegisters auf das erste auszugebende Byte adressiert werden. Hierzu ändert das RAS/CAS-Umschaltsignal seinen Zustand, was den Multiplexer dazu veranlaßt, die Adressenleitungen des Vi deobildspeichers auf LOW zu schalten. Danach wird durch eine Generatorschaltung 7b, 8b das CAS-Signal des Videospeichers in LOW-Zustand erzeugt. Der Zeiger des dem Videobildspeicher 9, 10, 11 jeweils zugeordneten Seriellregisters 9a, 10a, 11a ist nun auf das erste Byte der durch die Zeilenadresse bestimmten Zeile positioniert. Die gewählte Zeile kann jetzt durch Anlegen des Auslesetakts ausge lesen werden.First, the row address Z is switched through to the video memory 9 , 10 , 11 . If the control line RAS on the video image memory 9 , 10 , 11 goes to LOW, the line to be addressed is transferred to the serial shift register 9 a, 10 a, 11 a ( FIG. 3) of the video image memory. As the next step, the pointer 9 b, 10 b, 11 b of the serial shift register must be addressed to the first byte to be output. For this purpose, the RAS / CAS changeover signal changes its state, which causes the multiplexer to switch the address lines of the video image memory to LOW. The CAS signal of the video memory in the LOW state is then generated by a generator circuit 7 b, 8 b. The pointer of the video image memory 9, 10, 11 respectively associated Seriellregisters 9 a, 10 a, 11 a is now positioned on the first byte of the row address determined by row. The selected line can now be read out by creating the read cycle.

Bei der Erfindung wird keine zeilen- und pixelrichtige Abspeicherung der vom CCD-Bildsensor 1 erzeugten Bildinformation in dem Video bildspeicher 9, 10, 11 verwendet, und damit werden Schaltungsauf wand und Steuerleitungen eingespart, da die Ansteuerung des Video bildspeichers erheblich vereinfacht wird (siehe Fig. 5). An den Adreß leitungen A des Videobildspeichers 9, 10, 11 liegt die Adresse der auszulesenden Zeile an. Der Transferimpuls T gelangt direkt an den RAS-Eingang des Videobildspeichers. Die adressierte Zeile wird in das dem jeweiligen Videobildspeicher 9, 10, 11 zugeordnete Seriell register 9a, 10a, 11a (Fig. 3) geladen. Über die Zeitverzögerung 7c, 8c wird der CAS-Eingang des Videobildspeichers aktiviert und der Zeiger 9b, 10b, 11b des dem Videobildspeicher zugeordneten Seriell registers 9a, 10a, 11a auf das erste auszugebende Byte eingestellt. Hierbei gilt immer: Zeilenadresse des Videobildspeichers 9, 10, 11 = Startadresse des Zeigers des zugeordneten Seriellregisters 9a, 10a, 11a.In the invention, line and pixel correct storage of the image information generated by the CCD image sensor 1 in the video image memory 9 , 10 , 11 is not used, and thus circuit costs and control lines are saved since the control of the video image memory is considerably simplified (see Fig . 5). At the address lines A of the video image memory 9 , 10 , 11 is the address of the line to be read. The transfer pulse T arrives directly at the RAS input of the video image memory. The addressed line is loaded into the serial register 9 a, 10 a, 11 a assigned to the respective video image memory 9 , 10 , 11 ( FIG. 3). The CAS input of the video image memory is activated via the time delay 7 c, 8 c and the pointer 9 b, 10 b, 11 b of the serial register 9 a, 10 a, 11 a assigned to the video image memory is set to the first byte to be output. The following always applies: Line address of the video image memory 9 , 10 , 11 = start address of the pointer of the assigned serial register 9 a, 10 a, 11 a.

Das in Fig. 3 dargestellte Speicherschema ist die Folge dieser An steuerung und Adressierung des Videobildspeichers 9, 10, 11. Wie aus einem Vergleich der Fig. 4 und 5 ohne weiteres ersichtlich ist, entfallen bei der erfindungsgemäßen Lösung der Multiplexer 7a, 8a und das RAS/CAS-Umschaltsignal.The storage scheme shown in Fig. 3 is the result of this control and addressing of the video image memory 9 , 10 , 11th As is readily apparent from a comparison of FIGS. 4 and 5, the multiplexers 7 a, 8 a and the RAS / CAS switchover signal are omitted in the solution according to the invention.

Die nachstehende Beschreibung der Fig. 6 macht deutlich, daß sich aufgrund der einfachen Adressierung auch von einem am Videoendo skop über die Schnittstellenschaltung 6 angeschlossenen externen Speichermedium 5 der Standbildspeicher einfach, schnell und impuls gesteuert auslesen läßt.The following description of FIG. 6 makes it clear that, due to the simple addressing, the still image memory can also be read out simply, quickly and in a pulse-controlled manner from an external storage medium 5 connected to the videoendoscope via the interface circuit 6 .

Fig. 6 stellt als Blockschaltbild die Schnittstellenschaltung 6 zum externen Speichermedium 5 dar. Die Schnittstelle zum externen Speichermedium ist links dargestellt und mit den Bezugszeichen 5a, 5b, 5c . . . 5g bezeichnet, während die Steuerleitung 105 (Fig. 1) vom Synchrongenerator 2 mit 2a bezeichnet ist. Rechts in Fig. 6 ist die Schnittstelle jeweils zum Multiplexer 7 durch die Leitungen 7b, 7c, 7d, die der Leitung 112 entsprechen, zum Videobildspeicher 9 durch die Leitungen 9a, 9b, 9c, die der Leitung 118 entsprechen, und schließlich zum Multiplexer 15 durch die Signalleitung 15a, die der Leitung 117 entspricht, dargestellt. Fig. 6 shows a block diagram of the interface circuit 6 to the external storage medium 5. The interface to the external storage medium is shown on the left and with the reference numerals 5 a, 5 b, 5 c. . . 5 g referred to, while the control line 105 ( Fig. 1) from the synchronous generator 2 is designated 2 a. Right in Fig. 6 is the interface respectively to the multiplexer 7 through the lines 7 b, c 7, 7 d, which correspond to the line 112, to the video image memory 9 through the conduits 9 a, 9 b, 9 c, corresponding to the line 118 , and finally to the multiplexer 15 through the signal line 15 a, which corresponds to line 117 , shown.

Die Funktion der Schaltungskomponenten der in Fig. 6 dargestellten Schnittstellenschaltung 6 ist wie folgt: Am Eingang eines D-Flip- Flops 6h steht die Umschaltanforderung des externen Speichermedi ums 5 auf der Leitung 5a an. Das D-Flip-Flop 6h wird über die Leitung 2a mit dem Vollbildumschaltimpuls des Synchrongenerators 2 getaktet. Dies hat zur Folge, daß der Auslesevorgang des Stand bildspeichers 9 erst gestartet wird, sobald der aktuelle Einlesevor gang desselben beendet ist. Am Ausgang des D-Flip-Flops 6h liegt das durch den Vollbildumschaltimpuls getaktete Umschaltsignal auf der Leitung 15a für den Multiplexer 15 des Standbildspeichers 9. Das externe Speichermedium 5 erkennt über das Umschaltsignal auf der Leitung 5b, das dem Umschaltsignal auf der Leitung 15a entspricht, daß der Standbildspeicher bereit ist und leitet das Auslesen desselben ein. . The function of the circuit components of the interface circuit 6 shown in Figure 6 is as follows: At the input of a D flip-flop 6 h, the switching request of the external storage medium 5 is killed on the line 5 to a. The D flip-flop 6 h is clocked via line 2 a with the frame switching pulse of the synchronous generator 2 . This has the consequence that the reading process of the still image memory 9 is only started as soon as the current reading process of the same has ended. At the output of the D flip-flop 6 h, the switching signal clocked by the frame switching pulse is on line 15 a for the multiplexer 15 of the still picture memory 9 . The external storage medium 5 detects via the switching signal on the line 5 b, corresponding to the switching signal on the line 15 a, that of the still picture memory is ready and forwards the read-out of the same a.

Ein Zeilenzähler 6a wird als erstes durch ein Reset-Signal auf der Leitung 5g zurückgesetzt. Nach dem Rücksetzen (Zählerstand = 0) wird der Zähler 6a durch einen Zeilenimpuls auf der Leitung 5f um EINS erhöht (Zählerstand = 1). Während der Zählimpuls aktiv ist, wird die aktuelle Zeilenadresse auf der Leitung 7d mit Hilfe einer Pufferschaltung 6b zum Multiplexer 7 durchgeschaltet, und über ein Verzögerungsglied 6c wird die Laufzeit des Zählers 6a und des Puffers 6b ausgeglichen, bevor der verzögerte Zählimpuls auf der Leitung 7c die Adressierung des ersten auszugebenden Bytes einleitet (vgl. die Beschreibung der Fig. 5). Nun stehen an den Eingängen von Pufferschaltungen 6e, 6f, 6g die ersten drei zum externen Spei chermedium 5 zu übertragenden Bytes der drei Primärfarben aus dem Standbildspeicher 9 an. Die Auswahl, welche der drei den Primär farben entsprechenden Signale 9a, 9b, 9c an das externe Speicherme dium 5 durchgeschaltet wird, wird durch Signale auf den Steuer eingängen 5e, 5d eines Dekoders 6d bestimmt. Zur Übertragung des ersten Bytes sind die Steuereingänge 5d, 5e des Dekoders 6d auf LOW-Potential. Der Serielltaktausgang auf der Leitung 7b des Deko ders 6d ist ebenfalls LOW. Das erste Byte 9a der drei Primärfarben wird nun durch den aktivierten Puffer 6e an die Dateneingänge des externen Speichermediums 5 durchgeschaltet und kann dort einge schrieben werden. Ist dies erfolgt, so geht die erste Steuerleitung 5e auf HIGH-Potential, was zur Folge hat, daß der Serielltaktausgang 7b des Dekoders 6d auf HIGH-Potential geht und der zweite Puffer 6f aktiviert wird. Der Polaritätswechsel des Serielltaktausgangs 7b des Dekoders 6d von LOW auf HIGH hat keinen Einfluß auf das Seriell register 9a des Standbildspeichers 9, da das nächste Byte erst mit der fallenden Flanke des Serielltaktes 7b adressiert wird. Somit kann das Byte 9b der zweiten Primärfarbe zum externen Speichermedium 5 übertragen werden.A line counter 6 a is first reset by a reset signal on line 5g. After resetting (counter reading = 0), counter 6 a is increased by ONE by a line pulse on line 5 f (counter reading = 1). While the count is active, the current row address is on the line 7 d with the aid of a buffer circuit 6 b to the multiplexer 7 connected through, and c via a delay element 6, the run time of the counter 6 a and the buffer 6 b balanced before the delayed count 7 on the line c the addressing of the bytes to be output first initiates (see. the description of Fig. 5). Now at the inputs of buffer circuits 6 e, 6 f, 6 g the first three bytes of the three primary colors to be transmitted to the external storage medium 5 from the still image memory 9 are due. The selection of which of the three signals 9 a, 9 b, 9 c corresponding to the primary colors is switched through to the external storage medium 5 is determined by signals on the control inputs 5 e, 5 d of a decoder 6 d. To transmit the first byte, the control inputs 5 d, 5 e of the decoder 6 d are at LOW potential. The serial clock output on line 7 b of the decoder 6 d is also LOW. The first byte 9 a of the three primary colors is now connected through the activated buffer 6 e to the data inputs of the external storage medium 5 and can be written there. If this has taken place, the first control line 5 e goes to HIGH potential, which has the consequence that the serial clock output 7 b of the decoder 6 d goes to HIGH potential and the second buffer 6 f is activated. The change in polarity of the serial clock output 7 b of the decoder 6 d from LOW to HIGH has no influence on the serial register 9 a of the still image memory 9 , since the next byte is only addressed with the falling edge of the serial clock 7 b. The byte 9 b of the second primary color can thus be transmitted to the external storage medium 5 .

Um das Byte 9c der dritten Primärfarbe einzulesen, wird die zweite Steuerleitung 5d am Eingang des Dekoders 6d auf HIGH-Potential gesetzt. Dies hat zur Folge, daß der Puffer 6g für die dritte Primär farbe aktiviert wird und das Byte 9c der dritten Primärfarbe zum externen Speichermedium 5 durchgeschaltet werden kann. Der Se rielltaktausgang 7b des Dekoders 6d bleibt hierbei auf HIGH. Nun ist das erste Pixel der ersten Zeile des Standbildspeichers 9 zum exter nen Speichermedium 5 übertragen und dort eingeschrieben worden. Um das nächste Pixel zu adressieren, werden die Steuereingänge 5d, 5e am Dekoder 6d beide auf LOW-Potential gelegt, was zur Folge hat, daß der Serielltaktausgang 7b auf LOW geht und somit das nächste Pixel im Standbildspeicher 9 aktiviert wird. Außerdem wird hierdurch wieder der Puffer 6e für das Byte 9a der ersten Primärfar be aktiviert, so daß letztere des zweiten Pixels sofort am Eingang des externen Speichermediums 5 an steht und in dieses eingespeichert werden kann.In order to read the byte 9 c of the third primary color, the second control line 5 d is set to HIGH potential at the input of the decoder 6 d. The consequence of this can be that the buffer 6g color for the third primary is activated and the Byte 9 c of the third primary color to the external storage medium 5 turned on. The serial clock output 7 b of the decoder 6 d remains high. Now the first pixel of the first line of the still image memory 9 has been transferred to the external storage medium 5 and written there. In order to address the next pixel, the control inputs 5 d, 5 e on the decoder 6 d are both set to LOW potential, with the result that the serial clock output 7 b goes LOW and the next pixel in the still image memory 9 is thus activated. In addition, this again activates the buffer 6 e for the byte 9 a of the first primary color, so that the latter of the second pixel is immediately present at the input of the external storage medium 5 and can be stored therein.

Ist nun die dritte Primärfarbe des letzten einzulesenden Pixels einer Zeile eingelesen, so gehen die beiden die Steuerleitungen 5d, 5e auf LOW-Potential. Der Zeilenzähler 6a erhält einen Zählimpuls über die Leitung 5f und wird dadurch erhöht, und die nächste Zeile wird adressiert.If the third primary color of the last pixel to be read in a line is now read in, the two control lines 5 d, 5 e go to LOW potential. The line counter 6 a receives a counting pulse via line 5 f and is thereby increased, and the next line is addressed.

Ist das letzte Pixel der letzten einzulesenden Zeile zum externen Speichermedium 5 übertragen, so geht die Umschaltanforderung auf der Leitung 5a des externen Speichermediums auf LOW. Beim näch sten Vollbildumschaltimpuls auf der Leitung 2a geht der Ausgang des D-Flip-Flops 6h auf LOW-Potential, und der Standbildspeicher 9 wird wieder vom Einlesetaktgenerator 3 bzw. vom Auslesetaktgenera tor 4 über den Multiplexer 7 angesteuert.If the last pixel of the last line to be read is transferred to the external storage medium 5 , the changeover request on line 5 a of the external storage medium goes to LOW. At the next full frame switching pulse on line 2 a, the output of the D flip-flop 6 h goes to LOW potential, and the still image memory 9 is again driven by the read-in clock generator 3 or the read-out clock generator 4 via the multiplexer 7 .

Nun wird anhand der Fig. 7 bis 10 die betriebsartabhängige Anzeigedarstellung auf dem Bildschirm 14 des durch die in Fig. 1 dargestellte Anordnung erzeugten Videoendoskopbildes beschrieben.The operating mode-dependent display on the screen 14 of the video endoscope image generated by the arrangement shown in FIG. 1 will now be described with reference to FIGS. 7 to 10.

Der beispielsweise verwendete CCD-Bildsensor 1 hat, wie bereits erwähnt, eine Kapazität von 190 Zeilen (Vertikalrichtung). Das der CCIR-Fernsehnorm gerechte Videobild umfaßt 625 Zeilen, die in nerhalb von 40 msec übertragen werden. Beim Zeilensprung- oder Zwischenzeilenverfahren werden die 625 Zeilen des Vollbildes aufge teilt in zwei Halbbilder zu 312,5 Zeilen, die ineinander verschachtelt sind und die zeitlich nacheinander während jeweils 20 msec über tragen werden. Durch die technisch bedingten Austastlücken und die Bildschirmüberschreibung sind jedoch nur ca. 288 Zeilen pro Halb bild sichtbar. Durch besondere Maßnahmen wird erreicht, daß die Zeilen des ersten Halbbildes in den Zwischenräumen des zweiten Halbbildes liegen. Bei der einfachsten Betriebsart wird nicht zwi schen dem ersten und zweiten Halbbild unterschieden, sondern bei jedem Halbbild werden alle 190 Zeilen dargestellt. Anders ausge drückt wird pro Vollbild die ganze CCD-Bildinformation zweimal geschrieben. Von den sichtbaren 288 Zeilen werden somit bei jedem Halbbild nur 190 Zeilen ausgenutzt. Es bleibt also bei mittiger Bild lage unten und oben jeweils ein schwarzer Rand von 49 Zeilen.As already mentioned, the CCD image sensor 1 used, for example, has a capacity of 190 lines (vertical direction). The video image which complies with the CCIR television standard comprises 625 lines which are transmitted within 40 msec. In the interlaced or interlaced method, the 625 lines of the full image are divided into two fields of 312.5 lines, which are interleaved and are transmitted one after the other for 20 msec each. Due to the technical blanking gaps and the screen overwriting, only approx. 288 lines per field are visible. Special measures ensure that the lines of the first field lie in the spaces between the second field. In the simplest operating mode, no distinction is made between the first and second fields, but every 190 lines are displayed for each field. In other words, the entire CCD image information is written twice for each full image. Of the 288 lines visible, only 190 lines are used for each field. So with the picture in the middle there is a black border of 49 lines at the top and bottom.

Der Vergrößerungsfaktor für die ideale Ausnutzung der Bildschirm fläche ergibt sich nach der Formel:
288 (sichtbare Zeilenzahl des Halbbildes)/190 CCD-Zeilen zahl = 1,52
bzw.
575 (sichtbare Zeilenzahl des Vollbildes)/190 = 3,03.The enlargement factor for the ideal use of the screen area results from the formula:
288 (visible number of lines of the field) / 190 number of CCD lines = 1.52
respectively.
575 (visible number of lines of the full image) / 190 = 3.03.

Aufgrund der separat adressierbaren Zeilen des als Speicher mit wahlfreiem Zugriff vorgesehenen Videobildspeichers 9, 10, 11 wird erfindungsgemäß abhängig von dem an der Bedieneinheit 16 gewähl ten Anzeigemodus die sequentielle Zeilenadressierung und die Aus lesegeschwindigkeit des Videobildspeichers innerhalb einer Zeile so gesteuert, daß je nach gewähltem Anzeigemodus ein Bild der ent sprechenden Größe auf dem Bildschirm 14 dargestellt wird (Fig. 10a, 10b, 10c). Das bedeutet, daß die Reihenfolge der dargestellten Zeilen nicht streng linear ist, sondern eine bestimmte Abfolge hat. Anhand der nachfolgenden Tabellen soll dies erläutert werden. Due to the separately addressable lines of the video image memory 9 , 10 , 11 provided as a memory with random access, the sequential line addressing and the readout speed of the video image memory within one line are controlled depending on the display mode selected on the operating unit 16 such that, depending on the selected display mode an image of the corresponding size is shown on the screen 14 ( Fig. 10a, 10b, 10c). This means that the order of the lines shown is not strictly linear, but has a certain sequence. This will be explained using the following tables.

Die folgende Zeilenanordnung ermöglicht eine Bildschirmdarstellung 1 : 1 (Normalmodus):The following line arrangement enables a screen display 1: 1 (normal mode):

Tabelle 1 Table 1

Beispiel: CCD mit 3 × 3 Pixel, Darstellung 1 : 1 Example: CCD with 3 × 3 pixels, representation 1: 1

Folgende Zeilenanordnung ermöglicht eine vergrößerte Bildschirmdar stellung um den Faktor 2:The following line arrangement enables an enlarged screen display position by a factor of 2:

Tabelle 2 Table 2

Folgende Zeilenverschachtelung bewirkt eine vertikale Vergrößerung um den Faktor 3:The following line nesting causes a vertical enlargement by a factor of 3:

Tabelle 3 Table 3

Wie man aus der obigen Tabelle 3 entnehmen kann, haben die beiden Halbbilder unterschiedliche Zeilenfolgen. Um dies zu erreichen, beinhaltet die in Fig. 1 dargestellte Vorrichtung im Auslesetaktgene rator 4 eine weiter unten anhand der Fig. 7 bis 9 beschriebene Ablaufsteuerung, die zwischen dem ersten und zweiten Halbbild unterscheidet und die Zeilen entsprechend einmal bzw. zweimal ausliest. Durch die verschachtelte Anordnung der drei jeweils glei chen Zeilen erhält man ein flimmerfreies Bild.As can be seen from Table 3 above, the two fields have different line sequences. In order to achieve this, the device shown in FIG. 1 in the read-out clock generator 4 contains a sequence control described further below with reference to FIGS . 7 to 9, which differentiates between the first and second field and reads the lines once or twice accordingly. The nested arrangement of the three identical lines gives a flicker-free image.

Um das Bild auch in horizontaler Richtung zu vergrößern, muß die Auslesefrequenz der Pixel mit Hilfe einer Frequenzteilerschaltung um den Faktor 3 herabgesetzt werden. Daraus ergibt sich folgende geo metrische Anordnung der Pixel für ein Vollbild auf dem Anzeigebild schirm 14:In order to enlarge the image in the horizontal direction, the readout frequency of the pixels must be reduced by a factor of 3 using a frequency divider circuit. This results in the following geometrical arrangement of the pixels for a full image on the display screen 14 :

Beispiel: CCD mit 3 × 3 Pixel, Vergrößerung Faktor 2 Example: CCD with 3 × 3 pixels, magnification factor 2

Die Fig. 10a zeigt eine dreifache Vergrößerung des Originalbildes a (Fig. 10b) auf einem 21′′-Monitor, während das Bild b auf der Fig. 10b die zweifache Vergrößerung des Originalbildes auf einem gleichen Monitor darstellt. In entsprechender Weise kann auch z. B. eine dreifache Bildvergrößerung auf einem kleineren 14′′-Monitor erzeugt werden (Fig. 10c). Fig. 10a shows a three-fold enlargement of the original image a ( Fig. 10b) on a 21 '' monitor, while the image b on Fig. 10b shows twice the enlargement of the original image on a same monitor. In a corresponding manner, z. B. a triple image magnification on a smaller 14 '' - monitor are generated ( Fig. 10c).

Fig. 7 zeigt ein Blockschaltbild des Auslesetaktgenerators 4, welcher in die Schaltungsblöcke Horizontaltakterzeugung 40 und Vertikaltakt erzeugung 41 unterteilt ist. Als Eingangssignale benötigt der Aus lesetaktgenerator 4 den Horizontalsynchronimpuls 42, den Vertikal synchronimpuls 43, die Pixelfrequenz 44, das Halbbildsignal 45 sowie Steuersignale 46 und 47 für die Betriebsart, die von der Be dieneinheit 16 über die Leitung 116 zugeführt werden. Die Signale 42 bis 45 werden vom Synchrongenerator 2 über die Leitung 105 zu geführt. Fig. 7 shows a block diagram of the read clock generator 4 , which is divided into the circuit blocks horizontal clock generation 40 and vertical clock generation 41 . From the input clock generator 4, the horizontal synchronizing pulse 42 , the vertical synchronizing pulse 43 , the pixel frequency 44 , the field signal 45 and control signals 46 and 47 for the operating mode, which are supplied by the operating unit 16 via the line 116, are required as input signals. The signals 42 to 45 are routed from the synchronous generator 2 via the line 105 .

Zunächst wird die Horizontaltakterzeugung anhand der Fig. 8 er läutert. Der Horizontaltaktgenerator 40 erzeugt den betriebsartab hängigen Auslesetakt 406 zum Auslesen einer Zeile des zeilenselek tiven Videobildspeichers 9, 10, 11. Die Pixelfrequenz f_p gelangt an einen ersten Eingang eines ersten Multiplexers 403. Durch einen Frequenzteiler 402 wird die Pixelfrequenz f_p halbiert und gelangt so geteilt an einen zweiten Eingang des ersten Multiplexers 403. Ab hängig von der ersten Betriebsartsteuerspannung U2 wird die Pixel frequenz f_p oder die durch den Frequenzteiler 402 halbierte Pixel frequenz an den ersten Eingang eines zweiten Multiplexers 404 geschaltet.First, the horizontal clock generation is explained with reference to FIG. 8. The horizontal clock generator 40 generates the operating mode-dependent read clock 406 for reading a line of the line-selective video image memory 9 , 10 , 11 . The pixel frequency f _p arrives at a first input of a first multiplexer 403 . The pixel frequency f _{p is} halved by a frequency divider 402 and thus reaches a second input of the first multiplexer 403 . Depending on the first operating mode control voltage U2, the pixel frequency f _p or the pixel frequency halved by the frequency divider 402 is switched to the first input of a second multiplexer 404 .

Mit Hilfe eines zweiten Frequenzteilers 401 wird die Pixelfrequenz durch drei geteilt und gelangt so geteilt an einen zweiten Eingang des zweiten Multiplexers 404. Dieser zweite Multiplexer schaltet nun in Abhängigkeit von der zweiten Betriebsartsteuerspannung U3 entweder das Ausgangssignal des ersten Multiplexers 403 oder die durch drei geteilte Pixelfrequenz an seinen Ausgang durch. Am Ausgang des zweiten Multiplexers 404 wird somit eine der Betriebsart entspre chende Frequenz erzeugt. Eine Horizontalfreigabe 407 unterdrückt nach der Ausgabe des letzten auszulesenden Pixels der angewählten Zeile den Auslesetakt, indem sie einen dritten Multiplexer 405 sperrt, der somit den Auslesetakt 406 nach dem letzten Pixel unterdrückt. Die Horizontalfreigabe 407 wird am Anfang jeder auf dem Bild schirm auszugebenden Zeile mit dem Horizontalsynchronimpuls 42 zurückgesetzt.With the aid of a second frequency divider 401 , the pixel frequency is divided by three and thus reaches a second input of the second multiplexer 404 . Depending on the second operating mode control voltage U3, this second multiplexer either switches through the output signal of the first multiplexer 403 or the pixel frequency divided by three to its output. A frequency corresponding to the operating mode is thus generated at the output of the second multiplexer 404 . A horizontal enable 407 suppresses the readout clock after the output of the last pixel to be read out of the selected line by blocking a third multiplexer 405 , which thus suppresses the readout clock 406 after the last pixel. The horizontal release 407 is reset at the beginning of each line to be output on the screen with the horizontal synchronizing pulse 42 .

Anhand der Fig. 9 wird nun die Vertikaltakterzeugung 41 erläutert.Vertical clock generation 41 will now be explained with reference to FIG. 9.

a) Magnification by a factor of 2 (see Fig. 9)

Aufgrund des Zustands der Betriebsartsteuerspannungen U2, U3, die über die Leitungen 46, 47 empfangen werden, wird der Horizontal synchronimpuls 42 über einen ersten Multiplexer 412 und einen zweiten Multiplexer 413 an den Zähleingang eines Zählers 417 geleitet. Auf diese Weise erhöht sich der Zählerstand des Zählers 417 bei jeder neuen auf den Bildschirm auszugebenden Zeile. Der Zählerstand entspricht der aktuellen Zeilenadresse des zeilenselekti ven Videobildspeichers 9, 10, 11. Ist die letzte auszugebende Zeile erreicht, so wird der Zähler 417 mit dem nächsten Zählimpuls über die vertikale Freigabe 416 zurückgesetzt, so daß beim Rest des Bildes die Zeile 0 des Videobildspeichers 9, 10, 11 ausgelesen wird. Aus diesem Grund darf die Zeile 0 keine Bildinformation, sondern nur den Bildwert "schwarz" enthalten. Dies ist im Einlesetaktgenera tor 3 berücksichtigt. Mit dem nächsten Vertikalsynchronimpuls 43 wird der Zähler 417 durch die vertikale Freigabe 416 wieder freige geben, was eine erneute zeilenweise Speicheradressierung des Video bildspeichers zur Folge hat. Wie aus dem Blockschaltbild der Fig. 9 ersichtlich ist, wird der Zähler 417 im ersten und zweiten Halbbild direkt mit dem Horizontalsynchronimpuls getaktet. Somit ist eine vertikale Vergrößerung um den Faktor 2 erreicht. Due to the state of the operating mode control voltages U2, U3, which are received via the lines 46 , 47 , the horizontal synchronizing pulse 42 is passed via a first multiplexer 412 and a second multiplexer 413 to the counter input of a counter 417 . In this way, the counter reading of counter 417 increases with each new line to be output on the screen. The counter reading corresponds to the current line address of the line-selective video image memory 9 , 10 , 11 . When the last line to be output is reached, the counter 417 is reset with the next count pulse via the vertical release 416 , so that line 0 of the video image memory 9 , 10 , 11 is read out for the rest of the image. For this reason, line 0 must not contain any image information, but only the image value "black". This is taken into account in the read-in clock generator 3 . With the next vertical sync pulse 43 , the counter 417 is released again by the vertical release 416 , which results in a new line-by-line memory addressing of the video image memory. As can be seen from the block diagram in FIG. 9, the counter 417 is clocked directly with the horizontal synchronizing pulse in the first and second fields. Vertical enlargement by a factor of 2 is achieved.

b) representation on a scale of 1: 1 (see FIG. 9)

Der Horizontalsynchronimpuls 42 gelangt über eine Frequenzver dopplerschaltung 410 und eine halbbildabhängige Impulsunterdrük kungsschaltung 411 zum ersten Multiplexer 412. Die Betriebsart steuerspannung U2 veranlaßt den ersten Multiplexer 412 nun, den in seiner Frequenz verdoppelten Horizontalsynchronimpuls 42 durch zuschalten. Dies bewirkt, daß der Zähler 417 bei jedem Horizontal synchronimpuls 42 um zwei Zählwerte erhöht wird. Wie aus der obigen Beschreibung hervorgeht, müssen im ersten Halbbild die ungeradzahligen Zeilenadressen 1, 3, 5, 7 . . . und im zweiten Halb bild die geradzahligen Adressen 2, 4, 6 dargestellt werden. Um diese halbbildabhängige Verschiebung um eine Zeilenadresse zu erreichen, wird nach der Horizontalsynchronimpulsverdoppelung im zweiten Halbbild der erste Impuls unterdrückt, was eine halbbildabhängige Verschiebung um eine Zeile zur Folge hat.The horizontal sync pulse 42 passes through a frequency doppler circuit 410 and a field-dependent pulse suppression circuit 411 to the first multiplexer 412 . The operating mode control voltage U2 now causes the first multiplexer 412 to switch on the horizontal synchronizing pulse 42 , which is doubled in frequency. This causes counter 417 to be incremented by two counts at each horizontal sync pulse 42 . As can be seen from the above description, in the first field the odd row addresses 1, 3, 5, 7. . . and in the second half picture the even addresses 2, 4, 6 are shown. In order to achieve this field-dependent shift by one line address, the first pulse is suppressed after the horizontal synchronizing pulse doubling in the second field, which results in a field-dependent shift by one line.

c) Magnification of the display on the screen 14 by a factor of 3 (see FIG. 9)

Der Horizontalsynchronimpuls 42 wird in bezug auf seine Frequenz mit Hilfe einer Teilerschaltung 414 durch den Faktor 1,5 geteilt und gelangt so geteilt an den Eingang des zweiten Multiplexers 413, von wo er zum Zähler 417 weitergeleitet wird. Auch in dieser Betriebsart wird eine Impulsunterdrückung 415 benötigt, um eine Verschachte lung des ersten und zweiten Halbbildes zu erreichen. Zu diesem Zweck wird der erste Horizontalimpuls des zweiten Halbbildes unter drückt, was zu der oben beschriebenen und anhand der Tabelle 3 dargestellten Verschachtelung der Halbbilder führt. The horizontal synchronizing pulse 42 is divided with respect to its frequency with the aid of a divider circuit 414 by the factor 1.5 and thus reaches the input of the second multiplexer 413 , from where it is forwarded to the counter 417 . In this mode, too, pulse suppression 415 is required to achieve interleaving of the first and second fields. For this purpose, the first horizontal pulse of the second field is suppressed, which leads to the nesting of the fields described above and shown in Table 3.

Ein besonderer Vorteil des erfindungsgemäßen elektronischen Video endoskops besteht zum einen in der einfachen Adressierung des Videobildspeichers und in diesem Zusammenhang zum anderen auch in der Einfachheit der den Standbildspeicher auslesenden Schnitt stellenschaltung 6, um die im Standbildspeicher 9 enthaltene Bild information zum externen Speichermedium 5 zu übertragen. Ein weiterer Vorteil besteht darin, daß in Echtzeit am Bildschirm 14 abhängig vom Modussignal verschiedene Darstellungsarten mit einer einfachen und schnellen Hardwareschaltungsanordnung erzielbar sind, wie sie anhand der Fig. 10a, 10b, 10c dargestellt sind.A particular advantage of the electronic video endoscope according to the invention is firstly the simple addressing of the video image memory and in this connection secondly the simplicity of the interface circuit 6 reading out the still image memory in order to transmit the image information contained in the still image memory 9 to the external storage medium 5 . Another advantage is that, depending on the mode signal, different types of display can be achieved in real time on the screen 14 with a simple and fast hardware circuit arrangement, as shown with reference to FIGS. 10a, 10b, 10c.

Das Verfahren und die Vorrichtung wurden anhand eines CCD-Bild sensors mit 190 Pixeln pro Zeile und 190 Zeilen und anhand be stimmter Fernseh- und Videonormen beschrieben. Selbstverständlich können bei dem Verfahren und der Vorrichtung aber auch Bildsenso ren mit anderen Geometrien und schließlich auch beliebige andere Fernseh- und Videonormen Anwendung finden.The method and the device were based on a CCD image sensors with 190 pixels per line and 190 lines and based on be described television and video standards. Of course can also image sensors in the method and the device with other geometries and finally any other TV and video standards apply.

Claims

1. A method for recording and reproducing detected by a solid-state image sensor (1) images, wherein the acquired image information from the solid-state image sensor (1) line by line in a video image memory (9, 10, 11) with random access via a video image memory ( 9 , 10 , 11 ) associated serial register ( 9 a, 10 a, 11 a) is stored and can be displayed in a plurality of image lines on a screen ( 14 ), characterized by the following steps:

- Generation of clock and synchronous signals and digital video signals dependent on the video standard for reading in the video signals read out from the solid-state image sensor, and
- Generation of clock and sync signals dependent on the video standard and clock and address signals dependent on the display mode for mode-dependent reading of the video image memory ( 9 , 10 , 11 ), wherein
- The addressing of the solid-state image sensor ( 1 ), the serial register ( 9 a, 10 a, 11 a) and the video image memory ( 9 , 10 , 11 ) is such that the current line address of the video image memory ( 9 , 10 , 11 ) at each new line is set equal to the start address of the address pointer of the serial register ( 9 a, 10 a, 11 a), and

that the pointer start address for this serial register ( 9 a, 10 a, 11 a) is increased by ONE after reading out or storing a line.

2. The method according to claim 1, characterized by the use of a CCD solid-state image sensor ( 1 ) with 190 pixels per line and 190 lines and a video image memory ( 9 , 10 , 11 ) with 265 lines, line zero of the video image memory ( 9 , 10 , 11 ) no image information is stored.

3. The method according to claim 1 or 2, characterized in that as the screen ( 14 ) a CCIR television standard sufficient CRT screen with 625 lines is used.

4. The method according to any one of claims 1 to 3, characterized in that the following steps are provided for generating different display modes on the screen:

the generation of a first display mode in which the entire image information stored in the video image memory can be displayed on a scale of 1: 1,
- The generation of a second display mode, in which the image information stored in the video image memory can be displayed in a half period of the screen on a scale of 1: 2 so that lines 1 and 2 or 3 and 4, etc. each have the same content, and
- The generation of a third display mode in which the image information stored in the video image memory of the CCD image sensor can be displayed expanded in real time on a scale of 1: 3.

5. The method according to claim 4, characterized by a step for executing the third display mode on the basis of the following line interleaving of the CCD image information stored in the video image memory:

6. The method according to claim 4 or 5, characterized through a step to execute the third Display mode to add to vertical 1: 3 Stretch a horizontal 1: 3 stretch of the one on the picture image information to be displayed on the screen.

7. Use of the method according to one of the Claims 1 to 6 for image recording, storage and playback in a video endoscope.

8. An apparatus for performing the method according to one or more of claims 1 to 6, characterized in that with a Einlesetaktgenerator ( 3 ) from the video standard dependent clock and Synchronsi signals and digital video signals for reading in from the solid-state image sensor ( 1 ) read out Video signals in the serial register ( 9 a, 10 a, 11 a) of the video image memory ( 9 , 10 , 11 ) can be generated and that with a read-out clock generator ( 4 ) depending on the video standard-dependent clock and synchronous signals and depending on the display mode signal, the clock and address signals for mode-dependent reading of the Vi deobildspeichers (9, 10, 11) are so produced that the current row address of the video frame memory (9, 10, 11) for each new line is equal to the start address of the address pointer of image memory to the video (9, 10, 11) assigned serial registers ( 9 a, 10 a, 11 a) can be set and the pointer start address of this serial register ( 9 a, 10 a, 11 a) can be increased by ONE after reading or saving a line.

9. The device according to claim 8, characterized in that the solid-state image sensor ( 1 ) is a CCD image sensor with 190 pixels per line and 190 lines.

10. The device according to claim 8 or 9, characterized in that the solid-state image sensor ( 1 ) is a black and white CCD image sensor that generates color sequential video signals corresponding to the primary color signals (R, G, B).

11. The device according to claim 10, characterized in that the video image memory ( 9 , 10 , 11 ) is divided into three areas corresponding to the three primary colors (R, G, B) and that in each case an intensity extract of a primary color (R or G or B) can be stored.

12. The device according to one or more of claims 8 to 11, characterized in that two separate moving image memories ( 10 , 11 ) are provided.

13. The apparatus according to claim 12, characterized in that for the flicker-free display of a moving picture alternately a field every 20 msec depending on the display mode from one of the moving picture memories ( 10 , 11 ) can be read out and displayed on the screen ( 14 ).

14. The device according to one or more of claims 8 to 13, characterized in that a still image memory ( 9 ) is provided parallel to the two moving image memories ( 10 , 11 ).

15. The apparatus according to claim 13 or 14, characterized in that a moving image and a still image can be generated in parallel on the screen on the basis of the contents of the two moving image memories ( 10 , 11 ) and the still image memory ( 9 ).

16. The device according to one or more of claims 8 to 15, characterized in that a frequency divider circuit ( 401 ) is provided which in the 1: 3 display mode reduces the readout frequency of the pixels from the video image memory ( 9 , 10 , 11 ) by a factor of 3 .

17. The apparatus according to claim 16, characterized in that the read-out clock generator reads out the video image memory with the following line interleaving:

18. The device according to one or more of claims 8 to 17, characterized in that an external storage medium ( 5 ) for storing the image information stored in the video image memory ( 9 ) can be connected via an interface circuit ( 6 ) and that the interface circuit ( 6 ) is pulse-controlled Circuit which reads the image signals sequentially from the video image memory ( 9 , 10 , 11 ) depending on the mode signal and control signals, from the external storage medium ( 5 ), from the read-in clock generator ( 3 ) and from the read-out clock generator ( 4 ).

19. Use of a device according to one or more of claims 8 to 18 in an electronic video endoscope, which comprises:

- a CCD image sensor ( 1 )
Read-out and storage means ( 2 , 3 , 4 ) for serial, pixel-by-pixel read-out of the image information recorded by the CCD image sensor and for line-by-line storage thereof in a video image memory ( 9 , 10 , 11 ) with random access,
- A screen ( 14 ) which is connected to the video image memory ( 9 , 10 , 11 ) and the read-out and storage means ( 2 , 3 , 4 ) and an operating unit ( 16 ) which the read-out and storage means ( 2 , 3 , 4 ) is supplied with a mode signal indicating a display mode in order to produce a line-by-line, mode-dependent display of the image information stored in the video image memory ( 9 , 10 , 11 ), the CCD image sensor ( 1 ) having a first serial register ( 1 a) and a second serial register ( 9 a, 10 a, 11 a) is assigned to the video image memory ( 9 , 10 , 11 ) in order to load one line of the CCD image sensor at a time and to use a clock signal pixel by pixel in the video image memory ( 9 , 10 , 11 ) and
- Addressing means for the second serial register ( 9 a, 10 a, 11 a) and the video image memory ( 9 , 10 , 11 ), which the second serial register and the lines of the video image memory ( 9 , 10 , 11 ) with each new line according to the following addressing rule address: Line address of the video image memory = start address of the pointer from the second serial register.