DE4420365A1 - Isolation method in the manufacture of semiconductor components and an integrated circuit for a memory arrangement - Google Patents
Isolation method in the manufacture of semiconductor components and an integrated circuit for a memory arrangementInfo
- Publication number
- DE4420365A1 DE4420365A1 DE4420365A DE4420365A DE4420365A1 DE 4420365 A1 DE4420365 A1 DE 4420365A1 DE 4420365 A DE4420365 A DE 4420365A DE 4420365 A DE4420365 A DE 4420365A DE 4420365 A1 DE4420365 A1 DE 4420365A1
- Authority
- DE
- Germany
- Prior art keywords
- layer
- substrate
- insulating blocks
- insulating
- electrically conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/05—Etch and refill
Description
Die Erfindung betrifft Isolierverfahren bei der Herstellung von Halbleitern, wie integrierter Schaltungen und Speicher anordnungen.The invention relates to insulation processes in manufacture of semiconductors, such as integrated circuits and memories arrangements.
Bei der Herstellung elektrischer Schaltungen sind isolierte Schaltungskomponenten bzw. Schaltungen, über spezifische elektrische Bahnen zu verbinden. Stellt man ICs in Halblei tersubstraten her, so muß es möglich sein, bestimmte Anord nungen im Substrat von anderen elektrisch zu isolieren. Die Anordnungen werden häufig miteinander verbunden, um be stimmte Schaltungsaufbauten zu erhalten.When manufacturing electrical circuits are insulated Circuit components or circuits, via specific to connect electrical tracks. If you put ICs in half lead substrates, it must be possible to arrange certain Electrically isolate openings in the substrate from others. The Arrangements are often interconnected to be agreed to get circuitry.
Ein bekanntes Verfahren zum Isolieren von Anordnungen ist als LOCOS-Isolierung bekannt (steht für LOCal Oxidation of Silicon), worin ein semi-ausgespartes Oxid in den nicht-ak tiven (oder Feld-)Bereichen des Substrates gebildet wird. Ein solches Oxid wird typischerweise thermisch mit Hilfe einer nassen Oxidation des Siliziumsubstrats bei Temperatu ren um etwa 1000°C über zwei bis vier Stunden gezüchtet. Das Oxid wächst dort, wo es kein Maskiermaterial über anderen Siliziumbereichen auf dem Substrat gibt. Ein typisches Mas kiermaterial zum Abdecken von Bereichen, in denen ein Feld oxid nicht erwünscht ist, ist Nitrid, wie Si₃N₄.A known method of isolating devices is known as LOCOS insulation (stands for LOCal Oxidation of Silicon), in which a semi-recessed oxide in the non-ak tive (or field) areas of the substrate is formed. Such an oxide is typically thermally assisted wet oxidation of the silicon substrate at temperatu bred at around 1000 ° C for two to four hours. The Oxide grows where there is no masking material above others Silicon areas on the substrate there. A typical mas Kiermaterial to cover areas in which a field oxide is not desired is nitride, such as Si₃N₄.
An den Kanten einer Nitridmaske diffundiert aber auch ein Teil des Oxidants seitlich unmittelbar darunter. Dies führt zu einem Unterwachsen des Oxids und hebt die Nitridkanten. Die Form des Oxids an den Nitridkanten ist derart, daß ein langsam konisch verlaufender Oxidkeil in eine vorher gebil dete dünne Schicht aus Flächenoxid hineinreicht, was mit "Vogelschnabel" bezeichnet wird. Dieser Vogelschnabel ist im wesentlichen eine seitliche Verlängerung des Feldoxids in den aktiven Bereichen der Anordnungen. However, a diffuses into the edges of a nitride mask Part of the oxidant on the side immediately below. this leads to undergrowth of the oxide and lifts the nitride edges. The shape of the oxide on the nitride edges is such that a slowly tapered oxide wedge in a previously formed dete thin layer of surface oxide, what with "Bird's beak" is called. This bird's beak is in the essentially a lateral extension of the field oxide in the active areas of the arrays.
Eine konventionelle LOCOS-Isolierung für Submikrontechnolo gie hat verschiedene Begrenzungen. Einmal hat die Vogel schnabelstruktur ein unannehmbar großes Einwachsen von Feld oxid in die aktiven Bereiche der Anordnung zur Folge. Ferner wird Bor von der typischen Implantation zum Channel-Stop von n-Kanal MOSFETs in starkem Maße während des Wachstums des Feldoxids und bei anderen Hochtemperaturschritten erneut verteilt, was zu unannehmbaren Effekten bezüglich schmaler Breiten führt. Drittens ist die Planarität der sich ergeben den Oberflächentopologie bei der LOCOS-Isolierung für Sub mikron-lithographische Anforderungen nicht ausreichend.A conventional LOCOS insulation for submicron technology gie has various limitations. Once the bird did beak structure an unacceptably large ingrowth of field oxide in the active areas of the arrangement. Further Boron changes from the typical implantation to the channel stop of n-channel MOSFETs greatly during the growth of the Field oxides and other high temperature steps again spread, resulting in unacceptable effects regarding narrower Broad leads. Third, the planarity is the result the surface topology in LOCOS insulation for sub Micron-lithographic requirements not sufficient.
Verfahren, die das Auffüllen von Oxidgräben zum Gegenstand haben, sind außerdem verwendet worden, um die Nachteile be kannter LOCOS-Isolierungen zu vermeiden. Solche Verfahren bedienen sich der Herstellung von Gräben im Substrat, die dann mit SiO₂ gefüllt werden, das chemisch aufgedampft wird (CVD). Die CVD-SiO₂-Schicht wird dann geätzt, um eine ebene Oberfläche zu erhalten.Process involving the filling of oxide trenches have also been used to address the disadvantages to avoid known LOCOS insulation. Such procedures make use of trenches in the substrate that then be filled with SiO₂, which is vapor-deposited chemically (CVD). The CVD SiO₂ layer is then etched to a level To get surface.
Die der Erfindung zugrundeliegende Aufgabe liegt darin, exi stierende Isolierverfahren zu verbessern.The object underlying the invention is exi to improve continuous insulation processes.
Gemäß einem Aspekt der Erfindung wird die genannte Aufgabe mit den Merkmalen des Patentanspruchs 1 gelöst.According to one aspect of the invention, the stated object is achieved solved with the features of claim 1.
Gemäß einem weiteren Aspekt der Erfindung ist eine Spei cheranordnung in einer integrierten Schaltung mit den Merk malen des Patentanspruchs definiert und gemäß einem weiteren Aspekt der Erfindung mit den Merkmalen der Patentansprüche 9 und 13.According to a further aspect of the invention is a Spei cheranordnung in an integrated circuit with the Merk paint the claim defined and according to another Aspect of the invention with the features of claims 9 and 13.
Vorteilhafte Weiterbildungen ergeben sich aus den Unteran sprüchen.Advantageous further developments result from the Unteran sayings.
Ausführungsbeispiele der Erfindung werden nachstehend anhand der Zeichnung näher erläutert. Es zeigt:Embodiments of the invention are described below the drawing explained in more detail. It shows:
Fig. 1-11 Darstellungen eines Wafer-Fragments in auf einanderfolgenden Bearbeitungsschritten; Fig. 1-11 representations of a wafer fragment in successive processing steps;
Fig. 12-17 Darstellungen eines Wafer-Fragments in aufeinanderfolgenden alternativen Bearbei tungsschritten. Fig. 12-17 representations of a wafer fragment in successive alternative processing steps.
In Fig. 1 ist ein Silizium-Wafer 10 dargestellt, der erfin dungsgemäß arbeitet. Der Wafer besitzt einen Substratbereich 12 großen Volumens. Eine Schicht 14 aus PadOxid wird über dem Substrat 12 entweder durch Niederschlag oder vorzugswei se dadurch aufgebracht, daß man es oxidierenden Bedingungen aussetzt. Eine typische Dicke für die Schicht 14 ist 10 nm (200 Å). Eine verlorene Schicht 16 eines ersten Materials wird über der Schicht 14 vorgesehen und definiert eine Außenfläche 18. Das bevorzugte Material der Schicht 16 ist Si₃N₄. Eine typische Dicke für die Schicht 16 beträgt 200 nm (2000 Å). Eine Photoresist-Schicht 20 wird dann wie darge stellt deponiert und bemustert.In Fig. 1, a silicon wafer 10 is shown, which works according to the Invention. The wafer has a large volume substrate region 12 . A layer 14 of pad oxide is applied over the substrate 12 either by precipitation or preferably by exposing it to oxidizing conditions. A typical thickness for layer 14 is 10 nm (200 Å). A lost layer 16 of a first material is provided over layer 14 and defines an outer surface 18 . The preferred material of layer 16 is Si₃N₄. A typical thickness for layer 16 is 200 nm (2000 Å). A photoresist layer 20 is then deposited and patterned as illustrated.
Fig. 2 zeigt, daß die verlorene Schicht 16 und die Oxid schicht 14 geätzt worden sind, wobei bis in das Substrat 12 hinein geätzt ist, vorzugsweise um mindestens 250 nm, um Isoliersenken 22a, 22b und 22c auszubilden. Zu diesem Zeit punkt könnte ein Feldimplantierschritt ausgeführt werden, wie eine p-Typ-Dosierung, um die nachfolgende Isolierung im Substrat 12 zu verbessern. Fig. 2 shows that the lost layer 16 and the oxide layer 14 have been etched, being etched into the substrate 12 , preferably by at least 250 nm to form insulating sinks 22 a, 22 b and 22 c. At this point, a field implantation step, such as p-type dosing, could be performed to improve subsequent isolation in substrate 12 .
In Fig. 3 sind die übrigbleibenden Teile der Photoresist- Schicht 20 (nicht mehr dargestellt) vom Wafer abgetragen worden. Eine dünne Schicht 24 aus SiO₂ wird über den expo nierten Flächen des Substrats 12 thermisch gezüchtet. An schließend wird eine Isolierschicht 26 (vorzugsweise CVD- SiO₂) über der bemusterten und geätzten verlorenen Schicht 16 und das thermisch gezüchtete Oxid 24 deponiert, mit einer Dicke, die ausreicht, um die Isoliersenken 22a, 22b und 22c vollständig auszufüllen. Das Isoliermaterial der Schicht 26 unterscheidet sich von der Zusammensetzung des ersten Mate rials der Schicht 16 und ist vorzugsweise chemisch aufge dampftes (CVD-)SiO₂. Die thermisch gezüchtete Oxidschicht 24 dient zum Passivieren der Siliziumflächen des Substrats 12 gegenüber dem später deponierten CVD-Oxids 26.In Fig. 3, the remaining parts of the photoresist layer 20 (no longer shown) have been removed from the wafer. A thin layer 24 of SiO₂ is thermally grown over the exposed areas of the substrate 12 . At closing an insulating layer 26 (preferably CVD-SiO₂) is deposited over the patterned and etched lost layer 16 and the thermally grown oxide 24 , with a thickness sufficient to completely fill the insulating sinks 22 a, 22 b and 22 c. The insulating material of layer 26 differs from the composition of the first material of layer 16 and is preferably chemically vapor-deposited (CVD) SiO₂. The thermally grown oxide layer 24 serves to passivate the silicon surfaces of the substrate 12 compared to the CVD oxide 26 deposited later.
Fig. 4 zeigt, daß das Isoliermaterial der Schicht 26 che misch-mechanisch bis mindestens zu den Außenflächen 18 der gemusterten und geätzten verlorenen Schicht 16 poliert wor den ist, um isolierende Non-LOCOS-Isolierblöcke 28a, 28b und 28c zu bilden. Demgemäß füllen die Isolierblöcke die Iso liersenken aus. Das Material der Schicht 16 unterscheidet sich vorzugsweise vom Material der deponierten Schicht 26 derart, daß das Material 16 eine Plattform zum Stoppen des chemisch-mechanischen Polierens bildet. Als Beispiel für einen Polierschlamm bei diesen Verfahren sei eine KAOH-Basis angegeben. Zum Zwecke der nachfolgenden Diskussion sind die Außenflächen der Isolierblöcke 28a, 28b und 28c mit 30 be zeichnet und sind in seitlicher Richtung voneinander beab standet. Fig. 4 shows that the insulating material of the layer 26 che mechanically-mechanically polished to at least the outer surfaces 18 of the patterned and etched lost layer 16 which has been to form insulating non-LOCOS insulating blocks 28 a, 28 b and 28 c . Accordingly, the insulating blocks fill the insulating sinks. The material of the layer 16 preferably differs from the material of the deposited layer 26 in such a way that the material 16 forms a platform for stopping the chemical mechanical polishing. A KAOH base is given as an example of a polishing slurry in these processes. For the purpose of the following discussion, the outer surfaces of the insulating blocks 28 a, 28 b and 28 c with 30 be marked and are spaced apart in the lateral direction.
Fig. 5 zeigt, daß die übrigbleibenden Teile der verlorenen Nitridschicht 16 vom Substrat abgeätzt sind, um nach außen offene und vertiefte Senkenvolumen 32a, 32b zu bilden. Die vorher ausgebildete Oxidschicht 14 kann abgetragen und wie der-gezüchtet werden, um später als Gate-Oxid zu dienen. Al ternativ, jedoch nicht so sehr bevorzugt ist es, die ur sprüngliche Pad-Oxid-Schicht 14 als Gate-Oxid zu verwenden. Damit ist ein Gate-Dielektrikum 14 in dem Senkenvolumen zwi schen benachbarten Isolierblöcken vorgesehen. Die im wesent lichen senkrechten Kanten 34 der Isolierblöcke 28a und 28b, die an die Senkenvolumen angrenzen, sind nachstehend mit 34 bezeichnet. Fig. 5 shows that the remaining parts of the lost nitride layer 16 are etched away from the substrate to form open and recessed sink volumes 32 a, 32 b. The previously formed oxide layer 14 can be removed and re-grown to later serve as a gate oxide. It is alternative, but not so preferred, to use the original pad oxide layer 14 as the gate oxide. A gate dielectric 14 is thus provided in the sink volume between adjacent insulating blocks. The wesent union vertical edges 34 of the insulating blocks 28 a and 28 b, which adjoin the sink volume, are referred to below with 34 .
Gemäß Fig. 6 wird eine erste Schicht eines elektrisch leit fähigen Materials 36 über dem Substrat und dem Gate-Dielek trikum 14 so dick aufgebracht, daß sie die Senkenvolumen zwischen benachbarten Isolierblöcken vollständig ausfüllt. In vorliegender Beschreibung ist als "elektrisch leitfähiges Material" ein Material definiert, das inherend, also von sich aus leitfähig ist, oder das elektrisch leitfähig ge macht werden kann. Ein bevorzugtes Material für die Schicht 36 ist Polysilizium, das entweder in situ durch Dotierung oder durch Dotieren nach dem Niederschlag leitfähig gemacht wird.Referring to FIG. 6, a first layer of an electrically enabled routing material applied over the substrate 36 and the gate Dielek trikum 14 so thick that it completely fills the volume sinks between adjacent insulating blocks. In the present description, “electrically conductive material” is defined as a material that is inherently conductive, that is, inherently conductive, or that can be made electrically conductive. A preferred material for layer 36 is polysilicon, which is made conductive either in situ by doping or by doping after precipitation.
Fig. 7 zeigt eine isometrische Ansicht des Wafers, bei dem die erste Schicht des elektrisch leitfähigen Materials 36 chemisch-mechanisch bis mindestens auf die Außenflächen 30 der Isolierblöcke poliert worden ist, um leitfähige Blöcke 38a und 38b zu bilden, die in den Senkenvolumen zwischen den benachbarten Isolierblöcken liegen. Somit und alternativ in Betracht bezogen ist die elektrisch leitfähige Schicht 36 chemisch-mechanisch poliert und bildet damit eine planare obere Fläche aus elektrisch leitfähigem Material. Fig. 7 shows an isometric view of the wafer, in which the first layer of electrically conductive material 36 has been chemically-mechanically polished down to at least the outer surfaces 30 of the insulating blocks to form conductive blocks 38 a and 38 b, which in the sink volume lie between the adjacent insulating blocks. In this way and as an alternative, the electrically conductive layer 36 is chemically and mechanically polished and thus forms a planar upper surface made of electrically conductive material.
Gemäß Fig. 8 ist eine zweite Schicht eines elektrisch leit fähigen Materials 40 über den leitfähigen Blöcken 38 und den Isolierblöcken 28a, 28b und 28c vorgesehen. Die Schicht 40 besteht vorzugsweise aus einer zusammengesetzten Schicht 40 aus Polysilizium 41 mit einer darüberliegenden Schicht eines Silizids 43, wie WSix. Alternativ kann die Schicht 40 aus anderem leitfähigen Material bestehen, wie Wolfram, oder beispielsweise kann sie völlig aus TiSix zusammengesetzt sein. Die Schichten 38 und 40 können in Kombination als eine zusammengesetzte Gesamtschicht 45 elektrisch leitfähigen Materials angesehen werden. Anschließend wird eine Photoresist-Schicht 42 aufgebracht und in der dargestellten Weise gemustert.Referring to FIG. 8, a second layer is a b provided an electrically enabled routing material 40 through the conductive blocks 38 and insulating blocks 28, 28 and 28 c. Layer 40 preferably consists of a composite layer 40 of polysilicon 41 with an overlying layer of a silicide 43 , such as WSi x . Alternatively, the layer 40 can be made of another conductive material, such as tungsten, or for example it can be composed entirely of TiSi x . The layers 38 and 40 can be viewed in combination as a composite overall layer 45 of electrically conductive material. A photoresist layer 42 is then applied and patterned in the manner shown.
Wie Fig. 9 zeigt, sind die gemusterte zweite Schicht elek trisch leitfähigen Materials 40 (alternativ die zusammenge setzte Schicht 45) und die dann exponierten Bereiche der leitfähigen Blöcke 38a und 38b abgeätzt, um eine elektrische Leiterbahn 44 zu bilden, die über mehreren Isolierblöcken verläuft, und um erstes leitfähiges Schichtmaterial 36 aus bestimmten Bereichen der Senkenvolumen 32a und 32b zu ent fernen. Dies definiert Feldeffekttransistorgates 46a und 46b in den Senkenvolumen 32a und 32b. Damit erhält man in dies bezüglichen Senkenvolumen zwischen benachbarten Isolier blöcken FET-Gates 46a und 46b, die sich in Kombination mit dem Gate-Oxid 14 vom Substrat 12 bis zu einer Höhe er strecken, die im wesentlichen mit den Außenflächen 30 der Isolierblöcke zusammenfällt. Wie dargestellt, ist die zweite Schicht leitfähigen Materials 40 gemustert und geätzt, um eine elektrische Leiterbahn 44 zu bilden, deren Längser streckung im wesentlichen seitlich zu den Isolierblöcken 28a, 28b und 28c verläuft.As shown in FIG. 9, the patterned second layer of electrically conductive material 40 (alternatively, the composite layer 45 ) and the then exposed areas of the conductive blocks 38 a and 38 b are etched off to form an electrical conductor 44 , which over several Insulating blocks runs, and in order to remove first conductive layer material 36 from certain areas of the sink volume 32 a and 32 b. This defines field effect transistor gates 46 a and 46 b in the sink volumes 32 a and 32 b. This gives you in this related sink volume between adjacent insulating blocks FET gates 46 a and 46 b, which he stretch in combination with the gate oxide 14 from the substrate 12 to a height which essentially coincides with the outer surfaces 30 of the insulating blocks . As illustrated, the second layer of conductive material 40 is patterned and etched to form an electrical strip conductor 44 whose longitudinal extension is substantially laterally to the insulating blocks 28 a, 28 b and extends c 28th
Die Leiterbahn 44, oder alternativ als Wortzeilenbahn 44 be zeichnet, wenn man eine Speicheranordnung betrachtet, ist innerhalb der Anordnung im wesentlichen eben, liegt über einer Reihe von FET-Gates, wie den dargestellten Gates 46a und 46b und verbindet diese elektrisch.The conductor 44 , or alternatively as a word line 44 , if you look at a memory arrangement, is essentially flat within the arrangement, lies over a number of FET gates, such as the gates 46 a and 46 b shown, and connects them electrically.
Alternativ betrachtet bilden die Bahn 44 und die FET-Gates, wie 46a und 46b in Kombination eine Wortzeile unterschiedli cher Dicke in der Anordnung. Eine solche Wortzeile kann so angesehen werden, daß sie einen oberen im wesentlichen ebe nen Bereich, nämlich 44 besitzt, der über den Außenflächen 30 der Isolierblöcke liegt. Ferner kann man sagen, daß diese Wortzeile Gate-Bereiche, wie die Bereiche 46a und 46b auf weist, die sich von der im wesentlichen ebenen Fläche 44 nach innen zum Substrat 12 hinzu erstrecken innerhalb der vertieften Senkenvolumen 32a, 32b. Für die folgende Be schreibung sollen die FET-Gates 46a und 46b im wesentlichen senkrechte Kanten 48 aufweisen.Alternatively, the web 44 and the FET gates, such as 46 a and 46 b, in combination form a word line of different thicknesses in the arrangement. Such a word line can be viewed as having an upper substantially flat area, namely 44 , overlying the outer surfaces 30 of the insulating blocks. Furthermore, it can be said that this word line has gate regions, such as regions 46 a and 46 b, which extend inward from substrate 12 , essentially from flat surface 44 , within recessed depression volume 32 a, 32 b. For the following description, the FET gates 46 a and 46 b should have essentially vertical edges 48 .
Eine die Leitfähigkeit vergrößerende Unreinheit wird in einer ersten Konzentration im Substrat 12 eingebracht, um die dargestellten Bereiche 50 neben den Gates zu bilden.An impurity increasing the conductivity is introduced in a first concentration in the substrate 12 in order to form the regions 50 shown next to the gates.
Nach Fig. 10 wird eine Isolierschicht über das Substrat ge legt und eine anisotropische Abstandsätzung dieser Isolier schicht ausgeführt, um seitliche Abstandsstücke 52 über den FET-Gate-Kanten 48 und seitliche Abstandsstücke 54 über den Isolierblockkanten 34 in den Senkenvolumen auszuformen. Dann wird eine die Leitfähigkeit erhöhende Unreinheit in einer zweiten Konzentration in das Substrat 12 eingebracht, um die Ausbildung einer Source 53 und eines Drain 55 neben den FET- Gates 46a und 46b zu vervollständigen. Die zweite Konzentra tion ist größer als die erste mit einer n+-Implantierung wie dargestellt. Damit werden benachbarte FETs 59 und 61 ausge bildet.Of FIG. 10 is an insulating layer over the substrate is Ge puts and executed an anisotropic Abstandsätzung this insulating layer to mold around side spacers 52 through the FET gate edges 48 and lateral spacers 54 on the Isolierblockkanten 34 in the sink volume. Then a conductivity-increasing impurity is introduced into the substrate 12 in a second concentration in order to complete the formation of a source 53 and a drain 55 in addition to the FET gates 46 a and 46 b. The second concentration is larger than the first with an n + implant as shown. Adjacent FETs 59 and 61 are thus formed.
Während des Einbringens dieser Unreinheit halten die seitli chen Abstandsstücke 54 über den Isolierblöcken die Source/Drain-Bereiche der Transistoren 59 und 61 höherer Konzentration voneinander im Abstand, was nicht der Fall ist, wenn die Isolierblock-Abstandsstücke nicht vorgesehen sind, so daß sich im Substrat 12 eine Feldisolierung ergibt.During the introduction of this impurity, the lateral spacers 54 above the insulating blocks keep the source / drain regions of the transistors 59 and 61 of higher concentration apart, which is not the case if the insulating block spacers are not provided, so that in the Substrate 12 provides field insulation.
Fig. 11 zeigt einen Schnitt längs der Linie 11-11 in Fig. 10 in vergrößertem Maßstab. Dabei sind die Kondensator- und Bit-Zeilenanordnungen 69 und 71 ersichtlich, die mit den dargestellten Source/Drain-Bereichen 53 und 55 elektrisch verbunden sind. Fig. 11 shows a section along the line 11-11 in Fig. 10 on an enlarged scale. The capacitor and bit line arrangements 69 and 71 can be seen, which are electrically connected to the illustrated source / drain regions 53 and 55 .
Eine alternative bevorzugte Ausführungsform der Erfindung wird anhand der Fig. 12-17 erläutert. Betrachtet man zu erst die Fig. 12 und 13, so zeigen sie ein Wafer-Fragment 10a bei einem Bearbeitungsschritt, der dem in Fig. 7 des er sten Ausführungsbeispiels entspricht, sich jedoch davon un terscheidet. Hier wird die elektrisch leitfähige Material schicht 36 nicht bis ganz zu den Außenflächen 30 der Iso lierblöcke poliert, sondern nur teilweise nach unten. Damit ergibt sich ein alternatives Verfahren für eine ebene obere Materialschicht, die elektrisch leitfähig ist.An alternative preferred embodiment of the invention is explained with reference to FIGS. 12-17. Looking first at FIGS. 12 and 13, they show a wafer fragment 10 a in a processing step which corresponds to that in FIG. 7 of the first exemplary embodiment, but differs therefrom. Here, the electrically conductive material layer 36 is not polished all the way to the outer surfaces 30 of the insulating blocks, but only partially downwards. This results in an alternative method for a flat upper layer of material that is electrically conductive.
In Fig. 14 wird eine Silizidschicht 43 wie WSix darüberge legt. Dies ergibt eine im gesamten zusammengesetzte elek trisch leitfähige Schicht 45a. Dann wird eine Photoresist- Schicht 42 aufgebracht und in der dargestellten Weise gemu stert.In Fig. 14, a silicide layer 43 such as WSi x is overlaid. This results in an overall electrically conductive layer 45 a. Then a photoresist layer 42 is applied and patterned in the manner shown.
Gemäß Fig. 15 werden die Schicht 45a und die anschließend exponierten Bereiche der leitfähigen Blöcke 38a und 38b ge ätzt, so daß sich eine elektrisch leitfähige Bahn 44a er gibt, die über den Isolierblöcken liegt, und so daß die er ste leitfähige Schicht 26 aus bestimmten Bereichen der Sen kenvolumen 32a und 32b entfernt wird. Damit bilden sich FET- Gates 46a und 46b in den Senkenvolumen 32a und 32b. Somit liegen die FET-Gates 46a und 46b in den entsprechenden Sen kenvolumen zwischen benachbarten Isolierblöcken und in Kom bination mit dem Gate-Oxid 14 erstrecken sie sich vom Sub strat 12 auf eine Höhe, die im wesentlichen mit den Außen flächen 30 der Isolierblöcke zusammenfällt.Referring to FIG. 15, the layer 45 a and the subsequently exposed portions of the conductive blocks 38 a and 38 b ge etched, so that an electrically conductive path 44 a outputs, overlying the insulating blocks and so that he ste conductive Layer 26 is removed from certain areas of the Sen volume 32 a and 32 b. FET gates 46 a and 46 b thus form in the sink volumes 32 a and 32 b. Thus, the FET gates 46 a and 46 b in the corresponding Sen ken volume between adjacent insulating blocks and in combination with the gate oxide 14 they extend from the sub strate 12 to a height that is essentially with the outer surfaces 30 of the insulating blocks coincides.
Eine die Leitfähigkeit erhöhende Unreinheit wird im Substrat 12 in einer ersten Konzentration eingebracht, so daß die dargestellen n-Bereiche 50 neben den Gates entstehen.An impurity that increases the conductivity is introduced into the substrate 12 in a first concentration, so that the n-regions 50 shown arise next to the gates.
Fig. 16 zeigt, daß eine Isolierschicht über das Substrat de poniert wird, und daß eine anisotropische Abstandsätzung dieser Isolierschicht ausgeführt wird. Die Abstandsätzung ist jedoch unterschiedlich gegenüber derjenigen, die in Fig. 10 der ersten Ausführungsform erläutert worden ist. Hier wird eine Abstandsüberätzung in einem Grade ausgeführt, der ausreicht, daß nur seitliche Abstandsstücke 52a an bzw. über den FET-Gate-Kanten 48 an den Senken stehen bleiben. Dann wird eine die Leitfähigkeit erhöhende Unreinheit in das Sub strat 12 in einer zweiten Konzentration eingebracht, um im wesentlichen die Formung von Source 53a und Drain 55a neben FET-Gates 46a und 46b zu vervollständigen. Die zweite Kon zentration wird größer sein als die erste, mit einer n+-Im plantierung wie gezeigt. Ein Unterschied und möglicher Vor teil dieser Ausführungsform im Vergleich zum erstbeschriebe nen Ausführungsbeispiel ist der größere n+-aktive Bereich für die Transistoren 46a und 46b. Ein möglicher Nachteil ist die nähere Positionierung und deshalb geringere Isolierung der n+-Bereiche benachbarter Transistoren. Fig. 16 shows that an insulating layer is posited over the substrate de, and in that an anisotropic Abstandsätzung this insulating layer is carried out. However, the distance etching is different from that explained in Fig. 10 of the first embodiment. Here, a distance overetching is carried out to a degree that is sufficient that only lateral spacers 52 a remain at or above the FET gate edges 48 at the sinks. Then, a conductivity enhancing impurity in the sub strate is placed 12 in a second concentration to substantially the formation of a source 53 and drain 55 to complete a next FET gates 46 a and 46 b. The second concentration will be greater than the first, with an n + implantation as shown. A difference and possible part of this embodiment compared to the first-described embodiment is the larger n + active region for transistors 46 a and 46 b. A possible disadvantage is the closer positioning and therefore less isolation of the n + regions of adjacent transistors.
Die Erfindung richtet sich auch auf integrierte Schaltungen für Speicheranordnungen mit den oben definierten Bauweisen.The invention is also directed to integrated circuits for storage arrangements with the designs defined above.
Claims (13)
auf einem Substrat (12) durch Auffüllen von Senken Non- LOCOS-Isolierblöcke (28a, b, c) vorgesehen werden, die eine Außenfläche (30) aufweisen und seitlich voneinander beab standet sind, um nach außen offene und ausgenommene Senken volumen (32a, b) zu bilden,
ein Gate-Dielektrikum (14) in dem Senkenvolumen zwischen be nachbarten Isolierblöcken eingebracht wird,
eine Schicht elektrisch leitfähigen Materials über das Sub strat und das Gate-Dielektrikum mit einer Dicke aufgebracht wird, die ausreicht, um das Senkenvolumen zwischen benach barten Isolierblöcken vollständig zu füllen,
die Schicht elektrisch leitfähigen Materials chemisch-mecha nisch poliert wird, um eine ebene obere elektrisch leitfä hige Materialfläche zu bilden,
die Schicht elektrisch leitfähigen Materials wird photogemu stert und geätzt, um eine elektrisch leitfähige Leiterbahn (44) zu bilden, die über mehreren Isolierblöcken liegt, und um elektrisch leitfähiges Material aus bestimmten Bereichen des Senkenvolumens wahlweise zu entfernen, um Gates (46a, b) für Feldeffekttransistoren in dem Senkenvolumen zu bilden, und
eine die Leitfähigkeit erhöhende Unreinheit wird durch die ausgewählten Bereiche des Senkenvolumens in das Substrat (12) eingebracht, um Source/Drain-Bereiche (53, 55) neben den FET-Gates zu bilden.1. Isolation process in the manufacture of semiconductor components, in which
on a substrate ( 12 ) by filling in sinks, non-LOCOS insulating blocks ( 28 a, b, c) are provided which have an outer surface ( 30 ) and are laterally spaced apart in order to provide open and recessed sinks volume ( 32 to form a, b)
a gate dielectric ( 14 ) is introduced into the sink volume between adjacent insulating blocks,
a layer of electrically conductive material is applied over the substrate and the gate dielectric with a thickness that is sufficient to completely fill the sink volume between adjacent insulating blocks,
the layer of electrically conductive material is chemically and mechanically polished in order to form a flat upper electrically conductive material surface,
the layer of electrically conductive material is photo-patterned and etched to form an electrically conductive trace ( 44 ) overlying a plurality of insulating blocks and to selectively remove electrically conductive material from certain areas of the sink volume to gates ( 46 a, b) for field effect transistors in the sink volume, and
a conductivity-increasing impurity is introduced into the substrate ( 12 ) through the selected regions of the sink volume in order to form source / drain regions ( 53 , 55 ) next to the FET gates.
eine die Leitfähigkeit erhöhende Unreinheit wird in einer ersten Konzentration in das Substrat (12) eingebracht,
über das Substrat wird eine Isolierschicht deponiert,
eine anisotropische Abstandsätzung der Isolierschicht wird vorgenommen, um seitliche Abstandsstücke (52, 53, 54) über den Kanten der Leiterbahn, der FET-Gates und der Isolier blöcke in dem Senkenvolumen auszubilden, und
eine die Leitfähigkeit erhöhende Unreinheit wird in einer zweiten Konzentration in das Substrat eingebracht, um im we sentlichen die Source/Drain-Bereiche zu vervollständigen,
wobei die zweite Konzentration größer ist als die erste Kon zentration, und die seitlichen Abstandsstücke (54) über den Isolierblöcken (28a, b, c) wirksam die Source/Drain-Bereiche (53, 55) der benachbarten Transistoren weiter voneinander beabstanden als wenn die Isolierblock-Abstandsstücke nicht vorgesehen wären, so daß sich im Substrat eine verbesserte Feldisolierung ergibt (Ausführungsform Fig. 10). 5. Insulation method according to one of claims 1 to 4, characterized in that the insulating blocks ( 28 a, b, c) substantially vertical edges ( 34 ) on the sink volume ( 32 a, b) and the FET gates ( 46 a, b) essentially vertical edges ( 48 ) in the sink volume and the conductor track ( 44 ) has essentially vertical edges, the method step when introducing the impurity increasing the conductivity being carried out as follows:
an impurity which increases the conductivity is introduced into the substrate ( 12 ) in a first concentration,
an insulating layer is deposited over the substrate,
an anisotropic distance etching of the insulating layer is carried out in order to form lateral spacers ( 52 , 53 , 54 ) over the edges of the conductor track, the FET gates and the insulating blocks in the sink volume, and
an impurity which increases the conductivity is introduced into the substrate in a second concentration in order to essentially complete the source / drain regions,
wherein the second concentration is greater than the first concentration, and the side spacers ( 54 ) over the insulating blocks ( 28 a, b, c) effectively space the source / drain regions ( 53 , 55 ) of the adjacent transistors further apart than if the insulating block spacers would not be provided, so that there is an improved field insulation in the substrate (embodiment Fig. 10).
worauf die Isolierschicht chemisch-mechanisch mindestens bis auf die Außenfläche der verlorenen Schicht poliert wird, um Non-LOCOS-Isolierblöcke (28a, b, c) auszubilden, die eine Außenfläche (30) aufweisen und voneinander seitlich beab standet sind,
daß die verlorene Schicht vom Substrat abgeätzt wird, um nach außen offene und vertiefte Volumen (32a, b) neben den Isolierblöcken zu bilden und um ein Gate-Dielektrikum (14) in den Senkenvolumen neben den Isolierblöcken auszuformen (s. Fig. 1-5), worauf die elektrisch leitfähige Schicht (36) zum Auffüllen der Senken zwischen den Isolierblöcken aufgebracht wird, die Schicht chemisch-mechanisch poliert wird, anschließend photogemustert und geätzt wird, um die Leiterbahn (44) sowie die Gates (46a, b) der Feldeffekt transistoren auszubilden und daß dann die die Leitfähigkeit des Substrats erhöhende Unreinheit eingebracht wird (Fig. 6 -9 bzw. 13-15).8. Isolation method according to one of claims 1 to 7, characterized in that a lost layer ( 16 ) of a first material is stored on a semiconductor substrate ( 12 ), and has an outer surface, the lost layer is patterned and etched, and the etching into the substrate ( 12 ) to form insulating sinks ( 22 a, b, c) that an insulating material ( 26 ) is applied to the patterned and etched lost layer ( 16 ) in a thickness sufficient to the insulating sinks completely fill, the insulation material is different in composition from the first material,
whereupon the insulating layer is polished mechanically-mechanically at least down to the outer surface of the lost layer in order to form non-LOCOS insulating blocks ( 28 a, b, c) which have an outer surface ( 30 ) and are laterally spaced apart from one another,
that the lost layer is etched away from the substrate in order to form open and recessed volumes ( 32 a, b) next to the insulating blocks and to form a gate dielectric ( 14 ) in the sink volume next to the insulating blocks (see Fig. 1- 5), whereupon the electrically conductive layer ( 36 ) for filling the sinks between the insulating blocks is applied, the layer is chemically and mechanically polished, then photo-patterned and etched around the conductor track ( 44 ) and the gates ( 46 a, b) the field effect to form transistors and that the impurity which increases the conductivity of the substrate is then introduced ( FIGS. 6 -9 and 13-15).
Non-LOCOS-Isolierblöcke (28a, b, c) auf einem Substrat (12), die eine Außenfläche (30) aufweisen und seitlich voneinander beabstandet sind, um jeweils zwischen sich vertiefte Volu mensenken zu bilden,
ein Wortleiter (44) variierender Dicke über der Anordnung, wobei der Wortleiter eine im wesentlichen planare obere Flä che aufweist, die über der Außenfläche der Isolierblöcke liegt, und wobei der Wortleiter Gate-Bereiche (46a, b) auf weist, die sich von der im wesentlichen planaren oberen Flä che nach innen zum Substrat hin in den jeweils vertieften Volumensenken erstrecken,
Source/Drain-Bereiche (53, 55, 53a, 55a) in dem Substrat ne ben den Gate-Bereichen, und
Kondensator- und Bit-Leiter, die elektrisch den Source/Drain-Bereichen zugehörig sind.9. Integrated circuit for a memory arrangement, which comprises:
Non-LOCOS insulating blocks ( 28 a, b, c) on a substrate ( 12 ), which have an outer surface ( 30 ) and are laterally spaced from one another in order to form recessed volume sinks between them,
a word conductor ( 44 ) of varying thickness over the assembly, the word conductor having a substantially planar top surface overlying the outer surface of the insulating blocks, and the word conductor having gate regions ( 46a , b) which vary from the essentially planar upper surface extends inwards towards the substrate in the respective recessed volume depressions,
Source / drain regions ( 53 , 55 , 53 a, 55 a) in the substrate next to the gate regions, and
Capacitor and bit conductors that are electrically associated with the source / drain regions.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/071,752 US5292683A (en) | 1993-06-09 | 1993-06-09 | Method of isolating semiconductor devices and arrays of memory integrated circuitry |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE4420365A1 true DE4420365A1 (en) | 1994-12-15 |
| DE4420365C2 DE4420365C2 (en) | 2000-05-18 |
Family
ID=22103351
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE4420365A Expired - Lifetime DE4420365C2 (en) | 1993-06-09 | 1994-06-09 | Semiconductor device isolation method and integrated circuits for a memory device |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US5292683A (en) |
| JP (1) | JP2566380B2 (en) |
| DE (1) | DE4420365C2 (en) |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5466639A (en) * | 1994-10-06 | 1995-11-14 | Micron Semiconductor, Inc. | Double mask process for forming trenches and contacts during the formation of a semiconductor memory device |
| US5521422A (en) * | 1994-12-02 | 1996-05-28 | International Business Machines Corporation | Corner protected shallow trench isolation device |
| US5606202A (en) * | 1995-04-25 | 1997-02-25 | International Business Machines, Corporation | Planarized gate conductor on substrates with above-surface isolation |
| US5787096A (en) * | 1996-04-23 | 1998-07-28 | Micron Technology, Inc. | Circuit and method for testing an integrated circuit |
| US5854128A (en) | 1996-04-29 | 1998-12-29 | Micron Technology, Inc. | Method for reducing capacitive coupling between conductive lines |
| US6657229B1 (en) * | 1996-05-28 | 2003-12-02 | United Microelectronics Corporation | Semiconductor device having multiple transistors sharing a common gate |
| US5727001A (en) * | 1996-08-14 | 1998-03-10 | Micron Technology, Inc. | Circuit and method for testing an integrated circuit |
| US5754559A (en) * | 1996-08-26 | 1998-05-19 | Micron Technology, Inc. | Method and apparatus for testing integrated circuits |
| KR100223915B1 (en) * | 1996-10-22 | 1999-10-15 | 구본준 | Structure of semiconductor devices and the manufacturing method thereof |
| US5994202A (en) * | 1997-01-23 | 1999-11-30 | International Business Machines Corporation | Threshold voltage tailoring of the corner of a MOSFET device |
| US5866465A (en) | 1997-04-03 | 1999-02-02 | Micron Technology, Inc. | Semiconductor processing method of forming a contact opening to a region adjacent a field isolation mass |
| US5895253A (en) | 1997-08-22 | 1999-04-20 | Micron Technology, Inc. | Trench isolation for CMOS devices |
| US6214690B1 (en) * | 1997-12-18 | 2001-04-10 | Advanced Micro Devices, Inc. | Method of forming a semiconductor device having integrated electrode and isolation region formation |
| US6207999B1 (en) * | 1998-05-04 | 2001-03-27 | Texas Instruments-Acer Incorporated | Double coding mask read only memory (mask ROM) for minimizing band-to-band leakage |
| US6084275A (en) * | 1998-05-04 | 2000-07-04 | Texas Instruments - Acer Incorporated | Double coding mask read only memory (mask ROM) for minimizing band-to-band leakage |
| US6323540B1 (en) | 1998-06-10 | 2001-11-27 | Micron Technology, Inc. | Semiconductor processing method of forming a contact opening to a region adjacent a field isolation mass, and a semiconductor structure |
| US6177333B1 (en) | 1999-01-14 | 2001-01-23 | Micron Technology, Inc. | Method for making a trench isolation for semiconductor devices |
| JP3762148B2 (en) * | 1999-06-30 | 2006-04-05 | 株式会社東芝 | Manufacturing method of semiconductor device |
| JP5792918B2 (en) | 2000-08-14 | 2015-10-14 | サンディスク・スリー・ディ・リミテッド・ライアビリティ・カンパニーＳａｎｄｉｓｋ ３Ｄ Ｌｌｃ | Highly integrated memory device |
| TWI261358B (en) * | 2002-01-28 | 2006-09-01 | Semiconductor Energy Lab | Semiconductor device and method of manufacturing the same |
| TW200302511A (en) * | 2002-01-28 | 2003-08-01 | Semiconductor Energy Lab | Semiconductor device and method of manufacturing the same |
| US7749818B2 (en) * | 2002-01-28 | 2010-07-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
| US6806535B2 (en) * | 2003-01-22 | 2004-10-19 | Macronix International Co., Ltd. | Non-volatile memory and fabricating method thereof |
| CN100378959C (en) * | 2005-07-07 | 2008-04-02 | 旺宏电子股份有限公司 | Non-volatile memory body and mfg. method |
| WO2007069516A1 (en) * | 2005-12-16 | 2007-06-21 | Semiconductor Energy Laboratory Co., Ltd. | Laser irradiation apparatus, laser irradiation method, and manufacturing method of semiconductor device |
| US9627395B2 (en) | 2015-02-11 | 2017-04-18 | Sandisk Technologies Llc | Enhanced channel mobility three-dimensional memory structure and method of making thereof |
| US9478495B1 (en) | 2015-10-26 | 2016-10-25 | Sandisk Technologies Llc | Three dimensional memory device containing aluminum source contact via structure and method of making thereof |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3893152A (en) * | 1973-07-25 | 1975-07-01 | Hung Chang Lin | Metal nitride oxide semiconductor integrated circuit structure |
| US4506434A (en) * | 1981-09-10 | 1985-03-26 | Fujitsu Limited | Method for production of semiconductor devices |
| DE3940540A1 (en) * | 1988-12-08 | 1990-06-13 | Mitsubishi Electric Corp | LDD-MOS DEVICE WITH A COMPONENT INSULATION AREA WITH AN ELECTROSTATIC SHIELDING ELECTRODE |
| JPH02192762A (en) * | 1989-01-20 | 1990-07-30 | Mitsubishi Electric Corp | Semiconductor storage device |
| JPH05102136A (en) * | 1991-10-03 | 1993-04-23 | Toshiba Corp | Manufacture of semiconductor integrated circuit device |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5057444A (en) * | 1985-03-05 | 1991-10-15 | Matsushita Electric Industrial Co., Ltd. | Method of fabricating semiconductor device |
| US5110753A (en) * | 1988-11-10 | 1992-05-05 | Texas Instruments Incorporated | Cross-point contact-free floating-gate memory array with silicided buried bitlines |
| US5196914A (en) * | 1989-03-15 | 1993-03-23 | Sgs-Thomson Microelectronics S.R.L. | Table cloth matrix of EPROM memory cells with an asymmetrical fin |
| US5172202A (en) * | 1989-05-31 | 1992-12-15 | Nec Corporation | Semiconductor memory cell having high density structure |
| US5250456A (en) * | 1991-09-13 | 1993-10-05 | Sgs-Thomson Microelectronics, Inc. | Method of forming an integrated circuit capacitor dielectric and a capacitor formed thereby |
| US5112772A (en) * | 1991-09-27 | 1992-05-12 | Motorola, Inc. | Method of fabricating a trench structure |
| US5229316A (en) * | 1992-04-16 | 1993-07-20 | Micron Technology, Inc. | Semiconductor processing method for forming substrate isolation trenches |
-
1993
- 1993-06-09 US US08/071,752 patent/US5292683A/en not_active Expired - Lifetime
- 1993-12-09 US US08/164,896 patent/US5397908A/en not_active Expired - Lifetime
-
1994
- 1994-06-09 JP JP6127347A patent/JP2566380B2/en not_active Expired - Lifetime
- 1994-06-09 DE DE4420365A patent/DE4420365C2/en not_active Expired - Lifetime
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3893152A (en) * | 1973-07-25 | 1975-07-01 | Hung Chang Lin | Metal nitride oxide semiconductor integrated circuit structure |
| US4506434A (en) * | 1981-09-10 | 1985-03-26 | Fujitsu Limited | Method for production of semiconductor devices |
| DE3940540A1 (en) * | 1988-12-08 | 1990-06-13 | Mitsubishi Electric Corp | LDD-MOS DEVICE WITH A COMPONENT INSULATION AREA WITH AN ELECTROSTATIC SHIELDING ELECTRODE |
| JPH02192762A (en) * | 1989-01-20 | 1990-07-30 | Mitsubishi Electric Corp | Semiconductor storage device |
| JPH05102136A (en) * | 1991-10-03 | 1993-04-23 | Toshiba Corp | Manufacture of semiconductor integrated circuit device |
| US5256593A (en) * | 1991-10-03 | 1993-10-26 | Kabushiki Kaisha Toshiba | Method of making isolation structure in semiconductor integrated circuit device |
Also Published As
| Publication number | Publication date |
|---|---|
| DE4420365C2 (en) | 2000-05-18 |
| JPH0799313A (en) | 1995-04-11 |
| US5292683A (en) | 1994-03-08 |
| JP2566380B2 (en) | 1996-12-25 |
| US5397908A (en) | 1995-03-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE4420365C2 (en) | Semiconductor device isolation method and integrated circuits for a memory device | |
| DE4235534C2 (en) | Method of isolating field effect transistors | |
| DE3916228C2 (en) | Semiconductor memory device with stacked capacitor cell structure and method for its production | |
| DE3326534C2 (en) | ||
| DE10056871B4 (en) | Improved gate contact field effect transistor and method of making the same | |
| DE4220497B4 (en) | Semiconductor memory device and method for its production | |
| DE4028488C2 (en) | Method of manufacturing a semiconductor memory device | |
| DE10051601A1 (en) | Semiconductor device with multi-layer interconnection structure has blind conductors and stops embedded in insulating layers of LSI circuits | |
| DE3844388A1 (en) | Dynamic direct access memory device | |
| DE3525418A1 (en) | SEMICONDUCTOR STORAGE DEVICE AND METHOD FOR THEIR PRODUCTION | |
| DE4234698A1 (en) | INTEGRATED CIRCUIT WITH LADDERS AT SEVERAL LEVELS AND METHOD FOR THEIR PRODUCTION | |
| DE102004009597A1 (en) | Method of manufacturing a semiconductor device | |
| DE4239142A1 (en) | ||
| DE10164049A1 (en) | Passive device structure and associated integrated circuit device and semiconductor device | |
| DE3834241A1 (en) | SEMICONDUCTOR DEVICE | |
| DE19823464A1 (en) | Semiconductor device with DRAM cell and peripheral circuit areas | |
| DE10051583A1 (en) | Production of a semiconductor device comprises forming an insulating film on a lower layer, selectively removing the insulating film until the lower layer is exposed, forming a metal film, and polishing | |
| WO2001001489A1 (en) | Dram cell arrangement and method for the production thereof | |
| DE4007582C2 (en) | Method for producing at least two contacts in a semiconductor component | |
| DE4316503A1 (en) | Method for producing an earthed bit line arrangement of storage cells | |
| DE4215001A1 (en) | SEMICONDUCTOR DEVICE AND PRODUCTION METHOD THEREFOR | |
| DE10162905B4 (en) | Novel transition contact etch consolidation procedure for DT-based DRAM devices less than 150 NM | |
| DE10039166A1 (en) | Semiconductor device used as a MOSFET comprises a semiconductor substrate, a gate insulating layer formed on the substrate, and a gate electrode formed on the substrate with the gate insulating layer in between | |
| DE10223748A1 (en) | Integrated circuit device having self-aligned contacts with an increased alignment limit and methods of making the same | |
| DE10261404B4 (en) | Method for producing a semiconductor component |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OP8 | Request for examination as to paragraph 44 patent law | ||
| 8125 | Change of the main classification |
Ipc: H01L 21/762 |
|
| 8127 | New person/name/address of the applicant |
Owner name: MICRON TECHNOLOGY, INC. (N.D.GES.D. STAATES DELAWA |
|
| D2 | Grant after examination | ||
| 8364 | No opposition during term of opposition | ||
| 8328 | Change in the person/name/address of the agent |
Representative=s name: HEYER, V., DIPL.-PHYS. DR.RER.NAT., PAT.-ANW., 806 |
|
| R071 | Expiry of right | ||
| R071 | Expiry of right |