DE4404888A1

DE4404888A1 - Synchronization detector circuit

Info

Publication number: DE4404888A1
Application number: DE19944404888
Authority: DE
Inventors: Toshiyuki Takeda
Original assignee: Ando Electric Co Ltd
Current assignee: Ando Electric Co Ltd
Priority date: 1993-02-25
Filing date: 1994-02-16
Publication date: 1994-09-01
Also published as: JPH06252649A

Abstract

A synchronization detector circuit for AM-modulated signals is described. A detector 1 detects an AM-modulated signal 7. An amplifier 2 amplifies an output signal 8 of the detector 1. A limiter 3 limits the amplitude of an output signal 10 of the amplifier 2. A delay circuit 4 delays an input signal in order to compensate for a transfer delay and signal delay in the amplifer 2 and limiter 3. A multiplier 5 multiplies an output signal 9 of the delay circuit 4 by an output signal 11 of the limiter 3. A low-pass filter 6 limits the bandwidth of an output signal 12 of the multiplier 5 and outputs a demodulated signal 13. <IMAGE>

Description

Die vorliegende Erfindung handelt von Synchronisierungsde tektorschaltkreisen, und insbesondere von Synchronisierungs detektorschaltkreisen zur Demodulation eines AM-modulierten Signals, d. h. einem Signal, bei dem die Amplitude moduliert ist.The present invention deals with synchronization end tector circuits, and especially synchronization Detector circuits for demodulating an AM modulated Signals, i.e. H. a signal where the amplitude modulates is.

Ein Beispiel für den elektrischen Aufbau eines herkömmlichen Synchronisierungsdetektorschaltkreises soll mit Bezug auf Fig. 7 erklärt werden. In Fig. 7 ist ein Detektor 1, ein Multiplizierer 5, ein Tiefpaßfilter (im weiteren als TPF bezeichnet) 6 und ein Oszillator 14 bereitgestellt. In Fig. 7 ist der Detektor 1 zum Beispiel eine Antenne, die ein AM- moduliertes Signal 7 detektiert und ein Ausgangssignal 8 ausgibt. Der Oszillator 14 liefert zum Multiplizierer 5 ein Ausgangssignal 15, das die gleiche Frequenz hat wie die Mit tenfrequenz der Trägerfrequenzen des Ausgangssignals 8 und das eine konstante Amplitude aufweist. Der Multiplizierer 5 multipliziert das Ausgangssignal 8 mit dem Ausgangssignal 15, um das Ausgangssignal 8 zu demodulieren, und liefert das Ausgangssignal 16. Der TPF 6 eliminiert die hochfrequenten Anteile des Ausgangssignals 16 und liefert ein demoduliertes Signal 17.An example of the electrical structure of a conventional synchronization detector circuit will be explained with reference to FIG. 7. In Fig. 7, a detector 1, a multiplier 5, a low pass filter (hereafter LPF hereinafter) 6, and a oscillator 14 provided. In FIG. 7, the detector 1 is, for example, an antenna that detects an AM-modulated signal 7 and outputs an output signal 8 . The oscillator 14 supplies to the multiplier 5 an output signal 15 which has the same frequency as the center frequency of the carrier frequencies of the output signal 8 and which has a constant amplitude. The multiplier 5 multiplies the output signal 8 by the output signal 15 to demodulate the output signal 8 and supplies the output signal 16 . The TPF 6 eliminates the high-frequency components of the output signal 16 and supplies a demodulated signal 17 .

Im herkömmlichen Synchronisierungsdetektorschaltkreis der Fig. 7 variiert, falls das AM-modulierte Signal 7 eine Phaseninstabilität, d. h. ein Phasenrauschen, aufweist und diese detektiert wird, die Detektoreffizienz, und das demodulierte Signal 17 wird gestört, da die Phasendifferenz zwischen dem AM-modulierten Signal 7 und dem Ausgangssignal 15 des Oszillators 14 schwankt.In the conventional synchronization detector circuit of FIG. 7, if the AM-modulated signal 7 has a phase instability, ie, phase noise, and this is detected, the detector efficiency varies, and the demodulated signal 17 is disturbed because the phase difference between the AM-modulated signal 7 and the output signal 15 of the oscillator 14 fluctuates.

Als nächstes wird der Betrieb des Synchronisierungsdetektor schaltkreises der Fig. 7 für den Fall, daß das AM-modulierte Signal 7 ein hierin detektiertes Phasenrauschen aufweist, mit Bezug auf die Fig. 2 und 8 bis 10 erklärt. Fig. 2 zeigt ein Beispiel der Wellenform des Ausgangssignals 8, in dem eine Phase nicht konstant ist, und das von Detektor 1 ausgegeben wird. Fig. 8 zeigt ein Beispiel der Wellenform des Ausgangssignals 15 des Oszillators 14, in dem die Phase stabil ist. Fig. 9 zeigt ein Beispiel der Wellenform des Ausgangssignals 16, welches das resultierende Signal der vom Multiplizierer 5 durchgeführten Multiplikation des Ausgangs signals 8 mit dem Ausgangssignal 15 ist. Fig. 10 zeigt ein Beispiel der Wellenform des demodulierten Signals 17, welches das resultierende Signal des durch den TPF 6 von hochfrequenten Anteilen befreiten Ausgangssignals 16 ist. Da die Phase des Ausgangssignals 8 nicht mit der des Ausgangs signals 15 übereinstimmt, variiert das multiplizierte resul tierende Signal 16 wie in Fig. 9 gezeigt und die Wellenform von Signal 16 ist gestört.Next, the operation of the synchronization detector circuit of FIG. 7 in the case that the AM-modulated signal 7 has a phase noise detected therein will be explained with reference to FIGS. 2 and 8 to 10. Fig. 2 shows an example of the waveform of the output signal 8, in which a phase is not constant, and the output from detector 1. Fig. 8 shows an example of the waveform shows the output signal 15 of the oscillator 14, in which the phase is stable. Fig. 9 shows an example of the waveform of the output signal 16 , which is the resulting signal of the multiplication 5 performed by the multiplier of the output signal 8 by the output signal 15 . FIG. 10 shows an example of the waveform of the demodulated signal 17 , which is the resulting signal of the output signal 16 freed of high-frequency components by the TPF 6 . Since the phase of the output signal 8 does not coincide with that of the output signal 15 , the multiplied resulting signal 16 varies as shown in FIG. 9 and the waveform of signal 16 is disturbed.

In Hinblick auf die oben genannten Probleme ist es eine Aufgabe der vorliegenden Erfindung, einen Synchronisierungs detektorschaltkreis zu schaffen, der geeignet ist, ein demoduliertes Signal mit einer kleinen Verzerrung zu erzeu gen.In view of the problems mentioned above, it is one Object of the present invention, a synchronization To create a detector circuit that is suitable for demodulated signal with a small distortion gene.

Diese und weitere der nachfolgenden Beschreibung deutlich entnehmbare Aufgaben werden vom Synchronisierungsdetektor schaltkreis der vorliegenden Erfindung erfüllt, bestehend aus:
einem Detektor für die Detektierung eines AM-modu lierten Eingangssignals;
einem Verstärker für die Verstärkung eines Ausgangs signals des Detektors;
einem Begrenzer für die Begrenzung der Amplitude eines Ausgangssignals des Verstärkers;
einer Verzögerungsschaltung für die Verzögerung eines Eingangssignals, um eine Übertragungsverzögerung und Signalverzögerungen im Verstärker und im Begrenzer zu kompensieren;
einem Multiplizierer für die Multiplikation eines Ausgangssignals des Begrenzers mit einem Ausgangssignal der Verzögerungsschaltung; und
einem Tiefpaßfilter für die Begrenzung der Bandbreite eines Ausgangssignals des Multiplizierers.These and other tasks that can be clearly gathered from the following description are fulfilled by the synchronization detector circuit of the present invention, consisting of:
a detector for detecting an AM-modulated input signal;
an amplifier for amplifying an output signal of the detector;
a limiter for limiting the amplitude of an output signal of the amplifier;
a delay circuit for delaying an input signal to compensate for transmission delay and signal delays in the amplifier and limiter;
a multiplier for multiplying an output of the limiter by an output of the delay circuit; and
a low-pass filter for limiting the bandwidth of an output signal from the multiplier.

Entsprechend einer solchen Struktur detektiert der Detektor das AM-modulierte Signal. Der Verstärker verstärkt das Ausgangssignal des Detektors. Der Begrenzer begrenzt die Amplitude des Ausgangssignals des Verstärkers. Die Verzöge rungsschaltung verzögert das Ausgangssignal des Detektors, um eine Übertragungsverzögerung und Signalverzögerungen im Verstärker und im Begrenzer zu kompensieren. Der Multipli zierer multipliziert das Ausgangssignal der Verzögerungs schaltung mit dem Ausgangssignal des Begrenzers. Der TPF begrenzt die Bandbreite des Ausgangssignals des Multipli zierers und liefert ein demoduliertes Signal.The detector detects according to such a structure the AM modulated signal. The amplifier amplifies that Output signal from the detector. The limiter limits the Amplitude of the amplifier output signal. The delays circuit delays the output signal of the detector, to a transmission delay and signal delays in the Amplifier and in the limiter to compensate. The multipli zierer multiplies the output signal of the delay circuit with the output signal of the limiter. The TPF limits the bandwidth of the multipli's output signal ornamental and delivers a demodulated signal.

Entsprechend der vorliegenden Erfindung ist ein positiver Effekt der, daß ein demoduliertes Signal mit einer kleinen Verzerrung erhalten wird. Die durch Phasenhub oder Phasenrauschen in einem Signal verursachte Verzerrung wird vermieden, da keine Phasendifferenz zwischen den zwei dem Multiplizierer zugeführten Signale vorhanden ist.According to the present invention, one is positive Effect of that a demodulated signal with a small Distortion is obtained. The through phase shift or Phase noise in a signal causes distortion avoided because there is no phase difference between the two Multiplier fed signals is present.

Weitere Merkmale und Vorteile sind deutlicher der folgenden Beschreibung des erfindungsgemäßen Synchronisierungsdetek torschaltkreises unter Hinweis auf die bei liegenden Zeichnungen zu entnehmen. Dabei zeigtOther features and advantages are more apparent from the following Description of the synchronization detector according to the invention gate circuit with reference to the enclosed Take drawings. It shows

Fig. 1 ein Blockschaltbild der elektrischen Struktur eines Synchronisierungsdetektorschaltkreises, basierend auf einer bevorzugten Ausführungsform der vorliegenden Erfindung. Fig. 1 is a block diagram showing the electrical structure of a synchronization detector circuit, based on a preferred embodiment of the present invention.

Fig. 2 ein Beispiel der Wellenform eines Ausgangs signals 8 des in Fig. 1 dargestellten Detektors 1. FIG. 2 shows an example of the waveform of an output signal 8 of the detector 1 shown in FIG. 1 .

Fig. 3 ein Beispiel der Wellenform eines Ausgangs signals 10 des in Fig. 1 dargestellten Verstärkers 2. Fig. 3 shows an example of the waveform of an output signal 10 of the amplifier 2 shown in FIG. 1.

Fig. 4 ein Beispiel der Wellenform eines Ausgangs signals 11 des in Fig. 1 dargestellten Begrenzers 3. Fig. 4 shows an example of the waveform of an output signal 11 of the limiter 3 shown in FIG. 1.

Fig. 5 ein Beispiel der Wellenform eines Ausgangs signals 12 des in Fig. 1 dargestellten Multiplizierers 5. Fig. 5 shows an example of the waveform of an output signal 12 of the multiplier 5 as shown in FIG. 1.

Fig. 6 ein Beispiel der Wellenform eines demodulierten Signals 13 des in Fig. 1 dargestellten Tiefpaßfilters 6. Fig. 6 shows an example of the waveform of a demodulated signal 13 of low pass filter 6 shown in FIG. 1.

Fig. 7 ein exemplarisches Blockschaltbild des elektri schen Aufbaus eines konventionellen Synchronisierungsdetek torschaltkreises. Fig. 7 is an exemplary block diagram of the electrical rule's structure of a conventional synchronization detector gate circuit.

Fig. 8 ein Beispiel der Wellenform eines Ausgangs signals 15 des in Fig. 7 dargestellten Oszillators 14. Fig. 8 shows an example of the waveform of an output signal 15 of the oscillator 14 shown in Fig. 7.

Fig. 9 ein Beispiel der Wellenform eines Ausgangs signals 16 des in Fig. 7 dargestellten Multiplizierers 5. Fig. 9 shows an example of the waveform of an output signal 16 of the multiplier 5 shown in Fig. 7.

Fig. 10 ein Beispiel der Wellenform eines demodulier ten Signals 17 des in Fig. 7 dargestellten Tiefpaßfilters 6. Fig. 10 shows an example of the waveform of a demodulating th signal 17 of low pass filter 6 shown in Fig. 7.

Im nachfolgenden wird eine bevorzugte Ausführungsform der vorliegenden Erfindung mit Bezug auf die Figuren erklärt. Fig. 1 zeigt ein Blockschaltbild des elektrischen Aufbaus eines Synchronisierungsdetektorschaltkreises, basierend auf der bevorzugten Ausführungsform der vorliegenden Erfindung.A preferred embodiment of the present invention is explained below with reference to the figures. Fig. 1 shows a block diagram of the electrical structure of a synchronization detector circuit, based on the preferred embodiment of the present invention.

In Fig. 1 sind ein Detektor 1, ein Verstärker 2, ein Begren zer 3, eine Verzögerungsschaltung 4, ein Multiplizierer 5 und ein TPF 6 dargestellt. Der in Fig. 1 dargestellte Detek tor 1 detektiert ein AM-moduliertes Signal 7, das eine Trä gerfrequenzschwingung aufweist, und gibt ein Ausgangssignal zum Verstärker 2 und zur Verzögerungsschaltung 4 aus. Der Verstärker 2 verstärkt das Ausgangssignal des Detektors 1 und gibt ein Ausgangssignal 10 zum Begrenzer 3 aus. Der Begrenzer 3 begrenzt die Amplitude des Ausgangssignals 10 des Verstärkers 2. Die Verzögerungsschaltung 4 verzögert das Ausgangssignal 8 des Detektors 1, um eine Übertragungs verzögerung und Signalverzögerungen im Verstärker 2 und im Begrenzer 3 zu kompensieren, und gibt ein Ausgangssignal 9 aus. Der Multiplizierer 5 multipliziert das Ausgangssignal 9 der Verzögerungsschaltung 4 mit dem Ausgangssignal 11 des Begrenzers 3, um das Ausgangssignal 9 zu demodulieren, und gibt ein Ausgangssignal 12 an den TPF 6 aus. Der TPF 6 eliminiert die hochfrequenten Anteile des Ausgangssignals 12 des Multiplizierers 5 und gibt ein demoduliertes Signal 13 aus.In Fig. 1, a detector 1 , an amplifier 2 , a limiter 3 , a delay circuit 4 , a multiplier 5 and a TPF 6 are shown. The Detek gate 1 shown in Fig. 1 detects an AM modulated signal 7, which has a Trä gerfrequenzschwingung, and outputs an output signal from the amplifier 2 and the delay circuit 4. The amplifier 2 amplifies the output signal of the detector 1 and outputs an output signal 10 to the limiter 3 . The limiter 3 limits the amplitude of the output signal 10 of the amplifier 2 . The delay circuit 4 delays the output signal 8 of the detector 1 in order to compensate for a transmission delay and signal delays in the amplifier 2 and in the limiter 3 , and outputs an output signal 9 . The multiplier 5 multiplies the output signal 9 of the delay circuit 4 by the output signal 11 of the limiter 3 to demodulate the output signal 9 and outputs an output signal 12 to the TPF 6 . The TPF 6 eliminates the high-frequency components of the output signal 12 of the multiplier 5 and outputs a demodulated signal 13 .

Als nächstes wird der Betrieb des in Fig. 1 dargestellten Synchronisierungsdetektorschaltkreises mit Bezug auf die Fig. 2 bis 6 erklärt, für den Fall, daß das mit Phasen rauschen behaftete AM-modulierte Signal 7 detektiert wird. Fig. 2 zeigt ein Beispiel der Wellenform eines mit Phasen rauschen behafteten Ausgangssignals 8, das von Detektor 1 ausgegeben worden ist. Fig. 3 zeigt ein Beispiel der Wellen form des Ausgangssignals 10 des Verstärkers 2, welches das resultierende Signal des verstärkten Ausgangssignals 8 des Detektors 1 ist. Fig. 4 zeigt ein Beispiel der Wellenform des Ausgangssignals 11 des Begrenzers 3, welches das resul tierende Signal des amplitudenbegrenzten Ausgangssignals 10 des Verstärkers 2 ist. Eine Diode, die ein Eingangssignal auf die erforderliche Klemmspannung klemmt, kann zum Beispiel als Begrenzer 3 eingesetzt werden. Fig. 5 zeigt ein Beispiel der Wellenform eines Ausgangssignals 12 des Multi plizierers 5, welches das resultierende Signal der vom Multiplizierer 5 durchgeführten Multiplikation des Ausgangs signals 9 der Verzögerungsschaltung 4 mit dem Ausgangssignal 11 des Begrenzers 3 ist. In dieser Ausführungsform wird, um die Erklärung zu vereinfachen, angenommen, daß Signalver zögerungen in dem Verstärker 2 und dem Begrenzer 3 und eine Übertragungsverzögerung den Betrieb des Synchronisierungs detektorschaltkreises nicht beeinflussen, so daß die Verzö gerungsschaltung 4 das Ausgangssignal 8 des Detektors 1 nicht verzögert. Fig. 6 zeigt ein Beispiel der Wellenform des demodulierten Signals 13, welches das resultierende Signal des durch den TPF 6, durch Begrenzung der Bandbreite, von hochfrequenten Anteilen befreiten Ausgangssignals 12 des Multiplizierers 5 ist. Dadurch kann am TPF 6 ein demo duliertes Signal 13 mit einer geringeren Verzerrung erhalten werden.Next, the operation of the synchronization detector circuit shown in Fig. 1 will be explained with reference to Figs. 2 to 6 in case the phase-modulated AM-modulated signal 7 is detected. Fig. 2 shows an example of the waveform of an output signal 8 with phase noise, which has been output from the detector 1 . Fig. 3 shows an example of the waveform of the output signal 10 of the amplifier 2 , which is the resulting signal of the amplified output signal 8 of the detector 1 . Fig. 4 shows an example of the waveform of the output signal 11 of the limiter 3 , which is the resulting signal of the amplitude-limited output signal 10 of the amplifier 2 . A diode that clamps an input signal to the required clamping voltage can be used as a limiter 3 , for example. Fig. 5 shows an example of the waveform of an output signal 12 of the multiplier 5 , which is the resulting signal of the multiplication 5 performed by the multiplier of the output signal 9 of the delay circuit 4 with the output signal 11 of the limiter 3 . In this embodiment, to simplify the explanation, it is assumed that signal delays in the amplifier 2 and the limiter 3 and a transmission delay do not affect the operation of the synchronization detector circuit, so that the delay circuit 4 does not delay the output signal 8 of the detector 1 . FIG. 6 shows an example of the waveform of the demodulated signal 13 , which is the resulting signal of the output signal 12 of the multiplier 5 which is freed from high-frequency components by the TPF 6 by limiting the bandwidth. As a result, a demodulated signal 13 with a lower distortion can be obtained at the TPF 6 .

Desweiteren kann im Fall der Verwendung eines Überlagerungs lichts ein Photodetektor als Detektor 1 eingesetzt werden. Wenn die Signalverzögerungen in dem Verstärker 2 und dem Begrenzer 3 und die Übertragungsverzögerung klein sind, kann die Verzögerungsschaltung 4 weggelassen werden.Furthermore, if a superimposed light is used, a photodetector can be used as detector 1 . If the signal delays in the amplifier 2 and the limiter 3 and the transmission delay are small, the delay circuit 4 can be omitted.

Claims

A synchronization detector circuit consisting of:
a detector for detecting an AM-modulated input signal;
an amplifier for amplifying an output signal of the detector;
a limiter for limiting the amplitude of an output signal of the amplifier;
a delay circuit for delaying an input signal to compensate for transmission delay and signal delays in the amplifier and limiter;
a multiplier for multiplying an output of the limiter by an output of the delay circuit; and
a low-pass filter for limiting the bandwidth of an output signal from the multiplier.