DE4345236C2 - Semiconductor structure and its prepn. - Google Patents

Semiconductor structure and its prepn.

Info

Publication number
DE4345236C2
DE4345236C2 DE4345236A DE4345236A DE4345236C2 DE 4345236 C2 DE4345236 C2 DE 4345236C2 DE 4345236 A DE4345236 A DE 4345236A DE 4345236 A DE4345236 A DE 4345236A DE 4345236 C2 DE4345236 C2 DE 4345236C2
Authority
DE
Germany
Prior art keywords
film
silicon
resin film
layer
chain resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE4345236A
Other languages
German (de)
Inventor
Hiroshi Adachi
Hirozoh Kanegae
Hiroshi Mochizuki
Masanori Obata
Takemi Endoh
Kimio Hagi
Shigeru Harada
Kazuhito Matsukawa
Akira Ohhisa
Etsushi Adachi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP4005928A external-priority patent/JPH05190684A/en
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Application granted granted Critical
Publication of DE4345236C2 publication Critical patent/DE4345236C2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H01L21/31055—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31058—After-treatment of organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

Semiconductor appts. has a connecting layer (6) on a semiconductor substrate (1) and having a pattern of graduated regions. An insulating Si type film (7) covers the connecting layer, with its surface showing reserved zones above the parts between the graduated regions of the pattern. A silicone ladder-type resin film (8) is used to equalise the depressions in the surface of the insulating film. An uninterrupted hole (7c) in the insulating film exposes the surface of the connecting layer. An upper conducting layer (22) is provided on the insulating film and is electrically connected to the lower connecting layer through the hole. The ladder-type resin is of formula (I), where R1 = at least one of phenyl or lower alkyl; R2 = at least one of H or lower alkyl; and n = 20-1000.

Description

Die vorliegende Erfindung betrifft eine Halbleitervorrichtung sowie ein Herstellungsverfahren. Insbesondere betrifft die vorliegende Erfindung Halbleitervorrichtungen mit einer gleich­ mäßigen Oberfläche eines Zwischenschichtisolationsfilmes zum Trennen und Isolieren einer daraufliegenden und einer darunter­ liegenden Verbindungsschicht voneinander.The present invention relates to a semiconductor device as well as a manufacturing process. In particular, the present invention semiconductor devices with a same moderate surface of an interlayer insulation film for Separate and isolate one on top and one below lying connection layer from each other.

Die Fig. 3 ist eine Schnittansicht einer Halbleitervorrichtung mit einer herkömmlichen Mehrschicht-Verbindungsstruktur, wie sie z. B. aus der DE 38 34 241 A1 bekannt ist. Wie in Fig. 3 gezeigt ist, ist ein Bauelement 20 über einem Halbleitersubstrat 1 gebildet. Ein unterliegender Isolationfilm 2 ist über dem Halbleitersubstrat 1, das Bauelement 20 bedeckend, gebildet. Der unterliegende Isolationsfilm 2 ist aus einem Isolationsfilm vom Siliziumtyp gebildet und weist eine durch Schmelzen (Reflow, thermische Behandlung bei etwa 900°C oder darüber) geglättete Oberfläche auf. Ein Gate 21, das Teil des Elements 20 ist, ist aus Polysilizium gebildet und weist eine große Wärmewiderstands­ fähigkeit auf. Daher kann die Oberfläche des unterliegenden Isolationsfilmes 2 durch das Schmelzen geglättet werden. FIG. 3 is a sectional view of a semiconductor device having a conventional multilayer interconnect structure as used e.g. B. is known from DE 38 34 241 A1. As shown in FIG. 3, a device 20 is formed over a semiconductor substrate 1 . An underlying insulation film 2 is formed over the semiconductor substrate 1 , covering the device 20 . The underlying insulation film 2 is formed from an insulation film of the silicon type and has a surface smoothed by melting (reflow, thermal treatment at about 900 ° C. or above). A gate 21 , which is part of the element 20 , is formed from polysilicon and has a large thermal resistance ability. Therefore, the surface of the underlying insulation film 2 can be smoothed by melting.

Eine untere Aluminiumverbindung 6 (mit schlechter Wärmewider­ standsfähigkeit) ist auf dem unterliegenden Isolationsfilm ge­ bildet und weist ein Muster aus abgestuften Bereichen auf. Ein unterer Zwischenschichtisolationsfilm 3 ist über dem Halbleiter­ substrat 1, die Aluminiumverbindung 6 bedeckend, gebildet.A lower aluminum compound 6 (with poor heat resistance) is formed on the underlying insulation film and has a pattern of graded areas. A lower interlayer insulation film 3 is formed over the semiconductor substrate 1 , covering the aluminum compound 6 .

Der untere Zwischenschichtisolationsfilm 3 ist ein Silizium­ oxidfilm und durch ein Chemical-Vapor-Deposition-Verfahren (nachfolgend als CVD bezeichnet) gebildet. Der untere Zwischen­ schichtisolationsfilm 3 ist vorgesehen, um einen Riß in einem schleuderbeschichteten Glasfilm (SOG-Film) vermeiden, der später gebildet wird.The lower interlayer insulation film 3 is a silicon oxide film and is formed by a chemical vapor deposition method (hereinafter referred to as CVD). The lower interlayer insulation film 3 is provided to avoid cracking in a spin-coated glass film (SOG film) which is formed later.

Ein SOG-Film 4 ist auf dem unteren Zwischenschichtisolationsfilm 3 gebildet, zum Glätten der Oberfläche des unteren Zwischen­ schichtisolationsfilmes 3. Ein oberer Zwischenschichtiso­ lationsfilm 5 ist auf dem SOG-Film 4 gebildet. Der obere Zwischen­ schichtisolationsfilm 5 ist ein Siliziumoxidfilm und durch CVD gebildet.A SOG film 4 is formed on the lower interlayer insulation film 3 for smoothing the surface of the lower interlayer insulation film 3 . An upper interlayer insulation film 5 is formed on the SOG film 4 . The upper interlayer insulation film 5 is a silicon oxide film and is formed by CVD.

Ein durchgehendes Loch 23 ist in dem unteren Zwischenschicht­ isolationsfilm 3, dem SOG-Film 4 und dem oberen Zwischen­ schichtisolationsfilm 5 gebildet, zum Freilegen eines Teiles der Oberfläche der unteren Aluminiumverbindung 6.A through hole 23 is formed in the lower interlayer insulation film 3 , the SOG film 4, and the upper interlayer insulation film 5 to expose a part of the surface of the lower aluminum compound 6 .

Eine obere Aluminiumverbindungsschicht 22, die elektrisch mit der unteren Aluminiumverbindung 6 über das durchgehende Loch 22 verbunden ist, ist auf dem oberen Zwischenschichtisolationsfilm 5 vorgesehen.An upper aluminum connection layer 22 , which is electrically connected to the lower aluminum connection 6 via the through hole 22 , is provided on the upper interlayer insulation film 5 .

Bei der oben unter Bezug auf Fig. 3 beschriebenen herkömmlichen Halbleitervorrichtung wurde die Oberfläche mit dem Muster von ausgesparten Bereichen ausgeglichen, wodurch eine glatte Oberfläche des Isolationszwischenschichtfilmes 5 erhalten wurde, indem die ausgesparten Bereiche des Musters mit dem SOG-Film 4 gefüllt wurden.In the conventional semiconductor device described above with reference to FIG. 3, the surface with the pattern of recessed areas was leveled, whereby a smooth surface of the interlayer insulation film 5 was obtained by filling the recessed areas of the pattern with the SOG film 4 .

Aus der EP 2 21 818 ist außerdem eine Halbleitervorrichtung mit einem Isolationszwischenfilm zum Trennen und Isolieren einer unteren Verbindungsschicht von einer oberhalb der unteren Verbindungsschicht ge­ bildeten oberen Verbindungsschicht bekannt, bei der zumindest eine Schicht des Isolationszwischenfilms aus Polysiloxan besteht.EP 2 21 818 also discloses a semiconductor device with a Intermediate insulation film for separating and isolating a lower one Link layer from above the bottom link layer formed known upper connection layer, in which at least one layer of the intermediate insulation film consists of polysiloxane.

Die Fig. 4 ist eine teilweise Schnittansicht einer Halbleiter­ vorrichtung zum Beschreiben eines Problems beim Bilden eines durchgehenden Lochs im Stand der Technik. FIG. 4 is a partially sectional view of a semiconductor device for describing a problem in forming a through hole in the art.

Wie in Fig. 1 gezeigt, ist eine untere Aluminiumverbindungs­ schicht 6 auf einem unterliegenden Isolationsfilm 2 gebildet. Ein unterer Isolationszwischenschichtfilm 3 ist auf dem unter­ liegenden Isolationsfilm 2 so gebildet, daß er die untere Alu­ miniumverbindungsschicht 6 bedeckt. Ein SOG-Film 4 ist zum Füllen der Aussparungsbereiche des unteren Zwischenschicht­ isolationsfilms 3 vorgesehen. Ein oberer Zwischenschichtisola­ tionsfilm 5 ist auf dem SOG-Film 4 vorgesehen. Ein Photoresist 32 vom positiven Typ ist auf den oberen Zwischenschichtisola­ tionsfilm 5 vorgesehen. 33 beschreibt eine Photomaske. Die Fig. 3 zeigt die Bildung des Öffnungsbereiches im Positiv-Photoresist 32, der zum Bilden eines durchgehenden Loches in den Zwischen­ schichtisolationsfilmen (3, 4 und 5) benötigt wird.As shown in FIG. 1, a lower aluminum compound layer 6 is formed on an underlying insulation film 2 . A lower interlayer insulation film 3 is formed on the underlying insulation film 2 so as to cover the lower aluminum compound layer 6 . An SOG film 4 is provided to fill the recess areas of the lower intermediate layer insulation film 3 . An upper interlayer insulation film 5 is provided on the SOG film 4 . A positive type photoresist 32 is provided on the upper interlayer insulation film 5 . 33 describes a photomask. Fig. 3 shows the formation of the opening area in the positive photoresist 32 , which is required to form a through hole in the interlayer insulation films ( 3 , 4 and 5 ).

Bei der herkömmlichen Technik treten ultraviolette Strahlen 34, die in das positive Photoresist 32 durch die Photomaske 33 ein­ gedrungen sind, in die Zwischenschichtisolationsfilme 3, 4 und 5 ein und werden von der unteren Aluminiumverbindungsschicht 6 reflektiert, die ein hochreflektierender Film ist. Dieses Phänomen der Reflektion wird "Halation" (Lichthofbildung, Halo­ effekt) von ultravioletten Strahlen genannt. Es trat das Problem auf, daß, wenn ein Öffnungsbereich mit einem Durchmesser von Ø₁ zu bilden war, ein Öffnungsbereich mit einem Durchmesser von Ø₂ größer als Ø₁ unter dem Einfluß des Haloeffekts von ultravio­ letten Strahlen erzielt wurde, so daß eine Abmessungsgenauigkeit eines fertiggestellten Loches vermindert wurde.In the conventional technique, ultraviolet rays 34 that have penetrated into the positive photoresist 32 through the photomask 33 enter the interlayer insulation films 3 , 4 and 5 and are reflected by the lower aluminum compound layer 6 , which is a highly reflective film. This phenomenon of reflection is called "halation" (halation, halo effect) of ultraviolet rays. There was a problem that when an opening area with a diameter of ₁ 1 was to be formed, an opening area with a diameter of ₂ 2 larger than ₁ 1 was obtained under the influence of the halo effect of ultraviolet rays, so that a dimensional accuracy of a completed hole was reduced has been.

Aufgabe der vorliegenden Erfindung ist es, eine Halbleitervorrichtung sowie ein Verfahren zur Herstellung der Halbleitervorrichtung anzugeben, mit denen eine Verminderung der Abmessungs­ genauigkeit eines durchgehenden Lochs durch Haloeffekt von ultravioletten Strahlen vermindert werden kann, selbst wenn eine untere Verbindungsschicht aus einem Licht reflektierenden Film gebildet ist.The object of the present invention is a semiconductor device and a method of manufacturing the semiconductor device specify a reduction in dimensions accuracy of a through hole through halo effect of ultraviolet rays can be reduced even if one lower connection layer made of a light reflecting film is formed.

Die Aufgabe wird durch die Halbleitervorrichtung nach den Patentansprüchen 1, 2 sowie das Verfahren nach den Patentansprüchen 6, 9 gelöst.The task is performed by the semiconductor device according to the Claims 1, 2 and the method according to the claims 6, 9 solved.

Vorteilhafte Weiterbildungen sind in den Unteransprüchen beschrieben. Advantageous further developments are described in the subclaims.  

Eine Halbleitervorrichtung umfaßt einen Zwischenschichtisolationsfilm zum Iso­ lieren und Trennen einer unteren Verbindungsschicht und einer oberen Verbindungsschicht voneinander. Die Vorrichtung umfaßt ein Halbleitersubstrat mit einem Bauelement. Eine untere Verbin­ dungsschicht, die elektrisch mit dem Bauelement verbunden ist, ist auf dem Halbleitersubstrat gebildet. Ein Isolationsfilm vom Si­ liziumtyp ist so auf dem Halbleitersubstrat vorgesehen, daß er die untere Verbindungsschicht bedeckt. Es ist ein Siliziumketten- Harzfilm mit einem zugefügten UV-Absorptionsmittel zum Bedecken des Isolationsfilmes vom Siliziumtyp geschaffen, zum Ausgleichen der Oberfläche des Isolationsfilmes vom Siliziumtyp. Ein durch­ gehendes Loch ist sich durch den Siliziumketten-Harzfilm und den Isolationsfilm vom Siliziumtyp erstreckend gebildet, zum Frei­ legen eines Teiles der Oberfläche der unteren Verbindungs­ schicht. Eine obere Verbindungsschicht, die über das durchge­ hende Loch elektrisch mit der unteren Verbindungsschicht ver­ bunden ist, ist auf dem Siliziumketten-Harzfilm vorgesehen.A semiconductor device includes an interlayer insulation film for insulation a lower connection layer and one upper connection layer from each other. The device comprises a semiconductor substrate with a component. A lower verb is layer that is electrically connected to the component formed on the semiconductor substrate. An insulation film from Si Silicon type is provided on the semiconductor substrate so that it covered the lower tie layer. It's a silicon chain Resin film with an added UV absorber to cover  of the silicon-type insulation film created to compensate the surface of the silicon type insulation film. A through going hole is through the silicon chain resin film and the Silicon type insulation film formed extending to free lay part of the surface of the lower connection layer. An upper connection layer that runs through the existing hole electrically with the lower connection layer is bonded is provided on the silicon chain resin film.

Der Siliziumketten-Harzfilm weist die folgende Formel auf:The silicon chain resin film has the following formula:

wobei R₁ eine Phenylgruppe oder eine niedere Alkylgruppe R₂ ein Wasser­ stoffatom oder eine niedere Alkylgruppe bezeichnet, sowie n eine ganze Zahl zwischen 20 und 1000 ist. wherein R₁ is a phenyl group or lower alkyl group R₂ is water designated atom or a lower alkyl group, and n is a whole Number is between 20 and 1000.  

Ein Verfahren betrifft die Herstellung einer Halbleitervorrichtung mit einem Zwischen­ schichtisolationsfilm zum Isolieren und Trennen einer unteren Verbindungsschicht und einer oberen Verbindungsschicht, der auf der unteren Verbindungsschicht gebildet ist, voneinander, sowie mit einem durchgehenden Loch, das in dem Zwischenschichtiso­ lationsfilm gebildet ist, zum Verbinden der unteren Verbin­ dungsschicht und der oberen Verbindungsschicht. Bei diesen Verfahren wird zuerst ein Halbleitersubstrat mit einem Bauelement vorbereitet. Eine elektrisch mit dem Bauelement verbundene untere Verbindungsschicht wird auf dem Halbleitersubstrat gebildet. Ein Isolationsfilm vom Siliziumtyp wird so auf dem Halbleitersub­ strat gebildet, daß er die untere Verbindungsschicht bedeckt. Ein Siliziumketten-Harzfilm mit der obigen Strukturformel (1) einschließlich einem UV-Absorptionsmittel wird zum Bedecken des Isolationsfilmes vom Siliziumtyp gebildet, um die Oberfläche des Isolationsfilmes vom Siliziumtyp auszugleichen. Ein Photoresist ist auf dem Siliziumketten-Harzfilm gebildet. Das Photoresist wird selektiv mit ultravioletten Strahlen durchstrahlt, so daß ein zum Bilden des durchgehenden Loches benötigter Öffnungsbe­ reich im Photoresist gebildet werden kann. Das Photoresist wird dann entwickelt, wodurch der Öffnungsabschnitt gebildet wird. Der Siliziumketten-Harzfilm und der Isolationsfilm vom Sili­ ziumtyp werden dann unter Benutzung des Photoresist mit dem darin gebildeten Öffnungsbereich als Maske geätzt, wodurch das durchgehende Loch gebildet wird, welches sich durch den Sili­ ziumketten-Harzfilm und den Isolationsfilm vom Siliziumtyp er­ streckt. Eine über das durchgehende Loch elektrisch mit der unteren Verbindungsschicht verbundene obere Verbindungsschicht wird auf dem Siliziumketten-Harzfilm gebildet.One method concerns the Manufacture of a semiconductor device with an intermediate Layer insulation film for isolating and separating a lower one Tie layer and an upper tie layer based on the lower connection layer is formed, from each other, as well with a through hole that is in the interlayer iso  lation film is formed to connect the lower connec layer and the upper connection layer. With these The first method is a semiconductor substrate with a component prepared. A lower one electrically connected to the device The connection layer is formed on the semiconductor substrate. On Silicon type insulation film is thus on the semiconductor sub strat formed that it covers the lower connecting layer. A silicon chain resin film having the above structural formula (1) including a UV absorber is used to cover the Silicon type insulation film formed to the surface of the Compensate insulation film of silicon type. A photoresist is formed on the silicon chain resin film. The photoresist is selectively irradiated with ultraviolet rays, so that an opening portion required to form the through hole can be richly formed in the photoresist. The photoresist is then developed, thereby forming the opening portion. The silicon chain resin film and the insulation film from the sili ziumtype are then using the photoresist with the etched therein opening area as a mask, whereby the through hole is formed, which is through the Sili zium chain resin film and the silicon type insulation film stretches. One electrically through the through hole with the lower connection layer connected upper connection layer is formed on the silicon chain resin film.

Bei der Halbleitervorrichtung nach Anspruch 1 wird der Siliziumketten-Harzfilm mit der Struktur­ formel (1) auf dem Isolationsfilm vom Siliziumtyp gebildet. Da der Zwischenschichtisolationsfilm aus diesen Filmen (dem Iso­ lationsfilm vom Siliziumtyp und dem Siliziumketten-Harzfilm) gebildet ist, wird die Oberfläche des Isolationszwischen­ schichtfilmes glatt. Da das UV-Absorptionsmittel dem Silizium­ ketten-Harzfilm hinzugefügt wird, wird ebenfalls keine Vermin­ derung der Abmessungsgenauigkeit des durchgehenden Loches durch den Haloeffekt von ultravioletten Strahlen bewirkt, selbst wenn die untere Verbindung ein hochreflektierender Film ist, wie ein Aluminiumverbindungsfilm oder dergleichen. Als Ergebnis wird eine hochgradig zuverlässige Halbleitervorrichtung erhalten.In the semiconductor device according to claim 1 becomes the silicon chain resin film with the structure Formula (1) formed on the silicon film insulation film. There  the interlayer insulation film from these films (the Iso silicon film and silicon chain resin film) is formed, the surface of the insulation between layered film smooth. Because the UV absorber is the silicon chain resin film is added, no min change in the dimensional accuracy of the through hole causes the halo effect of ultraviolet rays even if the bottom link is a highly reflective film, like a Aluminum compound film or the like. As a result obtain a highly reliable semiconductor device.

Bei den Verfahren zum Herstellen der Halbleitervor­ richtung weist der Siliziumketten-Harzfilm das hinzugefügte UV- Absorptionsmittel auf. Selbst wenn ein hochreflektierender Film, wie eine Aluminiumverbindungsschicht, unter dem Siliziumketten- Harzfilm existiert, tritt daher keine Lichthofbildung (Halo­ effekt) von ultravioletten Strahlen beim Bilden des durchge­ henden Loches auf. Als Ergebnis kann das durchgehende Loch mit hoher Abmessungsgenauigkeit gebildet werden.In the process of manufacturing the semiconductors the silicon chain resin film points the added UV Absorbent. Even if a highly reflective film, like an aluminum compound layer, under the silicon chain Resin film exists, therefore no halation occurs (halo effect) of ultraviolet rays when forming the through hole. As a result, the through hole can with high dimensional accuracy.

Es folgt die Beschreibung von Ausführungsbeispielen anhand der Figuren.The follows Description of exemplary embodiments using the Characters.

Von den Figuren zeigen: From the figures show:  

Fig. 1a-g teilweise Schnittansichten einer Halbleiter­ vorrichtung mit jedem Prozeßschritt in der Reihenfolge eines Herstellungsverfahrens entsprechend einer Ausführungsform, FIG. 1a-g are partial sectional views of a semiconductor device having each process step in the order of a manufacturing method according to an embodiment,

Fig. 2a-f teilweise Schnittansichten einer Halbleiter­ vorrichtung mit jedem Prozeßschritt in der Reihenfolge eines Herstellungsverfahrens entsprechend einer weiteren Ausführungsform, FIGS. 2a-f are partial sectional views of a semiconductor device having each process step in the order of a manufacturing method according to another embodiment,

Fig. 3 eine Schnittansicht einer herkömmlichen Halbleitervorrichtung, Fig. 3 is a sectional view of a conventional semiconductor device,

Fig. 4 eine Schnittansicht einer Halbleitervorrichtung zum Beschreiben eines Problems beim Bilden eines durchgehenden Loches bei einem herkömmlichen Verfahren. Fig. 4 is a sectional view of a semiconductor device for describing a problem in forming a through hole in a conventional method.

Ausführungsform 1Embodiment 1

Die Ausführungsform 1 wird auf einen Fall angewandt, bei dem ein Siliziumketten-Harzfilm für den gesamten Zwischenschichtisolations­ film benutzt wird.Embodiment 1 is applied to a case where a Silicon chain resin film for the entire interlayer insulation film is used.

Die Fig. 1 ist eine teilweise Schnittansicht einer Halbleiter­ vorrichtung mit jedem Prozeßschritt in der Reihenfolge eines Verfahrens zum Herstellen der Halbleitervorrichtung entsprechend einer weiteren Ausführungsform. Fig. 1 is a partial sectional view of a semiconductor device with each process step in the order of a method for manufacturing the semiconductor device according to another embodiment.

Wie in Fig. 1(a) gezeigt, wird eine Sperrmetallschicht 41 mit Titannitridfilm durch Sputtern oder einen RTP-Prozeß auf einem Siliziumsubstrat (oder einem unterliegenden Isolationsfilm vom Siliziumtyp) 40 mit einem darauf gebildeten Halbleiterelement (nicht gezeigt) abgelagert. Die Sperrmetallschicht 41 ist ge­ bildet, um das Ablagern von Si eines Al-Si-Cu-Legierungsfilmes 42, der danach gebildet werden soll, auf der Oberfläche des Siliziumsubstrates 1 zu verhindern. Der Al-Si-Cu-Verbindungsfilm 42 wird auf der Sperrmetallschicht 41 durch Sputtern aufge­ bracht. Dann werden die Sperrmetallschicht 41 und der Al-Si-Cu- Legierungsfilm 42 durch Photolithographie bemustert. As shown in Fig. 1 (a), a barrier metal layer 41 having a titanium nitride film is deposited by sputtering or an RTP process on a silicon substrate (or an underlying silicon type insulating film) 40 with a semiconductor element (not shown) formed thereon. The barrier metal layer 41 is formed to prevent Si from depositing an Al-Si-Cu alloy film 42 to be formed thereafter on the surface of the silicon substrate 1 . The Al-Si-Cu compound film 42 is applied to the barrier metal layer 41 by sputtering. Then, the barrier metal layer 41 and the Al-Si-Cu alloy film 42 are patterned by photolithography.

Wie in Fig. 1(b) gezeigt, ist ein Zwischenschichtisolationsfilm 43 auf dem Siliziumsubstrat 1 zum Bedecken des Al-Si-Cu-Legie­ rungsfilmes 42 gebildet. Als Zwischenschichtisolationsfilm 43 wurde ein Siliziumketten-Harzfilm benutzt, mit 20 bis 120 Ge­ wichtsprozent von hinzugefügtem UV-Absorptionsmittel, und mit der nachfolgenden Strukturformel. Wenn die Menge von UV- Absorptionsmittel 20 Gewichtsprozent oder weniger beträgt, ist die Fähigkeit zum Vermindern des Durchtretens von ultravioletten Strahlen vermindert, während, wenn die Menge von enthaltenem UV- Absorptionsmittel oberhalb von 120 Gewichtsprozent liegt, keine gleichmäßige Dicke erzielt werden kann.As shown in FIG. 1 (b), an interlayer insulation film 43 is formed on the silicon substrate 1 for covering the Al-Si-Cu alloy film 42 . As the interlayer insulation film 43 , a silicon chain resin film was used, with 20 to 120% by weight of added UV absorber, and with the following structural formula. If the amount of the UV absorber is 20% by weight or less, the ability to reduce the transmission of ultraviolet rays is reduced, while if the amount of the UV absorber contained is more than 120% by weight, a uniform thickness cannot be obtained.

wobei R₁ eine Phenylgruppe oder eine niedere Alkylgruppe, R₂ ein Wasser­ stoffatom oder eine niedere Alkylgruppe bezeichnet, und n eine ganze Zahl zwischen 20 und 1000 ist.wherein R₁ is a phenyl group or lower alkyl group, R₂ is water denotes atom of atom or a lower alkyl group, and n is a whole Number is between 20 and 1000.

Vorzugsweise wird als UV-Absorptionsmittel ein Farbstoff wie PC- Red-212P, PC-Yellow-2P oder ein Pigment wie CROMOPHTAL-Scarlet-R, CROMOPHTAL-Scarlet-RN, CROMOPHTAL-RED-G, CROMOPHTAL-Scarlet-BR, CROMOPHTAL-Yellow-A2R, CROMOPHTAL-Orange-2G, CROMOPHTAL- Orange-4R, CROMOPHTAL-Brown-5R, CROMOPHTAL-Yellow-3G, CROMOPHTAL-Yellow-GR, IRGAZIN-Yellow-2RLT, IRGAZIN-Yellow-3RLTN, IRGAZIN-Yellow-2GLT, IRGAZIN-Yellow-2GLTS, CROMOPHTAL-Yellow-8G, CROMOPHTAL-Yellow-6G.A dye such as PC is preferably used as the UV absorber. Red-212P, PC-Yellow-2P or a pigment like CROMOPHTAL-Scarlet-R, CROMOPHTAL-Scarlet-RN, CROMOPHTAL-RED-G, CROMOPHTAL-Scarlet-BR, CROMOPHTAL-Yellow-A2R, CROMOPHTAL-Orange-2G, CROMOPHTAL- Orange-4R, CROMOPHTAL-Brown-5R, CROMOPHTAL-Yellow-3G, CROMOPHTAL-Yellow-GR, IRGAZIN-Yellow-2RLT, IRGAZIN-Yellow-3RLTN, IRGAZIN-Yellow-2GLT, IRGAZIN-Yellow-2GLTS, CROMOPHTAL-Yellow-8G,  CROMOPHTAL-Yellow-6G.

Der Zwischenschichtisolationsfilm 43 wird bei einer Temperatur von etwa 250°C ausgehärtet, wodurch seine Oberfläche glatt gemacht wird.The interlayer insulation film 43 is cured at a temperature of about 250 ° C, making its surface smooth.

Wie in Fig. 1(c) gezeigt, wird ein Photoresistfilm 44 vom positiven Typ auf dem Isolationszwischenschichtfilm 43 gebildet.As shown in Fig. 1 (c), a positive type photoresist film 44 is formed on the interlayer insulation film 43 .

Wie in den Fig. 1(c) und (d) gezeigt, wird ein Öffnungs­ bereich (Apertur) 44a, der zum Bilden eines durchgehenden Loches notwendig ist, im Positiv-Photoresist 44 durch Photolithographie gebildet, unter Benutzung einer Maske 33.As shown in Figs. 1 (c) and (d), an opening area (aperture) 44 a, which is necessary for forming a through hole, is formed in the positive photoresist 44 by photolithography, using a mask 33 .

Wie in den Fig. 1(d) und (e) gezeigt, wird der Zwischen­ schichtisolationsfilm 43 selektiv geätzt, unter Benutzung des Musters des Positiv-Photoresists 44 als Maske, durch eine Kom­ bination von Naßätzen mit einer wäßrigen Lösung von Fluorwasser­ stoffsäure und reaktivem Ionenätzen unter Benutzung von CHF₃ und O₂ als Hauptkomponentengase. Dieses selektive Ätzen bildet ein durchgehendes Loch 45 zum Freilegen eines Teiles der Ober­ fläche des Al-Si-Cu-Legierungsfilmes 42 im Zwischenschichtiso­ lationsfilm 43. Danach werden das verbleibende Photoresist und ein Reaktionsprodukt, das beim Ätzen des Zwischenschichtiso­ lationsfilmes 43 erzeugt wurde, durch eine naßchemische Be­ handlung mit organischen Alkalien und durch Abspülen mit Wasser entfernt.As shown in Figs. 1 (d) and (e), the interlayer insulation film 43 is selectively etched using the pattern of the positive photoresist 44 as a mask by a combination of wet etching with an aqueous solution of hydrofluoric acid and reactive Ion etching using CHF₃ and O₂ as the main component gases. This selective etching forms a through hole 45 for exposing a part of the upper surface of the Al-Si-Cu alloy film 42 in the interlayer insulation film 43 . Thereafter, the remaining photoresist and a reaction product, which was generated during the etching of the interlayer insulation film 43 , are removed by wet chemical treatment with organic alkalis and by rinsing with water.

Wie in Fig. 1(e) gezeigt, weist zum Zeitpunkt des Ätzens die Oberfläche des Al-Si-Cu-Legierungsfilmes 42 eine angegriffene Al-Schicht auf, die durch Ausgesetztsein von Plasma der CHF₃ und O₂-Gase gebildet wurde. Um die angegriffene Al-Schicht zu ent­ fernen, wird die Oberfläche des Al-Si-Cu-Legierungsfilmes 42 durch Ar-Ionen sputtergeätzt.As shown in Fig. 1 (e), at the time of the etching, the surface of the Al-Si-Cu alloy film 42 has an attacked Al layer formed by exposure to plasma of the CHF₃ and O₂ gases. In order to remove the attacked Al layer, the surface of the Al-Si-Cu alloy film 42 is sputter-etched by Ar ions.

Wie in Fig. 1(f) gezeigt, wird ein Al-Si-Cu-Legierungsfilm 46 auf dem Zwischenschichtisolationsfilm 43 durch Sputtern abge­ lagert, zum Füllen des durchgehenden Loches 45. As shown in FIG. 1 (f), an Al-Si-Cu alloy film 46 is deposited on the interlayer insulation film 43 by sputtering to fill the through hole 45 .

Wie in Fig. 1(g) gezeigt, wird ein Photoresistfilm (nicht ge­ zeigt) auf dem Al-Si-Cu-Legierungsfilm 46 gebildet und durch Photolithographie bemustert. Der Al-Si-Cu-Legierungsfilm 46 wird beispielsweise durch Plasmaätzen mit dem erhaltenen Resistmuster als Maske bemustert. Danach wird der Photoresistfilm zum Erhalten eines Musters des Al-Si-Cu-Legierungsfilmes 46 ent­ fernt, der als obere Verbindungsschicht dient. Dann wird der gesamte Wafer bei 400 bis 450°C thermisch behandelt. Der Al-Si- Cu-Legierungsfilm 42 als untere Verbindungsschicht wird elek­ trisch mit dem als obere Verbindungsschicht dienenden Al-Si-Cu- Legierungsfilm 46 über ein durchgehendes Loch 45 durch diese thermische Behandlung verbunden. Danach wird ein Passivierungs­ film 47 über dem Siliziumsubstrat 40 durch CVD aufgebracht.As shown in Fig. 1 (g), a photoresist film (not shown) is formed on the Al-Si-Cu alloy film 46 and patterned by photolithography. The Al-Si-Cu alloy film 46 is patterned, for example, by plasma etching with the resist pattern obtained as a mask. Thereafter, the photoresist film is removed to obtain a pattern of the Al-Si-Cu alloy film 46 , which serves as an upper tie layer. Then the entire wafer is thermally treated at 400 to 450 ° C. The Al-Si-Cu alloy film 42 as the lower connection layer is electrically connected to the Al-Si-Cu alloy film 46 serving as the upper connection layer via a through hole 45 by this thermal treatment. Then a passivation film 47 is applied over the silicon substrate 40 by CVD.

Wie in Fig. 1(c) gezeigt, da bei dieser Ausführungsform das UV- Absorptionsmittel zum Siliziumketten-Harzfilm des Zwischen­ schichtisolationsfilmes 43 hinzugefügt ist, werden die durch das positive Photoresist 44 hindurchlaufenden Ultraviolettstrahlen 34 durch das UV-Absorptionsmittel im Zwischenschichtisolations­ film 43 absorbiert und erreichen nicht den Al-Si-Cu-Legierungs­ film 42 des hochreflektierenden Filmes. Folglich kann der Halo­ effekt der ultravioletten Strahlen effektiv vermieden werden. Zusätzlich, wie in Fig. 1(d) gezeigt, können Öffnungsbereiche 44a mit demselben Durchmesser wie der Öffnungsbereich der Photomaske 33 im positiven Photoresist 44 gebildet werden. Außerdem kann, wie in Fig. 1(e) gezeigt, ein durchgehendes Loch 45 mit hoher Abmessungsgenauigkeit erhalten werden.As shown in Fig. 1 (c), since in this embodiment the UV absorber of is added to the interlayer insulation film 43 to the silicon chain resin film, passing through the positive photoresist 44 ultraviolet ray 34 film by the UV absorber in the interlayer insulation 43 is absorbed and do not reach the Al-Si-Cu alloy film 42 of the highly reflective film. As a result, the halo effect of the ultraviolet rays can be effectively avoided. In addition, as shown in Fig. 1 (d), opening areas 44 a with the same diameter as the opening area of the photomask 33 can be formed in the positive photoresist 44 . In addition, as shown in Fig. 1 (e), a through hole 45 with high dimensional accuracy can be obtained.

Ausführungsform 2Embodiment 2

Die Fig. 2 zeigt eine Ausführungform, die auf einen Fall angewendet wird, bei welchem ein Siliziumketten-Harzfilm mit einem UV-Absorptionsmittel als Teil eines Zwischenschichtiso­ lationsfilm benutzt wird. Fig. 2 shows an embodiment applied to a case in which a silicon chain resin film with a UV absorber is used as part of an interlayer insulation film.

Wie in Fig. 2(a) gezeigt, ist ein Al-Si-Cu-Legierungsfilm 42 (untere Verbindungsschicht) über einem Siliziumsubstrat 40 mit einer dazwischenliegenden Sperrmetallschicht 41 gebildet. Ein als unterer Zwischenschichtisolationsfilm 47 dienender Sili­ ziumoxidfilm ist so gebildet, daß er den Al-Si-Cu-Legierungsfilm 42 bedeckt. Ein Siliziumketten-Harzfilm 48 mit dem oben erwähnten hinzugefügten UV-Absorptionsmittel wird zum Auffüllen der Aussparungsbereiche in der Oberfläche des unteren Zwischen­ schichtisolationsfilmes 47 benutzt. Zu diesem Zeitpunkt ist es wichtig, den Siliziumketten-Harzfilm 48 anzuwenden, so daß er auch oberhalb des Al-Si-Cu-Legierungsfilmes 42 verbleibt.As shown in FIG. 2 (a), an Al-Si-Cu alloy film 42 (lower connection layer) is formed over a silicon substrate 40 with a barrier metal layer 41 therebetween. A serving as the lower interlayer insulating film 47 Sili ziumoxidfilm is formed so that it covered the 42 Al-Si-Cu alloy film. A silicon chain resin film 48 with the above-mentioned added UV absorber is used to fill up the recessed areas in the surface of the lower interlayer insulation film 47 . At this time, it is important to apply the silicon chain resin film 48 so that it also remains above the Al-Si-Cu alloy film 42 .

Ein oberer Isolationszwischenschichtfilm 49 eines Siliziumoxid­ filmes wird auf dem Siliziumketten-Harzfilm 48 gebildet.An upper interlayer insulation film 49 of a silicon oxide film is formed on the silicon chain resin film 48 .

Wie in Fig. 2(b) gezeigt, wird ein Resist 44 auf dem oberen Isolationschichtzwischenfilm 49 gebildet.As shown in FIG. 2 (b), a resist 44 is formed on the upper insulation layer intermediate film 49 .

Wie in den Fig. 2(b) und (c) gezeigt, wird ein Aperturbereich 44a (Öffnungsbereich), der zum Bilden eines durchgehenden Loches notwendig ist, im Photoresist 44 durch Lithographie unter Be­ nutzung einer Photomaske 33 gebildet.As shown in FIGS. 2 (b) and (c), an aperture area 44 a (opening area) necessary for forming a through hole is formed in the photoresist 44 by lithography using a photomask 33 .

Wie in den Fig. 2(c) und (d) gezeigt, werden die Isolations­ zwischenschichtfilme (47, 48 und 49) durch Benutzung des Photo­ resists 44 geätzt, mit einem Öffnungsbereich 44a als Maske, zum Bilden eines durchgehenden Loches 50 zum Freilegen eines Teiles der Oberfläche des Al-Si-Cu-Legierungsfilmes 42. Das Photoresist 44 wird dann entfernt.As shown in Figs. 2 (c) and (d), the interlayer insulation films ( 47 , 48 and 49 ) are etched by using the photo resist 44 , with an opening area 44a as a mask, to form a through hole 50 for exposure a part of the surface of the Al-Si-Cu alloy film 42 . The photoresist 44 is then removed.

Wie in Fig. 2(e) gezeigt, wird eine obere Aluminiumverbin­ dungsschicht 51, die elektrisch mit dem Al-Si-Cu-Legierungsfilm 42 über das durchgehende Loch 50 zu verbinden ist, auf dem oberen Isolationszwischenschichtfilm 49 gebildet.As shown in FIG. 2 (e), an upper aluminum compound layer 51 to be electrically connected to the Al-Si-Cu alloy film 42 through the through hole 50 is formed on the upper interlayer insulation film 49 .

Wie in Fig. 2(f) gezeigt, wird die obere Aluminiumverbindungs­ schicht 51 bemustert, und dann wird ein Passivierungsfilm 52 auf den oberen Isolationszwischenschichtfilm 49 gebildet, zum Be­ decken der oberen Aluminiumverbindungsschicht 51.As shown in FIG. 2 (f), the upper aluminum interconnection layer 51 is patterned, and then a passivation film 52 is formed on the upper insulation interlayer film 49 to cover the upper aluminum interconnection layer 51 .

Wie in der Fig. 2(b) gezeigt, laufen bei dieser Ausführungsform ultraviolette Strahlen 34, die auf das Photoresist 44 gerichtet werden, durch das Photoresist 44 und den oberen Isolationszwi­ schenschichtfilm 49 und treffen auf den Siliziumketten-Harzfilm 48 mit dem UV-Absorptionsmittel. Zu diesem Zeitpunkt werden die ultravioletten Strahlen 34 durch das im Siliziumketten-Harzfilm 48 enthaltene UV-Absorptionsmittel absorbiert und erreichen nicht den Al-Si-Cu-Legierungsfilm 42. Daher wird der Haloeffekt der ultravioletten Strahlen vermindert und die Abmessungsgenau­ igkeit des Durchmessers des durchgehenden Loches nicht ver­ schlechtert. Als Ergebnis kann eine hochzuverlässige Halbleiter­ vorrichtung erreicht werden.As shown in Fig. 2 (b), in this embodiment, ultraviolet rays 34 , which are directed onto the photoresist 44 , pass through the photoresist 44 and the upper interlayer insulating film 49 and hit the silicon chain resin film 48 with the UV absorber . At this time, the ultraviolet rays 34 are absorbed by the UV absorber contained in the silicon chain resin film 48 and do not reach the Al-Si-Cu alloy film 42 . Therefore, the halo effect of the ultraviolet rays is reduced and the dimensional accuracy of the diameter of the through hole is not deteriorated. As a result, a highly reliable semiconductor device can be achieved.

Claims (11)

1. Halbleitervorrichtung mit einem Isolationszwischenschichtfilm zum Trennen und Isolieren einer unteren Verbindungsschicht von einer oberen Verbindungsschicht, der auf der unteren Verbindungsschicht gebildet ist, mit
einem ein Bauelement aufweisenden Halbleitersubstrat (40),
einer unteren Verbindungsschicht (42), die auf dem Halbleiter­ substrat (40) gebildet ist, und elektrisch mit dem Bauelement ver­ bunden ist,
einem auf dem Halbleitersubstrat (40) gebildeten Siliziumtyp- Isolationsfilm (47) zum Bedecken der unteren Verbindungsschicht (42),
einem Siliziumketten-Harzfilm (48), der zum Bedecken des Sili­ ziumtyp-Isolationsfilmes (47) vorgesehen ist und ein hinzugefüg­ tes UV-Absorptionsmittel aufweist, zum Ausgleichen der Ober­ fläche des Siliziumtyp-Isolationsfilmes (47),
einem durchgehenden Loch (50), das den Siliziumketten-Harzfilm (48) und den Siliziumtyp-Isolationsfilm (47) durchdringt, zum Freilegen eines Teiles der Oberfläche der unteren Verbindungs­ schicht (42), und
einer oberen Verbindungsschicht (51), die auf dem Siliziumketten- Harzfilm (48) vorgesehen ist und elektrisch mit der unteren Verbindungsschicht (42) über das durchgehende Loch (50) verbunden ist,
wobei der Siliziumketten-Harzfilm die folgende allgemeine Strukturformel aufweist: wobei R₁ eine Phenylgruppe oder eine niedere Alkylgruppe bezeichnet, R₂ ein Wasser­ stoffatom oder eine niedere Alkylgruppe bezeichnet, und n eine ganze Zahl zwischen 20 und 1000 ist.1. A semiconductor device having an interlayer insulating film for separating and isolating a lower interconnection layer from an upper interconnection layer formed on the lower interconnection layer
a semiconductor substrate ( 40 ) having a component,
a lower connection layer ( 42 ) which is formed on the semiconductor substrate ( 40 ) and is electrically connected to the component,
a silicon type insulation film ( 47 ) formed on the semiconductor substrate ( 40 ) for covering the lower connection layer ( 42 ),
a silicon chain resin film ( 48 ) which is provided for covering the silicon-type insulation film ( 47 ) and has an added UV absorber to compensate for the surface of the silicon-type insulation film ( 47 ),
a through hole ( 50 ) penetrating the silicon chain resin film ( 48 ) and the silicon type insulation film ( 47 ) for exposing a part of the surface of the lower connection layer ( 42 ), and
an upper connection layer ( 51 ) provided on the silicon chain resin film ( 48 ) and electrically connected to the lower connection layer ( 42 ) through the through hole ( 50 ),
wherein the silicon chain resin film has the following general structural formula: wherein R₁ denotes a phenyl group or a lower alkyl group, R₂ denotes a hydrogen atom or a lower alkyl group, and n is an integer between 20 and 1000. 2. Halbleitervorrichtung mit einem Zwischenschichtisolationsfilm zum Trennen und Isolieren einer unteren Verbindungsschicht von einer oberen Verbindungsschicht, der auf der unteren Verbindungsschicht gebildet ist, mit
einem ein Bauelement aufweisenden Haltleitersubstrat (40),
einer unteren Verbindungsschicht (42), die auf dem Halbleiter­ substrat (40) gebildet ist und mit dem Bauelement elektrisch ver­ bunden ist, einem Siliziumketten-Harzfilm (43), der auf dem Haltleitersubstrat (40) so gebildet ist, daß er die untere Ver­ bindungsschicht (42) bedeckt und ein UV-Absorptionsmittel hinzugefügt aufweist, einem durchgehenden Loch (50), das in dem Siliziumketten-Harzfilm (43) vorgesehen ist, zum Freilegen eines Teiles der Oberfläche der unteren Verbindungsschicht (42), und einer oberen Verbindungsschicht (51), die auf dem Siliziumketten- Harzfilm (43) vorgesehen ist und elektrisch mit der unteren Verbindungsschicht (42) über das durchgehende Loch (50) verbunden ist,
wobei der Siliziumketten-Harzfilm (43) die allgemeine Struktur­ formel aufweist: wobei R₁ eine Phenylgruppe oder eine niedere Alkylgruppe, R₂ ein Wasserstoffatom oder eine niedere Alkylgruppe bezeichnet, und n eine ganze Zahl von 20 bis 1000 ist.2. A semiconductor device having an interlayer insulation film for separating and insulating a lower connection layer from an upper connection layer formed on the lower connection layer
a semiconductor substrate ( 40 ) having a component,
a lower connection layer ( 42 ) which is formed on the semiconductor substrate ( 40 ) and is electrically connected to the component, a silicon chain resin film ( 43 ) which is formed on the semiconductor substrate ( 40 ) so that it has the lower ver bonding layer ( 42 ) and having a UV absorber added, a through hole ( 50 ) provided in the silicon chain resin film ( 43 ) for exposing a part of the surface of the lower connecting layer ( 42 ), and an upper connecting layer ( 51 ) provided on the silicon chain resin film ( 43 ) and electrically connected to the lower connection layer ( 42 ) through the through hole ( 50 ),
wherein the silicon chain resin film ( 43 ) has the general structure formula: wherein R₁ denotes a phenyl group or a lower alkyl group, R₂ denotes a hydrogen atom or a lower alkyl group, and n is an integer from 20 to 1000. 3. Halbleitervorrichtung nach Anspruch 2, dadurch gekenn­ zeichnet, daß das UV-Absorptionsmittel ein Farbstoff ist, der ultraviolettes Licht im Bereich von 200 bis 500 nm absorbiert.3. A semiconductor device according to claim 2, characterized records that the UV absorber is a dye that is ultraviolet Absorbs light in the range of 200 to 500 nm. 4. Halbleitervorrichtung nach Anspruch 2, dadurch gekennzeich­ net, daß das UV-Absorptionsmittel ein Pigment ist, das ultraviolettes Licht im Bereich von 200 bis 500 nm absorbiert. 4. Semiconductor device according to claim 2, characterized in net that  the UV absorber is a pigment, the ultraviolet Absorbs light in the range of 200 to 500 nm.   5. Halbleitervorrichtung nach Anspruch 2, dadurch gekennzeich­ net, daß die Menge des enthaltenen UV-Absorptionsmittels im Bereich des 0,2- bis 1,2fachen des Siliziumkettenharzes liegt. 5. Semiconductor device according to claim 2, characterized in net that the amount of UV absorber contained in the area of 0.2 to 1.2 times of the silicon chain resin.   6. Verfahren zum Herstellen einer Halbleitervorrichtung mit einem Zwischenschichtisolationsfilm zum Trennen und Isolieren einer unteren Verbindungsschicht von einer oberen Verbindungsschicht, der ober­ halb der unteren Verbindungsschicht gebildet ist, wobei ein durchge­ hendes Loch im Zwischenschichtisolationsfilm zum Verbinden der unteren Verbindungsschicht mit der oberen Verbindungsschicht gebildet ist, mit den Schritten:
Vorbereiten eines Halbleitersubstrates (40) mit einem Bauelement,
Bilden einer unteren Verbindungsschicht (42), die elektrisch mit dem Bauelement auf dem Halbleitersubstrat (40) verbunden ist,
Bilden eines Siliziumketten-Harzfilmes (43) mit einem UV- Absorptionsmittel auf dem Halbleitersubstrat (40), so daß die untere Verbindungsschicht (42) bedeckt ist,
Aufbringen eines Photoresists (44) auf den Siliziumketten-Harz­ film (43),
selektives Durchstrahlen des Photoresists (44) mit Ultravio­ lettstrahlen (34), so daß ein Öffnungsbereich, der zum Bilden des durchgehenden Loches notwendig ist, im Photoresist (44) ge­ bildet werden kann,
Entwickeln des Photoresists (44), wodurch der Öffnungsbereich (44a) im Photoresist gebildet wird,
Ätzen des Siliziumketten-Harzfilmes (43) unter Benutzung des Photoresists (44) mit dem darin gebildeten Öffnungsbereich (44a) als Maske, wodurch das durchgehende Loch (45) im Siliziumketten- Harzfilm (43) gebildet wird, und
Bilden einer oberen Verbindungsschicht (46), die elektrisch mit der unteren Verbindungsschicht (42) über das durchgehende Loch (45) verbunden ist, auf dem Siliziumketten-Harzfilm (43), wobei der Siliziumketten-Harzfilm die folgende allgemeine Strukturformel aufweist: wobei R₁ eine Phenylgruppe oder eine niedere Alkylgruppe, R₂ ein Wasserstoffatom oder eine niedere Alkylgruppe bezeichnet, und n eine ganze Zahl zwischen 20 und 1000 ist.6. A method of manufacturing a semiconductor device having an interlayer insulation film for separating and isolating a lower interconnection layer from an upper interconnection layer formed above the lower interconnection layer, wherein a through hole is formed in the interlayer insulation film for connecting the lower interconnection layer to the upper connection layer, with the steps:
Preparing a semiconductor substrate ( 40 ) with a component,
Forming a lower connection layer ( 42 ), which is electrically connected to the component on the semiconductor substrate ( 40 ),
Forming a silicon chain resin film ( 43 ) with a UV absorber on the semiconductor substrate ( 40 ) so that the lower connection layer ( 42 ) is covered,
Applying a photoresist ( 44 ) to the silicon chain resin film ( 43 ),
selective irradiation of the photoresist ( 44 ) with ultraviolet rays ( 34 ), so that an opening area, which is necessary for forming the through hole, can be formed in the photoresist ( 44 ),
Developing the photoresist ( 44 ), whereby the opening area ( 44 a) is formed in the photoresist,
Etching the silicon chain resin film ( 43 ) using the photoresist ( 44 ) with the opening portion ( 44 a) formed therein as a mask, thereby forming the through hole ( 45 ) in the silicon chain resin film ( 43 ), and
Forming an upper tie layer ( 46 ) electrically connected to the lower tie layer ( 42 ) through the through hole ( 45 ) on the silicon chain resin film ( 43 ), the silicon chain resin film having the following general structural formula: wherein R₁ denotes a phenyl group or a lower alkyl group, R₂ denotes a hydrogen atom or a lower alkyl group, and n is an integer between 20 and 1000. 7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß die Menge des enthaltenen UV-Absorptionsmittel im Bereich des 0,2- bis 1,2fachen des Siliziumkettenharzes liegt.7. The method according to claim 6, characterized in that the amount of UV absorber contained in the area is 0.2 to 1.2 times the silicon chain resin. 8. Verfahren nach Anspruch 6 oder 7, dadurch gekennzeichnet, daß das UV-Absorptionsmittel ein Pigment oder ein Farbstoff ist, das ultraviolette Strahlen im Bereich von 200 bis 500 nm absorbiert.8. The method according to claim 6 or 7, characterized in that the UV absorber is a pigment or a dye that absorbs ultraviolet rays in the range of 200 to 500 nm. 9. Verfahren zum Herstellen einer Halbleitervorrichtung mit einem Zwischenschichtisolationsfilm zum Trennen und Isolieren einer unteren Verbindungsschicht von einer oberen Verbindungsschicht, der oberhalb der unteren Verbindungsschicht gebildet ist, wobei ein durch­ gehendes Loch im Zwischenschichtisolationsfilm zum Verbinden der unteren Verbindungsschicht mit der oberen Verbindungsschicht gebildet ist, mit den Schritten:
Vorbereiten eines ein Bauelement aufweisenden Halbleitersubstrates (40),
Bilden einer unteren Verbindungsschicht (42), die elektrisch mit dem Bauelement verbunden ist, auf dem Halbleitersubstrat,
Bilden eines Siliziumtyp-Isolationsfilmes (47) auf dem Halbleiter­ substrat (40) zum Bedecken der unteren Verbindungsschicht (42),
Bilden eines Siliziumketten-Harzfilmes (48) mit einem UV- Absorptionsmittel, so daß der Siliziumtyp-Isolationsfilm (47) bedeckt ist, zum Ausgleichen der Oberfläche des Siliziumtyp- Isolationsfilmes (47),
Bilden eines Photoresists (44) auf dem Siliziumketten-Harzfilm (48),
selektives Durchstrahlen des Photoresists (44) mit ultravioletten Strahlen (34), so daß ein Öffnungsbereich, der zum Bilden des durchgehenden Loches notwendig ist, im Photoresist (44) ge­ bildet werden kann,
Entwickeln des Photoresists (44) und dadurch Bilden des Öffnungsbereiches (44a) im Photoresist (44),
Ätzen des Siliziumketten-Harzfilmes und des Siliziumtyp-Isolations­ filmes unter Benutzung des Photoresists (44) mit dem Öff­ nungsbereich (44a) darin als Maske, dadurch Herstellen des durchgehenden Loches (50), das den Siliziumketten-Harzfilm (48) und den Siliziumtyp-Isolationsfilm (47) durchdringt, und
Bilden einer oberen Verbindungsschicht (51), die elektrisch mit der unteren Verbindungsschicht (52) über das durchgehende Loch (50) verbunden ist, auf dem Siliziumketten-Harzfilm (48), wobei der Siliziumketten-Harzfilm die folgende allgemeine Strukturformel aufweist: wobei R¹ eine Phenylgruppe oder eine niedere Alkylgruppe, R₂ ein Wasser­ stoffatom oder eine niedere Alkylgruppe bezeichnet, und n eine ganze Zahl zwischen 20 und 1000 ist.9. A method of manufacturing a semiconductor device having an interlayer insulation film for separating and isolating a lower interconnection layer from an upper interconnection layer formed above the lower interconnection layer, wherein a through hole is formed in the interlayer insulation film for connecting the lower interconnection layer to the upper connection layer the steps:
Preparing a semiconductor substrate ( 40 ) having a component,
Forming a lower connection layer ( 42 ), which is electrically connected to the component, on the semiconductor substrate,
Forming a silicon-type insulation film ( 47 ) on the semiconductor substrate ( 40 ) to cover the lower connection layer ( 42 ),
Forming a silicon chain resin film ( 48 ) with a UV absorber so that the silicon type insulating film ( 47 ) is covered to level the surface of the silicon type insulating film ( 47 ),
Forming a photoresist ( 44 ) on the silicon chain resin film ( 48 ),
selective irradiation of the photoresist ( 44 ) with ultraviolet rays ( 34 ) so that an opening area, which is necessary for forming the through hole, can be formed in the photoresist ( 44 ),
Developing the photoresist ( 44 ) and thereby forming the opening area ( 44 a) in the photoresist ( 44 ),
Etching the silicon chain resin film and the silicon type insulation film using the photoresist ( 44 ) with the opening area ( 44 a) therein as a mask, thereby making the through hole ( 50 ), the silicon chain resin film ( 48 ) and the silicon type Insulation film ( 47 ) penetrates, and
Forming an upper tie layer ( 51 ) electrically connected to the lower tie layer ( 52 ) through the through hole ( 50 ) on the silicon chain resin film ( 48 ), the silicon chain resin film having the following general structural formula: wherein R¹ is a phenyl group or a lower alkyl group, R₂ is a hydrogen atom or a lower alkyl group, and n is an integer between 20 and 1000. 10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß die Menge von enthaltenem UV-Absorptionsmittel im Bereich von 20 bis 120 Gewichtsprozent liegt.10. The method according to claim 9, characterized in that the amount of UV absorber contained in the range of 20 up to 120 percent by weight. 11. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß das UV-Absorptionsmittel ein Pigment oder ein Farbstoff ist, der ultraviolette Strahlen im Bereich von 200 bis 500 nm absorbiert.11. The method according to claim 9, characterized in that the UV absorber is a pigment or a dye which absorbs ultraviolet rays in the range of 200 to 500 nm.
DE4345236A 1992-01-16 1993-01-08 Semiconductor structure and its prepn. Expired - Fee Related DE4345236C2 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP4005928A JPH05190684A (en) 1992-01-16 1992-01-16 Semiconductor device and manufacture thereof
DE4300355A DE4300355C2 (en) 1992-01-16 1993-01-08 Semiconductor device and manufacturing method

Publications (1)

Publication Number Publication Date
DE4345236C2 true DE4345236C2 (en) 1996-12-12

Family

ID=25922155

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4345236A Expired - Fee Related DE4345236C2 (en) 1992-01-16 1993-01-08 Semiconductor structure and its prepn.

Country Status (1)

Country Link
DE (1) DE4345236C2 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0021818A1 (en) * 1979-06-21 1981-01-07 Fujitsu Limited Improved electronic device having multilayer wiring structure
DE3834241A1 (en) * 1987-11-25 1989-06-08 Mitsubishi Electric Corp SEMICONDUCTOR DEVICE

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0021818A1 (en) * 1979-06-21 1981-01-07 Fujitsu Limited Improved electronic device having multilayer wiring structure
DE3834241A1 (en) * 1987-11-25 1989-06-08 Mitsubishi Electric Corp SEMICONDUCTOR DEVICE

Similar Documents

Publication Publication Date Title
DE4300355A1 (en)
DE2460988C2 (en) A method of depositing a pattern from a thin film on an inorganic substrate
DE10392412T5 (en) Method of manufacturing a semiconductor device and semiconductor device
DE4214391C2 (en) Semiconductor integrated circuit structure and method of manufacturing the same
DE3030653C2 (en) Process for the production of semiconductor devices
DE19525745A1 (en) Process for forming a coverage pattern
DE4102422A1 (en) METHOD FOR PRODUCING A LADDER STRUCTURE OF A SEMICONDUCTOR DEVICE ARRANGED IN MULTIPLE LEVELS
DE102004002902A1 (en) Manufacturing process for an electronic component
DE102006014852A1 (en) Semiconductor wafer used in integrated circuits, has first and second layers having different refractive indexes, such that laser hits first layer without passing through second layer to separate semiconductor components placed on wafer
DE19614164C2 (en) Method of forming a multilayer connection
DE19509198C2 (en) Method of manufacturing a semiconductor device having a multilayer interconnect structure
DE112019003120T5 (en) THIN FILM RESISTOR IN AN INTEGRATED CIRCUIT AND MANUFACTURING PROCESS FOR IT
DE69632893T2 (en) Photodetector element with circuit element and method for its production
DE102005026229A1 (en) Semiconductor device package comprises substrate, first and second chip pads, insulating layer over substrate surface, conductive reference potential line, conductive signal line, and first and second external terminals
DE4202290A1 (en) SEMICONDUCTOR DEVICE WITH CAST RESIN ENCLOSURE AND METHOD FOR THE PRODUCTION THEREOF
DE19843624C1 (en) Integrated circuit arrangement and method for its production
DE4345236C2 (en) Semiconductor structure and its prepn.
EP0039020A2 (en) Light-sensitive semiconductor device
DE102006037717A1 (en) Wiring structure e.g. for semiconductor wafer plane pack, has insulating photo-resist structure on surface of conductive structure
DE10248218A1 (en) Method of manufacturing a semiconductor device
DE4440821A1 (en) Novel photomask used in the prodn. of semiconductor devices
DE4316266C2 (en) Semiconductor device having a multilayer interconnect structure and method of manufacturing the same
DE102019113646B4 (en) Method for forming an integrated circuit structure
DE4339466C2 (en) Process for pattern formation using a multilayer resist
DE19704709C2 (en) Phase shift mask and method of making the same

Legal Events

Date Code Title Description
Q172 Divided out of (supplement):

Ref country code: DE

Ref document number: 4300355

8110 Request for examination paragraph 44
AC Divided out of

Ref country code: DE

Ref document number: 4300355

Format of ref document f/p: P

AC Divided out of

Ref country code: DE

Ref document number: 4300355

Format of ref document f/p: P

D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee