DE4339184A1 - Planar III-V semiconductor structure mfr. by vapour phase epitaxy - involves etching of epitaxial active layer prior to organic chemical vapour deposition of Gp.III and V elements for enclosure layer - Google Patents

Planar III-V semiconductor structure mfr. by vapour phase epitaxy - involves etching of epitaxial active layer prior to organic chemical vapour deposition of Gp.III and V elements for enclosure layer

Info

Publication number
DE4339184A1
DE4339184A1 DE19934339184 DE4339184A DE4339184A1 DE 4339184 A1 DE4339184 A1 DE 4339184A1 DE 19934339184 DE19934339184 DE 19934339184 DE 4339184 A DE4339184 A DE 4339184A DE 4339184 A1 DE4339184 A1 DE 4339184A1
Authority
DE
Germany
Prior art keywords
layer
iii
elements
active
inp
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19934339184
Other languages
German (de)
Inventor
Andrei Mircea
Abdallah Ougazzaden
Robert Mellet
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Orange SA
Original Assignee
France Telecom SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by France Telecom SA filed Critical France Telecom SA
Publication of DE4339184A1 publication Critical patent/DE4339184A1/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02392—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02461—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02543—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2301/00—Functional characteristics
    • H01S2301/17—Semiconductor lasers comprising special layers
    • H01S2301/173—The laser chip comprising special buffer layers, e.g. dislocation prevention or reduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00—Special growth methods for semiconductor lasers
    • H01S2304/04—MOCVD or MOVPE
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
    • H01S5/2206—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers based on III-V materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/227—Buried mesa structure ; Striped active layer
    • H01S5/2275—Buried mesa structure ; Striped active layer mesa created by etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/3235—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength longer than 1000 nm, e.g. InP-based 1300 nm and 1500 nm lasers
    • H01S5/32391—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength longer than 1000 nm, e.g. InP-based 1300 nm and 1500 nm lasers based on In(Ga)(As)P

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)

Abstract

One or more active layers (2,4) are grown epitaxially on a monocrystalline support (10) of n-InP and etched in order to form an active stripe (6) 2 to 3 microns wide. A p-InP:Zn layer (8) is added over the entire structure such that the support and enclosure layer have a forbidden energy band greater than that of the active layer. The chemical reagents used in the third step consist exclusively of organic vapours which confer a quasi-planar upper surface (24) on the enclosure layer. USE/ADVANTAGE - In mfr. of lasers, optical modulators, light-guides, photodetectors and transistors, the growth parameters are varied to suit new types of reagent at considerably lower temp.

Description

Die vorliegende Erfindung betrifft ein Verfahren zur Her­ stellung einer Halbleitervorrichtung mit ebener Struktur aus III-V-Material gemäß dem Oberbegriff des Anspruches 1, wobei diese Halbleitervorrichtung elektronische oder optoelektronische Eigenschaften besitzen kann.The present invention relates to a method for manufacturing position of a semiconductor device with a flat structure from III-V material according to the preamble of the claim 1, this semiconductor device being electronic or can have optoelectronic properties.

Die Erfindung hat somit ihre Anwendung genauer im Gebiet der Laser, der Lichtmodulatoren, der Lichtwellenleiter, der Photodetektoren, der Transistoren und anderer diskre­ ter oder integrierter Halbleitervorrichtungen, die im Gebiet der Telekommunikation mittels Lichtleitfasern, des Fernsehens, der Informatik und der Telemetrie verwendbar sind.The invention thus has its application more precisely in the field the laser, the light modulators, the optical waveguide, photodetectors, transistors and other discre ter or integrated semiconductor devices that Field of telecommunications using optical fibers, des Television, computer science and telemetry are.

Die Halbleitervorrichtungen, auf die die Erfindung insbe­ sondere angewendet wird, verwenden als Halbleitermateria­ lien Verbindungen auf der Basis von Elementen der Gruppen 111 und V des Periodensystems der chemischen Elemente, die in Heterostrukturen angeordnet sind.The semiconductor devices to which the invention is particularly applied use, as semiconductor materials, compounds based on elements of groups 111 and V of the periodic table of the chemical elements, which are arranged in heterostructures.

Eine Heterostruktur ist aus einem oder mehreren Halblei­ tern mit schmalem verbotenen Energieband, der sogenannten aktiven Region, gebildet, die auf jeder Seite von Halb­ leiterschichten mit unterschiedlichen Zusammensetzungen umgeben sind, deren verbotenes Energieband größer als dasjenige der aktiven Region ist und die die doppelte Aufgabe sowohl des elektrischen als auch des optischen Einschlusses haben. A heterostructure consists of one or more semi-lead ters with a narrow forbidden energy band, the so-called active region, formed on each side by half conductor layers with different compositions are surrounded, whose forbidden energy band is greater than that of the active region and the double Task of both electrical and optical Have inclusion.  

Es ist üblich, die aktive Region mit dem Namen "eingegrabene" Region zu bezeichnen, weil sie vollständig von dem Halbleiter mit größerem verbotenen Band umgeben ist.It is common to name the active region To designate "buried" region because it is complete surrounded by the semiconductor with larger prohibited band is.

Die typischen Beispiele von Heterostrukturen aus III-V- Materialien enthalten:The typical examples of heterostructures from III-V Materials include:

  • - eine aktive Region aus GaAs, die von einer oder mehreren Legierungen aus Ga1-aAlaAs mit O a < 1 umgeben ist, beispielsweise für eine Laseremission mit 0,8 µm;an active region made of GaAs, which is surrounded by one or more alloys made of Ga 1-a Al a As with O a <1, for example for a laser emission with 0.8 µm;
  • - eine aktive Region aus der Legierung InbGa1-bAScP1-c mit O b 1 und O c 1, umgeben von InP, beispielsweise für eine Laseremission mit 1,3 µm oder 1,5 µm.- An active region made of the alloy In b Ga 1-b AS c P 1-c with O b 1 and O c 1, surrounded by InP, for example for a laser emission with 1.3 µm or 1.5 µm.

Diese Heterostrukturen werden auf Substraten aus GaAs bzw. InP durch eines der folgenden Wachstumsverfahren aufgebracht: Flüssigphasen-Epitaxie, Gasphasen-Epitaxie, Molekularstrahl-Epitaxie.These heterostructures are made on substrates made of GaAs or InP by one of the following growth methods applied: liquid phase epitaxy, gas phase epitaxy, Molecular beam epitaxy.

Es sind mehrere Verfahren vorhanden, mit denen die aktive Region und deren Eingrabung verwirklicht werden können. Gewisse dieser Verfahren basieren auf einem einzigen Epi­ taxievorgang, die meisten dieser Verfahren benutzen je­ doch mehrere, wenigstens zwei Epitaxievorgänge.There are several methods by which the active Region and its burial can be realized. Certain of these methods are based on a single epi taxie process, most of these processes ever use but several, at least two, epitaxial processes.

Zur Veranschaulichung des Standes der Technik und zur Erläuterung ihrer Nachteile ist in Fig. 3 schematisch und im Querschnitt eine Halbleiter-Laservorrichtung gezeigt, die durch Gasphasen-Epitaxie gemäß dem sogenannten "Buried Ridge Structure"-Verfahren (BRS-Verfahren), J.c. Bouley u. a., 9th IEEE International Semiconductor Laser Conference, Paper D-4, 1984, verwirklicht ist. To illustrate the state of the art and to explain its disadvantages, a semiconductor laser device is shown schematically and in cross section in FIG. 3, which by gas phase epitaxy according to the so-called "Buried Ridge Structure" method (BRS method), Jc Bouley and others , 9th IEEE International Semiconductor Laser Conference, Paper D-4, 1984.

Diese Vorrichtung enthält eine aktive Region 2 aus einer InGaAsP-Legierung, die eventuell von einer Schicht 4 be­ deckt ist, die dem Schutz dient oder ein Bragg-Gitter bildet und ebenfalls aus InGaAsP mit einer Zusammenset­ zung gebildet ist, derart, daß die Breite des verbotenen Bandes der Schicht 4 größer als diejenige der aktiven Schicht 2 ist.This device contains an active region 2 made of an InGaAsP alloy, which may be covered by a layer 4 , which serves for protection or forms a Bragg grating and is also formed from InGaAsP with a composition such that the width of the prohibited band of layer 4 is greater than that of active layer 2 .

Die Schicht 4 und die Schicht 2 werden geätzt, um ein aktives Band 6 zu bilden, das eine Dicke von 0,1 bis 1 µm und eine Breite von 1 bis 10 µm besitzt.Layer 4 and layer 2 are etched to form an active tape 6 which is 0.1 to 1 µm in thickness and 1 to 10 µm in width.

Dieser aktive Streifen 6 ist an sämtlichen Seiten von einem Halbleitermaterial 8 mit einem verbotenen Band, das größer als dasjenige der aktiven Schicht 2 ist und im allgemeinen aus InP besteht, umgeben. So ist der Streifen 6 mit einem p-dotierten Material 8 aus InP bedeckt und ruht auf einem Material 10 aus InP vom Typ n auf, welches aus einer Pufferschicht 10a besteht, das auf einem Substrat 10b mit derselben Zusammensetzung epitaktisch aufgewachsen ist.This active strip 6 is surrounded on all sides by a semiconductor material 8 with a forbidden band which is larger than that of the active layer 2 and generally consists of InP. Thus the strip 6 is doped p-type with a material 8 covers of InP and rests on a material 10 of InP n-type on which is composed of a buffer layer 10 a, the b on a substrate 10 having the same composition is grown epitaxially.

In dieser Struktur ist außerdem an der Unterseite des Substrats 10b eine Leiterelektrode 12 vorhanden. Ebenso ist das Material 8 vom Typ p mit einer Schicht 14 für den elektrischen Kontakt aus InP vom Typ p⁺ bedeckt, die ihrerseits eine metallische Elektrode 16 trägt. Die Elek­ troden 12 und 16 sind im allgemeinen aus Gold.In this structure also is at the bottom of the substrate 10 b, a conductor plate 12 exists. Likewise, material 8 of type p is covered with a layer 14 for the electrical contact made of InP of type p⁺, which in turn carries a metallic electrode 16 . The electrodes 12 and 16 are generally made of gold.

Die Materialien 8 und 10 gewährleisten den vertikalen Einschluß des Lichts. Der seitliche Einschluß dieses Lichts wird durch die seitlichen Zonen 18 und 20 gewähr­ leistet, die durch Implantierung von Protonen in das Ma­ terial 8 erhalten werden. The materials 8 and 10 ensure the vertical confinement of the light. The lateral inclusion of this light is guaranteed by the lateral zones 18 and 20 , which are obtained by implanting protons in the material 8 Ma.

Diese Heterostruktur verwendet zwei Epitaxiestufen von Halbleitern. Diese Stufen sind im Querschnitt in den Fig. 4a, 4b und 4c veranschaulicht.This heterostructure uses two epitaxial stages of semiconductors. These stages are illustrated in cross section in FIGS. 4a, 4b and 4c.

Die erste Epitaxiestufe besteht, wie in Fig. 4a gezeigt ist, darin, die Pufferschicht 10a aus InP vom Typ n auf dem Substrat 10b und dann darauf die aktive Schicht 2 aus InGaAsP und eventuell die Schicht 4, die ebenfalls aus InGaAsP besteht, aufwachsen zu lassen. Die Schichten 2 und 4 sind nicht absichtlich dotiert.The first Epitaxiestufe consists, as in Fig. 4a is shown therein, the buffer layer 10 a of InP n-type on the substrate 10 b, and then it, the active layer 2 of InGaAsP and possibly the layer 4, which also consists of InGaAsP, to grow up. Layers 2 and 4 are not intentionally doped.

Dann wird mit den herkömmlichen Photolithographieverfah­ ren eine lichtempfindliche Harzmaske 22 gebildet, die die Querabmessungen des zu verwirklichenden aktiven Streifens 6 festlegt. Anschließend wird, wie in Fig. 4b gezeigt ist, eine Ätzung der Schichten 4 und 2 bis in die Puffer­ schicht 10a vorgenommen. Diese Ätzung kann durch ein Trockenverfahren unter Verwendung von Hochfrequenz-Plas­ men oder durch ein Naßverfahren unter Verwendung von che­ misch zerlegenden Lösungen ausgeführt werden.Then, with the conventional Photolithographieverfah ren a photosensitive resin mask 22 is formed, which defines the transverse dimensions of the active strip 6 to be realized. Subsequently, as shown in Fig. 4B, an etching of the layers 4 and 2 to the buffer layer 10 made a. This etching can be carried out by a dry process using high-frequency plas men or by a wet process using chemically decomposing solutions.

Dann wird, wie in Fig. 4c gezeigt ist, eine zweite Epita­ xiestufe ausgeführt, die darin besteht, auf dem vorher definierten aktiven Streifen 6 den oberen Halbleiter 8 aufzubringen. Die Schicht 8 wird anschließend mit der Schicht 14 für den elektrischen Kontakt bedeckt, die ebenfalls durch Epitaxie aufgebracht wird.Then, as shown in FIG. 4c, a second epitaxy stage is carried out, which consists in applying the upper semiconductor 8 to the previously defined active strip 6 . Layer 8 is then covered with layer 14 for electrical contact, which is also applied by epitaxy.

Die Herstellung ist durch die Aufbringung von Elektroden beiderseits der Struktur abgeschlossen.The manufacture is through the application of electrodes completed on both sides of the structure.

Obwohl diese BRS-Struktur große Vorteile sowohl hinsicht­ lich der einfachen Herstellung als auch hinsichtlich der guten optischen und elektrischen Leistungen der auf diese Weise verwirklichten Vorrichtungen besitzt, ist es indes­ sen notwendig, die Epitaxie der verschiedenen Halbleiter­ materialien und insbesondere die zweite Epitaxiestufe vollständig zu beherrschen, um gute Eigenschaften zu er­ halten.Although this BRS structure has great advantages in both Lich the simple manufacture as well as in terms of good optical and electrical performances of this However, it has devices that have been implemented in this way necessary, the epitaxy of the various semiconductors  materials and especially the second epitaxial stage completely mastered to get good properties hold.

Die beiden wesentlichen Erfolgskriterien sind: einerseits die gute Ebenheit der in Fig. 3 mit 24 bezeichneten obe­ ren Fläche der Struktur und andererseits die gute kri­ stalline und elektrische Qualität der epitaktischen Grenzfläche 26 zwischen den beiden Bereichen 8 und 10 aus InP.The two essential success criteria are: on the one hand the good flatness of the upper surface of the structure designated in FIG. 3 with 24 and on the other hand the good crystalline and electrical quality of the epitaxial interface 26 between the two regions 8 and 10 made of InP.

Die Flüssigphasen-Epitaxie führt zu einer guten Ebenheit der Struktur und zu einer guten Grenzflächenqualität, sie weist jedoch andere Nachteile auf, etwa die unvollkommene Steuerung der Dicke der aufgebrachten Schichten und die Schwierigkeit der Verwendung auf großen Oberflächen ( 1 cm2).Liquid phase epitaxy leads to good flatness of the structure and good interface quality, but it has other disadvantages, such as the imperfect control of the thickness of the layers applied and the difficulty of use on large surfaces (1 cm 2 ).

Die Gasphasen-Epitaxie führt zu guten Ergebnissen (siehe hierzu das Dokument J. Charil u. a. Electronics Letters, Bd. 25 (1989), S. 1477).The gas phase epitaxy leads to good results (see see document J. Charil u. a. Electronics letters, Vol. 25 (1989), p. 1477).

Als Reaktant werden für die Elemente der Gruppe V Hydride wie etwa Phosphin oder Arsin und für die Elemente der Gruppe III Organometallverbindungen wie etwa Trimethyl­ gallium oder Triethylgallium für die Erzeugung von Gal­ lium und Trimethylindium oder Triethylindium für die Er­ zeugung von Indium verwendet. Diese Gasphasen-Epitaxie erlaubt nicht die Gewinnung einer guten Ebenheit der Struktur; der Verlaufsunterschied zwischen der Puffer­ schicht 10a und der Oberfläche des Streifens 6 findet sich vollständig wieder in der Oberfläche der Einschluß­ schicht 8.As a reactant for the elements of group V hydrides such as phosphine or arsine and for the elements of group III organometallic compounds such as trimethyl gallium or triethyl gallium for the production of gal lium and trimethyl indium or triethylindium for the generation of indium. This gas phase epitaxy does not allow a good flatness of the structure to be obtained; the course difference between the buffer layer 10 a and the surface of the strip 6 is found completely again in the surface of the inclusion layer 8 .

Die mangelhafte Ebenheit kann Risse in der Schicht 14 für den elektrischen Kontakt und in der Elektrode 16 nach sich ziehen, was zu Stromunterbrechungen und daher zu einer schlechten Laserfunktion führt.The poor flatness can result in cracks in the layer 14 for the electrical contact and in the electrode 16 , which leads to current interruptions and therefore to poor laser function.

Um annehmbare Ergebnisse zu erhalten, ist es außerdem notwendig, die Mengen der Reaktanten, die das oder die Elemente der Gruppe V (die in Form von Phosphin PH3 oder Arsin AsH3 eingeleitet werden) enthalten, stark zu erhöhen, was zu einer empfindlichen Erhöhung der Herstel­ lungskosten führt, nicht nur wegen der Kosten der Reak­ tanten, sondern auch wegen der Erhöhung der Kapazität der zugehörigen Anlagen, die bei der hohen Giftigkeit dieser Produkte die Sicherheit der Fertigung gewährleisten, so­ wie wegen der Erhöhung der Wartungskosten der Geräte. Selbst unter diesen Bedingungen ist die erhaltene Eben­ heit nicht vollkommen zufriedenstellend.In order to obtain acceptable results, it is also necessary to greatly increase the amounts of the reactants containing the Group V element (s) (which are introduced in the form of phosphine PH 3 or arsine AsH 3 ), resulting in a sensitive increase the manufacturing costs, not only because of the costs of the reactants, but also because of the increase in the capacity of the associated systems, which ensure the safety of the production due to the high toxicity of these products, as well as because of the increased maintenance costs of the devices. Even under these conditions, the flatness obtained is not entirely satisfactory.

Eine andere Art der Verbesserung der Ebenheit der Struk­ tur in dem Verfahren der Gasphasen-Epitaxie besteht darin, die zweite Epitaxiestufe bei einer sehr hohen Wachstumstemperatur (< 700°C) auszuführen, dieses Verfah­ ren ist jedoch aufgrund der Verschlechterung der Lei­ stungseigenschaften, die es nach sich zieht und die ins­ besondere durch die wechselseitige Diffusion der ver­ schiedenen konstituierenden Elemente der Struktur bei hoher Temperatur verursacht wird, industriell nicht wirk­ lich nutzbar.Another way of improving the flatness of the structure consists in the process of gas phase epitaxy in that the second epitaxial level at a very high To carry out growth temperature (<700 ° C), this procedure ren is due to the worsening of lei performance properties that it entails and that ins special due to the mutual diffusion of ver various constituent elements of the structure high temperature is not effective industrially usable.

Es ist daher die Aufgabe der vorliegenden Erfindung, ein Verfahren zur Herstellung einer Halbleitervorrichtung mit ebener Struktur aus III-V-Material zu schaffen, das die Gasphasen-Epitaxie verwendet und nicht die obenerwähnten Nachteile besitzt.It is therefore the object of the present invention Method for manufacturing a semiconductor device with to create a flat structure made of III-V material that the Gas phase epitaxy is used and not the above Has disadvantages.

Hierzu schlägt die Erfindung die Verwendung von neuarti­ gen Reaktanten für die Elemente der Gruppe V vor, wobei die gegenwärtig zusammen mit den besonderen Reaktanten für die Elemente der Gruppe III verwendeten Hydride er­ setzt werden. Außerdem sind die Wachstumsparameter abge­ wandelt und an diese neuen Reaktanten angepaßt. Auf diese Weise wird die Wachstumstemperatur der Halbleitermateria­ lien gegenüber den im Stand der Technik gegenwärtig ver­ wendeten optimalen Werten erheblich abgesenkt.To this end, the invention proposes the use of neuarti gen reactants for the Group V elements, wherein currently together with the special reactants  for the group III elements he used hydrides be set. The growth parameters are also shown changes and adapted to these new reactants. To this The growth temperature of the semiconductor material becomes wise compared to those currently available in the prior art applied optimal values significantly reduced.

Genauer wird die obenerwähnte Aufgabe der vorliegenden Erfindung gelöst durch ein Verfahren der gattungsgemäßen Art zur Herstellung einer Halbleitervorrichtung, das die im kennzeichnenden Teil des Anspruches 1 angegebenen Merkmale besitzt.The above-mentioned object of the present invention becomes more specific Invention solved by a method of the generic type Kind of manufacturing a semiconductor device that the specified in the characterizing part of claim 1 Features.

Die Erfinder haben nämlich festgestellt, daß die Verwen­ dung von organischen Verbindungen sowohl für das oder die Elemente der Gruppe III als auch für das oder die Elemen­ te der Gruppe V des Materials eine gute Ebenheit der Struktur zu gewinnen erlauben. Der Mechanismus, der die­ ses Ergebnisse bestimmt, besteht in einer Abwandlung der Oberflächenbeweglichkeit der Arten, welche die Elemente III enthalten, die an der Oberfläche im Laufe des Wachs­ tums adsorbiert werden.The inventors have found that the use Formation of organic compounds for both or Group III elements as well as for the element or elements te of group V of the material a good flatness of the Allow structure to win. The mechanism that the This result determines a modification of the Surface agility of the species that the elements III included on the surface during the wax be adsorbed.

Ebenso wird die n- oder p-Dotierung der epitaktisch ge­ wachsenen Einschlußschicht dadurch gewährleistet, daß die organischen Verbindungen oder Hydride als Zwischenstoff verwendet werden. Die geringe Menge des Dotierstoffs be­ einflußt die Ebenheit der Struktur nicht, weshalb die Verwendung von Hydriden möglich ist.Likewise, the n- or p-doping of the epitaxially is growing inclusion layer ensures that the organic compounds or hydrides as intermediates be used. The small amount of dopant does not affect the flatness of the structure, which is why the Use of hydrides is possible.

Unter Träger ist entweder ein einzelnes monokristallines Substrat oder ein Stapel von monokristallinen Schichten auf einem monokristallinen Substrat zu verstehen.Under carrier is either a single monocrystalline Substrate or a stack of monocrystalline layers to understand on a monocrystalline substrate.

Die Wachstumstemperatur spielt bei der Gewinnung dieser Ebenheit ebenfalls eine wichtige Rolle. Insbesondere wer­ den Wachstumstemperaturen von 550°C bis 660°C verwendet, was Temperaturen entspricht, die typischerweise um 50°C bis 75°C unter denjenigen liegen, die herkömmlicherweise verwendet werden.The growth temperature plays a role in the extraction of these Flatness also plays an important role. Especially who  the growth temperatures from 550 ° C to 660 ° C, which corresponds to temperatures typically around 50 ° C to 75 ° C below those that are conventional be used.

Die Gasphasen-Epitaxie kann in einem Druckbereich von 10² bis 105 Pa stattfinden. Vorzugsweise wird Atmosphären­ druck verwendet.The gas phase epitaxy can take place in a pressure range of 10² to 10 5 Pa. Atmospheric pressure is preferably used.

Für die Epitaxie einer InP-Schicht wird ein Gemisch aus Trimethylindium (TMI) und aus Biphosphinethan (oder Ethylen-Diphosphin - BPE -) oder aus Tertiär-Buthylphos­ phin (TBP) verwendet.A mixture is made for the epitaxy of an InP layer Trimethylindium (TMI) and from bisphosphinethane (or Ethylene diphosphine - BPE -) or from tertiary buthylphos phin (TBP) used.

Für die Epitaxie einer InGaAs-Schicht wird ein Gemisch aus Trimethylindium, aus Trimethylgallium (TMG) und aus Tertiär-Buthylarsin (TBA) verwendet.A mixture is used for the epitaxy of an InGaAs layer from trimethylindium, from trimethylgallium (TMG) and from Tertiary butyl arsine (TBA) used.

Für das Wachstum einer InGaAsP-Schicht wird ein Gemisch aus TMI, TMG, BPE (oder TBP) und TBA verwendet.A mixture is used for the growth of an InGaAsP layer from TMI, TMG, BPE (or TBP) and TBA.

Diese Halbleiterschichten sollen auf einem InP-Träger epitaktisch aufwachsen.These semiconductor layers are said to be on an InP carrier growing up epitaxially.

Weitere Merkmale und Vorteile der Erfindung sind in den Unteransprüchen angegeben, die sich auf bevorzugte Aus­ führungsformen der vorliegenden Erfindung beziehen.Further features and advantages of the invention are in the Subclaims indicated that refer to preferred Aus relate to embodiments of the present invention.

Die Erfindung wird im folgenden anhand bevorzugter Aus­ führungsformen mit Bezug auf die Zeichnungen näher erläu­ tert; es zeigen:The invention is based on preferred Aus leadership forms with reference to the drawings tert; show it:

Fig. 1 schematisch im Querschnitt eine Halbleiter­ vorrichtung, die mit dem erfindungsgemäßen Verfahren erhalten wird; Fig. 1 shows schematically in cross section a semiconductor device which is obtained with the inventive method;

Fig. 2 die Laser-Emissionsleistung P, ausgedrückt in mW, in Abhängigkeit vom Strom I, ausgedrückt in mA, der in die Halbleitervorrichtung von Fig. 1 eingegeben wird; FIG. 2 shows the laser emission power P, expressed in mW, as a function of the current I, expressed in mA, which is input into the semiconductor device of FIG. 1;

Fig. 3 den bereits beschriebenen schematischen Quer­ schnitt einer Halbleiter-Laservorrichtung des Standes der Technik; und Fig. 3 is the schematic cross-section already described, of a semiconductor laser device of the prior art; and

Fig. 4a, b, c die bereits beschriebenen verschiedenen Her­ stellungsstufen der herkömmlichen Halbleiter­ vorrichtung von Fig. 3. Figure 4a, b., C the various Her position already described steps of the conventional semiconductor device of FIG. 3.

Die in Fig. 1 gezeigte Halbleitervorrichtung verwendet ebenfalls eine InP-Halbleiterstruktur, weil diese am häu­ figsten verwendet wird, es versteht sich jedoch von selbst, daß die Erfindung nicht auf diesen Fall be­ schränkt ist und auch mit einer GaAs-Struktur ausgeführt werden kann. Außerdem ist diese Laserstruktur wie in Fig. 3 vom BRS-Typ, es versteht sich jedoch von selbst, daß die Erfindung auf jede andere Halbleiterstruktur angewen­ det werden kann.The semiconductor device shown in Fig. 1 also uses an InP semiconductor structure because it is used most often, but it goes without saying that the invention is not limited to this case and can also be carried out with a GaAs structure. In addition, this laser structure is of the BRS type as in Fig. 3, but it goes without saying that the invention can be applied to any other semiconductor structure.

Die in Fig. 1 gezeigte Vorrichtung ist mit derjenigen des Standes der Technik, die in Fig. 3 gezeigt ist, iden­ tisch, mit Ausnahme der quasivollkommenen Ebenheit ihrer oberen Fläche 24. Außerdem sind die Bezugszeichen in die­ ser Figur, die dieselben Halbleitermaterialien wie die mit Bezug auf Fig. 3 beschriebenen Materialien bezeich­ nen, identisch.The device shown in FIG. 1 is identical to that of the prior art shown in FIG. 3, except for the quasi-perfect flatness of its upper surface 24 . In addition, the reference numerals in this figure, which denote the same semiconductor materials as those described with reference to FIG. 3, are identical.

Das Substrat 10b ist InP, das mit Silicium mit einer Kon­ zentration von 1018 Ionen/cm3 n-dotiert ist. Es ist in einem MOCVD-Gehäuse angeordnet. The substrate 10 b is InP, which is n-doped with silicon with a concentration of 10 18 ions / cm 3 . It is placed in a MOCVD package.

Auf diesem Substrat wird die Epitaxie der Pufferschicht 10a ausgeführt, die mit derselben Konzentration wie das Substrat n-dotiert ist. Diese Epitaxie wird in der Gas­ phase bis zu einer Dicke von 0,5 bis 2 um ausgeführt, indem TMI oder BPE für die Elemente der Gruppe III bzw. der Gruppe V verwendet wird. Die n-Dotierung wird ausge­ hend von Disilan Si2 H6 erhalten. Es kann auch eine Or­ ganometallverbindung aus Silicium verwendet werden.The epitaxy of the buffer layer 10 a, which is n-doped with the same concentration as the substrate, is carried out on this substrate. This epitaxy is carried out in the gas phase to a thickness of 0.5 to 2 µm by using TMI or BPE for the group III or group V elements. The n-doping is obtained from disilane Si 2 H 6 . An organometallic compound made of silicon can also be used.

Die Gasphasen-Epitaxie wird durch die Aufbringung der nicht absichtlich dotierten aktiven Schicht 2 aus InbGa1-bAScP1-c bis zu einer Dicke von 0,1 bis 0,2 µm fortgesetzt, indem ein Gemisch aus TMI, TMG, TBA und aus BPE verwendet wird.The gas phase epitaxy is continued by the application of the non-intentionally doped active layer 2 made of InbGa 1-b AS c P 1-c to a thickness of 0.1 to 0.2 µm by a mixture of TMI, TMG, TBA and is used from BPE.

Für eine Emission mit 1,5 µm liegt b in der Größenordnung von 0,6 und c in der Größenordnung von 0,1, während für eine Emission mit 1,3 µm b in der Größenordnung von 0,75 liegt und c in der Größenordnung von 0,5 liegt.For an emission with 1.5 µm, b is of the order of magnitude of 0.6 and c on the order of 0.1 while for an emission with 1.3 µm b in the order of 0.75 and c is on the order of 0.5.

Die Dampfphasen-Epitaxie wird durch die Aufbringung der Schicht 4 fortgesetzt, die ebenfalls aus IndGa1-dASeP1-e besteht, wobei die Zusammensetzung von Indium und von Phosphor derart ist, daß das verbotene Energieband größer als dasjenige der aktiven Schicht 2 ist. Insbesondere kann die Schicht 4 aus InP oder aus InGaAsP sein, wobei d und e den Wert 0,90 bzw. 0,3 besitzen. Diese Schicht 4, die nicht absichtlich dotiert ist, wird unter Verwendung eines Gemisches aus TMI, TMG, TBA und/oder BPE entspre­ chend ihrer Zusammensetzung aufgebracht. Die Schicht 4 besitzt eine Dicke von 0,1 µm.The vapor phase epitaxy is continued by the application of layer 4 , which also consists of In d Ga 1 -d AS e P 1-e , the composition of indium and phosphorus being such that the prohibited energy band is greater than that of the active ones Layer 2 is. In particular, the layer 4 can be made of InP or InGaAsP, d and e being 0.90 and 0.3 , respectively. This layer 4 , which is not intentionally doped, is applied using a mixture of TMI, TMG, TBA and / or BPE according to its composition. The layer 4 has a thickness of 0.1 μm.

Gemäß der Erfindung werden die Schichten 10a, 2 und 4 bei Temperaturen aufgebracht, die im Bereich von 550°C bis 660°C und typischerweise bei 580°C liegen, indem ein Mol­ verhältnis der Elemente der Gruppe V zu den Elementen der Gruppe III verwendet wird, das im Bereich von 10 bis 25 und typischerweise bei 15 liegt.According to the invention, the layers 10 a, 2 and 4 are applied at temperatures which are in the range from 550 ° C. to 660 ° C. and typically at 580 ° C. by a molar ratio of the elements of group V to the elements of group III is used, which is in the range of 10 to 25 and typically 15.

Anschließend wird wie im Stand der Technik durch chemi­ sche Zerlegung oder durch Trockenätzen eine Ätzung der Schichten 4 und 2 über die gesamte Dicke und auf eine Weise ausgeführt, daß die Oberfläche der Pufferschicht 10a geätzt wird, wodurch der aktive Streifen 6 gebildet wird. Dessen Breite beträgt ungefähr 2 bis 3 µm.Then, as in the prior art by chemical decomposition or by dry etching, an etching of the layers 4 and 2 is carried out over the entire thickness and in such a way that the surface of the buffer layer 10 a is etched, whereby the active strip 6 is formed. Its width is approximately 2 to 3 µm.

Dann wird die Dampfphasen-Epitaxie der oberen Einschluß­ schicht 8 aus InP ausgeführt, die mit Zink mit einer Kon­ zentration von ungefähr 7 1017 Ionen/cm3 dotiert ist. Diese Schicht besitzt eine Dicke von ungefähr 1,5 µm.Then the vapor phase epitaxy of the upper confinement layer 8 is carried out from InP, which is doped with zinc with a concentration of approximately 7 10 17 ions / cm 3 . This layer has a thickness of approximately 1.5 µm.

Erfindungsgemäß wird die Epitaxie dieser Schicht 8 mit einem Gemisch aus TMI und BPE in Molverhältnissen der Elemente der Gruppe V zu den Elementen der Gruppe III in einem Bereich von 10 bis 25 bei einer Temperatur von 550°C bis 660°C und typischerweise bei 600°C ausgeführt. Die p-Dotierung wird unter Verwendung von Diethylzink (DEZ) erhalten.According to the invention, the epitaxy of this layer 8 with a mixture of TMI and BPE in molar ratios of the group V elements to the group III elements in a range from 10 to 25 at a temperature of 550 ° C to 660 ° C and typically at 600 ° C executed. The p-type doping is obtained using diethyl zinc (DEZ).

Die besondere Wahl der Wachstumstemperatur und der Reak­ tanten gestattet die Gewinnung einer Schicht 8 mit quasi­ ebener Struktur, während im Stand der Technik die Ober­ fläche der Schicht 8 dem Profil des aktiven Streifens folgt.The particular choice of the growth temperature and the reactants allows the production of a layer 8 with a quasi-flat structure, while in the prior art the surface of the layer 8 follows the profile of the active strip.

Die Erfinder haben somit überraschend festgestellt, daß die Verwendung von organischen Verbindungen der Elemente der Gruppe V für das epitaktische Wachstum der III-V- Schichten eine Einebnung der Struktur gewährleistet.The inventors have thus surprisingly found that the use of organic compounds of the elements Group V for the epitaxial growth of III-V Layers ensure a leveling of the structure.

Die zweite Epitaxiestufe wird durch die Aufbringung der Schicht 14 für den elektrischen Kontakt aus InP vom p⁺- Typ bis zu einer Dicke von ungefähr 150 nm fortgesetzt, wobei die Dotierung mit Zink mit einer Konzentration von 1019 Ionen/cm3 erzielt wird. Diese Epitaxie wird mit einem Gemisch aus TMI und BPE unter denselben Bedingungen wie für die Schicht 8 ausgeführt.The second epitaxy stage is continued by the application of the layer 14 for the electrical contact made of InP of the p⁺ type to a thickness of approximately 150 nm, the doping with zinc being achieved with a concentration of 10 19 ions / cm 3 . This epitaxy is carried out with a mixture of TMI and BPE under the same conditions as for layer 8 .

Für eine Laserstruktur werden anschließend beiderseits der Struktur metallische Elektroden 12 bzw. 16 aus Gold mit einer Dicke von ungefähr 200 nm gebildet. Schließlich wird die Struktur geteilt, um das Bauelement zu erhalten; seine Länge beträgt 100 µm bis 2000 µm.For a laser structure, metallic electrodes 12 or 16 made of gold with a thickness of approximately 200 nm are then formed on both sides of the structure. Finally, the structure is split to get the device; its length is 100 µm to 2000 µm.

Die Fig. 2 zeigt verschiedene elektrooptische Resultate, die mit der mit Bezug auf Fig. 1 beschriebenen Vorrich­ tung erhalten wurden. Die Länge des aktiven Streifens betrug 300 µm, seine Breite betrug 2 µm. FIG. 2 shows various electro-optical results obtained with the device described with reference to FIG. 1. The length of the active strip was 300 µm, its width was 2 µm.

In Fig. 2 sind die Veränderungen der Laserleistung P in Abhängigkeit vom Strom I gezeigt, der in die Laserstruk­ tur bei verschiedenen Betriebstemperaturen der Vorrich­ tung eingegeben worden ist. Die Kurven a, b, c und d sind für Temperaturen von 20°C, 40°C, 60°C bzw. 80°C erstellt worden.In FIG. 2, the changes in the laser power P are shown as a function of current I that has been input into the laser structure structural at different operating temperatures of the Vorrich processing. Curves a, b, c and d have been created for temperatures of 20 ° C, 40 ° C, 60 ° C and 80 ° C.

Anhand dieser Kurven wird festgestellt, daß die erfin­ dungsgemäß gefertigte Halbleitervorrichtung im Gegensatz zu den Vorrichtungen des Standes der Technik bis zu Tem­ peraturen von 80°C auf völlig korrekte Weise arbeitet, wodurch eine Vergrößerung ihres Anwendungsgebietes mög­ lich ist. Die für die Laseremission erforderlichen Schwellenspannungen betragen 8,4 mA, 12,7 mA, 20,5 mA und 39,2 mA bei 20, 40, 60 bzw. 80°C.These curves show that the inventions In contrast, manufactured according to the semiconductor device to the devices of the prior art up to Tem temperatures of 80 ° C works in a completely correct manner, whereby an enlargement of their area of application is possible is. The ones required for laser emission Threshold voltages are 8.4 mA, 12.7 mA, 20.5 mA and 39.2 mA at 20, 40, 60 or 80 ° C.

Die ausschließliche Verwendung von organischen Verbindun­ gen für die Ausführung der Epitaxie der III-V-Materialien gestattet überraschenderweise die Gewinnung einer Halb­ leiterstruktur mit ebener Struktur, die somit die opti­ schen und/oder elektrischen Leistungen einer diese Struk­ tur verwendenden Halbleitervorrichtung verbessert.The exclusive use of organic compounds for the execution of the epitaxy of the III-V materials surprisingly allows the extraction of a half  ladder structure with flat structure, which thus the opti and / or electrical performance of this structure improved using semiconductor device.

Die oben gegebene Beschreibung hat lediglich erläuternden Charakter, wobei Abwandlungen im Verfahren zur Herstel­ lung einer Halbleitervorrichtung in Betracht gezogen wer­ den können. Insbesondere kann die Epitaxie der Halblei­ terschichten, die geätzt werden müssen, gemäß dem Stand der Technik ausgeführt werden, indem Hydride der Elemente der Gruppe V verwendet werden.The description given above is only illustrative Character, with modifications in the process of manufacture development of a semiconductor device that can. In particular, the epitaxy of the half lead layers that need to be etched according to the state The art can be carried out by hydrides the elements Group V can be used.

Außerdem können die Art und die Dicke der epitaktisch aufgewachsenen Schichten entsprechend der besonderen ge­ suchten Anwendung abgewandelt werden.It can also change the type and thickness of the epitaxial grown layers according to the special ge sought application can be modified.

Claims (8)

1. Verfahren zur Herstellung einer Halbleitervor­ richtung mit ebener Struktur aus III-V-Material, das die folgenden Schritte umfaßt:
  • a) Aufbringen wenigstens einer aktiven Halblei­ terschicht (2, 4) aus III-V-Material durch Dampfphasen- Epitaxie auf einen monokristallinen Träger (10) aus III- V-Material;
  • b) Ätzen der aktiven Halbleiterschicht, um die aktive Zone (6) der Halbleitervorrichtung zu bilden; und
  • c) Aufbringen einer Einschluß-Halbleiterschicht (8) aus III-V-Material durch Dampfphasen-Epitaxie auf der gesamten im Schritt b) erhaltenen Struktur, wobei der Träger (10) und die Einschlußschicht (8) ein verbotenes Energieband besitzen, das größer als dasjenige der akti­ ven Schicht (2) ist, dadurch gekennzeichnet, daß die chemischen Arten, die in dem Schritt c) für die Zuführung von Elementen der Gruppe III und von Ele­ menten der Gruppe V der Einschlußschicht verwendet wer­ den, ausschließlich aus Dämpfen von organischen Verbin­ dungen bestehen, die der Einschlußschicht eine quasiebene obere Oberfläche (24) verleihen.
1. A method for producing a semiconductor device with a flat structure made of III-V material, comprising the following steps:
  • a) applying at least one active semiconductor layer ( 2 , 4 ) made of III-V material by vapor phase epitaxy to a monocrystalline support ( 10 ) made of III-V material;
  • b) etching the active semiconductor layer to form the active zone ( 6 ) of the semiconductor device; and
  • c) applying an inclusion semiconductor layer ( 8 ) made of III-V material by vapor phase epitaxy on the entire structure obtained in step b), the carrier ( 10 ) and the inclusion layer ( 8 ) having a prohibited energy band which is greater than that of the active layer ( 2 ), characterized in that the chemical species used in step c) for the supply of elements of group III and of elements of group V of the confinement layer are made exclusively from vapors of organic Connections exist which give the confinement layer a quasi-seven upper surface ( 24 ).
2. Verfahren gemäß Anspruch 1, dadurch gekennzeich­ net, daß für die Epitaxie einer Einschlußschicht (8) aus InP ein Gemisch aus Trimethylindium und aus Ethylen-Di­ phosphin oder ein Gemisch aus Trimethylindium und aus Tertiär-Buthylphosphin verwendet wird. 2. The method according to claim 1, characterized in that for the epitaxy of an inclusion layer ( 8 ) made of InP, a mixture of trimethyl indium and ethylene di-phosphine or a mixture of trimethyl indium and tert-butyl phosphine is used. 3. Verfahren gemäß Anspruch 1 oder 2, dadurch ge­ kennzeichnet, daß der Träger (10) aus InP besteht.3. The method according to claim 1 or 2, characterized in that the carrier ( 10 ) consists of InP. 4. Verfahren gemäß einem der Ansprüche 1 bis 3, da­ durch gekennzeichnet, daß die Einschlußschicht (8) bei einer Temperatur von 550°C bis 660°C aufgebracht wird.4. The method according to any one of claims 1 to 3, characterized in that the inclusion layer ( 8 ) is applied at a temperature of 550 ° C to 660 ° C. 5. Verfahren gemäß einem der Ansprüche 1 bis 4, da­ durch gekennzeichnet, daß die Einschlußschicht (8) bei einem Druck von 102 bis 105 Pa aufgebracht wird.5. The method according to any one of claims 1 to 4, characterized in that the inclusion layer ( 8 ) is applied at a pressure of 10 2 to 10 5 Pa. 6. Verfahren gemäß einem der Ansprüche 1 bis 5, da­ durch gekennzeichnet, daß das Molverhältnis der Elemente der Gruppe V zu den Elementen der Gruppe III in einem Bereich von 10 bis 25 gewählt wird.6. The method according to any one of claims 1 to 5, because characterized in that the molar ratio of the elements of group V to the elements of group III in one Range from 10 to 25 is selected. 7. Verfahren gemäß einem der Ansprüche 1 bis 6, da­ durch gekennzeichnet, daß die Einschlußschicht n- oder p- dotiert wird, indem ebenfalls Dämpfe von organischen Ver­ bindungen verwendet werden.7. The method according to any one of claims 1 to 6, there characterized in that the inclusion layer n- or p- is doped by vapors from organic ver bindings are used. 8. Verfahren gemäß Anspruch 7, dadurch gekennzeich­ net, daß eine p-Dotierung der Einschlußschicht anhand von Diethylzink erhalten wird.8. The method according to claim 7, characterized in net that a p-doping of the confinement layer based on Diethylzinc is obtained.
DE19934339184 1992-11-16 1993-11-16 Planar III-V semiconductor structure mfr. by vapour phase epitaxy - involves etching of epitaxial active layer prior to organic chemical vapour deposition of Gp.III and V elements for enclosure layer Withdrawn DE4339184A1 (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR9213740A FR2698209B1 (en) 1992-11-16 1992-11-16 Method for manufacturing a semiconductor device with a flat structure in III-V materials.

Publications (1)

Publication Number Publication Date
DE4339184A1 true DE4339184A1 (en) 1994-05-19

Family

ID=9435566

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19934339184 Withdrawn DE4339184A1 (en) 1992-11-16 1993-11-16 Planar III-V semiconductor structure mfr. by vapour phase epitaxy - involves etching of epitaxial active layer prior to organic chemical vapour deposition of Gp.III and V elements for enclosure layer

Country Status (2)

Country Link
DE (1) DE4339184A1 (en)
FR (1) FR2698209B1 (en)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69023956T2 (en) * 1989-06-16 1996-04-25 Toshiba Kawasaki Kk Method for producing a III-V compound semiconductor component.
FR2673330B1 (en) * 1991-02-26 1997-06-20 France Telecom PROCESS FOR PRODUCING A LASER HAVING A Buried Ribbon Semiconductor, Using Dry Etching To Form This Ribbon, And LASER OBTAINED BY THIS PROCESS.

Also Published As

Publication number Publication date
FR2698209A1 (en) 1994-05-20
FR2698209B1 (en) 1995-03-10

Similar Documents

Publication Publication Date Title
DE69834780T2 (en) Semiconductor laser device, optical communication system using the same, and manufacturing method
DE60209610T2 (en) Process for producing a high quality InGaAsN semiconductor
DE69532055T2 (en) Semiconductor devices and their manufacture using the crystal orientation dependency of dating
DE69735327T2 (en) An optical semiconductor device and method of manufacturing the same
DE102004019088A1 (en) Compound semiconductor solar battery and method of manufacturing the same
DE60014097T2 (en) NITRID SEMICONDUCTOR LAYER STRUCTURE AND THEIR APPLICATION IN SEMICONDUCTOR LASERS
DE19504117A1 (en) Prodn. of quantum wire for semiconductor lasers
US4207122A (en) Infra-red light emissive devices
DE2165006A1 (en) Semiconductor body with an active area
DE112013004345T5 (en) Semiconductor unit
DE60212755T2 (en) Optical semiconductor device and manufacturing method
WO2021212597A1 (en) Quaternary system tensile strain semiconductor laser epitaxial wafer and preparation method therefor
DE112012005397T5 (en) Process for the preparation of dilute nitride semiconductor materials for use in photoactive devices and related structures
DE202005021940U1 (en) Embedded heterostructure device fabricated by a single-step MOCVD
DE60026991T2 (en) Semiconductor laser with buried stripe structure and aluminum-free boundary layer
DE102005004582A1 (en) III/V Semiconductor, useful to prepare e.g. luminescence diode, vertical external cavity surface emitting laser diode, modulator structure or detector structure, comprises a semiconducting metal composition
US5242857A (en) Method of manufacturing semiconductor structures
DE19958275B4 (en) Semiconductor laser and method of making the same
DE10302134B4 (en) Semiconductor laser with modulation doping
US6878959B2 (en) Group III-V semiconductor devices including semiconductor materials made by spatially-selective intermixing of atoms on the group V sublattice
DE60206025T2 (en) METHOD OF MANUFACTURING OPTICAL DEVICES AND IMPROVEMENTS
DE19523181A1 (en) Controlling selected carbon@ doping concn.
EP1461827B1 (en) Method for improving the efficiency of epitaxially produced quantum dot semiconductor components
DE3421215A1 (en) METHOD FOR PRODUCING INGAASP AND INGAAS - DOUBLE HETEROSTRUCTURAL LASERS AND LED&#39;S BY MEANS OF LIQUID PHASE EPITAXY FOR A WAVELENGTH RANGE FROM (LAMBDA) = 1.2 (MY) M TO 1.7 (MY) M
DE102010002972A1 (en) Semiconductor laser structure

Legal Events

Date Code Title Description
8141 Disposal/no request for examination
8110 Request for examination paragraph 44
8170 Reinstatement of the former position
8139 Disposal/non-payment of the annual fee