DE4223477C2 - Method and arrangement for switching data signals of different data rates over a time switching matrix - Google Patents
Method and arrangement for switching data signals of different data rates over a time switching matrixInfo
- Publication number
- DE4223477C2 DE4223477C2 DE19924223477 DE4223477A DE4223477C2 DE 4223477 C2 DE4223477 C2 DE 4223477C2 DE 19924223477 DE19924223477 DE 19924223477 DE 4223477 A DE4223477 A DE 4223477A DE 4223477 C2 DE4223477 C2 DE 4223477C2
- Authority
- DE
- Germany
- Prior art keywords
- data
- counter
- address
- memory
- transport module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000011159 matrix material Substances 0.000 title claims description 19
- 238000000034 method Methods 0.000 title claims description 10
- 230000015654 memory Effects 0.000 claims description 55
- 230000006870 function Effects 0.000 claims description 15
- 230000001360 synchronised effect Effects 0.000 claims description 14
- 230000008878 coupling Effects 0.000 claims description 13
- 238000010168 coupling process Methods 0.000 claims description 13
- 238000005859 coupling reaction Methods 0.000 claims description 13
- 238000013500 data storage Methods 0.000 claims description 10
- 230000005540 biological transmission Effects 0.000 claims description 2
- 230000032258 transport Effects 0.000 description 19
- 238000010586 diagram Methods 0.000 description 11
- 230000001419 dependent effect Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000012549 training Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 101150016462 tut-2 gene Proteins 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/062—Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers
- H04J3/0623—Synchronous multiplexing systems, e.g. synchronous digital hierarchy/synchronous optical network (SDH/SONET), synchronisation with a pointer process
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/16—Time-division multiplex systems in which the time allocation to individual channels within a transmission cycle is variable, e.g. to accommodate varying complexity of signals, to vary number of channels transmitted
- H04J3/1605—Fixed allocated frame structures
- H04J3/1611—Synchronous digital hierarchy [SDH] or SONET
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
- H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
- H04Q11/0478—Provisions for broadband connections
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J2203/00—Aspects of optical multiplex systems other than those covered by H04J14/05 and H04J14/07
- H04J2203/0001—Provisions for broadband connections in integrated services digital network using frames of the Optical Transport Network [OTN] or using synchronous transfer mode [STM], e.g. SONET, SDH
- H04J2203/0003—Switching fabrics, e.g. transport network, control network
- H04J2203/0012—Switching modules and their interconnections
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J2203/00—Aspects of optical multiplex systems other than those covered by H04J14/05 and H04J14/07
- H04J2203/0001—Provisions for broadband connections in integrated services digital network using frames of the Optical Transport Network [OTN] or using synchronous transfer mode [STM], e.g. SONET, SDH
- H04J2203/0051—Network Node Interface, e.g. tandem connections, transit switching
Description
Die Erfindung betrifft ein Verfahren zum Durchschalten von Datensignalen nach dem Oberbegriffs des Patentanspruchs 1.The invention relates to a method for switching through Data signals according to the preamble of claim 1.
In einem Verbindungsnetz der "synchronen Digital-Hierarchie" (SDH nach den CCITT-Empfehlungen G.707, G.708 und G.709) werden die zu übertragenden Digitalsignale in spezielle Pulsrahmen, sogenannte Datenfunktionsblöcke oder Container eingefügt. Jeder Container wird durch Hinzufügen einer Kopf information (POH) zu einem virtuellen Container ergänzt. Mit einem zugeordneten Pointer bildet der Container eine "Tributary Unit". Die Tributary Units werden periodisch ausgesendet. Hierzu werden sie beispielsweise zu Tributary Unit Groups zusammengefaßt, in einen virtuellen Container höherer Ordnung eingefügt und in einem synchronen Trans portmodul STM-N übertragen.In a connection network of the "synchronous digital hierarchy" (SDH according to CCITT recommendations G.707, G.708 and G.709) are the digital signals to be transmitted in special Pulse frames, so-called data function blocks or containers inserted. Each container is made by adding a head information (POH) added to a virtual container. With an assigned pointer, the container forms one "Tributary Unit". The tributary units are periodic sent out. For this purpose, they become tributary, for example Unit groups combined in a virtual container higher order inserted and in a synchronous trans port module STM-N transmitted.
In dem Verbindungsnetz sind sogenannte Zeitkoppelfelder (NTZ 1970, Heft 9, S. 465-471) vorgesehen, die es ermögli chen, Multiplexsignale über verschiedene Verbindungswege zu übertragen. Bei einem Zeitkoppelfeld heißt dies, daß die in Spalten des synchronen Transportmoduls angeordneten Daten eines Digitalsignals in freie und in der Regel in andere Spalten eines abgehenden synchronen Transportmoduls eingefügt werden. So-called time switching fields are in the connection network (NTZ 1970, Issue 9, pp. 465-471) provided, which made it possible Chen, multiplex signals via different connection paths transferred to. In the case of a time switching matrix, this means that those arranged in columns of the synchronous transport module Data of a digital signal in free and usually in other columns of an outgoing synchronous transport module be inserted.
Probleme treten dann auf, wenn die Datensignale unterschied lichen Multiplexerhierarchien wie der europäischen (ETSI) und der USA Hierarchie zugeordnet sind. In Europa beträgt die Basisdatenrate 2048 kbit/s, in den USA dagegen 1544 kbit/s. Es wurde der Vorschlag gemacht, die der USA-Basis-Datenrate entsprechenden kleineren Container VC-11 in die größeren Container VC-12 der europäischen Hierarchie einzufügen und deren unbelegte Zeitschlitze mit Stopfinformation zu füllen. Hierbei wird aber Übertragungskapazität verschenkt. Es würde jedoch ein Zeitkoppelfeld genügen, daß lediglich die Daten raten der europäischen Hierarchie durchschalten kann.Problems arise when the data signals differ multiplexer hierarchies such as the European (ETSI) and the United States hierarchy. In Europe is the basic data rate is 2048 kbit / s, in the USA, however, 1544 kbit / s. The proposal was made that of the US base data rate corresponding smaller container VC-11 into the larger one Insert container VC-12 of the European hierarchy and fill their unoccupied time slots with stuffing information. However, transmission capacity is wasted. It would however, a time switching matrix is sufficient that only the data the European hierarchy.
Bisher scheute man aus Aufwandsgründen vor der Realisierung von Zeitkoppelfeldern für die beiden Multiplexhierarchien (gemischte Granularität) zurück.Up to now, due to the effort involved, the company has been reluctant to implement it of time switching fields for the two multiplex hierarchies (mixed granularity) back.
Eine Lösung dieses Problems ist in dem erfindungsgemäßen Verfahren gemäß Anspruch 1 angegeben.A solution to this problem is in the invention Method according to claim 1 specified.
Eine vorteilhafte Anordnung ist in dem unabhängigen Patent anspruch beschrieben. Vorteilhafte Weiterbildungen der Er findung sind in den abhängigen Ansprüchen angegeben.An advantageous arrangement is in the independent patent claim described. Advantageous further training of the Er invention are specified in the dependent claims.
Vorteilhaft bei diesem Verfahren ist es, daß von dem soge nannten "Column-Switching" abgegangen wird, bei dem mindes tens die Daten einer ganzen Zeile eines synchronen Transport moduls zwischengespeichert werden. Die Speicherkapazität des Zeitkoppelfeldes wurde gegenüber der beim "Column-Swit ching" benötigten Speicherkapazität verringert.It is advantageous with this method that the so-called called "column switching", in which at least least the data of an entire line of a synchronous transport module can be cached. The storage capacity of the time switching field was compared to that of the "Column Swit ching "required storage capacity reduced.
Bei der Erfindung werden die bei CCITT verwendeten Struktu ren der Datenfunktionsblöcke (Pulsrahmen) beibehalten. Des halb ist zusätzlicher Aufwand zur Umstrukturierung von Da ten nicht nötig. Anstelle von Datenbytes können jedoch auch Datenwörter größerer Länge, die z. B. Paritätsbits enthalten, durchgeschaltet werden. In the invention, the structure used in CCITT Maintain the data function blocks (pulse frame). Des half is additional effort to restructure Da not necessary. Instead of data bytes, however, you can also Data words of greater length, e.g. B. contain parity bits, be switched through.
Vorteilhaft ist der geringe Aufwand gegenüber einem Koppel feld, das das Column-Switching-Verfahren anwendet, und die geringere Koppelfeldgrundlaufzeit.The low cost compared to a coupling is advantageous field that uses the column switching method and the lower switching matrix basic runtime.
Ein Ausführungsbeipiel der Erfindung wird anhand von Figu ren näher erläutert.An exemplary embodiment of the invention is based on Figu ren explained in more detail.
Es zeigen:Show it:
Fig. 1 das Blockschaltbild eines Zeitkoppelfeldes, Fig. 1 is a block diagram of a time switching matrix,
Fig. 2 die Multiplexstruktur der synchronen Digi talhierarchie, Fig. 2 talhierarchie the multiplex structure of the synchronous Digi,
Fig. 3 eine Rahmenstruktur, Fig. 3 shows a frame structure,
Fig. 4 ein Prinzipschaltbild des Zeitkoppelfeldes, Fig. 4 is a schematic diagram of the time switching network,
Fig. 5 ein Zeitdiagramm, Fig. 5 is a timing diagram,
Fig. 6 ein Funktionsschaltbild des Zeitkoppel feldes und Fig. 6 is a functional diagram of the time coupling field and
Fig. 7 ein Prinzipschaltbild einer Variante des Zeitkoppelfeldes. Fig. 7 is a schematic diagram of a variant of the time switching matrix.
Fig. 1 zeigt ein Blockschaltbild des Zeitkoppelfeldes ZKF, über das Datensignale, die in Datenfunktionsblöcken (Vir tuelle Container, Tributary Units) eingefügt im Pulsrahmen eines ersten synchronen Transportmoduls STM-1.1 empfangen und in einen zweiten synchronen Transportmodul STM-1.2 ein gefügt werden. Fig. 1 shows a block diagram of the time switching matrix ZKF, via the data signals inserted in data function blocks (virtual containers, tributary units) received in the pulse frame of a first synchronous transport module STM-1.1 and inserted into a second synchronous transport module STM-1.2.
Zur Verarbeitung im Koppelfeld werden die STM-1-Signale in DSM-3-Signale DSM-3.1 umgesetzt, deren Pulsrahmen später erläutert wird. Prinzipiell ist jedoch auch die Verwendung des synchronen Transportmoduls innerhalb des Koppelfeldes möglich, wobei die Adressierung jedoch komplizierter wird. Die Erfindung wird anhand des in Fig. 2 dargestellten Sche mas anhand von Datensignalen DS1 und DS2 näher erläutert, deren Datenraten 1544 kbit/s (USA-Hierarchie) und 2048 kbit/s (europäische Hierachie) betragen. Die Datensignale DS1 und DS2 werden in Container C-11 bzw. C-12 eingefügt, durch Kopfteile ergänzt und mit Pointern versehen als Tributary Units TU-11 bzw. TU-12 übertragen. Jeweils drei Tributary Units TU-12 oder vier Tributary Units TU-11 werden zu einer Tributary Unit Group TUG-2 zusammengefaßt, die jeweils also nur drei Datensignale mit jeweils 2048 kbit/s oder vier Da tensignale mit jeweils 1544 kbit/s enthält. Die Tributary Unit Group TUG-2 wird mit anderen TUG-2 zu einer Tributary Unit Group TUG-3 höherer Ordnung und weiter zu einem virtu ellen Container VC-4 zusammengefaßt, der in einem synchro nen Transportmodul STM-N übertragen wird. In dem dargestell ten Beispiel ist dies der synchrone Transportmodul STM-1.For processing in the switching matrix, the STM-1 signals are converted into DSM-3 signals DSM-3.1, the pulse frame of which will be explained later. In principle, however, it is also possible to use the synchronous transport module within the switching matrix, although addressing becomes more complicated. The invention is explained in more detail using the diagram shown in FIG. 2 using data signals DS1 and DS2, the data rates of which are 1544 kbit / s (US hierarchy) and 2048 kbit / s (European hierarchy). The data signals DS1 and DS2 are inserted into containers C-11 and C-12, supplemented by headers and provided with pointers as tributary units TU-11 and TU-12, respectively. In each case three tributary units TU-12 or four tributary units TU-11 are combined to form a tributary unit group TUG-2, which therefore contains only three data signals each with 2048 kbit / s or four data signals each with 1544 kbit / s. The tributary unit group TUG-2 is combined with other TUG-2 to form a higher order tributary unit group TUG-3 and further to a virtual container VC-4, which is transmitted in a synchronous transport module STM-N. In the example shown, this is the synchronous transport module STM-1.
Selbstverständlich können auch weitere Datensignale mit höheren Datenraten - in Datenfunktionsblöcke höherer Ord nung eingefügt übertragen werden.Of course, other data signals can also be used higher data rates - in higher order data function blocks insert inserted.
In Fig. 3 ist das Einfügen von Tributary Units TU-11 und TU-12 in Tributary Unit Groups TUG-2 dargestellt. Eine Tri butary Unit TU-11 besteht - in zweidimensionaler Darstel lung - aus 9 Zeilen und 3 Spalten. Infolgedessen können vier Tributary Units TU-11 in einer Tributary Unit Group TUG-2, einem Datenfunktionsblock einer höheren Ebene (höhere Daten rate), der 12 Spalten umfaßt, eingefügt werden. Die Tribu tary Units werden hierbei spaltenweise verschachtelt, so daß eine erste Tributary Unit Group TU-11-1 die Spalten 0, 4 und 8 belegt.In Fig. 3 the insertion of tributary units TU-11 and TU-12 is shown in tributary unit groups TUG-2. A tri-butary unit TU-11 consists of 9 rows and 3 columns in a two-dimensional representation. As a result, four tributary units TU-11 can be inserted in a tributary unit group TUG-2, a data function block of a higher level (higher data rate), which comprises 12 columns. The tributary units are nested in columns, so that a first tributary unit group TU-11-1 occupies columns 0, 4 and 8.
Eine Tributary Unit TU-12 umfaßt vier Spalten. Es können folglich nur drei spaltenweise verschachtelte Tributary Units TU-12 in einer Tributary Unit Group TUG-2 untergebracht werden. Jeweils sieben Tributary Unit Groups TUG-2 können in eine Tributary Unit Group höherer Ordnung TUG-3 einge fügt werden. Das Einfügen (mapping) in die Tributary Unit Group TUG-3 erfolgt wiederum durch spaltenweises Verschach teln der Tributary Unit Groups TUG-2. Da die Tributary Unit Groups TUG-2 entweder mit Tributary Units TU-11 oder mit Tributary Units TU-12 belegt sein können, stellt die Tri butary Unit Group TUG-3 den kleinsten Datenfunktionsblock dar, der sowohl Tributary Units TU-11 als auch TU-12 und damit beide Datensignale DS1 und DS2 enthält.A TU-12 tributary unit consists of four columns. It can consequently only three tributary units nested in columns TU-12 housed in a tributary unit group TUG-2 become. Each seven TUT-2 tributary unit groups can into a higher order TUG-3 tributary unit group be added. The mapping into the tributary unit Group TUG-3 is again done by column-wise chess tug-2 tributary unit groups. Because the Tributary Unit Groups TUG-2 either with tributary units TU-11 or with The Tri. Represents tributary units TU-12 butary Unit Group TUG-3 the smallest data function block representing both TU-11 and TU-12 and so that it contains both data signals DS1 and DS2.
Jeweils drei Tributary Unit Groups TUG-3 werden in einen Transportmodul DSM-3 durch spaltenweises verschachteln ein gefügt. Eine Tributary Unit TU-11 belegt daher jede 84-te Spalte. Beispielsweise die Spalten 0, 84, 168 und jede Tri butary Unit TU-12 belegt jede 63-te Spalte beispielsweise die Spalten 1, 64, 127 und 190. Der Transportmodul DSM-3 enthält außerdem im Kopfteil KT den "Section Overhead" und "feste Stopfbits" (fixed stuff). Für die Übertragung (von Daten (Payload)) stehen insgesamt 252 Spalten 0 bis 251 (eine Datenzeile DZ) zur Verfügung.Three tributary unit groups TUG-3 are inserted into a transport module DSM-3 by nesting in columns. A tributary unit TU-11 therefore occupies every 84th column. For example, columns 0 , 84 , 168 and each tri-butary unit TU-12 occupies every 63rd column, for example columns 1 , 64 , 127 and 190 . The transport module DSM-3 also contains "section overhead" and "fixed stuff bits" (fixed stuff) in the head part KT. A total of 252 columns 0 to 251 (one data line DZ) are available for the transfer (of data (payload)).
In dem Zeitkoppelfeld werden nun die Tributary Units aus dem DSM-3.1-Pulsrahmen ausgelesen und in die Spalten eines abgehenden Transportmoduls DSM-3.2 eingefügt.The tributary units are now switched off in the time coupling read the DSM-3.1 pulse frame and into the columns of a outgoing transport module DSM-3.2 inserted.
In Fig. 4 ist eine Anordnung zur Steuerung des Zeitkoppel feldes dargestellt, die schaltungsmäßig zwar nicht optimiert ist, sich jedoch zur Erklärung der Erfindung besonders gut eignet. Die Anordnung besteht aus einem Steuerteil CT und aus einem Koppelteil CC. Das Steuerteil enthält eine Zähl einrichtung C1, C2, C3 mit einem ersten Zähler C1, dessen Zählumfang 0...251, der Anzahl (252) der Bytes einer Da tenzeile DZ des Transportmoduls DSM-3 entspricht, einen zweiten Zähler C2, der eine Modulo-84-Zählweise entsprechend dem Spaltenabstand WT11 von 84 einer Tributary Unit TU-11 in einem Transportmodul DSM-3 aufweist, einen nachgeschal teten Zähler C3, mit einem Zählbereich 0 bis 2, entsprechend der Anzahl der Spalten einer Tributary Unit TU-11 in einem Transportmodul DSM-3. Den drei verschiedenen Zählerständen des nachgeschalteten Zählers C3 entsprechen Adressierungsab schnitte mit jeweils 84 Adressen (also jeweils einer Zähl periode des Zählers C2). Ebenso ist ein vierter Modulo-63- Zähler C4 entsprechend dem Spaltenabstand WT12 von 63 einer TU-12 vorgesehen, dem ein fünfter Zähler C5 mit einem Zähl bereich von 0 bis 3 - entsprechend der Anzahl der Spalten einer Tributary Unit TU-12 in einem Transportmodul DSM-3 - nachgeschaltet ist. Die Ausgänge des ersten Zählers C1 sind mit einem sogenannten Granularitätsspeicher GRA verbunden, dessen Ausgang einer Selektoreinheit SU zugeführt wird, eben so wie die Ausgänge der Zähler C2 bis C5. Über einen Adres senspeicher ARA ist die Selektoreinheit mit einem Codierer C0 verbunden, der die Koppeladresse (Spalte der Datenzeile) für den Koppelteil CC erzeugt. Die Schreibadresse AWR ent spricht dem Zählerstand des ersten Zählers. Sie könnte von diesem übernommen werden und über den Codierer den Daten speichern zugeführt werden. In dem Schaltungsbeispiel ge ben die synchron arbeitenden Zähler C2, C3 die Schreib adresse AWR direkt an, die den Datenspeichern ohne weitere Umcodierung zugeführt wird. Durch den Zählerstand C1 bzw. C2, C3 oder C4, C5 werden die Datenspeicher RA, RB, RC auf Schreiben WR oder Lesen RE umgeschaltet, ebenso die Umschal ter U1 bis U3. Außerdem ist eine Auswahlschaltung RS an den Ausgang des Codierers angeschaltet. In Fig. 4, an arrangement for controlling the time coupling field is shown, which is not optimized in terms of circuitry, but is particularly well suited for explaining the invention. The arrangement consists of a control part CT and a coupling part CC. The control part contains a counting device C1, C2, C3 with a first counter C1, the counting range 0 ... 251, the number (252) of bytes of a data line DZ of the transport module DSM-3 corresponds to a second counter C2, the one Has modulo-84 counting according to the column spacing WT11 of 84 of a tributary unit TU-11 in a transport module DSM-3, a downstream counter C3, with a counting range 0 to 2, corresponding to the number of columns of a tributary unit TU-11 in a transport module DSM-3. The three different counter readings of the downstream counter C3 correspond to addressing sections with 84 addresses each (ie one counting period each of the counter C2). Likewise, a fourth modulo-63 counter C4 is provided corresponding to the column spacing WT12 from 63 of a TU-12, to which a fifth counter C5 with a counting range from 0 to 3 - corresponding to the number of columns of a tributary unit TU-12 in a transport module DSM-3 - is connected downstream. The outputs of the first counter C1 are connected to a so-called granularity memory GRA, the output of which is fed to a selector unit SU, just like the outputs of the counters C2 to C5. Via an address memory ARA, the selector unit is connected to an encoder C0, which generates the coupling address (column of the data line) for the coupling part CC. The write address AWR corresponds to the counter reading of the first counter. It could be taken over by this and fed to the data store via the encoder. In the circuit example, the synchronously operating counters C2, C3 give the write address AWR directly, which is fed to the data memories without further recoding. Through the counter C1 or C2, C3 or C4, C5, the data memories RA, RB, RC are switched to write WR or read RE, as are the switches U1 to U3. In addition, a selection circuit RS is connected to the output of the encoder.
Der Koppelteil CC besteht aus den Datenspeichern RA, RB, RC, in die die Daten (Datenwörter) DI aus einem Transport modul DSM-3 zeilenweise eingelesen (je RAM 1/3 Zeile) und Daten DA (in der Regel byteweise) in der gewünschten Reihen folge ausgegeben werden. Der Dateneingang des Koppelfeldes ist mit ZKF-I und der Datenausgang mit ZKF-0 bezeichnet.The coupling part CC consists of the data memories RA, RB, RC, in which the data (data words) DI from a transport module-DSM-3 line by line read (the RAM third line), and data DA (usually byte by byte) in the desired In sequence. The data input of the switching matrix is designated ZKF-I and the data output ZKF-0.
Aus technologischen Gründen ist es wegen der erforderlichen Zeiten für die Schreib- und Lesezyklen nicht möglich, einen einzigen Speicherbaustein sowohl zum (quasigleichzeitigen) Einschreiben als auch Auslesen zu verwenden. Es wird des halb jeweils in einen Speicherbaustein eingeschrieben, wäh rend aus den anderen ausgelesen werden kann. Wie noch näher erläutert wird, sind drei Koppelfeld-Datenspeicher RA, RB und RC notwendig, deren Ausgänge durch einen Multiplexer MX zusammengefaßt sind.For technological reasons, it is because of the required Times for the write and read cycles not possible, one single memory chip both for (quasi-simultaneous) Use registered as well as read out. It will be the half written into a memory chip, wuh rend can be read from the others. How closer three switching matrix data memories RA, RB and RC necessary, their outputs through a multiplexer MX are summarized.
Eine Möglichkeit zur Realisierung des Koppelfeldes ist das "Column-Switching", bei dem die gesamten Datenzeilen des Transportmoduls zwischengespeichert wurden. Hierzu sind zwei Speicher mit jeweils 252 Wörtern erforderlich. Da je doch mehrere einer Tributary Unit zugehörigen Daten inner halb einer Datenzeile periodisch angeordnet sind, scheint es zunächst ausreichend, nur jeweils die Daten (Datenwörter) für den Bereich eines Spaltenabstandes WT11, WT12 (84 oder 63 Wörter) zwischenzuspeichern und zum getrennten Einschrei ben und Auslesen zwei entsprechende Koppelfeld-Datenspeicher zu verwenden.This is one way of realizing the switching matrix "Column switching", in which the entire data lines of the Transport module were cached. For this are two memories with 252 words each are required. Since ever but several data belonging to a tributary unit are arranged periodically half a data line, seems it is initially sufficient to only use the data (data words) for the range of a column spacing WT11, WT12 (84 or 63 words) to be cached and to be shouted separately and read out two corresponding switching matrix data memories to use.
Es soll zunächst anhand von Fig. 5 die Notwendigkeit der Verwendung von mehr als zwei Datenspeichern aufgezeigt wer den. Im Zeitdiagramm ist in den beiden oberen Zeilen die Lösung mit zwei Datenspeichern RA und RB dargestellt. Die Speicher werden abwechselnd beschrieben (WR) und abwechselnd ausgelesen (RE). Ihr Speicherumfang entspricht dem Spalten abstand WT11 = 84 Bytes einer Tributary Unit TU-11. Die markierten Spalten einer Tributary Unit TU-12 sollen nach dem der Speicher RA vollgeschrieben ist um die Zeit TD verzögert aus diesem ausgelesen werden. Hierdurch wird die zweite Spalte einer Tributary Unit TU-12 aus dem Daten speicher RA zum Zeitpunkt TK erst dann benötigt, wenn die ser Datenspeicher bereits wieder beschrieben wird. Bei der 3-Datenspeicher-Version ist dies nicht mehr der Fall, wie aus den unteren beiden Zeilen hervorgeht. Der Koppelzeitbe reich TKB umfaßt also 2/3 der Datenzeile DZ, so daß ein be liebiges Verschieben der gespeicherten Daten möglich ist. Die Koppelfeld-Laufzeit τKF beträgt 1/3 der Datenzeile.The need to use more than two data memories is first shown using FIG. 5. In the timing diagram, the solution with two data memories RA and RB is shown in the two upper lines. The memories are written alternately (WR) and read alternately (RE). Their storage capacity corresponds to the column spacing WT11 = 84 bytes of a tributary unit TU-11. The marked columns of a tributary unit TU-12 are to be read out from the memory after the memory RA has been filled in after a time delay TD. As a result, the second column of a tributary unit TU-12 from the data memory RA at the time TK is only required when this data memory has already been written to again. This is no longer the case with the 3 data storage version, as can be seen from the lower two lines. The coupling time range T KB thus comprises 2/3 of the data line DZ, so that an arbitrary moving of the stored data is possible. The switching network transit time τ KF is 1/3 of the data line.
Als Zeitbereich, in dem Daten verschoben werden können, reicht ein Drittel einer Datenzeile entsprechend dem Ab stand zweier Spalten einer Tributary Unit TU-11 in einer Datenzeile D2 aus. Dies bedeutet, daß drei Daten mit je weils 84 Bytes verwendet werden können, von denen stets zwei Datenspeicher ausgelesen werden können, während Daten in den dritten Datenspeicher eingeschrieben werden.As a time range in which data can be moved, a third of a row of data corresponds to the Ab stood two columns of a tributary unit TU-11 in one Data line D2 off. This means that three data with each because 84 bytes can be used, of which always Two data stores can be read out while data be written into the third data memory.
Das Funktionsdiagramm in Fig. 6 stellt eine Mischung zwi schen Anordnung und Logikdiagramm dar. Der erste Zähler C1 und die Kombination der Zähler C2 mit C3 und C4 mit C5 wer den gemeinsam mit einen Synchronisiersignal SY synchroni siert und mit einem gemeinsamen Taktsignal TS angesteuert. Sie laufen jedoch mit anderen Zählfolgen synchron zwischen 0 und 251. Die Schreibadresse ändert sich kontinuierlich zwischen 0 und 251. Sie entspricht dem Zählerstand des ers ten Zählers C1 und ebenso dem Zählerstand von C2, C3. Von diesen Zählern wird sie direkt oder über den Codierer als Schreibadresse AWR den Datenspeichern zugeführt. The functional diagram in FIG. 6 represents a mixture between the arrangement and the logic diagram. The first counter C1 and the combination of the counters C2 with C3 and C4 with C5 are synchronized with a synchronization signal SY and are controlled with a common clock signal TS. However, they run synchronously with other counting sequences between 0 and 251. The write address changes continuously between 0 and 251. It corresponds to the counter reading of the first counter C1 and also to the counter reading of C2, C3. From these counters, it is fed to the data memories directly or via the encoder as write address AWR.
Von dem ersten Zähler C1, einem Binärzähler, wird ein bestimmtes Bit des ein bit breiten Granularitätspeichers GRA angesprochen, das angibt, ob unter dieser Adresse eine Spalte einer Tributary Unit TU-11 oder TU-12 abgespeichert ist. In Abhängigkeit hiervon wird die vom zweiten Zähler C2 (TU-11-Zähler) oder die vom vierten Zähler C4 (TU-12- Zähler) erzeugte Adresse zur Ansteuerung des Adressenspei chers ARA übernommen (da sich innerhalb eines synchronen Transportmoduls die Zuordnungen zu einer TU-11 oder TU-12 wiederholen, reicht ein Adressenspeicher mit 84 Speicher stellen aus). Der Adressenspeicher und der Granularitäts speicher werden in der Regel von einem Prozessor PR gela den, der den Durchschalteweg durch die Koppeladresse vor gibt. Die Zähler C2 und C4 arbeiten im Modulo-84-Mode bzw. im Modulo-63-Mode, die Zähler C3 und C5 geben die Adressie rungsabschnitte innerhalb der Datenspeicher an.The first counter C1, a binary counter, becomes a specific bit of the one-bit granularity memory GRA addressed, which indicates whether at this address a Column of a tributary unit TU-11 or TU-12 saved is. Depending on this, the second counter C2 (TU-11 counter) or that of the fourth counter C4 (TU-12- Counter) generated address to control the address memory chers ARA (because within a synchronous Transport module the assignments to a TU-11 or TU-12 repeat, an address memory with 84 memories is sufficient exhibit). The address memory and granularity memories are usually loaded by a processor PR the one that precedes the switching path through the coupling address gives. The counters C2 and C4 work in modulo-84 mode or in modulo 63 mode, the counters C3 and C5 give the address sections within the data storage.
Insgesamt werden in jedem Fall 252 Plätze der Datenspei cher adressiert. Werden drei Datenspeicher mit jeweils 84 Speicherplätzen (Bytes) verwendet, so entspricht im Fall einer Tributary Unit TU-11 die vom dann relevanten Zähler C2 abgegebene Adresse der jeweilen Adresse eines Datenspei chers. Der dritte Zähler C3 (p = 0, 1, 2) wählt den Speicher baustein RA, RB oder RC aus. Der Codierer C0 gibt in die sem Fall die aus dem Adressenspeicher ARA ausgelesene Adres se AD2 unverändert an den zum Lesen ausgewählten Datenspei cher weiter. Die Auswahl des Speicherbausteins erfolgt durch ein vom Codierer C0 abgegebenes Auswahlsignal RSR, das die Auswahlschaltung RS in drei Selektsignale SA, SB und SC um setzt. Diese wählen den Datenspeicher (Baustein) aus, in den eingeschrieben werden soll und die Datenspeicher, aus denen gelesen werden kann. Außerdem wird über Umschalter U1 bis U3 die Schreibadresse AWR oder die Leseadresse AD3 an die Adresseneingänge der Datenspeicher geführt. In all cases, a total of 252 data storage locations are saved addressed. If three data memories with 84 Storage spaces (bytes) used, so in the case of a tributary unit TU-11 from the relevant counter C2 given address of the respective address of a data storage chers. The third counter C3 (p = 0, 1, 2) selects the memory building block RA, RB or RC. The encoder C0 gives in the In this case, the addresses read from the address memory ARA se AD2 unchanged on the data storage selected for reading cher further. The memory module is selected by a selection signal RSR output by the encoder C0, which the Selection circuit RS in three select signals SA, SB and SC puts. These select the data storage (module) in which should be written and the data storage which can be read. It also has a switch U1 to U3 the write address AWR or the read address AD3 led to the address inputs of the data storage.
Als Beispiel für die Speicherbelegung ist in Fig. 6 eine Tributary Unit TU-11 dargestellt, deren Daten jeweils das erste Byte (Spalte 0) in den drei Koppelfeldspeichern RA, RB, RC belegen.As an example of the memory map is a tributary unit in FIG. 6 TU-11, the data of each occupy the first byte (column 0) in the three field memories coupling RA, RB, RC.
Handelt es sich dagegen um eine Tributary Unit TU-12, so wird (zur Adressierung der Koppelfeldspeicher) eine Umco dierung der Adresse AD2 durch den Codierer C0 erforderlich, da eine TU-12 jedes 63-te Byte eines Datenspeichers belegt. Hier beispielsweise die Bytes 1 und 64 im ersten Datenspei cher RA, das Byte 44 im zweiten Datenspeicher RB und das Byte 23 im dritten Datenspeicher RC. Die Zähler C3 (0 62) und C4 (n = 0, 1, 2, 3) geben die Adresse AD3 und den Speicherbaustein an. Durch getrennte Zähler C2, C3 und C4, C5 wird die Adressierung des Adressenspeichers erleichtert.If, on the other hand, it is a TU-12 tributary unit, then so a Umco (for addressing the switching matrix memory) the address AD2 must be modified by the encoder C0, because a TU-12 occupies every 63 th byte of a data memory. Here, for example, bytes 1 and 64 in the first data memory cher RA, the byte 44 in the second data memory RB and that Byte 23 in the third data memory RC. The counters C3 (0 62) and C4 (n = 0, 1, 2, 3) give the address AD3 and the Memory module on. By separate counters C2, C3 and C4, C5 the addressing of the address memory is facilitated.
Die Adresse AD3 berechnet sich im TU-12-Fall:
The address AD3 is calculated in the TU-12 case:
AD3 = (AD2 + n × 63) MODULO 84 und das Auswahlsignal
RSR = INT ((AD2 + n × 63) : 84).
AD3 = (AD2 + n × 63) MODULO 84 and the selection signal RSR = INT ((AD2 + n × 63): 84).
Kleinere Speicherabschnitte, d. h. die Verwendung von mehr als drei Koppelfeldspeicher, sind natürlich als Variante jederzeit möglich.Smaller sections of memory, i. H. the use of more as three switching matrix storage are, of course, as a variant anytime possible.
Die als Beispiel dargestellte Schaltung kann wesentlich vereinfacht werden. So können zunächst einmal Teile der Zähler gemeinsam verwendet werden.The circuit shown as an example can be essential be simplified. First of all, parts of the Counters can be shared.
Die Aufgabe des Zählers C1 oder eines der Zähler C2 mit C3 bzw. C4 mit C5 kann von einem der anderen Zähler C2 mit C3 oder C4 mit C5 übernommen werden. Auch kann der Granulari tätsspeicher auf eine Länge von 63 Bits reduziert werden, da es ausreichend ist, wenn die TU-12 Adressen markiert wer den, da das Fehlen einer Markierung auf eine TU-11 Adresse hinweist. Die Zähler C1 bis C5 können ferner durch einen einzigen Zähler C1 ersetzt werden, der Schreibadresse und mit einer der Selektoreinheitvariante SV die benötigte Adresse AD1 für den Adressenspeicher ARA erzeugt. Eine Co dervariante C0V liefert die benötigten Ausgangssignale zur Ansteuerung der Datenspeicher. Ein entsprechendes Block schaltbild ist in Fig. 7 dargestellt.The task of the counter C1 or one of the counters C2 with C3 or C4 with C5 can be taken over by one of the other counters C2 with C3 or C4 with C5. The granularity memory can also be reduced to a length of 63 bits, since it is sufficient if the TU-12 addresses are marked, since the absence of a marking indicates a TU-11 address. The counters C1 to C5 can also be replaced by a single counter C1, which generates the write address and, with one of the selector unit variants SV, the required address AD1 for the address memory ARA. A code variant C0V supplies the required output signals to control the data storage. A corresponding block diagram is shown in Fig. 7.
Claims (11)
dadurch gekennzeichnet,
daß erste Datensignale (DS1) in erste Datenfunktionsblöcke (TU-11) eingefügt wird,
daß weitere Datensignale (DS2) in weitere Datenfunktions blöcke (TU-12) eingefügt wird,
daß mehrere gleiche Datenfunktionsblöcke (TU-11 oder TU- 12) jeweils in einen umfassenderen Datenfunktionsblock (TUG-2) einer höheren Ebene durch byteweises Verschachteln eingefügt werden,
daß diese Datenfunktionsblöcke gegebenenfalls nach erneu ten Einfügen in weitere Datenfunktionsblöcke (TUG-3, VC-4) in einen Transportmodul (DSM-3) eingefügt werden und
daß in einem Zeitkoppelfeld (ZKF) jeweils von einer Daten zeile (DZ) des Transportmoduls (DSM-3) jeweils die Anzahl von Datenwörtern (DI) zwischengespeichert wird, die inner halb des größten Spaltenabstandes (WT11) eines Datenfunk tionsblockes (TU-1) angeordnet ist bevor die gespeicherten Datenwörter (DA-1) entsprechend einer Koppeladresse (AD2) ausgelesen werden.1. Method for switching data signals (DS1, DS2) of different data rates and different multiplexer hierarchies (ETSI, USA) over a time switching field (ZKF),
characterized by
that first data signals (DS1) are inserted into first data function blocks (TU-11),
that further data signals (DS2) are inserted into further data function blocks (TU-12),
that several identical data function blocks (TU-11 or TU-12) are each inserted into a larger data function block (TUG-2) of a higher level by byte-by-byte interleaving,
that these data function blocks are inserted into a transport module (DSM-3), if necessary after being inserted again into further data function blocks (TUG-3, VC-4) and
that in a time switching matrix (ZKF) each of a data line (DZ) of the transport module (DSM-3) the number of data words (DI) is temporarily stored within the largest column spacing (WT11) of a data function block (TU-1) is arranged before the stored data words (DA-1) are read out according to a coupling address (AD2).
daß die ersten Datensignale (DS1) eine nominelle Datenrate von 1544 kbit/s und die weiteren Datensignale (DS2) eine nominelle Datenrate von 2048 kbit/s aufweisen und daß das erste Datensignal (DS1) in einer Tributary Unit TU-11 eingefügt wird,
daß das zweite Datensignal (DS2) in einer Tributary Unit TU-12 eingefügt wird
und daß aus mehreren Tributary Units TU-11 oder Tributary Units TU-12 jeweils eine Tributary Unit Group TUG-2 gebil det wird.3. The method according to claim 1 or 2, characterized in
that the first data signals (DS1) have a nominal data rate of 1544 kbit / s and the further data signals (DS2) have a nominal data rate of 2048 kbit / s and that the first data signal (DS1) is inserted in a tributary unit TU-11,
that the second data signal (DS2) is inserted in a tributary unit TU-12
and that a tributary unit group TUG-2 is formed from several tributary units TU-11 or tributary units TU-12.
daß in einem Zeitkoppelfeld (ZKF) mindestens drei Daten speicher (RA, RB, RC) vorgesehen sind, die insgesamt die Speicherkapazität einer Datenzeile (DZ) eines dem Zeit- Koppelfeld (ZKF) zugeführten Transportmoduls (DSM-3) auf weisen,
daß allen Dateneingängen (D) der Datenspeicher (RA, RB, RC) die zu koppelnden Daten (DA-I) zugeführt werden,
daß eine Zähleinrichtung (C1, C2, C3, C4, C5) vorgesehen ist, die die Schreibadresse (AWR) erzeugt,
daß ein Granularitätsspeicher (GRA) vorgesehen ist, der von der Zähleinrichtung (C1, C2, C3, C4, C5) angesteuert wird und angibt, ob die gespeicherten Daten (DA-I) einem ersten Datensignal (DS1) oder einem weiteren Datensignal (DS2) angehören,
daß die Ausgänge der Zähleinrichtung (C2, C3, C4, C5) und der Ausgang des Granularitätsspeichers (GRA) mit einer Sek toreinheit (SU) verbunden sind,
daß ein Adressenspeicher (ARA) vorgesehen ist, der Koppel adressen (AD2) enthält,
daß ein Codierer (C0) vorgesehen ist, dem der Zählerstand der Zählvorrichtung und die Koppeladressen (AD2) zugeführt werden und diese in Schreibadressen (AWR) und Leseadressen (AD3) zur Ansteuerung der Datenspeicher (RA, RB, RC) um setzt und
daß den Datenspeichern (RA, RB, RC) die Schreibadresse (AWR) oder die Leseadresse (AD3) zugeführt wird.6. Arrangement for switching data signals (DS1, DS2) of different data rates and different multiplexer hierarchies (ETSI, USA), characterized in that
that at least three data memories (RA, RB, RC) are provided in a time switching matrix (ZKF), which have the total storage capacity of a data line (DZ) of a transport module (DSM-3) supplied to the time switching matrix (ZKF),
that the data to be coupled (DA-I) are fed to all data inputs (D) of the data memories (RA, RB, RC),
that a counter (C1, C2, C3, C4, C5) is provided which generates the write address (AWR),
that a granularity memory (GRA) is provided which is controlled by the counting device (C1, C2, C3, C4, C5) and indicates whether the stored data (DA-I) is a first data signal (DS1) or a further data signal (DS2 ) belong to
that the outputs of the counter (C2, C3, C4, C5) and the output of the granularity memory (GRA) are connected to a sector unit (SU),
that an address memory (ARA) is provided which contains switching addresses (AD2),
that an encoder (C0) is provided, to which the counter reading of the counting device and the coupling addresses (AD2) are supplied and these are converted into write addresses (AWR) and read addresses (AD3) for controlling the data memories (RA, RB, RC) and
that the write address (AWR) or the read address (AD3) is supplied to the data memories (RA, RB, RC).
daß eine Selektorvariante (SV) vorgesehen ist, der der Zählerstand des ersten Zählers (C10) und der Ausgang des Granularitätsspeichers (GRA) zugeführt sind und die die Adresse (AD1) für den Adressenspeicher (ARA) abgibt,
und daß ein Codervariante (C01) vorgesehen ist, der eben falls der Zählerstand zugeführt ist und die die Adresse (AD3) für die Datenspeicher (RA, RB, RC) und Selekt-Signale (SA, SB, SC) zur Schreiben/Lesen-Umschaltung der Datenspei cher (RA, RB, RC) abgibt.11. The arrangement according to claim 6, characterized in
that a selector variant (SV) is provided which is supplied with the counter reading of the first counter (C10) and the output of the granularity memory (GRA) and which outputs the address (AD1) for the address memory (ARA),
and that a coder variant (C01) is provided, which is also supplied if the counter reading and which contains the address (AD3) for the data memories (RA, RB, RC) and select signals (SA, SB, SC) for writing / reading. Switchover of the data storage (RA, RB, RC) delivers.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19924223477 DE4223477C2 (en) | 1992-07-16 | 1992-07-16 | Method and arrangement for switching data signals of different data rates over a time switching matrix |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19924223477 DE4223477C2 (en) | 1992-07-16 | 1992-07-16 | Method and arrangement for switching data signals of different data rates over a time switching matrix |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE4223477A1 DE4223477A1 (en) | 1994-01-20 |
| DE4223477C2 true DE4223477C2 (en) | 2000-03-02 |
Family
ID=6463387
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19924223477 Expired - Fee Related DE4223477C2 (en) | 1992-07-16 | 1992-07-16 | Method and arrangement for switching data signals of different data rates over a time switching matrix |
Country Status (1)
| Country | Link |
|---|---|
| DE (1) | DE4223477C2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000253091A (en) | 1999-02-25 | 2000-09-14 | Sony Corp | Method for transferring, receiving and transmitting sample data, transfer device, receiver and transmitter for the sample data |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SU915263A1 (en) * | 1980-07-15 | 1982-03-23 | Evgenij M Gromov | Multichannel device for transmitting/receiving discrete information |
| EP0320856A1 (en) * | 1987-12-15 | 1989-06-21 | Siemens Aktiengesellschaft | Method of transmission for time-multiplexed-signals |
| DE3906541C1 (en) * | 1989-03-02 | 1990-06-13 | Ant Nachrichtentechnik Gmbh, 7150 Backnang, De | |
| DE3925309A1 (en) * | 1989-07-31 | 1991-02-07 | Ant Nachrichtentech | Multiplexing multiple broad and narrow band digital signals - combining signals in one stage and combining resultants in second |
-
1992
- 1992-07-16 DE DE19924223477 patent/DE4223477C2/en not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SU915263A1 (en) * | 1980-07-15 | 1982-03-23 | Evgenij M Gromov | Multichannel device for transmitting/receiving discrete information |
| EP0320856A1 (en) * | 1987-12-15 | 1989-06-21 | Siemens Aktiengesellschaft | Method of transmission for time-multiplexed-signals |
| DE3906541C1 (en) * | 1989-03-02 | 1990-06-13 | Ant Nachrichtentechnik Gmbh, 7150 Backnang, De | |
| DE3925309A1 (en) * | 1989-07-31 | 1991-02-07 | Ant Nachrichtentech | Multiplexing multiple broad and narrow band digital signals - combining signals in one stage and combining resultants in second |
Non-Patent Citations (4)
| Title |
|---|
| EBERSPÄCHER, Klaus: Die neue synchrone digitale Hierarchie. In: ntz Bd.41, 1988, H.10, S.570-574 * |
| EHRLICH, Wolfgang * |
| KLEIN, M.J.: The Synchronous Digital Hierarchy: Principles, variants and applications. In: PhilipsTelecommunication Review, vol.48, No.4, Dec.1990, S.30-37 * |
| REITHMANN, Eugen: Ein Bausteinsatz zum wirtschaft-lichen Primärratenanschluß. In: ITG-Fachbericht, Bd.100, 1988, S.209-222 * |
Also Published As
| Publication number | Publication date |
|---|---|
| DE4223477A1 (en) | 1994-01-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0422443B1 (en) | Multiplexer and demultiplexer, especially for information transmission networks with a synchronous hierarchy of digital signals | |
| EP0507385B1 (en) | Transmission system for synchronous digital hierarchy | |
| EP0503732B1 (en) | Transmission method and system for synchronous digital hierarchy | |
| EP0529358B1 (en) | Memory unit with address generator | |
| EP0514856B1 (en) | Channel switching network | |
| EP0156339A2 (en) | Method and arrangement for establishing and operating a time division broadband communication in a TDM exchange | |
| EP0639903A2 (en) | Transmission system | |
| EP0475498B1 (en) | Circuit for bit-rate adaption of two digital signals | |
| EP0777351B1 (en) | Synchronous digital transmission system | |
| EP0428522B1 (en) | Process for switching signals into or out of subdomains of the supplementary signals of transmission modules of a synchronous digital signal hierarchy | |
| EP0342469B1 (en) | Method of inserting an asynchronous 139 264 kbit/s signal in a 155 520 kbit/s signal | |
| EP0598455A2 (en) | Transmission system for synchronous digital hierarchy | |
| DE4018687C2 (en) | ||
| EP0201634B1 (en) | Digital word generator for automatically generating periodic permanent signals from n bit words of all weights and their permutations | |
| DE2657878A1 (en) | CIRCUIT ARRANGEMENT FOR A TIME MULTIPLEX MESSAGE TRANSMISSION SYSTEM FOR RECEIVING CHANNELS COMPILING INFORMATION TRANSFERRED IN THE FORM OF TRANSMISSIONS | |
| DE60320266T2 (en) | SYNCHRONOUS TRANSMISSION NETWORK NODES | |
| DE4223477C2 (en) | Method and arrangement for switching data signals of different data rates over a time switching matrix | |
| DE19627728A1 (en) | Network element and input / output unit for a synchronous transmission system | |
| EP0647379B1 (en) | Method of switching digital signals | |
| DE4238090C1 (en) | Method and arrangement for recovering plesiochronous signals transmitted in function data blocks | |
| EP0491064A1 (en) | Method and apparatus for dividing the frequency of an alternating voltage by a non integer | |
| EP0563511B1 (en) | Decoder for data-streams in a synchronous digital hierarchical system | |
| EP0993711B1 (en) | Method and circuit for adapting and switching through a data flow | |
| EP0434629A2 (en) | Method and apparatus for processing the signalling information within configurable multiplexers | |
| DE69930366T2 (en) | Switching matrix between subordinate channels of a telecommunications network and administrative procedure for it |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OM8 | Search report available as to paragraph 43 lit. 1 sentence 1 patent law | ||
| 8110 | Request for examination paragraph 44 | ||
| D2 | Grant after examination | ||
| 8364 | No opposition during term of opposition | ||
| 8339 | Ceased/non-payment of the annual fee |