DE4211970A1 - Hetero-epitaxial structure including buffer layer - for adjusting or eliminating residual stress in epitaxial layer - Google Patents

Hetero-epitaxial structure including buffer layer - for adjusting or eliminating residual stress in epitaxial layer

Info

Publication number
DE4211970A1
DE4211970A1 DE4211970A DE4211970A DE4211970A1 DE 4211970 A1 DE4211970 A1 DE 4211970A1 DE 4211970 A DE4211970 A DE 4211970A DE 4211970 A DE4211970 A DE 4211970A DE 4211970 A1 DE4211970 A1 DE 4211970A1
Authority
DE
Germany
Prior art keywords
layer
epitaxial
surface layer
buffer layer
materials
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE4211970A
Other languages
German (de)
Inventor
Jean-Claude Prof Grenet
Alexandre Dr Freundlich
Gerard Dr Neu
Gerhard Dipl Phys Strobl
Antoine Kozacki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Airbus Defence and Space GmbH
Original Assignee
Telefunken Systemtechnik AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Telefunken Systemtechnik AG filed Critical Telefunken Systemtechnik AG
Publication of DE4211970A1 publication Critical patent/DE4211970A1/en
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02395—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02461—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

In a hetero-epitaxial structure having a semiconductive or crystalline non-conductive substrate and an epitaxial crystalline semiconductive surface layer held under a desired stress, a buffer layer, of semiconductive material different from the substrate and surface layer materials and of thickness greater than the critical thickness of the substrate, is located between the substrate and the surface layer and in contact with the surface layer for determining the residual stress of the surface layer at a desired temp. in dependence on the lattice parameters and thermo-elastic coefficients of the substrate and surface layer materials. Prodn. of the structure is also claimed. USE/ADVANTAGE - The structure is used in prodn. of opto- electronic, micro-electronic or photovoltaic devices (claimed). The buffer layer allows adjustment or even elimination of stress in the epitaxial layer.

Description

Die vorliegende Erfindung bezieht sich auf neue Halbleiter-Mate­ rialien, vorzugsweise auf eine Hetero-Epitaxialstruktur nach dem Oberbegriff von Anspruch 1, auf ihre Herstellungsverfahren und ihre Anwendungen, insbesondere auf dem Gebiet der Mikroelektro­ nik oder Photovoltaik.The present invention relates to new semiconductor mate rialien, preferably on a hetero-epitaxial structure after the Preamble of claim 1, on their manufacturing process and their applications, particularly in the field of microelectronics electronics or photovoltaics.

Es ist bekannt, daß beim kristallinen Aufwachsen eines Materials auf einem anderen kristallinen Material (Heteroepitaxie im Gegen­ satz zur Homoepitaxie, bei der gleiche Materialien verwendet wer­ den) zwei Arten von Schwierigkeiten auftreten:
die eine ist strukturellen Charakters, weil jedes Material einen speziellen Kristallgitterparameter hat, der die Größe seines Kristallgitters bestimmt;
die andere ist thermischen Charakters, weil jedes Material seinen eigenen thermischen Ausdehnungskoeffizienten besitzt; insbesondere wenn sich Materialien (epitaktische Schicht und Substrat) in der­ selben Zeit abkühlen, verhalten sie sich mechanisch nicht in der­ selben Weise. Die Halbleiterindustrie verwendet verschiedene Halbleitersubstrate oder Leiter, insbesondere Silizium (Si), Galliumarsenid (GaAs), Indiumphosphid (InP) und Germanium (Ge).It is known that when one material is crystalline grown on another crystalline material (heteroepitaxy as opposed to homoepitaxy, in which the same materials are used), two types of difficulties occur:
one is structural in nature because each material has a special crystal lattice parameter that determines the size of its crystal lattice;
the other is thermal in nature because each material has its own coefficient of thermal expansion; especially when materials (epitaxial layer and substrate) cool in the same time, they do not behave mechanically in the same way. The semiconductor industry uses various semiconductor substrates or conductors, especially silicon (Si), gallium arsenide (GaAs), indium phosphide (InP) and germanium (Ge).

Man braucht ebenfalls Isoliersubstrate, solche wie CaF2 oder Al2O3.Insulation substrates such as CaF 2 or Al 2 O 3 are also required.

Die Zusammensetzungen von Materialien und Halbleiter-Legierungen, die für Epitaxieverfahren auf diesen Substraten geeignet sind, haben mit den letzteren eine mehr oder weniger große Kristall­ gitterparameter-Abweichung. Darüberhinaus besitzen sie unter­ schiedliche thermische Ausdehnungskoeffizienten.The compositions of materials and semiconductor alloys, which are suitable for epitaxial processes on these substrates, have a more or less large crystal with the latter lattice parameter deviation. They also own under different coefficients of thermal expansion.

Der Unterschied von Gitterparametern erzeugt eine Spannung, die bis zu einer kritischen Dicke (hc) der epitaktischen Schicht elastisch bleibt, darüberhinaus entspannt sich das Material bis zum Erreichen seines eigenen Gitterparameters.The difference between lattice parameters creates a tension that remains elastic up to a critical thickness (h c ) of the epitaxial layer, furthermore the material relaxes until its own lattice parameter is reached.

Die Rückkehr des Systems aus epitaktischer Schicht und Substrat (Heterostruktur) von der Wachstumstemperatur auf seine Verwen­ dungstemperatur ist begleitet von einer thermoelastischen Defor­ mation, was zu der eingangs erwähnten Schwierigkeit thermischen Charakters aufgrund der unterschiedlichen Ausdehnungskoeffizien­ ten von epitaktischer Schicht und Substrat führt.The return of the epitaxial layer and substrate system (Heterostructure) from the growth temperature to its use Manure temperature is accompanied by a thermoelastic deformation mation, which leads to the aforementioned thermal difficulty Character due to the different expansion coefficients leads from epitaxial layer and substrate.

Man kennt unterschiedliche Materialien, die eine Überlagerung von epitaktischen Schichten darstellen.Different materials are known that have an overlay of represent epitaxial layers.

Insbesondere das französische Patent 25 38 953 schlägt eine Epi­ taxialstruktur mit piezoelektrischen Effekt vor, die auf einem halbisolierenden Substrat eine Folge von Epitaxialschichten auf­ weist, wobei Schichten mit einem Kristallparameter ähnlich dem­ jenigen des Substrates alternierend aufgebracht sind mit Schich­ ten mit zum Substrat unterschiedlichem Kristallparameter, die einer Verformungsvorspannung ihres Kristallgitters unterworfen sind. French patent 25 38 953 in particular proposes an epi taxial structure with piezoelectric effect on a semi-insulating substrate on a sequence of epitaxial layers has layers with a crystal parameter similar to that those of the substrate are alternately applied with Schich with different crystal parameters to the substrate, the subjected to a deformation bias of their crystal lattice are.  

Das französische Patent 24 67 957 betrifft ein Verfahren zur Her­ stellung von Halbleiterbauelementen der Gruppe III-V einschließ­ lich der Herstellung einer Nukleationsschicht aus Galliumarsenid auf einem Siliziumsubstrat, auf der sich eine zweite Schicht aus Galliumarsenid und darauf eine vorgespannte Struktur aus Materia­ lien der Gruppe III-V befinden, die selbst von zwei epitaktischen Schichten von demselben Bestandteil abwechselnd gebildet und im Verlauf einer Serie von thermischen Prozessen hergestellt sind, von denen jeder Prozeß zwei Wachstumsphasen bei jeweils zwei ver­ schiedenen und während des Wachstumsprozesses stabilen Temperatu­ ren aufweist.French patent 24 67 957 relates to a process for the manufacture position of group III-V semiconductor devices Lich the production of a nucleation layer from gallium arsenide on a silicon substrate, on which a second layer is formed Gallium arsenide and a prestressed structure made of materia lien of group III-V, which are themselves of two epitaxial Layers of the same component alternately formed and in Course of a series of thermal processes are made, of which each process has two growth phases with two ver different and stable temperature during the growth process ren has.

Diese Struktur, in der die Dichte von Versetzungen reduziert ist, scheint es nicht zu erlauben, die verbleibende Spannung merklich zu verändern.This structure, in which the density of dislocations is reduced, it doesn't seem to allow the remaining tension to be noticeable to change.

In einer allgemeinen Form liegt die in den Hetero-Epitaxien auf­ tretende Schwierigkeit in der Existenz von Spannungen in den dün­ nen Schichten, die auf andersartigen Substraten abgeschieden wer­ den. Bei der Entspannung von epitaktischen Schichten (überkriti­ scher Dicke) werden in diesen Schichten Versetzungen hervorgeru­ fen, die sich auf die elektrischen Eigenschaften auswirken.In a general form it is found in the hetero-epitaxy Difficulty in the existence of tensions in the thin layers that are deposited on different types of substrates the. When relaxing epitaxial layers (supercritical shear thickness) dislocations are produced in these layers that affect electrical properties.

In gewissen Fällen ist es wünschenswert, die Spannungen einstel­ len zu können, um die durch die Kristallstruktur bestimmten elek­ trischen Eigenschaften zu ändern oder einzustellen.In certain cases it is desirable to set the tensions len to be able to determine the elec change or adjust trical properties.

Die Gleichung R=1/6×ε×L2/e betrifft die Beziehung zwischenThe equation R = 1/6 × ε × L 2 / e relates to the relationship between

ε=Deformation,
R=Krümmungsradius
L=Dicke des Substrates und
e=Dicke der epitaktischen Schicht.ε = deformation,
R = radius of curvature
L = thickness of the substrate and
e = thickness of the epitaxial layer.

Die mechanische Spanung verursacht oft einen schwachen Krümmungs­ radius und begrenzt die Anwendung des Verfahrens, wenn man zum Beispiel an die Mikrolitographie denkt. Mechanical stress often causes a slight curvature radius and limits the application of the method when going to Example thinks of microlitography.  

Darüberhinaus bewirkt die verbleibende Spannung in gewissen Arten von Bauelementen, wie z. B. Halbleiterlasern, eine schnelle Degradation und oft eine Unkontrolliertheit der optoelektronischen Eigenschaften.In addition, the remaining tension causes some Types of components, such as. B. semiconductor lasers, a rapid degradation and often an uncontrolledness of the optoelectronic properties.

Außerdem stellen die thermoelastischen Spannungen eine starke Einschränkung dar, was die Realisierung der Bauelemente mit großen Abmessungen (über 1 mm2) wie z. B. intregrierte Schaltkreise und photovoltaische Zellen betrifft. Tatsäch­ lich können Mikrorisse in den verwendeten Strukturen während ihrer Herstellung oder anläßlich ihrer Anwendung auftreten, welche die Bauelemente elektrisch isolieren oder kurzschließen können.In addition, the thermoelastic stresses are a major limitation, which the realization of components with large dimensions (over 1 mm 2 ) such. B. concerns integrated circuits and photovoltaic cells. In fact, microcracks can occur in the structures used during their manufacture or during their use, which can electrically isolate or short-circuit the components.

Verschiedene jüngere Arbeiten haben sich damit befaßt, die Ein­ stellung der verbleibenden Spannungen zu kontrollieren. Beson­ ders die Arbeiten von S. Sakai, veröffentlicht in Appl. Phys. Lett., 51, 1913 (1987): "New method of relax thermal stress in GaAs grown on Si substrates" haben auf die mechanische Kontrolle mit Hilfe einer Schraube hingewiesen, die die Einstellung der Krümmung der Probe gestattet, mit der Konsequenz einer großen Inhomogenität der Spannungen in der ganzen heteroepitaktischen Schicht.Various recent works have dealt with the one Check the position of the remaining voltages. Especially the work of S. Sakai, published in Appl. Phys. Lett., 51, 1913 (1987): "New method of relax thermal stress in GaAs grown on Si substrates "have mechanical control pointed out with the help of a screw that adjusts the setting of the Curvature of the sample allowed, with the consequence of a large Inhomogeneity of tensions throughout the heteroepitaxial Layer.

Ein weiterer Weg ist kürzlich vorgeschlagen worden durch J. DE Boeck et al in Electron. Lett. 27, 22 (1991): "Mesa released and deposition used for GaAS on Si MESFET fabrication" und basiert auf einem chemischen Prozeß, der eine Teilablösung der epitakti­ schen Schicht beschreibt; obwohl dieses Verfahren gestattet, die Spannungen zu reduzieren, ist dieses Verfahren bis zu diesem Tag nur auf Strukturen von geringen Abmessungen (10-2mm2) angewendet worden und seine Ausdehnung auf größere Oberflächen erscheint sehr schwierig. Another approach has recently been proposed by J. DE Boeck et al in Electron. Lett. 27, 22 (1991): "Mesa released and deposition used for GaAS on Si MESFET fabrication" and is based on a chemical process which describes a partial detachment of the epitaxial layer; to date, although this method allows the stresses to be reduced, this method has only been applied to structures of small dimensions (10 -2 mm 2 ) and it appears very difficult to extend to larger surfaces.

Die Antragstellerin hat jetzt erfindungsgemäß auf neue hetero­ epitaktische Strukturen hingewiesen, die es gestatten, die Spannung in kristallinen Materialien (sofern diese eine Spannung aufweisen), die in dünnen Schichten auf kristallinen Substraten beliebiger Abmessung angeordnet sind, zu modifizieren, einzu­ stellen oder aufzuheben.The applicant has now according to the invention new hetero epitaxial structures pointed out that allow the Tension in crystalline materials (if this is a tension have) in thin layers on crystalline substrates any dimension are arranged to modify, to place or cancel.

Das vorgeschlagene Prinzip zur Herstellung von Materialien gemäß der Erfindung ist genügend einfach in seiner Konzeption, um die Arbeiten während der Wachstumsphase auszuführen. Es verlangt also keine zusätzlichen technischen Schritte (chemische Prozesse, Ve­ ränderungen von industriellen Apparaturen). Es beinhaltet keine Einschränkung was die Abmessung der herzustellenden Strukturen betrifft.The proposed principle for manufacturing materials according to the invention is simple enough in its conception to the To perform work during the growth phase. So it demands no additional technical steps (chemical processes, Ve changes in industrial equipment). It doesn't include Restriction as to the dimensions of the structures to be manufactured concerns.

Andererseits ist das Prinzip genügend allgemein, um es bei sehr zahlreichen heteroepitaktischen Systemen anzuwenden wie GaAs/Si, GeSi, InP/Si, GaAs/InP, GaAs/GaP, Ga1-xInx P/Si, (Ga, In) As/GaAs, In Sb/Si usw. oder es kann auch dazu gebraucht werden, falls man es wünscht, Spannungen in Systeme einzuführen. Die Erfindung stellt ein neues Werkzeug dar, das die Veränderung der Eigen­ schaften von optoelektronischen Halbleitern gestattet und bis hin zur Herstellung von neuen Materialien führt.On the other hand, the principle is sufficiently general to apply it to very numerous heteroepitaxial systems such as GaAs / Si, GeSi, InP / Si, GaAs / InP, GaAs / GaP, Ga 1-x In x P / Si, (Ga, In) As / GaAs, In Sb / Si etc. or it can also be used if one wishes to introduce stresses into systems. The invention represents a new tool that allows the properties of optoelectronic semiconductors to be changed and leads to the production of new materials.

Die Erfindung erlaubt zum ersten Mal heteroepitaktische Materi­ alien zu realisieren, die einen Träger aus einem kristallinen Ma­ terial A und eine epitaktische Oberflächenschicht bestehend aus einem kristallinen Halbmaterial C aufweist, wobei die in der epi­ taktischen Schicht bei einer gewünschten Temperatur verbleibende Spannungen eingestellt werden kann, unabhängig von den Kristall­ parametern der Schichten A und C und ihrer thermoelastischen Ko­ effizienten.The invention allows heteroepitaxial materials for the first time alien to realize a carrier from a crystalline Ma material A and an epitaxial surface layer consisting of has a crystalline semi-material C, the epi tactical layer remaining at a desired temperature Tensions can be adjusted regardless of the crystal parameters of layers A and C and their thermoelastic co efficient.

Auf präzisere Weise betrifft die Erfindung neue heteroepitakti­ sche Strukturen enthaltend einen aus einem Halbleitermaterial oder kristallinen Isolator A bestehenden Träger und eine unter einer gewünschten Vorspannung stehende epitaktische Ober­ flächenschicht aus einem kristallinen Halbleitermaterial C.More precisely, the invention relates to new heteroepitakti structures comprising one made of a semiconductor material or crystalline insulator A existing carrier and one  epitaxial surface under a desired bias surface layer made of a crystalline semiconductor material C.

Aufgabe der Erfindung ist es, ein Hetero-Epitaxialmaterial der eingangs genannten Art zu schaffen, bei dem ein für eine belie­ bige Temperatur vorherbestimmbarer mechanischer Spannungszustand einstellbar ist.The object of the invention is a hetero-epitaxial material to create the type mentioned, in which one for one belie temperature predeterminable mechanical stress state is adjustable.

Die Aufgabe wird erfindungsgemäß dadurch gelöst, daß zwischen den beiden Schichten A und C eine mit der Oberflächenschicht C in Kontakt stehende Pufferschicht aus einem von den die Träger­ schicht und die Oberflächenschicht bildenden Materialien ver­ schiedenen Halbleitermaterial B mit einer größeren Dicke als der durch das den Träger bildende Material (A) vorgegebenen kriti­ schen Dicke (hc) angeordnet ist, deren Aufgabe es ist, die ver­ bleibende Spannung der Oberflächenschicht bei einer gewünschten Temperatur in Abhängigkeit von den Kristallgitterparametern der Materialien A und C und ihren thermoelastischen Koeffizienten zu bestimmen.The object is achieved in that between the two layers A and C a with the surface layer C in contact buffer layer made of one of the layer and the surface layer forming materials ver different semiconductor material B with a greater thickness than that through which the carrier forming material (A) predetermined critical thickness (h c ) is arranged, the task of which is to determine the remaining tension of the surface layer at a desired temperature depending on the crystal lattice parameters of materials A and C and their thermoelastic coefficients.

Ausgestaltungen der Erfindung sind in den Unteransprüchen 2 bis 9 beschrieben.Embodiments of the invention are in subclaims 2 to 9 described.

Anspruch 10 beschreibt ein Verfahren zur Herstellung des Materi­ als, während im Anspruch 11 die Anwendung der Materialien bean­ sprucht ist.Claim 10 describes a method for producing the material as, while in claim 11 the application of the materials speaks.

Bei einem Hetero-Epitaxialmaterial nach der Erfindung ist durch die Temperaturdifferenz zwischen der Epitaxie- und der Verwen­ dungstemperatur die thermoelastische Deformation beim Abkühlen des Systems und der dadurch hervorgerufene Spannungszustand in den Schichten A, B und C vorgegeben. Durch Wahl des Materials der Pufferschicht B wird zusätzlich die Differenz der Gitter­ parameter von epitaktischer Schicht und Pufferschicht vorbe­ bestimmt, wodurch sich die daraus resultierende mechanische Span­ nung in der epitaktischen Schicht ergibt. Diese Spannung muß gleich groß sein wie die thermoelastische Spannung bei der Ver­ wendungungstemperatur und dieser entgegengerichtet sein, so daß die epitaktische Schicht bei der Verwendungstemperatur spannungs­ frei ist.In a hetero-epitaxial material according to the invention is through the temperature difference between the epitaxy and the use temperature the thermoelastic deformation when cooling of the system and the resulting state of tension in layers A, B and C are given. By choosing the material the buffer layer B also becomes the difference between the gratings parameters of epitaxial layer and buffer layer  determines what the resulting mechanical chip results in the epitaxial layer. This tension must be the same size as the thermoelastic tension in the ver application temperature and this opposite, so that the epitaxial layer at the use temperature free is.

Es bestehen somit vorteilhafterweise die Möglichkeiten,There are therefore advantageously the possibilities

  • - in einem heteroepitaktischen System einen gewünschten Span­ nungszustand in einer epitaktischen Schicht, beispielsweise einen spannungsfreien Zustand zu erzeugen, oder- a desired span in a heteroepitaxial system state in an epitaxial layer, for example to create a stress-free state, or
  • - in einem homoepitaktischen System, in dem von Natur aus keine Spannungen auftreten, einen gewünschten Spannungszustand künst­ lich zu erzeugen.- in a homoepitactic system, in which there are none by nature Tensions occur, a desired state of tension art Lich to generate.

Die Erfindung wird aufgrund der nachfolgenden Beschreibung besser verstanden werden, insbesondere im Hinblick auf das allgemeine Rechenprinzip, welches auf die Einstellung der neuen Materialien gemäß der Erfindung hinweist.The invention will be better from the following description be understood, especially with regard to the general Calculation principle, which is based on the setting of the new materials according to the invention.

Die Materialien gemäß der Erfindung enthalten:The materials according to the invention contain:

  • - einen aus einem Halbleiter oder Isolator A bestehenden kristal­ linen Träger,- A crystalline consisting of a semiconductor or insulator A. linen carrier,
  • - eine Schicht aus kristallinem Halbleitermaterial B, genannt Pufferschicht, die auf dem Träger epitaktisch aufgebracht ist und deren Dicke größer ist als die durch die Gegebenheiten des Materials A vorgegebene kritische Dicke hc,a layer of crystalline semiconductor material B, called a buffer layer, which is epitaxially applied to the carrier and whose thickness is greater than the critical thickness h c predetermined by the conditions of material A,
  • - einer Oberflächenschicht bestehend aus einem kristallinen Halb­ leitermaterial C, die auf der Pufferschicht epitaktisch auf ge­ wachsen ist und deren Dicke geringer ist als die durch die Ge­ gebenheiten des Materials B vorgegebene kritische Dicke hc.- A surface layer consisting of a crystalline semiconductor material C, which is epitaxially grown on the buffer layer on ge and whose thickness is less than the critical thickness h c given by the conditions of material B.

Die kritischen Dicken können auf verschiedene Weise festgelegt sein: man könnte sie mit Hilfe von die Kristallparameter betref­ fenden Formeln berechnen, z. B. nach der sich auf J. W. Matthews A. B. Blakeslee und S. Mader, Thin Solids Films, vol. 33, p. 253, (1976) beziehenden Formel, oder durch Versuche bestimmen.The critical thicknesses can be set in different ways be: one could apply it with the help of the crystal parameters calculate formulas, e.g. B. after referring to J.W. Matthews A. B. Blakeslee and S. Mader, Thin Solids Films, vol. 33, p. 253. (1976) related formula, or by experiment.

Für die experimentelle Bestimmung folgt man, z. B. mittels Rönt­ genstrahlbeugung, der Evolution der Verformung des Kristallgit­ ters als Funktion der abgeschiedenen Dicke. Solange die Deforma­ tion elastisch ist, bleibt der beobachtete Parameter konstant in der Ebene der Epitaxie und gleich demjenigen des Materials, auf welchem es angeordnet ist. Von der kritischen Dicke an entspannt sich das Gitter und der Kristallparameter verändert sich, um sich dem anzunähern, den es als massives Material hat.For the experimental determination one follows, e.g. B. by means of X-ray gene beam diffraction, the evolution of the deformation of the crystal grid ters as a function of the deposited thickness. As long as the deforma tion is elastic, the observed parameter remains constant in the level of the epitaxy and equal to that of the material which it is arranged. Relaxed from the critical thickness the lattice and the crystal parameter changes to itself to approach that which it has as a solid material.

Die kritischen Dicken hängen ab von dem geprüften System und der Temperatur. Ihre Bestimmung ist deshalb nicht sehr genau und es ist daher nicht möglich, sie auf allgemeine Weise auszudrücken. Es ist notwendig, sie von Fall zu Fall zu bestimmen.The critical thicknesses depend on the system tested and the Temperature. Your destination is therefore not very precise and it is is therefore not possible to express it in a general way. It is necessary to determine them on a case-by-case basis.

Nach dem unten gezeigten Berechnungsprinzip zur Auswahl der Ei­ genschaften des die Pufferschicht bildenden Materials kann man die gewünschte Spannung in der epitaktischen Oberflächenschicht erzeugen. Diese Berechnung ist dargestellt für den Fall, daß das Material B aus einer Legierung besteht und es wird klar auf ge­ zeigt, daß es in diesem Fall ausreicht, die Bestandteile dieser Legierung zu variieren, um die gewünschte Spannung in der epi­ taktischen Oberflächenschicht zu erzeugen, einer Spannung, die bei Abwesenheit der Pufferschicht von einer der kritischen Dicke hc übergeordneten Dicke durch die Gegebenheiten des Substrates A auferzwungen wird.According to the calculation principle shown below for the selection of the properties of the material forming the buffer layer, the desired tension can be generated in the epitaxial surface layer. This calculation is shown in the event that the material B consists of an alloy and it is clearly shown that in this case it is sufficient to vary the components of this alloy in order to generate the desired tension in the epitaxial surface layer, a voltage which is imposed by the conditions of the substrate A in the absence of the buffer layer of a thickness higher than the critical thickness h c .

Man bezeichnet mit a0 den kristallinen Parameter der Schicht C, mit a(x) den kristallinen Parameter von Schicht B, wobei die ela­ stische Deformation in der Struktur C, die aus der Epitaxie auf B resultiert, (Dicke von B ist viel größer als kritische Dicke, die die Epitaxie von B auf A betrifft), gegeben ist durchA 0 denotes the crystalline parameter of layer C, a ( x ) denotes the crystalline parameter of layer B, the elastic deformation in structure C resulting from the epitaxy on B (thickness of B being much greater than critical thickness, which affects the epitaxy from B to A), is given by

(Δa/a)elastisch = (a(x) - a₀)/a₀ (1)(Δa / a) elastic = (a (x) - a₀) / a₀ (1)

Man bezeichnet mit (αa/a die thermische Deformation, bestimmt durch die Koeffizienten der thermischen Ausdehnung, αA, αB und αC der jeweiligen Schichten A, C und B.(Αa / a denotes the thermal deformation, determined by the coefficients of thermal expansion, α A , α B and α C of the respective layers A, C and B.

Um eine verbleibende Spannung in der Schicht C, die einer Deformation D gleichwertig ist, zu erhalten, gilt:In order for a residual stress in the layer C, which a deformation D is equivalent to receive:

D = (Δa/a)elastisch + (Δa/a)thermisch (2)D = (Δa / a) elastic + (Δa / a) thermal (2)

Der durch die Spannung in C eingestellte Gitterparameter von der Struktur B ist gegeben durch:The lattice parameter of the set by the voltage in C. Structure B is given by:

a(x) = a₀ (D - (Δa/a)thermisch + 1) (3)a (x) = a₀ (D - (Δa / a) thermal + 1) (3)

Wenn B eine Legierung aus zwei Bestandteilen (oder Legierungen) von den Parametern a₁ und a₂ ist, beschreibt das Gesetz von Vegard die Gitterkonstante a(x) in Annäherung wie folgt:If B is an alloy of two components (or alloys) with the parameters a₁ and a₂, the Vegard law approximates the lattice constant a (x) as follows:

a(x) = a₂ + (a₁ - a₂) · x (4)a (x) = a₂ + (a₁ - a₂) x (4)

(Δa/a)elastisch = (a₂/a₀ - 1) · (a₁ - a₂) · x/a₀ (5)(Δa / a) elastic = (a₂ / a₀ - 1) · (a₁ - a₂) · x / a₀ (5)

Die Zusammensetzung von der verwendeten Legierung für die Schicht B ist gegeben durch:The composition of the alloy used for the layer B is given by:

x = a₀ [D - (Δa/a)thermisch + 1 - a₂/a₀]/(a₁ - a₂) (6)x = a₀ [D - (Δa / a) thermal + 1 - a₂ / a₀] / (a₁ - a₂) (6)

Betrachtet man die obige Berechnung, so ist es die Aufgabe der Pufferschicht, die Spannung in der epitaktischen Oberflächenschicht aufzuerzwingen oder zu modifizieren. Looking at the above calculation, it is the job of Buffer layer, the tension in the epitaxial surface layer enforce or modify.  

Das Vorhandensein der Pufferschicht erlaubt es insbesondere, Spannungen zwischen dem Träger und der epitaktischen Oberflächen­ schicht, wenn die Materialien A und C identisch sind, aufzuzwin­ gen oder die Spannungen, wenn die Materialien A und C verschieden sind, zu modifizieren oder aufzuheben.The presence of the buffer layer in particular allows Tensions between the support and the epitaxial surfaces layer if the materials A and C are identical conditions or the tensions when materials A and C are different are to be modified or repealed.

Das Material A könnte ein ganz gewöhnlich verwendbares Material sein, wie der Träger von einer epitaktischen Schicht in der mi­ kroelektronischen Industrie.Material A could be a commonly used material be like the carrier of an epitaxial layer in the mi croelectronic industry.

Das Material A könnte insbesondere aus einem Halbleitermaterial gebildet sein, was ein Halbleiter oder Leiter (dotiert vom Typ n oder p) sein könnte.Material A could in particular consist of a semiconductor material be formed what a semiconductor or conductor (doped of the type could be n or p).

Man wird z. B. einen Träger aus einem Leitermaterial auswählen für Anwendungen, die eine elektrische Leitung erfordern.One is z. B. select a carrier from a conductor material for applications that require electrical wiring.

Den Träger könnten verschiedene Materialien A uneingeschränkt bilden, man kann zum Beispiel Si, Ge, GeAs, GaP, InP, CdTc, GaSb, InSb oder ihre Legierungen nennen.The carrier could form various materials A without restriction, for example Si, Ge, GeAs, GaP, InP, CdT c , GaSb, InSb or their alloys.

Man kann z. B. Legierungen der Gruppen III/V oder II/VI zitieren, beispielsweise die Systeme (Hg1-x Cdx)Tc mit 0x1, (Ga1-x Inx) (As1-y Py) mit 0x1 und 0y1 oder (Alx Gay Inz)P mit x+y+z=1.You can e.g. B. Cite alloys of groups III / V or II / VI, for example the systems (H g1-x Cd x ) T c with 0x1, (Ga 1-x In x ) (As 1-y P y ) with 0x1 and 0y1 or (Al x Ga y In z ) P with x + y + z = 1.

In anderen Anwendungen, die eine epitaktische Schicht auf einem isolierenden Substrat erfordern, wird man ein isolierendes Mate­ rial wie z. B. CaF2 oder Al2O3 wählen.In other applications that require an epitaxial layer on an insulating substrate, an insulating material such as e.g. B. Select CaF 2 or Al 2 O 3 .

Das Material A sollte vorzugsweise monokristallin sein, ohne daß dieses jedoch unerläßlich ist. Bei den meisten Anwendungen stellt die Tatsache, daß der Träger einen erhöhten Versetzungs­ grad besitzt, kein wahres Hindernis dar. Material A should preferably be monocrystalline without that this is essential. For most applications represents the fact that the wearer has an increased dislocation degree, is not a real obstacle.  

Das Material C könnte ein Halbleiter-Material oder eine Halblei­ ter-Legierung sein, die gewöhnlich in der Mikroelektronik verwen­ det werden, um eine epitaktische Schicht zu realisieren.Material C could be a semiconductor material or a semi-lead ter alloy that are commonly used in microelectronics be realized to realize an epitaxial layer.

Als repräsentative Beispiele für die Materialien C, welche unein­ geschränkt die epitaktische Oberflächenschicht bilden; kann man Si, Ge, GaAs, GaP, InP, CdTe, GaSb, InSb oder ihre Legierungen nennen.As representative examples of the materials C, which unrestrictedly form the epitaxial surface layer; can be called Si, Ge, GaAs, GaP, InP, CdT e , GaSb, InSb or their alloys.

Man kann z. B. Legierungen der Gruppen III/V oder II/VI nennen, beispielsweise die Systeme (Hg1-x Cdx)Te mit 0x1, (Ga1-x Inx) (As1-y Py) mit 0x1 und 0y1 oder (Alx Gay Inz)P mit x+y+z=1.You can e.g. B. Name alloys of groups III / V or II / VI, for example the systems (H g1-x Cd x ) Te with 0x1, (Ga 1-x In x ) (As 1-y P y ) with 0x1 and 0y1 or (Al x Ga y In z ) P with x + y + z = 1.

Die Materialien A und C können identisch oder verschieden sein.The materials A and C can be identical or different.

Das Material B besteht aus einem kristallinen Halbleitermaterial mit einem von den Materialien A und C sich unterscheidenden Git­ terparameter. Insbesondere könnte es sich um eine Legierung han­ deln, der man einen Bestandteil als Funktion der gewünschten Spannung im Material C einfügt.Material B consists of a crystalline semiconductor material with a git that differs from materials A and C. parameters. In particular, it could be an alloy a component as a function of the desired Insert tension in material C.

Als Beispiele von bevorzugten Legierungen gemäß der Erfindung können Legierungen genannt werden, die Elemente der Schicht A und/oder der Schicht C oder Elemente derselben Familie aus der Klasse des periodischen Systems enthalten.As examples of preferred alloys according to the invention can be called alloys, the elements of the layer A and / or layer C or elements of the same family from the Class of the periodic table included.

Als Beispiele kann man für die Schicht B vorteilhafterweise eine Legierung von Elementen Ga, As und ein Element derselben Familie wie As, nämlich Phosphor verwenden, wenn die Schicht A GaAs und die Schicht C ebenfalls GaAs ist.As examples, one can advantageously use one for layer B. Alloy of elements Ga, As and an element of the same family like As, namely use phosphorus if layer A is GaAs and layer C is also GaAs.

Als Beispiel einer solchen Legierung kann man Ga(As1-x Px) mit 0x0,16 nennen zum Einführen einer mechanischen Spannung in C zwischen 0 und 0,8 GPa. An example of such an alloy is Ga (As 1-x P x ) with 0x0.16 for introducing a mechanical stress in C between 0 and 0.8 GPa.

Man wird ebenfalls für die Schicht B eine Legierung benutzen, die wie oben ausgebildet ist, wenn die Schicht A aus Si und die Schicht C aus GaAs bestehen.An alloy will also be used for layer B, which is formed as above when the layer A made of Si and the Layer C consist of GaAs.

Der Gitterparameter der Schicht B könnte beliebig sein, sofern er von denjenigen der Schichten A und C verschieden ist. Jedoch könnte es von Vorteil sein, benachbarte Parameter von denjenigen der Schicht C auszuwählen, insbesondere um zu erlauben, daß die Epitaxie von einer Schicht C genügend dick für die in Betracht kommenden Anwendungen und geringer als die kritische Dicke hc ist. In allgemeiner Weise wird man bevorzugt eine Abweichung der Parameter geringer als 0,1% für die Schichten C mit einer höhe­ ren oder gleichen Dicke von 1 Um verwenden zwischen 0,1 und 1% für Dicken zwischen 1µm und 100 A und mehr als 1% für Dicken von einigen Monoschichten von C.The lattice parameter of layer B could be as long as it differs from that of layers A and C. However, it could be advantageous to select adjacent parameters from those of layer C, particularly to allow the epitaxy of layer C to be sufficiently thick for the applications in question and less than the critical thickness h c . In general, it is preferred to use a deviation of the parameters less than 0.1% for the layers C with a greater or equal thickness of 1 µm, between 0.1 and 1% for thicknesses between 1 µm and 100 A and more than 1% for thicknesses of a few monolayers of C.

Die Schicht des Materials B könnte von irgendeiner Dicke sein, die höher als die kritische Dicke ist und durch das Trägermate­ rial aufgezwungen wird. Die Dicke wird auf jeden Fall als Funk­ tion der beabsichtigten Anwendung ausgewählt.The layer of material B could be of any thickness which is greater than the critical thickness and through the carrier mat rial is imposed. The thickness is definitely called funk tion of the intended application selected.

Zum Beispiel ist im Falle eines Systems GaAs/Ga (As1-xPx)/GaAs mit x=0,04 die kritische Dicke in der Größenordnung von 1µm, die Spannung 0,2 GPa und die Dicke der Schicht C in der Größen­ ordnung von 3µm.For example, in the case of a GaAs / Ga (As 1-x P x ) / GaAs system with x = 0.04, the critical thickness is on the order of 1 µm, the stress is 0.2 GPa and the thickness of layer C is on the size order of 3µm.

Die verschiedenen Materialien, die die drei Schichten bilden, sind bevorzugt monokristallin, aber dies ist streng genommen nicht notwendig. Wesentlich ist, daß die monokristallinen Teile genügend groß sind von größerem Ausmaß als diejenigen der Bauele­ mente, die man zu realisieren wünscht, zum Beispiel könnte der Träger einen erhöhten Versetzungsgrad aufweisen. The different materials that make up the three layers are preferably monocrystalline, but this is strictly speaking unnecessary. It is essential that the monocrystalline parts are sufficiently large and larger than those of the Bauele elements that one wishes to realize, for example the Carriers have an increased degree of dislocation.  

Gitterparameters mit der Schicht, auf welcher sie epitaktisch aufgebracht ist, aufweist, weist das Material nach der Erfindung außerdem auf der den Träger bildenden Schicht eine Nukleations­ schicht genannte epitaktische Schicht auf, die als Aufhängungs­ schicht dient.Lattice parameters with the layer on which they are epitaxial is applied, has the material according to the invention also a nucleation on the layer forming the support layer called epitaxial layer, which is called the suspension layer serves.

So bringt man z. B. während der Epitaxie von GaAs oder von (Alx Ga1-x) As auf Silizium bei niedriger Temperatur (ungefähr 450°C) eine Nukleationsschicht auf, beispielsweise aus Aluminiumarsenid von einer Dicke von einigen zehn Nanometern.So you bring z. B. during the epitaxy of GaAs or (Al x Ga 1-x ) As on silicon at low temperature (about 450 ° C) on a nucleation layer, for example made of aluminum arsenide with a thickness of a few tens of nanometers.

Die Materialien nach der Erfindung könnten ebenfalls in ihrer Struktur eine als neutralen Puffer bezeichnete Schicht aufweisen, die vorgesehen ist, um den kristallinen Zustand von dieser Ober­ flächenschicht vor der Abscheidung einer epitaktischen Schicht zu verbessern.The materials according to the invention could also in their Structure have a layer called neutral buffer, which is intended to the crystalline state of this upper surface layer before the deposition of an epitaxial layer to improve.

So scheidet man beispielsweise, wenn die Schicht C eine Schicht von GaAs ist, auf einem monokristallinen Träger von GaAs, eine GaAs-Schicht von 1µm ab. Auf einem monokristallinen Träger von Silizium bringt man eine sehr dünne Nukleationsschicht von AlAs auf, danach eine Schicht aus GaAs von ungefähr 1µm, bevor man mit der Abscheidung der aktiven Schicht oder der Struktur be­ ginnt.For example, one separates if layer C is a layer of GaAs is one on a monocrystalline carrier of GaAs GaAs layer from 1 µm. On a monocrystalline support from Silicon is brought with a very thin nucleation layer from AlAs then a layer of GaAs of approximately 1 µm before with the deposition of the active layer or structure starts.

Die Erfindung betrifft ebenfalls ein Vorbereitungsverfahren der vorher beschriebenen Materialien.The invention also relates to a preparation process for previously described materials.

Präziser besteht das Verfahren nach der Erfindung zuerst in der Realisierung der Epitaxie einer Materialschicht B auf dem Träger in der Weise, daß die Schicht eine höhere Dicke als die durch die Schicht A auf erzwungene kritische Dicke hc erhält, danach in dem Abscheiden einer Schicht aus dem Material C oberhalb der Materi­ alschicht B durch Epitaxie, wobei die letzte Schicht eine gerin­ gere Dicke als die durch das Material B auferzwungene kritische Dicke hc aufweist.More precisely, the method according to the invention consists first of all in realizing the epitaxy of a material layer B on the support in such a way that the layer is thicker than the critical thickness h c imposed by layer A, and then in depositing a layer the material C above the material layer B by epitaxy, the last layer having a smaller thickness than the critical thickness h c imposed by the material B.

Die Realisation der epitaktischen Schichten wird in klassischer Weise durchgeführt.The realization of the epitaxial layers becomes classic Way performed.

Man könnte für das Abscheiden und Aufwachsen der epitaktischen Schichten ganz klassische Verfahren verwenden, die durch den An­ wendungsfall bekannt sind.You could go for the deposition and growing up of the epitaxial Layers use very classic methods that are application are known.

Als Beispiele dieser Verfahren können genannt werden:The following can be mentioned as examples of these processes:

  • - Die Epitaxie von organischen metallischen Bestandteilen in der Dampfphase (EPV-OM),- The epitaxy of organic metallic components in the Vapor phase (EPV-OM),
  • - die Verfahren, wo der Bestandteil in einem Schmelzbad epita­ xiert ist,- the process where the ingredient epita in a weld pool is fixed,
  • - die Verfahren, die Molekularstrahlen verwenden, wo die Epi­ taxien in einem Hochvakuum realisiert werden.- the procedures using molecular beams where the Epi taxies can be realized in a high vacuum.

Man verwendet vorteilhafterweise die epitaktischen Verfahren in der Dampfphase, die es gestatten, besonders leicht die Zusammen­ setzung der Legierungen durch Einstellung von partiellen Drücken der verwendeten Bestandteile zu variieren. Dieses Verfahren hat sich als besonders vorteilhaft erwiesen, weil - wie vorhergehend dargelegt und wie als Ergebnis der Formel (6) zu ersehen ist - man die Spannung in der epitaktischen Oberflächenschicht in Ab­ hängigkeit von der Zusammensetzung des die Pufferschicht bilden­ den Materials B wunschgemäß modifizieren kann.It is advantageous to use the epitaxial methods in the vapor phase, which make it particularly easy to work together Setting of the alloys by setting partial pressures to vary the components used. This procedure has proved to be particularly advantageous because - as before and how it can be seen as the result of formula (6) - the tension in the epitaxial surface layer in Ab dependence on the composition of the buffer layer can modify the material B as desired.

Andererseits erlauben es die klassischen Techniken zur Abschei­ dung durch Epitaxie, die Dicken der aufgebrachten Schichten zu regeln. On the other hand, the classic techniques of rejection allow it by epitaxy, the thickness of the layers applied regulate.  

So können die zur Abscheidung von organometallischen Verbindungen in der Dampfphase verwendeten Maschinen eingestellt werden, und zwar in Bezug auf die Abscheidungsgeschwindigkeit, die Legie­ rungsbestandteile und den Dotierungsgrad. Die Wachstumsbedingun­ gen liegen fest (partielle Teildrücke der chemischen Reaktion in der Reaktionskammer), die aufgebrachten Dicken sind nur eine Funktion der Zeit und geringfügig eine Funktion der Temperatur.They can be used to separate organometallic compounds machines used in the vapor phase can be set, and in terms of the deposition rate, the alloy components and the level of doping. The growth conditions conditions are determined (partial partial pressures of the chemical reaction in the reaction chamber), the thicknesses applied are only one Function of time and slightly a function of temperature.

Die Erfindung betrifft ebenfalls die Anwendungen des neuen Mate­ rials gemäß der Erfindung.The invention also relates to the applications of the new mate rials according to the invention.

Diese neuen Materialien betreffen insbesondere die Herstellung von optoelektronischen und mikroelektronischen Bauelementen unter Verwendung von zwei oder mehreren unterschiedlichen Halb­ leitern oder von auf Isolierträgern angeordneten Halbleitern.These new materials particularly affect manufacturing of optoelectronic and microelectronic components using two or more different halves conductors or of semiconductors arranged on insulating supports.

Ihr Gebrauch könnte insbesondere auf den folgenden Gebieten in Betracht kommen: Halbleiterlaser, photovoltaische Energiewandler zur Verwendung in der Terrestrik oder in der Raumfahrt, Bauele­ mente von Hochfrequenz-Halbleitern, optoelektronische und mikro­ elektronische integrierte Bauelemente und auf allgemeine Art alle Bauelemente und Bauteile, bei denen eine Heteroepitaxie angewen­ det wird.Their use could be particularly in the following areas Consider: semiconductor lasers, photovoltaic energy converters for use in terrestrial or space travel, construction elements of high-frequency semiconductors, optoelectronic and micro electronic integrated components and in a general way all Components and parts that use heteroepitaxy det.

Die genannten Beispiele sind nur als illustrative Ausführungen an­ zusehen und keineswegs ist die vorliegende Erfindung auf diese begrenzt.The examples mentioned are only for illustrative purposes watch and in no way is the present invention on this limited.

BeispieleExamples

In den folgenden Beispielen werden die epitaktischen Abscheidun­ gen in einem horizontalen Epitaxiereaktor realisiert, der mit or­ ganometallischen Verbindungen bei Atmosphärendruck arbeitet. Die organometallischen Quellen sind Trimethyl-Gallium (Ga(CH3)3) sym­ bolisiert durch TMG und Trimethyl-Aluminium (Al(CH₃)₃) symboli­ siert durch TMA, die Hydrierquellen sind AsH3 und PH3, das Transportgas ist Wasserstoff. Die Epitaxietemperaturen liegen zwischen 600°C und 750°C und die Wachstumsgeschwindigkeiten sind in der Größenordnung von einigen µm/h.In the following examples, the epitaxial deposits are realized in a horizontal epitaxial reactor that works with organometallic compounds at atmospheric pressure. The organometallic sources are trimethyl gallium (Ga (CH 3 ) 3 ) symbolized by TMG and trimethyl aluminum (Al (CH₃) ₃) symbolized by TMA, the hydrogenation sources are AsH 3 and PH 3 , the transport gas is hydrogen. The epitaxial temperatures are between 600 ° C and 750 ° C and the growth rates are in the order of a few µm / h.

Die Eigenschaften der epitaktischen Schichten sind bestimmbar durch die folgenden physikalischen Verfahren:The properties of the epitaxial layers can be determined by the following physical processes:

  • - Röntgenstrahlbeugung mittels Doppelkristall;- X-ray diffraction using a double crystal;
  • - Messungen von Transporteffekten (Halleffekt);- measurements of transport effects (Hall effect);
  • - optische Messungen mit metallkundlichen Mikroskopen;- optical measurements with microscopic microscopes;
  • - Photolumineszenz-Spektrometrie.- Photoluminescence spectrometry.
Beispiel 1example 1

Material gemäß der Erfindung, in welches man beab­ sichtigte Spannungen einführt.Material according to the invention, in which one introduced tensions.

Man realisiert in diesem Beispiel die Epitaxie von GaAs unter Spannung auf einem Substrat GaAs durch Verwendung einer Puffer­ schicht aus einer Legierung Ga(As1-x Px).In this example, the epitaxy of GaAs under tension is realized on a substrate GaAs by using a buffer layer made of an alloy Ga (As 1-x P x ).

Nach einer klassischen Vorbereitung eines GaAs (100)-Trägers, führt man folgende Schritte durch:After a classic preparation of a GaAs (100) carrier, do the following:

  • 1. Erwärmung in Arsinatmosphäre auf 750°C für zwei Minuten;1. heating in arsine atmosphere to 750 ° C for two minutes;
  • 2. Aufwachsen einer neutralen Schicht GaAs bei 680°C von gerin­ ger Dicke;2. Growing a neutral layer of GaAs at 680 ° C ger thickness;
  • 3. Aufwachsen einer Pufferschicht aus einer Legierung Ga(As, P) zur Einstellung von Spannungen bei 750°C;3. Growth of a buffer layer made of an alloy Ga (As, P) for setting voltages at 750 ° C;
  • 4. Erwärmung in Arsinatmosphäre auf 750°C für fünf Minuten;4. Warming in arsine atmosphere to 750 ° C for five minutes;
  • 5. Aufwachsen der aktiven GaAs-Schicht bei 680°C.5. Growing the active GaAs layer at 680 ° C.

Die experimentellen Bedingungen sind in der Tabelle 1 aufgeführt.The experimental conditions are listed in Table 1.

Tabelle 1 Table 1

Man kann die Zusammensetzung der Legierung für die Schicht, die die Pufferschicht darstellt, variieren, dies bedeutet, den Wert von x in Abhängigkeit von den partiellen Drücken zu bestimmen.One can see the composition of the alloy for the layer that the buffer layer represents vary, this means the value of x depending on the partial pressures.

Die Zusammensetzung x der Legierung kann eingestellt werden ent­ weder über die partiellen Drücke von Phosphor und Arsen in der Dampfphase oder über die Wachstumstemperatur: Phosphoreinbau ist sehr abhängig von der Epitaxie-Temperatur. Der Grad des Einbaus erhöht sich mit der Temperatur: er ist praktisch 0 bei 650°C, geht auf 1/2 bei 750°C und ist praktisch 1 bei 850°C. Zum Beispiel für P/As = 0,166 in der Dampfphase ist x = 0,08 in der epitakti­ schen Schicht bei 750°C und in dem ausgewählten Beispiel ist x= 0,16 bei 850°C für die Entwicklung eines brauchbaren Wachstums.The composition x of the alloy can be adjusted neither about the partial pressures of phosphorus and arsenic in the Vapor phase or above the growth temperature: phosphorus incorporation is very dependent on the epitaxial temperature. The degree of installation increases with temperature: it is practically 0 at 650 ° C, goes to 1/2 at 750 ° C and is practically 1 at 850 ° C. For example for P / As = 0.166 in the vapor phase, x = 0.08 in the epitakti layer at 750 ° C and in the selected example x = 0.16 at 850 ° C for the development of a useful growth.

Übrigens bestimmt man den Wert von x als Funktion der Deforma­ tion, welche man wünscht, durch Verwendung der Gleichung (6) wie im vorliegenden Fall: a0=a2=0,56534 nm: Kristallparameter von GaAs, a₁=0,54512 nm: Kristallparameter von GaP, ax: Kristallparameter der Legierung Ga (As1-x Px); α GaAs=5,6 · 10-6/°C, αGaP=5,3 · 10-6/°C: Koeffizienten der thermischen Dehnung von GaAs und GaP.Incidentally, the value of x is determined as a function of the deformation which one desires by using equation (6) as in the present case: a 0 = a 2 = 0.56534 nm: crystal parameters of GaAs, a₁ = 0.54512 nm : Crystal parameters of GaP, a x : crystal parameters of the alloy Ga (As 1-x P x ); α GaAs = 5.6 · 10 -6 / ° C, α GaP = 5.3 · 10 -6 / ° C: coefficient of thermal expansion of GaAs and GaP.

wo Tc die Aufwachstemperatur der epitaktischen Schicht und T die Verwendungstemperatur darstellt.where Tc is the growth temperature of the epitaxial layer and T is the Represents use temperature.

Die Prüfung des Spektrums durch Photolumineszenz bei T = 2°K zeigt zum Beispiel, daß man eine Spannung von 0,4 GPa einführt in eine GaAs-Schicht von 200 nm Dicke, die epitaktisch aufge­ bracht ist auf Ga(As0,92 P0,08) von 3000 nm, die ebenfalls auf GaAs epitaktisch aufgebracht ist.Examination of the spectrum by photoluminescence at T = 2 ° K shows, for example, that a voltage of 0.4 GPa is introduced into a GaAs layer of 200 nm thickness, which is epitaxially applied to Ga (As 0.92 P 0 , 08 ) of 3000 nm, which is also epitaxially applied to GaAs.

Dieses Beispiel zeigt, daß die Einfügung von einer Zwischen­ schicht aus einer Legierung Ga(As, P) es gestattet, eine mechani­ sche Spannung in beabsichtigter Weise und mit großer Genauigkeit in ein System einzuführen, in dem sie vorher nicht vorhanden war.This example shows that the insertion of an intermediate layer of an alloy Ga (As, P) allows a mechani tension in an intended manner and with great accuracy to introduce into a system in which it was not previously available.

Diese Spannung kann modifiziert werden durch Einflußnahme auf die Bestandteile der die Pufferschicht bildenden Legierung.This tension can be modified by influencing the Components of the alloy forming the buffer layer.

Beispiel 2Example 2

Material nach der Erfindung, in dem man die verblei­ benden Spannungen in einem heteroepitaktischen System GaAs/Si einstellt oder aufhebt.Material according to the invention in which the lead tensions in a heteroepitaxial system GaAs / Si sets or cancels.

Man realisiert in diesem Beispiel die Epitaxie von GaAs auf Si durch Verwendung einer Pufferschicht aus einer Legierung Ga(As1-x Px) von einer Dicke höher als die durch den Träger aus Silizium bewirkte kritische Dicke in der Weise wie bei dem vorhergehenden Beispiel, um die Spannung in der epitaktischen Oberflächenschicht in Abhängigkeit von der Zusammensetzung der dieser Legierung zu verändern.In this example, the epitaxy of GaAs on Si is realized by using a buffer layer made of an alloy Ga (As 1-x P x ) with a thickness higher than the critical thickness caused by the silicon carrier in the manner as in the previous example, to change the tension in the epitaxial surface layer depending on the composition of this alloy.

Die Tabelle II zeigt die Bedingungen von Temperatur (T), Zeit (t), Partialdruck und Dicke der Schichten, die bei den verschie­ denen Herstellungsschritten des Materials erhalten werden.Table II shows the conditions of temperature (T), time (t), partial pressure and the thickness of the layers used in the various which manufacturing steps of the material are obtained.

Tabelle II Table II

Der Bestandteil x der Legierung bei einer Deformation D = 0 ist gegeben durch die Gleichung (6), und zwar ist x = 0,07 bei einer Umgebungstemperatur von T = 2°k oder x = 0,04 bei einer Umge­ bungstemperatur von T = 300°k.The component x of the alloy with a deformation D = 0 is given by equation (6), namely x = 0.07 for one Ambient temperature of T = 2 ° k or x = 0.04 with a reverse training temperature of T = 300 ° k.

Wie bei dem vorhergehenden Beispiel kann man den gewünschten Be­ standteil x der Legierung in Abhängigkeit von den Partial-Drücken regeln.As with the previous example, the desired Be Component x of the alloy depending on the partial pressures regulate.

Claims (11)

1. Hetero-Epitaxialstruktur enthaltend einen aus einem Halblei­ termaterial oder kristallinen Nichtleiter (A) bestehenden Träger und eine unter einer gewünschten Spannung stehende epitaktische Oberflächenschicht aus einem kristallinen Halbleitermaterial (C), dadurch gekennzeichnet, daß zwischen den beiden Schichten (A, C) eine mit der Oberflächenschicht (C) in Kontakt stehende Puffer­ schicht aus einem von den die Trägerschicht und die Oberflächen­ schicht bildenden Materialien A und C verschiedenen Halbleiterma­ terial (B) und mit einer größeren Dicke als die durch das den Träger bildende Material (A) vorgegebene kritischen Dicke (hc) angeordnet ist, deren Aufgabe es ist, die verbleibende Spannung der Oberflächenschicht bei einer gewünschten Temperatur in Abhän­ gigkeit von den Kristallgitterparametern der Materialien (A) und (C) und von ihren thermoelastischen Koeffizienten zu bestimmen.1. Hetero-epitaxial structure containing a semiconductor or crystalline non-conductor (A) from a semiconductor and a voltage-carrying epitaxial surface layer made of a crystalline semiconductor material (C), characterized in that between the two layers (A, C) with the surface layer (C) in contact buffer layer made of a different from the carrier layer and the surface layer forming materials A and C different semiconductor material (B) and with a greater thickness than that specified by the material forming the carrier (A) critical Thickness (h c ) is arranged, the task of which is to determine the remaining tension of the surface layer at a desired temperature as a function of the crystal lattice parameters of the materials (A) and (C) and of their thermoelastic coefficients. 2. Struktur nach Anspruch 1, dadurch gekennzeichnet, daß die Dicke der Oberflächenschicht geringer als die durch die Puf­ ferschicht vorgegebene kritische Dicke (h′c) ist.2. Structure according to claim 1, characterized in that the thickness of the surface layer is less than the critical thickness given by the buffer layer (h ' c ). 3. Struktur nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Materialien (A und C), die den Träger und die epitaktische Oberflächenschicht bilden, identische kristalline Halbleiter sind.3. Structure according to claim 1 or 2, characterized in that the materials (A and C), the carrier and the epitaxial Form surface layer, identical crystalline semiconductors are. 4. Struktur nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Materialien (A) und (C), die den Träger und die epitaktische Oberflächenschicht bilden, verschiedene kristalline Halbleiter sind.4. Structure according to claim 1 or 2, characterized in that the materials (A) and (C), the carrier and the epitaxial Form surface layer, various crystalline semiconductors are. 5. Struktur nach einem der Ansprüche 1 bis 4, dadurch gekenn­ zeichnet, daß das die Pufferschicht bildende Material (B) einen Gitterparameter aufweist, der von demjenigen der jeweils den Trä­ ger und die epitaktische Oberflächenschicht bildenden Materialien (A) und (C) verschieden ist. 5. Structure according to one of claims 1 to 4, characterized records that the material forming the buffer layer (B) a Has lattice parameters that differ from that of the respective Trä ger and the materials forming the epitaxial surface layer (A) and (C) is different.   6. Struktur nach einem der Ansprüche 1 bis 5, dadurch gekenn­ zeichnet, daß die Trägerschicht zur Vervollständigung ihres Ober­ flächenzustandes mit einer neutralen Pufferschicht bedeckt ist.6. Structure according to one of claims 1 to 5, characterized records that the backing layer to complete its top surface condition is covered with a neutral buffer layer. 7. Struktur nach einem der Ansprüche 1 bis 6, dadurch gekenn­ zeichnet, daß die Trägerschicht von einer Nukleationsschicht be­ deckt ist, auf welcher das Aufwachsen des die Pufferschicht bil­ denden Materials realisiert ist.7. Structure according to one of claims 1 to 6, characterized records that the carrier layer be from a nucleation layer is covered, on which the growth of the buffer layer bil material is realized. 8. Struktur nach einem der Ansprüche 1 bis 7, dadurch gekenn­ zeichnet, daß die Materialien (A) und (C), die jeweils die Trä­ gerschicht und die epitaktische Oberflächenschicht bilden, kristalline Halbleiter sind und zur Gruppe des Siliziums, des Galliumarsenids, des Indiumphosphids, des Germaniums, des Alumi­ niumarsenids, des Indiumarsenids, des Galliumphosphids des Indiumantimonids, des Bleiselenids, des Cadmiumtellurids, des Quecksilbertellurids, des Bleitellurids, des Zinntellurids und ihren Legierungen gehören.8. Structure according to one of claims 1 to 7, characterized records that the materials (A) and (C), each the Trä layer and form the epitaxial surface layer, are crystalline semiconductors and belong to the group of silicon, the Gallium arsenide, indium phosphide, germanium, alumi nium arsenide, indium arsenide, gallium phosphide of Indium antimonide, lead selenide, cadmium telluride, des Mercury Telluride, Lead Telluride, Tin Telluride and belong to their alloys. 9. Struktur nach einem der Ansprüche 1 bis 8, dadurch gekenn­ zeichnet, daß die Pufferschicht aus einer Legierung eines Halb­ leitermaterials hergestellt ist, deren Zusammensetzung als Funk­ tion der in der epitaktischen Oberflächenschicht gewünschten ver­ bleibenden Spannung festgelegt ist.9. Structure according to one of claims 1 to 8, characterized records that the buffer layer made of an alloy of a half is made of conductor material, the composition of which as radio tion of the ver. desired in the epitaxial surface layer permanent tension is set. 10. Verfahren zur Herstellung der Strukturen nach einem der An­ sprüche 1 bis 9, dadurch gekennzeichnet, daß eine Pufferschicht aus einem kristallinen Halbleitermaterial (B) auf ein aus einem Halbleitermaterial (A) oder Nichtleiter gebildetes kristallines Substrat mit größerer Dicke als die kritische Dicke (hc), die durch das das Substrat bildende Material (A) vorgegeben ist, auf­ gebracht wird, und daß die Epitaxie dadurch realisiert wird, daß eine Schicht aus einem kristallinen Halbleitermaterial (C) mit einer Dicke geringer als die durch die Pufferschicht vorgegebene kritische Dicke (h′c) aufgebracht wird. 10. A method for producing the structures according to one of claims 1 to 9, characterized in that a buffer layer made of a crystalline semiconductor material (B) on a crystalline substrate formed from a semiconductor material (A) or non-conductor with a greater thickness than the critical thickness ( h c ), which is predetermined by the material forming the substrate (A), and that the epitaxy is realized in that a layer of a crystalline semiconductor material (C) with a thickness less than the predetermined by the buffer layer critical Thickness (h ′ c ) is applied. 11. Anwendung der Strukturen nach einem der Ansprüche 1 bis 9 oder resultierend aus dem Verfahren nach Anspruch 10 für die Her­ stellung von optoelektronischen, mikroelektronischen oder photo­ voltaischen Bauelementen, bei denen eine Heteroepitaxie angewandt wird.11. Application of the structures according to one of claims 1 to 9 or resulting from the method according to claim 10 for the her position of optoelectronic, microelectronic or photo voltaic devices using heteroepitaxy becomes.
DE4211970A 1991-04-23 1992-04-09 Hetero-epitaxial structure including buffer layer - for adjusting or eliminating residual stress in epitaxial layer Ceased DE4211970A1 (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR9105004A FR2675948A1 (en) 1991-04-23 1991-04-23 SEMICONDUCTOR MATERIALS WITH HETEROEPITAXIC STRUCTURE AND CONTROLLED STRESS, THEIR METHOD OF PRODUCTION AND THEIR APPLICATIONS.

Publications (1)

Publication Number Publication Date
DE4211970A1 true DE4211970A1 (en) 1992-10-29

Family

ID=9412169

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4211970A Ceased DE4211970A1 (en) 1991-04-23 1992-04-09 Hetero-epitaxial structure including buffer layer - for adjusting or eliminating residual stress in epitaxial layer

Country Status (2)

Country Link
DE (1) DE4211970A1 (en)
FR (1) FR2675948A1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4445177A1 (en) * 1994-11-22 1996-05-23 Fraunhofer Ges Forschung Process for the production of polycrystalline silicon layers with adjustable layer tensions
EP1032099A2 (en) * 1999-02-26 2000-08-30 Matsushita Electronics Corporation Semiconductor device and method of fabricating the same

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6011646A (en) * 1998-02-20 2000-01-04 The Regents Of The Unviersity Of California Method to adjust multilayer film stress induced deformation of optics

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2556503A1 (en) * 1975-12-16 1977-06-30 Licentia Gmbh Stress-free semiconductive epitactic film on substrate - with stress-absorbing intermediate layer
EP0421205A2 (en) * 1989-09-25 1991-04-10 Gte Laboratories Incorporated A method of fabricating highly lattice mismatched quantum well structures

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5221367A (en) * 1988-08-03 1993-06-22 International Business Machines, Corp. Strained defect-free epitaxial mismatched heterostructures and method of fabrication

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2556503A1 (en) * 1975-12-16 1977-06-30 Licentia Gmbh Stress-free semiconductive epitactic film on substrate - with stress-absorbing intermediate layer
EP0421205A2 (en) * 1989-09-25 1991-04-10 Gte Laboratories Incorporated A method of fabricating highly lattice mismatched quantum well structures

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4445177A1 (en) * 1994-11-22 1996-05-23 Fraunhofer Ges Forschung Process for the production of polycrystalline silicon layers with adjustable layer tensions
DE4445177C2 (en) * 1994-11-22 1999-10-21 Fraunhofer Ges Forschung Process for the production of micromechanical components with free-standing microstructures
US7919345B1 (en) 1994-11-22 2011-04-05 Fraunhofer-Gesellschaft Zur Forderung Der Angewandten Forschung E.V. Method of fabricating micromechanical components with free-standing microstructures or membranes
DE4445177C5 (en) * 1994-11-22 2015-09-17 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Method for producing micromechanical components with free-standing microstructures
EP1032099A2 (en) * 1999-02-26 2000-08-30 Matsushita Electronics Corporation Semiconductor device and method of fabricating the same
EP1032099A3 (en) * 1999-02-26 2005-11-16 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method of fabricating the same

Also Published As

Publication number Publication date
FR2675948A1 (en) 1992-10-30

Similar Documents

Publication Publication Date Title
DE10392313B4 (en) Gallium nitride based devices and manufacturing processes
DE69230260T2 (en) NITRIDE-BASED SEMICONDUCTOR ARRANGEMENT AND METHOD FOR THEIR PRODUCTION
DE69614930T2 (en) Low-noise AlGaPSb / GaInAs performance HEMT and pseudomorphic HEMT on a GaAs substrate
DE69332511T2 (en) Method for producing a semiconductor substrate
DE68923756T2 (en) Covered heat treatment.
DE102014118336B4 (en) COMPOSITE STRUCTURE AND METHOD FOR FORMING A COMPOSITE STRUCTURE
DE68918135T2 (en) Method of producing a semiconducting thin film.
DE69021917T2 (en) Process for the directional modulation of the composition or doping of semiconductors, in particular for the realization of planar monolithic electronic components, and use and products therefor.
DE102019114131A1 (en) FIELD EFFECT TRANSISTOR USING TRANSITION METAL DICHALCOGENIDE AND METHOD FOR THE PRODUCTION THEREOF
DE68917504T2 (en) Process for the production of alternating layers of monocrystalline semiconductor material and layers of insulating material.
DE112013003237B4 (en) Sputtering method for forming an epitaxial layer, sputtering apparatus, manufacturing method of a semiconductor light-emitting element, semiconductor light-emitting element, and lighting apparatus
EP1604390B1 (en) Method for the production of stress-relaxed layer structure on a non-lattice adapted substrate and utilization of said layer system in electronic and/or optoelectronic components
EP2150970B1 (en) Nitride semi-conductor component layer structure on a group iv substrate surface and fabrication method
DE69422229T2 (en) Method for producing a semiconductor thin film and method for producing a Hall effect arrangement
DE102014108352A1 (en) Method for depositing a crystal layer at low temperatures, in particular a photoluminescent IV-IV layer on an IV substrate, and an optoelectronic component having such a layer
US7514726B2 (en) Graded index silicon geranium on lattice matched silicon geranium semiconductor alloy
US7341883B2 (en) Silicon germanium semiconductive alloy and method of fabricating same
DE112016005028T5 (en) EPITAXIAL SUBSTRATE FOR SEMICONDUCTOR ELEMENTS, SEMICONDUCTOR ELEMENTS AND PRODUCTION PROCESS FOR EPITAXIAL SUBSTRATES FOR SEMICONDUCTOR ELEMENTS
DE112014003533T5 (en) Semiconductor wafer and method for producing the semiconductor wafer
DE69319169T2 (en) Process for the production of heteroepitaxial thin layers and electronic components
DE112012004882B4 (en) Improvement of metal contacts to Group IV semiconductors by insertion of interfacial atomic monolayers
DE112015005069T5 (en) Semiconductor wafer and method for testing a semiconductor wafer
DE69012520T2 (en) Semiconductor heterostructure and process for its manufacture.
JP2005510081A (en) Fabrication method of high mobility silicon germanium structure by low energy plasma enhanced chemical vapor deposition
DE102011114670A1 (en) Method for producing an optoelectronic semiconductor chip and optoelectronic semiconductor chip

Legal Events

Date Code Title Description
8127 New person/name/address of the applicant

Owner name: DEUTSCHE AEROSPACE AG, 8000 MUENCHEN, DE

8127 New person/name/address of the applicant

Owner name: DAIMLER-BENZ AEROSPACE AKTIENGESELLSCHAFT, 80804 M

8110 Request for examination paragraph 44
8131 Rejection