DE4209172A1

DE4209172A1 - Analogue rank filter of regular similar stages - has serial-to-parallel converter outputs connected to inputs of N staged ranking circuit including noise generator

Info

Publication number: DE4209172A1
Application number: DE19924209172
Authority: DE
Inventors: Steffen Dipl Ing Paul; Knut Dipl Phys Hueper
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1992-03-20
Filing date: 1992-03-20
Publication date: 1993-09-23

Abstract

The filter input (XS) is connected to an analogue serial-to-parallel converter (ASPC), whose N parallel outputs (XP) are connected to N parallel inputs of a ranking circuit (ASORT). The ranking circuit comprises N stages (PC1 to PC5) connected to each other. All stages, except the last, are connected to a noise generator (PGEN). A ranking of N amplitude samples is effected through the squared initial noise signals (P12,P42) from the noise generator after each new amplitude sample. A middle k+1st stage of the ranking circuit delivers an amplitude sample of a timed serial output signal after each new amplitude sample, which is conveyed to the filter output (YS) via an analogue switch (SAS). ADVANTAGE - Requires practically no control logic, easily tested and during sorting operation no switching operations occur.

Description

Die Erfindung betrifft ein analoges Rang-Filter nach dem Oberbegriff des Patentanspruchs 1 und ein Verfahren zu dessen Betrieb nach dem Oberbegriff des Patentanspruchs 7 sowie ein analoges Rang-Filter nach Patentanspruch 10.The invention relates to an analog rank filter according to the The preamble of claim 1 and a method its operation according to the preamble of claim 7 and an analog rank filter according to claim 10.

Ein Rang-Filter der gattungsgemäßen Art ist beispielsweise aus dem Beitrag von B. D. Liu et al. mit dem Titel "An Analog Median Filter With Linear Complexity For Real-Time Processing" aus den Unterlagen zur IEEE-Konferenz ISCAS 1991 in Singapur, Seite 2565 bis 2568, bekannt. Dabei han delt es sich um spezielle analoge Rang-Filter in Form soge nannter Median-Filter, die zwar, wie das erfindungsgemäße Filter, sehr regulär aus gleichartigen Stufen aufgebaut sind aber bei denen in jeder Stufe eine relativ aufwendige Steuereinheit und elektronische Schalter zur Sortierung erforderlich sind.A rank filter of the generic type is for example from the contribution by B. D. Liu et al. entitled "To Analog Median Filter With Linear Complexity For Real-Time Processing "from the documents for the IEEE conference ISCAS 1991 in Singapore, pages 2565 to 2568. Here han special analog rank filters in the form of so-called called median filter, although as the invention Filters, built up very regularly from similar stages but are a relatively complex one for each level Control unit and electronic switches for sorting required are.

Der Erfindung liegt die Aufgabe zugrunde, ein Rang-Filter anzugeben, bei dem während des Sortiervorgangs keine Steuer einheiten zur Steuerung der Schaltvorgänge erforderlich sind und ein Verfahren zu dessen Betrieb anzugeben, das während des Sortiervorgangs keine Schaltvorgänge erfordert.The invention has for its object a rank filter to indicate at which no tax during the sorting process units required to control the switching operations and to specify a procedure for its operation that does not require any switching operations during the sorting process.

Die Aufgabe wird erfindungsgemäß durch die in den kennzeich nenden Teilen der Patentansprüche 1, 7 und 10 angegebenen Merkmale gelöst.The object is achieved by the in the characterizing nenden parts of claims 1, 7 and 10 specified Features solved.

Der mit der Erfindung erzielbare Vorteil liegt insbesonde re in der guten Testbarkeit des erfindungsgemäßen Rang-Fil ters, da der eigentliche Sortiervorgang nicht wie bei den bekannten Rang-Filtern digital/analog, sondern nur rein analog abläuft.The advantage that can be achieved with the invention is in particular re in the good testability of the rank fil according to the invention ters, since the actual sorting process is not as with the known rank filters digital / analog, but only pure proceeds analogously.

Die Ansprüche 2 bis 6 und 11 sind auf vorteilhafte Weiter bildungen des erfindungsgemäßen Rang-Filters und die An sprüche 8 und 9 sind auf besondere Ausbildungen des erfin dungsgemäßen Verfahrens gerichtet.The claims 2 to 6 and 11 are advantageous to further formations of the rank filter according to the invention and the sayings 8 and 9 are on special training of the inventions directed method according to the invention.

Der Anspruch 12 zielt auf eine besondere Verwendung des erfindungsgemäßen Rang-Filters.The claim 12 aims for a special use of the rank filter according to the invention.

Die Erfindung wird anhand der Zeichnung näher erläutert. Dabei zeigtThe invention is explained in more detail with reference to the drawing. It shows

Fig. 1 eine Blockdarstellung eines erfindungsgemäßen ana logen Rang-Filters mit einer aus mehreren Stufen bestehenden Sortierschaltung, Fig. 1 is a block diagram of an inventive ana lied rank filter with a multi-stage sorting circuit,

Fig. 2 eine Detailschaltung einer Stufe der Sortierschal tung im Rang-Filter nach Fig. 1, Fig. 2 is a detailed circuit of a stage of sorting TIC rank filter according to Fig. 1,

Fig. 3 eine Detailschaltung eines Integrierers in einer Stufe der Sortierschaltung nach Fig. 2, Fig. 3 shows a detailed circuit of an integrator in a stage of the sorting circuit of Fig. 2,

Fig. 4 ein Zeitdiagramm mit Ausgangssignalen der einzel nen Stufen der Sortierschaltung zur Erläuterung des erfindungsgemäßen Rang-Filters nach Fig. 1 und Fig. 4 is a timing diagram with output signals of the individual NEN stages of the sorting circuit for explaining the rank filter of FIG. 1 and

Fig. 5 eine weitere Detailschaltung einer Stufe der Sor tierschaltung im Rang-Filter nach Fig. 1. Fig. 5 shows a further detailed circuit of a stage of Sor animal circuit in rank filter of FIG. 1.

Bei vielen Signal- und Bildverarbeitungsanwendungen werden Filter benötigt die vor allem impulsförmige Störgrößen aus filtern ohne dabei scharfe Übergänge des Nutzsignals zu glätten bzw. zu verrunden. Dies wird beispielsweise durch analoge Rang-Filter, insbesondere Median-Filter, die im Vergleich zu digitalen Rang- bzw. Median-Filtern keine A/D- und D/A-Umsetzer benötigen, erreicht. Wesentliche Fak toren für ein zeitgemäßes Rang-Filter sind ein regulärer Aufbau mit lokalen Verbindungen und eine modulare Erweiter barkeit, wobei die Hardware-Komplexität linear von der An zahl der gleichzeitig zu verarbeitenden Amplitudenproben des Eingangssignals abhängt.In many signal and image processing applications Filter needs the mainly pulse-shaped disturbance variables filter without sharp transitions of the useful signal smooth or round. This is done, for example, by analog rank filters, especially median filters that are in the No comparison to digital rank or median filters A / D and D / A converter required. Essential facts gates for a contemporary rank filter are a regular one Establishing with local connections and a modular extension availability, the hardware complexity linear from the An Number of amplitude samples to be processed at the same time depends on the input signal.

In Fig. 1 ist ein erfindungsgemäßes analoges Median-Filter dargestellt, das aus einer analogen Seriell/Parallel-Umsetz schaltung ASPC, einer analogen Sortierschaltung ASORT und einem Einfach-Analogschalter SAS besteht und das hier zum Beispiel für eine gleichzeitige Verarbeitung von fünf Am plitudenproben eines an einem Filtereingang XS seriell zu geführten Eingangssignals ausgelegt ist. Die analoge Seriell/ Parallel-Umsetzschaltung besteht im angegebenen Beispiel aus vier in Reihe geschalteten Abtast- und Halteschaltungen SH1 . . . SH4 (sample and hold), wobei der Eingang XS direkt mit einem von fünf parallel Ausgängen XP der analogen Se riell/Parallel-Umsetzschaltung und jeweils einer der Ausgän ge der Abtast- und Halteschaltungen jeweils mit einem der restlichen vier Ausgänge der parallelen Ausgänge XF der asynchronen Seriell/Parallel-Umsetzschaltung ASPC verbun den sind. Ist das erfindungsgemäße Rang-Filter wie hier als sogenanntes Median-Filter ausgebildet, so werden im allgemeinen Fall im erfindungsgemäßen Median-Filter N = 2 k + 1 Amplitudenproben des Eingangssignals am Filtereingang XS gleichzeitig verarbeitet, so besteht die Umsetzschaltung ASPC in der Regel aus 2 k Abtast- und Haltestufen. Die ana loge Seriell/Parallel-Umsetzschaltung kann dabei beispiels weise auch in Form von sogenannten Eimerketten-Speicher schaltungen oder mit Hilfe von CCDs (charge coupled devices) realisiert werden. Die N = 2 k + 1 = 5 Ausgänge XP der Umsetzschaltung ASPC sind mit Eingängen der analo gen Sortierschaltung ASORT so verbunden, daß jeweils ein Ausgang mit jeweils einer von N = 2 k + 1 = 5 Sortierstu fen PC1 . . . PC5 verbunden ist und diesen Stufen die Ampli tudenproben x₁ . . . x₅ auf diese Weise zuführbar sind. Die analoge Sortierschaltung ASORT enthält ferner einen Stö rungsgenerator PGEN, der mit den Stufen PC1 . . . PC4 ver bunden ist und bis auf die letzte, N-te Stufe jeder Stufe eines von 2 k quadrierten Anfangsstörsignalen P₁ ² . . . P₄ ² liefert. Aus schaltungstechnischen Gründen, aber auch hin sichtlich der erforderlichen Sortierzeit, ist es vorteil haft den Störungsgenerator PGEN in Form einer einzigen Konstantspannungsquelle auszubilden, wobei dann alle Stu fen der Sortierschaltung ASORT das gleiche quadrierte An fangsstörsignal bekommen. Nebenbei sei erwähnt, daß die analoge Sortierschaltung ASORT auch ohne einen Störungs generator PGEN aufgrund von externen Störungen und Schal tungsunzulänglichkeiten funktioniert, der Störungsgenera tor PGEN jedoch zur Festlegung der Sortierzeit und der Ge nauigkeit der Signale an Signalübertragungsausgängen a₁ . . . a₅ erforderlich ist. Die N = 5 Stufen PC1 . . . RC5 der Sortierschaltung ASORT besitzen neben den Signalübertra gungsausgängen a₁ . . . a₅ bis auf die letzte, N-te Stufe auch Störübertragungsausgänge c₁ . . . c₄ und sind so mitein ander verschaltet, daß ein Signalübertragungsausgang einer Stufe, beispielsweise der Signalübertragungsausgang a₂ der Stufe PC2, mit einem Signalübertragungseingang einer unmit telbar vorgeschalteten Stufe, beispielsweise der Stufe PC1, beschaltet ist und ein Störübertragungsausgang der Stufe, beispielsweise der Störübertragungsausgang c₂ der Stufe PC2, jeweils mit einem Störübertragungseingang einer unmittelbar nachgeschalteten Stufe, beispielsweise der Stufe PC3 verbunden ist. Bei der ersten Stufe PC1 wird der Störübertragungseingang mit Nullsignal beschaltet, da keine vorgeschaltete Stufe mit einem Störübertragungsaus gang c₀ existiert, und bei der letzten, N-ten Stufe PC5 sind kein Signalübertragungseingang, ein Störübertragungs ausgang und ein Eingang für ein quadriertes Anfangsstörsi gnal vorgesehen. Beim Median-Filter ist nur der Ausgang einer mittleren, k + 1-ten Stufe, hier die Stufe PC3 mit ihrem Signalübertragungsausgang a₃, über den Einfach-Ana logschalter SAS mit einem seriellen Filterausgang YS ver bunden.In Fig. 1, an analog median filter according to the invention is shown, which consists of an analog serial / parallel conversion circuit ASPC, an analog sorting circuit ASORT and a single analog switch SAS and here, for example, for the simultaneous processing of five Amplit samples at a filter input XS is designed for input signals fed in series. In the example given, the analog serial / parallel conversion circuit consists of four sample and hold circuits SH1 connected in series. . . SH4 (sample and hold), the input XS directly with one of five parallel outputs XP of the analog serial / parallel conversion circuit and one of the outputs of the sample and hold circuits each with one of the remaining four outputs of the parallel outputs XF asynchronous serial / parallel conversion circuit ASPC are connected. If the rank filter according to the invention is designed as a so-called median filter, then in the general case in the median filter according to the invention N = 2 k + 1 amplitude samples of the input signal at the filter input XS are processed simultaneously, the conversion circuit ASPC generally consists of 2 k sample and hold levels. The analog serial / parallel conversion circuit can, for example, also be implemented in the form of so-called bucket chain memory circuits or with the aid of CCDs (charge coupled devices). The N = 2 k + 1 = 5 outputs XP of the conversion circuit ASPC are connected to inputs of the analog sorting circuit ASORT in such a way that one output each with one of N = 2 k + 1 = 5 sorting stages PC1. . . PC5 is connected and these stages the amplitude samples x ₁ . . . x ₅ can be fed in this way. The analog sorting circuit ASORT also contains a fault generator PGEN with the stages PC1. . . PC4 is connected and, except for the last, Nth stage of each stage, one of 2 k squared initial interference signals P ₁ ² . . . P ₄ ² delivers. For reasons of circuit technology, but also with regard to the required sorting time, it is advantageous to design the interference generator PGEN in the form of a single constant voltage source, in which case all stages of the sorting circuit ASORT receive the same squared initial interference signal. Incidentally, it should be mentioned that the analog sorting circuit ASORT also works without a fault generator PGEN due to external faults and circuit inadequacies, but the fault generator PGEN for defining the sorting time and the accuracy of the signals at signal transmission outputs a ₁ . . . a _{5 is} required. The N = 5 stages PC1. . . RC5 of the sorting circuit ASORT have a _{1 in} addition to the signal transmission outputs. . . a ₅ up to the last, Nth stage also interference transmission outputs c ₁ . . . c ₄ and are interconnected so that a signal transmission output of a stage, for example the signal transmission output a _{2 of} the stage PC2, is connected to a signal transmission input of an immediately upstream stage, for example the stage PC1, and a fault transmission output of the stage, for example the interference transmission output c ₂ of stage PC2, in each case connected to an interference transmission input of an immediately downstream stage, for example stage PC3. In the first stage PC1, the interference transmission input is connected with a zero signal, since there is no upstream stage with an interference transmission output c ₀ , and in the last, Nth stage PC5 there is no signal transmission input, an interference transmission output and an input for a squared initial interference signal . In the median filter, only the output of a middle, k + 1-th stage, here the stage PC3 with its signal transmission output a ₃ , is connected to a serial filter output YS via the simple analogue switch SAS.

Abhängig von einem Taktsignal CL werden in einer ersten Schaltphase die am parallelen Ausgang XP der analogen Seriell/Parallel-Umsetzschaltung ASPC anliegenden N = 2 k + 1 = 5 Amplitudenproben x₁ . . . x₅ in die N = 5 Stufen und die 2 k = 4 quadrierten Anfangsstörsignale p₁ ² . . . p₄ ² in die ersten vier Stufen der analogen Sortierschaltung ASORT als Anfangswerte übergeben. Ist dies geschehen, so werden in einer zweiten Schaltphase die Stufen PC1 . . . PC5 von den Anfangswerten x₁ . . . x₅ bzw. p₁ ² . . . p₄ ² freigeschal tet, worauf ein vollständig analog verlaufender Umordnungs prozeß selbständig abläuft bis sich am Ende stabile Werte an den Signalübertragungsausgängen der Stufen einstellen. Je nach dem internen Aufbau der Stufen PC1 . . . PC5 sind dabei die ursprünglichen Amplitudenproben x₁ . . . x₅ an den Signalübertragungsausgängen a₁ . . . a₅ der Größe nach in aufsteigender oder abfallender Reihenfolge entnehmbar. Soll beispielsweise am Signalübertragungsausgang a₁ der ersten Stufe PC1, wie in Fig. 1 gezeigt, das Maximum MAX von den jeweils fünf Amplitudenproben und am Signalübertra gungsausgang a₅ der letzten Stufe PC5 das Minimum MIN der N Amplitudenproben anliegen, so kann beispielsweise eine Stufe der Sortierschaltung ASORT wie in Fig. 2 gezeigt aufgebaut sein.Depending on a clock signal CL, the N = 2 k + 1 = 5 amplitude samples x _{1 present} at the parallel output XP of the analog serial / parallel conversion circuit ASPC are in a first switching phase. . . x ₅ in the N = 5 stages and the 2 k = 4 squared initial interference signals p ₁ ² . . . p ₄ ² in the first four stages of the analog sorting circuit ASORT as initial values. If this has happened, the stages PC1 in a second switching phase. . . PC5 from the initial values x ₁ . . . x ₅ or p ₁ ² . . . p ₄ ² unlocked, whereupon a completely analogous reordering process runs independently until stable values are set at the signal transmission outputs of the stages. Depending on the internal structure of stages PC1. . . PC5 are the original amplitude samples x ₁ . . . x ₅ at the signal transmission outputs a ₁ . . . a ₅ can be removed in size in ascending or descending order. If, for example, the maximum MAX of the five amplitude samples in each case is present at the signal transmission output a _{1 of} the first stage PC1, and the minimum MIN of the N amplitude samples is present at the signal transmission output a _{5 of} the last stage PC5, as shown in FIG Sorting circuit ASORT be constructed as shown in Fig. 2.

In einer dritten Schaltphase 3, schließt der in der ersten und zweiten Schaltphase jeweils geschlossene Einfach-Analog schalter SAS und verbindet den Signalübertragungsausgang a₃ der mittleren, k + 1-ten = 3.-ten Stufe PC3 mit dem se riellen Filterausgang YS, wodurch das Signal MED an diesen Ausgang gelangt. Die dritte Schaltphase 3 kann nach einer ausreichenden, fest vorgegebenen Zeit aber auch dadurch aus gelöst werden, daß die Summe der Beträge der Signale aller Störübertragungsausgänge (c₀ . . . c₄) einen fest vorgegebe nen Wert unterschreitet. In a third switching phase 3 , the single-analog switch SAS, which is closed in the first and second switching phases, closes and connects the signal transmission output a _{3 of} the middle, k + 1-th = 3rd-th stage PC3 to the serial filter output YS, thereby the signal MED arrives at this output. The third switching phase 3 can also be triggered after a sufficient, fixed predetermined time by the sum of the amounts of the signals of all interference transmission outputs (c ₀ ... C ₄ ) falling below a predetermined value.

Die Funktionsweise der Stufen PC1 . . . PC5 der Sortierschal tung ASORT kann allgemein durch folgende Differentialglei chungen beschrieben werden:How the PC1 stages work. . . PC5 the sorting scarf tion ASORT can generally by the following differential equation described:

Die Stufen PC1 . . . PC4 können vorteilhaft jeweils wie die in Fig. 2 gezeigte Stufe PC aufgebaut sein, die zwei Integrierer INT1 und INT2, zwei Schaltungen SUM1 und SUM2 zur Summation vorzeichenbehafteter Eingangsgrößen und einen analogen Multiplizierer MUL besitzt. Im Integrierer INT1 ist dabei eine Amplitudenprobe x_i als Anfangswert und dem Integrier INT2 ein quadriertes Anfangsstörsignal P_i² als Anfangswert zuführbar. Das Signal eines Störübertra gungsausgangs c_i-1 einer unmittelbar vorgeschalteten Stu fe ist mit negativen Vorzeichen behaftet der Schaltung SUM1 zuführbar, der zweite Eingang der Schaltung SUM1 ist mit einem Störübertragungsausgang c_i verbunden und der Ausgang der Schaltung SUM1 über den Integrierer INT1 mit einem Signalübertragungsausgang a_i verbunden. Das Signal am Signalübertragungsausgang a_i ist mit negativem Vorzei chen behaftet einem ersten Eingang der Schaltung SUM2 zu führbar, der zweite Eingang der Schaltung SUM2 ist mit einem Signalübertragungsausgang a_i+1 einer unmittelbar nachgeschalteten Stufe beschaltet und der Ausgang der Schaltung SUM2 ist mit einem ersten Eingang des Multipli zierers MUL verbunden. Der zweite Eingang des Multipli zierers MUL ist mit dem Störübertragungsausgang c_i beschal tet und der Ausgang des Multiplizierers MUL ist über den Integrierer INT2 mit dem Störübertragungsausgang c_i verbun den. Soll anstelle einer der Größe nach ab fallenden Sor tierreihenfolge erreicht werden, so sind lediglich bei den Schaltungen SUM1 und SUM2 die Vorzeichen der Signale am jeweiligen ersten und zweiten Eingang zu vertauschen. Levels PC1. . . PC4 can advantageously be constructed in each case like the stage PC shown in FIG. 2, which has two integrators INT1 and INT2, two circuits SUM1 and SUM2 for summing signed input variables and an analog multiplier MUL. In the integrator INT1, an amplitude sample x _{i can} be supplied as the initial value and the integrator INT2 can be supplied with a squared initial interference signal P _i ² as the initial value. The signal of an interference transmission output c _{i-1 of} an immediately preceding stage can be supplied with negative sign to the circuit SUM1, the second input of the circuit SUM1 is connected to an interference transmission output c _i and the output of the circuit SUM1 via the integrator INT1 to a signal transmission output a _i connected. The signal at the signal transmission output a _i is afflicted with a negative sign with a first input of the circuit SUM2, the second input of the circuit SUM2 is connected to a signal transmission output a _{i + 1 of} an immediately downstream stage and the output of the circuit SUM2 is with a first Input of the multiplier MUL connected. The second input of the multiplier MUL is wired to the interference transmission output c _i and the output of the multiplier MUL is connected to the interference transmission output c _i via the integrator INT2. If, instead of a sorting order that decreases in size, the signs of the signals at the respective first and second inputs are to be exchanged only in the circuits SUM1 and SUM2.

Die letzte, N-te Stufe PC5 besitzt nur den ersten Integrie rer INT1 und die erste Schaltung SUM1 zur Summation, wobei das Signal des Störübertragungsausganges c₄ der unmittelbar vorgeschalteten Stufe PC4 mit negativen Vorzeichen einem ersten Eingang der Schaltung SUM1 zuführbar ist, der zweite Eingang der Schaltung SUM1 mit Nullsignal beschaltet ist und der Ausgang der Schaltung SUM1 über den Integrierer INT1 mit dem Signalübertragungsausgang a₅ verbunden ist. Die Schaltung SUM1 kann in diesem Fall auch nur aus einem invertierenden Verstärker bestehen.The last, Nth stage PC5 has only the first integrator INT1 and the first circuit SUM1 for summation, the signal of the interference transmission output c _{4 of} the immediately preceding stage PC4 having a negative sign being able to be fed to a first input of the circuit SUM1, the second input the circuit SUM1 is connected to a zero signal and the output of the circuit SUM1 is connected to the signal transmission output a ₅ via the integrator INT1. In this case, the circuit SUM1 can also consist of only one inverting amplifier.

Bei der ersten Stufe PC1 der Sortierschaltung besteht, ne ben der Beschaltung des Störübertragungseingangs mit Null signal, die Möglichkeit die Stufe PC1 dahingehend zu ver einfachen, daß auf die erste Schaltung SUM1 zur Summation verzichtet wird und der Störübertragungsausgang c₁ direkt über den ersten Integrierter INT1 mit dem Signalübertra gungsausgang a₁ verbunden ist.In the first stage PC1 of the sorting circuit, in addition to the wiring of the interference transmission input with a zero signal, the possibility of simplifying the stage PC1 in such a way that the first circuit SUM1 for summation is dispensed with and the interference transmission output c ₁ directly via the first integrated INT1 is connected to the signal transmission output a ₁ .

In Fig. 3 ist beispielhaft eine an sich bekannte Realisie rungsmöglichkeit für die beiden Integrierer INT1 und INT2 in Fig. 2 gezeigt. Der in Fig. 3 dargestellte Integrie rer INT besteht dabei aus einem Operationsverstärker OA, zwei Widerständen R1 und R2 einem Kondensator C und drei elektronischen Schaltern S1 . . . S3. Ein Eingang IN des In tegrierers ist dabei über den Schalter S1 und den Wider stand R1 mit dem invertierenden Eingang des Operationsver stärkers OA verbunden, dessen nichtinvertierender Eingang auf Massepotential liegt. Ein Eingang V zur Einstellung eines Anfangswertes ist über den Schalter S2 und den Wi derstand R1 mit dem invertierenden Eingang des Operations verstärkers OA verbunden. Im Rückkopplungszweig des Opera tionsverstärkers liegt eine Parallelschaltung aus dem Kon densator C und einer Reihenschaltung aus dem Widerstand R2 und dem Schalter 53 zwischen einem Ausgang OUT und dem in vertierenden Eingang des Operationsverstärkers. FIG. 3 shows an example of a known implementation option for the two integrators INT1 and INT2 in FIG. 2. The integrator INT shown in Fig. 3 consists of an operational amplifier OA, two resistors R1 and R2, a capacitor C and three electronic switches S1. . . S3. An input IN of the integrator is connected via the switch S1 and the resistor R1 to the inverting input of the operational amplifier OA, whose non-inverting input is at ground potential. An input V for setting an initial value is connected via the switch S2 and the resistor R1 to the inverting input of the operational amplifier OA. In the feedback branch of the operational amplifier there is a parallel connection from the capacitor C and a series circuit from the resistor R2 and the switch 53 between an output OUT and the input of the operational amplifier in vertieren.

Abhängig von einem Taktsignal CL werden in einer ersten Schaltphase 1 die Schalter S2 und S3 geschlossen und der Schalter S1 geöffnet, wodurch am Ausgang OUT in an sich bekannter Weise eine Anfangsspannung definiert eingestellt wird. In einer darauf folgenden zweiten Schaltphase 2 öffnen die beiden Schalter S2 und S3 und der Schalter S1 wird geschlossen, wodurch ein üblicher Integrierer gebil det wird.Depending on a clock signal CL, the switches S2 and S3 are closed in a first switching phase 1 and the switch S1 is opened, as a result of which a starting voltage is defined in a manner known per se at the output OUT. In a subsequent second switching phase 2 , the two switches S2 and S3 open and the switch S1 is closed, whereby a conventional integrator is formed.

Legt man beispielsweise das in Fig. 1 dargestellte erfin dungsgemäße Rang-Filter mit fünfstufiger Sortierschaltung zugrunde und wählt beispielhaft die Amplitudenproben x₁ = 1, x₂ = -1, x₃ = 1, x₄ = 2 und x₅ = 5, so sind in Fig. 4 in einem Diagramm die Signale an den Signalübertragungsaus gängen a₁ . . . a₅ über der Zeit aufgetragen. Zu Beginn nimmt dabei der Signalübertragungsausgang a₁ den Wert der Ampli tudenprobe x₁ an und wechselt nach ca. 15 RC-Zeitkonstan ten des Integrierers INT auf einen Wert von ungefähr 5, wodurch die maximale Amplitudenprobe MAX mit dem Wert 5 als Maximum vom Signalübertragungsausgang a₁ richtig einge ordnet ist. Der Signalübertragungsausgang a₂ nimmt entspre chend zum Zeitpunkt t = 0 den Wert -1 an, wechselt nach ca. 5 Zeitkonstanten auf den Wert 5, nach ca. 15 Zeitkon stanten auf den Wert 1 und nach ca. 35 Zeitkonstanten end gültig auf den Wert von ungefähr 2. Der Signalübertragungs eingang a₃ nimmt zum Zeitpunkt t = 0 den Wert 1, nach unge fähr 5 Zeitkonstanten kurzfristig den Wert -1/2 und kurz danach kurzfristig einen Wert von ca. 3, ungefähr 20 Zeit konstanten lang den Wert 2 und nach ca. 35 Zeitkonstanten den stabilen Endwert von ungefähr 1 als Medienwert MED an. Der Signalübertragungsausgang a₄ besitzt zum Zeitpunkt t = 0 den Wert 2 der nach ca. 5 Zeitkonstanten zum Wert 5 und kurz danach zum Wert -1 und anschließend zum Wert 2 wech selt, um dann schließlich nach ca. 15 Zeitkonstanten in den stabilen Endwert von ungefähr 1 überzugehen. Der Si gnalübertragungsausgang a₅ erhält zum Zeitpunkt t = 0 den Wert 5, wechselt nach ca. 5 Zeitkonstanten auf den Wert 2 und nach ca. 10 Zeitkonstanten auf den endgültigen Wert von ungefähr -1, wodurch das Minimum MIN der Amplituden werte richtig eingeordnet ist. Die endgültigen stabilen Werte an den Signalübertragungsausgängen weichen, abgese hen von der Reihenfolge, bei sinnvoller Dimensionierung des Störungsgenerators PGEN nur geringfügig von den Werten der Amplitudenproben x₁ . . . x₅ ab. Die Abweichungen der Werte an den Signalübertragungsausgängen sind dabei stets kleiner als +/- 2 p_i. Das Störsignal p_i kann abgesehen von den zusätzlichen Störungen und Schaltungsunzulänglichkei ten, nicht beliebig klein gewählt werden, da die Sortier zeit umso länger wird, je geringer der Wert der Störung p_i wird. In der Praxis wird deshalb ein Kompromiß zwischen Sortiergeschwindigkeit und Genauigkeit einzugehen sein.If, for example, the rank filter according to the invention shown in FIG. 1 with a five-stage sorting circuit is taken as a basis and the sample samples are selected as examples, x ₁ = 1, x ₂ = -1, x ₃ = 1, x ₄ = 2 and x ₅ = 5, so are in Fig. 4 in a diagram, the signals at the signal transmission outputs a ₁ . . . a ₅ plotted against time. At the beginning, the signal transmission output a ₁ assumes the value of the amplitude sample x ₁ and changes after approximately 15 RC time constants of the integrator INT to a value of approximately 5, as a result of which the maximum amplitude sample MAX with the value 5 as the maximum of the signal transmission output a _{1 is} correctly classified. The signal transmission output a ₂ takes the value - 1 accordingly at time t = 0, changes to the value 5 after approx. 5 time constants, to the value 1 after approx. 15 time constants and finally to the value after approx. 35 time constants from about 2 . The signal transmission input a ₃ takes the value 1 at time t = 0, after about 5 time constants the value briefly - 1/2 and shortly thereafter briefly a value of approx. 3, approximately 20 times constant the value 2 and after approx. 35 time constants indicate the stable final value of approximately 1 as media value MED. The signal transmission output a ₄ has the value 2 at time t = 0, which changes to the value 5 after approx. 5 time constants and shortly thereafter to the value - 1 and then to the value 2 , and finally to the stable final value of after approx. 15 time constants to pass about 1. The signal transmission output a ₅ receives the value 5 at the time t = 0, changes to the value 2 after approximately 5 time constants and to the final value of approximately -1 after approximately 10 time constants, as a result of which the minimum MIN of the amplitude values is correctly arranged . The final stable values at the signal transmission outputs deviate, apart from the sequence, only slightly from the values of the amplitude samples x ₁ if the interference generator PGEN is dimensioned appropriately. . . x ₅ from. The deviations of the values at the signal transmission outputs are always smaller than +/- 2 p _i . Apart from the additional disturbances and circuit inadequacies, the disturbance signal p _i cannot be chosen arbitrarily small, since the sorting time becomes longer the lower the value of the disturbance p _i . In practice, therefore, there will have to be a compromise between sorting speed and accuracy.

Das an Hand eines analogen Median-Filter erläuterte erfin dungsgemäße Rang-Filter ist selbstverständlich dahingehend verallgemeinerbar, daß nicht nur der Signalübertragungsaus gang einer mittleren Stufe, sondern beispielsweise die Si gnalübertragungsausgänge aller Stufen der Sortierschaltung als Filterausgänge über einen Mehrfach-Analogschalter her ausgeführt sind, und daß neben einer ungeraden Stufenzahl auch gerade Stufenzahlen bei der Sortierschaltung möglich sind.Erfin explained this using an analog median filter Rank filter according to the invention goes without saying generalizable that not only the signal transmission intermediate level, but for example the Si Signal transmission outputs of all stages of the sorting circuit as filter outputs via a multiple analog switch are executed, and that in addition to an odd number of stages even number of stages possible in the sorting circuit are.

Das erfindungsgemäße Rang-Filter kann allgemein in Schal tungen zum Diagonalisieren bzw. zur Eigenwertberechnung tridiagonaler symmetrischer Matrizen Verwendung finden, wobei hier die Hauptdiagonalelemente durch die Amplituden proben x_i und die Elemente der beiden Nebendiagonalen durch die im allgemeinen unterschiedlichen Störsignale p_i bestimmt sind. Hierbei ist es von Vorteil, nicht, wie in Fig. 1 gezeigt, die quadrierten Anfangsstörsignale p_i ², sondern statt dessen die Anfangsstörsignale p_i selbst als Anfangswerte in die jeweiligen Integrierter INT2 zu laden. Um dies zu erreichen sind die Stufen so abzuwandeln, daß sie durch folgende Gleichungen beschrieben werden können:The rank filter according to the invention can generally be used in circuits for diagonalizing or for the eigenvalue calculation of tridiagonal symmetrical matrices, the main diagonal elements being determined by the amplitudes x _i and the elements of the two secondary diagonals being determined by the generally different interference signals p _i . Here, it is advantageous not to load the squared initial interference signals p _i ² , as shown in FIG. 1, but instead to load the initial interference signals p _i themselves as initial values into the respective integrated INT2. To achieve this, the stages must be modified so that they can be described by the following equations:

Die Stufen PC1 . . . PC4 der Sortierschaltung können hierzu vorteilhafterweise wie die in Fig. 5 gezeigte Stufe PC′ aufgebaut sein, wobei sich die Stufe PC′ von der in Fig. 2 gezeigten Stufe PC lediglich durch einen zusätzlichen zweiten Multiplizierer MUL2 und eine Summierschaltung SUM3 unterscheidet. Bei der Stufe PC, ist der Ausgang der Schal tung SUM1 nicht direkt mit dem Integrierer INT1, sondern mit einem ersten Eingang des Multiplizierers MUL2 beschal tet, dessen Ausgang über den Integrierer INT1 mit dem Si gnalübertragungsausgang a_i verbunden ist. Mit Hilfe der Sum mierschaltung SUM3 ist das Signal des Störübertragungsaus gangs C_i-1 der unmittelbar vorgeschalteten Stufe mit dem Signal des Störübertragungsausgangs c_i aufaddierbar und dem zweiten Eingang des Multiplizierers MUL2 zuführbar.Levels PC1. . . PC4 of the sorting circuit can advantageously be constructed like the stage PC 'shown in FIG. 5, the stage PC' differing from the stage PC shown in FIG. 2 only by an additional second multiplier MUL2 and a summing circuit SUM3. In the PC stage, the output of the circuit SUM1 is not connected directly to the integrator INT1, but rather to a first input of the multiplier MUL2, the output of which is connected via the integrator INT1 to the signal transmission output a _i . With the help of the summing circuit SUM3, the signal of the interference transmission output C _{i-1 of} the immediately preceding stage can be added to the signal of the interference transmission output c _i and fed to the second input of the multiplier MUL2.

Die letzte N-te Stufe kann lediglich aus dem Integrierer INT1 und dem Multiplizierer MUL2 bestehen, dessen beide Ein gänge jeweils mit dem Signal des Störübertragungsausgang c_i-1 der unmittelbar vorgeschalteten Stufe beschaltet sind und dessen Ausgang über den Integrierer INT1 mit dem Signalübertragungsausgang a_i verbunden ist.The last Nth stage can only consist of the integrator INT1 and the multiplier MUL2, the two inputs of which are connected to the signal of the interference transmission output c _{i-1 of} the immediately preceding stage and the output of which via the integrator INT1 to the signal transmission output a _i connected is.

Der in der obigen Gleichung enthaltene und in Fig. 5 mit KF bezeichnete konstante Faktor 2 kann bei der Realisierung entweder in SUM1, SUM3, MUL2 oder in INT1 als Verstärkungs faktor berücksichtigt werden.The constant factor 2 contained in the above equation and designated KF in FIG. 5 can be taken into account in the implementation either in SUM1, SUM3, MUL2 or in INT1 as a gain factor.

Claims

1. Analog rank filter, in which analog amplitude samples of an input signal can be serially supplied via a filter input, in which, after each new amplitude sample of the input signal, an odd number N = 2 k + 1 of amplitude samples in interconnected stages increasing in size in ascending order / descending order can be ordered, whereby the N amplitude samples are composed of the respective new amplitude sample and 2 k of the amplitude samples lying immediately before the respective new amplitude sample, and in the case of an average, k + 1-th stage after each new amplitude sample each because an amplitude sample of the output signal can be taken serially in time and fed to a filter output (analog median filter), characterized in that the filter input (XS) is connected to an analog serial / parallel conversion circuit (ASPC) whose N parallel outputs (XP) with N parallel inputs of a sorting circuit (ASORT) verbu nden, the sorting circuit comprising N interconnected stages (PC1. . . PC5) is that all but a last, Nth stage of the sorting circuit (ASORT) are connected to a fault generator (PGEN), by its squared initial interference signals (p ₁ ² ... P ₄ ² ) after each new amplitude sample a sorting of N amplitude samples can be effected in the N stages of the sorting circuit, and that an animal sample, k + 1-th stage of the sorting circuit, after each new amplitude sample, can in each case take an amplitude sample of an output signal in series and via a simple analog switch (SAS) can be fed to the filter outlet (YS).

2. Analog rank filter according to claim 1, characterized characterized in that the analog serial / Pa parallel conversion circuit (ASPC) of 2 k connected in series th sample and hold circuits (SH1 ... SH4), the input of the first sample and hold circuit (SH1) with the filter input (XS) and the filter input as well as the outputs of the 2 k series and holding circuits with the N parallel outputs (XP) the serial / parallel conversion circuit are connected.

3. Analog rank filter according to claim 1, characterized in that the interference generator (PGEN) consists only of a constant voltage source which, except for the last, Nth stage for N - 1 stages of the sorting circuit, the same squared initial interference signals (p ₁ ² ... p ₄ ² ) provides.

4. Analog median filter according to one of claims 1 to 3, characterized in that all stages of the sorting circuit except for the last, N-th stage each have a signal transmission input, a signal transmission output Si (a _i ), a noise transmission input and a noise transmission output ( c _i ) have where in each case a signal transmission input of a stage (PC2) with the signal transmission output (a ₃ ) a directly downstream stage (PC3) is connected, and that at all stages a fault transmission input of the respective stage (PC2) with the Interference transmission output (c ₁ ) of an upstream stage (PC1) is connected, provided that a respective upstream stage is present and is otherwise assigned a zero signal, and that the signal transmission output (a ₃ ) of the middle, k + 1-th stage (PC3) is connected to the single analog switch (SAS).

5. Analog median filter according to one of claims 1 to 4, characterized in that all stages of the sorting circuit except for the last, Nth stage each of two integrators (INT1, INT2), two analog circuits (SUM1, SUM2) for Summation of signed input variables and an analog multiplier (MUL) consist and the last, Nth stage (PC5) is made up of only one integrator (INT1) and one amplifier for sign reversal, with the signal at the last, Nth stage of the interference transmission input with a negative sign is connected via the integrator to the signal transmission output (a _i ) of the respective stage and in the remaining stages (PC1... PC4) the signal of the interference transmission input with a negative sign is a first input of a first circuit (SUM1 ) is available for summation, a second input of the first circuit for sum mation is connected to the interference transmission output and an output of the first scarf device for summation via a first integrator (INT1) is connected to the signal transmission output (a _i ), that the signal at the signal transmission output with a negative sign can be fed to a first input of the second circuit (SUM2) for summation, the signal transmission input to the second input the second circuit (SUM2) is connected for summation, the output of the second circuit for summation is connected to a first input of the multiplier (MUL), the second input of the multiplier (MUL) is connected to the interference transmission output (c _i ) and the Output of the multiplier via the second integrator (INT2) is connected to the interference transmission output (c _i ) and that the first integrator has an amplitude test (x _i ) of the input signal and the second integrator can supply a squared initial interference signal (p _i ² ) as defined initial values are.

6. Analog rank filter according to claim 5, characterized by the modification that the first stage (PC1) of the sorting circuit has only the second of the two circuits for summation and the interference transmission output (c ₁ ) directly via the first integrator with the signal transmission output (a ₁ ) is connected.

7. The method for operating the analog median filter according to claim 1, characterized in that triggered by a clock signal (CL) at the parallel output (XP) of the parallel / serial conversion circuit (ASPC) applied N amplitude samples (x ₁ . . x ₅ ) of the input signal (XS) are supplied to the N stages of the sorting circuit (ASORT) in a first switching phase ( 1 ) as initial values and the signal output (a ₃ ) of the middle, k + 1-th stage (PC3) from the filter output (YS) is separated by the simple analog switch (SAS) that in the first switching phase the N stages of the sorting circuit are also supplied with the squared initial interference signals (p ₁ ² ... P ₄ ² ) that after the initial values have been set in a second switching phase ( 2 ) the connections between the analog serial / parallel conversion circuit (ASPC) and the sorting circuit (ASORT) and the connections between the fault generator (PGEN) and the sorting circuit who interrupted the and the sorting circuit is left to itself until the filter output value (MED) is stable at the middle, k + 1-th stage (PC3) of the sorting circuit at the output (a ₃ ), and that in a subsequent third switching phase ( 3 ) the simple analog switch (SAS) is closed and the filter output value (MED) is transferred to the filter output (YS).

8. The method according to claim 7, characterized in that in the switching phase ( 1 ) an amplitude sample (x _i ) a first integrator (INT1) and a squared initial interference signal (p _i ² ) a second integrator of a stage of the sorting circuit as an initial value is that in the second switching phase in a stage of the sorting circuit, the signal of the respective interference transmission output (c _i ) reduced by the signal of the interference transmission output (c _i-1 ) of an immediately preceding stage is integrated and the respective signal transmission output (a _i ) is supplied that in the second switching phase in a stage of the sorting circuit multiplies the signal of the signal transmission output (a _i ) reduced signal of the respective signal transmission output (a _{i + 1} ) of an immediately downstream stage by the signal of the interference transmission output (c _i ) , then integrated and approved for the respective interference transmission output (c _i ) is ridden.

9. The method according to claim 7 or 8, characterized in that a transition from the two th switching phase ( 2 ) to the third switching phase ( 3 ) in which the filtered amplitude sample (MED) is passed to the filter output (YS), thereby is caused that the sum of the amounts of the signals of all interference transmission outputs (c ₀ ... c ₄ ) falls below a predetermined value.

10.Analog rank filter, in which analog amplitude samples of an input signal can be serially supplied via a filter input, in which, after each new amplitude sample of the input signal, N amplitude samples can be arranged in interconnected stages in size in ascending / descending order, whereby the N amplitude samples are composed of the respectively new amplitude sample and of amplitude samples lying immediately before the respective new amplitude sample, and in which after each new amplitude sample an amplitude sample of the output signal can be taken serially in time and filter outputs can be supplied, characterized by this that the filter input (XS) is connected to an analog serial / parallel conversion circuit (ASPC), the N parallel outputs (XP) of which are connected to N parallel inputs of a sorting circuit (ASORT) and thereby amplitude tests (x ₁ ... x ₅ ) of the input signal al s Initial values can be set, whereby the sorting circuit consists of N interconnected stages (PC1. . . PC5) there is that all but one last, Nth stage of the sorting circuit (ASORT) is connected to a fault generator (PGEN), by means of its squared initial interference signals (p ₁ ² ... P ₄ ² ) or initial interference signals (p ₁ p ₄ ) after each new amplitude sample, a sorting of N amplitude samples can be effected in the N stages of the sorting circuit, and that several stages of the sorting circuit after each new amplitude sample each have an amplitude sample of an output signal which can be taken serially in time and via a multiple Analog switch filter outputs (YS) can be fed.

11. Analog rank filter according to claim 10, characterized in that all but the first and the last, Nth stage of the sorting circuit two integrators (INT1, INT2), two circuits (SUM1, SUM2) for the summation of signed variables, have a summer (SUM3) and two multipliers (MUL, MULT2) where, when the signal of a fault transmission output of an immediately upstream stage with negative sign, a first input of a first circuit (SUM1) for summation and directly a first input of the summing circuit (SUM3 ) can be fed, the output of which is connected to a first input of a multiplier (MUL2), the second input of the multiplier (MUL2) having the output of the first circuit (SUM1) for summation and the output of the multiplier via a first integrator (INT1 is) connected to a transmission output signal (a _i) of step (PC '), wherein the signal of the Signalübertra supply output (a _i) with negative Vorze ichen and the signal of a signal transmission output (a _{i + 1} ) can be fed to a directly downstream stage of the second circuit (SUM2) for summation and the output of the second circuit for summation is connected to a first input of the further multiplier (MUL), wherein the second output of the further multiplier (MUL) with the interference transmission output (c _i ) and its output via the second integrator (INT2) with the interference transmission output (c _i ), the second input of the circuit (SUM1) for summation and the second input of the summer (SUM3) can be fed and the first integrator (INT1) can be supplied with an amplitude sample (x _i ) and the second integrator with an initial interference signal that the first stage of the sorting circuit consists of two integrators (INT1, INT2), a circuit (SUM2) for summation and two multiplicators and the interference signal output (c ₁ ) is connected to the inputs of the multiplier (MUL2) and that the last, Nth stage of the sorting circuit consists of an integrator (INT1), a multiplier (MUL2) and an amplifier for reversing the sign of the signal of the interference transmission output (c _i-1 ) of the immediately preceding stage.

12. Analog rank filter according to claim 10 or 11, characterized by its use for calculating eigenvalues of symmetrical tridiagonal matrices, the amplitude samples (x ₁ ... X ₅ ) form the main diagonal elements of a respective tridiagonal matrix and the pairwise symmetrical secondary diagonal elements ent can neither be set by the squared initial interference signals (p _i ² ) or by the initial interference signals (p _i ) themselves, and the eigenvalues can be found in the signal transmission outputs (a ₁ ... a ₅ ) of the stages (PC1... PC5) of the sorting circuit.